CN116013205A - 一种像素电路、显示面板及显示装置 - Google Patents

Abstract

本申请实施例提供一种像素电路、显示面板及显示装置，像素电路中的数据写入模块与驱动晶体管的第一极电连接；第一电容的第一极板与固定电位信号线电连接；第一阈值抓取模块的输入端与驱动晶体管的第二极电连接、输出端与第一电容的第二极板电连接；像素电路的第一阶段包括数据写入阶段、第一调节阶段和第一发光阶段，第二阶段包括第二调节阶段和第二发光阶段；在数据写入阶段，数据写入模块和第一阈值抓取模块开启，数据写入模块向驱动晶体管传输数据电压；在第一调节阶段，第一阈值抓取模块开启；在第二调节阶段，数据写入模块开启，数据写入模块向驱动晶体管传输调节电压。本申请可改善显示面板的闪烁问题，尤其是低灰阶显示时的闪烁问题。

Description

一种像素电路、显示面板及显示装置

【技术领域】

本申请涉及显示技术领域，尤其涉及一种像素电路、显示面板及显示装置。

【背景技术】

有机发光二极管(organic light-emitting diode，OLED)显示面板具有功耗低、自发光、宽视角、宽温度特性及响应速度快等优点，在市场上具有广泛的应用。其中，用于控制发光器件发光的像素电路是OLED显示面板的核心技术内容，具有重要的研究意义。

在现有的像素电路中，由于驱动晶体管的工作特性，显示面板在第一阶段的发光亮度和在第二阶段的发光亮度具有较大差异，影响显示效果。其中，第一阶段是指包含数据写入阶段、发光阶段的阶段，第二阶段是在第一阶段之后进行且不包括数据写入阶段、但是包括发光阶段的阶段。尤其是在显示面板的低灰阶低频显示状态下，显示面板在第一阶段与第二阶段的发光亮度差异非常明显，严重影响显示面板的显示效果。

【申请内容】

有鉴于此，本申请实施例提供了一种像素电路、显示面板及显示装置，以解决上述问题。

第一方面，本申请实施例提供一种像素电路，包括驱动晶体管、数据写入模块、第一电容及第一阈值抓取模块；驱动晶体管用于产生发光驱动电流，数据写入模块与驱动晶体管的第一极电连接，数据写入模块用于向驱动晶体管的第一极传输数据电压及调节电压；第一电容包括第一极板和第二极板，第一极板与固定电位信号线电连接；第一阈值抓取模块的输入端与驱动晶体管的第二极电连接、输出端与第一电容的第二极板电连接；

像素电路的一个工作周期包括第一阶段和在第一阶段之后进行的第二阶段，第一阶段包括依次进行的数据写入阶段、第一调节阶段和第一发光阶段，第二阶段包括依次进行的第二调节阶段和第二发光阶段；

在数据写入阶段，数据写入模块和第一阈值抓取模块开启，数据写入模块向驱动晶体管传输数据电压；

在第一调节阶段，第一阈值抓取模块开启；

在第二调节阶段，数据写入模块开启，数据写入模块向驱动晶体管传输调节电压。

在第一方面的一种实现方式中，数据写入模块包括第一晶体管，第一晶体管的第一极与数据写入模块的输入端电连接、第二极与数据写入模块的输出端电连接、栅极与第一扫描线电连接。

在第一方面的一种实现方式中，第一阈值抓取模块包括第二晶体管，第二晶体管的第一极与第一阈值抓取模块的输入端电连接、第二极与第一阈值抓取模块的输出端电连接、栅极与第二扫描线电连接。

在第一方面的一种实现方式中，像素电路包括第二阈值抓取模块，第二阈值抓取模块的输入端与第一阈值抓取模块的输出端电连接、输出端与驱动晶体管的栅极电连接；在数据写入阶段，第二阈值抓取模块开启，且在第一调节阶段，第二阈值抓取模块关闭。

在第一方面的一种实现方式中，第二阈值抓取模块包括第三晶体管，第三晶体管的第一极与第二阈值抓取模块的输入端电连接、输出端与第二阈值抓取模块的输出端电连接、栅极与第三扫描线电连接。

在第一方面的一种实现方式中，第三晶体管包括金属氧化物有源层。

在第一方面的一种实现方式中，像素电路还包括第一复位模块，第一复位模块的输入端与第一复位信号线电连接、输出端与驱动晶体管的栅极电连接；第一阶段还包括复位阶段，复位阶段在数据写入阶段之前进行；

在复位阶段，第一复位模块开启。

在第一方面的一种实现方式中，第一复位模块包括第四晶体管，第四晶体管的第一极与第一复位模块的输入端电连接、第二极与第一复位模块的输出端电连接、栅极与第四扫描线电连接。

在第一方面的一种实现方式中，第四晶体管包括金属氧化物有源层。

在第一方面的一种实现方式中，像素电路还包括第一复位模块，第一复位模块的输入端与第一复位信号线电连接、输出端与第二阈值抓取模块的输入端电连接；第一阶段还包括复位阶段，复位阶段在数据写入阶段之前进行；

在复位阶段，第一复位模块和第二阈值抓取模块开启。

在第一方面的一种实现方式中，像素电路还包括第二复位模块，第二复位模块的输入端与第二复位信号线电连接、输出端与发光元件的第一极电连接；在像素电路的一个工作周期中，第二复位模块的开关状态与数据写入模块的开关状态相同。

在第一方面的一种实现方式中，固定电位信号线与电源电压信号线电连接。

第二方面，本申请实施例提供一种显示面板，包括如第一方面提供的像素电路。

第三方面，本申请实施例提供一种显示装置，包括如第二方面提供的显示面板。

本申请实施例中，在第二阶段的第二调节阶段，数据写入模块向驱动晶体管的第一极传输调节电压，则可以修正驱动晶体管的偏置状态，有利于减小第一阶段和第二阶段中驱动晶体管的偏置状态差异，从而有利于减小第一阶段和第二阶段中发光元件所接收电流的爬坡速度差异，进而有利于减小显示面板在第一阶段和第二阶段的亮度差异，改善显示面板的显示效果。

而且，考虑到显示面板在进行较低灰阶显示时，驱动晶体管在第一阶段中产生发光驱动电流的滞后效应加剧，那么在像素电路中设置第一电容，并且在第一阶段的数据写入阶段，数据电压可以传输至第一电容，在第一阶段的第一调节阶段，第一电容存储的数据电压可以通过第一阈值抓取模块传输至驱动晶体管的第二极，则可以利用数据电压对驱动晶体管的第二极进行预充电，减小像素电路在第一发光阶段产生的发光电荷经过驱动晶体管的第二极后的损耗，使得发光元件接收到发光驱动电流的时刻提前，有效改善驱动晶体管在第一阶段中产生发光驱动电流的滞后效应，从而有利于减小显示面板在低灰阶显示时，第一阶段和第二阶段的亮度差异，进而有利于改善显示面板较低灰阶显示时的闪烁问题，提高显示效果。

此外，在第一调节阶段，数据电压传输至驱动晶体管的第二极还可以进一步修正驱动晶体管的偏置状态，有利于进一步减小第一阶段和第二阶段中驱动晶体管的偏置状态差异，从而有利于进一步减小显示面板在第一阶段和第二阶段的亮度差异，改善显示面板的显示效果。

【附图说明】

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请实施例提供的一种像素电路的原理图；

图2为图1所示像素电路的一种示意图；

图3为本申请实施例提供的又一种像素电路的示意图；

图4为图2所示像素电路的一种时序图；

图5为本申请实施例提供的一种显示面板低灰阶显示时第一阶段亮度提升的示意图；

图6为图2所示像素电路的又一种时序图；

图7为图2所示像素电路的又一种时序图；

图8为本申请实施例提供的又一种像素电路的原理图；

图9为图8所示像素电路的一种示意图；

图10为图9所示像素电路的一种时序图；

图11为本申请实施例提供的一种显示面板的示意图；

图12为本申请实施例提供的一种显示装置的示意图。

【具体实施方式】

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本说明书的描述中，需要理解的是，本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。

应当理解，尽管在本申请实施例中可能采用术语第一、第二等来描述阈值抓取模块、晶体管、扫描线等，但这些阈值抓取模块、晶体管、扫描线等不应限于这些术语。这些术语仅用来将阈值抓取模块、晶体管、扫描线等彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一晶体管也可以被称为第二晶体管，类似地，第二晶体管也可以被称为第一晶体管。

本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。

图1为本申请实施例提供的一种像素电路的原理图，图2为图1所示像素电路的一种示意图，图3为本申请实施例提供的又一种像素电路的示意图，图4为图2所示像素电路的一种时序图，图5为本申请实施例提供的一种显示面板低灰阶显示时第一阶段亮度提升的示意图。

本申请实施例提供一种像素电路10，可应用于显示面板中，像素电路10用于为显示面板中的发光元件20提供发光驱动电流。

如图1和图2所示，像素电路10包括驱动晶体管Md、数据写入模块101、第一电容C1和第一阈值抓取模块102。其中，驱动晶体管Md用于产生发光驱动电流；数据写入模块101与驱动晶体管Md的第一极电连接，数据写入模块101用于向驱动晶体管Md的第一极传输数据电压Vdata及调节电压V1。驱动晶体管Md的第一极可以为其源极。

具体地，如图1和图2所示，数据写入模块101的输入端1011与第一信号线DL1电连接、输出端1012与驱动晶体管Md的第一极电连接，第一信号线DL1分时向数据写入模块101传输数据电压Vdata和调节电压V1，数据写入模块101再分时向驱动晶体管Md的第一极传输数据电压Vdata和调节电压V1。

第一电容C1包括第一极板C11和第二极板C12，第一极板C11与固定电位信号线DL2电连接。

可选地，如图3所示，固定电位信号线DL2与电源电压信号线DY1电连接。即第一极板C11可以接收固定电位的电源电压信号VDD。

需要说明的是，在一些其他的实施例中，第一极板C11也可以接收固定电位的复位电压信号Vref或地信号GND。

第一阈值抓取模块102的输入端1021与驱动晶体管Md的第二极电连接、输出端1022与第一电容C1的第二极板C12电连接。由于第一电容C1的第一极板C11接收固定电位信号，第一电容C1可以稳定第一阈值抓取模块102的输出端1022的电位。驱动晶体管Md的第二极可以为其漏极。

结合图1、图2和图4所示，像素电路10的一个工作周期Z包括第一阶段T1和在第一阶段T1之后进行的第二阶段T2，第一阶段T1包括依次进行的数据写入阶段E1、第一调节阶段E2和第一发光阶段E3，即第一调节阶段E2在数据写入阶段E1之后进行，第一发光阶段E3在第一调节阶段E2之后进行。

第二阶段T2包括依次进行的第二调节阶段E4和第二发光阶段E5，即第二发光阶段E5在第二调节阶段E4之后进行。

在数据写入阶段E1，数据写入模块101和第一阈值抓取模块102开启，数据写入模块101向驱动晶体管Md传输数据电压Vdata。由于驱动晶体管Md会在数据写入阶段E1开启，数据电压Vdata可以通过开启的驱动晶体管Md及第一阈值抓取模块102传输至第一电容C1。

在第一调节阶段E2，第一阈值抓取模块102开启。由于第一电容C1可以存储在数据写入阶段E1接收的数据电压Vdata，则在第一调节阶段E2，第一电容C1上存储的数据电压Vdata可以通过开启的第一阈值抓取模块102传输至驱动晶体管Md的第二极。

在第二调节阶段E4，数据写入模块101开启，数据写入模块101向驱动晶体管Md传输调节电压V1。当然，在第二调节阶段E4，数据写入模块101是将调节电压V1传输至驱动晶体管Md的第一极。

具体地，如图2所示，数据写入模块101包括第一晶体管M1，第一晶体管M1的第一极与数据写入模块101的输入端1011电连接、第二极与数据写入模块101的输出端1012电连接、栅极与第一扫描线SP1电连接。即数据写入模块101可以仅包括一个第一晶体管M1，第一晶体管M1的第一极与第一信号线DL1电连接、第二极与驱动晶体管Md的第一极电连接、栅极与第一扫描线SP1电连接。第一晶体管M1的第一极可以为其源极、第二极可以为其漏极。

进一步地，第一阈值抓取模块102包括第二晶体管M2，第二晶体管M2的第一极与第一阈值抓取模块102的输入端1021电连接、第二极与第一阈值抓取模块102的输出端1022电连接、栅极与第二扫描线SP2电连接。即第一阈值抓取模块102可以仅包括一个第二晶体管M2，第二晶体管M2的第一极与驱动晶体管Md的第二极电连接、第二极与第一电容C1的第二极板C12电连接、栅极与第二扫描线SP2电连接。第二晶体管M2的第一极可以为其源极、第二极可以为其漏极。

结合图4所示，在数据写入阶段E1，第一扫描线SP1传输有效信号(如低电平信号)控制第一晶体管M1开启，第二扫描线SP2传输有效信号(如低电平信号)控制第二晶体管M2开启，第一信号线DL1传输数据电压Vdata，数据电压Vdata通过开启的第一晶体管M1、驱动晶体管Md、第二晶体管M2传输至第一电容C1。

在第一调节阶段E2，第二扫描线SP2传输有效信号(如低电平信号)控制第二晶体管M2开启，第一电容C1存储的数据电压Vdata可以通过开启的第二晶体管M2传输至驱动晶体管Md的第二极。

在第二调节阶段E4，第一扫描线SP1传输有效信号(如低电平信号)控制第一晶体管M1开启，第一信号线DL1传输调节电压V1，调节电压V1通过开启的第一晶体管M1传输至驱动晶体管Md的第一极。

相关技术中，在像素电路10的第一阶段T1，为了使驱动晶体管Md产生符合要求的发光驱动电流，需要对驱动晶体管Md的栅极进行复位，然后向驱动晶体管Md的栅极写入数据电压Vdata。以保证在第一阶段T1的第一发光阶段E3，驱动晶体管Md可以产生符合要求的发光驱动电流，并传输至发光元件20。在像素电路10的第二阶段T2，不再对驱动晶体管Md的栅极进行复位以及写入数据电压Vdata，驱动晶体管Md的栅极维持与上一发光阶段基本相当的电位，并在产生发光驱动电流后传输至发光元件20。

本申请发明人经过研究发现，在发光元件20发光的初期有一个电流爬坡的过程，电流爬坡的速度与驱动晶体管Md的偏置状态相关。由于像素电路10在第二阶段T2并没有进行如第一阶段T1所进行的对驱动晶体管Md的栅极复位以及写入数据电压Vdata，这就导致在第二阶段T2的第二发光阶段E5初期与第一阶段T1的第一发光阶段E2初期，驱动晶体管Md的偏置状态差异较大，从而导致在第一阶段T1和第二阶段T2中，发光元件20所接收的电流爬坡的速度差异较大，进而导致显示面板在第一阶段T1和第二阶段T2的亮度差异较大，出现闪烁问题，影响显示面板的正常显示。

本申请实施例中，在第二阶段T2的第二调节阶段E4，数据写入模块101向驱动晶体管Md的第一极传输调节电压V1，则可以修正驱动晶体管Md的偏置状态，有利于减小第一阶段T1和第二阶段T2中驱动晶体管Md的偏置状态差异，从而有利于减小第一阶段T1和第二阶段T2中发光元件20所接收电流的爬坡速度差异，进而有利于减小显示面板在第一阶段T1和第二阶段T2的亮度差异，改善显示面板的显示效果。

进一步地，本申请发明人经过研究还发现，在显示面板进行较低灰阶显示时，由于数据电压Vdata的电位较高，驱动晶体管Md在第一阶段T1中产生发光驱动电流的滞后效应加剧，如果不改善驱动晶体管Md在第一阶段T1中产生发光驱动电流的滞后效应，而是仅在第二调节阶段E4修正驱动晶体管Md的偏置状态，则很难较好改善较低灰阶时显示面板在第一阶段T1和第二阶段T2的亮度差异。因此，在数据写入阶段E1之后，且在第一发光阶段E3之前，对驱动晶体管Md的第二极进行预充电以改善驱动晶体管Md在第一阶段T1中产生发光驱动电流的滞后效应成为了一种解决方案。

本申请实施例中，在像素电路10中设置第一电容C1，并且在第一阶段T1的数据写入阶段E1，数据电压Vdata可以传输至第一电容C1，在第一阶段T1的第一调节阶段E2，第一电容C1存储的数据电压Vdata可以通过第一阈值抓取模块102传输至驱动晶体管Md的第二极，则可以利用数据电压Vdata对驱动晶体管Md的第二极进行预充电，减小像素电路10在第一发光阶段E3产生的发光电荷经过驱动晶体管Md的第二极后的损耗，使得发光元件20接收到发光驱动电流的时刻提前，有效改善驱动晶体管Md在第一阶段T1中产生发光驱动电流的滞后效应，从而有利于减小显示面板在低灰阶显示时，第一阶段T1和第二阶段T2的亮度差异，进而有利于改善显示面板较低灰阶显示时的闪烁问题，提高显示效果。

如图5所示，在显示面板较低灰阶显示时，尤其是显示亮度小于0.7nit时，包括第一调节阶段E2的第一阶段T1的亮度W1相对于不包括第一调节阶段E2的第一阶段的亮度W2明显提高，可以有效减小显示面板低灰阶显示时在第一阶段T1和第二阶段T2的亮度差异。

此外，在第一调节阶段E1，数据电压Vdata传输至驱动晶体管Md的第二极还可以进一步修正驱动晶体管Md的偏置状态，有利于进一步减小第一阶段T1和第二阶段T2中驱动晶体管Md的偏置状态差异，从而有利于进一步减小显示面板在第一阶段T1和第二阶段T2的亮度差异，改善显示面板的显示效果。

在本申请的一个实施例中，请继续参考图1和图2，像素电路10包括第二阈值抓取模块103，第二阈值抓取模块103的输入端1031与第一阈值抓取模块102的输出端1022电连接、输出端1032与驱动晶体管Md的栅极电连接。

在数据写入阶段E1，第二阈值抓取模块103开启；并且在第一调节阶段E2，第二阈值抓取模块103关闭。

可选地，结合图2和图4所示，第二阈值抓取模块103包括第三晶体管M3，第三晶体管M3的第一极与第二阈值抓取模块103的输入端1031电连接、第二极与第二阈值抓取模块103的输出端1032电连接、栅极与第三扫描线SP3电连接。即第二阈值抓取模块103可以仅包括一个第三晶体管M3，第三晶体管M3的第一极与第一阈值抓取模块102的输出端1022及第一电容C1的第二极板C12电连接，第三晶体管M3的第二极与驱动晶体管Md的栅极电连接。

在数据写入阶段E1，第三扫描线SP3传输有效信号(如高电平信号)控制第三晶体管M3开启，以保证数据电压Vdata能够传输至驱动晶体管Md的栅极。在第一调节阶段E2和第二调节阶段E4，第三扫描线SP3传输有效信号(如低电平信号)控制第三晶体管M3关闭，以避免第一电容C1上的电压影响驱动晶体管Md的栅极电位。

可选地，第三晶体管M3包括金属氧化物有源层。

具体地，第三晶体管M3可以包括氧化铟镓锌(indium gallium zinc oxide，IGZO)有源层。由于氧化物半导体晶体管的关态漏电流低，则可以减小通过第三晶体管M3的漏电流对驱动晶体管Md栅极电位的影响，有利于保持驱动晶体管Md栅极电位的稳定性，从而有利于提高像素电路10产生发光驱动电流的稳定性。

请继续参考图1和图2，在本申请的一个实施例中，像素电路10还包括第一复位模块104，第一复位模块104的输入端1041与第一复位信号线SL1电连接、输出端1042与驱动晶体管Md的栅极电连接。

如图4所示，第一阶段T1还包括复位阶段E0，复位阶段E0在数据写入阶段E1之前进行。

在复位阶段E0，第一复位模块104开启。

在数据写入阶段E1、第一调节阶段E2和第二调节阶段E4，第一复位模块104关闭。

可选地，结合图2和图4所示，第一复位模块104包括第四晶体管M4，第四晶体管M4的第一极与第一复位模块104的输入端1041电连接、第二极与第一复位模块104的输出端1042电连接、栅极与第四扫描线SP4电连接。即第一复位模块104可以仅包括一个第四晶体管M4，第四晶体管M4的第一极与第一复位信号线SL1电连接、第二极与驱动晶体管Md的栅极电连接。

在复位阶段E0，第四扫描线SP4传输有效信号(如高电平信号)控制第第四晶体管M4开启，第一复位信号线SL1上的第一复位电压Vref1通过开启的第四晶体管M4传输至驱动晶体管Md的栅极，完成对驱动晶体管Md栅极的复位。

在数据写入阶段E1、第一调节阶段E2和第二调节阶段E4，第四扫描线SP4传输有效信号(如低电平信号)控制第四晶体管M4关闭，以避免第一复位电压Vref1影响驱动晶体管Md的栅极电位。

可选地，第四晶体管M4包括金属氧化物有源层。

具体地，第四晶体管M4可以包括氧化铟镓锌(indium gallium zinc oxide，IGZO)有源层。由于氧化物半导体晶体管的关态漏电流低，则可以减小通过第四晶体管M4的漏电流对驱动晶体管Md栅极电位的影响，有利于进一步提高驱动晶体管Md栅极电位的稳定性，从而有利于进一步提高像素电路10产生发光驱动电流的稳定性。

在本申请的一个实施例中，请继续参考图1和图2，像素电路10还包括第二复位模块105，第二复位模块105的输入端1051与第二复位信号线SL2电连接、输出端1052与发光元件20的第一极电连接。

在像素电路10的一个工作周期Z中，第二复位模块105的开关状态与数据写入模块101的开关状态相同。

可选地，如图2所示，第二复位模块105包括第五晶体管M5，第五晶体管M5的第一极与第二复位信号线SL2电连接、第二极与发光元件20的第一极电连接、栅极与第一扫描线SP1电连接。第五晶体管M5的沟道类型与第一晶体管M1的沟道类型相同，即第一扫描线SP1传输的信号控制第五晶体管M5和第一晶体管M1的开关状态相同。

此外，结合图1和图2所示，像素电路10还包括电源电压写入模块106和发光控制模块107，电源电压写入模块106的输入端1061与电源电压信号线DY1电连接、输出端1062与驱动晶体管Md的第一极电连接。发光控制模块107的输入端1071与驱动晶体管Md的第二极电连接、输出端1072与发光元件20的第一极电连接。

电源电压写入模块106可以包括第六晶体管M6，第六晶体管M6的第一极与电源电压信号线DY1电连接、第二极与驱动晶体管Md的第一极电连接、栅极与发光控制信号线EM电连接。发光控制模块107可以包括第七晶体管M7，第七晶体管M7的第一极与驱动晶体管Md的第二极电连接、第二极与发光元件20的第一极电连接、栅极与发光控制信号线EM电连接。

请继续参考图1和图2，像素电路10还包括存储电容Cst，存储电容Cst的一个极板与电源电压信号线DY1电连接、另一个极板与驱动晶体管Md的栅极电连接。

为了将本申请技术方案阐述的更加清楚，下面结合图2和图4对图2所示像素电路10的工作过程进行说明。

需要说明的是，以下以第一晶体管M1、第二晶体管M2、第五晶体管M5、第六晶体管M6和第七晶体管M7为P型晶体管，第三晶体管M3和第四晶体管M4为N型晶体管为例进行说明。当然，第一晶体管M1、第二晶体管M2、第五晶体管M5、第六晶体管M6和第七晶体管M7中的任意一者也可以为N型晶体管，第三晶体管M3和第四晶体管M4中的任意一者也可以为P型晶体管。

在第一阶段T1的复位阶段E0，第四扫描线SP4传输高电平开启信号，第四晶体管M4开启；第一扫描线SP1、第二扫描线SP2及发光控制信号线EM均传输高电平关闭信号，第一晶体管M1、第二晶体管M2、第五晶体管M5、第六晶体管M6及第七晶体管M7均关闭；第三扫描线SP3传输低电平关闭信号，第三晶体管M3关闭。同时，第一复位信号线SL1传输第一复位电压Vref1，第一复位电压Vref1通过开启的第四晶体管M4传输至驱动晶体管Md的栅极，完成对驱动晶体管Md栅极的复位。由于驱动晶体管Md的栅极连接有存储电容Cst，因此，第一复位电压Vref1可以存储在驱动晶体管Md的栅极。

在第一阶段T1的数据写入阶段E1，第一扫描线SP1和第二扫描线SP2均传输低电平开启信号，第一晶体管M1、第二晶体管M2及第五晶体管M5开启；第三扫描线SP3传输高电平开启信号，第三晶体管M3开启；第四扫描线SP4传输低电平关闭信号，第四晶体管M4关闭；发光控制信号线EM传输高电平关闭信号，第六晶体管M6和第七晶体管M7关闭。同时，第一信号线DL1传输数据电压Vdata，在数据写入阶段E1的起始点，驱动晶体管Md的栅极电位为第一复位电压Vref1，驱动晶体管Md的第一极电位为数据电压Vdata，驱动晶体管Md的第一极与栅极之间的电位差为(Vdata-Vref1)，两者的电位差大于0，因此，驱动晶体管Md开启，数据电压Vdata通过开启的驱动晶体管Md以及开启的第二晶体管M2和第三晶体管M3传输至驱动晶体管Md的栅极，使得驱动晶体管Md的栅极电位逐渐增加。同时，数据电压Vdata还通过开启的驱动晶体管Md以及开启的第二晶体管M2存储至第一电容C1。当驱动晶体管Md的栅极电位等于(Vdata-∣Vth∣)时，驱动晶体管Md关闭。其中，Vth为驱动晶体管Md的阈值电压。

同时，第二复位信号线SL2传输第二复位电压Vref2，第二复位电压Vref2通过开启的第五晶体管M5传输至发光元件20的第一极，完成对发光元件20的复位。可选地，发光元件20包括有机发光二极管，第二复位电压Vref2通过开启的第五晶体管M5对有机发光二极管的阳极进行复位。

在第一阶段T1的第一调节阶段E2，第二扫描线SP2传输低电平开启信号，第二晶体管M2开启；第一扫描线SP1和发光控制信号线EM均传输高电平关闭信号，第一晶体管M1、第五晶体管M5、第六晶体管M6及第七晶体管M7关闭；第三扫描线SP3和第四扫描线SP4传输低电平关闭信号，第三晶体管M3和第四晶体管M4关闭。第一电容C1上存储的数据电压Vdata通过开启的第二晶体管M2传输至驱动晶体管Md的第二极，对驱动晶体管Md的第二极进行预充电，并修正驱动晶体管Md的偏置状态。

在第一阶段T1的第一发光阶段E3，第一扫描线SP1和第二扫描线SP2传输高电平关闭信号，第一晶体管M1、第二晶体管M2和第五晶体管M5关闭；第三扫描线SP3和第四扫描线SP4传输低电平关闭信号，第三晶体管M3和第四晶体管M4关闭；发光控制信号线EM传输低电平开启信号，第六晶体管M6和第七晶体管M7开启。同时，电源电压信号线DY1传输电源电压VDD，即驱动晶体管Md的第一极电位为电源电压VDD。由于电源电压VDD的电位大于数据电压Vdata的电位，则驱动晶体管Md产生发光驱动电流并通过第七晶体管M7传输至发光元件20，控制发光元件20发光。

在第二阶段T2的第二调节阶段E4，第一扫描线SP1传输低电平开启信号，第一晶体管M1和第五晶体管M5开启；第二扫描线SP2、发光控制信号线EM传输高电平关闭信号，第二晶体管M2、第六晶体管M6和第七晶体管M7关闭；第三扫描线SP3和第四扫描线SP4传输低电平关闭信号，第三晶体管M3和第四晶体管M4关闭。此时，第一信号线DL1传输调节电压V1，调节电压V1通过开启的第一晶体管M1传输至驱动晶体管Md的第一极，修正驱动晶体管Md的偏置状态。同时，第二复位信号线SL2上的第二复位电压Vref2通过开启的第五晶体管M5可以对发光元件20进行复位。

需要说明的是，在第二调节阶段E4，尽管第二复位电压Vref2可以通过开启的第五晶体管M5传输至发光元件20的第一极，但并不影响驱动晶体管Md偏置状态的调整。而且发光元件20在第一阶段T1和第二阶段T2开始发光之前均被第二复位电压Vref2复位一次，有利于进一步降低发光元件20在第一阶段T1和第二阶段T2的发光亮度差异。

第二阶段T2的第二发光阶段E5与第一阶段T1的第一发光阶段E3相同，在此不再赘述。

图6为图2所示像素电路的又一种时序图，图7为图2所示像素电路的又一种时序图。

在本申请的一个实施例中，图2所示像素电路10的时序还可以如图6、图7所示，图6所示时序与图4所示时序的区别在于：在第二阶段T2的第二调节阶段E4，除了第一晶体管M1开启之外，第二扫描线SP2还传输低电平信号控制第二晶体管M2开启，第一电容C1存储的电压可以通过开启的第二晶体管M2传输至驱动晶体管Md的第二极。

图7所示时序与图6所示时序的区别在于：在第二阶段T2的第二调节阶段E4，第二扫描线SP2传输信号控制第二晶体管M2开启多次。需要说明的是，图7仅示意出了在第二调节阶段E4，第二晶体管M2开启两次的情况。

在第二调节阶段E4，将调节电压V1传输至驱动晶体管Md的第一极的同时，利用第一电容C1存储的电压复位驱动晶体管Md的第二极，有利于进一步修正驱动晶体管Md的偏置状态，进一步减小驱动晶体管Md在第一阶段T1与第二阶段T2的偏置状态差异，从而有利于进一步减小显示面板在第一阶段T1与第二阶段T2的亮度差异，改善显示效果。

图8为本申请实施例提供的又一种像素电路的原理图，图9为图8所示像素电路的一种示意图，图10为图9所示像素电路的一种时序图。

在本申请的又一种实施例中，结合图8-图10所示，像素电路10包括第一复位模块104，第一复位模块104的输入端1041与第一复位信号线SL1电连接、输出端1042与第二阈值抓取模块103的输入端1031电连接。

第一阶段T1还包括复位阶段E0，复位阶段E0在数据写入阶段E1之前进行。

在复位阶段E0，第一复位模块104和第二阈值抓取模块103开启。

具体地，如图9所示，第二阈值抓取模块103包括第三晶体管M3，第一复位模块104包括第四晶体管M4。第三晶体管M3的第一极与第二阈值抓取模块103的输入端1031电连接、第二极与第二阈值抓取模块103的输出端1032电连接、栅极与第三扫描线SP3电连接；第四晶体管M4的第一极与第一复位模块104的输入端1041电连接、第二极与第一复位模块104的输出端1042电连接、栅极与第四扫描线SP4电连接。

第三晶体管M3可以为包括金属氧化物有源层的N型晶体管，第四晶体管M4可以为P型晶体管。

图9所示像素电路10与图2所示像素电路10的区别在于：第四晶体管M4为P型晶体管，第四晶体管M4的第二极与第三晶体管M3的第一极、第二晶体管M2的第二极、第一电容C1的第二极板C12电连接。在复位阶段E0，第三扫描线SP3传输高电平信号控制第三晶体管M3开启，第四扫描线SP4传输低电平信号控制第四晶体管M4开启。

本申请实施例中，可以仅设置第二阈值抓取模块103中的晶体管包括金属氧化物有源层，而无需设置第一复位模块104中的晶体管包括金属氧化物有源层，即可减小发光驱动电流和复位电流流入驱动晶体管Md栅极的漏电流，提高驱动晶体管Md栅极电位的稳定性。有利于降低像素电路10中包括金属氧化物有源层的晶体管的数量，降低像素电路10的制备成本。

图11为本申请实施例提供的一种显示面板的示意图。

本申请实施例提供一种显示面板01，如图11所示，显示面板01包括如上述实施例提供的像素电路10和发光元件20，像素电路10用于为发光元件20提供发光驱动电流，像素电路10可以沿第一方向X和第二方向Y阵列排布，第一方向X可以为显示面板01中的行方向，第二方向Y可以为显示面板01中的列方向。

此外，显示面板01中还包括多条沿第一方向X排布的第一信号线DL1，第一信号线DL1沿第二方向Y延伸，至少部分沿第二方向Y排布的像素电路10与同一第一信号线DL1电连接。

显示面板01中，在第二阶段T2的第二调节阶段E4，数据写入模块101向驱动晶体管Md的第一极传输调节电压V1，则可以修正驱动晶体管Md的偏置状态，有利于减小第一阶段T1和第二阶段T2中驱动晶体管Md的偏置状态差异，从而有利于减小第一阶段T1和第二阶段T2中发光元件20所接收电流的爬坡速度差异，进而有利于减小显示面板01在第一阶段T1和第二阶段T2的亮度差异，改善显示面板01的显示效果。

而且，考虑到显示面板01在进行较低灰阶显示时，驱动晶体管Md在第一阶段T1中产生发光驱动电流的滞后效应加剧，那么在像素电路10中设置第一电容C1，并且在第一阶段T1的数据写入阶段E1，数据电压Vdata可以传输至第一电容C1，在第一阶段T1的第一调节阶段E2，第一电容C1存储的数据电压Vdata可以通过第一阈值抓取模块102传输至驱动晶体管Md的第二极，则可以利用数据电压Vdata对驱动晶体管Md的第二极进行预充电，减小像素电路10在第一发光阶段E3产生的发光电荷经过驱动晶体管Md的第二极后的损耗，使得发光元件20接收到发光驱动电流的时刻提前，有效改善驱动晶体管Md在第一阶段T1中产生发光驱动电流的滞后效应，从而有利于减小显示面板01在低灰阶显示时，第一阶段T1和第二阶段T2的亮度差异，进而有利于改善显示面板01较低灰阶显示时的闪烁问题，提高显示效果。

此外，在第一调节阶段E1，数据电压Vdata传输至驱动晶体管Md的第二极还可以进一步修正驱动晶体管Md的偏置状态，有利于进一步减小第一阶段T1和第二阶段T2中驱动晶体管Md的偏置状态差异，从而有利于进一步减小显示面板01在第一阶段T1和第二阶段T2的亮度差异，改善显示面板01的显示效果。

图12为本申请实施例提供的一种显示装置的示意图。

本申请实施例提供一种显示装置02，如图12所示，显示装置02包括如上述实施例提供的显示面板01。示例性地，本申请实施例提供的显示装置02可以是手机、电脑、电视、可穿戴显示设备等电子装置。

显示装置02中，在第二阶段T2的第二调节阶段E4，数据写入模块101向驱动晶体管Md的第一极传输调节电压V1，则可以修正驱动晶体管Md的偏置状态，有利于减小第一阶段T1和第二阶段T2中驱动晶体管Md的偏置状态差异，从而有利于减小第一阶段T1和第二阶段T2中发光元件20所接收电流的爬坡速度差异，进而有利于减小显示装置02在第一阶段T1和第二阶段T2的亮度差异，改善显示装置02的显示效果。

而且，考虑到显示装置02在进行较低灰阶显示时，驱动晶体管Md在第一阶段T1中产生发光驱动电流的滞后效应加剧，那么在像素电路10中设置第一电容C1，并且在第一阶段T1的数据写入阶段E1，数据电压Vdata可以传输至第一电容C1，在第一阶段T1的第一调节阶段E2，第一电容C1存储的数据电压Vdata可以通过第一阈值抓取模块102传输至驱动晶体管Md的第二极，则可以利用数据电压Vdata对驱动晶体管Md的第二极进行预充电，减小像素电路10在第一发光阶段E3产生的发光电荷经过驱动晶体管Md的第二极后的损耗，使得发光元件20接收到发光驱动电流的时刻提前，有效改善驱动晶体管Md在第一阶段T1中产生发光驱动电流的滞后效应，从而有利于减小显示装置02在低灰阶显示时，第一阶段T1和第二阶段T2的亮度差异，进而有利于改善显示装置02较低灰阶显示时的闪烁问题，提高显示效果。

此外，在第一调节阶段E1，数据电压Vdata传输至驱动晶体管Md的第二极还可以进一步修正驱动晶体管Md的偏置状态，有利于进一步减小第一阶段T1和第二阶段T2中驱动晶体管Md的偏置状态差异，从而有利于进一步减小显示装置02在第一阶段T1和第二阶段T2的亮度差异，改善显示装置02的显示效果。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (14)

1.一种像素电路，其特征在于，包括：

驱动晶体管，用于产生发光驱动电流；

数据写入模块，与所述驱动晶体管的第一极电连接，所述数据写入模块用于向所述驱动晶体管的第一极传输数据电压及调节电压；

第一电容，所述第一电容包括第一极板和第二极板，所述第一极板与固定电位信号线电连接；

第一阈值抓取模块，所述第一阈值抓取模块的输入端与所述驱动晶体管的第二极电连接、输出端与所述第一电容的第二极板电连接；

所述像素电路的一个工作周期包括第一阶段和在所述第一阶段之后进行的第二阶段，所述第一阶段包括依次进行的数据写入阶段、第一调节阶段和第一发光阶段，所述第二阶段包括依次进行的第二调节阶段和第二发光阶段；

在所述数据写入阶段，所述数据写入模块和所述第一阈值抓取模块开启，所述数据写入模块向所述驱动晶体管传输数据电压；

在所述第一调节阶段，所述第一阈值抓取模块开启；

在所述第二调节阶段，所述数据写入模块开启，所述数据写入模块向所述驱动晶体管传输调节电压。

2.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块包括第一晶体管，所述第一晶体管的第一极与所述数据写入模块的输入端电连接、第二极与所述数据写入模块的输出端电连接、栅极与第一扫描线电连接。

3.根据权利要求1所述的像素电路，其特征在于，所述第一阈值抓取模块包括第二晶体管，所述第二晶体管的第一极与所述第一阈值抓取模块的输入端电连接、第二极与所述第一阈值抓取模块的输出端电连接、栅极与第二扫描线电连接。

4.根据权利要求1所述的像素电路，其特征在于，所述像素电路包括第二阈值抓取模块，所述第二阈值抓取模块的输入端与所述第一阈值抓取模块的输出端电连接、输出端与所述驱动晶体管的栅极电连接；

在数据写入阶段，所述第二阈值抓取模块开启，且在所述第一调节阶段，所述第二阈值抓取模块关闭。

5.根据权利要求4所述的像素电路，其特征在于，所述第二阈值抓取模块包括第三晶体管，所述第三晶体管的第一极与所述第二阈值抓取模块的输入端电连接、输出端与所述第二阈值抓取模块的输出端电连接、栅极与第三扫描线电连接。

6.根据权利要求5所述的像素电路，其特征在于，所述第三晶体管包括金属氧化物有源层。

7.根据权利要求4所述的像素电路，其特征在于，所述像素电路还包括第一复位模块，所述第一复位模块的输入端与第一复位信号线电连接、输出端与所述驱动晶体管的栅极电连接；

所述第一阶段还包括复位阶段，所述复位阶段在所述数据写入阶段之前进行；

在所述复位阶段，所述第一复位模块开启。

8.根据权利要求7所述的像素电路，其特征在于，所述第一复位模块包括第四晶体管，所述第四晶体管的第一极与所述第一复位模块的输入端电连接、第二极与所述第一复位模块的输出端电连接、栅极与第四扫描线电连接。

9.根据权利要求8所述的像素电路，其特征在于，所述第四晶体管包括金属氧化物有源层。

10.根据权利要求4所述的像素电路，其特征在于，所述像素电路还包括第一复位模块，所述第一复位模块的输入端与第一复位信号线电连接、输出端与所述第二阈值抓取模块的输入端电连接；

所述第一阶段还包括复位阶段，所述复位阶段在所述数据写入阶段之前进行；

在所述复位阶段，所述第一复位模块和所述第二阈值抓取模块开启。

11.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第二复位模块，所述第二复位模块的输入端与第二复位信号线电连接、输出端与发光元件的第一极电连接；

在所述像素电路的一个工作周期中，所述第二复位模块的开关状态与所述数据写入模块的开关状态相同。

12.根据权利要求1所述的像素电路，其特征在于，所述固定电位信号线与电源电压信号线电连接。

13.一种显示面板，其特征在于，所述显示面板包括如权利要求1-12任意一项所述的像素电路。

14.一种显示装置，其特征在于，所述显示装置包括如权利要求13所述的显示面板。

Images