CN116030761A - 一种像素电路、显示面板及显示装置 - Google Patents

Abstract

本申请实施例提供一种像素电路、显示面板及显示装置，在像素电路中，数据写入模块的输入端与第一信号线电连接、输出端与驱动晶体管的第一极电连接；第一电容的第一极板与驱动晶体管的第一极电连接；第一阈值抓取模块的输入端与驱动晶体管的第二极电连接、输出端与第二阈值抓取模块的输入端电连接，第二阈值抓取模块的输出端与驱动晶体管的栅极电连接；其中，第二阈值抓取模块的控制端与第一电容的第二极板及第一扫描线电连接，第一扫描线用于传输第一电压控制第二阈值抓取模块开启，且传输第二电压控制第二阈值抓取模块关闭，第一电压的电位高于第二电压的电位。本申请实施例可以改善显示面板由黑色画面向白色画面切换时出现的拖影问题。

Description

一种像素电路、显示面板及显示装置

【技术领域】

本申请涉及显示技术领域，尤其涉及一种像素电路、显示面板及显示装置。

【背景技术】

有机发光二极管(organic light-emitting diode，OLED)显示面板具有功耗低、自发光、宽视角、宽温度特性及响应速度快等优点，在市场上具有广泛的应用。其中，用于控制发光元件发光的像素电路是OLED显示面板的核心技术内容，具有重要的研究意义。

现有技术中，由于像素电路中驱动晶体管的工作特性，在显示面板由黑色画面向白色画面切换的过程中，容易出现拖影现象，影响显示品质。尤其是在显示面板较低频率显示时，拖影现象尤其明显。

【申请内容】

有鉴于此，本申请实施例提供了一种像素电路、显示面板及显示装置，以解决上述技术问题。

第一方面，本申请实施例提供一种像素电路，包括驱动晶体管、数据写入模块、第一电容、第一阈值抓取模块和第二阈值抓取模块；驱动晶体管用于产生发光驱动电流；数据写入模块的输入端与第一信号线电连接、输出端与驱动晶体管的第一极电连接；第一电容包括第一极板和第二极板，第一极板与驱动晶体管的第一极电连接；第一阈值抓取模块的输入端与驱动晶体管的第二极电连接、输出端与第二阈值抓取模块的输入端电连接，第二阈值抓取模块的输出端与驱动晶体管的栅极电连接；其中，第二阈值抓取模块的控制端与第二极板及第一扫描线电连接，第一扫描线用于传输第一电压控制第二阈值抓取模块开启，且传输第二电压控制第二阈值抓取模块关闭，第一电压的电位高于第二电压的电位。

在第一方面的一种实现方式中，像素电路还包括第一复位模块，第一复位模块的输入端与第一复位信号线电连接、输出端与驱动晶体管的栅极电连接、控制端与第二扫描线电连接。

在第一方面的一种实现方式中，像素电路还包括第一复位模块，第一复位模块的输入端与第一复位信号线电连接、输出端与所述第二阈值抓取模块的输入端电连接、控制端与第二扫描线电连接。

在第一方面的一种实现方式中，像素电路的一个工作周期包括第一阶段，第一阶段包括复位阶段和在复位阶段之后进行的数据写入阶段；

在复位阶段，第一复位模块和第二阈值抓取模块开启；

在数据写入阶段，第一复位模块关闭，数据写入模块、第一阈值抓取模块和第二阈值抓取模块开启，第一信号线向数据写入模块传输数据电压。

在第一方面的一种实现方式中，第一阶段还包括在数据写入阶段之后进行的发光阶段；

在发光阶段，第二阈值抓取模块关闭。

在第一方面的一种实现方式中，像素电路的一个工作周期还包括在第一阶段之后进行的第二阶段，第二阶段包括调节阶段和在调节阶段之后进行的发光阶段；

在调节阶段，数据写入模块开启，第一信号线向数据写入模块传输调节电压。

在第一方面的一种实现方式中，第二阈值抓取模块包括第一晶体管，第一晶体管的第一极与第二阈值抓取模块的输入端电连接、第二极与第二阈值抓取模块的输出端电连接、栅极与第二阈值抓取模块的控制端电连接。

在第一方面的一种实现方式中，第一晶体管包括金属氧化物有源层。

在第一方面的一种实现方式中，数据写入模块的控制端与第三扫描线电连接，第一阈值抓取模块的控制端与第三扫描线电连接；第三扫描线传输的信号控制数据写入模块与第一阈值抓取模块的开关状态相同。

在第一方面的一种实现方式中，像素电路还包括第二复位模块，第二复位模块的输入端与第二复位信号线电连接、输出端与发光元件的第一极电连接、控制端与第三扫描线电连接，第三扫描线传输的信号控制数据写入模块与第二复位模块的开关状态相同。

在第一方面的一种实现方式中，第一电容的电容量为Cr，1fF≤Cr≤20fF。

第二方面，本申请实施例提供一种显示面板，包括如第一方面提供的像素电路。

第三方面，本申请实施例提供一种显示装置，包括如第二方面提供的显示面板。

本申请实施例中，第一扫描线传输高电位的第一电压控制第二阈值抓取模块开启，并且传输低电位的第二电压控制第二阈值抓取模块关闭，则可以在驱动晶体管的栅极接收到数据电压之后，且在驱动晶体管产生发光驱动电流之前，使得第一扫描线上的信号出现由高电平的第一电压向低电平的第二电压跳变的过程。由于第一电容的第一极板与驱动晶体管的第一极电连接、第二极板与第一扫描线电连接，则当第一扫描线上的信号由高电平向低电平跳变时，会将驱动晶体管的第一极电位耦合拉低，使得驱动晶体管开始产生发光驱动电流时的阈值电压处于偏正状态，增大发光驱动电流，进而可以在显示面板由黑色画面向白色画面切换的过程中，提升切换后第一帧显示画面的亮度，改善显示面板的拖影现象，提高显示品质。

【附图说明】

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请实施例提供的一种像素电路的原理图；

图2为图1所示像素电路的一种示意图；

图3为图2所示像素电路的一种时序图；

图4为图2所示像素电路的又一种时序图；

图5为本申请实施例提供的又一种像素电路的原理图；

图6为图5所示像素电路的一种示意图；

图7为图6所示像素电路的一种时序图；

图8为本申请实施例提供的一种显示面板的示意图；

图9为本申请实施例提供的一种显示装置的示意图。

【具体实施方式】

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本说明书的描述中，需要理解的是，本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。

应当理解，尽管在本申请实施例中可能采用术语第一、第二等来描述极板、阈值抓取模块、扫描线等，但这些极板、阈值抓取模块、扫描线等不应限于这些术语。这些术语仅用来将极板、阈值抓取模块、扫描线等彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一扫描线也可以被称为第二扫描线，类似地，第二扫描线也可以被称为第一扫描线。

本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。

图1为本申请实施例提供的一种像素电路的原理图，图2为图1所示像素电路的一种示意图，图3为图2所示像素电路的一种时序图。

本申请实施例提供一种像素电路10，可设置在显示面板中，像素电路10用于为显示面板中的发光元件20提供发光驱动电流。

如图1和图2所示，像素电路10包括驱动晶体管Md、数据写入模块101、第一电容C1、第一阈值抓取模块102和第二阈值抓取模块103，数据写入模块101的输入端1011与第一信号线DL1电连接、输出端1012与驱动晶体管Md的第一极电连接，数据写入模块101可用于向驱动晶体管Md的第一极传输数据电压Vdata，驱动晶体管Md的第一极可以为其源极。

第一电容C1包括第一极板C11和第二极板C12，第一极板C11与驱动晶体管Md的第一极电连接。

可选地，第一电容C1的电容值为Cr，1fF≤Cr≤20fF。

第一阈值抓取模块102的输入端1021与驱动晶体管Md的第二极电连接、输出端1022与第二阈值抓取模块103的输入端1031电连接，第二阈值抓取模块103的输出端1032与驱动晶体管Md的栅极电连接。驱动晶体管Md的第二极可以为其漏极。

其中，第二阈值抓取模块103的控制端1033与第二极板C12及第一扫描线SP1电连接，第一扫描线SP1用于传输第一电压V1控制第二阈值抓取模块103开启，并且传输第二电压V2控制第二阈值抓取模块103关闭，第一电压V1的电位高于第二电压V2的电位。

也就是说，第一扫描线SP1传输高电位的第一电压V1时，第二阈值抓取模块103开启；第一扫描线SP1传输低电位的第二电压V2时，第二阈值抓取模块103关闭。

结合图1-图3所示，像素电路10的工作过程包括依次进行的数据写入阶段E1和在数据写入阶段E1之后进行的发光阶段E2。

在数据写入阶段E1，数据写入模块101、第一阈值抓取模块102和第二阈值抓取模块103开启，第一信号线DL1传输数据电压Vdata。由于驱动晶体管Md会在数据写入阶段E1开启，数据电压Vdata可以通过开启的数据写入模块101、驱动晶体管Md、第一阈值抓取模块102和第二阈值抓取模块103传输至驱动晶体管Md的栅极。

在发光阶段E2，第一阈值抓取模块102和第二阈值抓取模块103关闭，以避免发光驱动电流影响驱动晶体管Md的栅极电位。当然，在发光阶段E2，数据写入模块101也处于关闭状态，以避免第一信号线DL1上的信号影响发光驱动电流。

可以理解的是，在显示面板的一帧画面中，为了使驱动晶体管Md产生符合要求的发光驱动电流，需要对驱动晶体管Md的栅极进行复位，然后向驱动晶体管Md的栅极写入数据电压Vdata，以保证驱动晶体管Md可以在发光阶段产生符合要求的发光驱动电流，并传输至发光元件20。发光驱动电流为：Ids＝K*(VDD-Vdata+∣Vth1∣-∣Vth2∣)^2，其中，VDD为像素电路10接收的电源电压，Vdata为驱动晶体管Md的栅极接收的数据电压，K为结构参数，Vth1为驱动晶体管Md的栅极写入数据电压Vdata时的第一阈值电压，Vth2为驱动晶体管Md开始产生发光驱动电流时的第二阈值电压，Vth1和Vth2通常为负值。

当然，发光驱动电流Ids越大，显示面板的亮度越高；发光驱动电流Ids越小，显示面板的亮度越低。

本申请发明人对相关技术中的像素电路进行研究后发现，在显示面板显示黑色画面时，数据电压Vdata的电位较高，数据电压Vdata写入到驱动晶体管Md的栅极后，驱动晶体管Md处于阈值偏正状态。在显示面板的显示画面由黑色画面向白色画面切换的过程中，尽管在切换后的第一帧画面中会对驱动晶体管Md的栅极进行复位，但是由于驱动晶体管Md的迟滞效应，在切换后的第一帧画面中，数据电压Vdata写入到驱动晶体管Md的栅极时，驱动晶体管Md还是处于阈值偏正状态，导致第一阈值电压处于偏正状态，∣Vth1∣值偏小，发光驱动电流Ids较小，从而导致切换后的第一帧画面的亮度不足，出现目视可见的拖影问题，影响显示面板的显示品质。

本申请实施例中，第一扫描线SP1传输高电位的第一电压V1控制第二阈值抓取模块103开启，并且传输低电位的第二电压V2控制第二阈值抓取模块103关闭，则可以在驱动晶体管Md的栅极接收到数据电压Vdata之后，且在驱动晶体管Md产生发光驱动电流之前，使得第一扫描线SP1上的信号出现由高电平的第一电压V1向低电平的第二电压V2跳变的过程。由于第一电容C1的第一极板C11与驱动晶体管Md的第一极电连接、第二极板C12与第一扫描线SP1电连接，则当第一扫描线SP1上的信号由高电平向低电平跳变时，会将驱动晶体管Md的第一极电位耦合拉低，使得驱动晶体管Md开始产生发光驱动电流时的第二阈值电压Vth2处于偏正状态，从而可以减小∣Vth2∣的值，增大发光驱动电流Ids，进而可以在显示面板由黑色画面向白色画面切换的过程中，提升切换后第一帧显示画面的亮度，改善显示面板的拖影现象，提高显示品质。

请继续参考图1和图2，在本申请的一个实施例中，像素电路10还包括第一复位模块104，第一复位模块104的输入端1041与第一复位信号线SL1电连接、输出端1042与驱动晶体管Md的栅极电连接、控制端1043与第二扫描线SP2电连接。第一复位模块104用于将第一复位信号线SL1上的第一复位电压Vref1传输至驱动晶体管Md的栅极，以对驱动晶体管Md的栅极进行复位。

结合图3所示，像素电路10的工作过程还包括复位阶段E0，复位阶段E0在数据写入阶段E1之前进行。

在复位阶段E0，第一复位模块104开启。第一复位信号线SL1上的第一复位电压Vref1通过开启的第一复位模块104传输至驱动晶体管Md的栅极，完成对驱动晶体管Md栅极的复位。

可选地，如图2所示，第二阈值抓取模块103包括第一晶体管M1，第一复位模块104包括第二晶体管M2，第一晶体管M1的第一极与第二阈值抓取模块103的输入端1031电连接、第二极与第二阈值抓取模块103的输出端1032电连接、栅极与第二阈值抓取模块103的控制端1033电连接；第二晶体管M2的第一极与第一复位模块104的输入端1041电连接、第二极与第一复位模块104的输出端1042电连接、栅极与第一复位模块104的控制端1043电连接。

进一步地，数据写入模块101包括第三晶体管M3，第三晶体管M3的第一极与数据写入模块101的输入端1011电连接、第二极与数据写入模块101的输出端1012电连接、栅极与第三扫描线SP3电连接；第一阈值抓取模块102包括第四晶体管M4，第四晶体管M4的第一极与第一阈值抓取模块102的输入端1021电连接、第二极与第一阈值抓取模块102的输出端1022电连接、栅极与第三扫描线电连接。

结合图3所示，在复位阶段E0，第二扫描线SP2传输有效信号(如高电平信号)控制第二晶体管M2开启，第一复位信号线SL1传输第一复位电压Vref1，第一复位电压Vref1通过开启的第二晶体管M2传输至驱动晶体管Md的栅极，完成对驱动晶体管Md栅极的复位。

在数据写入阶段E1，第一扫描线SP1传输有效信号(如高电平信号)控制第一晶体管M1开启，第三扫描线SP3传输有效信号(如低电平信号)控制第三晶体管M3和第四晶体管M4开启，第一信号线DL1传输数据电压Vdata，数据电压Vdata通过开启的第三晶体管M3、驱动晶体管Md、第四晶体管M4和第一晶体管M1传输至驱动晶体管Md的栅极。

可选地，第一晶体管M1和第二晶体管M2包括金属氧化物有源层。

具体地，第一晶体管M1和第二晶体管M2可以包括氧化铟镓锌(indium galliumzinc oxide，IGZO)有源层。由于氧化物半导体晶体管的关态漏电流低，则可以减小通过第一晶体管M1或第二晶体管M2的漏电流对驱动晶体管Md栅极电位的影响，有利于保持驱动晶体管Md栅极电位的稳定性，从而有利于提高像素电路10产生发光驱动电流的稳定性。

图4为图2所示像素电路的又一种时序图。

在本申请的一个实施例中，结合图2和图4所示，在像素电路10的数据写入阶段E1，第二阈值抓取模块103开启的时刻早于第一阈值抓取模块102开启的时刻。

也就是说，在数据写入阶段E1，驱动晶体管Md的栅极开始接收数据电压Vdata之前，第一扫描线SP1上的信号会出现从低电平的第二电压V2向高电平的第一电压V1跳变的过程。

本申请实施例中，由于第一电容C1的第一极板C11与驱动晶体管Md的第一极电连接、第二极板C12与第一扫描线SP1电连接，则当第一扫描线SP1上的信号由低电平向高电平跳变时，会将驱动晶体管Md的第一极电位耦合拉高，使得驱动晶体管Md的栅极接收数据电压Vdata时的第一阈值电压Vth1处于偏负状态，从而可以增大∣Vth1∣的值。由上述发光驱动电流的公式Ids＝K*(VDD-Vdata+∣Vth1∣-∣Vth2∣)^2可知，增大∣Vth1∣的值即可增大发光驱动电流Ids的值，从而可以在显示面板由黑色画面向白色画面切换的过程中，进一步提升切换后第一帧显示画面的亮度。

图5为本申请实施例提供的又一种像素电路的原理图，图6为图5所示像素电路的一种示意图，图7为图6所示像素电路的一种时序图。

在本申请的又一种实施例中，如图5和图6所示，像素电路10包括第一复位模块104，第一复位模块104的输入端1041与第一复位信号线SL1电连接、输出端1042与第二阈值抓取模块103的输入端1031电连接、控制端1043与第二扫描SP2电连接。

进一步地，结合图7所示，像素电路10的一个工作周期Z包括第一阶段T1，第一阶段T1包括复位阶段E0和在复位阶段E0之后进行的数据写入阶段E1。

在复位阶段E0，第一复位模块104和第二阈值抓取模块103开启，第一复位信号线SL1上的第一复位电压Vref1通过开启的第一复位模块104和第二阈值抓取模块104传输至驱动晶体管Md的栅极，完成对驱动晶体管Md栅极的复位。

在数据写入阶段E1，第一复位模块104关闭，数据写入模块101、第一阈值抓取模块102和第二阈值抓取模块103开启，第一信号线DL1向数据写入模块101传输数据电压Vdata。由于驱动晶体管Md会在数据写入阶段E1开启，数据电压Vdata可以通过开启的数据写入模块101、驱动晶体管Md、第一阈值抓取模块102和第二阈值抓取模块103传输至驱动晶体管Md的栅极。

此外，第一阶段T1还包括在数据写入阶段E1之后进行的发光阶段E2，在第二发光阶段E2，第二阈值抓取模块103关闭。

本申请实施例中，在数据写入阶段E1之前的复位阶段E0，第一扫描线SP1会传输高电平的第一电压V1控制第二阈值抓取模块103开启，则在数据写入阶段E1之前，即驱动晶体管Md的栅极接收到数据电压Vdata之前，第一扫描线SP1上的信号会出现由低电平的第二电压V2向高电平的第一电压V1跳变的过程。由于第一电容C1的第一极板C11与驱动晶体管Md的第一极电连接、第二极板C12与第一扫描线SP1电连接，则当第一扫描线SP1上的信号由低电平向高电平跳变时，会将驱动晶体管Md的第一极电位耦合拉高，使得驱动晶体管Md的栅极接收数据电压Vdata时的第一阈值电压Vth1处于偏负状态，从而可以增大∣Vth1∣的值。由上述发光驱动电流的公式Ids＝K*(VDD-Vdata+∣Vth1∣-∣Vth2∣)^2可知，增大∣Vth1∣的值即可增大发光驱动电流Ids的值，从而可以在显示面板由黑色画面向白色画面切换的过程中，提升切换后第一帧显示画面的亮度。

而且，由于在发光阶段E2，第一扫描线SP1会传输低电平的第二电压V2控制第二阈值抓取模块103关闭，则在驱动晶体管Md的栅极接收到数据电压Vdata之后，且在驱动晶体管Md产生发光驱动电流之前，第一扫描线SP1上的信号还会出现由高电平的第一电压V1向低电平的第二电压V2跳变的过程，从而将驱动晶体管Md的第一极电位耦合拉低，使得驱动晶体管Md开始产生发光驱动电流时的第二阈值电压Vth2处于偏正状态，从而可以减小∣Vth2∣的值，进而增大发光驱动电流Ids，有利于进一步改善显示面板的拖影现象，提高显示品质。

在本申请的一个实施例中，第二阈值抓取模块103包括第一晶体管M1，第一晶体管M1的第一极与第二阈值抓取模块103的输入端1031电连接、第二极与第二阈值抓取模块103的输出端1032电连接、栅极与第二阈值抓取模块103的控制端1033电连接。

具体地，如图6所示，第一晶体管M1的第一极与第一阈值抓取模块102的输出端1022及第一复位模块104的输出端1042电连接、第二极与驱动晶体管Md的栅极电连接、栅极与第一扫描线SP1电连接。

第一复位模块104包括第二晶体管M2，第二晶体管M2的第一极与第一复位模块104的输入端1041电连接、第二极与第一复位模块104的输出端1042电连接、栅极与第一复位模块104的控制端1043电连接。

具体地，如图5所示，第二晶体管M2的第一极与第一复位信号线SL1电连接、第二极与第一晶体管M1的第一极电连接、栅极与第二扫描线SP2电连接。

可选地，第一晶体管M1包括金属氧化物有源层，第二晶体管M2包括低温多晶硅有源层。

进一步地，第一晶体管M1可以包括氧化铟镓锌(indium gallium zinc oxide，IGZO)有源层。

本申请实施例中，可以仅设置第二阈值抓取模块103中的第一晶体管M1包括金属氧化物有源层，而无需设置第一复位模块104中的晶体管包括金属氧化物有源层，即可减小发光驱动电流和复位电流流入驱动晶体管Md栅极的漏电流，提高驱动晶体管Md栅极电位的稳定性。有利于降低像素电路10中包括金属氧化物有源层的晶体管的数量，降低像素电路10的制备成本。

请结合图6和图7，在本申请的一个实施例中，像素电路10的一个工作周期Z还包括在第一阶段T1之后进行的第二阶段T2，第二阶段T2包括调节阶段E3和在调节阶段E3之后进行的发光阶段E2。

在调节阶段E3，数据写入模块101开启，第一信号线DL1向数据写入模块101传输调节电压Vd，调节电压Vd可以通过开启的数据写入模块101传输至驱动晶体管Md的第一极。

第二阶段T2中的发光阶段E2可以与第一阶段T1中的发光阶段E2相同。

可以理解的是，第二阶段T2的设置可以避免第一阶段T1中发光阶段E2的时长较大而出现肉眼可见的亮度衰减的问题，当然，在第二阶段T2，无需再对驱动晶体管Md的栅极进行复位以及写入数据电压Vdata，驱动晶体管Md的栅极维持与上一发光阶段基本相当的电位，并在产生发光驱动电流后传输至发光元件20。

本申请发明人经过研究发现，在发光元件20发光的初期有一个电流爬坡的过程，电流爬坡的速度与驱动晶体管Md的偏置状态相关。由于像素电路10在第二阶段T2并没有进行如第一阶段T1所进行的对驱动晶体管Md的栅极复位以及写入数据电压Vdata，这就导致在第二阶段T2的发光阶段E2初期与第一阶段T1的发光阶段E2初期，驱动晶体管Md的偏置状态差异较大，从而导致在第一阶段T1和第二阶段T2中，发光元件20所接收的电流爬坡的速度差异较大，进而导致显示面板在第一阶段T1和第二阶段T2的亮度差异较大，出现闪烁问题，影响显示面板的正常显示。

本申请实施例中，在第二阶段T2中设置调节阶段E3，数据写入模块101在调节阶段E3可以向驱动晶体管Md的第一极传输调节电压Vd，则可以修正驱动晶体管Md在第二阶段T2的偏置状态，有利于减小第一阶段T1和第二阶段T2中驱动晶体管Md的偏置状态差异，从而有利于减小第一阶段T1和第二阶段T2中发光元件20所接收电流的爬坡速度差异，进而有利于减小显示面板在第一阶段T1和第二阶段T2的亮度差异，改善显示面板的闪烁问题，提高显示效果。

在本申请的一个实施例中，请继续参考图1、图2、图5及图6，数据写入模块101的控制端1013与第三扫描线SP3电连接，第一阈值抓取模块102的控制端1023与第三扫描线SP3电连接。

第三扫描线SP3传输的信号控制数据写入模块101与第一阈值抓取模块102的开关状态相同。

可选地，数据写入模块101包括第三晶体管M3，第一阈值抓取模块102包括第四晶体管M4，第三晶体管M3的第一极与数据写入模块101的输入端1011电连接、第二极与数据写入模块101的输出端1012电连接、栅极与数据写入模块101的控制端1013电连接；第四晶体管M4的第一极与第一阈值抓取模块102的输入端1021电连接、第二极与第一阈值抓取模块102的输出端1022电连接、栅极与第一阈值抓取模块102的控制端1023电连接；第三晶体管M3与第四晶体管M4的沟道类型相同。

请继续参考图1、图2、图4及图5，在本申请的一个实施例中，像素电路10还包括第二复位模块105，第二复位模块105的输入端1051与第二复位信号线SL2电连接、输出端1052与发光元件20的第一极电连接、控制端1053与第三扫描线SP3电连接。

第三扫描线SP3传输的信号控制数据写入模块101与第二复位模块105的开关状态相同。

可选地，第二复位模块105包括第五晶体管M5，第五晶体管M5的第一极与第二复位模块105的输入端1051电连接、第二极与第二复位模块105的输出端1052电连接、栅极与第二复位模块105的控制端105电连接，第五晶体管M5的沟道类型与第三晶体管M3的沟道类型相同。

此外，结合图1和图2，或结合图6和图7所示，像素电路10还包括电源电压写入模块106和发光控制模块107，电源电压写入模块106的输入端1061与电源电压信号线DY1电连接、输出端1062与驱动晶体管Md的第一极电连接、控制端1063与发光控制信号线EM电连接。发光控制模块107的输入端1071与驱动晶体管Md的第二极电连接、输出端1072与发光元件20的第一极电连接、控制端1073与发光控制信号线EM电连接。

电源电压写入模块106可以包括第六晶体管M6，第六晶体管M6的第一极与电源电压信号线DY1电连接、第二极与驱动晶体管Md的第一极电连接、栅极与发光控制信号线EM电连接。发光控制模块107可以包括第七晶体管M7，第七晶体管M7的第一极与驱动晶体管Md的第二极电连接、第二极与发光元件20的第一极电连接、栅极与发光控制信号线EM电连接。

请继续参考图1、图2、图5及图6，像素电路10还包括存储电容Cst，存储电容Cst的一个极板与电源电压信号线DY1电连接、另一个极板与驱动晶体管Md的栅极电连接。

为了将本申请技术方案阐述的更加清楚，下面结合图6和图7对图6所示像素电路10的工作过程进行说明。

需要说明的是，以下以第一晶体管M1为N型晶体管，第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7为P型晶体管为例进行说明。当然，第一晶体管M1也可以为P型晶体管，第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7中的任意一者也可以为N型晶体管。

在第一阶段T1的复位阶段E0，第一扫描线SP1传输高电平开启信号，第一晶体管M1开启；第二扫描线SP2传输低电平开启信号，第二晶体管M2开启；第三扫描线SP1及发光控制信号线EM均传输高电平关闭信号，第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6及第七晶体管M7均关闭。同时，第一复位信号线SL1传输第一复位电压Vref1，第一复位电压Vref1通过开启的第一晶体管M1和第二晶体管M2传输至驱动晶体管Md的栅极，完成对驱动晶体管Md栅极的复位。由于驱动晶体管Md的栅极连接有存储电容Cst，因此，第一复位电压Vref1可以存储在驱动晶体管Md的栅极。

在第一阶段T1的数据写入阶段E1，第二扫描线SP2和发光控制信号线EM传输高电平关闭信号，第二晶体管M2、第六晶体管M6和第七晶体管M7关闭；第一扫描线SP1传输高电平开启信号，第一晶体管M1开启；第三扫描线SP3传输低电平开启信号，第三晶体管M3、第四晶体管M4及第五晶体管M5开启。同时，第一信号线DL1传输数据电压Vdata，在数据写入阶段E1的起始点，驱动晶体管Md的栅极电位为第一复位电压Vref1，驱动晶体管Md的第一极电位为数据电压Vdata，驱动晶体管Md的第一极与栅极之间的电位差为(Vdata-Vref1)，两者的电位差大于0，因此，驱动晶体管Md开启，数据电压Vdata通过开启的驱动晶体管Md以及开启的第四晶体管M4和第一晶体管M1传输至驱动晶体管Md的栅极，使得驱动晶体管Md的栅极电位逐渐增加。当驱动晶体管Md的栅极电位等于(Vdata-∣Vth1∣)时，驱动晶体管Md关闭。其中，Vth1为驱动晶体管Md的栅极写入数据电压Vdata时的第一阈值电压。

同时，第二复位信号线SL2传输第二复位电压Vref2，第二复位电压Vref2通过开启的第五晶体管M5传输至发光元件20的第一极，完成对发光元件20的复位。可选地，发光元件20包括有机发光二极管，第二复位电压Vref2通过开启的第五晶体管M5对有机发光二极管的阳极进行复位。

在第一阶段T1的发光阶段E2，第一扫描线SP1传输低电平关闭信号，第一晶体管M1关闭；第二扫描线SP2和第三扫描线SP3传输高电平关闭信号，第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5关闭；发光控制信号线EM传输低电平开启信号，第六晶体管M6和第七晶体管M7开启。同时，电源电压信号线DY1传输电源电压VDD，即驱动晶体管Md的第一极电位为电源电压VDD。由于电源电压VDD的电位大于数据电压Vdata的电位，则驱动晶体管Md产生发光驱动电流并通过第七晶体管M7传输至发光元件20，控制发光元件20发光。此时，驱动晶体管Md所产生的发光驱动电流为：Ids＝K*(VDD-Vdata+∣Vth1∣-∣Vth2∣)^2。

在第二阶段T2的调节阶段E3，第一扫描线SP1传输低电平关闭信号，第一晶体管M1关闭；第二扫描线SP2和发光控制信号线EM传输高电平关闭信号，第二晶体管M2、第六晶体管M6和第七晶体管M7关闭；第三扫描线SP3传输低电平开启信号，第三晶体管M3、第四晶体管M4和第五晶体管M5开启。此时，第一信号线DL1传输调节电压Vd，调节电压Vd通过开启的第三晶体管M3传输至驱动晶体管Md的第一极，修正驱动晶体管Md的偏置状态。同时，第二复位信号线SL2上的第二复位电压Vref2通过开启的第五晶体管M5可以对发光元件20进行复位。

需要说明的是，在调节阶段E3，虽然第四晶体管M4开启，但并不会影响驱动晶体管Md的栅极电位。而且发光元件20在第一阶段T1和第二阶段T2开始发光之前均被第二复位电压Vref2复位一次，有利于进一步降低发光元件20在第一阶段T1和第二阶段T2的发光亮度差异。

第二阶段T2的发光阶段E2与第一阶段T1的发光阶段E2相同，在此不再赘述。

其中，在数据写入阶段E1之前，第一扫描线SP1上的信号会出现由低电平的第二电压V2向高电平的第一电压V1跳变的过程，会将驱动晶体管Md的第一极电位耦合拉高，使得驱动晶体管Md的栅极接收数据电压Vdata时的第一阈值电压Vth1处于偏负状态，从而可以增大∣Vth1∣的值。

而且，在驱动晶体管Md的栅极接收到数据电压Vdata之后，且在驱动晶体管Md产生发光驱动电流之前，第一扫描线SP1上的信号还会出现由高电平的第一电压V1向低电平的第二电压V2跳变的过程，从而将驱动晶体管Md的第一极电位耦合拉低，使得驱动晶体管Md开始产生发光驱动电流时的第二阈值电压Vth2处于偏正状态，从而可以减小∣Vth2∣的值，由上述发光驱动电流的公式Ids＝K*(VDD-Vdata+∣Vth1∣-∣Vth2∣)^2可知，增大∣Vth1∣的值，减小∣Vth2∣的值均可增大发光驱动电流Ids的值，从而可以在显示面板由黑色画面向白色画面切换的过程中，提升切换后第一帧显示画面的亮度。

可以理解的是，图6所示像素电路10与图2所示像素电路10的区别在于，第二晶体管M2为P型晶体管，第二晶体管M2的第二极与第一晶体管M1的第一极、第四晶体管M4的第二极电连接。在复位阶段E0，第一扫描线SP1传输高电平信号控制第一晶体管M1开启，第二扫描线SP2传输低电平信号控制第二晶体管M2开启。

图8为本申请实施例提供的一种显示面板的示意图。

本申请实施例提供一种显示面板01，如图8所示，显示面板01包括如上述实施例提供的像素电路10和发光元件20，像素电路10用于为发光元件20提供发光驱动电流，像素电路10可以沿第一方向X和第二方向Y阵列排布，第一方向X可以为显示面板01中的行方向，第二方向Y可以为显示面板01中的列方向。

此外，显示面板01中还包括多条沿第一方向X排布的第一信号线DL1，第一信号线DL1沿第二方向Y延伸，至少部分沿第二方向Y排布的像素电路10与同一第一信号线DL1电连接。

显示面板01中，第一扫描线SP1传输高电位的第一电压V1控制第二阈值抓取模块103开启，并且传输低电位的第二电压V2控制第二阈值抓取模块103关闭，则可以在驱动晶体管Md的栅极接收到数据电压Vdata之后，且在驱动晶体管Md产生发光驱动电流之前，使得第一扫描线SP1上的信号出现由高电平的第一电压V1向低电平的第二电压V2跳变的过程。由于第一电容C1的第一极板C11与驱动晶体管Md的第一极电连接、第二极板C12与第一扫描线SP1电连接，则当第一扫描线SP1上的信号由高电平向低电平跳变时，会将驱动晶体管Md的第一极电位耦合拉低，使得驱动晶体管Md开始产生发光驱动电流时的第二阈值电压Vth2处于偏正状态，从而可以减小∣Vth2∣的值，增大发光驱动电流Ids，进而可以在显示面板01由黑色画面向白色画面切换的过程中，提升切换后第一帧显示画面的亮度，改善显示面板01的拖影现象，提高显示品质。

图9为本申请实施例提供的一种显示装置的示意图。

本申请实施例提供一种显示装置02，如图9所示，显示装置02包括如上述实施例提供的显示面板01。示例性地，本申请实施例提供的显示装置02可以是手机、电脑、电视、车载显示器、可穿戴显示设备等电子装置。

显示装置02中，第一扫描线SP1传输高电位的第一电压V1控制第二阈值抓取模块103开启，并且传输低电位的第二电压V2控制第二阈值抓取模块103关闭，则可以在驱动晶体管Md的栅极接收到数据电压Vdata之后，且在驱动晶体管Md产生发光驱动电流之前，使得第一扫描线SP1上的信号出现由高电平的第一电压V1向低电平的第二电压V2跳变的过程。由于第一电容C1的第一极板C11与驱动晶体管Md的第一极电连接、第二极板C12与第一扫描线SP1电连接，则当第一扫描线SP1上的信号由高电平向低电平跳变时，会将驱动晶体管Md的第一极电位耦合拉低，使得驱动晶体管Md开始产生发光驱动电流时的第二阈值电压Vth2处于偏正状态，从而可以减小∣Vth2∣的值，增大发光驱动电流Ids，进而可以在显示面板01由黑色画面向白色画面切换的过程中，提升切换后第一帧显示画面的亮度，改善显示面板01的拖影现象，提高显示品质。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (13)

1.一种像素电路，其特征在于，包括：

驱动晶体管，用于产生发光驱动电流；

数据写入模块，所述数据写入模块的输入端与第一信号线电连接、输出端与所述驱动晶体管的第一极电连接；

第一电容，所述第一电容包括第一极板和第二极板，所述第一极板与所述驱动晶体管的第一极电连接；

第一阈值抓取模块和第二阈值抓取模块，所述第一阈值抓取模块的输入端与所述驱动晶体管的第二极电连接、输出端与所述第二阈值抓取模块的输入端电连接，所述第二阈值抓取模块的输出端与所述驱动晶体管的栅极电连接；

其中，所述第二阈值抓取模块的控制端与所述第二极板及第一扫描线电连接，所述第一扫描线用于传输第一电压控制所述第二阈值抓取模块开启，且传输第二电压控制所述第二阈值抓取模块关闭，所述第一电压的电位高于所述第二电压的电位。

2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第一复位模块，所述第一复位模块的输入端与第一复位信号线电连接、输出端与所述驱动晶体管的栅极电连接、控制端与第二扫描线电连接。

3.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第一复位模块，所述第一复位模块的输入端与第一复位信号线电连接、输出端与所述第二阈值抓取模块的输入端电连接、控制端与第二扫描线电连接。

4.根据权利要求3所述的像素电路，其特征在于，所述像素电路的一个工作周期包括第一阶段，所述第一阶段包括复位阶段和在所述复位阶段之后进行的数据写入阶段；

在所述复位阶段，所述第一复位模块和所述第二阈值抓取模块开启；

在所述数据写入阶段，所述第一复位模块关闭，所述数据写入模块、所述第一阈值抓取模块和所述第二阈值抓取模块开启，所述第一信号线向所述数据写入模块传输数据电压。

5.根据权利要求4所述的像素电路，其特征在于，所述第一阶段还包括在所述数据写入阶段之后进行的发光阶段；

在所述发光阶段，所述第二阈值抓取模块关闭。

6.根据权利要求5所述的像素电路，其特征在于，所述像素电路的一个工作周期还包括在所述第一阶段之后进行的第二阶段，所述第二阶段包括调节阶段和在所述调节阶段之后进行的发光阶段；

在所述调节阶段，所述数据写入模块开启，所述第一信号线向所述数据写入模块传输调节电压。

7.根据权利要求1所述的像素电路，其特征在于，所述第二阈值抓取模块包括第一晶体管，所述第一晶体管的第一极与所述第二阈值抓取模块的输入端电连接、第二极与所述第二阈值抓取模块的输出端电连接、栅极与所述第二阈值抓取模块的控制端电连接。

8.根据权利要求7所述的像素电路，其特征在于，所述第一晶体管包括金属氧化物有源层。

9.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块的控制端与第三扫描线电连接，所述第一阈值抓取模块的控制端与所述第三扫描线电连接；

所述第三扫描线传输的信号控制所述数据写入模块与所述第一阈值抓取模块的开关状态相同。

10.根据权利要求9所述的像素电路，其特征在于，所述像素电路还包括第二复位模块，所述第二复位模块的输入端与第二复位信号线电连接、输出端与发光器件的第一极电连接、控制端与所述第三扫描线电连接；

所述第三扫描线传输的信号控制所述数据写入模块与所述第二复位模块的开关状态相同。

11.根据权利要求1所述的像素电路，其特征在于，所述第一电容的电容量为Cr，1fF≤Cr≤20fF。

12.一种显示面板，其特征在于，包括如权利要求1-11任意一项所述的像素电路。

13.一种显示装置，其特征在于，包括如权利要求12所述的显示面板。

Images