CN115472120A - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板。像素电路包括：驱动模块、第一复位模块、第二复位模块、数据写入模块、存储模块和发光控制模块。第一复位模块用于在阈值补偿阶段将第一复位信号传输至驱动模块的控制端；第二复位模块用于在阈值补偿阶段导通，使驱动模块的第一端通过驱动模块和第二复位模块放电；数据写入模块用于在数据写入阶段将数据电压传输至驱动模块的控制端；存储模块用于在阈值补偿阶段存储驱动模块的控制端和第一端的电位，以及在数据写入阶段将驱动模块的控制端的电位变化耦合至驱动模块的第一端；发光控制模块用于控制驱动模块接通第一电源和第二电源。本发明实施例可以改善显示面板的显示亮度均一性。

Description

像素电路及其驱动方法、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。显示面板中的像素电路在驱动发光器件稳定发光方面起到了非常重要的作用。然而，现有像素电路的驱动过程中，数据写入与阈值电压补偿是同一个过程，使得驱动晶体管的补偿时间，尤其是高刷新频率条件下的补偿时间不足，对驱动晶体管阈值电压的补偿效果较差，影响显示面板的显示亮度均一性。

发明内容

本发明提供了一种像素电路及其驱动方法、显示面板，以改善显示面板的显示亮度均一性。

为实现上述技术目的，本发明实施例提供了如下技术方案：

一种像素电路，包括：

驱动模块，用于根据其控制端和第一端的电压生成驱动电流；

第一复位模块；所述第一复位模块的输出端与所述驱动模块的控制端电连接；所述第一复位模块用于在阈值补偿阶段将第一复位信号传输至所述驱动模块的控制端；

第二复位模块；所述第二复位模块的输出端与所述驱动模块的第二端电连接；所述第二复位模块用于在阈值补偿阶段导通，使所述驱动模块的第一端通过所述驱动模块和所述第二复位模块放电；

数据写入模块；所述数据写入模块的输出端与所述驱动模块的控制端电连接；所述数据写入模块用于在数据写入阶段将数据电压传输至所述驱动模块的控制端；

存储模块，分别与所述驱动模块的控制端和第一端电连接，并接入第一电源；所述存储模块用于在所述阈值补偿阶段存储所述驱动模块的控制端和第一端的电位，以及在所述数据写入阶段将所述驱动模块的控制端的电位变化耦合至所述驱动模块的第一端；

发光控制模块，与所述驱动模块以及发光器件连接于第一电源和第二电源之间，用于控制所述驱动模块接通所述第一电源和所述第二电源。

可选地，所述像素电路还包括：漏电抑制模块；所述漏电抑制模块连接于所述数据写入模块的输出端和所述驱动模块的控制端之间，以及连接于所述第一复位模块的输出端与所述驱动模块的控制端之间；

所述漏电抑制模块用于导通或断开所述数据写入模块的输出端与所述驱动模块的控制端，以及导通或断开所述第一复位模块的输出端与所述驱动模块的控制端。

可选地，所述漏电抑制模块包括：第一晶体管；所述第一晶体管的控制极接入第一控制信号，所述第一晶体管的第一极与所述数据写入模块的输出端和所述第一复位模块的输出端电连接，所述第一晶体管的第二极与所述驱动模块的控制端电连接；

优选地，所述第一晶体管为N型IGZO晶体管。

可选地，所述存储模块包括：

第一存储单元；所述第一存储单元的第一端与所述驱动模块的控制端电连接，所述第一存储单元的第二端与所述驱动模块的第一端电连接；所述第一存储单元用于在阈值补偿阶段存储所述驱动模块的控制端和第一端的电位；

第二存储单元；所述第二存储单元的第一端接入所述第一电源，所述第二存储单元的第二端与所述第一存储单元的第二端电连接；所述第二存储单元用于配合所述第一存储单元，在所述数据写入阶段将所述驱动模块的控制端的电位变化耦合至所述驱动模块的第一端；

优选地，所述第一存储单元包括：第一电容；所述第一电容的第一端作为所述第一存储单元的第一端，所述第一电容的第二端作为所述第一存储单元的第二端；

所述第二存储单元包括：第二电容；所述第二电容的第一端作为所述第二存储单元的第一端，所述第二电容的第二端作为所述第二存储单元的第二端。

可选地，所述驱动模块包括：驱动晶体管；所述驱动晶体管的控制极作为所述驱动模块的控制端，所述驱动晶体管的第一极作为所述驱动模块的第一端，所述驱动晶体管的第二极作为所述驱动模块的第二端；

所述第一复位模块包括：第二晶体管；所述第二晶体管的控制极接入第二控制信号，所述第二晶体管的第一极接入所述第一复位信号，所述第二晶体管的第二极作为所述第一复位模块的输出端；

所述第二复位模块包括：第三晶体管；所述第三晶体管的控制极接入所述第二控制信号，所述第三晶体管的第一极接入第二复位信号，所述第三晶体管的第二极作为所述第二复位模块的输出端；

所述数据写入模块包括：第四晶体管；所述第四晶体管的控制极接入第三控制信号，所述第四晶体管的第一极接入所述数据电压，所述第四晶体管的第二极作为所述数据写入模块的输出端；

所述发光控制模块包括：第五晶体管和第六晶体管；所述第五晶体管和所述第六晶体管的控制极均接入发光控制信号，所述第五晶体管的第一极接入所述第一电源，所述第五晶体管的第二极与所述驱动晶体管的第一极电连接，所述第六晶体管的第一极与所述驱动晶体管的第二极电连接，所述第六晶体管的第二极与所述发光器件的第一极电连接；

优选地，所述第一复位信号复用为所述第二复位信号。

可选地，所述第二晶体管与所述第三晶体管的沟道类型相同，所述第五晶体管与所述第六晶体管的沟道类型相同，且所述第二晶体管与所述第五晶体管的沟道类型不同。

可选地，所述第二控制信号和所述发光控制信号由级联连接的同类扫描电路提供，且所述第二控制信号由用于输出所述发光控制信号的扫描电路的前级扫描电路提供。

相应地，本发明还提供了一种显示面板，包括：本发明任意实施例所提供的像素电路。

相应地，本发明还提供了一种像素电路的驱动方法，用于驱动如本发明任意实施例所提供的像素电路；所述驱动方法包括：

第一复位阶段，所述第一复位模块将所述第一复位信号传输至所述驱动模块的控制端；所述第二复位模块将所述第二复位信号传输至所述驱动模块的第二端；所述发光控制模块将所述第一电源提供的第一电源信号传输至所述驱动模块的第一端，并将所述第二复位信号传输至所述发光器件的第一极；所述存储模块存储所述第一复位信号和所述第一电源信号；

阈值补偿阶段，所述第一复位模块将所述第一复位信号传输至所述驱动模块的控制端；所述第二复位模块提供所述驱动模块的放电路径，使所述驱动模块的第一端通过所述驱动模块和所述第二复位模块放电，直至所述驱动模块的控制端和第一端之间的电位差等于所述驱动模块的阈值电压，所述驱动模块关断；所述存储模块存储所述阈值电压；

数据写入阶段，所述数据写入模块将所述数据电压传输至所述驱动模块的控制端；所述存储模块将所述驱动模块的控制端的电位变化耦合至所述驱动模块的第一端；

第一发光阶段，所述驱动模块根据其控制端和第一端的电压生成驱动电流，所述发光控制模块控制所述驱动模块接通所述第一电源和所述第二电源，将所述驱动模块产生的驱动电流传输至所述发光器件。

可选地，所述像素电路还包括：漏电抑制模块；所述像素电路的显示帧包括写入帧和保持帧；

所述驱动方法还包括：

在所述保持帧，控制所述漏电抑制模块保持关断；

优选地，所述写入帧包括所述第一复位阶段、所述阈值补偿阶段、所述数据写入阶段和所述第一发光阶段；所述保持帧包括第二复位阶段、中间阶段和第二发光阶段；

在所述保持帧，所述驱动方法具体包括：

在所述第二复位阶段，控制所述漏电抑制模块关断，使所述第一复位模块的输出端与所述驱动模块的控制端之间断开；控制所述第二复位模块将第二复位信号传输至所述驱动模块的第二端；控制所述发光控制模块导通，将第一电源提供的第一电源信号传输至所述驱动模块的第一端，并将所述第二复位信号传输至所述发光器件的第一极；

在所述中间阶段，控制所述漏电抑制模块关断，使所述第一复位模块的输出端与所述驱动模块的控制端之间断开；控制所述第二复位模块将第二复位信号传输至驱动模块的第二端；控制所述发光控制模块关断，使所述第一电源与所述驱动模块的第一端之间断开，并使所述发光器件与所述驱动模块的第二端之间断开；

在所述第二发光阶段，控制所述发光控制模块导通，使所述驱动模块接通所述第一电源和所述第二电源，所述驱动模块根据其控制端和第一端的电压生成驱动电流，所述驱动电流传输至所述发光器件。

本发明实施例提供的像素电路中，设置有驱动模块、第一复位模块、第二复位模块、存储模块、数据写入模块和发光控制模块，并设置阈值补偿阶段先于数据写入阶段进行，使得数据写入时间不受阈值补偿所需时间的限制，驱动模块的阈值补偿时间也可以不受数据写入行时间的限制而加长，以达到更好的补偿效果。并且，驱动模块的阈值补偿过程仅受第一复位信号和第一电源信号的控制，与数据电压的大小无关。那么，不同行像素电路的阈值补偿阶段存在时间交叠并不会影响数据写入效果，因此阈值补偿时间的增长并不会影响显示面板的刷新频率。以及，驱动模块的阈值补偿过程与数据电压的大小无关，使得驱动模块的偏置不受灰阶变化的影响，无论灰阶高低、无论数据电压大小，驱动模块的阈值补偿效果都基本一致，可以减小不同灰阶间的补偿差异，可提高显示均一性。因此，相比于现有技术，本发明实施例可以改善驱动模块的阈值补偿效果，改善显示面板的显示亮度均一性。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种像素电路的结构示意图；

图2是本发明实施例提供的一种像素电路的驱动时序示意图；

图3是本发明实施例提供的另一种像素电路的结构示意图；

图4是本发明实施例提供的又一种像素电路的结构示意图；

图5是本发明实施例提供的一种像素电路在写入帧的驱动时序示意图；

图6是本发明实施例提供的一种像素电路在保持帧的驱动时序示意图；

图7是本发明实施例提供的又一种像素电路的结构示意图；

图8是本发明实施例提供的另一种像素电路的驱动时序示意图；

图9是本发明实施例提供的又一种像素电路的结构示意图；

图10是本发明实施例提供的又一种像素电路的驱动时序示意图；

图11是本发明实施例提供的一种像素电路的驱动方法的流程示意图；

图12是本发明实施例提供的另一种像素电路的驱动方法的流程示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

正如背景技术中所述，现有像素电路的驱动过程中，数据写入与阈值电压补偿在同一阶段进行，使得显示面板的显示亮度均一性欠佳。以现有技术中7T1C结构的像素电路为例，其驱动晶体管的栅极电位由存储电容保存。该像素电路的驱动过程包括：初始化阶段、数据写入和补偿阶段、以及发光阶段。在数据写入和补偿阶段：数据写入晶体管以及补偿晶体管同时导通，数据电压经由数据写入晶体管、驱动晶体管的第一极和第二极、以及补偿晶体管向驱动晶体管的栅极传输，同时向存储电容充电。该过程的目标为：利用存储电容将包含有数据电压和驱动晶体管的阈值电压的信息正确存储。那么该过程中至少需要等待驱动晶体管的栅极被充电至Data+Vth而关断的时长，其中，Data为数据电压，Vth为驱动晶体管的阈值电压。这限制了像素电路数据写入的速度，出于高刷新频率等条件的需求，当行时间(驱动芯片提供一行像素电路所需的数据信号的维持时间)较小时，驱动晶体管的栅极电位达不到Data+Vth，该数据写入和补偿阶段就提前结束，补偿时间不足会使得补偿效果较差，影响显示面板的显示亮度均一性。

为解决上述问题，本发明实施例提供了一种新的像素电路。图1是本发明实施例提供的一种像素电路的结构示意图。参见图1，该像素电路包括：驱动模块10、第一复位模块20、第二复位模块30、存储模块40、数据写入模块50和发光控制模块60。

其中，驱动模块10包括控制端N1、第一端N2和第二端N3；驱动模块10用于根据其控制端N1和第一端N2的电压生成驱动电流。

第一复位模块20用于将第一复位信号Vref1传输至驱动模块10的控制端N1。示例性地，第一复位模块20的控制端接入第二控制信号S2，输入端接入第一复位信号Vref1，输出端与驱动模块10的控制端N1电连接；第一复位模块20根据第二控制信号S2控制其(代指第一复位模块20本身)是否导通。

第二复位模块30用于将第二复位信号Vref2传输至驱动模块10的第二端N3，以及在导通时使驱动模块10的第一端N2可沿驱动模块10和第二复位模块30放电。示例性地，第二复位模块30的控制端接入第二控制信号S2，输入端接入第二复位信号Vref2，输出端与驱动模块10的第二端N3电连接；第二复位模块20根据第二控制信号S2控制其(第二复位模块30)是否导通。

数据写入模块50用于将数据电压Vdata传输至驱动模块10的控制端N1。示例性地，数据写入模块50的控制端接入第三控制信号S3，输入端接入数据电压Vdata，输出端与驱动模块10的控制端N1电连接；数据写入模块50根据第三控制信号S3控制其(数据写入模块50)是否导通。

存储模块40分别与驱动模块10的控制端N1和第一端N2电连接，并接入第一电源，第一电源提供第一电源信号VDD。存储模块40用于存储驱动模块10的控制端N1和第一端N2的电位，以及将驱动模块10的控制端N1的电位变化耦合至驱动模块10的第一端N2。

发光控制模块60与驱动模块10以及发光器件L连接于第一电源和第二电源之间，用于控制驱动模块10接通第一电源和第二电源，将驱动模块10产生的驱动电流传输至发光器件L，第二电源提供第二电源信号VSS。示例性地，发光控制模块60的控制端接入发光控制信号EM，第一端接入第一电源，第二端与驱动模块10的第一端N2电连接，第三端与驱动模块10的第二端N3电连接，第四端与发光器件L的第一极电连接，发光器件L的第二极接入第二电源。发光控制模块60根据发光控制信号EM控制其(发光控制模块60)是否导通。

示例性地，驱动模块10包括驱动晶体管，驱动晶体管的阈值电压即为驱动模块10的阈值电压。发光器件L可以是有机发光二极管；发光器件L的第一极为阳极，第二极为阴极。第一电源信号VDD、第二电源信号VSS、第一复位信号Vref1和第二复位信号Vref2均可以为直流电压信号，可由显示面板中的电源芯片或驱动芯片提供。其中，第一电源信号VDD可以是正电压信号；第二电源信号VSS、第一复位信号Vref1和第二复位信号Vref2可以是负电压信号。第二控制信号S2、第三控制信号S3与发光控制信号EM均为电位正负交替变化的扫描信号，均可由位于显示面板边框位置的扫描驱动电路提供。数据电压Vdata为带有发光器件L亮度信息的电压信号，可由驱动芯片提供。

图2是本发明实施例提供的一种像素电路的驱动时序示意图。下面以各功能模块均响应低电位的控制信号导通为例，对像素电路的驱动过程进行具体说明。结合图1和图2，该像素电路的驱动过程包括：

第一复位阶段t1，第二控制信号S2与发光控制信号EM均为低电位，第三控制信号S3为高电位。第一复位模块20响应于第二控制信号S2导通，将第一复位信号Vref1传输至驱动模块10的控制端N1。第二复位模块30响应于第二控制信号S2导通，将第二复位信号Vref2传输至驱动模块10的第二端N3。同时，发光控制模块60响应于发光控制信号EM，控制其第一端与第二端之间导通，将第一电源信号VDD传输至驱动模块10的第一端N2；且发光控制模块60的第三端与第四端之间导通，将第二复位信号Vref2自驱动模块10的第二端N3继续传输至发光器件L的第一极。此时，第一复位信号Vref1对驱动模块10的控制端N1进行复位，第二复位信号Vref2对发光器件L的第一极进行复位，存储模块40存储驱动模块10的控制端N1与第一端N2的电位。

阈值补偿阶段t2，第二控制信号S2为低电位，第三控制信号S3与发光控制信号EM均为高电位。第一复位模块20与第二复位模块30均保持导通；发光控制模块60的第一端与第二端之间，以及第三端与第四端之间均断开。第一复位信号Vref1经过第一复位模块20持续传输至驱动模块10的控制端N1。该阶段开始时，驱动模块10的第一端N2电位保持上一阶段写入的第一电源信号，驱动模块10在其控制端N1和第一端N2的电位控制下导通。此时导通的第二复位模块30使得驱动模块10的第一端N2(即存储模块40的第二端)能够通过驱动模块10和第二复位模块30放电，驱动模块10第一端N2的电位从第一电源信号VDD逐渐下降直至驱动模块10的控制端N1与第一端N2之间的电位差等于驱动模块10的阈值电压Vth1，即驱动模块10的第一端N2电位下降至Vref1-Vth1时，驱动模块10关断。驱动模块10关断后，存储模块40存储驱动模块10控制端N1和第一端N2之间的电位差，即存储阈值电压Vth1。

数据写入阶段t3，第三控制信号S3为低电位，第二控制信号S2与发光控制信号EM均为高电位。数据写入模块50响应于第三控制信号S3导通，将数据电压Vdata写入驱动模块10的控制端N1。此时，驱动模块10控制端N1的电位由上一阶段的第一复位信号Vref1跳变为本阶段的数据电压Vdata，存储模块40将驱动模块10控制端N1的电位变化耦合至驱动模块10的第一端N2。此时，存储模块40的第一端和第二端之间所存储的电位差，即驱动模块10控制端N1和第一端N2之间的电位差，既携带有阈值电压Vth1的信息，又携带有数据电压Vdata的信息(具体为数据电压Vdata与第一复位信号Vref1之间的差值信息)。

第一发光阶段t4，发光控制信号EM为低电位，第二控制信号S2与第三控制信号S3均为高电位。驱动模块10根据其控制端N1与第一端N2的电压产生驱动电流，发光控制模块60响应于发光控制信号EM，控制第一电源、驱动模块10、发光器件L与第二电源之间导通，提供驱动电流的流通路径，使驱动电流驱动发光器件L发光。该阶段中，驱动模块10产生的驱动电流是Vgs-Vth1的函数，其中，Vgs为驱动模块10的控制端N1与第一端N2之间的电位差，由于存储模块40的存储作用，在第一发光阶段t4，存储模块40第一端与第二端之间的电位差保持上一阶段存储的电位差，即Vgs中携带有阈值电压Vth1的信息，经过上述减法运算后可以消除阈值电压Vth1对驱动电流的影响，达到阈值补偿效果。

本发明实施例提供的像素电路中，设置有驱动模块10、第一复位模块20、第二复位模块30、存储模块40、数据写入模块50和发光控制模块60，并设置阈值补偿阶段t2先于数据写入阶段t3进行，使得数据写入时间不受阈值补偿所需时间的限制，驱动模块10的阈值补偿时间也可以不受数据写入行时间的限制而加长，以达到更好的补偿效果。并且，驱动模块10的阈值补偿过程仅受第一复位信号Vref1和第一电源信号VDD的控制，与数据电压Vdata的大小无关。那么，不同行像素电路的阈值补偿阶段t2存在时间交叠并不会影响数据写入效果，因此阈值补偿时间的增长并不会影响显示面板的刷新频率。以及，驱动模块10的阈值补偿过程与数据电压Vdata的大小无关，使得驱动模块10的偏置不受灰阶变化的影响，无论灰阶高低、无论数据电压Vdata大小，驱动模块10的阈值补偿效果都基本一致，可以减小不同灰阶间的补偿差异，可提高显示均一性。因此，相比于现有技术，本发明实施例可以改善驱动模块10的阈值补偿效果，改善显示面板的显示亮度均一性。

在上述各实施方式的基础上，可选地，可以通过调整第二控制信号S2的脉冲宽度、以及发光控制信号EM和第三控制信号S3的作用时间来配置阈值补偿阶段t2的时长。示例性地，阈值补偿阶段t2的保持时长可以超过1个行时间，甚至达到数百个行时间，以延长阈值补偿时间。

对于驱动晶体管，本发明实施例提供的阈值补偿过程还有利于补偿驱动晶体管亚阈值摆幅(Subthrehold Swing，SS)的变化对驱动电流的影响。具体地，以亚阈值摆幅较大的情况为例，在驱动晶体管控制极与第一极的电位差(栅源电压差Vgs)一致的条件下，当驱动晶体管的亚阈值摆幅较大时，驱动晶体管在发光阶段所产生的驱动电流会偏大；而针对本发明实施例的阈值补偿过程，当驱动晶体管的亚阈值摆幅较大时，该驱动晶体管在阈值补偿阶段t2的放电电流偏大，会使得驱动晶体管第一极(即驱动模块10第一端N1)的电位变化偏快，阈值补偿结束时驱动晶体管第一极电位相较于亚阈值摆幅较小的驱动晶体管要下降的更多，这使得存储模块40在阈值补偿结束时存储的电位差偏低，进而使得数据写入完成后驱动晶体管的栅源电压差偏低，从而可以适量减小驱动晶体管在发光阶段产生的驱动电流。反之，当驱动晶体管的亚阈值摆幅较小时，其产生的驱动电流较小，但在阈值补偿阶段t2中存储模块40所存储的电压差较大，可以弥补亚阈值摆幅对驱动电流的影响。也就是说，本发明实施例相当于提供了一种负反馈，通过反向调整驱动晶体管的栅源电压差来抵消驱动晶体管亚阈值摆幅变化带来的影响，有利于提升显示效果。并且，阈值补偿时间越长，驱动晶体管放电越充分，补偿效果越好。

在上述各实施方式的基础上，可选地，由于数据电压Vdata并不作用于阈值补偿阶段t2，在阈值补偿阶段t2进行的同时，可以通过驱动芯片完成向数据线写入数据电压的工作，以保证下一阶段中数据电压Vdata的准确性和稳定性，从而保证显示效果。

下面就像素电路可能具有的具体结构进行解释说明。

图3是本发明实施例提供的另一种像素电路的结构示意图。参见图3，在一种实施方式中，可选地，驱动模块10包括：驱动晶体管DTFT；驱动晶体管DTFT的控制极作为驱动模块10的控制端N1，第一极作为驱动模块10的第一端N2，第二极作为驱动模块10的第二端N3。本实施例设置驱动模块10由一个晶体管构成，使得像素电路的结构简单，易于实现。

继续参见图3，在上述各实施方式的基础上，可选地，第一复位模块20包括：第二晶体管M2；第二晶体管M2的控制极接入第二控制信号S2，第一极接入第一复位信号Vref1，第二极作为第一复位模块20的输出端，与驱动晶体管DTFT的控制极电连接。本实施例设置第一复位模块20由一个晶体管构成，使得像素电路结构简单，易于实现。

继续参见图3，在上述各实施方式的基础上，可选地，第二复位模块30包括：第三晶体管M3；第三晶体管M3的控制极接入第二控制信号S2，第一极接入第二复位信号Vref2，第二极作为第二复位模块30的输出端，与驱动晶体管DTFT的第二极N3电连接。本实施例设置第二复位模块30由一个晶体管构成，使得像素电路结构简单，易于实现。

继续参见图3，在上述各实施方式的基础上，可选地，存储模块40包括：第一存储单元41和第二存储单元42。第一存储单元41的第一端与驱动模块10的控制端N1电连接，第二端与驱动模块10的第一端N2电连接。第二存储单元42的第一端接入第一电源信号，第二端与第一存储单元41的第二端电连接。第一存储单元41用于在第一复位阶段存储驱动模块10的控制端N1和第一端N2的电位，以及在阈值补偿阶段存储驱动晶体管的阈值电压；第一存储单元41与第二存储单元42共同确定驱动晶体管DTFT的第一极在数据写入阶段中的电位跳变量；第一存储单元41还用于在第一发光阶段保持驱动模块10的控制端N1的电位。

本实施例设置存储模块40包括两个存储单元，可以在不同驱动阶段分别实现对存储模块40各端电位的存储和耦合控制。其中，针对驱动模块10的第一端N1，第一存储模块41和第二存储模块42相当于并联设置。在数据写入阶段，驱动模块10控制端N1的电位跳变量为Vdata-Vref1，此时，并联的第一存储单元41与第二存储单元42二者的耦合作用共同决定驱动模块10的第一端N1的电位跳变量，使得驱动模块10控制端N1的电位跳变量小于Vdata-Vref1，这使得数据电压Vdata的信息被缩小。相比于现有技术，本发明实施例更有利于数据电压Vdata的灰阶展开。从一种角度而言，在先后两次提供的数据电压Vdata的差值一致的情况下，本实施例先后两次提供给驱动晶体管的栅源电压差Vgs的差值相较于现有技术中更小，即本发明实施例先后两次提供的驱动电流的差距更小，使得显示画面的灰阶展开更细致，画面衔接更细腻。从另一种角度而言，在需要驱动晶体管先后两次提供差距较小的驱动电流时，本发明实施例对数据电压Vdata可以施加更大的电压变化量，可操作性更强，易于控制数据电压Vdata的精度。

进一步地，第一存储单元41包括：第一电容Cst1；第一电容Cst1的第一端作为第一存储单元41的第一端，与驱动晶体管DTFT的控制极电连接；第一电容Cst1的第二端与驱动晶体管DTFT的第一极电连接。第二存储单元42包括：第二电容Cst2；第二电容Cst2的第一端接入第一电源；第二电容Cst2的第二端与驱动晶体管DTFT的第一极电连接。本实施例设置各存储单元均由一个电容构成，使得像素电路的结构简单，易于实现。

继续参见图3，在上述各实施方式的基础上，可选地，数据写入模块50包括：第四晶体管M4；第四晶体管M4的控制极接入第三控制信号S3，第一极接入数据电压Vdata，第二极作为数据写入模块50的输出端，与驱动晶体管DTFT的控制极电连接。本实施例设置数据写入模块50由一个晶体管构成，使得像素电路结构简单，易于实现。

继续参见图3，在上述各实施方式的基础上，可选地，发光控制模块60包括：第五晶体管M5和第六晶体管M6；第五晶体管M5和第六晶体管M6的控制极均接入发光控制信号EM；第五晶体管M5的第一极接入第一电源，第二极与驱动晶体管DTFT的第一极电连接；第六晶体管M6的第一极与驱动晶体管DTFT的第二极电连接，第二极与发光器件L的第一极电连接。本实施例设置发光控制模块60由两个晶体管构成，使像素电路的结构简单，易于实现。

综上所述，本发明实施例提供了一种6T2C的像素电路架构，有利于宽频驱动的实现，尤其适用于高刷新频率的应用场景。示例性地，像素电路中的各晶体管可以均为P型晶体管，采用低温多晶硅(Low Temperature Poly-Silicon，LTPS)工艺制备，以降低显示面板的制备成本。

上述各实施方式提供的像素电路中，由于晶体管漏电流的影响，驱动模块10的控制端N1存在数据写入模块50和第一复位模块20两条漏电路径，使得驱动模块10控制端N1的电位不易长时间维持，不易实现低频驱动。下面，对该问题的解决方式进行说明。

图4是本发明实施例提供的又一种像素电路的结构示意图。参见图4，相较于上述各实施方式所提供的像素电路，可选地，像素电路中还包括：漏电抑制模块70；漏电抑制模块70连接于数据写入模块50的输出端和驱动模块10的控制端N1之间，以及连接于第一复位模块20的输出端与驱动模块10的控制端N1之间。漏电抑制模块70用于导通或断开数据写入模块50的输出端与驱动模块10的控制端N1之间的路径，以及导通或断开第一复位模块20的输出端与驱动模块10的控制端N1之间的路径。

本发明实施例中，在数据写入模块50与驱动模块10之间和第一复位模块20与驱动模块10之间增设了漏电抑制模块70，使得驱动模块10的控制端N1仅存在漏电抑制模块70这一条漏电路径，可以有效减少漏电流通道，稳定驱动晶体管DTFT的控制极电位，有利于实现低频显示。

示例性地，在低频显示过程中，像素电路的一个显示帧中依次包括写入帧和至少一个保持帧(插黑阶段)，其中，写入帧包括上述各实施方式中所提供的第一复位阶段t1、阈值补偿阶段t2、数据写入阶段t3和第一发光阶段t4，在写入帧中执行驱动晶体管DTFT的阈值补偿和数据写入；在保持帧中不再进行数据写入，即驱动晶体管DTFT控制极的电位不再刷新，在保持帧中依靠存储模块40的存储作用，保持驱动晶体管DTFT的控制极电位，使驱动晶体管DTFT在保持帧产生与在第一发光阶段t4相同的驱动电流，使发光器件在保持帧保持与在写入帧同样的发光亮度。示例性地，漏电抑制模块70在第一复位阶段t1、阈值补偿阶段t2和数据写入阶段t3保持导通，以确保上述三个阶段的正常进行，以及，漏电抑制模块70在第一发光阶段t4和整个保持帧中保持关断，以实现漏电抑制功能，并防止驱动晶体管DTFT的控制极电位被误改变，提高像素电路的可靠性。

继续参见图4，在上述各实施方式的基础上，可选地，漏电抑制模块70包括：第一晶体管M1；第一晶体管M1的控制极接入第一控制信号S1，第一晶体管M1的第一极分别与数据写入模块50的输出端和第一复位模块20的输出端电连接，第一晶体管M2的第二极与驱动模块10的控制端N1电连接。第一晶体管M1用于在第一控制信号N1的控制下导通或关断。

优选地，第一晶体管M1为N型IGZO晶体管，利用N型IGZO晶体管漏电流低和长程均一性好的优点，可以进一步抑制驱动晶体管DTFT控制极的漏电。除第一晶体管M1外，其他晶体管均可以是P型LTPS晶体管。这样，本实施例相当于提供了一种LTPO电路，既能够发挥IGZO晶体管漏电流低的优点，又能够发挥LTPS晶体管迁移率高和稳定性好的优点，使得该像素电路既能适应低刷新频率下的电压保持率需求，又能满足高刷新频率下的写数据速度要求，使产品具备宽频驱动的功能，特别是在中尺寸、或者高端小尺寸显示产品方面非常有应用价值。

下面根据图4所示7T2C架构的像素电路，以低频驱动(显示帧包括写入帧和保持帧)为例，对该像素电路的驱动过程进行详细说明。

图5是本发明实施例提供的一种像素电路在写入帧的驱动时序示意图。结合图4和图5，该像素电路在写入帧的驱动过程包括：

第一复位阶段t1，第二控制信号S2与发光控制信号EM均为低电位，第一控制信号S1与第三控制信号S3为高电位。第一晶体管M1、第二晶体管M2、第三晶体管M3、第五晶体管M5与第六晶体管M6均导通。第一复位信号Vref1经过第二晶体管M2和第一晶体管M1传输至驱动晶体管DTFT的控制极。第一电源信号VDD通过第五晶体管M5传输至驱动晶体管DTFT的第一极。第二复位信号Vref2经过第三晶体管M3传输至驱动晶体管DTFT的第二极，然后继续经过第六晶体管M6传输至发光器件L的第一极。此时，第一复位信号Vref1对驱动晶体管DTFT的控制极进行复位，第二复位信号Vref2对驱动晶体管DTFT的第二极和发光器件L的第一极进行复位；第一电容Cst1也被复位，存储第一复位信号Vref1与第一电源信号VDD。

阈值补偿阶段t2，第二控制信号S2为低电位，第一控制信号S1、第三控制信号S3与发光控制信号EM均为高电位。第五晶体管M5与第六晶体管M6关断；第一晶体管M1、第二晶体管M2和第三晶体管M3保持导通。第一复位信号Vref1经过第二晶体管M2和第一晶体管M1持续传输至驱动晶体管DTFT的控制极；第一电容Cst1的第二端通过驱动晶体管DTFT和第三晶体管M3放电，直至驱动晶体管DTFT第一极的电位从第一电源信号VDD的电位值降至Vref1-Vth1时，驱动晶体管DTFT关断。第一电容Cst1中保存了驱动晶体管DTFT的阈值电压Vth1的压降。

数据写入阶段t3，第三控制信号S3为低电位，第一控制信号S1、第二控制信号S2与发光控制信号EM均为高电位。第二晶体管M2与第三晶体管M3关断；第一晶体管M1保持导通，且第四晶体管M4导通。数据电压Vdata经过第四晶体管M4和第一晶体管M1写入驱动晶体管DTFT的控制极。此时，驱动晶体管DTFT的控制极电位Vn1由上一阶段的第一复位信号Vref1跳变为本阶段的数据电压Vdata；在第一电容Cst1和第二电容Cst2的作用下，第一电容Cst2第二端的电位Vn2跳变至：Vref1-Vth1+(Vdata-Vref1)*(Cst1/(Cst1+Cst2))。那么，第一电容Cst1两端的电位差为：Vn1-Vn2＝Vth1+(Vdata-Vref1)*(Cst2/(Cst1+Cst2))，即第一电容Cst1中既存储了阈值电压Vth1的信息，又存储了数据电压Vdata的信息。

第一发光阶段t4，第一控制信号S1与发光控制信号EM为低电位，第二控制信号S2与第三控制信号S3均为高电位。第一晶体管M1与第四晶体管M4关断；第五晶体管M5与第六晶体管M6导通。第一电源信号VDD通过第五晶体管M5传输至驱动晶体管DTFT的第一极，即第一电容Cst1第二端的电位Vn2’跳变至VDD，在第一电容Cst1的耦合作用下，第一电容Cst1第一端的电位Vn1’跳变为：Vdata+VDD-(Vref1-Vth1+(Vdata-Vref1)*(Cst1/(Cst1+Cst2)))。此时，驱动晶体管控制极与第一极之间的电位差Vgs’为：Vgs’＝Vn1’-Vn2’＝Vth1+(Vdata-Vref1)*(Cst2/(Cst1+Cst2))。也就是说，第一电容Cst1两端的电位差保持上一阶段的电位差不变，驱动晶体管根据该电位差产生驱动电流，以驱动发光器件L发光。其中，驱动电流是Vgs-Vth1的函数。当像素电路的结构确定时，第一电容Cst1和第二电容Cst2随之确定为定值，因此实际上驱动电流为Vdata-Vref1的函数，驱动电流的大小与阈值电压Vth1无关，实现了阈值补偿。

需要说明的是，上述计算过程未考虑驱动晶体管DTFT本身控制极与第一极之间的等效电容Cgs，若将该等效电容Cgs纳入考虑，第一电容Cst1中的压降最终约为：Vth1+(Vdata-Vref1)*(Cst2/(Cst1+Cst2+Cgs))。当像素电路的结构确定时，等效电容Cgs实际上也随之确定为定值，因此驱动电流仍为Vdata-Vref1的函数，与阈值电压Vth1无关。

图6是本发明实施例提供的一种像素电路在保持帧的驱动时序示意图。结合图4和图6，该像素电路在保持帧的驱动过程包括：

第二复位阶段t5，第一控制信号S1、第二控制信号S2与发光控制信号EM均为低电位，第三控制信号S3为高电位。第三晶体管M3、第五晶体管M5与第六晶体管M6均导通。第一电源信号VDD通过第五晶体管M5传输至驱动晶体管DTFT的第一极。第二复位信号Vref2经过第三晶体管M3传输至驱动晶体管DTFT的第二极，然后继续经过第六晶体管M6传输至发光器件L的第一极。此时，驱动晶体管DTFT的导通程度相较于第三晶体管M3小，第三晶体管M3作为开关晶体管完全打开，使得发光器件L第一极的电位更接近第二复位信号Vref2，实现对发光器件L的复位，此时发光器件L停止发光。该阶段使得发光器件L以与第一发光阶段t4之前相同的特性进入第二发光阶段，可以减少发光器件L的特性偏移对保持帧显示亮度的影响。

中间阶段t6，第一控制信号S1与第二控制信号S2均为低电位，第三控制信号S3与发光控制信号EM均为高电位。第五晶体管M5与第六晶体管M6均关断。第二复位信号Vref2持续经过第三晶体管M3传输至驱动晶体管DTFT的第二极，实现对驱动晶体管DTFT第二极的复位，以减弱保持帧中驱动晶体管DTFT的特性漂移，使驱动晶体管DTFT以与第一发光阶段t4之前相同的特性进入第二发光阶段，减少驱动晶体管DFTF的特性偏移对保持帧显示亮度的影响。

第二发光阶段t7，第一控制信号S1与发光控制信号EM为低电位，第二控制信号S2与第三控制信号S3均为高电位。由于存储模块40的电位存储作用，驱动晶体管DTFT的控制极电位保持第一发光阶段t4中的电位，本阶段的驱动过程与第一发光阶段t4中相同，发光器件L又开始点亮发光，具体过程不再赘述。

其中，若像素电路的一个显示帧包括多个保持帧，后续各保持帧重复t5-t7阶段，直至下一个显示帧的到来。若像素电路为高频驱动状态，则一个显示帧可以仅包括写入帧而不包括保持帧。

综上所述，本发明实施例提供了一种7T2C的像素电路架构，将阈值补偿过程和数据写入过程分开，有利于满足宽频驱动的要求。

需要说明的是，上述各实施方式示例性地给出了第三控制信号S3在保持帧始终为高电位，但不作为对本发明的限定。在其他实施方式中，由于第一晶体管M1在保持帧保持关断，第四晶体管M4是否导通并不影响驱动晶体管DTFT的控制极电位，因此第三控制信号S3在保持帧的波形可以与在写入帧中的波形相同。

还需要说明的是，上述各实施例示例性地给出了像素电路除第一晶体管M1外，均由P型晶体管构成，但不作为对本发明的限定。在其他实施方式中，也可以根据需求将像素电路中的其它晶体管部分或全部替换为N型晶体管，下面就其中几种设置方式及其有益效果进行说明。

在一种实施方式中，可选地，第二晶体管M2与第三晶体管M3的沟道类型相同，第五晶体管M5与第六晶体管M6的沟道类型相同，且第二晶体管M2与第五晶体管M5的沟道类型不同。由于第二晶体管M2与第三晶体管M3同样受第二控制信号S2的控制，设置二者的沟道类型相同可以保证像素电路驱动过程的正常进行。同理，设置第五晶体管M5与第六晶体管M6的沟道类型相同可以保证像素电路驱动过程的正常进行。而根据图2、图5和图6等像素电路的驱动时序可以看出，发光控制信号EM与第二控制信号S2实际上是脉冲宽度相同但高低电位相反的一对控制信号。设置第二晶体管M2与第五晶体管M5的沟道类型不同，可以使得发光控制信号EM与第二控制信号S2二者中的一个控制信号置反，那么，发光控制信号EM与第二控制信号S2就可以由级联连接的同一组扫描电路中的不同级扫描电路提供。第二控制信号S2可由用于输出发光控制信号EM的扫描电路的前级扫描电路提供。这相当于减少了设置于显示面板边框处扫描电路的组数，有利于窄边框设计。

图7是本发明实施例提供的又一种像素电路的结构示意图。参见图7，在一种具体实施方式中，可选地，第二晶体管M2与第三晶体管M3为N型晶体管，第五晶体管M5与第六晶体管M6为P型晶体管。以写入帧的驱动时序为例，图7所述像素电路对应的写入帧驱动时序可参见图8，对比图8和图4可知，将第二晶体管M2与第三晶体管M3替换为N型晶体管后，第二控制信号S2的脉冲置反。

图9是本发明实施例提供的又一种像素电路的结构示意图。参见图9，在一种具体实施方式中，可选地，第二晶体管M2与第三晶体管M3为P型晶体管，第五晶体管M5与第六晶体管M6为N型晶体管。仍以写入帧的驱动时序为例，图9所示像素电路对应的写入帧驱动时序可参见图10，对比图10和图4可知，将第五晶体管M5与第六晶体管M6替换为N型晶体管后，发光控制信号EM的脉冲置反。

在上述各实施方式的基础上，可选地，可以将第一复位信号Vref1复用为第二复位信号Vref2，以减少像素电路所需信号的数量，减少显示面板中信号线的数量，有利于简化显示面板的布线。

需要说明的是，在上述各实施例中，各晶体管的第一极可以称作源极或漏极，相应的，各晶体管的第二极可以称作漏极或源极，由于在显示面板中晶体管的结构对称，这里对各晶体管的源极和漏极不做区分。

本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例所提供的像素电路，具有相应的有益效果，不再赘述。

本发明实施例还提供了一种像素电路的驱动方法，该驱动方法可适用于本发明任意实施例所提供的像素电路，并具备相应的有益效果。图11是本发明实施例提供的一种像素电路的驱动方法的流程示意图。该驱动方法可适用于高频刷新场景以及低频刷新场景中的写入帧。参见图11，该像素电路的驱动方法包括：

S110、第一复位阶段，控制第一复位模块将第一复位信号传输至驱动模块的控制端；控制第二复位模块将第二复位信号传输至驱动模块的第二端；控制发光控制模块将第一电源提供的第一电源信号传输至驱动模块的第一端，并将第二复位信号传输至发光器件的第一极；存储模块存储第一复位信号和第一电源信号。

S120、阈值补偿阶段，控制第一复位模块将第一复位信号传输至驱动模块的控制端；控制第二复位模块导通，使驱动模块的第一端通过驱动模块和第二复位模块放电，直至驱动模块的控制端和第一端之间的电位差等于驱动模块的阈值电压，驱动模块关断；存储模块存储阈值电压。

S130、数据写入阶段，控制数据写入模块将数据电压传输至驱动模块的控制端；存储模块将驱动模块的控制端的电位变化耦合至驱动模块的第一端。

S140、第一发光阶段，控制发光控制模块导通，使驱动模块接通第一电源和第二电源，驱动模块根据其控制端和第一端的电压生成驱动电流，驱动电流传输至发光器件。

本发明实施例提供的像素电路的驱动方法，通过设置阈值补偿阶段与数据写入阶段分离，使得数据写入时间不受阈值补偿所需时间的限制，阈值补偿时间也可以不受数据写入行时间的限制而加长，以达到更好的补偿效果。而数据电压仅作用于数据写入阶段，不同行像素电路的阈值补偿阶段存在时间交叠并不会影响数据写入效果，阈值补偿时间的增长并不会影响显示面板的刷新频率。并且，驱动模块的阈值补偿过程与数据电压的大小无关，使得驱动模块的偏置不受灰阶变化的影响，无论灰阶高低、无论数据电压大小，驱动模块的阈值补偿效果都基本一致，可以减小不同灰阶间的补偿差异，提高显示均一性。

图12是本发明实施例提供的另一种像素电路的驱动方法的流程示意图。该驱动方法可适用于低频刷新场景中的保持帧。参见图12，像素电路在保持帧的驱动方法包括：

S210、在第二复位阶段，控制漏电抑制模块关断，使第一复位模块的输出端与驱动模块的控制端之间断开；控制第二复位模块将第二复位信号传输至驱动模块的第二端；控制发光控制模块导通，将第一电源提供的第一电源信号传输至驱动模块的第一端，并将第二复位信号传输至发光器件的第一极。

S220、在中间阶段，控制漏电抑制模块关断，使第一复位模块的输出端与驱动模块的控制端之间断开；控制第二复位模块将第二复位信号传输至驱动模块的第二端；控制发光控制模块关断，使第一电源与驱动模块的第一端之间断开，并使发光器件与驱动模块的第二端之间断开。

S230、在第二发光阶段，控制发光控制模块导通，使驱动模块接通第一电源和第二电源，驱动模块根据其控制端和第一端的电压生成驱动电流，驱动电流传输至发光器件。

本实施例中，在整个保持帧中控制漏电抑制模块保持关断，以实现漏电抑制功能，并防止驱动晶体管的控制极电位被误改变，提高像素电路的可靠性。并且，在第二发光阶段之前，对驱动晶体管的第一极与第二极，以及对发光器件的第一极进行复位，可以有效减少驱动晶体管和发光器件的特性偏移对保持帧显示亮度的影响，使保持帧和写入帧中发光器件的显示亮度趋于一致，提升显示效果。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种像素电路，其特征在于，包括：

驱动模块；

第一复位模块；所述第一复位模块的输出端与所述驱动模块的控制端电连接；所述第一复位模块用于在阈值补偿阶段将第一复位信号传输至所述驱动模块的控制端；

第二复位模块；所述第二复位模块的输出端与所述驱动模块的第二端电连接；所述第二复位模块用于在阈值补偿阶段导通，使所述驱动模块的第一端通过所述驱动模块和所述第二复位模块放电；

数据写入模块；所述数据写入模块的输出端与所述驱动模块的控制端电连接；所述数据写入模块用于在数据写入阶段将数据电压传输至所述驱动模块的控制端；

存储模块，分别与所述驱动模块的控制端和第一端电连接，并接入第一电源；所述存储模块用于在所述阈值补偿阶段存储所述驱动模块的控制端和第一端的电位，以及在所述数据写入阶段将所述驱动模块的控制端的电位变化耦合至所述驱动模块的第一端；

发光控制模块，与所述驱动模块以及发光器件连接于第一电源和第二电源之间。

2.根据权利要求1所述的像素电路，其特征在于，还包括：漏电抑制模块；所述漏电抑制模块连接于所述数据写入模块的输出端和所述驱动模块的控制端之间，以及连接于所述第一复位模块的输出端与所述驱动模块的控制端之间；

所述漏电抑制模块用于导通或断开所述数据写入模块的输出端与所述驱动模块的控制端，以及导通或断开所述第一复位模块的输出端与所述驱动模块的控制端。

3.根据权利要求2所述的像素电路，其特征在于，所述漏电抑制模块包括：第一晶体管；所述第一晶体管的控制极接入第一控制信号，所述第一晶体管的第一极与所述数据写入模块的输出端和所述第一复位模块的输出端电连接，所述第一晶体管的第二极与所述驱动模块的控制端电连接；

优选地，所述第一晶体管为N型IGZO晶体管。

4.根据权利要求1所述的像素电路，其特征在于，所述存储模块包括：

第一存储单元；所述第一存储单元的第一端与所述驱动模块的控制端电连接，所述第一存储单元的第二端与所述驱动模块的第一端电连接；所述第一存储单元用于在阈值补偿阶段存储所述驱动模块的控制端和第一端的电位；

第二存储单元；所述第二存储单元的第一端接入所述第一电源，所述第二存储单元的第二端与所述第一存储单元的第二端电连接；所述第二存储单元用于配合所述第一存储单元，在所述数据写入阶段将所述驱动模块的控制端的电位变化耦合至所述驱动模块的第一端；

优选地，所述第一存储单元包括：第一电容；所述第一电容的第一端作为所述第一存储单元的第一端，所述第一电容的第二端作为所述第一存储单元的第二端；所述第二存储单元包括：第二电容；所述第二电容的第一端作为所述第二存储单元的第一端，所述第二电容的第二端作为所述第二存储单元的第二端。

5.根据权利要求1或2所述的像素电路，其特征在于，所述驱动模块包括：驱动晶体管；所述驱动晶体管的控制极作为所述驱动模块的控制端，所述驱动晶体管的第一极作为所述驱动模块的第一端，所述驱动晶体管的第二极作为所述驱动模块的第二端；

所述第一复位模块包括：第二晶体管；所述第二晶体管的控制极接入第二控制信号，所述第二晶体管的第一极接入所述第一复位信号，所述第二晶体管的第二极作为所述第一复位模块的输出端；

所述第二复位模块包括：第三晶体管；所述第三晶体管的控制极接入所述第二控制信号，所述第三晶体管的第一极接入第二复位信号，所述第三晶体管的第二极作为所述第二复位模块的输出端；

所述数据写入模块包括：第四晶体管；所述第四晶体管的控制极接入第三控制信号，所述第四晶体管的第一极接入所述数据电压，所述第四晶体管的第二极作为所述数据写入模块的输出端；

所述发光控制模块包括：第五晶体管和第六晶体管；所述第五晶体管和所述第六晶体管的控制极均接入发光控制信号，所述第五晶体管的第一极接入所述第一电源，所述第五晶体管的第二极与所述驱动晶体管的第一极电连接，所述第六晶体管的第一极与所述驱动晶体管的第二极电连接，所述第六晶体管的第二极与所述发光器件的第一极电连接；

优选地，所述第一复位信号复用为所述第二复位信号。

6.根据权利要求5所述的像素电路，其特征在于，所述第二晶体管与所述第三晶体管的沟道类型相同，所述第五晶体管与所述第六晶体管的沟道类型相同，且所述第二晶体管与所述第五晶体管的沟道类型不同。

7.根据权利要求6所述的像素电路，其特征在于，所述第二控制信号和所述发光控制信号由级联连接的同类扫描电路提供，且所述第二控制信号由用于输出所述发光控制信号的扫描电路的前级扫描电路提供。

8.一种显示面板，其特征在于，包括：权利要求1-7任一项所述的像素电路。

9.一种像素电路的驱动方法，其特征在于，所述像素电路包括：驱动模块、第一复位模块、第二复位模块、数据写入模块、存储模块和发光控制模块；

所述驱动方法包括：

第一复位阶段，控制所述第一复位模块将所述第一复位信号传输至所述驱动模块的控制端；控制所述第二复位模块将所述第二复位信号传输至所述驱动模块的第二端；控制所述发光控制模块将所述第一电源提供的第一电源信号传输至所述驱动模块的第一端，并将所述第二复位信号传输至所述发光器件的第一极；所述存储模块存储所述第一复位信号和所述第一电源信号；

阈值补偿阶段，控制所述第一复位模块将所述第一复位信号传输至所述驱动模块的控制端；控制所述第二复位模块导通，使所述驱动模块的第一端通过所述驱动模块和所述第二复位模块放电，直至所述驱动模块的控制端和第一端之间的电位差等于所述驱动模块的阈值电压，所述驱动模块关断；所述存储模块存储所述阈值电压；

数据写入阶段，控制所述数据写入模块将所述数据电压传输至所述驱动模块的控制端；所述存储模块将所述驱动模块的控制端的电位变化耦合至所述驱动模块的第一端；

第一发光阶段，控制所述发光控制模块导通，使所述驱动模块接通第一电源和第二电源，所述驱动模块根据其控制端和第一端的电压生成驱动电流，所述驱动电流传输至所述发光器件。

10.根据权利要求9所述的像素电路的驱动方法，其特征在于，所述像素电路还包括：漏电抑制模块；所述像素电路的显示帧包括写入帧和保持帧；

所述驱动方法还包括：

在所述保持帧，控制所述漏电抑制模块保持关断；

优选地，所述写入帧包括所述第一复位阶段、所述阈值补偿阶段、所述数据写入阶段和所述第一发光阶段；所述保持帧包括第二复位阶段、中间阶段和第二发光阶段；

在所述保持帧，所述驱动方法具体包括：

在所述第二复位阶段，控制所述漏电抑制模块关断，使所述第一复位模块的输出端与所述驱动模块的控制端之间断开；控制所述第二复位模块将第二复位信号传输至所述驱动模块的第二端；控制所述发光控制模块导通，将第一电源提供的第一电源信号传输至所述驱动模块的第一端，并将所述第二复位信号传输至所述发光器件的第一极；

在所述中间阶段，控制所述漏电抑制模块关断，使所述第一复位模块的输出端与所述驱动模块的控制端之间断开；控制所述第二复位模块将第二复位信号传输至驱动模块的第二端；控制所述发光控制模块关断，使所述第一电源与所述驱动模块的第一端之间断开，并使所述发光器件与所述驱动模块的第二端之间断开；

在所述第二发光阶段，控制所述发光控制模块导通，使所述驱动模块接通所述第一电源和所述第二电源，所述驱动模块根据其控制端和第一端的电压生成驱动电流，所述驱动电流传输至所述发光器件。

Images