CN115273727A - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板。像素电路包括：驱动模块、初始化模块、数据写入模块、存储模块、阈值补偿模块和发光控制模块。存储模块用于存储其第一连接端与第二连接端的电位差，以及将其第一连接端的电位变化耦合至其第二连接端；初始化模块响应第一控制信号控制存储模块第一连接端的电位，并响应第二控制信号初始化发光器件的第一极；阈值补偿模块响应第一控制信号导通；数据写入模块响应第三控制信号将数据信号写入存储模块的第一连接端；发光控制模块响应发光控制信号导通。第三控制信号与第一控制信号由不同组扫描电路提供。本发明实施例可以兼顾显示面板的亮度均一性、高分辨率及高刷新频率。

Description

像素电路及其驱动方法、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。显示面板中的像素电路在驱动发光器件稳定发光方面起到了非常重要的作用。然而，现有像素电路的驱动过程中，数据写入与阈值电压补偿是同一个过程，这对数据写入时间造成了一定的限制，在行时间短的情况下，补偿效果较差；并且，现有的像素电路在各灰阶下的阈值电压补偿程度存在差异。综上所述，现有的显示面板存在显示亮度均一性欠佳，分辨率及刷新频率受限的问题。

发明内容

本发明提供了一种像素电路及其驱动方法、显示面板，以改善显示面板的显示亮度均一性，同时兼顾显示面板高分辨率和高刷新频率的实现。

为实现上述技术目的，本发明实施例提供了如下技术方案：

一种像素电路，包括：驱动模块、初始化模块、数据写入模块、存储模块、阈值补偿模块和发光控制模块；

所述驱动模块的第一端接入第一电源信号；

所述存储模块的第一连接端分别与所述初始化模块的第一输出端和所述数据写入模块的输出端电连接，所述存储模块的第二连接端与所述驱动模块的控制端电连接，所述存储模块的第三连接端接入所述第一电源信号；所述存储模块用于在初始化阶段存储其第一连接端与第二连接端之间的电位差，在阈值补偿阶段存储所述驱动模块的阈值电压，以及在数据写入阶段将其第一连接端的电位变化耦合至其第二连接端；

所述发光控制模块的第一端与所述驱动模块的第二端电连接，所述发光控制模块的第二端与发光器件的第一极电连接；所述发光控制模块用于响应发光控制信号，在初始化阶段和发光阶段导通；

所述初始化模块的第二输出端与所述发光控制模块的第二端电连接；所述初始化模块用于响应第一控制信号，在初始化阶段以及阈值补偿阶段将第一初始化信号传输至所述存储模块的第一连接端；以及响应第二控制信号，在初始化阶段将第二初始化信号传输至所述发光器件的第一极；

所述阈值补偿模块分别与所述驱动模块的控制端和第二端电连接；所述阈值补偿模块用于响应所述第一控制信号，在初始化阶段导通，配合所述初始化模块和所述发光控制模块，将第二初始化信号传输至所述驱动模块的控制端；以及在阈值补偿阶段导通，使所述第一电源信号通过所述驱动模块和所述阈值补偿模块向所述存储模块的第二连接端充电；

所述数据写入模块用于响应第三控制信号，在数据写入阶段导通，将数据信号写入所述存储模块的第一连接端；

其中，所述第三控制信号与所述第一控制信号由不同组扫描电路提供。

可选地，所述第一控制信号复用为所述第二控制信号；

或者，所述第二控制信号和所述第三控制信号由级联连接的同类第一扫描电路提供，且所述第二控制信号由用于输出所述第三控制信号的第一扫描电路的后级第一扫描电路提供。

可选地，所述存储模块包括：

第一存储单元，连接于所述存储模块的第一连接端和第二连接端之间；所述第一存储单元用于在初始化阶段存储所述存储模块的第一连接端与第二连接端之间的电位差，以及在数据写入阶段将所述存储模块第一连接端的电位变化耦合至所述存储模块的第二连接端；

第二存储单元，连接于所述存储模块的第二连接端和第三连接端之间；所述第二存储单元用于在阈值补偿阶段存储所述驱动模块的阈值电压；

优选地，所述第一存储单元包括：第一电容；所述第一电容的第一端与所述存储模块的第一连接端电连接，所述第一电容的第二端与所述存储模块的第二连接端电连接；

所述第二存储单元包括：第二电容；所述第二电容的第一端与所述存储模块的第二连接端电连接，所述第二电容的第二端与所述存储模块的第三连接端电连接。

可选地，所述第一电容包括：依次层叠设置的第一电极、第二电极和第三电极，且所述第一电极和所述第三电极均具备与所述第二电极正对的部分；其中，所述第一电极与所述第三电极电连接，所述第一电容的第一端自所述第一电极或所述第三电极引出，所述第一电容的第二端自所述第二电极引出；

优选地，所述第一电极设置于有源层，所述第二电极设置于第一金属层，所述第三电极设置于第二金属层。

可选地，所述驱动模块包括：驱动晶体管；所述驱动晶体管的控制极作为所述驱动模块的控制端，所述驱动晶体管的第一极作为所述驱动模块的第一端，所述驱动晶体管的第二极作为所述驱动模块的第二端；

所述初始化模块包括：第一晶体管和第二晶体管；所述第一晶体管的第一极接入所述第一初始化信号，所述第一晶体管的第二极与所述存储模块的第一连接端电连接，所述第一晶体管的控制极接入所述第一控制信号；所述第二晶体管的第一极接入所述第二初始化信号，所述第二晶体管的第二极与所述发光控制模块的第二端电连接，所述第二晶体管的控制极接入所述第二控制信号；

所述数据写入模块包括：第三晶体管；所述第三晶体管的第一极接入所述数据信号，所述第三晶体管的第二极与所述存储模块的第一连接端电连接，所述第三晶体管的控制极接入所述第三控制信号；

所述阈值补偿模块包括：第四晶体管；所述第四晶体管的第一极与所述驱动晶体管的第二极电连接，所述第四晶体管的第二极与所述驱动晶体管的控制极电连接，所述第四晶体管的控制极接入所述第一控制信号；

所述发光控制模块包括：第五晶体管；所述第五晶体管的第一极与所述驱动晶体管的第二极电连接，所述第五晶体管的第二极与所述发光器件的第一极电连接，所述第五晶体管的控制极接入所述发光控制信号；

优选地，所述第四晶体管为双栅晶体管；

优选地，所述第一电源信号复用为所述第一初始化信号。

可选地，所述第四晶体管与所述第一晶体管的沟道类型相同，且与所述第五晶体管的沟道类型不同。

可选地，所述第一控制信号和所述发光控制信号由级联连接的同类第二扫描电路提供，所述第一控制信号由用于输出所述发光控制信号的第二扫描电路的前级第二扫描电路提供。

可选地，所述像素电路还包括：偏置模块，与所述驱动模块的第二端电连接；所述偏置模块用于响应第四控制信号，在所述初始化阶段将偏置信号传输至所述驱动模块的第二端；

优选地，所述偏置模块包括：第六晶体管；所述第六晶体管的第一极接入所述偏置信号，所述第六晶体管的第二极与所述驱动模块的第二端电连接，所述第六晶体管的控制极接入所述第四控制信号；

优选地，所述第二控制信号复用为所述第四控制信号。

相应地，本发明还提供了一种显示面板，包括如本发明任意实施例所提供的像素电路。

相应地，本发明还提供了一种像素电路的驱动方法，用于驱动如本发明任意实施例所提供的像素电路；所述驱动方法包括：

初始化阶段，所述初始化模块响应于所述第一控制信号，将所述第一初始化信号传输至所述存储模块的第一连接端；所述初始化模块响应于所述第二控制信号，将所述第二初始化信号传输至所述发光控制模块的第二端；所述发光控制模块响应于所述发光控制信号导通，且所述阈值补偿模块响应于所述第一控制信号导通，使所述第二初始化信号传输至所述驱动模块的控制端；所述存储模块存储所述第一初始化信号与所述第二初始化信号之间的电位差；

阈值补偿阶段，所述阈值补偿模块响应于所述第一控制信号导通，使所述第一电源信号通过所述驱动模块和所述阈值补偿模块向所述存储模块的第二连接端充电，直至所述存储模块的第二连接端与第三连接端之间的电位差等于所述驱动模块的阈值电压，所述驱动模块关断；所述存储模块存储所述阈值电压；

数据写入阶段，所述数据写入模块响应于第三控制信号导通，将数据信号写入所述存储模块的第一连接端；所述存储模块将其第一连接端的电位变化耦合至其第二连接端；

发光阶段，所述驱动模块根据其控制端的电位产生驱动电流，所述发光控制模块响应于所述发光控制信号导通，提供所述驱动电流的流通路径，使所述驱动电流驱动所述发光器件发光。

本发明实施例提供的像素电路中，设置有驱动模块、初始化模块、数据写入模块、存储模块、阈值补偿模块和发光控制模块，并将阈值补偿阶段与数据写入阶段分开设置。这样，一则，阈值补偿过程仅受第二初始化信号和第一电源信号的控制，与数据信号的大小无关，驱动模块的偏置不受灰阶变化的影响，各灰阶下驱动模块的阈值补偿效果统一，可提高显示均一性。二则，数据写入与阈值补偿过程分离，数据信号仅作用于数据写入阶段，不同行像素电路的阈值补偿阶段存在时间交叠不会影响数据写入效果，阈值补偿阶段可以不受数据写入行时间的限制而加长，以达到更好的补偿效果。且本实施例是通过向存储模块的第一连接端提供电位跳变来实现数据写入，实际上第三控制信号脉冲结束时数据信号的值决定着数据写入阶段写入存储模块的第一连接端的电位，那么只要保证不同行像素电路中第三控制信号的脉冲结束时间不相同，即可保证各行数据信号的正确写入，相比于现有技术中每行像素电路的数据写入时间不交叠，且数据写入需等待阈值补偿完成的时间，本发明实施例可以缩短单行数据写入时间，且允许不同行数据写入时间交叠，有利于高刷新频率的实现，同时为显示面板高分辨率的实现提供条件。因此，相比与现有技术，本发明实施例可以改善显示面板的显示亮度均一性，同时兼顾显示面板高分辨率和高刷新频率的实现。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中的一种像素电路的结构示意图；

图2是本发明实施例提供的一种像素电路的结构示意图；

图3是本发明实施例提供的一种像素电路的驱动时序示意图；

图4是本发明实施例提供的另一种像素电路的结构示意图；

图5是本发明实施例提供的另一种像素电路的驱动时序示意图；

图6是本发明实施例提供的又一种像素电路的结构示意图；

图7是本发明实施例提供的又一种像素电路的驱动时序示意图；

图8是本发明实施例提供的又一种像素电路的结构示意图；

图9是本发明实施例提供的又一种像素电路的驱动时序示意图；

图10是本发明实施例提供的又一种像素电路的结构示意图；

图11是本发明实施例提供的又一种像素电路的驱动时序示意图；

图12是本发明实施例提供的又一种像素电路的结构示意图；

图13是图4中所示像素电路的版图示意图；

图14是沿图13中A-A’的截面结构示意图；

图15是本发明实施例提供的一种像素电路的驱动方法的流程示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

正如背景技术中所述，现有像素电路的驱动过程中，数据写入与阈值电压补偿在同一阶段进行，使得显示面板的显示亮度均一性欠佳，分辨率及刷新频率受限。下面结合图1，对产生上述问题的原因进行说明。图1中给出了一种7T1C架构的像素电路，参见图1，该像素电路包括：晶体管M01、晶体管M02、晶体管M03、晶体管M04、晶体管M05、晶体管M06、晶体管M07和存储电容Cst0。示例性地，各晶体管均为P型晶体管，采用低温多晶硅（LowTemperature Poly-Silicon，LTPS）工艺制作而成。该像素电路需要接入的信号包括：第一电源信号VDD、第二电源信号VSS、初始化信号Vref0、数据信号Data、扫描信号Sn01、扫描信号Sn02、扫描信号Sn03和发光控制信号EM0。该像素电路的驱动过程包括：初始化阶段、数据写入和补偿阶段、以及发光阶段。下面主要针对该像素电路的数据写入和补偿阶段进行说明。

该像素电路中，晶体管M01为驱动晶体管，晶体管M01的栅极电位由存储电容Cst0保存；晶体管M02作为数据写入晶体管，晶体管M03作为阈值补偿晶体管，二者的栅极均接入扫描信号Sn02。在数据写入和补偿阶段：扫描信号Sn02为低电位，晶体管M02和晶体管M03均导通，数据信号Data经由晶体管M02、晶体管M01的第一极和第二极、以及晶体管M03向晶体管M01的栅极传输，同时向存储电容Cst0充电。该过程的目标为：利用存储电容Cst0将包含有数据信号Data和晶体管M01的阈值电压Vth的信息正确存储。那么该过程中至少需要等待晶体管M01的栅极被充电至Data+Vth而关断的时长，这限制了像素电路数据写入的速度，当行时间较小时，晶体管M01的栅极电位达不到Data+Vth，该阶段就提前结束，会使得补偿效果较差。并且，不同灰阶下数据信号Data的电位不同，会导致晶体管M01在不同灰阶下的补偿差异。也就是说，现有技术像素电路中的阈值电压补偿效果受数据写入时长和数据信号电位大小（灰阶大小）两方面的影响，补偿效果较差。且为了保证阈值补偿效果，数据写入时间需要设置的较长，使得显示面板的刷新频率受限；在刷新频率受限的情况下，即使像素电路的版图排布和制备技术可满足高分辨率的要求，由于驱动过程不满足要求，也会使得分辨率受限。

为解决上述问题，本发明实施例提供了一种新的像素电路。图2是本发明实施例提供的一种像素电路的结构示意图。参见图2，该像素电路包括：驱动模块10、初始化模块20、数据写入模块30、存储模块40、阈值补偿模块50和发光控制模块60。

其中，驱动模块10包括控制端、第一端和第二端；驱动模块10的第一端接入第一电源信号VDD。驱动模块10用于根据其控制端及其第一端的电位产生驱动电流。存储模块40包括第一连接端N1、第二连接端N2和第三连接端N3，存储模块40的第一连接端N1分别与初始化模块20和数据写入模块30电连接，第二连接端N2与驱动模块10的控制端电连接，第三连接端N3接入第一电源信号VDD。初始化模块20包括第一控制端、第二控制端、第一输入端、第二输入端、第一输出端和第二输出端，初始化模块20的第一控制端接入第一控制信号Re，第一输入端接入第一初始化信号Vini，第一输出端与存储模块40的第一连接端N1电连接，第二控制端接入第二控制信号Sn2，第二输入端接入第二初始化信号Vref，第二输出端与发光器件L的第一极电连接。初始化模块20用于根据第一控制信号Re，控制其第一输入端与第一输出端之间是否导通，以及，根据第二控制信号Sn2，控制其第二输入端与第二输出端之间是否导通。阈值补偿模块50包括控制端、第一端和第二端，阈值补偿模块50的控制端接入第一控制信号Re，第一端与驱动模块10的第二端电连接，第二端与驱动模块10的控制端电连接。阈值补偿模块50用于根据第一控制信号Re控制驱动模块10的第二端与控制端之间是否连通。数据写入模块30包括控制端、输入端和输出端，数据写入模块30的控制端接入第三控制信号Sn3、输入端接入数据信号Vdata、输出端与存储模块40的第一连接端N1电连接。数据写入模块30用于根据第三控制信号Sn3控制其输入端与输出端之间是否导通。发光控制模块60包括控制端、第一端和第二端，发光控制模块60的控制端接入发光控制信号EM、第一端与驱动模块10的第二端电连接、第二端与发光器件L的第一极电连接，发光器件L的第二极接入第二电源信号VSS。发光控制模块60用于根据发光控制信号EM控制其第一端和第二端之间是否导通。

示例性地，驱动模块10包括驱动晶体管，驱动晶体管的阈值电压即为驱动模块10的阈值电压。发光器件L的第一极为其阳极，第二极为其阴极。第一电源信号VDD、第二电源信号VSS、第一初始化信号Vini和第二初始化信号Vref均为直流电压信号，可由显示面板中的电源芯片或驱动芯片提供。其中，第一电源信号VDD与第一初始化信号Vini可以是正电压信号；第二电源信号VSS与第二初始化信号Vref可以是负电压信号。第一控制信号Re、第二控制信号Sn2、第三控制信号Sn3与发光控制信号EM均为电位正负交替变化的扫描信号，均可由位于显示面板边框位置的扫描驱动电路提供。

图3是本发明实施例提供的一种像素电路的驱动时序示意图。参见图3，该像素电路的驱动过程包括初始化阶段t1、阈值补偿阶段t2、数据写入阶段t3和发光阶段t4。下面以各功能模块均响应低电位的控制信号导通为例，对像素电路的驱动过程进行具体说明。结合图2和图3，该像素电路的驱动过程包括：

初始化阶段t1，第一控制信号Re、第二控制信号Sn2与发光控制信号EM均为低电位，第三控制信号Sn3为高电位。初始化模块20响应于第一控制信号Re，控制其第一输入端与第一输出端之间导通，将第一初始化信号Vini传输至存储模块40的第一连接端N1。同时，初始化模块20响应于第二控制信号Sn2，控制其第二输入端与第二输出端之间导通，将第二初始化信号Vref传输至发光控制模块60的第二端（发光器件L的第一极）；第二初始化信号Vref对发光器件L的第一极进行复位。以及，发光控制模块60响应于发光控制信号EM导通，且阈值补偿模块50响应于第一控制信号Re导通，使第二初始化信号Vref进一步传输至驱动模块10的控制端。此时，存储模块40存储其第一连接端N1与第二连接端N2之间的电位差，即存储第一初始化信号Vini与第二初始化信号Vref之间的电位差。

阈值补偿阶段t2，第一控制信号Re为低电位，第二控制信号Sn2、第三控制信号Sn3与发光控制信号EM均为高电位。阈值补偿模块50响应于第一控制信号Re导通，阈值补偿阶段t2开始时，驱动模块10的控制端保持上一阶段写入的第二初始化信号Vref，驱动模块10在其控制端和第一端的电位差的控制下导通；第一电源信号VDD通过驱动模块10的第一端和第二端，以及阈值补偿模块50向存储模块40的第二连接端N2充电，直至存储模块40的第二连接端N2与第三连接端N3之间的电位差等于驱动模块10的阈值电压，即驱动模块10的控制端电位等于VDD+Vth1时，驱动模块10关断，其中，Vth1为驱动模块10的阈值电压。驱动模块10关断后，存储模块40存储其第二连接端N2与第三连接端N3之间的电位差，即存储阈值电压Vth1。

数据写入阶段t3，第三控制信号Sn3为低电位，第一控制信号Re、第二控制信号Sn2与发光控制信号EM均为高电位。数据写入模块30响应于第三控制信号Sn3导通，将数据信号Vdata写入存储模块40的第一连接端N1。此时，第一连接端N1的电位由上一阶段的第一初始化信号Vini跳变为本阶段的数据信号Vdata，存储模块40将第一连接端N1的电位变化耦合至第二连接端N2，相当于将携带有数据信号Vdata信息的电位写入驱动模块10的控制端。此时，存储模块40第二连接端N2与第三连接端N3之间的电位差，既携带有阈值电压Vth1的信息，又携带有数据信号Vdata的信息。

发光阶段t4，发光控制信号EM为低电位，第一控制信号Re、第二控制信号Sn2与第三控制信号Sn3均为高电位。驱动模块10根据其控制端与第一端之间的电位差产生驱动电流，发光控制模块60响应于发光控制信号EM导通，提供驱动电流的流通路径，使驱动电流驱动发光器件L发光。该阶段中，驱动模块10产生的驱动电流是Vgs-Vth1的函数，其中，Vgs为驱动模块10的控制端与第一端之间的电位差，即存储模块40第二连接端N2与第三连接端N3之间的电位差。由于Vgs中携带有阈值电压Vth1的信息，经过上述运算后可以消除阈值电压Vth1对驱动电流的影响，达到阈值补偿效果。

其中，第三控制信号Sn3与第一控制信号Re由不同组扫描电路提供，即用于提供各行像素电路所需的第三控制信号Sn3的扫描电路与用于提供各行像素电路所需的第一控制信号Re的扫描电路分立设置，两类扫描电路之间无级联或其他关联控制关系，信号生成过程互不影响。这样有利于将像素电路的阈值补偿过程和数据写入过程完全分离，具体而言，针对同一行像素电路，电路结构和驱动时序的设置使得阈值补偿阶段t2和数据写入阶段t3先后进行，互不干扰；针对不同行像素电路，扫描电路的分立设置使得第一控制信号Re与第三控制信号Sn3无关联，因此不同行像素电路的阈值补偿阶段t2和数据写入阶段t3之间也不会由于控制信号的关联关系而相互限制，有利于简化显示面板的控制逻辑，并为显示面板高刷新频率的实现提供条件。

本发明实施例提供的像素电路中，设置有驱动模块10、初始化模块20、数据写入模块30、存储模块40、阈值补偿模块50和发光控制模块60，并将阈值补偿阶段t2与数据写入阶段t3分开设置。这样，一则，阈值补偿过程仅受第二初始化信号Vref和第一电源信号VDD的控制，与数据信号Vdata的大小无关，驱动模块10的偏置不受灰阶变化的影响，各灰阶下驱动模块10的阈值补偿效果统一，可提高显示均一性。二则，数据写入与阈值补偿过程分离，数据信号Vdata仅作用于数据写入阶段t3，不同行像素电路的阈值补偿阶段t2存在时间交叠不会影响数据写入效果，阈值补偿阶段t2可以不受数据写入行时间的限制而加长，以达到更好的补偿效果。且本实施例是通过向存储模块40的第一连接端N1提供电位跳变来实现数据写入，实际上第三控制信号Sn3脉冲结束时数据信号Vdata的值决定着数据写入阶段t3写入存储模块40的第一连接端N1的电位，那么只要保证不同行像素电路中第三控制信号Sn3的脉冲结束时间不相同，即可保证各行数据信号的正确写入，相比于现有技术中每行像素电路的数据写入时间不交叠，且数据写入需等待阈值补偿完成的时间，本发明实施例可以缩短单行数据写入时间，且允许不同行数据写入时间交叠，有利于高刷新频率的实现，同时为显示面板高分辨率的实现提供条件。因此，相比与现有技术，本发明实施例可以改善显示面板的显示亮度均一性，同时兼顾显示面板高分辨率和高刷新频率的实现。

在上述各实施方式的基础上，可选地，可以通过调整第一控制信号Re的脉冲宽度来配置阈值补偿阶段t2的时长。示例性地，阈值补偿阶段t2的保持时长可以超过1个行时间，甚至达到数百个行时间，这大大延长了阈值补偿时间，有利于改善亮度均一性。其中，行时间是指驱动芯片提供一行像素电路所需的数据信号的维持时间。

在上述各实施方式的基础上，可选地，数据写入阶段t3的维持时间可以大于1个行时间，这样有利于提高具有高刷新率高分辨率的屏体的驱动可靠性。具体地，对于现有技术中的像素电路（如图1），其扫描信号Sn02的脉冲宽度必须小于1个行时间，才能保证每行像素电路的数据信号的正确写入，那么，在高刷新频率场景下，行时间小于2us，扫描信号Sn02的脉冲宽度会更小，用于提供扫描信号Sn02的扫描电路工作的可靠性会下降，显示面板产生异显的概率将增加。而根据前述分析可知，针对本发明实施例提供的像素电路，数据写入阶段t3中写入第一连接端N1的电压值是由第三控制信号Sn3的低电位脉冲结束时的数据信号Vdata决定。那么，第三控制信号Sn3的低电位脉冲时间内允许数据信号Vdata多次跳动，不会出现数据写入错误的问题。也就是说，本发明实施例提供的像素电路允许第三控制信号Sn3的脉冲宽度大于1个行时间，可以降低对用于提供第三控制信号Sn3的扫描信号的扫描电路的要求，扫描电路的可靠性提高，可减小高刷新高分辨驱动条件下显示面板产生异显的概率。

下面就像素电路可能具有的几种具体结构进行解释说明。

图4是本发明实施例提供的另一种像素电路的结构示意图。参见图4，在一种实施方式中，可选地，驱动模块10包括：驱动晶体管DTFT；驱动晶体管DTFT的控制极作为驱动模块10的控制端，第一极作为驱动模块10的第一端，第二极作为驱动模块10的第二端。本实施例设置驱动模块10由一个晶体管构成，使得像素电路的结构简单，易于实现。

继续参见图4，在一种实施方式中，可选地，存储模块40包括：第一存储单元41和第二存储单元42。第一存储单元41连接于存储模块40的第一连接端N1和第二连接端N2之间；第一存储单元41用于在初始化阶段存储第一连接端N1与第二连接端N2之间的电位差，以及在数据写入阶段将第一连接端N1的电位变化耦合至第二连接端N2。第二存储单元42连接于存储模块40的第二连接端N2和第三连接端N3之间；第二存储单元42用于在阈值补偿阶段存储驱动模块10的阈值电压。本实施例设置存储模块40包括两个存储单元，可以在不同驱动阶段分别实现对存储模块40各连接端电位的存储和耦合控制。

进一步地，第一存储单元41可包括：第一电容Cst1；第一电容Cst1的第一端与第一连接端N1电连接，第二端与第二连接端N2电连接。第二存储单元42包括：第二电容Cst2；第二电容Cst2的第一端与第二连接端N2电连接，第二端与第三连接端N3电连接。本实施例设置各存储单元均由一个电容构成，使得像素电路的结构简单，易于实现。

继续参见图4，在一种实施方式中，可选地，初始化模块20包括：第一晶体管T1和第二晶体管T2；第一晶体管T1的第一极接入第一初始化信号Vini，第二极与存储模块40的第一连接端N1电连接，控制极接入第一控制信号Re；第二晶体管T2的第一极接入第二初始化信号Vref，第二极与发光控制模块60的第二端电连接，控制极接入第二控制信号Sn2。其中，第一晶体管T1用于根据第一控制信号Re控制第一初始化信号Vini是否向存储模块40的第一连接端N1传输，第二晶体管T2用于根据第二控制信号Sn2控制第二初始化信号Vref是否向发光控制模块60的第二端传输。

继续参见图4，在一种实施方式中，可选地，数据写入模块30包括：第三晶体管T3；第三晶体管T3的第一极接入数据信号Vdata，第二极与第一连接端N1电连接，控制极接入第三控制信号Sn3。本实施例设置数据写入模块30由一个晶体管构成，使得像素电路的结构简单，易于实现。

继续参见图4，在一种实施方式中，可选地，阈值补偿模块50包括：第四晶体管T4；第四晶体管T4的第一极与驱动晶体管DTFT的第二极电连接，第二极与驱动晶体管DTFT的控制极电连接，控制极接入第一控制信号Re。本实施例设置阈值补偿模块50由一个晶体管构成，使得像素电路的结构简单，易于实现。

继续参见图4，在一种实施方式中，可选地，发光控制模块60包括：第五晶体管T5；第五晶体管T5的第一极与驱动晶体管DTFT的第二极电连接，第二极与发光器件L的第一极电连接，控制极接入发光控制信号EM。本实施例设置发光控制模块60由一个晶体管构成，使得像素电路的结构简单，易于实现。

综上所述，本发明实施例提供了一种6T2C的像素电路架构，示例性地，像素电路中的各晶体管可以均为P型晶体管，采用LTPS工艺制备，以降低显示面板的制备成本。

下面结合图4和图3，对像素电路的驱动过程进行具体说明。该像素电路的驱动过程包括：

初始化阶段t1，第一控制信号Re、第二控制信号Sn2与发光控制信号EM均为低电位，第三控制信号Sn3为高电位。第一晶体管T1、第二晶体管T2、第四晶体管T4与第五晶体管T5均导通。第一初始化信号Vini经过第一晶体管T1传输至第一电容Cst1的第一端（即第一连接端N1）。同时，第二初始化信号Vref经过第二晶体管T2传输至发光器件L的第一极，并继续经过第五晶体管T5和第四晶体管T4传输至驱动晶体管DTFT的控制极（即第二连接端N2）。该阶段中，第一电容Cst1和第二电容Cst2均被放电复位，发光器件L的第一极也被复位。

阈值补偿阶段t2，第一控制信号Re为低电位，第二控制信号Sn2、第三控制信号Sn3与发光控制信号EM均为高电位。第二晶体管T2与第五晶体管T5关断，第一晶体管T1与第四晶体管T4保持导通。第一电源信号VDD通过驱动晶体管DTFT的第一极和第二极，以及第四晶体管T4向第二电容Cst2充电，直至第二电容Cst2两端压差达到驱动晶体管DTFT的阈值电压，第二连接端N2的电位为VDD+Vth1。

数据写入阶段t3，第三控制信号Sn3为低电位，第一控制信号Re、第二控制信号Sn2与发光控制信号EM均为高电位。第一晶体管T1与第四晶体管T4关断，第三晶体管T3导通，数据信号Vdata经过第三晶体管T3写入第一电容Cst1的第一端，使得第一连接端N1的电位由第一初始化信号Vini跳变到数据信号Vdata，基于第一电容Cst1两端电压不能突变的特性，第一电容Cst1将其第一端的电位变化传输至其第二端，使得第二连接端N2的电位跳变为：VDD+Vth1+(Vdata-Vini)•(Cst1)/(Cst1+Cst2+Cgs)，其中，Cgs为驱动晶体管DTFT的控制极与第一极之间的电容。那么，第二电容Cst2两端的电压差变化为Vth1+(Vdata-Vini)•(Cst1)/(Cst1+Cst2+Cgs)。

发光阶段t4，发光控制信号EM为低电位，第一控制信号Re、第二控制信号Sn2与第三控制信号Sn3均为高电位。第三晶体管T3关断，第五晶体管T5导通，驱动晶体管DTFT产生驱动电流以点亮发光器件L。驱动电流是Vgs-Vth1的函数，其中，Vgs等于第二电容Cst2两端的电压差。当像素电路的结构确定时，第一电容Cst1、第二电容Cst2与Cgs随之确定为定值，因此实际上驱动电流为Vdata-Vini的函数，即驱动电流的大小与驱动晶体管DTFT的阈值电压Vth1无关，即实现了阈值补偿。

上述各实施方式示例性地给出了像素电路的一种驱动时序（如图3），但不作为对本发明的限定。在其他实施方式中，该像素电路还可以采用其他的驱动时序进行驱动。

图5是本发明实施例提供的另一种像素电路的驱动时序示意图，图5所示的驱动时序同样适用于图4所示的像素电路。参见图5，在一种实施方式中，可选地，第二控制信号Sn2和第三控制信号Sn3的脉冲形状和脉冲间隔相同，这使得第二控制信号Sn2和第三控制信号Sn3无需采用两组扫描电路提供，而是可以由级联连接的同组不同级第一扫描电路提供，只要保证第二控制信号Sn2由用于输出第三控制信号Sn3的第一扫描电路的后级第一扫描电路提供，且保证发光控制信号EM的高电位保持时间覆盖第二控制信号Sn2的全部低电位保持时间即可保证像素电路正常驱动发光器件L发光。这样设置，可以减少扫描电路的数量，有利于实现窄边框。

图6是本发明实施例提供的又一种像素电路的结构示意图。参见图6，该像素电路与图4中的区别在于：第一控制信号Re复用为第二控制信号Sn2，即，第二晶体管T2的控制极也接入第一控制信号Re。这样可以有效减少像素电路所需控制信号的数量，减少控制信号线的数量，有利于简化显示面板的布线。单个像素电路中只需3根扫描线即可驱动，由于信号线交叠等原因产生的寄生电容少，有利于实现高刷新，高分辨率应用。

图7是本发明实施例提供的又一种像素电路的驱动时序示意图。结合图7与图6，该像素电路的驱动过程同样包括初始化阶段t1、阈值补偿阶段t2、数据写入阶段t3和发光阶段t4四个阶段，与图3和图4所示像素电路的驱动过程的区别之处在于：在阈值补偿阶段t2，第二晶体管T2保持导通，持续对发光器件L的第一极进行复位，但由于第五晶体管T5关断，第二初始化信号Vref无法传输至驱动晶体管DTFT，不影响阈值补偿过程的正常进行。

上述各实施例示例性地给出了像素电路均由P型晶体管构成，但不作为对本发明的限定。在其他实施方式中，也可以根据需求将像素电路中的部分或全部晶体管替换为N型晶体管，下面就其中几种设置方式及其有益效果进行说明。

在一种实施方式中，可选地，第四晶体管T4与第一晶体管T1的沟道类型相同，且与第五晶体管T5的沟道类型不同。由于第四晶体管T4与第一晶体管T1同样受第一控制信号Re的控制，设置二者的沟道类型相同可以保证像素电路驱动过程的正常进行。而根据图3和图7等像素电路的驱动时序可以看出，发光控制信号EM与第一控制信号Re实际上是脉冲宽度相同但高低电位相反的一对控制信号。设置第四晶体管T4与第五晶体管T5的沟道类型不同，可以使得发光控制信号EM与第一控制信号Re二者中的一个控制信号置反，那么，发光控制信号EM与第一控制信号Re就可以由级联连接的同一组第二扫描电路中的不同级第二扫描电路提供。第一控制信号Re可由用于输出发光控制信号EM的第二扫描电路的前级第二扫描电路提供。这相当于减少了设置于显示面板边框处扫描电路的组数，有利于窄边框设计。其中，当第二晶体管T2也接入第一控制信号Re时，设置第二晶体管T2也与第四晶体管T4的沟道类型相同，以确保电路正常工作。

图8是本发明实施例提供的又一种像素电路的结构示意图。参见图8，在一种实施方式中，可选地，第五晶体管T5为N型晶体管，其它晶体管为P型晶体管。对应的驱动时序可参见图9，对比图9和图7可知，将第五晶体管T5替换为N型晶体管后，发光控制信号EM的脉冲置反。

图10是本发明实施例提供的又一种像素电路的结构示意图。参见图10，在一种实施方式中，可选地，第五晶体管T5为P型晶体管，第一晶体管T1、第二晶体管T2和第四晶体管T4为N型晶体管。对应的驱动时序可参见图11，参见图11，第一控制信号Re与发光控制信号EM高电位脉冲的宽度相同，作用时间不同。

继续参见图10，在上述各实施方式的基础上，可选地，第三晶体管T3也可以设置为N型晶体管。相应的，参见图11，第三控制信号Sn3也替换为高电位脉冲。其中，第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均可以是N型IGZO晶体管，均具备漏电流低的特性，可以使得驱动晶体管DTFT控制极电位被长时间维持，使得像素电路支持低刷新功能。

上述各实施方式示例性地给出了像素电路中的驱动模块10、初始化模块20、数据写入模块30、存储模块40、阈值补偿模块50和发光控制模块60，但不作为对本发明的限定，在其他实施方式中，像素电路还可以包括其他功能模块。

图12是本发明实施例提供的又一种像素电路的结构示意图。参见图12，在上述各实施方式的基础上，可选地，像素电路还包括：偏置模块70，与驱动模块10的第二端电连接，并接入第四控制信号Sn4和偏置信号Vbs。

具体地，偏置模块70包括：第六晶体管T6；第六晶体管T6的第一极接入偏置信号Vbs，第六晶体管T6的第二极与驱动晶体管DTFT的第二极电连接，第六晶体管T6的控制极接入第四控制信号Sn4。第六晶体管T6响应于第四控制信号Sn4，在初始化阶段导通，对驱动晶体管DTFT的第二极施加偏压，用于加速恢复驱动晶体管DTFT的特性，改善残影问题。

其中，第二控制信号Sn2可复用为第四控制信号Sn4，从而减少控制信号线的数量，简化扫描电路的设计。该像素电路仍可采用图3或图5所示的驱动时序驱动，驱动过程不再赘述。

在上述各实施方式的基础上，可选地，第四晶体管T4可设置为双栅晶体管，以降低发光阶段驱动晶体管DTFT栅极的漏电。

在上述各实施方式的基础上，可选地，第一电源信号VDD可复用为第一初始化信号Vini，以减少控制信号线的数量，有利于显示面板的布线设计。

在上述各实施方式的基础上，可选地，发光控制信号EM与第一控制信号Re可以1级驱动1行像素电路设置，也可以1级驱动多行像素电路设置。当发光控制信号EM与第一控制信号Re采用1级驱动多行像素电路设置时，需保证发光控制信号EM的脉冲宽度较大，覆盖多行像素电路中第三控制信号Sn3的脉冲。

需要说明的是，在上述各实施例中，各晶体管的第一极可以称作源极或漏极，相应的，各晶体管的第二极可以称作漏极或源极，由于在显示面板中晶体管的结构对称，这里对各晶体管的源极和漏极不做区分。

下面以图4所示像素电路为例，对像素电路的版图布设方式进行说明。图13是图4中所示像素电路的版图示意图。参见图13，可选地，显示面板包括依次层叠设置的有源层、第一金属层、第二金属层和第三金属层。

第一金属层上设置有：沿第一方向X延伸，且沿第二方向Y依次排布的第三扫描线110、第一扫描线120、发光控制信号线130和第二扫描线140。其中，第二方向Y与第一方向X垂直。第一扫描线120用于向像素电路传输第一控制信号；第二扫描线140用于向像素电路传输第二控制信号；第三扫描线110用于向像素电路传输第三控制信号；发光控制信号线130用于向像素电路传输发光控制信号。

第二金属层上设置有：沿第一方向X延伸的第一电源线210，用于向像素电路传输第一电源信号。另外，第一电源线210还复用为第一初始化信号线，第一电源信号复用为第一初始化信号。

第三金属层上设置有：数据线310和第二初始化信号线320。其中，数据线310沿第二方向Y延伸，用于向像素电路传输数据信号。第二初始化信号线320用于向像素电路传输第二初始化信号。

有源层上设置有：各晶体管的沟道区和源漏区。其中，晶体管为对称结构，本发明实施例对晶体管的源区和漏区不做区分。设置于第一金属层的各信号线与有源层交叠的部分，构成像素电路中的晶体管；设置于第一金属层的各信号线还复用做各个晶体管的控制极。有源层覆盖有信号线的部分作为该晶体管的沟道区，沟道区的两侧分别为源区和漏区。示例性地，各个晶体管的源区对应其第一极，漏区对应其第二极。

有源层中间部分呈平放的S形的部分与第一金属层交叠形成驱动晶体管DTFT。有源层与第一扫描线120交叠的左侧位置形成第一晶体管T1。有源层与第一扫描线120交叠的右侧位置形成第四晶体管T4，此处的第四晶体管T4做双栅设置。有源层与第三扫描线110交叠的位置形成第三晶体管T3。有源层与发光控制信号线130交叠的位置形成第五晶体管T5。有源层与第二扫描线140交叠的位置形成第二晶体管T2。

另外，驱动晶体管DTFT的栅极可作为第二电容Cst2的第一极的极板，第二电容Cst2的第二极的极板可以设置于第二金属层，直接与第一电源线210电连接。或者，第二电容Cst2的第二极的极板还可以设置于第三金属层，通过设置过孔与第一电源线210电连接。

以及，在像素电路第一晶体管T1和第三晶体管T3之间的间隔部分，可以设置第一电容Cst1，以通过合理利用像素电路版图中的空白部分形成电容，节省版图面积。示例性地，第一电容Cst1两极的极板可分设于任意两个金属层上。

具体地，第三晶体管T3的源区通过过孔连接数据线310、第三晶体管T3的漏区与第一电容Cst1的第一极电连接。第一晶体管T1的源区通过过孔和位于第三金属层的跨桥连接至第一电源线210、第一晶体管T1的漏区与第一电容Cst1的第一极电连接。第四晶体管T4中的第一子晶体管T41的源区与第五晶体管T5的源区连接，第一子晶体管T41的漏区与第四晶体管T4中的第二子晶体管T42的源区连接，第二子晶体管T42的漏区通过过孔和位于第三金属层的跨桥连接至驱动晶体管DTFT的控制极。第五晶体管T5的源区与驱动晶体管DTFT的漏区连接，第五晶体管T5的漏区与第二晶体管T2的漏区连接，第二晶体管T2的源区通过过孔与第二初始化信号线320连接。

在上述各实施方式的基础上，可选地，本行像素电路的第二扫描线140可以复用为下一行像素电路的第三扫描线110。本行像素电路的第三晶体管T3可以与上一行像素电路的第二晶体管T2’共用一条扫描线。这样可以有效节省版图面积。

下面对第一电容Cst1的布设方式进行进一步的说明。图14是沿图13中A-A’的截面结构示意图，结合图13和图14，在一种实施方式中，可选地，第一电容Cst1采用三层电极构成的夹层电容结构，使单位面积的电容值增大，节省版图面积，有利于高分辨率的实现。

具体地，第一电容Cst1包括：依次层叠设置的第一电极101、第二电极102和第三电极103，且第一电极101和第三电极103均具备与第二电极102正对的部分。其中，第一电极101与第三电极103电连接，第一电容Cst1的第一端自第一电极101或第三电极103引出，第一电容Cst1的第二端自第二电极102引出。

示例性地，第一电极101设置于有源层，此时需要对有源层的Psi进行额外掺杂，使第一电极101处的Psi导体化，以形成电容极板。第二电极102可设置于第一金属层，第三电极103可设置于第二金属层。示例性地，第一电极101可以直接通过过孔与第三电极103电连接，也可以通过过孔和位于第三金属层的跨桥104实现与第三电极103的电连接。

继续参见图14，在上述各实施方式的基础上，可选地，像素电路的膜层结构中还包括：衬底层200、栅极绝缘层300、第一层间绝缘层400和第二层间绝缘层500。其中，衬底层200设置于有源层下方，可以是玻璃基材层。有源层可以采用多晶硅材料制备。栅极绝缘层300设置于有源层和第一金属层之间，可以采用氧化硅等材料构成。第一层间绝缘层400设置于第一金属层和第二金属层之间，可以采用氮化硅等材料构成。第二层间绝缘层500设置于第二金属层和第三金属层之间，可以包括层叠设置的氮化硅材料和氧化硅材料。

本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例所提供的像素电路，具有相应的有益效果，不再赘述。

本发明实施例还提供了一种像素电路的驱动方法，该驱动方法可适用于本发明任意实施例所提供的像素电路，并具备相应的有益效果。图15是本发明实施例提供的一种像素电路的驱动方法的流程示意图。参见图15，该像素电路的驱动方法包括：

S110、初始化阶段，初始化模块响应于第一控制信号，将第一初始化信号传输至存储模块的第一连接端；初始化模块响应于第二控制信号，将第二初始化信号传输至发光控制模块的第二端；发光控制模块响应于发光控制信号导通，且阈值补偿模块响应于第一控制信号导通，使第二初始化信号传输至驱动模块的控制端；存储模块存储第一初始化信号与第二初始化信号之间的电位差。

S120、阈值补偿阶段，阈值补偿模块响应于第一控制信号导通，使第一电源信号通过驱动模块和阈值补偿模块向存储模块的第二连接端充电，直至存储模块的第二连接端与第三连接端之间的电位差等于驱动模块的阈值电压，驱动模块关断；存储模块存储阈值电压。

S130、数据写入阶段，数据写入模块响应于第三控制信号导通，将数据信号写入存储模块的第一连接端；存储模块将其第一连接端的电位变化耦合至其第二连接端。

S140、发光阶段，驱动模块根据其控制端的电位产生驱动电流，发光控制模块响应于发光控制信号导通，提供驱动电流的流通路径，使驱动电流驱动发光器件发光。

本发明实施例提供的像素电路的驱动方法，通过将阈值补偿阶段与数据写入阶段分开设置，可以兼顾显示面板的显示亮度均一性，以及显示面板高分辨率和高刷新频率的实现。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种像素电路，其特征在于，包括：驱动模块、初始化模块、数据写入模块、存储模块、阈值补偿模块和发光控制模块；

所述驱动模块的第一端接入第一电源信号；

所述存储模块的第一连接端分别与所述初始化模块的第一输出端和所述数据写入模块的输出端电连接，所述存储模块的第二连接端与所述驱动模块的控制端电连接，所述存储模块的第三连接端接入所述第一电源信号；所述存储模块用于在初始化阶段存储其第一连接端与第二连接端之间的电位差，在阈值补偿阶段存储所述驱动模块的阈值电压，以及在数据写入阶段将其第一连接端的电位变化耦合至其第二连接端；

所述发光控制模块的第一端与所述驱动模块的第二端电连接，所述发光控制模块的第二端与发光器件的第一极电连接；所述发光控制模块用于响应发光控制信号，在初始化阶段和发光阶段导通；

所述初始化模块的第二输出端与所述发光控制模块的第二端电连接；所述初始化模块用于响应第一控制信号，在初始化阶段以及阈值补偿阶段将第一初始化信号传输至所述存储模块的第一连接端；以及响应第二控制信号，在初始化阶段将第二初始化信号传输至所述发光器件的第一极；

所述阈值补偿模块分别与所述驱动模块的控制端和第二端电连接；所述阈值补偿模块用于响应所述第一控制信号，在初始化阶段导通，配合所述初始化模块和所述发光控制模块，将第二初始化信号传输至所述驱动模块的控制端；以及在阈值补偿阶段导通，使所述第一电源信号通过所述驱动模块和所述阈值补偿模块向所述存储模块的第二连接端充电；

所述数据写入模块用于响应第三控制信号，在数据写入阶段导通，将数据信号写入所述存储模块的第一连接端；

其中，所述第三控制信号与所述第一控制信号由不同组扫描电路提供。

2.据权利要求1所述的像素电路，其特征在于，所述第一控制信号复用为所述第二控制信号；

或者，所述第二控制信号和所述第三控制信号由级联连接的同类第一扫描电路提供，且所述第二控制信号由用于输出所述第三控制信号的第一扫描电路的后级第一扫描电路提供。

3.根据权利要求1所述的像素电路，其特征在于，所述存储模块包括：

第一存储单元，连接于所述存储模块的第一连接端和第二连接端之间；所述第一存储单元用于在初始化阶段存储所述存储模块的第一连接端与第二连接端之间的电位差，以及在数据写入阶段将所述存储模块第一连接端的电位变化耦合至所述存储模块的第二连接端；

第二存储单元，连接于所述存储模块的第二连接端和第三连接端之间；所述第二存储单元用于在阈值补偿阶段存储所述驱动模块的阈值电压；

优选地，所述第一存储单元包括：第一电容；所述第一电容的第一端与所述存储模块的第一连接端电连接，所述第一电容的第二端与所述存储模块的第二连接端电连接；

所述第二存储单元包括：第二电容；所述第二电容的第一端与所述存储模块的第二连接端电连接，所述第二电容的第二端与所述存储模块的第三连接端电连接。

4.根据权利要求3所述的像素电路，其特征在于，所述第一电容包括：依次层叠设置的第一电极、第二电极和第三电极，且所述第一电极和所述第三电极均具备与所述第二电极正对的部分；其中，所述第一电极与所述第三电极电连接，所述第一电容的第一端自所述第一电极或所述第三电极引出，所述第一电容的第二端自所述第二电极引出；

优选地，所述第一电极设置于有源层，所述第二电极设置于第一金属层，所述第三电极设置于第二金属层。

5.根据权利要求1所述的像素电路，其特征在于，所述驱动模块包括：驱动晶体管；所述驱动晶体管的控制极作为所述驱动模块的控制端，所述驱动晶体管的第一极作为所述驱动模块的第一端，所述驱动晶体管的第二极作为所述驱动模块的第二端；

所述初始化模块包括：第一晶体管和第二晶体管；所述第一晶体管的第一极接入所述第一初始化信号，所述第一晶体管的第二极与所述存储模块的第一连接端电连接，所述第一晶体管的控制极接入所述第一控制信号；所述第二晶体管的第一极接入所述第二初始化信号，所述第二晶体管的第二极与所述发光控制模块的第二端电连接，所述第二晶体管的控制极接入所述第二控制信号；

所述数据写入模块包括：第三晶体管；所述第三晶体管的第一极接入所述数据信号，所述第三晶体管的第二极与所述存储模块的第一连接端电连接，所述第三晶体管的控制极接入所述第三控制信号；

所述阈值补偿模块包括：第四晶体管；所述第四晶体管的第一极与所述驱动晶体管的第二极电连接，所述第四晶体管的第二极与所述驱动晶体管的控制极电连接，所述第四晶体管的控制极接入所述第一控制信号；

所述发光控制模块包括：第五晶体管；所述第五晶体管的第一极与所述驱动晶体管的第二极电连接，所述第五晶体管的第二极与所述发光器件的第一极电连接，所述第五晶体管的控制极接入所述发光控制信号；

优选地，所述第四晶体管为双栅晶体管；

优选地，所述第一电源信号复用为所述第一初始化信号。

6.根据权利要求5所述的像素电路，其特征在于，所述第四晶体管与所述第一晶体管的沟道类型相同，且与所述第五晶体管的沟道类型不同。

7.根据权利要求6所述的像素电路，其特征在于，所述第一控制信号和所述发光控制信号由级联连接的同类第二扫描电路提供，所述第一控制信号由用于输出所述发光控制信号的第二扫描电路的前级第二扫描电路提供。

8.根据权利要求1所述的像素电路，其特征在于，还包括：偏置模块，与所述驱动模块的第二端电连接；所述偏置模块用于响应第四控制信号，在所述初始化阶段将偏置信号传输至所述驱动模块的第二端；

优选地，所述偏置模块包括：第六晶体管；所述第六晶体管的第一极接入所述偏置信号，所述第六晶体管的第二极与所述驱动模块的第二端电连接，所述第六晶体管的控制极接入所述第四控制信号；

优选地，所述第二控制信号复用为所述第四控制信号。

9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的像素电路。

10.一种像素电路的驱动方法，其特征在于，用于驱动如权利要求1-8任一项所述的像素电路；所述驱动方法包括：

初始化阶段，所述初始化模块响应于所述第一控制信号，将所述第一初始化信号传输至所述存储模块的第一连接端；所述初始化模块响应于所述第二控制信号，将所述第二初始化信号传输至所述发光控制模块的第二端；所述发光控制模块响应于所述发光控制信号导通，且所述阈值补偿模块响应于所述第一控制信号导通，使所述第二初始化信号传输至所述驱动模块的控制端；所述存储模块存储所述第一初始化信号与所述第二初始化信号之间的电位差；

阈值补偿阶段，所述阈值补偿模块响应于所述第一控制信号导通，使所述第一电源信号通过所述驱动模块和所述阈值补偿模块向所述存储模块的第二连接端充电，直至所述存储模块的第二连接端与第三连接端之间的电位差等于所述驱动模块的阈值电压，所述驱动模块关断；所述存储模块存储所述阈值电压；

数据写入阶段，所述数据写入模块响应于第三控制信号导通，将数据信号写入所述存储模块的第一连接端；所述存储模块将其第一连接端的电位变化耦合至其第二连接端；

发光阶段，所述驱动模块根据其控制端的电位产生驱动电流，所述发光控制模块响应于所述发光控制信号导通，提供所述驱动电流的流通路径，使所述驱动电流驱动所述发光器件发光。

Images