CN112331134A - 显示面板及显示装置 - Google Patents

Abstract

本申请公开了一种显示面板及显示装置，其中，显示面板包括像素电路和发光元件；像素电路包括驱动模块、数据写入模块、发光控制模块；驱动模块用于为发光元件提供驱动电流，驱动模块包括驱动晶体管；数据写入模块用于选择性地为驱动晶体管提供数据信号；发光控制模块用于选择性地允许发光元件进入发光阶段，发光控制模块的一端连接至第一电源信号端，用于接收第一电源信号；其中，像素电路还包括锁存模块和第一扫描信号线，第一扫描信号线用于接收第一扫描信号；锁存模块连接于所述驱动晶体管的栅极与所述第一扫描信号线之间。本申请有助于实现对驱动晶体管栅极电位的调控。

Description

显示面板及显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种显示面板以及包含该显示面 板的显示装置。

背景技术

显示面板中，像素电路为显示面板的发光元件提供显示所需的驱动电流， 并控制发光元件是否进入发光阶段，是多数自发光显示面板中不可或缺的元 件。

然而，现有显示面板中，随着使用时间的增加，像素电路中驱动晶体管 的内部特性发生缓慢变化，导致驱动晶体管的阈值电压发生漂移；或者，像 素电路中的驱动晶体管的栅极电位，收到像素电路工作过程中的影响，可能 存在不稳定的情况。上述问题会影响驱动晶体管的综合特性，进而影响显示 均一性。

发明内容

有鉴于此，本发明提供一种显示面板及显示装置，能够有利于减弱驱动 晶体管阈值电压偏移的问题，或者，改善驱动晶体管的栅极电位的稳定性。

本申请实施例的一方面提供了一种显示面板，其中，包括

像素电路和发光元件；

所述像素电路包括驱动模块、数据写入模块、发光控制模块；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱 动晶体管；

所述数据写入模块用于选择性地为所述驱动晶体管提供数据信号；

所述发光控制模块用于选择性地允许所述发光元件进入发光阶段，所述 发光控制模块的一端连接至第一电源信号端，用于接收第一电源信号；其中，

所述像素电路还包括锁存模块和第一扫描信号线，所述第一扫描信号线 用于接收第一扫描信号；

所述锁存模块连接于所述驱动晶体管的栅极与所述第一扫描信号线之 间。

本申请实施例的另一方面提供另一种显示面板，其特征在于，包括 像素电路和发光元件；

所述像素电路包括驱动模块、数据写入模块、发光控制模块、补偿模块、 复位模块；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱 动晶体管；

所述数据写入模块用于选择性地为所述驱动晶体管提供数据信号；

所述发光控制模块用于选择性地允许所述发光元件进入发光阶段，所述 发光控制模块的一端连接至第一电源信号端，用于接收第一电源信号；

所述补偿模块连接于所述驱动晶体管的栅极和漏极之间，用于补偿所述 驱动晶体管的阈值电压；

所述复位模块连接于所述驱动晶体管的漏极与复位信号端之间，用于为 所述驱动晶体管的栅极提供复位信号；其中，

所述复位模块复用为偏置模块；

所述像素电路的工作过程包括复位阶段和偏置阶段，在所述复位阶段， 所述补偿模块与所述复位模块开启，所述复位信号端为所述驱动晶体管的栅 极提供所述复位信号；

在所述偏置阶段，所述补偿模块关断，所述复位模块开启，所述复位信 号端为所述驱动晶体管的漏极提供偏置信号；

所述像素电路还包括锁存模块和复位信号线，所述复位信号线用于为所 述复位信号端提供所述复位信号或者所述偏置信号，所述锁存模块连接于所 述驱动晶体管的栅极与所述复位信号线之间。

本发明还提供了一种显示装置，包括上述任一实施例中的显示面板。

本发明实施例中，设置锁存模块，锁存模块连接于驱动晶体管的栅极与 第一扫描线或者复位信号线之间，从而可以实现通过第一扫描信号或者复位 信号线上的信号来调控驱动晶体管的栅极电位的作用，因驱动晶体管的栅极 电位对于像素电路的正常工作具有非常重要的作用，而在不同的阶段，驱动 晶体管的栅极电位容易发生变化，因此，本发明通过第一扫描信号或者复位 信号线上的信号与锁存模块的作用，能够有效地保持以及调控驱动晶体管的 栅极电位。

附图说明

图1是本发明实施例提供的一种显示面板的像素电路示意图；

图2是本发明实施例提供的另一种显示面板的像素电路示意图；

图3是图1所示像素电路的工作时序图之一；

图4是图1所示像素电路的工作时序图之二；

图5是图1所示像素电路的工作时序图之三；

图6是本发明另一实施例提供的一种显示面板的像素电路示意图；

图7是图6所示的像素电路的工作时序示意图之一；

图8是图6所示的像素电路的工作时序示意图之二；

图9是图6所示的像素电路的工作时序示意图之三；

图10是像素电路的一种局部截面示意图；

图11是本发明实施例提供的一种显示装置的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附 图和实施例对本发明做进一步说明。

需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。 但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员 可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的 具体实施方式的限制。

参考图1，图1是本发明实施例提供的一种显示面板的像素电路示意图， 其中，显示面板包括像素电路10和发光元件20，像素电路10包括驱动模块 11、数据写入模块12、发光控制模块13；驱动模块11用于为发光元件20提 供驱动电流，驱动模块11包括驱动晶体管T0；数据写入模块12用于选择性 地为驱动晶体管T0提供数据信号Vdata；发光控制模块13用于选择性地允许 发光元件进入发光阶段，发光控制模块13的一端连接至第一电源信号端，用 于接收第一电源信号PVDD；其中，像素电路10还包括锁存模块16和第一 扫描信号线，第一扫描信号线用于接收第一扫描信号S1；锁存模块16连接于 驱动晶体管T0的栅极与第一扫描信号线之间，用于根据第一扫描信号S1调 控驱动晶体管T0的栅极电位。

可选的，本实施例中，驱动模块11的输入端与驱动晶体管T0的源极连 接，驱动模块11的输出端与驱动晶体管T0的漏极连接。可选的，如图1中 所示的像素电路中，驱动晶体管T0为PMOS晶体管；进一步地，驱动晶体管 T0可以为低温多晶硅型晶体管。

可选的，本实施例中，数据写入模块12的控制端连接于第二扫描信号线， 用于接收第二扫描信号S2，第二扫描信号S2控制数据写入模块12的开启和 关断；数据写入模块12的第一端连接于数据信号输入端，用于接收数据信号 Vdata，数据写入模块12的第二端连接于驱动模块11的输入端；可选的，数 据写入模块12包括第五晶体管T5，第五晶体管T5的源极连接于数据写入模 块12的第一端，第五晶体管T5的漏极连接于数据写入模块12的第二端。

可选的，本实施例中，发光控制模块13包括第一发光控制模块13a和第 二发光控制模块13b，第一发光控制模块13a的第一端连接于第一电源信号端， 用于接收第一电源信号PVDD，第一发光控制模块13a的第二端连接于驱动 模块11的输入端；第二发光控制模块13b的第一端连接于驱动模块11的输 出端，第二端连接于发光元件20。第一发光控制模块13a与第二发光控制模 块13b的控制端可以连接于同一发光控制信号线，用于接收发光控制信号EM， 如图1所示；在其他可选的实施方式中，第一发光控制模块13a与第二发光 控制模块13b的控制端还可以连接于不同的发光控制信号线，用于接收不同 的发光控制信号。可选的，第一发光控制模块13a包括第二晶体管T2，第二 晶体管T2的源极连接于第一发光控制模块13a的第一端，漏极连接于第一发 光控制模块13a的第二端；第二发光控制模块13a包括第三晶体管T3，第三 晶体管T3的源极连接于第二发光控制模块13b的第一端，漏极连接于第二发 光控制模块13b的第二端。

参考图2，图2是本发明实施例提供的另一种显示面板的像素电路示意图， 其中，显示面板包括像素电路10和发光元件20，像素电路10包括驱动模块 11、数据写入模块12、发光控制模块13；驱动模块11用于为发光元件20提 供驱动电流，驱动模块11包括驱动晶体管T0；数据写入模块12用于选择性 地为驱动晶体管T0提供数据信号Vdata；发光控制模块13用于选择性地允许 发光元件进入发光阶段，发光控制模块13的一端连接至第一电源信号端，用 于接收第一电源信号PVDD；其中，像素电路10还包括锁存模块16和第一 扫描信号线，第一扫描信号线用于接收第一扫描信号S1；锁存模块16连接于 驱动晶体管T0的栅极与第一扫描信号线之间，用于根据第一扫描信号S1调 控驱动晶体管T0的栅极电位。

可选的，本实施例中，驱动模块11的输入端与驱动晶体管T0的源极连 接，驱动模块11的输出端与驱动晶体管T0的漏极连接。可选的，如图1中 所示的像素电路中，驱动晶体管T0为NMOS晶体管；进一步地，驱动晶体 管T0可以为氧化物半导体型晶体管。

可选的，本实施例中，数据写入模块12的控制端连接于第二扫描信号线， 用于接收第二扫描信号S2，第二扫描信号S2控制数据写入模块12的开启和 关断；数据写入模块12的第一端连接于数据信号输入端，用于接收数据信号 Vdata，数据写入模块12的第二端连接于驱动模块11的输入端；可选的，数 据写入模块12包括第五晶体管T5，第五晶体管T5的源极连接于数据写入模 块12的第一端，第五晶体管T5的漏极连接于数据写入模块12的第二端。

可选的，本实施例中，发光控制模块13包括第一发光控制模块13a和第 二发光控制模块13b，第一发光控制模块13a的第一端连接于第一电源信号端， 用于接收第一电源信号PVDD，第一发光控制模块13a的第二端连接于驱动 模块11的输出端；第二发光控制模块13b的第一端连接于驱动模块11的输 入端，第二端连接于发光元件20。第一发光控制模块13a与第二发光控制模 块13b的控制端可以连接于同一发光控制信号线，用于接收发光控制信号EM， 如图2所示；在其他可选的实施方式中，第一发光控制模块13a与第二发光 控制模块13b的控制端还可以连接于不同的发光控制信号线，用于接收不同 的发光控制信号。可选的，第一发光控制模块13a包括第二晶体管T2，第二 晶体管T2的源极连接于第一发光控制模块13a的第一端，漏极连接于第一发 光控制模块13a的第二端；第二发光控制模块13a包括第三晶体管T3，第三 晶体管T3的源极连接于第二发光控制模块13b的第一端，漏极连接于第二发 光控制模块13b的第二端。

本发明实施例中，设置锁存模块，锁存模块连接于驱动晶体管的栅极与 第一扫描线之间，从而可以实现通过第一扫描信号来调控驱动晶体管的栅极 电位的作用，因驱动晶体管的栅极电位对于像素电路的正常工作具有非常重 要的作用，而在不同的阶段，驱动晶体管的栅极电位容易发生变化，因此， 本发明通过第一扫描信号与锁存模块的作用，能够有效地保持以及调控驱动 晶体管的栅极电位。

可选的，本实施例中，如图1所示，像素电路10还包括复位模块15和 补偿模块14，复位模块15连接于复位信号端与驱动晶体管T0的漏极之间， 用于为驱动晶体管T0的栅极提供复位信号，复位信号包括第一晶体管T1；补 偿模块14连接于驱动晶体管T0的栅极和漏极之间，用于补偿驱动晶体管T0 的阈值电压；初始化模块17，初始化模块17连接于初始化信号端与发光元件 20之间，用于选择性地为发光元件20提供初始化信号Vini。

可选的，第一晶体管T1的源极连接于复位信号端，漏极连接于驱动晶体 管T0的漏极。

可选的，补偿模块14的控制端连接于第三扫描信号线，用于接收第三扫 描信号S3，第三扫描信号S3控制补偿模块14的开启和关断；补偿模块14 包括第四晶体管T4，第四晶体管T4的源极连接于驱动晶体管T0的漏极，漏 极连接于驱动晶体管T0的栅极。可选的，第四晶体管T4可以为PMOS晶体 管或者NMOS晶体管，当第四晶体管T4为PMOS晶体管时，第三扫描信号 S3为低电平信号时，第四晶体管T4开启，第四晶体管T4可以为为低温多晶 硅晶体管；当第四晶体管T4为NMOS晶体管时，第三扫描信号S3为高电平 信号时，第四晶体管T4开启，第四晶体管T4可以为氧化物半导体晶体管。 后文中以第四晶体管T4为NMOS型的氧化物半导体晶体管为例进行说明。

可选的，初始化模块Vini包括第六晶体管T6，第六晶体管T6的源极连 接于初始化信号端，漏极连接于发光元件20。

图2中，复位模块15与补偿模块14以及初始化模块17的连接方式，均 与前一段描述相同，相同的描述，此处不再重复。需要注意的是，图1与图2 中，驱动晶体管T0的源极与漏极发生了互换，驱动晶体管T0与数据写入模 块11连接的一端为驱动晶体管T0的源极。

本实施例中，在一些实施方式中，复位模块15的控制端连接于第一扫描 信号线。也即，当第一扫描信号S1控制复位模块15开启时，在第一扫描信 号S1与锁存模块16的作用下，调控驱动晶体管T0的栅极电位达到第一状态； 当第一扫描信号线S1控制复位模块15关断时，在第一扫描信号S1与锁存模 块16的作用下，调控驱动晶体管T0的栅极电位达到第二状态。第一状态和 第二状态可以为电位抬高的状态或者电位拉低的状态，例如，当第一扫描信 号S1为低电平，复位模块15开启时，则第一状态为电位拉低的状态；当第 一扫描信号S1为高电平，复位模块15关断时，则第二状态为电位抬高的状 态。再例如，当第一扫描信号S1为高电平，复位模块15开启时，则第一状 态为电位抬高的状态；当第一扫描信号S1为低电平，复位模块15关断时， 则第二状态为电位拉低的状态。

本实施例中，在一些其他的实施方式中，初始化模块17的控制端连接至 第一扫描信号线。也即，当第一扫描信号S1控制初始化模块17开启时，在 第一扫描信号S1与锁存模块16的作用下，调控驱动晶体管T0的栅极电位达 到第三状态；当第一扫描信号线S1控制初始化模块17关断时，在第一扫描 信号S1与锁存模块16的作用下，调控驱动晶体管T0的栅极电位达到第四状 态。第三状态和第四状态可以为电位抬高的状态或者电位拉低的状态，例如， 当第一扫描信号S1为低电平，初始化模块17开启时，则第三状态为电位拉 低的状态；当第一扫描信号S1为高电平，初始化模块17关断时，则第四状 态为电位抬高的状态。再例如，当第一扫描信号S1为高电平，初始化模块17 开启时，则第三状态为电位抬高的状态；当第一扫描信号S1为低电平，初始 化模块17关断时，则第四状态为电位拉低的状态。

本实施例中，在一些另外的实施方式中，复位模块15的控制端与初始化 模块17的控制端均用于接收第一扫描信号S1，锁存模块16与复位模块15 的控制端所连接的第一扫描信号线和初始化模块17的控制端所连接的第一扫 描信号线中的任意一者连接。在这一实施方式中，复位模块15与初始化模块 16均接收第一扫描信号S1，当二者中的晶体管同为PMOS晶体管或者同为 NMOS晶体管时，则复位模块15与初始化模块16同时开启或者同时关闭， 这在面板中是允许的，因为像素电路的复位阶段与初始化阶段之间相互独立， 因此，二者可以同时进行，也可以不同时进行，在此种实施方式中，二者同 时进行，此时，可以共用第一扫描信号S1来控制，因此，面板中仅需要设置 一套用于产生第一扫描信号S1的移位寄存电路，即可以满足要求，从而简化 了面板结构和工艺。

本实施例中，可选的，像素电路的工作过程包括复位阶段和偏置阶段， 在复位阶段，复位模块15与补偿模块14开启，复位信号端为驱动晶体管T0 的栅极提供复位信号Vref；在偏置阶段，复位模块15开启，补偿模块14关 断，复位信号端为驱动晶体管T0的漏极提供偏置信号Vobs；即，复位模块 15复用为偏置模块，在偏置阶段起到提供偏置信号Vobs的作用。

因显示面板在发光阶段等非偏置阶段，驱动晶体管T0的源极接收第一电 源信号PVDD，驱动晶体管T0的栅极为在数据写入阶段写入的信号，因此， 对于驱动晶体管为PMOS晶体管的情形，在发光阶段，可能存在驱动晶体管 T0的栅极电位高于漏极电位的情形，而此时驱动晶体管为开启状态，这种情 形长期保持，会导致驱动晶体管T0的Id-Vg曲线发生偏移，从而导致驱动晶 体管T0的阈值电压发生偏移；对于驱动晶体管为NMOS晶体管的情形，在 发光阶段，因为驱动晶体管T0的漏极接收第一电源信号PVDD，而第一电源 信号PVDD通常为高电平信号，因此可能存在驱动晶体管T0的栅极电位低于 漏极电位的情形，而此时驱动晶体管为开启状态，这种情形长期保持，会导 致驱动晶体管T0的Id-Vg曲线发生偏移，从而导致驱动晶体管T0的阈值电 压发生偏移。因此，为了改善这种情形，需要加入偏置阶段，在偏置阶段， 调节驱动晶体管T0的栅极电位和漏极电位之间的电势差，减弱上述非偏置阶 段存在的问题，导致的驱动晶体管T0的阈值电压偏移的问题，保证显示均一 性。

在复位阶段，驱动晶体管T0的栅极接收复位信号，将复位阶段之前驱动 晶体管T0的栅极电位清除至复位信号，是为了将驱动晶体管T0在进行下一 步操作之前，将栅极电位进行重新归位，避免栅极残存的电位对下一步操作 造成影响。例如，在数据写入阶段之前，需要进行复位阶段，保证数据写入 阶段写入的信号不受其他信号的干扰。

可选的，本实施例中，驱动晶体管T0与第一晶体管T1均为PMOS晶体 管，在偏置阶段，第一扫描信号S1的电压低于偏置信号Vobs的电压；或者， 驱动晶体管T0与第一晶体管T1均为NMOS晶体管，在所述偏置阶段，第一 扫描信号S1的电压高于偏置信号Vobs的电压。

以复位模块15的控制端连接第一扫描信号线为例，其他情形的具体原理 同于此情形，可以参考。参考图1，当驱动晶体管T0与第一晶体管T1均为 PMOS晶体管时，在偏置阶段，第一扫描信号S1为低电平信号，在第一扫描 信号S1的作用下，复位模块15开启，偏置信号Vobs写入驱动晶体管T0的 漏极，如前面所述，偏置阶段的目的为调整非偏置阶段驱动晶体管的栅极电 位与漏极电位之间的电势差，例如，可以缩小电势差，甚至逆转电势差，因此，漏极电位需要一个较高的电位，而栅极电位需要一个较低的电位，才能 实现此目的，故而，本实施例中，偏置信号Vobs为高电平信号，第一扫描信 号S1为低电平信号，偏置信号Vobs抬高驱动晶体管T0的漏极电位，第一扫 描信号S1通过锁存模块16的作用，拉低驱动晶体管T0的栅极电位，从而实 现了驱动晶体管T0的栅极电位和漏极电位的两方面调节，有利于提升偏置效 果。

以复位模块15的控制端连接第一扫描信号线为例，其他情形的具体原理 同于此情形，可以参考。参考图2，当驱动晶体管T0与第一晶体管T1均为 NMOS晶体管时，在偏置阶段，第一扫描信号S1为高电平信号，在第一扫描 信号S1的作用下，复位模块15开启，偏置信号Vobs写入驱动晶体管T0的 漏极，如前面所述，偏置阶段的目的为调整非偏置阶段驱动晶体管的栅极电 位与漏极电位之间的电势差，例如，可以缩小电势差，甚至逆转电势差，因此，漏极电位需要一个较低的电位，而栅极电位需要一个较高的电位，才能 实现此目的，故而，本实施例中，偏置信号Vobs为低电平信号，第一扫描信 号S1为高电平信号，偏置信号Vobs拉低驱动晶体管T0的漏极电位，第一扫 描信号S1通过锁存模块16的作用，抬高驱动晶体管T0的栅极电位，从而实 现了驱动晶体管T0的栅极电位和漏极电位的两方面调节，有利于提升偏置效 果。

可选的，本实施例中，驱动晶体管为PMOS晶体管，在偏置阶段，驱动 晶体管T0的漏极电压大于驱动晶体管T0的栅极电压；或者，驱动晶体管为 NMOS晶体管，在偏置阶段，驱动晶体管T0的漏极电压小于驱动晶体管T0 的栅极电压。

如前所述，对于驱动晶体管为PMOS晶体管的情形，发光阶段等非偏置 阶段，驱动晶体管T0开启时，可能存在驱动晶体管T0的栅极电位大于漏极 电位的情形，导致驱动晶体管T0的阈值电压偏移，因此，如果在偏置阶段， 设置驱动晶体管的漏极电压大于栅极电压，则能够有效地抵消非偏置阶段的 上述问题。类似地，对于驱动晶体管为NMOS晶体管的情形，发光阶段等非 偏置阶段，驱动晶体管T0开启时，可能存在驱动晶体管T0的栅极电位低于 漏极电位的情形，导致驱动晶体管T0的阈值电压偏移，因此，如果在偏置阶 段，设置驱动晶体管的漏极电压小于栅极电压，则能够有效地抵消非偏置阶 段的上述问题。

下述实施例通过以图1中所示的驱动晶体管为PMOS晶体管的情形为例， 对像素电路的工作时序进行说明。需要注意的是，其他实施方式，如以图2 中所示的驱动晶体管为NMOS晶体管的情形，其前置阶段中的各个阶段时间 的关系，同样满足示例中的各种情形，相同的内容，本实施例不再重复描述。

参考图3-图5，图3是图1所示像素电路的工作时序图之一，图4是图1 所示像素电路的工作时序图之二，图5是图1所示像素电路的工作时序图之 三。其中，显示面板的一帧画面时间内，像素电路的工作过程包括前置阶段 和发光阶段；其中，在至少一帧画面时间内，像素电路的前置阶段包括偏置 阶段。为了方便描述，本实施例中，将复位信号端接收的信号统称为V0。

如图3所示，前置阶段还包括复位阶段；复位阶段结束后，像素电路进 入偏置阶段，在偏置阶段开始时，驱动晶体管T0的栅极电位为复位信号Vref。 在此种情形下，偏置阶段开始时，已经对驱动晶体管T0的栅极电位进行复位 处理，如果驱动晶体管T0是PMOS晶体管，则栅极电位复位为低电平信号， 那么在偏置阶段，驱动晶体管T0的漏极接收高电平的偏置信号Vobs，实现了 栅极电位和漏极电位的双方面调节；如果驱动晶体管T0是NMOS晶体管， 则栅极电位复位为高电平信号，那么在偏置阶段，驱动晶体管T0的漏极接收 低电平的偏置信号Vobs，实现了栅极电位和漏极电位的双方面调节。

在另一些实施方式中，在偏置阶段开始之前，驱动晶体管T0的栅极电位 不等于复位信号Vref。

如图4所示，其中，像素电路在发光阶段结束，进入前置阶段后，复位 模块15开启，补偿模块14保持关断，进入偏置阶段。此时，发光阶段结束， 进入前置阶段后，就进入偏置阶段，而没有经过复位阶段，驱动晶体管T0的 栅极电位不等于复位信号Vref，一般来说，对于PMOS晶体管，复位信号为 低电平信号，当驱动晶体管T0的栅极电位不等于复位信号时，则栅极电位比 复位信号高，那么此时进入偏置阶段后，就会导致栅极电位高，难以减小栅极与漏极之间的电势差，或者逆转栅极与漏极之间的电势差。那么此时，设 置锁存模块16后，因第一晶体管T1也为PMOS晶体管，则偏置阶段第一晶 体管T1开启，第一扫描信号S1为低电平信号，在第一扫描信号S1与锁存模 块16的作用下，拉低驱动晶体管栅极的电位，使得在偏置阶段调节驱动晶体 管漏极电压的同时，对栅极电压也进行调节，达到了两方面调节的目的，有 助于提升偏置效果。

如图4和5所示，前置阶段还包括数据写入阶段，在数据写入阶段，数 据写入模块12、驱动模块11、补偿模块14均开启，数据信号Vdata写入驱动 晶体管T0的栅极；前置阶段的至少一个偏置阶段在数据写入阶段之后进行。 数据写入阶段，数据信号Vdata写入驱动晶体管T0的栅极，导致驱动晶体管 T0的栅极电位相对较高，在其后，进行偏置阶段，因为栅极电位高，也会导 致难以减小栅极与漏极之间的电势差，或者逆转栅极与漏极之间的电势差。 那么此时，设置锁存模块16后，因第一晶体管T1也为PMOS晶体管，则偏 置阶段第一晶体管T1开启，第一扫描信号S1为低电平信号，在第一扫描信 号S1与锁存模块16的作用下，拉低驱动晶体管栅极的电位，使得在偏置阶 段调节驱动晶体管漏极电压的同时，对栅极电压也进行调节，达到了两方面 调节的目的，有助于提升偏置效果。

如图4所示，前置阶段可以包括N个偏置阶段，其中N≥1；图4中示出 了两个偏置阶段，但也可以为一个或者三个，以及三个以上的情形。图4中， 前置阶段包括第一偏置阶段与第二偏置阶段；第一偏置阶段在数据写入阶段 之前进行，第二偏置阶段在数据写入阶段之后进行；其中，第一偏置阶段的 时间长度长于第二偏置阶段的时间长度。其中，第一前置阶段可以作为一个 主偏置阶段，第二偏置阶段可以作为一个辅偏置阶段，第一前置阶段主要起 到偏置的作用，主要承担着抵消非偏置阶段的阈值电压偏差的问题，但是为 了防止第一个偏置阶段的偏置效果不彻底，可以设置其他的补充偏置阶段， 来充分补充偏置效果。

可选的，本实施例中，如图1所示，锁存模块16包括第一电容C1，第 一电容C1的第一极板连接至驱动晶体管T0的栅极、第二极板连接至第一扫 描信号线。因电容具有充电和放电的作用，因此可以作为锁存模块，起到一 个节点对于另一个节点的电位的调控作用，而且电容无需再单独设置控制端 进行控制，简化了像素电路的结构和工艺。

可选的，像素电路还包括第二电容C2；第二电容C2的一个极板连接于 驱动晶体管T0的栅极，用于存储传输至驱动晶体管T0栅极的数据信号。如 图1所示，第二电容C2的一个极板连接于驱动晶体管T0的栅极，另一个极 板连接于第一电源信号端，用于存储数据信号Vdata。如图2所示，第二电容 C2的一个极板连接于驱动晶体管T0的栅极，另一个极板连接于发光元件20， 用于存储数据信号。

在本实施例中，可选的，第一电容C1的电容值小于第二电容C2的电容 值。因第二电容C2的作用为存储写入驱动晶体管T0栅极的数据信号Vdata， 而写入驱动晶体管T0栅极的数据信号Vdata为决定发光阶段驱动晶体管T0 中产生的驱动电流的一个决定因素之一，因此，需要通过具有较强存储能力 的电容，在数据写入阶段，将驱动晶体管T0的信号进行充分存储；而偏置阶 段，目前是为了调整驱动晶体管T0的栅极电位与漏极电位之间的电势差，因 此，从精确存储数据的角度来说，对于第二电容的存储能力的需求大于对于 第一电容的存储能力的需求，因此，本实施例中，设置第一电容C1的电容值 小于第二电容C2的电容值。

进一步地，可选的，第一电容C1的电容值和第二电容C2的电容值之间 满足：C2×1/8≤C1≤C2×1/4。本申请的发明人发现，当C2×1/8≤C1≤C2 ×1/4时，第一电容C1的电容值即可满足偏置阶段的需求，且能够避免因第 一电容C1的电容值过大，而导致像素电路的负载增加，影响第一扫描信号线 的信号传输的问题。

参考图6，图6是本发明另一实施例提供的一种显示面板的像素电路示意 图，其中，显示面板包括像素电路10和发光元件20；像素电路10包括驱动 模块11、数据写入模块12、发光控制模块13、补偿模块14、复位模块15； 驱动模块11用于为发光元件20提供驱动电流，驱动模块11包括驱动晶体管 T0；数据写入模块12用于选择性地为驱动晶体管T0提供数据信号Vdata；发 光控制模块13用于选择性地允许发光元件20进入发光阶段，发光控制模块 13的一端连接至第一电源信号端，用于接收第一电源信号PVDD；补偿模块 14连接于驱动晶体管T0的栅极和漏极之间，用于补偿驱动晶体管T0的阈值 电压；复位模块15连接于驱动晶体管T0的漏极与复位信号端之间，用于为 驱动晶体管的栅极提供复位信号；其中，复位模块15复用为偏置模块；像素 电路的工作过程包括复位阶段和偏置阶段，在复位阶段，补偿模块14与复位 模块15开启，复位信号端为驱动晶体管T0的栅极提供复位信号Vref；在偏 置阶段，补偿模块14关断，复位模块15开启，复位信号端为驱动晶体管T0 的漏极提供偏置信号Vobs；像素电路还包括锁存模块16和复位信号线，复位 信号线用于为复位信号端提供复位信号Vref或者偏置信号Vobs，锁存模块16 连接于驱动晶体管T0的栅极与复位信号线之间。

可选的，本实施例中，驱动模块11的输入端与驱动晶体管T0的源极连 接，驱动模块11的输出端与驱动晶体管T0的漏极连接。可选的，如图1中 所示的像素电路中，驱动晶体管T0为PMOS晶体管；进一步地，驱动晶体管 T0可以为低温多晶硅型晶体管。

可选的，本实施例中，数据写入模块12的控制端连接于第二扫描信号线， 用于接收第二扫描信号S2，第二扫描信号S2控制数据写入模块12的开启和 关断；数据写入模块12的第一端连接于数据信号输入端，用于接收数据信号 Vdata，数据写入模块12的第二端连接于驱动模块11的输入端；可选的，数 据写入模块12包括第五晶体管T5，第五晶体管T5的源极连接于数据写入模 块12的第一端，第五晶体管T5的漏极连接于数据写入模块12的第二端。

可选的，本实施例中，发光控制模块13包括第一发光控制模块13a和第 二发光控制模块13b，第一发光控制模块13a的第一端连接于第一电源信号端， 用于接收第一电源信号PVDD，第一发光控制模块13a的第二端连接于驱动 模块11的输入端；第二发光控制模块13b的第一端连接于驱动模块11的输 出端，第二端连接于发光元件20。第一发光控制模块13a与第二发光控制模 块13b的控制端可以连接于同一发光控制信号线，用于接收发光控制信号EM， 如图1所示；在其他可选的实施方式中，第一发光控制模块13a与第二发光 控制模块13b的控制端还可以连接于不同的发光控制信号线，用于接收不同 的发光控制信号。可选的，第一发光控制模块13a包括第二晶体管T2，第二 晶体管T2的源极连接于第一发光控制模块13a的第一端，漏极连接于第一发 光控制模块13a的第二端；第二发光控制模块13a包括第三晶体管T3，第三 晶体管T3的源极连接于第二发光控制模块13b的第一端，漏极连接于第二发 光控制模块13b的第二端；

可选的，本实施例中，像素电路10还包括复位模块15和补偿模块14， 复位模块15连接于复位信号端与驱动晶体管T0的漏极之间，用于为驱动晶 体管T0的栅极提供复位信号，复位信号包括第一晶体管T1；补偿模块14连接 于驱动晶体管T0的栅极和漏极之间，用于补偿驱动晶体管T0的阈值电压； 初始化模块17，初始化模块17连接于初始化信号端与发光元件20之间，用 于选择性地为发光元件20提供初始化信号Vini。

可选的，第一晶体管T1的源极连接于复位信号端，漏极连接于驱动晶体 管T0的漏极。

可选的，补偿模块14的控制端连接于第三扫描信号线，用于接收第三扫 描信号S3，第三扫描信号S3控制补偿模块14的开启和关断；补偿模块14 包括第四晶体管T4，第四晶体管T4的源极连接于驱动晶体管T0的漏极，漏 极连接于驱动晶体管T0的栅极。可选的，第四晶体管T4可以为PMOS晶体 管或者NMOS晶体管，当第四晶体管T4为PMOS晶体管时，第三扫描信号 S3为低电平信号时，第四晶体管T4开启，第四晶体管T4可以为为低温多晶 硅晶体管；当第四晶体管T4为NMOS晶体管时，第三扫描信号S3为高电平 信号时，第四晶体管T4开启，第四晶体管T4可以为氧化物半导体晶体管。 后文中以第四晶体管T4为NMOS型的氧化物半导体晶体管为例进行说明。

可选的，初始化模块Vini包括第六晶体管T6，第六晶体管T6的源极连 接于初始化信号端，漏极连接于发光元件20。

本实施例中，驱动晶体管的栅极通过锁存模块与复位信号线连接，因复 位信号线负责为复位信号端提供复位信号或者偏置信号，而因功能及作用的 差异，复位信号与偏置信号的电压有所差异，导致复位信号端的信号在复位 信号与偏置信号之间转换时，会有电压的跳变，本实施例中，利用此电压的 跳变，来实现当驱动晶体管的栅极电压变动时，保持驱动晶体管的栅极电位。

可选的，本实施例中，驱动晶体管T0为PMOS晶体管，偏置信号Vobs 的电压高于复位信号Vref的电压；或者，驱动晶体管T0为NMOS晶体管， 偏置信号Vobs的电压低于复位信号Vref的电压。因显示面板在发光阶段等非 偏置阶段，驱动晶体管T0的源极接收第一电源信号PVDD，驱动晶体管T0 的栅极为在数据写入阶段写入的信号，因此，对于驱动晶体管为PMOS晶体 管的情形，在发光阶段，可能存在驱动晶体管T0的栅极电位高于漏极电位的 情形，而此时驱动晶体管为开启状态，这种情形长期保持，会导致驱动晶体 管T0的Id-Vg曲线发生偏移，从而导致驱动晶体管T0的阈值电压发生偏移； 因此，为了改善这种情形，需要加入偏置阶段，在偏置阶段，调节驱动晶体 管T0的栅极电位和漏极电位之间的电势差，减弱上述非偏置阶段存在的问题， 导致的驱动晶体管T0的阈值电压偏移的问题，保证显示均一性。而减弱上述 问题，对于PMOS晶体管，则需要在偏置阶段适当增大驱动晶体管T0的漏极电位，因此，偏置信号Vobs为相对较高的电平，而复位信号Vref是为了驱动 晶体管T0的栅极复位而设置，一般来说，对于PMOS晶体管，复位信号Vref 为相对较低的电平。对于NMOS晶体管，则需要在偏置阶段适当减小驱动晶 体管T0的漏极电位，因此，偏置信号Vobs为相对较低的电平，而复位信号 Vref是为了驱动晶体管T0的栅极复位而设置，一般来说，对于NMOS晶体 管，复位信号Vref为相对较高的电平。

参考图7和图8，图7是图6所示的像素电路的工作时序示意图之一，图 8是图6所示的像素电路的工作时序示意图之二。可选的，如图7所示，像素 电路10的工作过程包括数据写入阶段，在数据写入阶段，数据写入模块12、 驱动模块11、补偿模块14均开启，数据信号Vdata写入驱动晶体管T0的栅 极；其中，在数据写入阶段结束时，补偿模块14关断的同时，复位信号端的 信号V0由复位信号Vref转变为偏置信号Vobs；或者，如图8所示，在数据 写入阶段结束时，补偿模块14关断，经过第一间隔阶段后，复位信号端的信 号V0由复位信号Vref转变为偏置信号Vobs。

在数据写入阶段，数据信号Vdata写入驱动晶体管T0的栅极，在数据写 入阶段结束时，补偿模块14关断，也即第三扫描信号S3出现下降沿，这一 过程可能会导致刚刚写入数据信号的驱动晶体管T0的栅极电位不稳定，可能 存在电位被拉低的问题。那么，本实施例中，驱动晶体管T0的栅极与复位信 号线之间设置锁存模块16，通过在第三扫描信号S3的下降沿来临的同时或者 间隔一第一间隔阶段后，让复位信号端的信号V0出现上升沿，将驱动晶体管 T0的栅极电位抬高，抵消第三扫描信号S3的下降沿导致的问题，从而保持 数据信号Vdata写入之后驱动晶体管T0的栅极电位，保证后续发光阶段中的 驱动电流的稳定。

可选的，第一间隔阶段的时间长度短于数据写入阶段的时间长度，如前 面所述，因复位信号端的信号V0的跳变是为了抵消第三扫描信号S3的下降 沿导致的驱动晶体管T0的栅极电位不稳定的问题，因此，如果第一间隔阶段 的时间长度太长，则导致V0的跳变不能较好地实现这一目的。而数据写入阶 段，需要持续将数据信号Vdata写入驱动晶体管T0的栅极，需要一定的时间 长度，因此，本实施例中设计如上。

可选的，本实施例中，如图8所示，复位信号端的信号V0由复位信号 Vref转变为偏置信号Vobs的同时，第一扫描信号S1出现下降沿，复位模块 15开启，像素电路10进入偏置阶段；或者，如图7所示，复位信号端的信号 V0由复位信号Vref转变为偏置信号Vobs后，经过第二间隔阶段后，第一扫 描信号S1出现下降沿，复位模块15开启。信号同时跳变，可以缩短像素电 路工作过程的前置阶段的时间，从而有利于实现高频显示，而信号的跳变之 间间隔第二间隔阶段，则可以为驱动晶体管提供一定的缓冲时间，有助于提 升驱动晶体管的稳定性。具体如何设定，可以视具体的情形而定。可选的， 第二间隔阶段的时间长度小于偏置阶段的时间长度，因为第二间隔阶段仅用 于过渡，因此，无需较长时间，而偏置阶段需要一定的时间，才能实现偏置 效果

如图7和图8所示，其中，显示面板的一帧画面时间内，像素电路的工 作过程包括前置阶段和发光阶段；其中，在至少一帧画面时间内，像素电路 的前置阶段包括偏置阶段。

前置阶段的至少一个偏置阶段在数据写入阶段之后进行，如前面所述， 因复位信号端的信号V0的跳变主要是为了抵消第三扫描信号S3在数据写入 之后的下降沿的变化，而复位信号端的信号V0由低电平的复位信号Vref跳 变为高电平的偏置信号Vobs之后，第一扫描信号S1控制复位模块15开启， 则像素电路进入一个偏置阶段。

参考图9，图9是图6中的像素电路的工作时序示意图之三，其中，前置 阶段可以包括N个偏置阶段，其中N≥1；图9中示出了两个偏置阶段，但也 可以为一个或者三个，以及三个以上的情形。图9中，前置阶段包括第一偏 置阶段与第二偏置阶段；第一偏置阶段在数据写入阶段之前进行，第二偏置 阶段在数据写入阶段之后进行；其中，第一偏置阶段的时间长度长于第二偏 置阶段的时间长度。其中，第一前置阶段可以作为一个主偏置阶段，第二偏 置阶段可以作为一个辅偏置阶段，第一前置阶段主要起到偏置的作用，主要 承担着抵消非偏置阶段的阈值电压偏差的问题，但是为了防止第一个偏置阶 段的偏置效果不彻底，可以设置其他的补充偏置阶段，来充分补充偏置效果。

可选的，本实施例中，锁存模块16包括第一电容C1，第一电容C1的第 一极板连接至驱动晶体管T0的栅极、第二极板连接至复位信号线。因电容具 有充电和放电的作用，因此可以作为锁存模块，起到一个节点对于另一个节 点的电位的调控作用，而且电容无需再单独设置控制端进行控制，简化了像 素电路的结构和工艺。

可选的，像素电路还包括第二电容C2；第二电容C2的一个极板连接于驱 动晶体管T0的栅极，用于存储传输至驱动晶体管T0栅极的数据信号。如图 6所示，第二电容C2的一个极板连接于驱动晶体管T0的栅极，另一个极板 连接于第一电源信号端，用于存储数据信号。

在本实施例中，可选的，第一电容C1的电容值小于第二电容C2的电容 值。因第二电容C2的作用为存储写入驱动晶体管T0栅极的数据信号Vdata， 而写入驱动晶体管T0栅极的数据信号Vdata为决定发光阶段驱动晶体管T0 中产生的驱动电流的一个决定因素之一，因此，需要通过具有较强存储能力 的电容，在数据写入阶段，将驱动晶体管T0的信号进行充分存储；而第一电 容C1主要用于稳定驱动晶体管T0的栅极电位，因此，从精确存储数据的角 度来说，对于第二电容C2的存储能力的需求大于对于第一电容C1的存储能 力的需求，因此，本实施例中，设置第一电容C1的电容值小于第二电容C2 的电容值。

进一步地，可选的，第一电容C1的电容值和第二电容C2的电容值之间 满足：C2×1/8≤C1≤C2×1/4。本申请的发明人发现，当C2×1/8≤C1≤C2 ×1/4时，第一电容C1的电容值即可满足偏置阶段的需求，且能够避免因第 一电容C1的电容值过大，而导致像素电路的负载增加，影响复位信号线的信 号传输的问题。

因本申请的前述实施例中，主要是在像素电路中增加了锁存模块，起到 了提升偏置阶段的效果或者稳定驱动晶体管栅极电位的效果，关于偏置阶段 以及像素电路相关的工作过程，通过下文部分进行详细描述。

参考图1-图9，本实施例中，可选的，本实施例中，像素电路10的工作 过程还包括至少一非偏置阶段；在偏置阶段，驱动晶体管T0的栅极电压为 Vg1，源极电压为Vs1，漏极电压为Vd1；在非偏置阶段，驱动晶体管的栅极 电压为Vg2，源极电压为Vs2，漏极电压为Vd2。

在一些实施方式中，|Vg1-Vd1|＜|Vg2-Vd2|。此处，通过设置|Vg1-Vd1| ＜|Vg2-Vd2|，使得偏置阶段驱动晶体管T0的栅极电压与漏极电压之间的差 值，小于非偏置阶段驱动晶体管T0的栅极电压与漏极电压之间的差值，从而 有利于缓解驱动晶体管T0的阈值电压偏移现象。

在另一些实施方式中，(Vg1-Vd1)×(Vg2-Vd2)＜0。此处，通过设置 (Vg1-Vd1)×(Vg2-Vd2)＜0，使得原本在非偏置阶段时驱动晶体管T0的 栅极电位与漏极电位之间的电势差，在偏置阶段时，发生了逆转，从而有效 地平衡非偏置阶段所引起的驱动晶体管T0的阈值电压偏移的问题。

进一步可选的，Vd1-Vg1＞Vg2-Vd2＞0。此处，设置Vd1-Vg1＞Vg2-Vd2 ＞0，通过设置较大的(Vd1-Vg1)的差值，能够使得非偏置阶段驱动晶体管T0的栅极电位和漏极电位之间的电势差，在偏置阶段，以另一个更大的逆转 电势差来平衡，从而有利于缩短偏置阶段的时间。

另外，可选的，若偏置阶段的时间长度为t1，非偏置阶段的时间长度为 t2，则其中，(∣Vg1-Vd1∣﹣∣Vg2-Vd2∣)×(t1-t2)＜0。此处，设置当 ∣Vg1-Vd1∣大于∣Vg2-Vd2∣时，即偏置所用的逆转电势差更大，因此，可 设置偏置阶段的时间短于非偏置阶段；反之，若∣Vg1-Vd1∣小于∣Vg2-Vd2 ∣，即偏置所用的逆转电势差更小，则可设置偏置阶段的时间长于非偏置阶 段。上述设计的目的在于，在偏置阶段，将非偏置阶段所产生的驱动晶体管 阈值电压偏移的问题充分抵消，同时，避免偏置阶段过度进行而带来其他的 问题。

在前述实施方式中，可选的，非偏置阶段为显示面板的发光阶段，因为 发光阶段，驱动晶体管T0为发光元件20提供驱动电流，如图2至图5所示 的像素电路中，在发光元件20发光阶段之前，会先给驱动晶体管T0的栅极 写入数据信号Vdata，直至驱动晶体管T0的栅极电位为(Vdata-Vth)，此后， 进入发光阶段，因此，发光阶段，驱动晶体管T0的栅极电位为一个相对较高 的电位，在一些情形下，发光阶段，例如驱动晶体管T0的源极电位为4.6V，栅极电位为3V，漏极电位为1V，因此，在发光阶段，驱动晶体管T0开启， 但是栅极电位高于漏极电位，会导致Id-Vg曲线发生偏移，导致驱动晶体管 T0的阈值电压Vth发生偏移。因此，本实施例中，设定发光阶段为一个非偏 置阶段，来解决发光阶段所带来的上述技术问题。

参考图3-图5，其中，可选的，如图3所示，在一帧画面时间内，包括前 置阶段和发光阶段，前置阶段依序包括复位阶段和偏置阶段，在复位阶段， 第一扫描信号S1控制复位模块15开启，此处复位模块15中的第一晶体管 T1可以为PMOS晶体管或者NMOS晶体管，NMOS晶体管可以为氧化物半 导体晶体管，图中以为PMOS晶体管为例；第三扫描信号S3控制补偿模块14开启，此处，补偿模块14中的第四晶体管T4可以为PMOS晶体管或者 NMOS晶体管，NMOS晶体管可以为氧化物半导体晶体管，图中以NMOS晶 体管为例；此时，复位信号端通过开启的复位模块15与补偿模块14为驱动 晶体管T0的栅极提供复位信号Vref，V0此时为Vref，为相对较低的低电平 信号。

复位阶段结束时，补偿模块14关断，此处，可选的，在补偿模块14关 断的同时，即第三扫描信号S3的下降沿，同时，复位信号端的V0信号由低 电平的Vref上升为相对较高的高电平信号Vobs，此时，复位模块15保持开 启，像素电路进入偏置阶段，复位信号端为驱动晶体管T0的漏极提供偏置信 号Vobs。此处，通过设置复位阶段结束的同时，即进行偏置阶段，能够缩短 前置阶段的时间长度。

另外，可选的，如图3所示，复位阶段结束时，补偿模块14先关断，复 位信号端的V0信号经过一时间间隔后，再由低电平的Vref上升为相对较高 的高电平信号Vobs，复位模块15保持开启，像素电路10进入偏置阶段。此 处，在复位阶段与偏置阶段之间设置一时间间隔，是为了避免信号多个信号 同时转换，导致驱动晶体管不稳定，通过时间间隔稳定驱动晶体管，再进行 下一步操作，能够提升像素电路的稳定性。可选的，这一时间间隔的时间长度短于复位阶段的时间长度，或者这一时间间隔的时间长度短于偏置阶段的 时间长度，因为，这一时间间隔仅为稳定驱动晶体管而设置，因此，无需过 长时间。

可选的，如图4所示，在复位阶段结束后，复位模块15关断，补偿模块 14保持开启一段时间间隔，经过一段时间间隔后，补偿模块14关断，同时， 或者在此后，复位模块15再次开启，并且，在此同时，或者在此之前，复位 信号端的V0信号由低电平的Vref上升为相对较高的高电平信号Vobs，像素 电路进入偏置阶段。在此过程中，若各个信号同时转变，则会有利于缩短前 置阶段的时间，而若各个信号转变的时间之间有时间间隔，则有利于驱动晶体管的稳定。具体如何设计，可以按照具体的情形灵活设定。

可选的，如图4所示，在复位阶段结束后，在复位模块15关断至补偿模 块14关断之间的时间段，还包括数据写入阶段，复位阶段结束后，第二扫描 信号S2控制数据写入模块12开启，数据信号Vdata通过开启的数据写入模 块12与驱动模块11和补偿模块14，写入驱动晶体管T0的栅极，在数据写入 阶段结束之后，补偿模块14关断，复位模块15再次开启，进行偏置阶段。

可选的，本实施例中，前述的复位阶段的时间长度短于偏置阶段的时间 长度，因为复位阶段的目的是将复位信号写入驱动晶体管的栅极，则无需过 长时间，而偏置阶段是用于将非偏置阶段的阈值电压偏移抵消，因此，需要 一定的时间长度，才能够达到效果，故而有此设定。另外，如图4所示的情 形，数据写入阶段的时间长度也短于偏置阶段的时间长度，因数据写入阶段 的目的是将数据信号写入驱动晶体管的栅极，不需要过长时间，而偏置阶段 是用于将非偏置阶段的阈值电压偏移抵消，因此，需要一定的时间长度，才 能够达到效果，故而有此设定。

前述实施例中，在偏置阶段之前设置复位阶段，是通过复位信号Vref先 将驱动晶体管T0的栅极电位复位至较低的低电平信号，然后通过偏置信号 Vobs将驱动晶体管T0的漏极电位抬升至较高的高电平信号，达到了在偏置阶 段，一方面拉低驱动晶体管T0的栅极电位，另一方面抬高驱动晶体管T0的 漏极电位的目的，从两个方面来分别调整，从而更有利于改善驱动晶体管T0 的栅极与漏极之间的电势差，提升偏置阶段的效果，充分抵消非偏置阶段驱 动晶体管T0的阈值电压偏移。

参考图5，可选的，本实施例的前置阶段包括N个偏置阶段，N≥1；N 个偏置阶段中的任意相邻的两个偏置阶段之间包括中间阶段，前述实施方式 中的复位阶段，可以位于偏置阶段开始时的第一个偏置阶段之前，即先对驱 动晶体管T0的栅极进行复位，然后再开始偏置阶段。另外，可选的，复位阶 段也可以位于任意相邻的两个偏置阶段之间的中间阶段，如第一个偏置阶段 与第二个偏置阶段之间的中间阶段，或者第二个偏置阶段与第三个偏置阶段 之间的中间阶段，等等；即前置阶段开始时，先进行至少一个偏置阶段，然 后再进行复位阶段。另外，可选的，复位阶段还可以位于前置阶段的最后一 个偏置阶段之后，即位于发光阶段之前，在此种情况下，需要注意的是，复 位阶段后必须进行数据写入阶段，然后再进入发光阶段。而在前述其他实施 方式中，复位阶段后可以进行数据写入阶段，也可以不进行数据写入阶段而 直接进入偏置阶段，视具体情形而定。

示例性地，图5中示出了两个偏置阶段，但实际情况不限于两个。如图5 所示，可选的，前置阶段中，任意两个偏置阶段的时间长度可以不相等，比 如，第一个偏置阶段的时间长度大于其他偏置阶段的时间长度，可以这样理 解，第一个偏置阶段为主偏置阶段，主要承担着抵消非偏置阶段的阈值电压 偏差的问题，但是为了防止第一个偏置阶段的偏置效果不彻底，可以设置其 他的补充偏置阶段，来充分补充偏置效果。在此基础上，可以设置，前置阶 段中，偏置阶段的时间长度依序减小，从而可以利用在后的偏置阶段补充在 前的偏置阶段的偏置效果不充分的情况。基于同样的构思，还可以相反地设 置，如，最后一个偏置阶段的时间长度大于其他的偏置阶段的时间长度，特 别地，前置阶段中，偏置阶段的时间长度依序增大，可以通过逐个时间长度 逐渐增大的偏置阶段，来逐渐实现偏置效果。另外，综合前述构思，还可以 设置中间某一个偏置阶段的时间长度大于第一个偏置阶段的时间长度，也大 于第二个偏置阶段的时间长度，即利用收尾的偏置阶段作为补充，而中间的一个偏置阶段为主偏置阶段。

可选的，本实施例中，显示面板的一个数据写入周期共包括S帧刷新画 面，包括数据写入帧和保持帧，S＞0；数据写入帧包括数据写入阶段，在数 据写入阶段，数据写入模块为驱动晶体管的栅极写入数据信号；保持帧不包 含数据写入阶段。

在本实施例的一种实施方式中，至少一数据写入帧的前置阶段包括偏置 阶段，在此情形下，可以参考图4所示，数据写入阶段可以在偏置阶段之前 进行，也可以在偏置阶段之后进行，还可以在相邻的两个偏置阶段之间进行。 在数据写入阶段在偏置阶段之前进行时，只要保证在偏置阶段补偿模块14关 断，数据信号Vdata锁存在驱动晶体管T0的栅极即可。

可选的，在此种实施方式中，如前置阶段的时间长度为T11，前置阶段中 的所有偏置阶段的时间总和为T22，经过发明人的验证，发现当T22≤2/3× T11时，可以避免偏置阶段占用前置阶段太长时间，而导致前置阶段时间增长， 而导致显示面板的刷新频率降低而影响显示效果。

在本实施例的另一种实施方式中，至少一保持帧的前置阶段包括偏置阶 段，在此情形下，前置阶段可以包括偏置阶段，且不包括数据写入阶段，可 选的，前置阶段还可以包括复位阶段，如图3所示，也可以不包括复位阶段， 直接进行偏置阶段。此种情形下，如前置阶段的时间长度为T11，前置阶段中 的所有偏置阶段的时间总和为T22，经过发明人的验证，可以使得T22等于 T11，即整个前置阶段均为偏置阶段，或者T22≥2/3×T11，使得充分利用前 置阶段的时间进行偏置阶段，从而避免前置阶段过长，且能够起到较好的偏 置效果。

需要说明的是，本实施例中，可以仅数据写入帧的前置阶段包括偏置阶 段，而保持帧的前置阶段不包括偏置阶段，此时，如果可以仅利用数据写入 帧，即解决偏置问题，则可以无需在保持帧内设置偏置阶段。也可以仅保持 帧的前置阶段包括偏置阶段，而数据写入帧的前置阶段不包括偏置阶段，因 数据写入帧还承担着复位阶段以及数据写入阶段等工作，因此，如果保持帧 可以完全承担偏置阶段的工作，则可以不用在数据写入帧设置偏置阶段，以 简化数据写入帧的时序。

在本实施例的再一种实施方式中，还可以选至少一保持帧的前置阶段和 至少一数据写入帧的前置阶段均包含偏置阶段，如此设置，能够通过保持帧 和数据写入帧共同承担偏置阶段的工作，保证偏置阶段的效果。可选的，保 持帧中的偏置阶段的时间长度可以长于数据写入帧中的至少一个偏置阶段的 时间长度，如前面所述，保持帧的前置阶段不包含数据写入阶段，因此其时 序相对来说较简单，可以使得保持帧中的偏置阶段时间较长一些，数据写入 帧中的至少一个偏置阶段时间较短一些，从而避免数据写入帧的前置阶段时间过长。在此基础上，还可设置保持帧中的偏置阶段的时间长度的总和大于 等于数据写入帧中的偏置阶段的时间长度的总和。进一步地，可选的，保持 帧中的偏置阶段的时间长度长于数据写入帧中的任一个偏置阶段的时间长 度，以充分避免数据写入帧的前置阶段时间过长。

另外，本实施例中，如图3以及前述描述中所示，初始化模块17的开启 时间，即像素电路的初始化阶段，可以与偏置阶段不交叠，也可以与偏置阶 段部分交叠，初始化阶段可以与偏置阶段同时结束，或者初始化阶段在偏置 阶段之前或者之后结束均可，可以是具体的情形而定。

此外，在本实施例中，显示面板还可以包括集成芯片，集成芯片用于为 像素电路提供所需的驱动信号，如数据信号Vdata、复位信号Vref、偏置信号 Vobs，等等。基于同一发明构思，本实施例提供的集成芯片，在像素电路的 复位阶段，为复位信号端提供复位信号Vref，在像素电路的偏置阶段，为复 位信号端提供偏置信号Vobs，从而为本实施例中的像素电路的工作过程提供 保障，关于复位信号Vref与偏置信号Vobs的具体信息，可以参考前述实施例 中的描述。

本申请中，可选T0、T1、T2、T3、T4、T5和T6中的部分可以为采用多 晶硅作为有源层的PMOS，部分可以采用氧化物半导体作为有源层的NMOS。 例如，T4为NMOS晶体管，其他晶体管为PMOS晶体管；或者，T0与T1 为一种类型的晶体管，如PMOS晶体管或者NMOS晶体管，其余的晶体管中 的至少一个为另一种类型的晶体管，如NMOS晶体管或者PMOS晶体管。可 以理解，NMOS晶体管的扫描信号的有效脉冲为高电平，PMOS晶体管的扫 描信号的有效脉冲为低电平。需要说明的是，图1至图9所示的像素电路仅 是一种示例，本发明实施例中像素电路的结构并不限于此。

可选的，NMOS晶体管的沟道区的宽长比大于PMOS晶体管的沟道区的 宽长比，因本申请中，若NMOS晶体管主要起到开关晶体管的作用，需要迅 速的响应能力，而宽长比大的晶体管，其沟道区长度较短，而有利于提升晶 体管的响应能力。

另外，在本申请中，S1、S2、S3、S4四个扫描信号可以为不同的信号， 在某些特定情况下，如时序满足一定条件，S1、S2、S3、S4四个信号中的至 少两个也可以为相同的信号，例如，当T5与T6为相同类型的晶体管时，如 均为PMOS或者均为NMOS，则S1与S4可以为相同的信号。再如，当T4 与T6为相同类型的晶体管时，如均为PMOS或者均为NMOS，则S3与S4 可以为相同的信号，具体情形视具体的电路结构以及时序而定，本实施例对 此不作特别限定。

参考图10，图10是像素电路的一种局部截面示意图，其中，像素电路包 括两种类型的晶体管：晶体管Tm以及晶体管Tn,晶体管Tm的栅极位于第一 金属层M1，源极和漏极均位于第四金属层M4，晶体管Tm包括第一有源层 w1，位于第一金属层M1与衬底基板之间；晶体管Tn的包括第一栅极和第二 栅极，第一栅极位于第二金属层M2，第二栅极位于第三金属层M3，晶体管 Tn包括第二有源层w2，位于第二金属层M2与第三金属层M3之间，晶体管 Tn的源极和漏极位于第四金属层M4。其中，晶体管Tm可以为低温多晶硅晶 体管，晶体管Tn可以为氧化物半导体晶体管。

像素电路包括第一电容C1和第二电容C2,第一电容C1包括第一极板C11 和第二极板C12，第二电容C2包括第三极板C23和第四极板C24，第一极板 和第二极板位于第一有源层w1、第一金属层M1、第二金属层M2、第二有源 层w2、第三金属层M3、第四金属层这六层膜层中的任意两层；第三极板和 第四极板位于第一有源层w1、第一金属层M1、第二金属层M2、第二有源层 w2、第三金属层M3、第四金属层M4这六层膜层中的任意两层。

在一些情形中，第一极板与第三极板位于同一层，第二极板与第四极板 位于同一层，在此种情形下，第一极板的面积小于第三极板，第二极板的面 积小于第四极板，以达到第一电容C1的电容值小于第二电容C2的电容值的 目的。

在一些情形中，第一极板与第三极板位于同一层，第二极板与第四极板 位于不同的层，可选的，第一极板与第二极板之间的间距，大于第三极板与 第四极板之间的间距，从而可以使得第一电容C1的电容值小于第二电容C2 的电容值；在此种情形下，可选的，第一极板与第三极板位于第一金属层M1, 第四极板位于第二金属层M2，第二金属层位于第二有源层，或者第三金属层 M3，或者第四金属层M4。

在一些情形中，第一极板、第二极板、第三极板、第四极板均位于不同 的膜层，其具体位置可以位于第一有源层w1、第一金属层M1、第二金属层 M2、第二有源层w2、第三金属层M3、第四金属层M4这六层膜层中的任意 一层，均为此情形的保护范围之内。

可选的，第一极板与第二极板之间包括第一绝缘层，第三极板与第四极 板之间包括第二绝缘层，其中，第一绝缘层的介电常数小于第二绝缘层的介 电常数，从而使得第一电容C1的电容值小于第二电容C2的电容值。另外， 可选的，当驱动晶体管为PMOS晶体管，晶体管Tm可以为驱动晶体管，此 时，第二绝缘层的氢含量大于第一绝缘层中的氢含量，因为，本实施例中， 第二电容C2为像素电路中的存储电容，而垂直于显示面板表面的方向上，第二电容C2一般与驱动晶体管交叠，而驱动晶体管为顶栅结构，因此，第二电 容C2一般位于第一有源层w1背离衬底基板的一侧，特别的，第二电容C2 的第三极板C23可以与晶体管Tm的栅极复用，第四极板可以位于第二金属 层M2上，且与晶体管Tm的栅极交叠。此时驱动晶体管为PMOS晶体管， 可选的为低温多晶硅晶体管，而低温多晶硅晶体管的有源层需要进行氢化处 理，从而导致其周围的膜层氢含量较高，因此，本实施例中，第二绝缘层的 氢含量大于第一绝缘层中的氢含量。

可选的，第一绝缘层中的氧含量大于第二绝缘层中的氧含量，因第一电 容C1小于第二电容C2，在一些情形下，第一绝缘层的厚度大于第二绝缘层 的厚度，因此，第一电容C2的第一极板和第二极板中，至少有一个极板相较 于第三极板和第四极板更靠近晶体管Tn的有源层，即氧化物半导体晶体管的 有源层，而为了保证氧化物半导体晶体管的正常功能，氧化物半导体有源层 周围的膜层中，氢含量较小，而氧含量相对较高，因此，在此情形下，第一 绝缘层中的氧含量大于第二绝缘层中的氧含量。

基于同一发明构思，本发明实施例还提供一种显示面板的驱动方法，其 中，显示面板包括像素电路10和发光元件20；像素电路10包括数据写入模 块12、驱动模块11、补偿模块14、复位模块15；数据写入模块12连接于数 据信号输入端与驱动晶体管T0的源极之间，用于为驱动模块11提供数据信 号Vdata；驱动模块用于为发光元件20提供驱动电流，驱动模块11包括驱动 晶体管T0；补偿模块14连接于驱动晶体管T0的栅极与驱动晶体管T0的漏 极之间，用于补偿驱动晶体管T0的阈值电压；复位模块15连接于复位信号 端与驱动晶体管T0的漏极之间，用于为驱动晶体管T0的栅极提供复位信号 Vref；其中，复位模块15还复用为偏置模块；

显示面板的驱动方法包括：

复位阶段：在复位阶段，复位模块15与补偿模块14开启，复位信号端 为驱动晶体管T0的栅极提供复位信号，对驱动晶体管T0的栅极进行复位；

偏置阶段：在偏置阶段，复位模块15开启，且补偿模块14关断，复位 信号端为驱动晶体管T0的漏极提供偏置信号Vobs，调整驱动晶体管T0的偏 置状态。

在本实施例的其他实施方式中，驱动方法可以包括前述任一实施方式中 像素电路的工作过程所采用的驱动方法，本实施例不再重复描述相同内容， 但是需认为均在本实施例提供的驱动方法的保护范围内。

基于同一发明构思，本发明实施例还提供一种显示装置，包括如上任意 实施例所述的显示面板。可选该显示面板为有机发光显示面板或者micro LED 显示面板。

参考图11，图11是本发明实施例提供的一种显示装置的示意图，如图11 所示，可选该显示装置应用于智能手机、平板电脑等电子设备100中。可以 理解，上述实施例仅提供了像素电路结构的部分示例，以及像素电路的驱动 方法，显示面板还包括其他结构，在此不再一一赘述。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明， 不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的 普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推 演或替换，都应当视为属于本发明的保护范围。

Claims (20)

1.一种显示面板，其特征在于，包括

像素电路和发光元件；

所述像素电路包括驱动模块、数据写入模块、发光控制模块；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；

所述数据写入模块用于选择性地为所述驱动晶体管提供数据信号；

所述发光控制模块用于选择性地允许所述发光元件进入发光阶段，所述发光控制模块的一端连接至第一电源信号端，用于接收第一电源信号；其中，

所述像素电路还包括锁存模块和第一扫描信号线，所述第一扫描信号线用于接收第一扫描信号；

所述锁存模块连接于所述驱动晶体管的栅极与所述第一扫描信号线之间。

2.根据权利要求1所述的显示面板，其特征在于，

所述像素电路包括复位模块和补偿模块；

所述复位模块连接于复位信号端与所述驱动晶体管的漏极之间，用于为所述驱动晶体管的栅极提供复位信号，所述复位模块包括第一晶体管；

所述补偿模块连接于所述驱动晶体管的栅极和漏极之间，用于补偿所述驱动晶体管的阈值电压。

3.根据权利要求2所述的显示面板，其特征在于，

所述复位模块的控制端连接于所述第一扫描信号线。

4.根据权利要求2所述的显示面板，其特征在于，

所述像素电路包括初始化模块；

所述初始化模块连接于初始化信号端与所述发光元件之间，用于选择性地为所述发光元件提供初始化信号。

5.根据权利要求4所述的显示面板，其特征在于，

所述初始化模块的控制端连接至所述第一扫描信号线。

6.根据权利要求4所述的显示面板，其特征在于，

所述复位模块的控制端与所述初始化模块的控制端均用于接收第一扫描信号，所述锁存模块与所述复位模块的控制端所连接的第一扫描信号线和所述初始化模块的控制端所连接的第一扫描信号线中的任意一者连接。

7.根据权利要求2所述的显示面板，其特征在于，

所述像素电路的工作过程包括复位阶段和偏置阶段；

在所述复位阶段，所述复位模块与所述补偿模块开启，所述复位信号端为所述驱动晶体管的栅极提供复位信号；

在所述偏置阶段，所述复位模块开启，所述补偿模块关断，所述复位信号端为所述驱动晶体管的漏极提供偏置信号。

8.根据权利要求7所述的显示面板，其特征在于，

所述驱动晶体管与所述第一晶体管均为PMOS晶体管，在所述偏置阶段，所述第一扫描信号的电压低于所述偏置信号的电压；或者，

所述驱动晶体管与所述第一晶体管均为NMOS晶体管，在所述偏置阶段，所述第一扫描信号的电压高于所述偏置信号的电压。

9.根据权利要求7所述的显示面板，其特征在于，

所述驱动晶体管与所述第一晶体管均为PMOS晶体管，在所述偏置阶段，所述第一扫描信号通过所述锁存模块拉低所述驱动晶体管的栅极电位；或者，

所述驱动晶体管与所述第一晶体管均为NMOS晶体管，在所述偏置阶段，所述第一扫描信号通过所述锁存模块抬高所述驱动晶体管的栅极电位。

10.根据权利要求7所述的显示面板，其特征在于，

所述驱动晶体管为PMOS晶体管，所述偏置阶段，所述驱动晶体管的漏极电压大于所述驱动晶体管的栅极电压；或者，

所述驱动晶体管为NMOS晶体管，所述偏置阶段，所述驱动晶体管的漏极电压小于所述驱动晶体管的栅极电压。

11.根据权利要求7所述的显示面板，其特征在于，

所述显示面板的一帧画面时间内，所述像素电路的工作过程包括前置阶段和发光阶段；其中，

在至少一帧画面时间内，所述像素电路的前置阶段包括所述偏置阶段。

12.根据权利要求11所述的显示面板，其特征在于，

所述前置阶段还包括复位阶段；

所述复位阶段结束后，所述像素电路进入偏置阶段，在所述偏置阶段开始时，所述驱动晶体管的栅极电位为所述复位信号。

13.根据权利要求11所述的显示面板，其特征在于，

在所述偏置阶段开始之前，所述驱动晶体管的栅极电位不等于所述复位信号。

14.根据权利要求13所述的显示面板，其特征在于，

所述像素电路在所述发光阶段结束，进入所述前置阶段后，所述复位模块开启，所述补偿模块保持关断，进入所述偏置阶段。

15.根据权利要求13所述的显示面板，其特征在于，

所述前置阶段还包括数据写入阶段，在所述数据写入阶段，所述数据写入模块、驱动模块、补偿模块均开启，所述数据信号写入所述驱动晶体管的栅极；

所述前置阶段的至少一个所述偏置阶段在所述数据写入阶段之后进行。

16.根据权利要求15所述的显示面板，其特征在于，

所述前置阶段包括第一偏置阶段与第二偏置阶段；

所述第一偏置阶段在所述数据写入阶段之前进行，所述第二偏置阶段在所述数据写入阶段之后进行；其中，

所述第一偏置阶段与所述第二偏置阶段中，至少一者的时间长度大于另一者的时间长度。

17.根据权利要求1所述的显示面板，其特征在于，

所述锁存模块包括第一电容，所述第一电容的第一极板连接至所述驱动晶体管的栅极、第二极板连接至所述第一扫描信号线。

18.根据权利要求17所述的显示面板，其特征在于，

所述像素电路还包括第二电容；

所述第二电容的一个极板连接于所述驱动晶体管的栅极，用于存储传输至所述驱动晶体管栅极的所述数据信号；

所述第一电容的电容值小于所述第二电容的电容值。

19.根据权利要求18所述的显示面板，其特征在于，

所述第一电容的电容值为C1，所述第二电容的电容值为C2，其中，5≤C1/C2≤20。

20.一种显示装置，其特征在于，包括权利要求1-19任意一项所述的显示面板。

Images