CN114999379A - 一种显示面板和显示装置 - Google Patents

一种显示面板和显示装置 Download PDF

Info

Publication number
CN114999379A
CN114999379A CN202210785752.8A CN202210785752A CN114999379A CN 114999379 A CN114999379 A CN 114999379A CN 202210785752 A CN202210785752 A CN 202210785752A CN 114999379 A CN114999379 A CN 114999379A
Authority
CN
China
Prior art keywords
reset
module
signal line
turned
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210785752.8A
Other languages
English (en)
Other versions
CN114999379B (zh
Inventor
张蒙蒙
李玥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202210785752.8A priority Critical patent/CN114999379B/zh
Publication of CN114999379A publication Critical patent/CN114999379A/zh
Application granted granted Critical
Publication of CN114999379B publication Critical patent/CN114999379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种显示面板和显示装置。该显示面板包括：像素电路和发光元件；像素电路包括驱动模块、复位模块和补偿模块；驱动模块的第一端耦接发光元件，驱动模块包括驱动晶体管；复位模块连接于复位信号线和驱动模块的控制端，用于为驱动模块提供复位信号；补偿模块连接于驱动模块的控制端和第一端之间，用于补偿驱动晶体管的阈值电压；在复位阶段，复位模块开启，且补偿模块选择性开启，复位信号线为驱动晶体管的栅极提供具备高低电位的交流复位信号。本发明中，在复位阶段，复位信号线对驱动晶体管的栅极进行高低电位复位，实现对驱动晶体管的偏压与电流刷新，改善显示画面切换时的拖影问题，提高显示效果。

Description

一种显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
显示面板中，像素电路为显示面板的发光元件提供显示所需的驱动电流，并控制发光元件是否进入发光阶段，是多数自发光显示面板中不可或缺的元件。
现有显示面板中，在低频显示时，画面切换存在严重的拖影问题，影响显示效果。
发明内容
本发明提供了一种显示面板和显示装置，以提高显示效果。
根据本发明的一方面，提供了一种显示面板，包括：
像素电路和发光元件；
所述像素电路包括驱动模块、复位模块和补偿模块；
所述驱动模块的第一端耦接所述发光元件，用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；
所述复位模块连接于复位信号线和所述驱动模块的控制端，用于为所述驱动模块提供复位信号；
所述补偿模块连接于所述驱动模块的控制端和第一端之间，用于补偿所述驱动晶体管的阈值电压；
所述像素电路的工作过程包括复位阶段；
在所述复位阶段，所述复位模块开启，且所述补偿模块选择性开启，所述复位信号线为所述驱动晶体管的栅极提供具备高低电位的交流复位信号。
根据本发明的另一方面，提供了一种显示装置，包括如上所述的显示面板。
本发明中，像素电路包括驱动模块、复位模块和补偿模块；复位模块连接于复位信号线和驱动模块的控制端，补偿模块连接于驱动模块的控制端和第一端之间；在复位阶段，复位模块开启，且补偿模块选择性开启，复位信号线为驱动晶体管的栅极提供具备高低电位的交流复位信号。本发明中，在复位阶段，复位信号线对驱动晶体管的栅极进行高低电位复位，实现对驱动晶体管的偏压与电流刷新，以此可消除前一画面对驱动晶体管的偏压影响，改善显示画面切换时的拖影问题，提高显示效果。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种像素电路的示意图；
图2是本发明实施例提供的另一种像素电路的示意图；
图3是图2所示像素电路的时序图；
图4是本发明实施例提供的又一种像素电路的示意图；
图5是图4所示像素电路的时序图；
图6是本发明实施例提供的一种显示装置的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1是本发明实施例提供的一种像素电路的示意图。本实施例提供的显示面板可适用于有机发光显示面板和微型发光二极管显示面板，但不限于此。如图1所示，该显示面板包括：像素电路11和发光元件10；像素电路11包括驱动模块12、复位模块13和补偿模块14；驱动模块12的第一端N3耦接发光元件10，用于为发光元件10提供驱动电流，驱动模块12包括驱动晶体管M1；复位模块13连接于复位信号线DVI和驱动模块12的控制端N1，用于为驱动模块12提供复位信号；补偿模块14连接于驱动模块12的控制端N1和第一端N3之间，用于补偿驱动晶体管M1的阈值电压；像素电路11的工作过程包括复位阶段；在复位阶段，复位模块13开启，且补偿模块14选择性开启，复位信号线DVI为驱动晶体管M1的栅极提供具备高低电位的交流复位信号。
需要注意的是，图1中仅示意性地示出了上述实施方式中的关键结构，并不包含像素电路所运行的全部结构，像素电路的其他电路结构随本实施例的描述在后文中逐渐示出。
本实施例中，像素电路11包括驱动模块12，驱动模块12的第一端N3与发光元件10耦接，驱动模块12的控制端N1连接复位模块13的输出端。驱动模块12包括驱动晶体管M1。当复位模块13的输出端N1为控制驱动晶体管M1的有效脉冲信号时，驱动晶体管M1导通，驱动模块12为发光元件10提供驱动电流。当复位模块13的输出端N1为控制驱动晶体管M1的无效脉冲信号时，驱动晶体管M1关断。如图1所示，可选驱动晶体管M1为PMOS，则复位模块13的输出端N1为低电位信号时可控制驱动晶体管M1导通，且复位模块13的输出端N1为高电位信号时可控制晶体管M1关断。其中，驱动晶体管M1的栅极与驱动模块12的控制端N1电连接，驱动晶体管M1的源极与驱动模块12的第二端N2电连接，驱动晶体管M1的漏极与驱动模块12的第一端N3电连接。
在其他实施例中，还可选驱动晶体管为NMOS，则复位模块的输出端为高电位信号时可控制驱动晶体管导通，且复位模块的输出端为低电位信号时可控制驱动晶体管关断；驱动晶体管的源极与驱动模块的第一端电连接，且漏极与驱动模块的第二端电连接。可以理解，晶体管的源漏极并非恒定不变，而是会随着晶体管驱动状态变化而改变。
像素电路11包括复位模块13，复位模块13的输入端连接复位信号线DVI，复位模块13的控制端连接扫描信号线S1，复位模块13的输出端连接驱动模块12的控制端N1。扫描信号线S1提供的电信号为脉冲信号，该脉冲信号包括有效脉冲和无效脉冲。扫描信号线S1提供的有效脉冲信号控制复位模块13的输入端和输出端的传输路径导通，以将复位信号线DVI提供的电信号写入驱动模块12的控制端N1，并控制驱动晶体管M1的导通或关断。扫描信号线S1提供的无效脉冲信号控制复位模块13的输入端和输出端的传输路径关断。因此在扫描信号线S1的控制下，复位模块13选择性地为驱动模块12的控制端提供复位信号。
像素电路11包括补偿模块14，补偿模块14连接于驱动模块12的控制端N1和第一端N3之间，补偿模块14的控制端连接扫描信号线S2。扫描信号线S2提供的电信号为脉冲信号，该脉冲信号包括有效脉冲和无效脉冲。扫描信号线S2提供的有效脉冲信号控制驱动模块12的控制端N1和第一端N3的传输路径导通，以调节驱动模块12的控制端N1和第一端N3之间的电压，并补偿驱动晶体管M1的阈值电压。扫描信号线S2提供的无效脉冲信号控制驱动模块12的控制端N1和第一端N3的传输路径关断。因此在扫描信号线S2的控制下，补偿模块14选择性导通，并在导通时补偿驱动晶体管M1的阈值电压。
像素电路11的工作过程包括复位阶段。在复位阶段，扫描信号线S1提供有效脉冲信号使复位模块13开启，则复位信号线DVI提供的复位信号写入驱动晶体管M1的栅极。在复位阶段，补偿模块14选择性开启；则在补偿模块14的关断阶段，复位信号对驱动晶体管M1的栅极进行复位；在补偿模块14的导通阶段，复位信号对驱动模块12的控制端N1和第一端N3进行复位。
在复位阶段，复位信号线DVI提供的电信号为高低电位的交流复位信号。当复位信号线DVI提供的电信号为高电位时，对驱动晶体管M1的栅极进行高电位复位；当复位信号线DVI提供的电信号为低电位时，对驱动晶体管M1的栅极进行低电位复位。则像素电路11的复位阶段，可对驱动晶体管M1的栅极进行高低电位复位，实现对驱动晶体管M1的偏压与电流刷新，以此可以消除前一画面对驱动晶体管M1的偏压影响，改善低频显示画面切换时拖影问题。
本实施例中，像素电路包括驱动模块、复位模块和补偿模块；复位模块连接于复位信号线和驱动模块的控制端，补偿模块连接于驱动模块的控制端和第一端之间；在复位阶段，复位模块开启，且补偿模块选择性开启，复位信号线为驱动晶体管的栅极提供具备高低电位的交流复位信号。本实施例，在复位阶段，复位信号线对驱动晶体管的栅极进行高低电位复位，实现对驱动晶体管的偏压与电流刷新，以此可消除前一画面对驱动晶体管的偏压影响，改善显示画面切换时的拖影问题，提高显示效果。
参考图1所示，可选复位模块13包括复位晶体管M2，复位晶体管M2的控制端连接第一扫描信号线S1；复位晶体管M2为NMOS，且驱动晶体管M1为PMOS；或者，复位晶体管为PMOS，且驱动晶体管为NMOS。
本实施例中，可选复位晶体管M2为NMOS，且驱动晶体管M1为PMOS。复位晶体管M2的栅极连接第一扫描信号线S1，复位晶体管M2的第一端连接复位信号线DVI，复位晶体管M2的第二端连接驱动模块12的控制端N1。第一扫描信号线S1提供的电信号控制复位晶体管M2导通或关断。复位阶段，复位晶体管M2导通，复位信号线DVI提供高低电位交替的电信号，实现对驱动晶体管M1的栅极的高低电位复位，可改善显示画面切换时的拖影问题。在其他实施例中，还可选复位晶体管为PMOS，且驱动晶体管为NMOS。
可选复位晶体管M2为IGZO TFT，驱动晶体管M1为LTPS TFT。像素电路11采用N型晶体管和P型晶体管，可结合N型晶体管和P型晶体管的优势，实现低频显示。
参考图1所示，可选补偿模块14包括补偿晶体管M3，补偿晶体管M3的控制端连接第二扫描信号线S2；补偿晶体管M3为NMOS，且驱动晶体管M1为PMOS；或者，补偿晶体管为PMOS，且驱动晶体管为NMOS。
本实施例中，可选补偿晶体管M3为NMOS，且驱动晶体管M1为PMOS。补偿晶体管M3的栅极连接第二扫描信号线S2，补偿晶体管M3的第一端连接驱动晶体管M1的栅极N1，补偿晶体管M3的第二端连接驱动模块12的第一端N3。第二扫描信号线S2提供的电信号控制补偿晶体管M3导通或关断。复位阶段，补偿晶体管M3选择性开启；补偿晶体管M3导通时，复位信号线DVI提供的电信号实现对驱动晶体管M1的第一端N3的复位。在其他实施例中，还可选补偿晶体管为PMOS，且驱动晶体管为NMOS。
可选补偿晶体管M3为IGZO TFT，驱动晶体管M1为LTPS TFT。像素电路11采用N型晶体管和P型晶体管，可结合N型晶体管和P型晶体管的优势，实现低频显示。
图2是本发明实施例提供的另一种像素电路的示意图。如图2所示，可选像素电路11还包括第一电容C1和数据写入模块15；数据写入模块15的控制端连接第三扫描信号线S3，数据写入模块15连接于数据信号线DATA和第一电容C1的第一端之间，第一电容C1的第二端连接驱动模块12的控制端N1。
本实施例中，数据写入模块15的输入端连接数据信号线DATA，数据写入模块15的输出端通过第一电容C1连接驱动模块12的控制端N1，数据写入模块15的控制端连接第三扫描信号线S3。第三扫描信号线S3提供的电信号为脉冲信号，该脉冲信号包括有效脉冲和无效脉冲。第三扫描信号线S3提供的有效脉冲信号可控制数据写入模块15的输入端和输出端的传输路径导通，以将数据信号线DATA提供的数据信号通过第一电容C1写入驱动模块12的控制端N1。第三扫描信号线S3提供的无效脉冲信号可控制数据写入模块15的输入端和输出端的传输路径关断。在第三扫描信号线S3的控制下，数据写入模块15选择性开启，并在开启时将数据信号写入驱动模块12的控制端N1。
像素电路11的工作过程包括数据写入阶段。在数据写入阶段，第三扫描信号线S3提供有效脉冲信号使数据写入模块15开启，则数据信号线DATA提供的数据信号通过第一电容C1写入驱动晶体管M1的栅极。
可选数据写入模块15包括数据写入晶体管M4，数据写入晶体管M4的栅极连接第三扫描信号线S3。本实施例中，可选数据写入晶体管M4为PMOS，复位晶体管M2为NMOS；可选数据写入晶体管M4为LTPS TFT。第三扫描信号线S3提供的电信号控制数据写入晶体管M4导通或关断。在其他实施例中，还可选数据写入晶体管为NMOS。
参考图2所示，可选像素电路11还包括复位控制模块16；复位控制模块16的控制端连接发光信号线E2，复位控制模块16连接于复位控制信号线VREF和第一电容C1的第一端之间。在此将复位控制模块16的控制端连接的发光信号线E2定义为第二发光信号线E2。
本实施例中，复位控制模块16的输入端连接复位控制信号线VREF，复位控制模块16的输出端通过第一电容C1连接驱动模块12的控制端N1，复位控制模块16的控制端连接第二发光信号线E2。第二发光信号线E2提供的电信号为脉冲信号，该脉冲信号包括有效脉冲和无效脉冲。第二发光信号线E2提供的有效脉冲信号可控制复位控制模块16的输入端和输出端的传输路径导通，以将复位控制信号线VREF提供的复位控制信号通过第一电容C1写入驱动模块12的控制端N1。第二发光信号线E2提供的无效脉冲信号可控制复位控制模块16的输入端和输出端的传输路径关断。在第二发光信号线E2的控制下，复位控制模块16选择性开启，并在开启时将复位控制信号写入驱动模块12的控制端N1。
像素电路11的工作过程包括E2控制的发光阶段和非发光阶段，在E2控制的发光阶段，第二发光信号线E2提供有效脉冲信号控制发光，且使复位控制模块16导通，以将复位控制信号线VREF提供的复位控制信号通过第一电容C1写入驱动模块12的控制端N1。在非发光阶段，第二发光信号线E2提供无效脉冲信号控制不发光，且使复位控制模块16关断。
可选复位控制模块16包括复位控制晶体管M5，复位控制晶体管M5的栅极连接第二发光信号线E2。本实施例中，可选复位控制晶体管M5为PMOS，复位晶体管M2为NMOS；可选复位控制晶体管M5为LTPS TFT。第二发光信号线E2提供的电信号控制复位控制晶体管M5导通或关断。在其他实施例中，还可选复位控制晶体管为NMOS。可选复位控制信号线VREF提供的复位控制信号为恒定电位信号；本实施例中，可选VREF为恒定低电位。
如上所述，像素电路11采用N型晶体管和P型晶体管，可结合N型晶体管和P型晶体管的优势，实现低频显示。
可选复位阶段包括依序执行的第一复位阶段和第二复位阶段；在第一复位阶段，复位信号线提供第一复位信号，补偿模块由关断切换为开启；在第二复位阶段，复位信号线提供第二复位信号，补偿模块由关断切换为开启。可选复位阶段还包括第二复位阶段之后的第三间隔阶段；在第三间隔阶段，复位信号线提供第一复位信号，补偿模块关断。可选像素电路还包括第一发光控制模块；第一发光控制模块连接于电源电压信号线和驱动模块的第二端之间。可选像素电路的工作过程还包括补偿阶段；在补偿阶段，第一发光控制模块开启，复位模块关断，复位信号线提供第一复位信号，补偿模块由关断切换为开启。可选第一复位信号为低电位，且第二复位信号为高电位。
参考图2所示，像素电路11还包括第一发光控制模块17；第一发光控制模块17连接于电源电压信号线PVDD和驱动模块12的第二端N2之间，第一发光控制模块17的控制端连接第一发光信号线E1。第一发光信号线E1提供的电信号为脉冲信号，该脉冲信号包括有效脉冲和无效脉冲。第一发光信号线E1提供的有效脉冲信号可控制第一发光控制模块17的输入端和输出端的传输路径导通，以将电源电压信号线PVDD提供的恒定电压信号写入驱动模块12的第二端N2。第一发光信号线E1提供的无效脉冲信号可控制第一发光控制模块17的输入端和输出端的传输路径关断。在第一发光信号线E1的控制下，第一发光控制模块17选择性开启，并在开启时将电源电压信号线PVDD提供的恒定电压信号写入驱动模块12的第二端N2。
像素电路11的工作过程包括E1控制的发光阶段和非发光阶段，在E1控制的发光阶段，第一发光信号线E1提供有效脉冲信号控制发光，且使第一发光控制模块17导通。在非发光阶段，第一发光信号线E1提供无效脉冲信号控制不发光，且使第一发光控制模块17关断。
可选第一发光控制模块17包括第一发光控制晶体管M6，第一发光控制晶体管M6的栅极连接第一发光信号线E1。本实施例中，可选第一发光控制晶体管M6为PMOS，复位晶体管M2为NMOS；可选第一发光控制晶体管M6为LTPS TFT。在其他实施例中，还可选第一发光控制晶体管为NMOS。
还可选像素电路11还包括第二发光控制模块18；第二发光控制模块18连接于驱动模块12的第一端N3和发光元件10之间，第二发光控制模块18的控制端连接第二发光信号线E2。在第二发光信号线E2的控制下，第二发光控制模块18选择性开启。可选第二发光控制模块18包括第二发光控制晶体管M7，第二发光控制晶体管M7的栅极连接第二发光信号线E2。本实施例中，可选第二发光控制晶体管M7为PMOS，复位晶体管M2为NMOS；可选第二发光控制晶体管M7为LTPS TFT。在其他实施例中，还可选第二发光控制晶体管为NMOS。
可以理解，对于PMOS，低电位为有效脉冲信号以控制PMOS导通，且高电位为无效脉冲信号以控制PMOS关断。对于NMOS，高电位为有效脉冲信号以控制NMOS导通，且低电位为无效脉冲信号以控制NMOS关断。
本实施例提供了像素电路的工作过程。在此以图2所示像素电路为例对其工作过程进行描述。图3是图2所示像素电路的时序图。参考图2和图3所示，可选复位阶段包括依序执行的第一复位阶段(T1-T2)和第二复位阶段(T3-T6)；在第一复位阶段(T1-T2)，复位信号线DVI提供第一复位信号，补偿模块14由关断切换为开启；在第二复位阶段(T3-T6)，复位信号线DVI提供第二复位信号，补偿模块14由关断切换为开启。可选复位阶段还包括第二复位阶段(T3-T6)之后的第三间隔阶段(T7-T8)；在第三间隔阶段(T7-T8)，复位信号线DVI提供第一复位信号，补偿模块14关断。可选像素电路11的工作过程还包括补偿阶段；在补偿阶段，第一发光控制模块17开启，复位模块13关断，复位信号线DVI提供第一复位信号，补偿模块14由关断切换为开启。
以下将结合图2和图3，对像素电路的时序进行详细描述，如下文所示。
T1阶段，E1为高电位，M6关断；S1为高电位，M2开启，DVI提供低电位并对N1复位为低电位，M1开启；E2为低电位，M5开启，N1保持低电位；S2为低电位，M3关断；S3为高电位，M4关断；此时N2和N3为高电位，M1负偏压(NBS)。
T2阶段，E1为高电位，M6关断；S1为高电位，M2开启，DVI提供低电位并对N1复位为低电位，M1保持开启；E2为低电位，M5开启，N1保持低电位；S2为高电位，M3开启；S3为高电位，M4关断；此时N1、N2和N3复位为低电位，有电流流经M1。
T3-T5阶段，E1为高电位，M6关断；S1为高电位，M2开启，DVI提供高电位并对N1复位为高电位，M1关断；E2为高电位，M5关断；S2为低电位，M3关断；S3为高电位，M4关断；此时N1复位为高电位，N2和N3保持低电位，M1正偏压(PBS)。
T6阶段，E1为高电位，M6关断；S1为高电位，M2开启，DVI提供高电位，N1保持为高电位，M1关断；E2为高电位，M5关断；S2为高电位，M3开启；S3为高电位，M4关断；此时N1、N2和N3复位为高电位，有电流流经M1。
T7-T8阶段，E1为高电位，M6关断；S1为高电位，M2开启，DVI提供低电位并对N1复位为低电位，M1开启；E2为高电位，M5关断；S2为低电位，M3关断；S3为高电位，M4关断；此时N1复位为低电位，N2和N3保持高电位，为Vth补偿做准备。
T9阶段，E1为低电位，M6开启；S1为低电位，M2关断，N1保持为低电位，M1开启；E2为高电位，M5关断；S2为低电位，M3关断；S3为高电位，M4关断；此时N1保持为低电位，N2和N3保持为高电位，M1负偏压(NBS)。
T10阶段，E1为低电位，M6开启；S1为低电位，M2关断，N1保持为低电位，M1开启；E2为高电位，M5关断；S2为高电位，M3开启；S3为低电位，M4开启；此时PVDD写入N1进行Vth补偿，DATA写入C1的第一端N5。
T11阶段，E1为低电位，M6开启；S1为低电位，M2关断，N1保持为低电位，M1开启；E2为低电位，M5开启；S2为低电位，M3关断；S3为高电位，M4关断；此时VREF写入C1的第一端N5，并耦合N1，使M1开启，发光元件10发光。
如上所述，驱动晶体管M1在T10阶段进行Vth补偿之前，会依序经历NBS-电流流经-PBS-电流流经-NBS的过程，此过程可以消除此前画面对驱动晶体管M1的偏压影响，使得所有画面在Vth补偿时的显示状态趋于一致，改善拖影问题，提高显示效果。
图4是本发明实施例提供的又一种像素电路的示意图。如图4所示，可选像素电路11还包括数据写入模块15；数据写入模块15的控制端连接第三扫描信号线S3，数据写入模块15连接于数据信号线DATA和驱动模块12的第二端N2之间。
本实施例中，数据写入模块15的输入端连接数据信号线DATA，数据写入模块15的输出端连接驱动模块12的第二端N2，数据写入模块15的控制端连接第三扫描信号线S3。第三扫描信号线S3提供的电信号为脉冲信号，该脉冲信号包括有效脉冲和无效脉冲。第三扫描信号线S3提供的有效脉冲信号可控制数据写入模块15的输入端和输出端的传输路径导通，以将数据信号线DATA提供的数据信号写入驱动模块12的第二端N2。第三扫描信号线S3提供的无效脉冲信号可控制数据写入模块15的输入端和输出端的传输路径关断。在第三扫描信号线S3的控制下，数据写入模块15选择性开启，并在开启时将数据信号写入驱动模块12的第二端N2。
像素电路11的工作过程包括数据写入阶段。在数据写入阶段，第三扫描信号线S3提供有效脉冲信号使数据写入模块15开启，则数据信号线DATA提供的数据信号直接写入驱动模块12的第二端N2。
可选数据写入模块15包括数据写入晶体管M4，数据写入晶体管M4的栅极连接第三扫描信号线S3。本实施例中，可选数据写入晶体管M4为PMOS，复位晶体管M2为NMOS；可选数据写入晶体管M4为LTPS TFT。第三扫描信号线S3提供的电信号控制数据写入晶体管M4导通或关断。在其他实施例中，还可选数据写入晶体管为NMOS。
参考图4所示，可选像素电路11还包括复位控制模块16；复位控制模块16的控制端连接第四扫描信号线S4，复位控制模块16连接于复位控制信号线DVH和驱动模块12的第二端N2之间。
本实施例中，复位控制模块16的输入端连接复位控制信号线DVH，复位控制模块16的输出端连接驱动模块12的第二端N2，复位控制模块16的控制端连接第四扫描信号线S4。第四扫描信号线S4提供的电信号为脉冲信号，该脉冲信号包括有效脉冲和无效脉冲。第四扫描信号线S4提供的有效脉冲信号可控制复位控制模块16的输入端和输出端的传输路径导通，以将复位控制信号线DVH提供的恒定电位的复位控制信号写入驱动模块12的第二端N2。第四扫描信号线S4提供的无效脉冲信号可控制复位控制模块16的输入端和输出端的传输路径关断。在第四扫描信号线S4的控制下，复位控制模块16选择性开启，并在开启时将复位控制信号写入驱动模块12的第二端N2。
可选复位控制模块16包括复位控制晶体管M5，复位控制晶体管M5的栅极连接第四扫描信号线S4。本实施例中，可选复位控制晶体管M5为PMOS，复位晶体管M2为NMOS；可选复位控制晶体管M5为LTPS TFT，可选复位控制信号线DVH提供的复位控制信号为恒定高电位信号。第四扫描信号线S4提供的电信号控制复位控制晶体管M5导通或关断。在其他实施例中，还可选复位控制晶体管为NMOS。
如上所述，像素电路11采用N型晶体管和P型晶体管，可结合N型晶体管和P型晶体管的优势，实现低频显示。
可以理解，图2和图4提供了两种不同的像素电路结构，显示面板中像素电路可以如图2所示并进行工作，显示面板中像素电路也可以如图4所示并进行工作。显示面板中像素电路的结构发生变化，那么其工作过程及各个信号线提供的信号也会发生相应变化，在此不再赘述。
参考图4所示，像素电路11还包括第一发光控制模块17；第一发光控制模块17连接于电源电压信号线PVDD和驱动模块12的第二端N2之间，第一发光控制模块17的控制端连接第一发光信号线E1。在第一发光信号线E1的控制下，第一发光控制模块17选择性开启。可选第一发光控制模块17包括第一发光控制晶体管M6，第一发光控制晶体管M6的栅极连接第一发光信号线E1。可选第一发光控制晶体管M6为PMOS，复位晶体管M2为NMOS；可选第一发光控制晶体管M6为LTPS TFT。在其他实施例中，还可选第一发光控制晶体管为NMOS。
还可选像素电路11还包括第二发光控制模块18；第二发光控制模块18连接于驱动模块12的第一端N3和发光元件10之间，第二发光控制模块18的控制端连接第二发光信号线E2。在第二发光信号线E2的控制下，第二发光控制模块18选择性开启。可选第二发光控制模块18包括第二发光控制晶体管M7，第二发光控制晶体管M7的栅极连接第二发光信号线E2。可选第二发光控制晶体管M7为PMOS，复位晶体管M2为NMOS；可选第二发光控制晶体管M7为LTPS TFT。在其他实施例中，还可选第二发光控制晶体管为NMOS。
还可选像素电路11还包括初始化模块19；初始化模块19连接于初始化信号线VREF2和发光元件10之间，初始化模块19的控制端连接第四扫描信号线S4。在第四扫描信号线S4的控制下，初始化模块19选择性开启。可选初始化模块19包括初始化晶体管M8，初始化晶体管M8的栅极连接第四扫描信号线S4。可选初始化晶体管M8为PMOS，复位晶体管M2为NMOS；可选初始化晶体管M8为LTPS TFT。在其他实施例中，还可选初始化晶体管M8为NMOS。
可以理解，对于PMOS，低电位为有效脉冲信号以控制PMOS导通，且高电位为无效脉冲信号以控制PMOS关断。对于NMOS，高电位为有效脉冲信号以控制NMOS导通，且低电位为无效脉冲信号以控制NMOS关断。
可选复位阶段包括依序执行的第一复位阶段和第二复位阶段；在第一复位阶段，复位信号线提供第一复位信号，补偿模块关断；在第二复位阶段，复位信号线提供第二复位信号，补偿模块关断。可选复位阶段还包括第二复位阶段之后的第三复位阶段；在第三复位阶段，复位信号线提供第一复位信号，补偿模块关断。可选像素电路的工作过程还包括第一间隔阶段和第二间隔阶段，第一间隔阶段位于第一复位阶段和第二复位阶段之间，第二间隔阶段位于第二复位阶段之后；在第一间隔阶段，复位模块关断，复位信号线提供第一复位信号，且补偿模块开启；在第二间隔阶段，复位模块关断，复位信号线提供第二复位信号，且补偿模块开启。可选像素电路的工作过程还包括补偿阶段；在补偿阶段，复位模块关断，复位信号线提供第一复位信号，且补偿模块开启。可选第一复位信号为低电位，且第二复位信号为高电位。
本实施例提供了像素电路的工作过程。在此以图4所示像素电路为例对其工作过程进行描述。图5是图4所示像素电路的时序图。参考图4和图5所示，可选复位阶段包括依序执行的第一复位阶段T1和第二复位阶段T5；在第一复位阶段T1，复位信号线DVI提供第一复位信号，补偿模块14关断；在第二复位阶段T5，复位信号线DVI提供第二复位信号，补偿模块14关断。可选复位阶段还包括第二复位阶段T5之后的第三复位阶段T9；在第三复位阶段T9，复位信号线DVI提供第一复位信号，补偿模块14关断。可选像素电路11的工作过程还包括第一间隔阶段T3和第二间隔阶段T7，第一间隔阶段T3位于第一复位阶段T1和第二复位阶段T5之间，第二间隔阶段T7位于第二复位阶段T5之后；在第一间隔阶段T3，复位模块13关断，复位信号线DVI提供第一复位信号，且补偿模块14开启；在第二间隔阶段T7，复位模块13关断，复位信号线DVI提供第二复位信号，且补偿模块14开启。可选像素电路11的工作过程还包括补偿阶段T11；在补偿阶段T11，复位模块13关断，复位信号线DVI提供第一复位信号，且补偿模块14开启。可选第一复位信号为低电位，且第二复位信号为高电位。
以下将结合图4和图5，对像素电路的时序进行详细描述，如下文所示。
T1阶段，E1为高电位，M6关断；E2为高电位，M7关断；S1为高电位，M2开启，DVI提供低电位并对N1复位为低电位，M1开启；S2为低电位，M3关断；S3为高电位，M4关断；S4为低电位，M5和M8开启，DVH提供的高电位写入N2和N3，VREF2提供的低电位写入N4；此时N1为低电位DVI，N2和N3为高电位DVH，M1负偏压(NBS)。
T2阶段，E1为高电位，M6关断；E2为高电位，M7关断；S1为低电位，M2关断，N1保持低电位，M1开启；S2为低电位，M3关断；S3为高电位，M4关断；S4为高电位，M5和M8关断，N2和N3保持高电位，N4保持低电位；此时N1保持低电位，N2和N3保持高电位。
T3阶段，E1为高电位，M6关断；E2为高电位，M7关断；S1为低电位，M2关断，N1保持低电位，M1开启；S2为高电位，M3开启；S3为高电位，M4关断；S4为低电位，M5和M8开启，DVH提供高电位并写入N2、N3和N1，VREF2提供低电位并写入N4；此时，N1、N2和N3为高电位DVH，有电流流经M1。
T4阶段，E1为高电位，M6关断；E2为高电位，M7关断；S1为低电位，M2关断，N1保持高电位，M1关断；S2为低电位，M3关断；S3为高电位，M4关断；S4为高电位，M5和M8关断，N2和N3保持高电位，N4保持低电位；此时，N1、N2和N3保持高电位。
T5阶段，E1为低电位，M6开启，PVDD写入N2；E2为高电位，M7关断；S1为高电位，M2开启，DVI提供高电位并对N1复位为高电位，M1关断，且PVDD低于DVI的高电位；S2为低电位，M3关断；S3为高电位，M4关断；S4为高电位，M5和M8关断，N3保持高电位，N4保持低电位；此时，N1为高电位DVI，N3保持高电位，N2为PVDD。
T6阶段，E1为高电位，M6关断，N2保持为PVDD；E2为低电位，M7开启，N4的低电位下拉N3使N3为低电位VREF2；S1为低电位，M2关断，N1保持高电位DVI，M1关断；S2为低电位，M3关断；S3为高电位，M4关断；S4为高电位，M5和M8关断；此时，N1保持高电位DVI，N2为PVDD，N3为低电位VREF2，M1正偏压(PBS)。
T7阶段，E1为高电位，M6关断，N2保持为PVDD；E2为高电位，M7关断，N4保持低电位；S1为低电位，M2关断，N1保持高电位，M1关断；S2为高电位，M3开启，N3的低电位下拉N1使N1为低电位，M1开启；S3为高电位，M4关断；S4为低电位，M5和M8开启，DVH提供的高电位经过N2、N3和N1；此时，N1、N2和N3为高电位DVH，有电流流经M1。
T8阶段，E1为高电位，M6关断；E2为高电位，M7关断，N4保持低电位；S1为低电位，M2关断，N1保持高电位，M1关断；S2为低电位，M3关断，N3保持高电位；S3为高电位，M4关断；S4为高电位，M5和M8关断，N2保持高电位；此时，N1、N2和N3为高电位。
T9阶段，E1为高电位，M6关断；E2为高电位，M7关断，N4保持低电位；S1为高电位，M2开启，DVI提供的低电位对N1进行复位，N1为低电位DVI，M1开启；S2为低电位，M3关断，N3保持高电位DVH；S3为高电位，M4关断；S4为高电位，M5和M8关断，N2保持高电位DVH；此时，N1为低电位DVI，N2和N3为高电位DVH，M1负偏压(NBS)。
T10阶段，E1为高电位，M6关断；E2为高电位，M7关断，N4保持低电位；S1为低电位，M2关断，N1保持低电位，M1开启；S2为低电位，M3关断，N3保持高电位；S3为高电位，M4关断；S4为高电位，M5和M8关断，N2保持高电位；此时，N1为低电位，N2和N3为高电位。
T11阶段，E1为高电位，M6关断；E2为高电位，M7关断，N4保持低电位；S1为低电位，M2关断，N1保持低电位，M1开启；S2为高电位，M3开启；S3为低电位，M4开启；S4为高电位，M5和M8关断；DATA通过N2和N3写入N1，对M1进行Vth补偿。
T12阶段，E1为高电位，M6关断；E2为高电位，M7关断；S1为低电位，M2关断；S2为低电位，M3关断；S3为高电位，M4关断；S4为高电位，M5和M8关断。
T13阶段，E1为高电位，M6关断；E2为高电位，M7关断；S1为低电位，M2关断；S2为低电位，M3关断；S3为高电位，M4关断；S4为低电位，M5和M8开启；DVH提供的高电位写入N2，VREF2提供的低电位写入N4，对N2进行OBS。
如上所述，驱动晶体管M1在T11阶段进行Vth补偿之前，会依序经历NBS-电流流经-PBS-电流流经-NBS的过程，且NBS和PBS使用的电压均为确定电压，与画面和DATA无关，此过程可以消除此前画面对驱动晶体管M1的偏压影响，使得所有画面在Vth补偿时的显示状态趋于一致，改善拖影问题，提高显示效果。
基于同一发明构思，本发明实施例还提供一种显示装置，包括前述的显示面板。可选该显示面板为有机发光显示面板或者micro LED显示面板，但不限于此。图6是本发明实施例提供的一种显示装置的示意图，如图6所示，可选该显示装置应用于智能手机、平板电脑等电子设备1中。
可以理解，上述实施例仅是像素电路结构的部分示例，适用于本发明的显示面板中，像素电路还可以是其他结构，不限于以上图示的像素电路。并且，显示面板还包括像素电路之外的其他结构，在此不再一一赘述。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (17)

1.一种显示面板，其特征在于，包括：
像素电路和发光元件；
所述像素电路包括驱动模块、复位模块和补偿模块；
所述驱动模块的第一端耦接所述发光元件，用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；
所述复位模块连接于复位信号线和所述驱动模块的控制端，用于为所述驱动模块提供复位信号；
所述补偿模块连接于所述驱动模块的控制端和第一端之间，用于补偿所述驱动晶体管的阈值电压；
所述像素电路的工作过程包括复位阶段；
在所述复位阶段，所述复位模块开启，且所述补偿模块选择性开启，所述复位信号线为所述驱动晶体管的栅极提供具备高低电位的交流复位信号。
2.根据权利要求1所述的显示面板，其特征在于，所述复位模块包括复位晶体管，所述复位晶体管的控制端连接第一扫描信号线；
所述复位晶体管为NMOS，且所述驱动晶体管为PMOS；或者，所述复位晶体管为PMOS，且所述驱动晶体管为NMOS。
3.根据权利要求1所述的显示面板，其特征在于，所述补偿模块包括补偿晶体管，所述补偿晶体管的控制端连接第二扫描信号线；
所述补偿晶体管为NMOS，且所述驱动晶体管为PMOS；或者，所述补偿晶体管为PMOS，且所述驱动晶体管为NMOS。
4.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括第一电容和数据写入模块；
所述数据写入模块的控制端连接第三扫描信号线，所述数据写入模块连接于数据信号线和所述第一电容的第一端之间，所述第一电容的第二端连接所述驱动模块的控制端。
5.根据权利要求4所述的显示面板，其特征在于，所述像素电路还包括复位控制模块；
所述复位控制模块的控制端连接发光信号线，所述复位控制模块连接于复位控制信号线和所述第一电容的第一端之间。
6.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括数据写入模块；
所述数据写入模块的控制端连接第三扫描信号线，所述数据写入模块连接于数据信号线和所述驱动模块的第二端之间。
7.根据权利要求6所述的显示面板，其特征在于，所述像素电路还包括复位控制模块；
所述复位控制模块的控制端连接第四扫描信号线，所述复位控制模块连接于复位控制信号线和所述驱动模块的第二端之间。
8.根据权利要求1所述的显示面板，其特征在于，所述复位阶段包括依序执行的第一复位阶段和第二复位阶段；
在所述第一复位阶段，所述复位信号线提供第一复位信号，所述补偿模块由关断切换为开启；
在所述第二复位阶段，所述复位信号线提供第二复位信号，所述补偿模块由关断切换为开启。
9.根据权利要求8所述的显示面板，其特征在于，所述复位阶段还包括所述第二复位阶段之后的第三间隔阶段；
在所述第三间隔阶段，所述复位信号线提供所述第一复位信号，所述补偿模块关断。
10.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括第一发光控制模块；
所述第一发光控制模块连接于电源电压信号线和所述驱动模块的第二端之间。
11.根据权利要求10所述的显示面板，其特征在于，所述像素电路的工作过程还包括补偿阶段；
在所述补偿阶段，所述第一发光控制模块开启，所述复位模块关断，所述复位信号线提供第一复位信号，所述补偿模块由关断切换为开启。
12.根据权利要求1所述的显示面板，其特征在于，所述复位阶段包括依序执行的第一复位阶段和第二复位阶段；
在所述第一复位阶段，所述复位信号线提供第一复位信号，所述补偿模块关断；
在所述第二复位阶段，所述复位信号线提供第二复位信号，所述补偿模块关断。
13.根据权利要求8或12所述的显示面板，其特征在于，所述第一复位信号为低电位，且所述第二复位信号为高电位。
14.根据权利要求12所述的显示面板，其特征在于，所述复位阶段还包括所述第二复位阶段之后的第三复位阶段；
在所述第三复位阶段，所述复位信号线提供所述第一复位信号，所述补偿模块关断。
15.根据权利要求12所述的显示面板，其特征在于，所述像素电路的工作过程还包括第一间隔阶段和第二间隔阶段，所述第一间隔阶段位于所述第一复位阶段和所述第二复位阶段之间，所述第二间隔阶段位于所述第二复位阶段之后；
在所述第一间隔阶段，所述复位模块关断，所述复位信号线提供所述第一复位信号，且所述补偿模块开启；
在所述第二间隔阶段，所述复位模块关断，所述复位信号线提供所述第二复位信号，且所述补偿模块开启。
16.根据权利要求12所述的显示面板，其特征在于，所述像素电路的工作过程还包括补偿阶段；
在所述补偿阶段，所述复位模块关断，所述复位信号线提供所述第一复位信号，且所述补偿模块开启。
17.一种显示装置，其特征在于，包括权利要求1-16任一项所述的显示面板。
CN202210785752.8A 2022-07-04 2022-07-04 一种显示面板和显示装置 Active CN114999379B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210785752.8A CN114999379B (zh) 2022-07-04 2022-07-04 一种显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210785752.8A CN114999379B (zh) 2022-07-04 2022-07-04 一种显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN114999379A true CN114999379A (zh) 2022-09-02
CN114999379B CN114999379B (zh) 2024-08-06

Family

ID=83020722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210785752.8A Active CN114999379B (zh) 2022-07-04 2022-07-04 一种显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN114999379B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105243986A (zh) * 2015-11-12 2016-01-13 京东方科技集团股份有限公司 像素补偿电路及其驱动方法、阵列基板以及显示装置
US20160063922A1 (en) * 2014-08-26 2016-03-03 Apple Inc. Organic Light-Emitting Diode Display
CN107610652A (zh) * 2017-09-28 2018-01-19 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置
CN107680537A (zh) * 2017-11-21 2018-02-09 上海天马微电子有限公司 一种像素电路的驱动方法
CN107808630A (zh) * 2017-12-01 2018-03-16 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法、显示面板及显示装置
US20200226978A1 (en) * 2019-01-11 2020-07-16 Apple Inc. Electronic Display with Hybrid In-Pixel and External Compensation
CN112116890A (zh) * 2020-10-15 2020-12-22 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112331134A (zh) * 2020-10-23 2021-02-05 厦门天马微电子有限公司 显示面板及显示装置
CN113112959A (zh) * 2021-04-08 2021-07-13 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及像素电路的驱动方法
CN113707090A (zh) * 2021-09-02 2021-11-26 武汉天马微电子有限公司 像素驱动电路的驱动方法、显示面板和显示装置
CN114694593A (zh) * 2022-03-31 2022-07-01 武汉天马微电子有限公司 像素驱动电路及其驱动方法和显示面板、显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160063922A1 (en) * 2014-08-26 2016-03-03 Apple Inc. Organic Light-Emitting Diode Display
CN105243986A (zh) * 2015-11-12 2016-01-13 京东方科技集团股份有限公司 像素补偿电路及其驱动方法、阵列基板以及显示装置
CN107610652A (zh) * 2017-09-28 2018-01-19 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置
CN107680537A (zh) * 2017-11-21 2018-02-09 上海天马微电子有限公司 一种像素电路的驱动方法
CN107808630A (zh) * 2017-12-01 2018-03-16 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法、显示面板及显示装置
US20200226978A1 (en) * 2019-01-11 2020-07-16 Apple Inc. Electronic Display with Hybrid In-Pixel and External Compensation
CN112116890A (zh) * 2020-10-15 2020-12-22 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112331134A (zh) * 2020-10-23 2021-02-05 厦门天马微电子有限公司 显示面板及显示装置
CN113112959A (zh) * 2021-04-08 2021-07-13 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及像素电路的驱动方法
CN113707090A (zh) * 2021-09-02 2021-11-26 武汉天马微电子有限公司 像素驱动电路的驱动方法、显示面板和显示装置
CN114694593A (zh) * 2022-03-31 2022-07-01 武汉天马微电子有限公司 像素驱动电路及其驱动方法和显示面板、显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨必文;: "AMOLED驱动管阈值的补偿方法综述", 电子质量, no. 08, 20 August 2013 (2013-08-20) *

Also Published As

Publication number Publication date
CN114999379B (zh) 2024-08-06

Similar Documents

Publication Publication Date Title
CN110942743B (zh) 像素电路的驱动方法、显示面板和显示装置
CN101978415B (zh) 具有以矩阵形式布置的像素的显示面板
KR102050581B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
JP6142178B2 (ja) 表示装置および駆動方法
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
JP5562251B2 (ja) 有機ｅｌ表示装置及びその制御方法
US9019191B2 (en) Stage circuit and emission control driver using the same
WO2016155206A1 (zh) 像素电路及其驱动方法、阵列基板、显示装置
WO2018054350A1 (zh) 像素电路及其驱动方法、阵列基板以及显示装置
TWI539422B (zh) 畫素結構與其驅動方法
CN105405399B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
US20220319379A1 (en) Pixel driving circuit, method, and display apparatus
CN111341260B (zh) 像素电路与相关的显示装置
JPWO2016038855A1 (ja) ソースドライバ回路および表示装置
US20210090489A1 (en) Pixel circuit and display panel
US11468841B2 (en) Emission control driver and display apparatus including the same
CN101763807A (zh) 发光元件的驱动装置
CN115512656A (zh) 像素电路及其驱动方法、显示面板
CN112530341B (zh) 像素电路
CN107068067B (zh) Em信号控制电路、em信号控制方法和有机发光显示装置
US20230196981A1 (en) Display Apparatus Including Self-Emitting Devices
CN110619843A (zh) 像素电路
CN114999379B (zh) 一种显示面板和显示装置
KR20170080218A (ko) 유기발광표시장치의 동작방법
CN114120923B (zh) 扫描驱动电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant