CN114495835A - 像素驱动电路及其驱动方法、显示面板、显示装置 - Google Patents

Abstract

本公开涉及显示技术领域，提出一种像素驱动电路及其驱动方法、显示面板、显示装置，包括：驱动电路、补偿电路、第一复位电路，驱动电路连接第一节点、第二节点、第三节点，用于根据第一节点的信号在第二节点和第三节点之间形成驱动电流；补偿电路连接第一节点、第三节点、第一栅极驱动信号端，用于响应第一栅极驱动信号端的信号连通第一节点和第三节点；第一复位电路连接第三节点、第一复位信号端、第一初始信号端，用于响应第一复位信号端的信号将第一初始信号端的信号传输到第三节点。该像素驱动电路能够改善显示面板的残像问题。

Description

像素驱动电路及其驱动方法、显示面板、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示面板、显示装置。

背景技术

相关技术中，在不同画面下驱动晶体管输出端的电压可能不同，从而导致下一帧写入驱动晶体管栅极的电压存在差异，最终导致显示面板残像问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

根据本公开的一个方面，提供一种像素驱动电路，其中，像素驱动电路包括：驱动电路、补偿电路、第一复位电路，驱动电路连接第一节点、第二节点、第三节点，用于根据所述第一节点的信号在所述第二节点和第三节点之间形成驱动电流；补偿电路连接所述第一节点、第三节点、第一栅极驱动信号端，用于响应所述第一栅极驱动信号端的信号连通所述第一节点和第三节点；第一复位电路连接所述第三节点、第一复位信号端、第一初始信号端，用于响应所述第一复位信号端的信号将所述第一初始信号端的信号传输到所述第三节点。

本公开一种示例性实施例中，所述驱动电路包括：驱动晶体管，驱动晶体管的第一极连接所述第二节点，第二极连接所述第三节点，栅极连接所述第一节点；所述补偿电路包括：第二晶体管，第二晶体管的第一极连接所述第一节点，第二极连接所述第三节点，栅极连接所述第一栅极驱动信号端；所述第一复位电路包括：第一晶体管，第一晶体管的第一极连接所述第一初始信号端，第二极连接所述第三节点，栅极连接所述第一复位信号端。

本公开一种示例性实施例中，所述驱动晶体管、第一晶体管为P型晶体管，第二晶体管为N型晶体管。

本公开一种示例性实施例中，所述驱动电路用于根据所述第一节点的信号通过所述第二节点向所述第三节点输入驱动电流；所述像素驱动电路还包括：数据写入电路、发光控制电路、第二复位电路、存储电路，数据写入电路连接所述第二节点、数据信号端、第二栅极驱动信号端，用于响应所述第二栅极驱动信号端的信号将所述数据信号端的信号传输到所述第二节点；发光控制电路连接所述第二节点、第一电源端、第三节点、第四节点、使能信号端，用于响应所述使能信号端的信号以连通所述第二节点和所述第一电源端，以及用于响应所述使能信号端的信号以连通所述第三节点和所述第四节点；第二复位电路连接于所述第四节点、第二初始信号端、第二复位信号端，用于响应所述第二复位信号端的信号以将所述第二初始信号端的信号传输到所述第四节点；存储电路连接于所述第一节点和所述第一电源端之间。

本公开一种示例性实施例中，所述数据写入电路包括：第四晶体管，第四晶体管的第一极连接所述数据信号端，第二极连接所述第二节点，栅极连接所述第二栅极驱动信号端；所述发光控制电路包括：第五晶体管、第六晶体管，第五晶体管的第一极连接所述第一电源端，第二极连接所述第二节点，栅极连接所述使能信号端；第六晶体管的第一极连接所述第三节点，第二极连接所述第四节点，栅极连接所述使能信号端；所述第二复位电路包括：第七晶体管，第七晶体管的第一极连接所述第二初始信号端，第二极连接所述第四节点，栅极连接所述第二复位信号端；所述存储电路包括：电容，电容连接于所述第一节点和所述第一电源端之间。

本公开一种示例性实施例中，所述驱动电路用于根据所述第一节点的信号通过所述第三节点向所述第二节点输入驱动电流；所述像素驱动电路还包括：数据写入电路、发光控制电路、第二复位电路、存储电路，数据写入电路连接所述第三节点、数据信号端、第二栅极驱动信号端，用于响应所述第二栅极驱动信号端的信号将所述数据信号端的信号传输到所述第三节点；发光控制电路连接所述第三节点、第一电源端、第二节点、第四节点、使能信号端，用于响应所述使能信号端的信号以连通所述第三节点和所述第一电源端，以及用于响应所述使能信号端的信号以连通所述第二节点和所述第四节点；第二复位电路连接于所述第四节点、第二初始信号端、第二复位信号端，用于响应所述第二复位信号端的信号以将所述第二初始信号端的信号传输到所述第四节点；存储电路连接于所述第一节点和所述第一电源端之间。

本公开一种示例性实施例中，所述数据写入电路包括：第四晶体管，第四晶体管的第一极连接所述数据信号端，第二极连接所述第三节点，栅极连接所述第二栅极驱动信号端；所述发光控制电路包括：第五晶体管、第六晶体管，第五晶体管的第一极连接所述第一电源端，第二极连接所述第三节点，栅极连接所述使能信号端；第六晶体管的第一极连接所述第二节点，第二极连接所述第四节点，栅极连接所述使能信号端；所述第二复位电路包括：第七晶体管，第七晶体管的第一极连接所述第二初始信号端，第二极连接所述第四节点，栅极连接所述第二复位信号端；所述存储电路包括：电容，电容连接于所述第一节点和所述第一电源端之间。

本公开一种示例性实施例中，所述第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管。

根据本公开的一个方面，提供一种像素驱动电路驱动方法，用于驱动上述的像素驱动电路，其中，所述驱动方法包括：

在复位阶段，向所述第一栅极驱动信号端输入有效电平，以导通所述第一节点和第三节点，向所述第一复位信号端输入有效电平，以将所述第一初始信号端的信号传输到所述第三节点；

在补偿阶段，向所述第一栅极驱动信号端输入有效电平，以导通所述第一节点和第三节点，向所述第一复位信号端输入无有效电平，以断开所述第一初始信号端和所述第三节点。

根据本公开的一个方面，提供一种显示面板，其中，包括上述的像素驱动电路。

根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路包括：驱动晶体管、第一晶体管、第二晶体管，第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的第二极，栅极连接第一复位信号线；第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第一栅线；所述显示面板还包括：衬底基板、第一有源层、第一导电层、第二有源层、第三导电层，第一有源层位于所述衬底基板的一侧，所述第一有源层包括第一有源部、第三有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第三有源部用于形成所述驱动晶体管的沟道区；第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括：第二导电部和第一复位信号线，第二导电部在所述衬底基板上的正投影覆盖所述第三有源部，所述第二导电部用于形成所述驱动晶体管的栅极，所述第一复位信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第一有源部，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；第二有源层位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括：第二有源部，所述第二有源部用于形成所述第二晶体管的沟道区；第三导电层位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括所述第一栅线，所述第一栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第二有源部，所述第一栅线的部分结构用于形成所述第二晶体管的栅极。

本公开一种示例性实施例中，所述显示面板还包括发光单元，所述像素驱动电路还包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管，第四晶体管的第一极连接数据线，第二极连接驱动晶体管的第一极，栅极连接第二栅线；第五晶体管的第一极连接电源线，第二极连接驱动晶体管的第一极，栅极连接使能信号线；第六晶体管的第一极连接驱动晶体管的第二极，第二极连接所述发光单元的第一电极，栅极连接使能信号线；第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极，栅极连接第二复位信号线；所述第一有源层还包括：第四有源部、第五有源部、第六有源部、第七有源部，所述第四有源部用于形成所述第四晶体管的沟道区；所述第五有源部用于形成所述第五晶体管的沟道区；所述第六有源部用于形成所述第六晶体管的沟道区；所述第七有源部用于形成所述第七晶体管的沟道区；所述第一导电层还包括：所述使能信号线、所述第二栅线、所述第二复位信号线，所述使能信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第五有源部和所述第六有源部，所述使能信号线的部分结构用于形成所述第五晶体管的栅极，所述使能信号线的另外部分结构用于形成所述第六晶体管的栅极；所述第二栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第四有源部，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；所述第二复位信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第七有源部，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极。

本公开一种示例性实施例中，在同一所述像素驱动电路中：所述第二导电部在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板正投影和所述第二栅线在所述衬底基板上的正投影之间；所述第一栅线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板正投影和所述第二导电部在所述衬底基板上的正投影之间；所述第二复位信号线在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧；所述第一复位信号线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧。

本公开一种示例性实施例中，所述第一方向为行方向，本行像素驱动电路中的第二复位信号线共用为下一行像素驱动电路中的第一复位信号线。

本公开一种示例性实施例中，所述第一方向为行方向，所述显示面板还包括：第三导电层，第三导电层位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括所述第一初始信号线；在同一像素驱动电路中，所述第一初始信号线在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧；且本行像素驱动电路中第一初始信号线在所述衬底基板上的正投影与相邻上一行像素驱动电路中使能信号线在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，所述显示面板还包括：第四导电层，第四导电层位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括所述电源线，所述电源线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；其中，所述电源线包括：第一延伸部、第二延伸部、第三延伸部，所述第二延伸部连接于所述第一延伸部和所述第三延伸部之间；所述第二延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸大于第一延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸，且所述第二延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第三延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸；所述第二延伸部在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影。

本公开一种示例性实施例中，所述第一方向为行方向，所述第二方向为列方向，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个所述像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；每列所述像素驱动电路对应设置一条所述电源线，在行方向上相邻所述重复单元中，相邻所述电源线的所述第二延伸部相连接；所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接所述电源线，所述显示面板还包括：第二导电层，第二导电层位于所述第一有源层和所述第二有源层之间，所述第二导电层包括：第一导电部，所述第一导电部用于形成所述电容的第二电极；在同一所述重复单元中，相邻所述第一导电部连接。

本公开一种示例性实施例中，所述显示面板包括沿第一方向和第二方向分布的多个重复单元，每个所述重复单元包括两个所述像素驱动电路，两个所述像素驱动电路包括沿第一方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；在同一所述重复单元中，相邻所述第一导电部通过第一连接部连接；所述第一有源层还包括：第八有源部、第九有源部，第八有源部连接于所述第五有源部远离所述第三有源部的一侧；第九有源部连接于同一所述重复单元中两所述第八有源部之间；所述第四导电层还包括：多个第一桥接部，多个所述第一桥接部与多个所述重复单元一一对应设置，所述第一桥接部分别通过过孔连接所述第九有源部、第一连接部，且所述第一桥接部通过过孔连接所述电源线。

本公开一种示例性实施例中，所述第一晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管，所述第二晶体管为N型晶体管。

根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中像素驱动电路的电路结构示意图；

图2为图1中像素驱动电路一种驱动方法中各节点的时序图；

图3为本公开一种示例性实施例中像素驱动电路的结构示意图；

图4为本公开另一种示例性实施例中像素驱动电路的结构示意图；

图5为图4中像素驱动电路一种驱动方法中各节点的时序图；

图6为图4中像素驱动电路另一种驱动方法中各节点的时序图；

图7为图4中像素驱动电路另一种驱动方法中各节点的时序图；

图8为本公开另一种示例性实施例中像素驱动电路的结构示意图；

图9为本公开显示面板一种示例性实施例中的结构版图；

图10为图9中遮光层的结构版图；

图11为图9中第一有源层的结构版图；

图12为图9中第一导电层的结构版图；

图13为图9中第二导电层的结构版图；

图14为图9中第二有源层的结构版图；

图15为图9中第三导电层的结构版图；

图16为图9中第四导电层的结构版图；

图17为图9中第五导电层的结构版图；

图18为图9中电极层的结构版图；

图19为图9中遮光层、第一有源层的结构版图；

图20为图9中遮光层、第一有源层、第一导电层的结构版图；

图21为图9中遮光层、第一有源层、第一导电层、第二导电层的结构版图；

图22为图9中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图；

图23为图9中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；

图24为图9中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；

图25为图9中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图；

图26为显示面板的沿图9中虚线AA剖开的部分剖视图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为相关技术中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接第二栅极驱动信号端G2；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；驱动晶体管T3的栅极连接第一节点N1，第一极连接第二节点N2，第二极连接第三节点N3；第二晶体管T2的第一极连接第一节点N1，第二极连接驱动晶体管T3的第二极，栅极连接第一栅极驱动信号端G1；第六晶体管T6的第一极连接驱动晶体管T3的第二极，第二极连接第四节点N4，栅极连接使能信号端EM；第七晶体管T7的第一极连接第四节点N4，第二极连接第二初始信号端Vinit2，栅极连接第二复位信号端Re2；第一晶体管T1的第一极连接第一节点N1，第二极连接第一初始信号端Vinit1，栅极连接第一复位信号端Re1；电容C的第一电极连接第一节点N1，第二电极连接第一电源端VDD。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1和第二晶体管T2可以为N型晶体管，例如，第一晶体管T1和第二晶体管T2可以为N型金属氧化物晶体管，N型金属氧化物晶体管具有较小的漏电流，从而可以避免发光阶段，第一节点N1的电荷通过第一晶体管T1和第二晶体管T2漏电。同时，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型晶体管，例如，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型低温多晶体硅晶体管，P型低温多晶体硅晶体管具有较高的载流子迁移率，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板。第一初始信号端和第二初始信号端可以根据实际情况输出相同或不同电压信号。

如图2所示，为图1中像素驱动电路一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端G1的时序，G2表示第二栅极驱动信号端G2的时序，Re1表示第一复位信号端Re1的时序，Re2表示第二复位信号端Re2的时序，EM表示使能信号端EM的时序，Da表示数据信号端Da的时序，N1表示第一节点的时序，N3表示第三节点的时序，N4表示第四节点的时序。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，缓冲阶段t3、发光阶段t4。在复位阶段t1：第一复位信号端Re1输出高电平信号，第一晶体管T1导通，第一初始信号端Vinit1向第一节点N1输入初始信号。在补偿阶段t2：第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Da输出驱动信号以向第一节点N1写入补偿电压Vdata+Vth，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压，此外，第二复位信号端输出低电平信号，第七晶体管T7导通，第二初始信号端Vinit2向第四节点N4输入初始信号。在缓冲阶段t3，第一栅极驱动信号端G1、第一复位信号端Re1输出低电平信号，第二栅极驱动信号端G2、第二复位信号端Re2输出高电平信号。在发光阶段t4：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下发光。

驱动晶体管输出电流公式如下：

I＝(μWCox/2L)(Vgs-Vth)²

其中，I为驱动晶体管输出电流；μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。根据上述驱动晶体管输出电流公式，将本公开像素驱动电路中驱动晶体管的栅极电压Vdata+Vth和源极电压Vdd带入上述公式可以得到：本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)²。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。

然而，在相关技术中，不同画面下的第三节点N3的电压不同，从而导致在切换到下一帧画面时，第三节点N3的电压在下一帧补偿阶段t2初期并不相同，第三节点N3在补偿阶段t2初期的电压会影响最终写入第一节点N1的补偿电压，因而，在显示不同画面时，即使数据信号的电压相同，写入第一节点N1的补偿电压也会因为第三节点N3在补偿阶段t2初期的电压不同而存在差异，第一节点N1存在的电压差异会导致显示面板出现残像。

基于此，本示例性实施例提供一种像素驱动电路，如图3所示，为本公开一种示例性实施例中像素驱动电路的结构示意图，该像素驱动电路包括：驱动电路1、补偿电路2、第一复位电路3，驱动电路1连接第一节点N1、第二节点N2、第三节点N3，用于根据所述第一节点N1的信号在所述第二节点N2和第三节点N3之间形成驱动电流；补偿电路2连接所述第一节点N1、第三节点N3、第一栅极驱动信号端G1，用于响应所述第一栅极驱动信号端G1的信号连通所述第一节点N1和第三节点N3；第一复位电路3连接所述第三节点N3、第一复位信号端Re1、第一初始信号端Vinit1，用于响应所述第一复位信号端Re1的信号将所述第一初始信号端Vinit1的信号传输到所述第三节点N3。

本示例性实施例中，该像素驱动电路可以在复位阶段，向所述第一复位信号端Re1输入有效电平，以将所述第一初始信号端Vinit1的信号传输到所述第三节点N3，同时向所述第一栅极驱动信号端G1输入有效电平，以导通所述第一节点N1和第三节点N3，从而实现利用第一初始信号端Vinit1对第三节点N3和第一节点N1进行同时复位；该像素驱动电路可以补偿阶段，向所述第一栅极驱动信号端G1输入有效电平，以导通所述第一节点N1和第三节点N3，向所述第一复位信号端Re1输入无有效电平，以断开所述第一初始信号端Vinit1和所述第三节点N3，从而可以实现通过第二节点N2向第一节点N1写入补偿电压。由于该像素驱动电路在复位阶段对第三节点N3进行了复位，从而可以避免上述的残像问题。其中，有效电平是指实现目标电路正常驱动的电平，例如，N型晶体管对应的有效电平为高电平，P型晶体管对应的有效电平为低电平。

本示例性实施例中，如图3所示，所述驱动电路可以包括：驱动晶体管T3，驱动晶体管T3的第一极连接所述第二节点N2，第二极连接所述第三节点N3，栅极连接所述第一节点N1；所述补偿电路2可以包括：第二晶体管T2，第二晶体管T2的第一极连接所述第一节点N1，第二极连接所述第三节点N3，栅极连接所述第一栅极驱动信号端G1；所述第一复位电路3可以包括：第一晶体管T1，第一晶体管T1的第一极连接所述第一初始信号端Vinit1，第二极连接所述第三节点N3，栅极连接所述第一复位信号端Re1。

本示例性实施例中，如图3所示，所述驱动晶体管T3、第一晶体管T1可以为P型晶体管，第二晶体管T2可以为N型晶体管。驱动晶体管为P型晶体管，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板。第二晶体管T2为N型晶体管，从而可以降低第一节点N1的漏电流。此外，由于N型晶体管的尺寸较大，本示例性实施例将第一晶体管T1设置为P型晶体管，可以有效降低该像素驱动电路版图面积，从而有利于布线设计。

如图4所示，为本公开另一种示例性实施例中像素驱动电路的结构示意图，该驱动电路用于根据所述第一节点N1的信号通过所述第二节点N2向所述第三节点N3输入驱动电流。所述像素驱动电路还可以包括：数据写入电路4、发光控制电路5、第二复位电路6、存储电路7，数据写入电路4连接所述第二节点N2、数据信号端Da、第二栅极驱动信号端G2，用于响应所述第二栅极驱动信号端G2的信号将所述数据信号端Da的信号传输到所述第二节点N2；发光控制电路5连接所述第二节点N2、第一电源端VDD、第三节点N3、第四节点N4、使能信号端EM，用于响应所述使能信号端EM的信号以连通所述第二节点N2和所述第一电源端VDD，以及用于响应所述使能信号端EM的信号以连通所述第三节点N3和所述第四节点N4；第二复位电路6连接于所述第四节点N4、第二初始信号端Vinit2、第二复位信号端Re2，用于响应所述第二复位信号端Re2的信号以将所述第二初始信号端Vinit2的信号传输到所述第四节点N4；存储电路7连接于所述第一节点N1和所述第一电源端VDD之间。

本示例性实施例中，如图4所示，所述数据写入电路4可以包括：第四晶体管T4，第四晶体管T4的第一极连接所述数据信号端Da，第二极连接所述第二节点N2，栅极连接所述第二栅极驱动信号端G2；所述发光控制电路5可以包括：第五晶体管T5、第六晶体管T6，第五晶体管T5的第一极连接所述第一电源端VDD，第二极连接所述第二节点N2，栅极连接所述使能信号端EM；第六晶体管T6的第一极连接所述第三节点N3，第二极连接所述第四节点N4，栅极连接所述使能信号端EM；所述第二复位电路6可以包括：第七晶体管T7，第七晶体管T7的第一极连接所述第二初始信号端Vinit2，第二极连接所述第四节点N4，栅极连接所述第二复位信号端Re2；所述存储电路7可以包括：电容C，电容C连接于所述第一节点N1和所述第一电源端VDD之间。该像素驱动电路用于驱动显示面板中的发光单元OLED发光，发光单元OLED连接于第四节点N4和第二电源端VSS之间，第一电源端VDD可以为高电平端，第二电源端VSS可以为低电平端。

本示例性实施例中，所述第一晶体管T1、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7为P型晶体管，所述第二晶体管T2为N型晶体管。

如图5所示，为图4中像素驱动电路一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端G1的时序，G2表示第二栅极驱动信号端G2的时序，Re1表示第一复位信号端Re1的时序，Re2表示第二复位信号端Re2的时序，EM表示使能信号端EM的时序，Da表示数据信号端Da的时序，N1表示第一节点的时序，N3表示第三节点的时序，N4表示第四节点的时序。

该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，缓冲阶段t3、发光阶段t4。在复位阶段t1：第一复位信号端Re1输出低电平信号，第一栅极驱动信号端G1输出高电平信号，第一晶体管T1、第二晶体管T2导通，第一初始信号端Vinit1向第三节点N3、第一节点N1输入初始信号。在补偿阶段t2：第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Da输出驱动信号以向第一节点N1写入补偿电压Vdata+Vth，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压，此外，在补偿阶段t2，第二复位信号端输出低电平信号，第七晶体管T7导通，第二初始信号端Vinit2向第四节点N4输入初始信号。在缓冲阶段t3，第一栅极驱动信号端G1输出低电平信号，第二栅极驱动信号端G2、第二复位信号端Re2、第一复位信号端Re1输出高电平信号。在发光阶段t4：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下发光。

驱动晶体管输出电流公式如下：

I＝(μWCox/2L)(Vgs-Vth)²

其中，I为驱动晶体管输出电流；μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。根据上述驱动晶体管输出电流公式，将本公开像素驱动电路中驱动晶体管的栅极电压Vdata+Vth和源极电压Vdd带入上述公式可以得到：本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)²。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。

如图6所示，为图4中像素驱动电路另一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端G1的时序，G2表示第二栅极驱动信号端G2的时序，Re1表示第一复位信号端Re1的时序，Re2表示第二复位信号端Re2的时序，EM表示使能信号端EM的时序，Da表示数据信号端Da的时序，N1表示第一节点的时序，N3表示第三节点的时序，N4表示第四节点的时序。

该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，缓冲阶段t3、发光阶段t4。在复位阶段t1：第一复位信号端Re1、第二复位信号端Re2输出低电平信号，第一栅极驱动信号端G1输出高电平信号，第一晶体管T1、第二晶体管T2、第七晶体管T7导通，第一初始信号端Vinit1向第三节点N3、第一节点N1输入初始信号，第二初始信号端Vinit2向第四节点N4写入初始信号。在补偿阶段t2：第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Da输出驱动信号以向第一节点N1写入补偿电压Vdata+Vth，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压。在缓冲阶段t3，第一栅极驱动信号端G1输出低电平信号，第二栅极驱动信号端G2、第二复位信号端Re2、第一复位信号端Re1输出高电平信号。在发光阶段t4：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下发光。

如图7所示，为图4中像素驱动电路另一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端G1的时序，G2表示第二栅极驱动信号端G2的时序，Re1表示第一复位信号端Re1的时序，Re2表示第二复位信号端Re2的时序，EM表示使能信号端EM的时序，Da表示数据信号端Da的时序，N1表示第一节点的时序，N3表示第三节点的时序，N4表示第四节点的时序。

该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，缓冲阶段t3、发光阶段t4。在复位阶段t1：第一复位信号端Re1输出低电平信号，第一栅极驱动信号端G1输出高电平信号，第一晶体管T1、第二晶体管T2、第七晶体管T7导通，第一初始信号端Vinit1向第三节点N3、第一节点N1输入初始信号。在补偿阶段t2：第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Da输出驱动信号以向第一节点N1写入补偿电压Vdata+Vth，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压。在缓冲阶段t3，第二复位信号端Re2、第一栅极驱动信号端G1输出低电平信号，第二栅极驱动信号端G2、第一复位信号端Re1输出高电平信号，第七晶体管T7导通，第二初始信号端向第四节点输入初始信号。在发光阶段t4：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下发光。

如图8所示，为本公开另一种示例性实施例中像素驱动电路的结构示意图，所述驱动电路用于根据所述第一节点N1的信号通过所述第三节点N3向所述第二节点N2输入驱动电流。在图3所示像素驱动电路基础上，所述像素驱动电路还可以包括：数据写入电路4、发光控制电路5、第二复位电路6、存储电路7，数据写入电路4连接所述第三节点N3、数据信号端Da、第二栅极驱动信号端G2，用于响应所述第二栅极驱动信号端G2的信号将所述数据信号端Da的信号传输到所述第三节点N3；发光控制电路5连接所述第三节点N3、第一电源端VDD、第二节点N2、第四节点N4、使能信号端EM，用于响应所述使能信号端EM的信号以连通所述第三节点N3和所述第一电源端VDD，以及用于响应所述使能信号端EM的信号以连通所述第二节点N2和所述第四节点N4；第二复位电路6连接于所述第四节点N4、第二初始信号端Vinit2、第二复位信号端Re2，用于响应所述第二复位信号端Re2的信号以将所述第二初始信号端Vinit2的信号传输到所述第四节点N4；存储电路7连接于所述第一节点N1和所述第一电源端VDD之间。

本示例性实施例中，如图8所示，所述数据写入电路4包括：第四晶体管T4，第四晶体管T4的第一极连接所述数据信号端Da，第二极连接所述第三节点N3，栅极连接所述第二栅极驱动信号端G2；所述发光控制电路5包括：第五晶体管T5、第六晶体管T6，第五晶体管T5的第一极连接所述第一电源端VDD，第二极连接所述第三节点N3，栅极连接所述使能信号端EM；第六晶体管T6的第一极连接所述第二节点N2，第二极连接所述第四节点N4，栅极连接所述使能信号端EM；所述第二复位电路6包括：第七晶体管T7，第七晶体管T7的第一极连接所述第二初始信号端Vinit2，第二极连接所述第四节点N4，栅极连接所述第二复位信号端Re2；所述存储电路7包括：电容C，电容C连接于所述第一节点N1和所述第一电源端VDD之间。该像素驱动电路用于驱动发光单元OLED发光，发光单元OLED连接于第四节点N4和第二电源端VSS之间，第一电源端VDD可以为高电平端，第二电源端VSS可以为低电平端。

本示例性实施例中，所述第一晶体管T1、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7为P型晶体管，所述第二晶体管T2为N型晶体管。

该像素驱动电路的驱动方法可以与图4所示像素驱动电路的驱动方法相同，该像素驱动电路的驱动方法同样可以包括四个阶段：复位阶段，补偿阶段、缓冲阶段、发光阶段，该像素驱动电路在不同驱动方法中各节点的时序可以分别如图5、6、7所示。

本示例性实施例还提供一种像素驱动电路驱动方法，用于驱动上述的像素驱动电路，其中，所述驱动方法可以包括：

在复位阶段，向所述第一栅极驱动信号端输入有效电平，以导通所述第一节点和第三节点，向所述第一复位信号端输入有效电平，以将所述第一初始信号端的信号传输到所述第三节点；

在补偿阶段，向所述第一栅极驱动信号端输入有效电平，以导通所述第一节点和第三节点，向所述第一复位信号端输入无有效电平，以断开所述第一初始信号端和所述第三节点。

该驱动方法在上述内容中已经做出详细说明，此处不再赘述。

本示例性实施例还提供一种显示面板，该显示面板可以包括上述的像素驱动电路，例如，该显示面板可以图4所示的像素驱动电路。该显示面板可以包括依次层叠设置的衬底基板、遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层、电极层，其中，上述层级之间可以设置有绝缘层。如图9-25所示，图9为本公开显示面板一种示例性实施例中的结构版图，图10为图9中遮光层的结构版图，图11为图9中第一有源层的结构版图，图12为图9中第一导电层的结构版图，图13为图9中第二导电层的结构版图，图14为图9中第二有源层的结构版图，图15为图9中第三导电层的结构版图，图16为图9中第四导电层的结构版图，图17为图9中第五导电层的结构版图，图18为图9中电极层的结构版图，图19为图9中遮光层、第一有源层的结构版图，图20为图9中遮光层、第一有源层、第一导电层的结构版图，图21为图9中遮光层、第一有源层、第一导电层、第二导电层的结构版图，图22为图9中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图23为图9中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图24为图9中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图，图25为图9中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图。该显示面板可以包括多个图4所示的像素驱动电路。如图25所示，多个像素驱动电路中可以包括在第一方向X上相邻分布第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2可以镜像对称设置。其中，第一像素驱动电路P1和第二像素驱动电路P2可以形成一重复单元，该显示面板可以包括在第一方向X和第二方向Y上阵列分布的多个重复单元，其中，第一方向X可以为行方向，第二方向Y可以为列方向。

如图9、10、19所示，遮光层可以包括在第一方向X和第二方向Y上分布的多个遮光部61，相邻遮光部61之间可以相互连接。遮光层可以为导体结构，例如，遮光层可以为遮光金属层。

如图9、11、19所示，第一有源层可以包括第一有源部71、第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77、第八有源部78、第九有源部79。其中，第一有源部71用于形成第一晶体管的沟道区；第三有源部73可以用于形成驱动晶体管T3的沟道区；第四有源部74可以用于形成第四晶体管T4的沟道区；第五有源部75可以用于形成第五晶体管T5的沟道区；第六有源部76可以用于形成第六晶体管T6的沟道区；第七有源部77可以用于形成第七晶体管T7的沟道区；第八有源部78连接于第五有源部75远离第三有源部73的一侧，第九有源部79连接于连接于同一重复单元中第八有源部78之间。其中，第八有源部78可以用于形成第五晶体管的第一极，本示例性实施例中，通过第九有源部79连接相邻两像素驱动电路中的第八有源部，从而可以降低该相邻像素驱动电路中第一电源端的电压差。如图19所示，遮光部61在衬底基板上的正投影可以覆盖第三有源部73在衬底基板上的正投影，遮光部61可以降低光照对驱动晶体管特性的影响。第一有源层可以由多晶硅材料形成，相应的，第一晶体管T1、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅薄膜晶体管。

如图9、12、20所示，第一导电层可以包括：第二导电部12、第二栅线G2、使能信号线EM、第一复位信号线Re1、第二复位信号线Re2。第二栅线G2可以用于提供图4中第二栅极驱动信号端；使能信号线EM可以用于提供图4中的使能信号端；第一复位信号线Re1用于提供图4中的第一复位信号端；第二复位信号线Re2可以用于提供图4中的第二复位信号端。第二栅线G2在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影、第一复位信号线Re1在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影均可以沿第一方向X延伸。在本示例性实施例中，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。第二栅线G2在衬底基板上的正投影覆盖第四有源部74在衬底基板上的正投影，第二栅线G2的部分结构用于形成第四晶体管的栅极。使能信号线EM在衬底基板上的正投影覆盖第五有源部75在衬底基板上的正投影、第六有源部76在衬底基板上的正投影，使能信号线EM的部分结构可以分别用于形成第五晶体管T5、第六晶体管T6的栅极。第一复位信号线Re1在衬底基板上的正投影覆盖第一有源部71在衬底基板上的正投影，第一复位信号线Re1的部分结构用于形成第一晶体管T1的栅极。第二复位信号线Re2在衬底基板上的正投影可以覆盖第七有源部77在衬底基板上的正投影，第二复位信号线Re2的部分结构可以用于形成第七晶体管T7的栅极。第二导电部12在衬底基板上的正投影覆盖第三有源部73在衬底基板上的正投影，第二导电部12可以用于形成驱动晶体管T3的栅极和电容的第一电极。如图20所示，本行像素驱动电路中的第二复位信号线Re2可以复用为下一行像素驱动电路中的第一复位信号线Re1。该设置可以提高像素驱动电路的集成度，降低像素驱动电路的布图面积。遮光层可以连接一稳定电源端，例如，遮光层可以连接图4中的第一电源端、第一初始信号端、第二初始信号端等，遮光部61可以对第二导电部12起到稳压作用，从而降低驱动晶体管T3栅极在发光阶段的电压波动。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。

如图9、13、21所示，第二导电层可以包括：第三栅线2G1、多个第一导电部21。第三栅线2G1可以用于提供图4中的第一栅极驱动信号端。第三栅线2G1在衬底基板上的正投影均可以沿第一方向X延伸。如图13所示，第二导电层还可以包括多个第一连接部22，在同一重复单元中，第一连接部22连接于在行方向上相邻的两第一导电部21之间。此外，在其他示例性实施例中，在行方向上相邻的重复单元中，相邻第一导电部21也可以相连接。

如图9、14、22所示，第二有源层可以包括有源部81，有源部81可以包括第二有源部812，第二有源部812可以用于形成第二晶体管T2的沟道区。其中，第二有源层可以由氧化铟镓锌形成，相应的，第二晶体管T2可以为N型的金属氧化物薄膜晶体管。第三栅线2G1在衬底基板上的正投影可以覆盖第二有源部812在衬底基板上的正投影，第三栅线2G1的部分结构可以用于形成第二晶体管的底栅。

如图9、15、23所示，第三导电层可以包括第一栅线3G1、第一初始信号线Vinit1。第一栅线3G1在衬底基板上的正投影、第一初始信号线Vinit1在衬底基板上的正投影均可以沿第一方向X延伸。第一栅线3G1可以用于提供图4中的第一栅极驱动信号端，第一栅线3G1在衬底基板上的正投影可以覆盖第二有源部812在衬底基板上的正投影，第一栅线3G1的部分结构可以用于形成第二晶体管T2的顶栅，同时，第一栅线3G1可以通过位于显示面板边沿走线区的过孔连接第三栅线2G1。如图9、23所示，在同一像素驱动电路中，所述第二导电部12在所述衬底基板上的正投影位于所述使能信号线EM在所述衬底基板正投影和所述第二栅线G2在所述衬底基板上的正投影之间；所述第一栅线3G1在所述衬底基板上的正投影位于所述第二栅线G2在所述衬底基板正投影和所述第二导电部12在所述衬底基板上的正投影之间；所述第二复位信号线Re2在所述衬底基板上的正投影位于所述使能信号线EM在所述衬底基板上的正投影远离所述第二导电部12在所述衬底基板上的正投影的一侧；所述第一复位信号线Re1在所述衬底基板上的正投影位于所述第二栅线G2在所述衬底基板上的正投影远离所述第二导电部12在所述衬底基板上的正投影的一侧。所述第一初始信号线Vinit1在所述衬底基板上的正投影位于所述第一复位信号线Re1在所述衬底基板上的正投影远离所述第二导电部12在所述衬底基板上的正投影的一侧；且本行像素驱动电路中第一初始信号线Vinit1在所述衬底基板上的正投影与相邻上一行像素驱动电路中使能信号线EM在所述衬底基板上的正投影至少部分交叠。此外，该显示面板可以利用第三导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第三导电层覆盖的区域可以形成晶体管的沟道区，第二有源层中未被第三导电层覆盖的区域形成导体结构。

如图9、16、24所示，第四导电层可以包括第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第五桥接部45、第六桥接部46、第二初始信号线Vinit2。其中，第一桥接部41可以通过过孔H连接第一连接部22，且通过过孔连接第九有源部79，以连接第五晶体管的第一极和电容C的第二电极。需要说明的是，本示例性实施例中黑色方块表示过孔的位置，本示例性实施例仅对部分过孔进行了标注。第一桥接部41可以以第一像素驱动电路P1和第二像素驱动电路P2的镜像对称面镜像对称。第二桥接部42可以通过过孔连接第六有源部76和第七有源部77之间的第一有源层，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。第三桥接部43可以分别通过过孔连接第六有源部76和第三有源部73之间的第一有源层、第二有源部812一侧的第二有源层、第一有源部71一侧的第一有源层，以连接第二晶体管T2的第二极、第六晶体管T6的第一极、驱动晶体管T3的第二极、第一晶体管T1的第二极。第四桥接部44可以分别通过过孔连接第二有源部812另一侧的第二有源层、第二导电部12，以连接第二晶体管T2的第一极和驱动晶体管的栅极。如图13所示，第一导电部21上形成有开口211，连接于第二导电部12和第四桥接部44之间的过孔在衬底基板上的正投影位于开口211在衬底基板上的正投影以内，以使该过孔内的导电结构与第一导电部21相互绝缘。第五桥接部45可以分别通过过孔连接第一有源部71另一侧的第一有源层、第一初始信号线Vinit1，以连接第一晶体管的第一极和第一初始信号端。第六桥接部46可以通过过孔连接第四有源部74远离第三有源部73一侧的第一有源层，以连接第四晶体管的第一极。第二初始信号线Vinit2可以用于提供图1中的第二初始信号端，第二初始信号线Vinit2在衬底基板上的正投影可以沿第一方向X延伸，第二初始信号线Vinit2可以通过过孔连接第七有源部77远离第六有源部76一侧的第一有源层，以连接第七晶体管的第一极和第二初始信号端。

如图9、17、25所示，第五导电层可以包括多条电源线VDD、多条数据线Da、第七桥接部57。其中，电源线VDD在衬底基板上的正投影、数据线Da在衬底基板上的正投影均可以沿第一方向Y延伸。电源线VDD可以用于提供图4中的第一电源端，数据线Da可以用于提供图4中的数据信号端。如图9、25所示，每列像素驱动电路可以对应设置一条电源线，第一像素驱动电路P1中的电源线VDD可以通过过孔连接第一桥接部41，第二像素驱动电路P2中的电源线VDD可以通过过孔连接同一第一桥接部41，从而连接第五晶体管的第一极和第一电源端。数据线Da可以通过过孔连接第六桥接部46，以连接第四晶体管的第一极和数据信号端。第七桥接部57可以通过过孔连接第二桥接部42，以连接第七晶体管的第二极。如图17所示，电源线VDD可以包括第一延伸部VDD1、第二延伸部VDD2、第三延伸部VDD3，第二延伸部VDD2连接于第一延伸部VDD1和第三延伸部VDD3之间，第二延伸部VDD2在所述衬底基板上的正投影在第一方向X上的尺寸可以大于第一延伸部VDD1在所述衬底基板上的正投影在第一方向X上的尺寸，且所述第二延伸部VDD2在所述衬底基板上的正投影在第一方向X上的尺寸可以大于所述第三延伸部VDD3在所述衬底基板上的正投影在第一方向X上的尺寸。第二延伸部VDD2在衬底基板上的正投影可以覆盖第二有源部812在衬底基板上的正投影，第二延伸部VDD2可以降低光照对第二晶体管T2的特性影响。在行方向上相邻的两重复单元中，相邻两像素驱动电路中第二延伸部VDD2可以相互连接，从而电源线VDD和第一导电部21可以形成网格结构，该网格结构的电源线可以降低其上电源信号的压降。

如图9、18所示，电极层可以包括多个电极部：R电极部R、G电极部G、B电极部B，各个电极部可以通过过孔连接第七桥接部57，以连接第七晶体管的第二极。多个所述电极部沿行列方向阵列分布，多个所述电极部包括在行方向依次交替分布的第一电极列RW1和第二电极列RW2，所述第一电极列RW1包括沿列方向依次交替分布的R电极部和B电极部，所述第二电极列RW2包括沿列方向间隔分布的多个G电极部；多个所述电极部包括在列方向依次交替分布的第一电极行LI1和第二电极行LI2，所述第一电极行L1包括沿行方向依次交替分布的R电极部和B电极部，所述第二电极行L2包括沿行方向间隔分布的多个G电极部。其中，相邻电极列中的两电极部在衬底基板上的正投影在列方向上延伸所覆盖的区域可以交叠，相邻电极行中的两电极部在衬底基板上的正投影在行方向上延伸所覆盖的区域可以交叠。

在其他示例性实施例中，显示面板中像素驱动电路的版图结构还可以为其他结构，例如，其他示例性实施例中像素驱动电路的版图结构可以与图9所示版图结构在列方向上镜像对称，相应的，该显示面板需要下向上逐行驱动。

需要说明的是，如图9、24、25所示，画于第四导电层背离衬底基板一侧的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔；画于第五导电层背离衬底基板一侧的黑色方块表示第五导电层连接面向衬底基板一侧的其他层级的过孔；画于电极层背离衬底基板一侧的黑色方块表示电极层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。

如图26所示，为显示面板的沿图9中虚线AA剖开的部分剖视图。该显示面板还可以包括第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95、第一介电层96、钝化层97、第一平坦层98、第二平坦层99，其中，衬底基板90、遮光层、第一绝缘层91、第一有源层、第二绝缘层92、第一导电层、第三绝缘层93、第二导电层、第四绝缘层94、第二有源层、第五绝缘层95、第三导电层、第一介电层96、第四导电层、钝化层97、第一平坦层98、第五导电层、第二平坦层99、电极层依次层叠设置。第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95可以为单层结构或多层结构，且第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95的材料可以为氮化硅，氧化硅，氮氧化硅中的至少一种；第一介电层96可以为氮化硅层；钝化层97的材料可以包括有机绝缘材料或无机绝缘材料，例如，氮化硅材料；第一平坦层98、第二平坦层99的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层、第三导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第四导电层、第五导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。电极层可以包括铟镓锌氧化物层。

需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序的含义。

本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (20)

1.一种像素驱动电路，其中，包括：

驱动电路，连接第一节点、第二节点、第三节点，用于根据所述第一节点的信号在所述第二节点和第三节点之间形成驱动电流；

补偿电路，连接所述第一节点、第三节点、第一栅极驱动信号端，用于响应所述第一栅极驱动信号端的信号连通所述第一节点和第三节点；

第一复位电路，连接所述第三节点、第一复位信号端、第一初始信号端，用于响应所述第一复位信号端的信号将所述第一初始信号端的信号传输到所述第三节点。

2.根据权利要求1所述的像素驱动电路，其中，所述驱动电路包括：

驱动晶体管，第一极连接所述第二节点，第二极连接所述第三节点，栅极连接所述第一节点；

所述补偿电路包括：

第二晶体管，第一极连接所述第一节点，第二极连接所述第三节点，栅极连接所述第一栅极驱动信号端；

所述第一复位电路包括：

第一晶体管，第一极连接所述第一初始信号端，第二极连接所述第三节点，栅极连接所述第一复位信号端。

3.根据权利要求2所述的像素驱动电路，其中，所述驱动晶体管、第一晶体管为P型晶体管，第二晶体管为N型晶体管。

4.根据权利要求1所述的像素驱动电路，其中，所述驱动电路用于根据所述第一节点的信号通过所述第二节点向所述第三节点输入驱动电流；

所述像素驱动电路还包括：

数据写入电路，连接所述第二节点、数据信号端、第二栅极驱动信号端，用于响应所述第二栅极驱动信号端的信号将所述数据信号端的信号传输到所述第二节点；

发光控制电路，连接所述第二节点、第一电源端、第三节点、第四节点、使能信号端，用于响应所述使能信号端的信号以连通所述第二节点和所述第一电源端，以及用于响应所述使能信号端的信号以连通所述第三节点和所述第四节点；

第二复位电路，连接于所述第四节点、第二初始信号端、第二复位信号端，用于响应所述第二复位信号端的信号以将所述第二初始信号端的信号传输到所述第四节点；

存储电路，连接于所述第一节点和所述第一电源端之间。

5.根据权利要求4所述的像素驱动电路，其中，所述数据写入电路包括：

第四晶体管，第一极连接所述数据信号端，第二极连接所述第二节点，栅极连接所述第二栅极驱动信号端；

所述发光控制电路包括：

第五晶体管，第一极连接所述第一电源端，第二极连接所述第二节点，栅极连接所述使能信号端；

第六晶体管，第一极连接所述第三节点，第二极连接所述第四节点，栅极连接所述使能信号端；

所述第二复位电路包括：

第七晶体管，第一极连接所述第二初始信号端，第二极连接所述第四节点，栅极连接所述第二复位信号端；

所述存储电路包括：

电容，连接于所述第一节点和所述第一电源端之间。

6.根据权利要求1所述的像素驱动电路，其中，所述驱动电路用于根据所述第一节点的信号通过所述第三节点向所述第二节点输入驱动电流；

所述像素驱动电路还包括：

数据写入电路，连接所述第三节点、数据信号端、第二栅极驱动信号端，用于响应所述第二栅极驱动信号端的信号将所述数据信号端的信号传输到所述第三节点；

发光控制电路，连接所述第三节点、第一电源端、第二节点、第四节点、使能信号端，用于响应所述使能信号端的信号以连通所述第三节点和所述第一电源端，以及用于响应所述使能信号端的信号以连通所述第二节点和所述第四节点；

第二复位电路，连接于所述第四节点、第二初始信号端、第二复位信号端，用于响应所述第二复位信号端的信号以将所述第二初始信号端的信号传输到所述第四节点；

存储电路，连接于所述第一节点和所述第一电源端之间。

7.根据权利要求6所述的像素驱动电路，其中，所述数据写入电路包括：

第四晶体管，第一极连接所述数据信号端，第二极连接所述第三节点，栅极连接所述第二栅极驱动信号端；

所述发光控制电路包括：

第五晶体管，第一极连接所述第一电源端，第二极连接所述第三节点，栅极连接所述使能信号端；

第六晶体管，第一极连接所述第二节点，第二极连接所述第四节点，栅极连接所述使能信号端；

所述第二复位电路包括：

第七晶体管，第一极连接所述第二初始信号端，第二极连接所述第四节点，栅极连接所述第二复位信号端；

所述存储电路包括：

电容，连接于所述第一节点和所述第一电源端之间。

8.根据权利要求5或7所述的像素驱动电路，其中，所述第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管。

9.一种像素驱动电路驱动方法，用于驱动权利要求1-8任一项所述的像素驱动电路，其中，所述驱动方法包括：

在复位阶段，向所述第一栅极驱动信号端输入有效电平，以导通所述第一节点和第三节点，向所述第一复位信号端输入有效电平，以将所述第一初始信号端的信号传输到所述第三节点；

在补偿阶段，向所述第一栅极驱动信号端输入有效电平，以导通所述第一节点和第三节点，向所述第一复位信号端输入无有效电平，以断开所述第一初始信号端和所述第三节点。

10.一种显示面板，其中，包括权利要求1-8任一项所述的像素驱动电路。

11.一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路包括：

驱动晶体管；

第一晶体管，第一极连接第一初始信号线，第二极连接所述驱动晶体管的第二极，栅极连接第一复位信号线；

第二晶体管，第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第一栅线；

所述显示面板还包括：

衬底基板；

第一有源层，位于所述衬底基板的一侧，所述第一有源层包括第一有源部、第三有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第三有源部用于形成所述驱动晶体管的沟道区；

第一导电层，位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括：第二导电部和第一复位信号线，第二导电部在所述衬底基板上的正投影覆盖所述第三有源部，所述第二导电部用于形成所述驱动晶体管的栅极，所述第一复位信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第一有源部，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；

第二有源层，位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括：第二有源部，所述第二有源部用于形成所述第二晶体管的沟道区；

第三导电层，位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括所述第一栅线，所述第一栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第二有源部，所述第一栅线的部分结构用于形成所述第二晶体管的栅极。

12.根据权利要求11所述的显示面板，其中，所述显示面板还包括发光单元，所述像素驱动电路还包括：

第四晶体管，第一极连接数据线，第二极连接驱动晶体管的第一极，栅极连接第二栅线；

第五晶体管，第一极连接电源线，第二极连接驱动晶体管的第一极，栅极连接使能信号线；

第六晶体管，第一极连接驱动晶体管的第二极，第二极连接所述发光单元的第一电极，栅极连接使能信号线；

第七晶体管，第一极连接第二初始信号线，第二极连接所述发光单元的第一电极，栅极连接第二复位信号线；

所述第一有源层还包括：

第四有源部，所述第四有源部用于形成所述第四晶体管的沟道区；

第五有源部，所述第五有源部用于形成所述第五晶体管的沟道区；

第六有源部，所述第六有源部用于形成所述第六晶体管的沟道区；

第七有源部，所述第七有源部用于形成所述第七晶体管的沟道区；

所述第一导电层还包括：

所述使能信号线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第五有源部和所述第六有源部，所述使能信号线的部分结构用于形成所述第五晶体管的栅极，所述使能信号线的另外部分结构用于形成所述第六晶体管的栅极；

所述第二栅线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第四有源部，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；

所述第二复位信号线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第七有源部，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极。

13.根据权利要求12所述的显示面板，其中，在同一所述像素驱动电路中：

所述第二导电部在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板正投影和所述第二栅线在所述衬底基板上的正投影之间；

所述第一栅线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板正投影和所述第二导电部在所述衬底基板上的正投影之间；

所述第二复位信号线在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧；

所述第一复位信号线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧。

14.根据权利要求13所述的显示面板，其中，所述第一方向为行方向，本行像素驱动电路中的第二复位信号线共用为下一行像素驱动电路中的第一复位信号线。

15.根据权利要求13所述的显示面板，其中，所述第一方向为行方向，所述显示面板还包括：

第三导电层，位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括所述第一初始信号线；

在同一像素驱动电路中，所述第一初始信号线在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧；

且本行像素驱动电路中第一初始信号线在所述衬底基板上的正投影与相邻上一行像素驱动电路中使能信号线在所述衬底基板上的正投影至少部分交叠。

16.根据权利要求12所述的显示面板，其中，所述显示面板还包括：

第四导电层，位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括所述电源线，所述电源线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；

其中，所述电源线包括：第一延伸部、第二延伸部、第三延伸部，所述第二延伸部连接于所述第一延伸部和所述第三延伸部之间；

所述第二延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸大于第一延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸，且所述第二延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第三延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸；

所述第二延伸部在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影。

17.根据权利要求16所述的显示面板，其中，所述第一方向为行方向，所述第二方向为列方向，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个所述像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；

每列所述像素驱动电路对应设置一条所述电源线，在行方向上相邻所述重复单元中，相邻所述电源线的所述第二延伸部相连接；

所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接所述电源线，所述显示面板还包括：

第二导电层，位于所述第一有源层和所述第二有源层之间，所述第二导电层包括：第一导电部，所述第一导电部用于形成所述电容的第二电极；

在同一所述重复单元中，相邻所述第一导电部连接。

18.根据权利要求16所述的显示面板，其中，所述显示面板包括沿第一方向和第二方向分布的多个重复单元，每个所述重复单元包括两个所述像素驱动电路，两个所述像素驱动电路包括沿第一方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；

在同一所述重复单元中，相邻所述第一导电部通过第一连接部连接；

所述第一有源层还包括：

第八有源部，连接于所述第五有源部远离所述第三有源部的一侧；

第九有源部，连接于同一所述重复单元中两所述第八有源部之间；

所述第四导电层还包括：多个第一桥接部，多个所述第一桥接部与多个所述重复单元一一对应设置，所述第一桥接部分别通过过孔连接所述第九有源部、第一连接部，且所述第一桥接部通过过孔连接所述电源线。

19.根据权利要求12所述的显示面板，其中，所述第一晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管，所述第二晶体管为N型晶体管。

20.一种显示装置，其中，包括权利要求10-19任一项所述的显示面板。

Images