CN116097442B - 显示面板及显示装置 - Google Patents

Abstract

本公开提供一种显示面板，显示面板包括：第一导电层(2)、第二有源层(4)、第三导电层(5)、介电层和第四导电层(6)，第一导电层(2)包括第一导电部(21)，第二有源层(4)包括第八有源部(48)，第四导电层(6)包括第一桥接部(61)，第一桥接部(61)分别通过过孔连接第八有源部(48)和第一导电部(21)；其中，第一栅线(G1)包括第一延伸部(51)，第一延伸部(51)在衬底基板的正投影位于第一桥接部(61)在衬底基板的正投影上，第一延伸部(51)包括相对设置且与其延伸方向相同的第一侧边(511)和第二侧边(512)，第一桥接部(61)在衬底基板的正投影垂直相交于第一侧边(511)在衬底基板的正投影和第二侧边(512)在衬底基板的正投影，由此可防止介电层断裂。

Description

显示面板及显示装置

技术领域

本公开涉及显示技术领域，具体而言，涉及一种显示面板及显示装置。

背景技术

近年来，随着显示行业的迅猛发展，消费者对于显示边框的要求越来越严格，窄边框甚至零边框逐渐成为了潮流和趋势。

相关技术中，SD1层和Gate层之间的无机介质层存在断裂风险，容易引起SD1层和Gate层短接，造成显示问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术的不足，提供一种显示面板及显示装置。

根据本公开的一个方面，提供一种显示面板，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第一极；所述显示面板还包括：衬底基板；第一导电层，位于所述衬底基板的一侧，所述第一导电层包括：第一导电部，所述第一导电部用于形成所述驱动晶体管的栅极；第二有源层，位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括：第二有源部，用于形成所述第二晶体管的沟道区；第八有源部，连接于所述第二有源部的一侧；第三导电层，位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括：第一栅线，在所述衬底基板的正投影沿第一方向延伸且覆盖所述第二有源部，所述第一栅线的部分结构用于形成所述第二晶体管的顶栅，所述第八有源部在所述衬底基板的正投影和所述第一导电部在所述衬底基板的正投影分别位于所述第一栅线在所述衬底基板的正投影的两侧；介电层，位于所述第三导电层背离所述衬底基板的一侧；第四导电层，位于所述介电层背离所述衬底基板的一侧，所述第四导电层包括：第一桥接部，分别通过过孔连接所述第八有源部和所述第一导电部；其中，第一栅线包括相对设置且与其延伸方向相同的第六侧边和第七侧边，所述第六侧边至少部分结构在所述衬底基板的正投影与所述第一桥接部在所述衬底基板的正投影垂直，所述第七侧边至少部分结构在所述衬底基板的正投影与所述第一桥接部在所述衬底基板的正投影垂直。

在本公开的一种示例性实施例中，所述第六侧边包括第一分段，所述第七侧边包括第二分段，所述第一分段在所述衬底基板的正投影与所述第一桥接部在所述衬底基板的正投影垂直，所述第二分段在所述衬底基板的正投影与所述第一桥接部在所述衬底基板的正投影垂直；所述第一分段在所述衬底基板的正投影平行于所述第二分段在所述衬底基板的正投影，或者，所述第一分段在所述衬底基板的正投影所在直线与所述第二分段在所述衬底基板的正投影所在直线相交。

在本公开的一种示例性实施例中，所述第六侧边在所述衬底基板的正投影与所述第一桥接部在所述衬底基板的正投影相交的长度为S1，所述第一分段在所述衬底基板的正投影的长度为S2，所述S2/S1大于等于0.7且小于等于1；所述第七侧边在所述衬底基板的正投影与所述第一桥接部在所述衬底基板的正投影相交的长度为S3，所述第二分段在所述衬底基板的正投影的长度为S4，S4/S3大于等于0.7且小于等于1。

在本公开的一种示例性实施例中，所述显示面板还包括：第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：第二栅线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第二有源部在所述衬底基板的正投影，所述第二栅线的部分结构用于形成所述第二晶体管的底栅；其中，所述第二栅线包括相对设置且沿其延伸方向延伸的第三侧边和第四侧边，所述第一桥接部在所述衬底基板的正投影垂直相交于至少部分所述第三侧边在所述衬底基板的正投影和至少部分所述第四侧边在所述衬底基板的正投影。

在本公开的一种示例性实施例中，所述第二栅线包括第二延伸部，所述第二延伸部在所述衬底基板的正投影位于所述第一桥接部在所述衬底基板的正投影上且与所述第一延伸部在所述衬底基板的正投影交叠，所述第二延伸部包括相对设置且与其延伸方向相同的第三侧边和第四侧边；所述第三侧边在所述衬底基板的正投影位于所述第四侧边在所述衬底基板的正投影远离所述第一导电部在所述衬底基板的正投影的一侧；所述第一侧边在所述衬底基板的正投影位于所述第二侧边在所述衬底基板的正投影远离所述第一导电部在所述衬底基板的正投影的一侧；所述第三侧边上任意的第一节点在所述衬底基板的正投影与所述第一侧边在所述衬底基板的正投影在第二方向上的距离为L1，所述第一节点在所述衬底基板的正投影与所述第四侧边在所述衬底基板的正投影在第二方向上的距离为L2，所述第二方向与所述第一方向相交，L1/L2大于等于0.25且小于等于0.8；所述第四侧边上的任意第二节点在所述衬底基板的正投影与所述第二侧边在所述衬底基板的正投影在第二方向上的距离为L3，所述第二节点在所述衬底基板的正投影与所述第三侧边在所述衬底基板的正投影在第二方向上的距离为L4，L3/L4大于等于0.25且小于等于0.8。

在本公开的一种示例性实施例中，所述第一延伸部在所述衬底基板的正投影覆盖所述第三侧边在所述衬底基板的正投影，所述第二延伸部在所述衬底基板的正投影覆盖所述第二侧边在所述衬底基板的正投影；或，所述第一延伸部在所述衬底基板的正投影覆盖所述第三侧边在所述衬底基板的正投影和所述第四侧边在所述衬底基板的正投影；或，所述第二延伸部在所述衬底基板的正投影覆盖所述第一侧边在所述衬底基板的正投影和所述第二侧边在所述衬底基板的正投影；或，所述第一延伸部在所述衬底基板的正投影覆盖所述第四侧边在所述衬底基板的正投影，所述第二延伸部在所述衬底基板的正投影覆盖所述第一侧边在所述衬底基板的正投影。

在本公开的一种示例性实施例中，所述第一延伸部在所述衬底基板的正投影与所述第二延伸部在所述衬底基板的正投影的交叠区域在所述第二方向的尺寸为L5，L1/L5大于等于0.6且小于等于1，L3/L5大于等于0.6且小于等于1。

在本公开的一种示例性实施例中，所述像素驱动电路包括第五晶体管、第六晶体管，所述第五晶体管的第一极连接所述驱动晶体管的第二极，所述第六晶体管的第一极连接所述驱动晶体管的第一极；所述显示面板还包括：第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：第五有源部，用于形成所述第五晶体管的沟道区；第六有源部，用于形成所述第六晶体管的沟道区；其中，所述第五有源部与所述第六有源部在所述第一方向上具有第六距离L6，L1/L6大于等于5％，L2/L6大于等于5％。

在本公开的一种示例性实施例中，L1大于等于1.3μm，L2大于等于1.3μm。

在本公开的一种示例性实施例中，所述第二栅线包括第二延伸部，所述第二延伸部在所述衬底基板的正投影位于所述第一桥接部在所述衬底基板的正投影上且与所述第一延伸部在所述衬底基板的正投影交叠；所述第二延伸部在所述衬底基板的正投影覆盖所述第一延伸部在所述衬底基板的正投影，且所述第二延伸部在所述衬底基板的正投影在第一方向具有第一中心线，所述第一延伸部在所述衬底基板的正投影具有第二中心线，所述第一中心线与所述第二中心线重叠；所述第二延伸部在所述衬底基板的正投影在第二方向具有第一宽度，所述第一延伸部在所述衬底基板的正投影在第二方向具有第二宽度，所述第二方向与所述第一方向相交；其中，同一位置处，所述第一宽度与所述第二宽度之比为1.5～3。

在本公开的一种示例性实施例中，所述第一栅线具有沿其延伸方向相连接的第一组成部和第二组成部，所述第一组成部在所述衬底基板的正投影在第二方向的宽度大于所述第一组成部在所述衬底基板的正投影在所述第二方向的宽度，所述第二方向与所述第一方向相交；所述第二栅线具有沿其延伸方向相连接的第三组成部和第四组成部，所述第三组成部在所述衬底基板的正投影在所述第二方向的宽度大于所述第四组成部在所述衬底基板的正投影在所述第二方向的宽度；其中，所述第一组成部在所述衬底基板的正投影、所述第三组成部在所述衬底基板的正投影均覆盖所述第二有源部在所述衬底基板的正投影，且所述第三组成部在所述衬底基板的正投影覆盖所述第一组成部在所述衬底基板的正投影；所述第一桥接部在所述衬底基板的正投影与所述第一组成部在所述衬底基板的正投影、所述第二组成部在所述衬底基板的正投影部分交叠，且所述第一桥接部在所述衬底基板的正投影还与所述第三组成部在所述衬底基板的正投影、所述第四组成部在所述衬底基板的正投影部分交叠。

在本公开的一种示例性实施例中，所述第一栅线具有第一组成部和第二组成部，所述第一组成部在第二方向的宽度大于所述第一组成部在所述第二方向的宽度，所述第二方向与所述第一方向相交；所述第二栅线具有第三组成部和第四组成部，所述第三组成部在所述第二方向的宽度大于所述第四组成部在所述第二方向的宽度；其中，所述第一组成部在所述衬底基板的正投影、所述第三组成部在所述衬底基板的正投影均覆盖所述第二有源部在所述衬底基板的正投影，且所述第三组成部在所述衬底基板的正投影覆盖所述第一组成部在所述衬底基板的正投影；所述第一桥接部在所述衬底基板的正投影与所述第一组成部在所述衬底基板的正投影、所述第三组成部在所述衬底基板的正投影相交。

在本公开的一种示例性实施例中，所述显示面板包括沿第一方向和第二方向阵列分布的多个所述像素驱动电路，所述第一方向为行方向，所述第二方向为列方向；所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路还包括对第四晶体管和第七晶体管，所述第四晶体管的第一极连接所述驱动晶体管的第二极，栅极连接第三栅线，第二极连接数据线；所述第七晶体管的第一极连接所述发光单元的第一电极，第二极连接第二初始信号线，栅极连接第三复位信号线；所述显示面板还包括：第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：第四有源部，用于形成所述第四晶体管的沟道区；第七有源部，用于形成所述第七晶体管的沟道区；所述第一导电层还包括：所述第三栅线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第四有源部在所述衬底基板的正投影，所述第三栅线的部分结构用于形成所述第四晶体管的栅极；所述第三复位信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第七有源部，所述第三复位信号线的部分结构用于形成所述第七晶体管的栅极；其中，本行像素驱动电路的第三栅线复用为上一行像素驱动电路的第三复位信号线。

在本公开的一种示例性实施例中，所述像素驱动电路还包括存储电容，所述存储电容的第一极连接所述驱动晶体管的栅极，第二极连接第一电源线；

所述第一导电部还用于形成所述存储电容的第一电极；

所述显示面板还包括：

第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括：

所述第一电源线，在所述衬底基板的正投影沿所述第二方向延伸，所述第二方向与所述第一方向相交；第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：第二导电部，所述第二导电部在所述衬底基板的正投影与所述第一导电部在所述衬底基板的正投影部分交叠，所述第二导电部用于形成所述存储电容的第二电极，所述第二导电部通过过过孔连接所述第一电源线。

在本公开的一种示例性实施例中，所述第一方向为行方向，所述第二方向为列方向；所述显示面板包括沿行列方向分布的多个重复单元，所述重复单元包括在行方向上相邻的两个所述像素驱动电路，每列所述像素驱动电路对应设置一条所述第一电源线和一个所述第二导电部；同一重复单元中，两条所述第一电源线相连接；在行方向相邻的重复单元中，相邻所述第二导电部相连接。

在本公开的一种示例性实施例中，在同一重复单元中，在行方向相邻的两个所述像素驱动电路互为镜像。

在本公开的一种示例性实施例中，所述像素驱动电路包括第五晶体管，所述第五晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述第一电源线；所述显示面板还包括：第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：第五有源部，用于形成所述第五晶体管的沟道区；所述第一导电层还包括：使能信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第五有源部，所述使能信号线的部分结构用于形成所述第五晶体管的栅极；第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括：所述第一电源线，在所述衬底基板的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；所述第四导电层还包括：第二桥接部，所述第二桥接部通过第一过孔连接所述第五晶体管的第二极，且通过另一过孔连接所述第一电源线。

在本公开的一种示例性实施例中，所述第一方向为行方向，所述第二方向为列方向；所述显示面板包括沿行列方向分布的多个重复单元，所述重复单元包括在行方向上相邻的两个所述像素驱动电路；所述第二桥接部与所述像素驱动电路一一对应设置，在行方向相邻的重复单元中，相邻所述第二桥接部相连接且共用所述第一过孔。

在本公开的一种示例性实施例中，所述显示面板还包括：第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括：第一电源线，在所述衬底基板的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；其中，所述第一电源线在所述衬底基板的正投影覆盖所述第一桥接部在所述衬底基板的正投影。

在本公开的一种示例性实施例中，所述第二晶体管的栅极连接第一栅线，所述第二晶体管的第二极连接所述驱动晶体管的第一极；所述第二有源层还包括：第一有源部，用于形成所述第一晶体管的沟道区；第二有源部，用于形成所述第二晶体管的沟道区；所述显示面板还包括：第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：第二栅线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第二有源部在所述衬底基板的正投影，所述第二栅线的部分结构用于形成所述第二晶体管的底栅，且所述第一栅线在所述衬底基板的正投影覆盖所述第二有源部在所述衬底基板的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的顶栅；第一复位信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第一有源部在所述衬底基板的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的底栅；所述第一电源线在所述衬底基板的正投影覆盖所述第一有源部在所述衬底基板的正投影和所述第二有源部在所述衬底基板的正投影。

在本公开的一种示例性实施例中，所述第一晶体管的第二极连接第一初始信号线，所述第二晶体管的第二极连接所述驱动晶体管的第一极；所述像素驱动电路还包括第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第一极；所述显示面板还包括：第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：所述第一初始信号线，在所述衬底基板的正投影沿所述第一方向延伸；第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：第三有源部，用于形成所述驱动晶体管的沟道区；第六有源部，用于形成所述第六晶体管的沟道区；第十一有源部，连接于所述第三有源部和所述第六有源部之间；所述第二有源层还包括：第二有源部，用于形成所述第二晶体管的沟道区；第九有源部，连接于所述第二有源部和所述第八有源部之间；第十四有源部，连接于所述第二有源部远离所述第八有源部的一侧；所述第四导电层还包括：第三桥接部，连接所述第十四有源部且通过过孔连接所述第一初始信号线；第四桥接部，通过一过孔连接所述第十一有源部且通过另一过孔连接所述第十四有源部。

在本公开的一种示例性实施例中，所述显示面板包括沿第一方向和第二方向阵列分布的多个所述像素驱动电路，所述第一方向为行方向，所述第二方向为列方向；

所述显示面板包括沿行列方向分布的多个重复单元，所述重复单元包括两个所述像素驱动电路；

同一重复单元中，两个所述像素驱动电路共用所述第三桥接部。

23、根据权利要求21所述的显示面板，其中，所述像素驱动电路还包括第五晶体管、第六晶体管、第七晶体管，所述第五晶体管的第一极连接所述驱动晶体管的第二极，所述第五晶体管的第二极连接所述第一电源线，所述第六晶体管的第一极连接驱动晶体管的第一极，所述第六晶体管的第二极连接所述第七晶体管的第一极；所述显示面板还包括：第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：第五有源部，用于形成所述第五晶体管的沟道区；第六有源部，用于形成所述第六晶体管的沟道区；第七有源部，用于形成所述第七晶体管的沟道区；所述第一导电层还包括：使能信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第五有源部和所述第六有源部，所述使能信号线的部分结构用于形成所述第五晶体管的栅极、部分结构用于形成所述第六晶体管的栅极；第三复位信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第七有源部，所述第三复位信号线的部分结构用于形成所述第七晶体管的栅极；第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：所述第一初始信号线，在所述衬底基板的正投影沿所述第一方向延伸；第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括：所述第一电源线，在所述衬底基板的正投影沿所述第二方向延伸，所述第二方向与所述第一方向相交；所述第四导电层还包括：第二桥接部，所述第二桥接部通过过孔连接所述第五晶体管的第二极，且通过另一过孔连接所述第一电源线；其中，同一像素驱动电路中，所述第一导电部在所述衬底基板的正投影位于所述使能信号线在所述衬底基板的正投影和所述第一栅线在所述衬底基板的正投影之间；同一像素驱动电路中，所述第一栅线在所述衬底基板的正投影、所述第三复位信号线在所述衬底基板的正投影、所述第一初始信号线在所述衬底基板的正投影沿远离所述第一导电部的方向依次分布。

在本公开的一种示例性实施例中，所述第一晶体管的栅极连接第二复位信号线；所述第二有源层还包括：第一有源部，用于形成所述第一晶体管的沟道区；所述显示面板还包括：第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：第一复位信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第一有源部在所述衬底基板的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的底栅；所述第三导电层还包括：第二复位信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第一有源部在所述衬底基板的正投影，所述第二复位信号线的部分结构用于形成所述第一晶体管的顶栅；其中，所述第一复位信号线在所述衬底基板的正投影位于所述第一初始信号线在所述衬底基板的正投影与所述第三复位信号线在所述衬底基板的正投影之间。

在本公开的一种示例性实施例中，所述第一方向为行方向，所述第二方向为列方向；所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接所述驱动晶体管的第二极，第二极连接数据信号线；所述第五导电层还包括：数据线，在所述衬底基板的正投影沿所述第二方向延伸；所述第四导电层还包括：第六桥接部，通过一过孔连接所述数据线且通过另一过孔连接所述第四晶体管的第二极；所述显示面板包括沿行列方向分布的多个重复单元，所述重复单元包括两个所述像素驱动电路，每列所述像素驱动电路对应设置一条所述第一电源线和一条所述数据线；其中，同一重复单元中，两条所述第一电源线相连接，且两条所述数据线在所述衬底基板的正投影分布于两条所述第一电源线在所述衬底基板的正投影的两侧。

在本公开的一种示例性实施例中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接所述驱动晶体管的第二极，第二极连接数据信号线；所述第一晶体管、第二晶体管为N型晶体管；所述驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管。

在本公开的一种示例性实施例中，所述显示面板包括沿第一方向和第二方向阵列分布的多个所述像素驱动电路，所述第一方向为行方向，所述第二方向为列方向；所述显示面板包括沿行列方向阵列分布的多个子像素，所述子像素包括所述像素驱动电路；所述显示面板还包括：第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括：第一电源线，在所述衬底基板的正投影沿所述第二方向延伸；多个虚拟像素行，所述虚拟像素行位于相邻两行子像素之间，所述虚拟像素行包括多个行虚拟子像素，所述行虚拟子像素包括行虚拟像素驱动电路。

在本公开的一种示例性实施例中，所述行虚拟像素驱动电路包括行虚拟晶体管和行虚拟信号线，且所述行虚拟晶体管和所述行虚拟信号线相互连接成一整体结构，所述整体结构连接至所述第一电源线。

在本公开的一种示例性实施例中，所述显示面板包括沿第一方向和第二方向阵列分布的多个所述像素驱动电路，所述第一方向为行方向，所述第二方向为列方向；所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路还包括第四晶体管、第六晶体管和第七晶体管，所述第四晶体管的第一极连接所述驱动晶体管的第二极，栅极连接第三栅线，第二极连接数据线；所述第六晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述发光单元的第一电极；所述第七晶体管的第一极连接所述发光单元的第一电极，第二极连接第二初始信号线，栅极连接第三复位信号线；本行像素驱动电路中的第七晶体管在所述衬底基板的正投影位于所述虚拟像素行在所述衬底基板的正投影远离本行像素驱动电路中的第六晶体管在所述衬底基板的正投影的一侧；所述显示面板还包括：第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：第四有源部，用于形成所述第四晶体管的沟道区；第六有源部，用于形成所述第六晶体管的沟道区；第七有源部，用于形成所述第七晶体管的沟道区；第三导电部，至少部分位于所述虚拟像素行所在区域，所述第三导电部在所述衬底基板的正投影沿所述第二方向延伸，所述第三导电部用于连接本行像素驱动电路中第六晶体管的第二极和本行像素驱动电路中第七晶体管的第一极；所述第一导电层还包括：所述第三栅线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第四有源部在所述衬底基板的正投影，所述第三栅线的部分结构用于形成所述第四晶体管的栅极；所述第三复位信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第七有源部，所述第三复位信号线的部分结构用于形成所述第七晶体管的栅极；其中，本行像素驱动电路的第三栅线复用为上一行像素驱动电路的第三复位信号线。

在本公开的一种示例性实施例中，所述行虚拟像素驱动电路还包括行虚拟存储电容，所述行虚拟信号线包括行虚拟第二初始信号线、行虚拟第三复位信号线、行虚拟栅线和行虚拟使能信号线，所述行虚拟晶体管包括行虚拟驱动晶体管和行虚拟第五晶体管，所述行虚拟第五晶体管在所述衬底基板的正投影与所述行虚拟驱动晶体管在所述衬底基板的正投影之间具有第一断口区，所述第三导电部在所述衬底基板的正投影位于所述第一断口区，且所述行虚拟存储电容的第二电极在所述衬底基板的正投影、所述行虚拟第二初始信号线在所述衬底基板的正投影、所述行虚拟第三复位信号线在所述衬底基板的正投影、所述行虚拟栅线在所述衬底基板的正投影和所述行虚拟使能信号线在所述衬底基板的正投影均在所述第一断口区断开。

在本公开的一种示例性实施例中，所述第三导电部位于所述第一导电层；所述行虚拟像素驱动电路包括行虚拟第一晶体管，所述行虚拟第一晶体管的第一极连接行虚拟驱动晶体管的栅极，第二极连接行虚拟第一初始信号线，栅极连接行虚拟第二复位信号线；所述行虚拟信号线还包括所述行虚拟第二复位信号线，所述行虚拟第二复位信号线位于所述第三导电层，所述行虚拟第二复位信号线在所述衬底基板的正投影沿所述第一方向延伸且位于所述第一断口区和上一行像素驱动电路所在区域之间；所述显示面板还包括：第五桥接部，位于所述第四导电层，所述第五桥接部分别通过过孔连接所述第三导电部和本行像素驱动电路中第六晶体管的第二极，且所述第五桥接部在所述衬底基板的正投影与所述第二复位信号线在所述衬底基板的正投影相交。

在本公开的一种示例性实施例中，所述显示面板还包括：多个虚拟像素列，所述虚拟像素列位于相邻两列子像素之间，所述虚拟像素列包括多个列虚拟子像素，所述列虚拟子像素包括列虚拟像素驱动电路，所述列虚拟像素驱动电路包括列虚拟复位晶体管的沟道区，且所述列虚拟复位晶体管的沟道区在所述衬底基板的正投影具有第二断口区；所述第一导电层还包括第三复位信号线，所述第三复位信号线在所述衬底基板的正投影沿所述第一方向延伸且穿过所述第二断口区。

在本公开的一种示例性实施例中，所述虚拟像素列还包括列虚拟存储电容和列虚拟信号线，所述列虚拟存储电容的第一电极连接所述使能信号线，所述列虚拟信号线和列所述虚拟晶体管连接为整体结构，且所述整体结构连接至所述第一电源线。

根据本公开的另一个方面，还提供一种显示装置，包括本公开任意实施例所述的显示面板。

本公开提供的显示面板，位于第四导电层的第一桥接部连接第八有源部和第一导电部，将第二晶体管T的第一极连接至驱动晶体管T的栅极，该第一桥接部在衬底基板的正投影垂直相交于第一栅线中的第一延伸部的两个侧边在衬底基板的正投影，一方面可减小位于第三导电层和第四导电层之间的介电层的应力，另一方面可使得第一桥接部位于第一栅线两侧的结构具有相同的应力环境，从而第四导电层和第三导电层之间的介电层的应力均匀分布，由此可以降低介电层的断裂风险。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为根据本公开一种实施方式显示面板中像素驱动电路的电路结构示意图；

图2为图1中像素驱动电路一种驱动方法中各节点的时序图；

图3为根据本公开一种事实方式的显示面板的结构版图；

图4为图3中第一导电层的结构版图；

图5为图3中第二导电层的结构版图；

图6为图3中第二有源层的结构版图；

图7为图3中第三导电层的结构版图；

图8为图3中第四导电层的结构版图；

图8a为根据本公开一种实施方式的第一栅线与第一桥接部的叠层俯视图；

图8b为根据本公开另一种实施方式的第一栅线与第一桥接部的叠层俯视图；

图8c为根据本公开又一种实施方式的第一栅线与第一桥接部的叠层俯视图；

图8d为根据本公开一种实施方式的第一桥接部与第二栅线叠层的俯视图；

图9为图3中第一有源层的结构版图；

图10为图3中第五导电层的结构版图；

图11为图3中遮光层的结构版图；

图12为图3中第二导电层、第二有源层和第三导电层的叠层结构版图；

图13为图12中第二导电层、第三导电层和第四导电层的叠层结构版图；

图13a为根据本公开一种实施方式的第一栅线、第二栅线和第一桥接部的叠层俯视图；

图13b为根据本公开另一种实施方式的第一栅线、第二栅线和第一桥接部的叠层俯视图；

图13c为根据本公开又一种实施方式的第一栅线、第二栅线和第一桥接部的叠层俯视图；

图13d为根据本公开另一种实施方式的第一栅线、第二栅线和第一桥接部的叠层俯视图；

图14为图3中第一有源层和第一导电层的叠层结构版图；

图15为列方向相邻的两个像素驱动电路中第一导电层和有源层的叠层版图；

图16为图3中第二有源层和第五导电层的叠层版图；

图17为图3中第一导电层、第二导电层、第三导电层和第四导电层的叠层结构版图；

图18为两个重复单元中的第二导电层和第五导电层的叠层结构版图；

图19为两个重复单元中的第四导电层的结构版图；

图20为根据本公开一种实施方式的像素排列结构示意图；

图21为相关技术中一种显示区域的阵列栅极驱动(Gate driver On Array，GOA)负载示意图；

图22为根据本公开一种实施方式的显示区域的GOA负载示意图；

图23为图20中虚线框区域显示面板的结构版图；

图24为图23中第一导电层的结构版图；

图25为图23中第四导电层的结构版图；

图26为图23中第一导电层和第四导电层的叠层结构版图；

图27为图23中第一有源层的结构版图；

图28为图23中第二导电层的结构版图；

图29为图23中第二有源层的结构版图；

图30为图23中第三导电层的结构版图；

图31为图23中第五导电层的结构版图；

图32为图23中沿AA方向的剖视图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相匹配的附图标记表示相匹配或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

图1为根据本公开一种实施方式显示面板中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容C。其中，第一晶体管T1的第二极连接第一初始信号端INIT1，第一极连接第一节点N1，栅极连接第一复位信号端RE1；第二晶体管T2第一极连接驱动晶体管T3的栅极，第二极连接第三节点N3，栅极连接第一栅极驱动信号端GATE1；驱动晶体管T3的栅极连接第一节点N1；第四晶体管T4的第二极连接数据信号端DATA，第一极连接驱动晶体管T3的第二极，栅极连接第二栅极驱动信号端GATE2；第五晶体管T5的第一极连接驱动晶体管T3的第二极，第二极连接第一电源端VDD，栅极连接使能信号端EM；第六晶体管T6第一极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；第七晶体管T7的第二极连接第二初始信号端INIT2，第一极连接第六晶体管T6的第二极，栅极连接第二复位信号端RE2。存储电容C连接于驱动晶体管T3的栅极和第一电源端VDD之间。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，其中，第一晶体管T1和第二晶体管T2可以为N型晶体管，例如，第一晶体管T1和第二晶体管T2可以为N型金属氧化物晶体管，N型金属氧化物晶体管具有较小的漏电流，从而可以避免发光阶段，节点N通过第一晶体管T1和第二晶体管T2漏电。同时，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型晶体管，例如，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型低温多晶体硅晶体管，P型低温多晶体硅晶体管具有较高的载流子迁移率，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板。第一初始信号端INIT1和第二初始信号端可以根据实际情况输出相同或不同电压信号。

需要说明的是，本公开各实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。

如图2所示，为图1中像素驱动电路一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端GATE1的时序，G2表示第二栅极驱动信号端GATE2的时序，Re1表示第一复位信号端RE1的时序，Re2表示第二复位信号端RE2的时序，EM表示使能信号端EM的时序，Da表示数据信号端DATA的时序。该像素驱动电路的驱动方法可以包括第一复位阶段t1、补偿阶段t2，第二复位阶段t3、发光阶段t4。在第一复位阶段t1：第一复位信号端RE1输出高电平信号，第一晶体管T1导通，第一初始信号端INIT1向第一节点N1输入初始信号。在补偿阶段t2：第一栅极驱动信号端GATE1输出高电平信号，第二栅极驱动信号端GATE2输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端DATA输出驱动信号以向第二节点N2写入电压Vdata+Vth(即电压Vdata与Vth之和)，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压。在第二复位阶段t3，第二复位信号端RE2输出低电平信号，第七晶体管T7导通，第二初始信号端INIT2向第六晶体管T6的第二极输入初始信号。发光阶段t4：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下发光。

根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth)²，其中，μ为载流子迁移率；Cox为单位面积栅极存储电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)²。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。

本示例性实施例提供的显示面板可以包括沿第一方向和第二方向阵列分布的多个像素驱动电路，像素驱动电路用于驱动发光器件发光，第一方向和第二方向相交，像素驱动电路包括驱动晶体管T3和第二晶体管T2，第二晶体管T2的第一极连接驱动晶体管T3的栅极，第二极连接所述驱动晶体管T3的第一极。该像素驱动电路可以如图1所示，当然，在其他示例性实施例中，该显示面板中的像素驱动电路还可以为其他结构，例如，8T1C、9T1C等。图3为根据本公开一种事实方式的显示面板的结构版图，图4为图3中第一导电层的结构版图，图5为图3中第二导电层的结构版图，图6为图3中第二有源层的结构版图，图7为图3中第三导电层的结构版图，图8为图3中第四导电层的结构版图，如图3-8所示，该显示面板可以包括：衬底基板、第一导电层2、第二导电层3、第二有源层4、第三导电层5、介电层、第四导电层6，其中，第一导电层2，位于衬底基板的一侧，第一导电层2可包括第一导电部21，第一导电部21可用于形成驱动晶体管T3的栅极；第二有源层4位于第一导电层2背离衬底基板的一侧，第二有源层4可包括第二有源部42和第八有源部48，第二有源部42可用于形成第二晶体管T2的沟道区，第八有源部48连接于第二有源部42的一侧；第三导电层5位于第二有源层4背离衬底基板的一侧，第三导电层5可包括第一栅线G1，第一栅线G1在衬底基板的正投影沿第一方向延伸且覆盖第二有源部42，第一栅线G1的部分结构可用于形成第二晶体管T2的顶栅，第八有源部48在衬底基板的正投影和第一导电部21在衬底基板的正投影分别位于第一栅线G1在衬底基板的正投影的两侧；介电层位于第三导电层5背离衬底基板的一侧；第四导电层6位于介电层背离衬底基板的一侧，第四导电层6可包括第一桥接部61，第一桥接部61可分别通过过孔连接第八有源部48和第一导电部21；其中，第一栅线G1可包括相对设置且与其延伸方向相同的第六侧边和第七侧边，第六侧边至少部分结构在衬底基板的正投影与第一桥接部在衬底基板的正投影垂直，第七侧边至少部分结构在衬底基板的正投影与第一桥接部在衬底基板的正投影垂直。

本示例性实施例提供的显示面板，位于第四导电层6的第一桥接部61连接第八有源部48和第一导电部21，将第二晶体管T2的第一极连接至驱动晶体管T3的栅极，该第一桥接部61在衬底基板的正投影垂直相交于第一栅线G1中的两个侧边在衬底基板的正投影，一方面可减小位于第三导电层5和第四导电层6之间的介电层的应力，另一方面可使得第一桥接部61位于第一栅线G1两侧的结构应力环境相同或相似，从而第四导电层6和第三导电层5之间的介电层的应力均匀分布，由此可以降低介电层的断裂风险。

本示例性实施例中，某一结构A沿B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分为线、线段或条形状体，主要部分沿B方向伸展，且主要部分沿B方向伸展的长度大于次要部分沿其他方向伸展的长度。

如图3所示，本示例性实施例中，第一方向X可以为行方向，第二方向Y可以为列方向。该显示面板可以包括多个像素驱动电路，多个像素驱动电路可以包括在行方向X上相邻分布的第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2可以镜像对称设置。其中，第一像素驱动电路P1和第二像素驱动电路P2可以形成一重复单元，该显示面板可以包括在行方向X和列方向Y上阵列分布的多个重复单元。

如图7所示，本示例性实施例中，第一栅线G1可包括第六侧边56和第七侧边57，第六侧边56可包括第一分段561，第七侧边57可包括第二分段571。

图8a为根据本公开一种实施方式的第一栅线与第一桥接部的叠层俯视图，如图8a所示，第一分段561在衬底基板的正投影和第二分段571在衬底基板的正投影可以相互平行，第一桥接部61在衬底基板的正投影与第一分段561在衬底基板的正投影和第二分段571在衬底基板的正投影均垂直。图8b为根据本公开另一种实施方式的第一栅线与第一桥接部的叠层俯视图，如图8b所示，第一分段561在衬底基板的正投影和第二分段571在衬底基板的正投影也可以不平行，即第一侧边在衬底基板的正投影的直线延伸段与第二侧边在衬底基板的正投影的直线延伸段具有交点，此时可根据第一分段561和第二分段571的具体结构来对应设置第一桥接部61，以使得第一桥接部61在衬底基板的正投影与第一分段561在衬底基板的正投影和第二分段571在衬底基板的正投影分别垂直相交。例如，第一桥接部61可包括两个组成部，一个组成部在衬底基板的正投影与第一分段561在衬底基板的正投影垂直相交，另一组成部在衬底基板的正投影与第二分段571在衬底基板的正投影垂直相交，从而第一桥接部61在衬底基板的正投影与第一分段561在衬底基板的正投影和第二分段571在衬底基板的正投影均为垂直相交，由此减小介质层应力。

可以理解的是，第六侧边56还可以包括其他分段，且其他分段在衬底基板的正投影与第一桥接部61在衬底基板的正投影可以不垂直。示例性的，图8c为根据本公开又一种实施方式的第一栅线与第一桥接部的叠层俯视图，如图8c所示，第六侧边56还可以包括第三分段，且第三分段在衬底基板的正投影与第一桥接部61在衬底基板的正投影相交但不垂直。此结构下，可将第一桥接部61在衬底基板的正投影设置为与第六侧边56的主体部分在衬底基板的正投影垂直相交，换言之，第六侧边56的主要组成部分在衬底基板的正投影与第一桥接部在衬底基板的正投影是垂直相交。继续参考图8c，本示例性实施例中，第一分段561在衬底基板的正投影的长度为S2，第六侧边56在衬底基板的正投影与第一桥接部在衬底基板的正投影相交的长度为S1＝S2+S2'，S2/S1可以设置为大于等于0.7且小于等于1，S2/S1例如可以为0.7，0.8，0.9，1等。即第六侧边56在衬底基板的正投影与第一桥接部在衬底基板的正投影相交的部分中，设置垂直相交的部分与整个交叠部分所占比例大于设定值，以满足第六侧边56与第一桥接部交叠部的主体部分在衬底基板的正投影与第一桥接部在衬底基板的正投影垂直相交，同样可以起到降低介质层应力的作用，从而有助于防止介质层断裂。类似地，第二分段571在衬底基板的正投影的长度为S4，第七侧边57在衬底基板的正投影与第一桥接部在衬底基板的正投影相交的长度为S3＝S4+S4'，S4/S3大于等于0.7且小于等于1。

应该理解的是，本公开用语“第一”、“第二”和“第三”等仅作为标记使用，用于区别不同结构的名称，不是对其对象的数量限制，也没有顺序关系。

如图3所示，本示例性实施例中，显示面板还可以包括遮光层、第一有源层1、第二导电层3、第五导电层7，其中，衬底基板、遮光层、第一有源层1、第一导电层2、第二导电层3、第二有源层4、第三导电层5、第四导电层6、第五导电层7依次层叠设置，上述功能层之间可以设置有绝缘层。第一导电层2可以为第一栅金属层(Gate1层)，第二导电层3可以为第二栅金属层(Gate2层)，第三导电层5可以为第三栅金属层(Gate3层)，第四导电层6可以为第一金属走线层(SD1层)，第五导电层7可以为第二金属走线层(SD2层)。

图9为图3中第一有源层的结构版图，图10为图3中第五导电层的结构版图，图11为图3中遮光层的结构版图，图12为图3中第二导电层、第二有源层和第三导电层的叠层结构版图，图13为图12中第二导电层、第三导电层和第四导电层的叠层结构版图，图14为图3中第一有源层和第一导电层的叠层结构版图，图15为列方向相邻的两个像素驱动电路中第一导电层和有源层的叠层版图，图16为图3中第二有源层和第五导电层的叠层版图，图17为图3中第一导电层、第二导电层、第三导电层和第四导电层的叠层结构版图，图18为两个重复单元中的第二导电层和第五导电层的叠层结构版图，图19为两个重复单元中的第四导电层的结构版图。

本示例性实施例中，第二晶体管T2可以为氧化物晶体管，并且第二晶体管T2可以为双栅结构，如图6所示，第二有源层4可以包括第二有源部42，该第二有源部42用于形成第二晶体管T2的沟道区。如图9所示，第二导电层3可以包括第二栅线G2，该第二栅线G2可用于形成第二晶体管T2的底栅。具体而言，如图12所示，第一栅线G1在衬底基板的正投影可以覆盖第二有源部42在衬底基板的正投影，第一栅线G1的部分结构用于形成第二晶体管T2的顶栅，第二栅线G2在衬底基板的正投影可以覆盖第二有源部42在衬底基板的正投影，第二栅线G2的部分结构可以形成第二晶体管T2的底栅。因此，本示例性实施例中的第一桥接部61在衬底基板的正投影还与第二栅线G2在衬底基板的正投影具有交叠部分。

如图3、13所示，本示例性实施例中，第一桥接部61在衬底基板的正投影可以与第二栅线G2的至少部分结构在衬底基板的正投影垂直相交。示例性的，图8d为根据本公开一种实施方式的第一桥接部与第二栅线叠层的俯视图，如图图8d所示，第二栅线G2可以包括第二延伸部33，第二延伸部33可以包括相对设置的第三侧边331和第四侧边332，第一桥接部在衬底基板的正投影可以与第三侧边331的部分分段A在衬底基板的正投影垂直相交和/或与第四侧边的部分分段B在衬底基板的正投影垂直相交。此结构同样有利于减小介电层的应力，从而降低介电层断裂风险。

可以知道的是，第二栅线G2和第一栅线G1在垂直于衬底基板平面的方向上具有一定的凸起高度，第一桥接部61需要翻过第二栅线G2和第一栅线G1形成的凸起结构将位于栅线两侧的第八有源部48和第一导电部21进行连接，即第一桥接部61在第一栅线G1的一侧形成爬坡或下坡结构，在第一栅线G1的另一侧形成下坡或爬坡结构。本公开在上述实施例的基础上可进一步对第一栅线G1和第二栅线G2的结构进行改进，以进一步降低第四导电层6与第三导电层5之间的介电层的断裂风险。

图13a为根据本公开一种实施方式的第一栅线、第二栅线和第一桥接部的叠层俯视图，如图3、13、13a所示，本示例性实施例中，在与第一桥接部61交叠的位置，第一栅线G1可以具有第一延伸部51，第一延伸部51具有相对设置的第一侧边511和第二侧边512，第二栅线G2可以具有第二延伸部33，第二延伸部33具有相对设置的第三侧边331和第四侧边332，并且第一侧边511在衬底基板的正投影位于第二侧边512在衬底基板的正投影远离第一导电部21在衬底基板的正投影的一侧，第三侧边331在衬底基板的正投影位于第四侧边332在衬底基板的正投影远离第一导电部21在衬底基板的正投影的一侧，即第一侧边与第三侧边相邻，第二侧边与第四侧边相邻。其中，第一延伸部51在衬底基板的正投影可以为第一栅线G1在衬底基板的正投影与第一桥接部61在衬底基板的正投影交叠的部分。第二延伸部33在衬底基板的正投影可以为第二栅线G2在衬底基板的正投影与第一桥接部61在衬底基板的正投影交叠的部分。可以理解的是，第一栅线G1的其他结构、第二栅线G2的其他结构在衬底基板的正投影可以与第一桥接部61在衬底基板的正投影不垂直或者不相交。

如图3、13、13a所示，本示例性实施例中，第二延伸部33在衬底基板的正投影可以完全覆盖第一延伸部51在衬底基板的正投影，并且第一侧边511与第三侧边331的距离以及第二侧边512与第四侧边的距离332均大于零，相当于在第二方向Y上第二延伸部33在第一延伸部51的两侧均有延伸段，由此第二栅线G2可对第一栅线G1形成包边结构。在此基础上，可增加第二延伸部33的延伸段在列方向的宽度，一方面降低第二延伸部33与第一延伸部51之间的坡度，另一方面可以使得第二延伸部33的坡度和第一延伸部51的坡度间隔一定的距离，这样第一桥接部61在第二延伸部33和第一延伸部51的两侧形成的爬坡结构，一方面可减小介电层的应力，另一方面介电层的应力能够被及时释放，因此可有效降低介电层的断裂风险。示例性的，如图13a所示，第三侧边331上任意的第一节点在衬底基板的正投影与第一侧边511在衬底基板的正投影在第二方向Y上的距离为L1，第一节点在衬底基板的正投影与第四侧边332在衬底基板的正投影在第二方向Y上的距离为L2，L1/L2可设置为大于等于0.25且小于等于0.8，例如可以为0.25，0.3，0.35，0.4，0.45，0.5，0.55，0.6，0.65，0.7，0.75，0.8等，以增加第三侧边在第二方向上超出的第一侧边的延伸段的长度，起到减小介质层应力且及时释放介质层应力的作用。同样地，第二延伸部33的第四侧边332可以与第一延伸部51的第二侧边512具有类似结构，第四侧边332上的任意第二节点在衬底基板的正投影与第二侧边512在衬底基板的正投影在第二方向Y上的距离为L3，第二节点在衬底基板的正投影与第三侧边在衬底基板的正投影在第二方向Y上的距离为L4，L3/L4可设置为大于等于0.25且小于等于0.8，例如可以为0.25，0.3，0.35，0.4，0.45，0.5，0.55，0.6，0.65，0.7，0.75，0.8等。

如图13a所示，本示例性实施例中，第一延伸部51在衬底基板的正投影与第二延伸部33在衬底基板的正投影的交叠区域在第二方向Y的宽度为L5，其中，L1/L5可以设置为0.6～1，例如可以为0.6,0.65,0.7,0.75,0.8,0.85,0.9,0.95,1等。类似地，L3/L5可以设置为0.6～1，例如可以为0.6,0.65,0.7,0.75,0.8,0.85,0.9,0.95,1等。通过增加第一延伸部51在衬底基板的正投影与第二延伸部33在衬底基板的正投影的交叠区域在列向的宽度，可以增加第一延伸部51两侧的坡度的间隔距离，从而介电层在第一延伸部51的一侧上坡后，可以有一定的缓冲时间再在第一延伸部51的另一侧下坡，介电层的应力得以减小且可以被释放，因而可以进一步降低介电层的断裂风险。

如图13a所示，在其他示例性实施例中，第二延伸部33在衬底基板的正投影可以覆盖第一延伸部51在衬底基板的正投影，且第二延伸部33在衬底基板的正投影在第一方向X具有第一中心线，第一延伸部51在衬底基板的正投影具有第二中心线，第一中心线与第二中心线重叠，即第一延伸部51在衬底基板的正投影可以居中分布于第二延伸部33在衬底基板的正投影内。第二延伸部33在衬底基板的正投影在第二方向Y具有第一宽度，第一延伸部51在衬底基板的正投影在第二方向Y具有第二宽度，同一位置处，第一宽度与第二宽度之比可以为1.5～3，例如为1.5，1.7，1.8，2.0，2.2，2.4，2.6，2.8，3.0等。通过增加第二延伸部33在第二方向Y的宽度，可增加第一延伸部51在衬底基板的正投影的边界与同一侧的第二延伸部33在衬底基板的正投影的边界之间的距离，从而使得第二延伸部33形成的凸起结构与第一延伸部51形成的凸起结构之间具有一定长度的平缓过渡段，即介电层在第二延伸部33的一侧爬坡后会先进行一定距离的平缓过渡后再爬越第一延伸部51的凸起坡，从而一方面可以减小介电层的应力，另一方面介电层的应力能够被及时释放，因此可降低第三导电层5和第四导电层6之间的介电层发生断裂的风险。

本示例性实施例中所述的同一位置可以理解为，第一延伸部51的一个侧边上的某一点在衬底基板的正投影沿第二方向Y向另一侧边在衬底基板的正投影作线段，得到第一线段，第二延伸部的一个侧边上的一点在衬底基板的正投影沿第二方向Y向另一侧边在衬底基板的正投影作线段，得到第二线段，第一线段所在直线与第二线段所在直线重合。

如图13所示，在其他示例性实施例中，第二延伸部33在衬底基板的正投影可以覆盖第一延伸部51在衬底基板的正投影的一个侧边而不覆盖另一侧边，或者，第一延伸部51在衬底基板的正投影可以覆盖第二延伸部33在衬底基板的正投影的一个侧边而不覆盖另一侧边。示例性的，图13b为根据本公开另一种实施方式的第一栅线、第二栅线和第一桥接部的叠层俯视图，如图13b所示，第一延伸部51具有相对设置的第一侧边511和第二侧边512，第二延伸部33具有相对设置的第三侧边331和第四侧边332，并且第一侧边511与第三侧边331相邻，第二侧边512与第四侧边332相邻。第二延伸部33在衬底基板的正投影在第二方向Y具有第一宽度d1，第一延伸部51在衬底基板的正投影在第二方向Y具有第二宽度d2；第一侧边511与第三侧边331相邻且在第二方向Y具有第一距离L1，第二侧边512与第四侧边332相邻且在第二方向Y具有第二距离L2；第二延伸部33在衬底基板的正投影可以覆盖第一侧边511，且第一延伸部51在衬底基板的正投影可以覆盖第四侧边332。此结构下，同样可以通过增加第一距离L1和第二距离L2来降低介电层的爬坡难度，使得第四导电层6与第三导电层5之间的介电层的应力可以被及时释放，从而降低介电层的断裂风险。示例性的，第一距离L1与同一位置处的第二宽度d2之比可以为0.25～0.8，例如可以为0.25，0.3，0.35，0.4，0.45，0.5，0.55，0.6，0.65，0.7，0.75，0.8等。类似地，第二距离L2与第二宽度d2之比可以为0.25～0.8，例如可以为0.25，0.3，0.35，0.4，0.45，0.5，0.55，0.6，0.65，0.7，0.75，0.8等。

本示例性实施例中，某一延伸部在第二方向Y的宽度可以理解为，该延伸部的一个侧边的任意一点在衬底基板的正投影与另一侧边在衬底基板的正投影在第二方向Y上的距离。

应该理解的是，第一栅线G1在衬底基板的正投影、第二栅线G2在衬底基板的正投影均与列方向上相邻的其他结构在衬底基板的正投影不交叠，即本公开在对第一栅线G1中的第一延伸部51和/或第二栅线G2中的第二延伸部33在列方向的宽度进行加宽设置后，不会挤占列方向的其他结构的空间。示例性的，在上述实施例的基础上，第一距离L1可设置为大于等于1.3μm，例如可以为1.3μm，1.4μm，1.5μm，1.6μm，1.8μm等。同样地，第二距离L2可设置为大于等于1.3μm，例如可以为1.3μm，1.4μm，1.5μm，1.6μm，1.8μm等。此外，应该理解的是，在像素空间允许的情况下，可增加第一栅线G1中的第一延伸部51在衬底基板的正投影的边界与第二栅线G2中的第二延伸部33在衬底基板的正投影的边界之间的距离。示例性的，如图9所示，第一有源层1可以包括第五有源部15和第六有源部16，第五有源部15可用于形成第五晶体管T5的沟道区，第六有源部16可用于形成第六晶体管T6的沟道区，其中，第五有源部15在衬底基板的正投影与第六有源部16在衬底基板的正投影在第一方向X上可具有第六距离L6，第一距离L1与第六距离L6之比可设置为大于等于5％，例如可以为5％，6％，7％，8％等；同样地，第二距离L2与第六距离L6之比可设置为大于等于5％，例如可以为5％，6％，7％，8％等。具体可根据像素尺寸进行设定。本示例性实施例中，第五有源部15在衬底基板的正投影与第六有源部16在衬底基板的正投影在第一方向X上的距离可以理解为，第五有源部15在衬底基板的正投影远离本像素驱动电路中的第三有源部在衬底基板的正投影的侧边与第六有源部16在衬底基板的正投影远离本像素驱动电路中的第三有源部在衬底基板的正投影的侧边之间的距离，即两个有源部在衬底基板的正投影的外侧边边界之间的距离。

如图12所示，本示例性实施例中，第一栅线G1可以具有第一组成部52和第二组成部53，第一组成部52在第二方向Y的宽度大于第二组成部53在第二方向Y的宽度，该第一组成部52在衬底基板的正投影可以覆盖第二有源部42在衬底基板的正投影，形成第二晶体管T2的底栅。同样地，第二栅线G2可具有第三组成部34和第四组成部35，第三组成部34在第二方向Y的宽度可大于第四组成部35在第二方向Y的宽度，该第三组成部34在衬底基板的正投影可以覆盖第二有源部42在衬底基板的正投影，形成第二晶体管T2的顶栅。同时，第三组成部34在衬底基板的正投影可以覆盖第一组成部52在衬底基板的正投影。

图13c为根据本公开又一种实施方式的第一栅线、第二栅线和第一桥接部的叠层俯视图，如图13c所示，本示例性实施例中，位于第四导电层6的第一桥接部61在衬底基板的正投影可以与第一组成部52在衬底基板的正投影、第二组成部53在衬底基板的正投影部分交叠，并且第一桥接部61在衬底基板的正投影还可以与第三组成部34在衬底基板的正投影、第四组成部35在衬底基板的正投影部分交叠。

如图13a所示，在其他示例性实施例中，第一桥接部61在衬底基板的正投影可以与第一组成部52在衬底基板的正投影、第三组成部34在衬底基板的正投影部分交叠，且与第二组成部53在衬底基板的正投影、第四组成部35在衬底基板的正投影不交叠。即第一桥接部61在衬底基板的正投影仅与第一栅线G1和第二栅线G2在列方向的加宽部分在衬底基板的正投影存在交叠，而与第一栅线G1和第二栅线G2未加宽的部分在衬底基板的正投影不交叠。

图13d为根据本公开另一种实施方式的第一栅线、第二栅线和第一桥接部的叠层俯视图，如图13d所示，在其他示例性实施例中，第一桥接部61在衬底基板的正投影可以与第二组成部53在衬底基板的正投影、第四组成部35在衬底基板的正投影部分交叠，且与第一组成部52在衬底基板的正投影、第三组成部34在衬底基板的正投影不交叠，即第一桥接部61在衬底基板的正投影仅与第一栅线G1和第二栅线G2在列方向的未加宽部分在衬底基板的正投影存在交叠，而与第一栅线G1和第二栅线G2加宽的部分在衬底基板的正投影不交叠。

如图11所示，本示例性实施例中，遮光层可以包括在行方向X和列方向Y上分布的多个遮光部10，相邻遮光部10之间可以相互连接。遮光层可以为导体结构，例如，遮光层可以为遮光金属层。

如图9所示，本示例性实施例中，第一有源层1除了可以包括第五有源部15和第六有源部16外，还可以包括第三有源部13、第四有源部14和第七有源部17，其中，第三有源部13可用于形成驱动晶体管T3的沟道区，第四有源部14可用于形成第四晶体管T4的沟道区，第七有源部17可用于形成第七晶体管T7的沟道区。此外，第一有源层1还可以包括第九有源部19、第十一有源部111、第十二有源部112、第十三有源部113、第十五有源部115、第十六有源部116，其中，第九有源部19连接于第七有源部17远离上一行像素驱动电路中第四节点的一侧，用于形成第七晶体管T7的第二极。第十一有源部111连接于第三有源部13和第六有源部16之间，该第十一有源部111形成图1中的第三节点N3，将第六晶体管T6的第一极连接至驱动晶体管T3的第一极。第十二有源部112连接于第三有源部13和第四有源部14、第五有源部15之间，该第十二有源部112形成图1中的第二节点N2，将第四晶体管T4的第一极、第五晶体管T5的第一极连接至驱动晶体管T3的第二极。第十三有源部113连接于第六有源部16和第七有源部17之间，第十三有源部113用于形成图1中的第四节点N4，将第六晶体管T6的第二极与第七晶体管T7的第一极进行连接。需要注意的是，本示例性实施例中，本行像素驱动的第七有源部17位于下一行像素驱动电路中，因此，第十三有源部113实质上是位于本行像素驱动电路和下一行像素驱动电路之间。第十五有源部115连接于第五有源部15远离第十二有源部112的一侧，形成第五晶体管T5的第二极，该第十五有源部115可通过过孔H1连接位于第四导电层6的第二桥接部62，以通过该第二桥接部62将第五晶体管T5的第二极连接至第一电源线Vdd。第十六有源部116连接于第四有源部14远离第十二有源部112的一侧，形成第四晶体管T4的第二极，该第十六有源部116可通过过孔H6连接位于第四导电层6的第六桥接部66，以通过该第六桥接部66将第四晶体管T4的第二极连接至数据线Data。第一有源层11可以由多晶硅半导体材料形成，相应的，本公开显示面板中的晶体管可以为P型低温多晶硅薄膜晶体管。

如图4所示，本示例性实施例中，第一导电层2中的第一导电部21在衬底基板的正投影可覆盖第三有源部13在衬底基板的正投影，第一导电部21可用于形成驱动晶体管T3的栅极和存储电容C的第一电极。第一导电层2还可以包括使能信号线EM、第三复位信号线Re3和第三栅线G3，其中，使能信号线EM可用于提供图1中的使能信号端EM，使能信号线EM在衬底基板的正投影可以沿第一方向X延伸且覆盖第五有源部15和第六有源部16，使能信号线EM的部分结构用于形成第五晶体管T5的栅极、部分结构用于形成第六晶体管T6的栅极。第三栅线G3可用于提供图1中的第二栅极驱动信号端GATE2，该第三栅线G3在衬底基板的正投影沿第一方向X延伸且覆盖第四有源部14在衬底基板的正投影，第三栅线G3的部分结构用于形成第四晶体管T4的栅极，向第四晶体管T4的栅极提供第二栅极驱动信号。第三复位信号线Re3可用于提供图1中的第二复位信号端Re1，第三复位信号线Re3在衬底基板的正投影可以沿第一方向X延伸且覆盖第七有源部17，第三复位信号线Re3的部分结构用于形成第七晶体管T7的栅极，向第七晶体管T7的栅极提供第二复位信号。如图15所示，本示例性实施例中，本行像素驱动电路的第三栅线G3可复用为上一行像素驱动电路的第三复位信号线Re3。该设置可以提高像素驱动电路的集成度，降低像素驱动电路的布图面积。同时，第三复位信号线Re3在衬底基板的正投影可以覆盖第八有源部48在衬底基板的正投影，以形成图1中的第一节点N1。

本示例性实施例中，显示面板可以以第一导电层2为掩膜对有源层进行导体化处理，即被第一导电层2覆盖的有源层形成晶体管的沟道区，未被第一导电层2覆盖的区域形成导体结构。

应该理解的是，本示例性实施例中所述的某一结构A在衬底基板的正投影覆盖另一结构B在衬底基板的正投影可以理解为，B在衬底基板平面的投影的轮廓完全位于A在同一平面内投影的轮廓的内部。

如图5、14所示，本示例性实施例中，第二导电层3可以包括第一初始信号线Vinit1、第一复位信号线Re1、第二栅线G2、第二导电部32，其中，第一初始信号线Vinit1可用于提供图1中的第一初始信号端INIT1，第一初始信号线Vinit1在衬底基板的正投影可以沿第一方向X延伸，第一初始信号线Vinit1可通过第四导电层中的第三桥接部63连接位于第二有源层4中的第十四有源部414，使得第一晶体管T1的第二极连接第一初始信号线Vinit1。第一复位信号线Re1可用于提供图1中的第一复位信号端RE1，第一复位信号线Re1在衬底基板的正投影可以沿第一方向X延伸且覆盖第一有源部41在衬底基板的正投影，第一复位信号线Re1的部分结构用于形成第一晶体管T1的底栅。第二栅线G2可用于提供图1中的第一栅极驱动信号端GATE1，第二栅线G2在衬底基板的正投影可以沿第一方向X延伸且覆盖第二有源部42在衬底基板的正投影，第二栅线G2的部分结构用于形成第二晶体管T2的底栅。第二导电部32在衬底基板的正投影与第一导电部21在衬底基板的正投影部分交叠，第二导电部32可用于形成存储电容C的第二电极，第二导电部32可通过过孔H2连接位于第五导电层7的第一电源线Vdd，以使得存储电容C的第二电极连接至第一电源线Vdd。

如图6所示，本示例性实施例中，第二有源层4中的第八有源部48可用于形成图1中的第一节点N1，第八有源部48一方面连接第一晶体管T1的第一极和第二晶体管T2的第一极，将第一晶体管T1的第一极和第二晶体管T2的第一极连接至第一节点N1，同时，第八有源部48可通过过孔H27连接位于第四导电层6的第一桥接部61，通过第一桥接部61通过过孔H43将第一节点N1连接至驱动晶体管T3的栅极。第二有源层4还可以包括第一有源部41、第十有源部410、第十四有源部414，其中，第一有源部41可用于形成第一晶体管T1的沟道区，第八有源部48将第二晶体管T2的第一极连接至第一节点N1。第十有源部410连接于第二有源部42远离第八有源部48的一侧，该第十有源部410可通过过孔H5连接位于第四导电层6的第四桥接部64，以通过第四桥接部64将第二晶体管T2的第二极连接至第三节点N3。第十四有源部414连接于第一有源部41远离第八有源部48的一端，同时，第十四有源部414可通过过孔H3连接位于第四导电层6的第三桥接部63，通过第三桥接部63将第一晶体管T1的第二极连接至第二导电层3的第一初始信号线Vinit1。第二有源层4可以由氧化铟镓锌形成，相应的，第一晶体管T1、第二晶体管T2可以为N型的金属氧化物薄膜晶体管。

如图7所示，本示例性实施例中，第三导电层5可以包括第二复位信号线Re2和第一栅线G1，其中，第二复位信号线Re2在衬底基板的正投影可以沿第一方向X延伸且覆盖第一有源部41在衬底基板的正投影，第二复位信号线Re2的部分结构用于形成第一晶体管T1的顶栅。第一栅线G1在衬底基板的正投影可以沿第一方向X延伸且覆盖第二有源部42在衬底基板的正投影，第一栅线G1的部分结构用于形成第二晶体管T2的顶栅。此外，该显示面板可以利用第三导电层5为掩膜对第二有源层4进行导体化处理，即第二有源层4中被第三导电层5覆盖的区域可以形成晶体管的沟道区，第二有源层4中未被第三导电层5覆盖的区域形成导体结构。

如图8所示，本示例性实施例中，第四导电层6中的第一桥接部61可以包括第一子连接部611、第二子连接部612和第三子连接部613，第一子连接部611连接于第二子连接部612和第三子连接部613之间，第一子连接部611在衬底基板的正投影可以与第一栅线G1中第一延伸部51的侧边在衬底基板的正投影垂直相交。第四导电层6还可以包括第二桥接部62、第三桥接部63、第四桥接部64、第六桥接部66，其中，第二桥接部62可通过第一过孔H1连接第十五有源部115，并且第二桥接部62还可通过另一过孔H2连接第五导电层7的第一电源线Vdd，从而将第五晶体管T5的第二极连接至第一电源线Vdd。此外，第二桥接部62还可以通过过孔H28连接第二导电部32，从而将存储电容C的第二电极连接至第一电源线Vdd。第三桥接部63在衬底基板的正投影可以沿第一方向X延伸，该第三桥接部63可通过过孔H8连接第一初始信号线Vinit1，并通过过孔H3连接第十四有源部414，从而通过该第三桥接部63将第一晶体管T1的第二极连接至第一初始信号线Vinit1。第四桥接部64可通过过孔H4连接第十一有源部111且通过过孔H5连接第十有源部410，从而将第二晶体管T2的第二极连接至第三节点。第六桥接部66可通过过孔H7连接位于第五导电层7的数据线Data且通过过孔H6连接第十六有源部116，以将第四晶体管T4的第二极连接至数据线Data。此外，第四导电层6还可以包括第二初始信号线Vinit2，第二初始信号线Vinit2可用于提供图1中的第二初始信号端INIT2，第二初始信号线Vinit2的部分结构进行弯折设置，以避让第一桥接部61，并且与行方向上相邻的像素驱动电路中的第二初始信号线Vinit2连接，第二初始信号线Vinit2可通过过孔H9连接第九有源部19，从而将第七晶体管T7的第二极连接至第二初始信号线Vinit2。本示例性实施例中，第一初始信号线Vinit1用于提供第一初始化信号，第二初始信号线Vinit2用于提供第二初始化信号，第一初始化信号与第二初始化信号可以不相等，因此，该像素驱动电路可以根据实际需求向第一节点N1和发光器件的第一电极提供不同的初始化信号。例如，可以将第一初始化信号的有效电平电压设置为-3V，将第二初始化信号的有效电平电压设置为-4V，可以确保显示屏幕在黑态下具有低亮度，改善画面显示效果。

如图10所示，本示例性实施例中，第五导电层7可包括第一电源线Vdd和数据线Data，第一电源线Vdd在衬底基板的正投影、数据线Data在衬底基板的正投影均可以沿第二方向Y延伸，其中，第一电源线Vdd可用于提供图1中的第一电源端VDD，第一电源线Vdd可通过过孔H2连接位于第四导电层6的第二桥接部62，从而通过该第二桥接部62将第五晶体管T5的第二极以及存储电容C的第二极连接第一电源线Vdd。数据线Data可用于提供图1中的数据信号端DATA，数据线Data可通过过孔H7连接第四导电层6的第六桥接部66，从而通过该第六桥接部66将第四晶体管T4的第二极连接数据线Data。

本示例性实施例中，某一结构A沿B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分为线、线段或条形状体，主要部分沿B方向伸展，且主要部分沿B方向伸展的长度大于次要部分沿其他方向伸展的长度。

如图16所示，本示例性实施例中，第一电源线Vdd在衬底基板的正投影可以覆盖第八有源部48在衬底基板的正投影，从而第一电源线Vdd可以对第一节点进行屏蔽稳压，可防止电路中的静电或其他信号对第一节点的干扰，由此减弱串扰现象，进一步提高显示均一性。进一步的，如图16所示，第一电源线Vdd在衬底基板的正投影可以覆盖第二有源层4的其他结构在衬底基板的正投影，即通过第一电源线Vdd对第二有源层4进行屏蔽，屏蔽掉其他信号对第二有源层4的干扰，从而提高第二有源层4的稳定性。

如图17所示，本示例性实施例中，同一像素驱动电路中，第一导电部21在衬底基板的正投影可以位于使能信号线EM在衬底基板的正投影和第一栅线G1在衬底基板的正投影之间，并且同一像素驱动电路中，第一栅线G1在衬底基板的正投影、第三复位信号线Re3在衬底基板的正投影、第一复位信号线Re1在衬底基板的正投影、第一初始信号线Vinit1在衬底基板的正投影可以沿远离第一导电部21的方向依次分布。此外，第一栅线G1在衬底基板的正投影与第二栅线G2在衬底基板的正投影可以部分交叠，第一复位信号线Re1在衬底基板的正投影和第二复位信号线Re2在衬底基板的正投影可以部分交叠。如图17所示，第二初始信号线Vinit2可以包括第一信号线延伸部Vinit2-1、第二信号线延伸部Vinit2-2和第三信号线延伸部Vinit2-3，第一信号线延伸部Vinit2-1在衬底基板的正投影可以沿第一方向X延伸且位于第三复位信号线Re3在衬底基板的正投影和第一栅线G1在衬底基板的正投影之间，第二信号线延伸部Vinit2-2在衬底基板的正投影可以沿第二方向Y延伸，第三信号线延伸部Vinit2-3在衬底基板的正投影可以沿第一方向X延伸且位于第三复位信号线Re3在衬底基板的正投影和第一复位信号线Re1在衬底基板的正投影之间。

如图3所示，本示例性实施例中，多个像素驱动电路中可以包括在行方向X上相邻分布的第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2可以镜像对称设置。其中，第一像素驱动电路P1和第二像素驱动电路P2可以形成一重复单元Q，该显示面板可以包括在行方向X和列方向Y上阵列分布的多个重复单元Q。并且在行方向上相邻的两个重复单元Q中，一个重复单元Q中的第一像素驱动电路P1与相邻的另一重复单元Q中的第二像素驱动电路P2相邻设置，一个重复单元Q中的第二像素驱动电路P2与另一重复单元Q中的第一像素驱动电路P1相邻设置。

如图18所示，本示例性实施例中，在一个重复单元Q中，第一像素驱动电路P1和第二像素驱动电路P2为镜像对称设置，并且第一像素驱动电路P1中的第一电源线Vdd和第二像素驱动电路P2中的第一电源线Vdd可以连接为一整体，同时第二导电部32可以不连接，而在行方向上相邻的两个重复单元Q中，第一像素驱动电路P1中的第一电源线Vdd与相邻重复单元Q中的第二像素驱动电路P2中的第一电源线Vdd可以不连接，且第一像素驱动电路P1中的第二导电部32和相邻重复单元Q中的第二像素驱动电路P2中的第二导电部32相连接，从而电源线VDD和第二导电部32可以形成网格结构，该网格结构的电源线可以降低其上电源信号的压降。此外，如图18所示，同一重复单元Q中，第一像素驱动电路P1中的数据线Data和第二像素驱动电路P2中的数据线Data不连接，且两条数据线Data分布于两条第一电源线Vdd的两侧。

如图19所示，本示例性实施例中，在行方向相邻的两个重复单元Q中，第一像素驱动电路P1中第二桥接部62和相邻重复单元Q中第二像素驱动中的第二桥接部62可以相互连接，并且第一像素驱动电路P1和相邻重复单元Q中的第二像素驱动电路P2可以共用一个第一过孔H1，两个子像素共用一个第一过孔H1，可以节省子像素的占用空间，有利于提高对显示面板的空间利用率。

如图19所示，本示例性实施例中，在一个重复单元Q中，第一像素驱动电路P1和第二像素驱动电路P2可以共用一个第三桥接部63，从而节省子像素的占用空间，有利于提高对显示面板的空间利用率。

近年来，随着显示行业的迅猛发展，消费者对于显示边框的要求越来越严格，窄边框甚至零边框逐渐成为了潮流和趋势，将扇出(Fanout)走线压缩到有效显示(ActiveArea，AA)区内也已经不再是概念，而是成为了现实。有一种将扇出走线放入有效显示区内的方法是将有效显示区的像素通过纵向压缩，如图20所示，在位于有效显示区靠近边框区域一侧的GOP(Gate On Panel)区采用密排的压缩后的像素，而在有效显示区内的非GOP区采用压缩后的像素插入虚拟(Dummy)像素的方式排列，在图20中，P表示正常子像素，H表示插入的虚拟像素行，V表示插入的虚拟像素列。

但是，随之而来的问题是，有效显示区内没有插虚拟像素行的区域和插虚拟像素行的区域的阵列栅极驱动(Gate driver On Array，GOA)信号的负载(Loading)会有差别，如图21示，如果继续采用本行的扫描信号线Gate驱动本行第七晶体管T7，在没有插虚拟像素行的区域，一行GOA驱动一行扫描信号线Gate和一行复位信号线Reset，但是在插虚拟像素行的区域，一行GOA驱动一行扫描信号线Gate和两行复位信号线Reset，这就说明插虚拟像素行的区域的GOA比没有插虚拟像素行的区域的GOA的负载增加一行，这对于显示是非常不利的。这是因为，插虚拟像素行的区域的GOA负载较大，会导致其充电时间和没有插虚拟像素行的区域的充电时间有差别，从而使得显示面板的显示效果较差。

本公开提供的显示面板通过对版图结构进行改进还可以解决上述问题。图23为图20中虚线框区域显示面板的结构版图，图24为图23中第一导电层的结构版图，图25为图23中第四导电层的结构版图，图26为图23中第一导电层和第四导电层的叠层结构版图，图27为图23中第一有源层的结构版图，图28为图23中第二导电层的结构版图，图29为图23中第二有源层的结构版图，图30为图23中第三导电层的结构版图，图31为图23中第五导电层的结构版图；该显示面板可以包括图3所示显示面板的所有结构。

如图23、24所示，本示例性实施例中，显示面板还可以包括多个虚拟像素行，虚拟像素行可以位于相邻两行子像素之间，虚拟像素行上一行像素驱动电路中的第七晶体管在衬底基板的正投影位于虚拟像素驱动电路下一行像素驱动电路在衬底基板的正投影所在区域。虚拟像素行可以包括多个虚拟像素驱动电路，虚拟像素驱动电路可以包括虚拟晶体管和虚拟信号线，虚拟晶体管和虚拟信号线相互连接为一个整体结构，并且该整体结构连接至第一电源线。进一步的，虚拟像素行可以包括第三导电部23，该第三导电部23在衬底基板的正投影可以沿第二方向Y延伸且至少部分位于虚拟像素行所在区域，第三导电部23可用于连接虚拟像素行上一行像素驱动电路中的第六晶体管T6的第二极和虚拟像素行下一行像素驱动电路中第七晶体管T7的第一极。示例性的，该第三导电部23可以位于第一导电层2，第三导电部23的一端可通过过孔连接位于第四导电层6的第七桥接部67，该第七桥接部67连接下一行像素驱动电路中的第四节点N4，从而通过该第七桥接部67将第三导电部23与下一行像素驱动电路的第四节点相连接。第三导电部23的另一端与上一行像素驱动电路中的第四节点N4相连接，从而通过该第三导电部23将虚拟像素行的下一行的第七晶体管T7的第一极与虚拟像素行上一行的第六晶体管T6的第二极相连接，此时的GOA负载可以如图22所示，可以看出，在插入虚拟像素行行的两行像素驱动电路中，虚拟像素行上一行的正常像素中连接OLED的第四节点N4依然是通过虚拟像素行下一行正常像素的第七晶体管T7进行初始化，使得每一行的P-Gate GOA驱动一行Gate信号，实现了跨虚拟像素行区域和正常区域设计的高度一致性，从而在第四晶体管T4和第七晶体管T7共用一个Gate行信号的情况下，避免了跨虚拟像素行P-Gate GOAloading增大一倍的问题，从而解决了显示异常的问题。

本示例性实施例中，虚拟像素行所在区域可以理解为虚拟像素行中的虚拟晶体管在所述衬底基板的正投影、虚拟信号线在所述衬底基板的正投影以及连接所述虚拟晶体管和所述虚拟信号线的导电结构在所述衬底基板的正投影共同覆盖的区域。如图23、24、25所示，本示例性实施例中，第三导电部23可以位于第一导电层2，即靠近衬底基板的底层金属层，这样可以减小或削弱该金属线与阳极的金属的寄生电容。在此基础上，如图26所示，显示面板还可以包括位于第四导电层6的第五桥接部65，该第五桥接部65位于虚拟像素行，第五桥接部65可通过过孔H40连接虚拟像素行上一行像素驱电路中的第四节点N4，且通过过孔H连接第三导电部23，从而通过第三导电部23、第五桥接部65和第七桥接部67的配合将虚拟像素行下一行的第四节点连接至虚拟像素像素行上一行的第四节点。当然，在其他示例性实施例中，该第三导电层5也可以位于第二导电层3或第三导电层5或第四导电层6或第五导电层7。此外，本示例性实施例中，在虚拟像素行中，虚拟信号线在衬底基板的正投影沿第一方向X延伸，且与第三导电部23在衬底基板的正投影不交叠，这样可防止信号线与第三导电部23产生寄生电容，有助于通过第三导电部23向第四节点提供稳定的复位信号。

如图27所示，本示例性实施例中，虚拟像素行中，第一有源层1可包括行虚拟第三有源部118、行虚拟第七有源部119、行虚拟第八有源部120。行虚拟第七有源部119在衬底基板的正投影可以沿列方向延伸，行虚拟第七有源部119可用于形成行虚拟第五晶体管，本示例性实施例中，行虚拟第七有源部119在衬底基板的正投影与本虚拟像素驱动电路中的行行虚拟第三有源部118在衬底基板的正投影之间具有第一断口区M1。

如图24所示，本示例性实施例中，虚拟像素行中，第一导电层2可以包括行虚拟第三复位信号线210、行虚拟第一导电部220、行虚拟使能信号线230，其中，行虚拟第一导电部210与行虚拟使能信号线230相连接。行虚拟第一导电部220在衬底基板的正投影覆盖行虚拟第三有源部118在衬底基板的正投影。

如图28所示，本示例性实施例中，虚拟像素行中，第二导电层3可以包括行虚拟第二导电部310、行虚拟第一复位信号线320、行虚拟第一初始信号线330、行虚拟第二栅线340、行虚拟第二连接部350，其中，其中，行虚拟第二导电部310在衬底基板的正投影与行虚拟第一导电部210在衬底基板的正投影部分交叠，行虚拟第二导电部310可用于形成行虚拟驱动晶体管的栅极和行虚拟存储电容的第二电极，并且，在行方向相邻的两个重复单元中，行虚拟第二导电部310不连接。行虚拟第一复位信号线320在衬底基板的正投影可以沿第一方向X延伸，同一行的各虚拟像素驱动电路中，行虚拟第一复位信号线320可以相互连接。行虚拟第一初始信号线330在衬底基板的正投影与行虚拟第一有源部420在衬底基板的正投影部分交叠。行虚拟第二栅线340与行虚拟第二导电部310相连接。行虚拟第二连接部350在衬底基板的正投影可沿列方向延伸与行虚拟第七有源部在衬底基板的正投影部分交叠。

如图29所示，本示例性实施例中，虚拟像素行中，第二有源层4可以包括行虚拟第一有源部420、行虚拟第二有源部430、行虚拟第九有源部440，其中，行虚拟第一有源部420在衬底基板的正投影与行虚拟第一初始信号线330在衬底基板的正投影部分交叠。

如图30所示，本示例性实施例中，虚拟像素行中，第三导电层5可以包括行虚拟第二复位信号线510，行虚拟第二复位信号线510在衬底基板的正投影可以沿第一方向X延伸且与虚拟第一复位信号线在衬底基板的正投影部分交叠，同一行的各虚拟像素驱动电路中，行虚拟第二复位信号线510可以相互连接。本示例性实施例中，可通过在虚拟像素行中设置第五桥接部65将第三导电部23连接至上一行像素驱动电路中的第四节点N4。

如图25所示，本示例性实施例中，虚拟像素行中，第四导电层6可以包括行虚拟第三连接部610、行虚拟第四连接部620，其中，行虚拟第三连接部610可通过过孔H10连接行虚拟第一初始信号线330，且通过过孔H11连接行虚拟第一复位信号线320，行虚拟第三连接部610还可通过过孔H12连接行虚拟第八有源部120、通过过孔H13连接行虚拟第二有源部430、通过过孔H14连接行虚拟第二栅线340、通过过孔H15连接行虚拟第一导电部220和行虚拟第三有源部118，此外，行虚拟第三连接部610还可通过过孔H16连接第一电源线Vdd，从而将行虚拟第一初始信号线330、行虚拟第一复位信号线320、行虚拟第八有源部120、行虚拟第二有源部430、行虚拟第二栅线340、行虚拟第一导电部220和行虚拟第三有源部118连接至第一电源线Vdd。行虚拟第四连接部620可通过过孔H17连接行虚拟第三有源部118、通过过孔H18连接行虚拟第九有源部440，进而通过行行虚拟第三连接部610连接至第一电源线Vdd。

如图23所示，本示例性实施例中，如上所述，本行虚拟像素驱动电路中的行虚拟第二导电部310在衬底基板的正投影、行虚拟第三复位信号线210在衬底基板的正投影、行虚拟第二栅线340在衬底基板的正投影和行虚拟使能信号线230在衬底基板的正投影均在第一断口区M1断开，并且第三导电部23在衬底基板的正投影位于第一断口区M1，从而可避免第三导电部23与其他导电结构产生寄生电容，有助于向第四节点提供稳定的复位信号。

如图23所示，本示例性实施例中，显示面板还可以包括多个虚拟像素列，虚拟像素列位于相邻两列子像素之间，虚拟像素列包括多个列虚拟子像素，列虚拟子像素包括列虚拟像素驱动电路，列虚拟像素驱动电路包括列虚拟晶体管，列虚拟复位晶体管的沟道区在衬底基板的正投影具有第二断口区M2，即列虚拟晶体管中的列虚拟复位晶体管的沟道区为断裂结构，正常子像素的第三复位信号线Re3在衬底基板的正投影沿第一方向延伸且穿过该第二断口区，从而第三复位信号线Re3不会与其他导电结构形成寄生电容，可避免或降低对第三复位信号线Re3的信号干扰。

如图27所示，本示例性实施例中，虚拟像素列中，第一有源层1可以包括列虚拟第四有源部130、列虚拟第七有源部140、列虚拟第三有源部118、列虚拟第五连接部150、列虚拟第六连接部160、列虚拟第七连接部170、列虚拟第八连接部180、列虚拟第九连接部190和列虚拟第十连接部191，其中，列虚拟第五连接部150在衬底基板的正投影、列虚拟第六连接部160在衬底基板的正投影均可以沿列方向延伸，列虚拟第五连接部150和列虚拟第六连接部160相对设置于列虚拟第三有源部118的两侧且均与列虚拟第三有源部118相连接。列虚拟第五连接部150可连接行方向上相邻像素驱动电路中的第十五有源部115，从而通过该第十五有源部115将列虚拟第五连接部150连接至第一电源线Vdd。同样地，列虚拟第六连接部160可连接行方向上相邻像素驱动电路中的第十五有源部115，以通过行方向上相邻像素驱动电路中的第十五有源部115将列虚拟第六连接部160连接至第一电源线Vdd。

本示例性实施例中，虚拟像素列和虚拟像素行相交的虚拟像素中的虚拟像素驱动电路的结构与虚拟像素列和虚拟像素行中的虚拟像素驱动电路结构可以不同。示例性的，虚拟第七连接部170和虚拟第八连接部180位于虚拟像素列和虚拟像素行相交的虚拟像素中，虚拟第七连接部170和虚拟第八连接部180在衬底基板的正投影均可以沿列方向延伸，且虚拟第七连接部170和虚拟第八连接部180相对设置于该虚拟像素中的虚拟第三有源部118的两侧且与该虚拟第三有源部118相连接。虚拟第九连接部190的部分结构、虚拟第十连接部191的部分结构位于虚拟像素列和虚拟像素行相交的虚拟像素中，且位于该虚拟像素中的虚拟第九连接部190分别与该虚拟像素中的虚拟第七连接部170和相邻的行虚拟像素驱动电路中的行虚拟第七有源部119相连接，位于该虚拟像素中的虚拟第十连接部191与该虚拟像素中的虚拟第八连接部180和相邻的行虚拟像素驱动电路中的行虚拟第七有源部119相连接。

如图24所示，本示例性实施例中，虚拟像素列中，第一导电层2可以包括列虚拟第一导电部220，列虚拟第一导电部220在衬底基板的正投影可以覆盖对应位置的列虚拟第三有源部118，且该列虚拟第一导电部220与行方向上相邻的像素驱动电路中的使能信号线EM相连接，以通过使能信号线为该虚拟第一导电部220提供稳定的电信号，避免该虚拟第一导电部220浮空而容易受到静电或其他信号干扰。此外，在虚拟像素列和虚拟像素行相交的虚拟像素中，虚拟第一导电部220与虚拟使能信号线230相连接，并进而连接至第一电源线Vdd。

如图28所示，本示例性实施例中，虚拟像素列中，第二导电层3可以包括列虚拟第三导电部360，列虚拟第三导电部360在衬底基板的正投影可以与列虚拟第一导电部220在衬底基板的正投影部分交叠，列虚拟第三导电部360可用于连接相邻像素驱动电路电路中的第二导电部32。具体而言，如上述实施例所述，显示面板可以包括行列方向分布的重复单元，一个重复单元包括镜像对称设置的第一像素驱动电路和第二像素驱动电路，第一像素驱动电路与行方向相邻的另一重复单元中的第二像素驱动电路相邻设置。行方向上相邻的两个重复单元中，第一像素驱动电路中的第二导电部32与另一重复重复单元中第二像素驱动电路中的第二导电部32相连接。当在行方向上相邻的两个重复单元中插入虚拟像素列时，则一个重复单元中的第一像素驱动电路的第二导电部32可通过虚拟像素列中的虚拟第三导电部360与另一重复单元中的第二像素驱动电路的第二导电部32相连接，从而使得行方向相邻的两个重复单元中的第二导电部32相连接。此外，虚拟像素列和虚拟像素行相交的虚拟像素中，虚拟第三导电部360可以与虚拟像素列中的虚拟第三导电部23360具有相同的结构。

如图25所示，本示例性实施例中，虚拟像素列中，第四导电层6可以包括列虚拟第四导电部630，列虚拟第四导电部630可通过过孔H19连接列虚拟第四有源部130和列虚拟第七有源部140、通过过孔H20连接列虚拟第九连接部190和列虚拟第十连接部191、以及通过过孔H21连接第一电源线Vdd，从而通过列虚拟第四导电部630将列虚拟第四有源部130、列虚拟第七有源部140、列虚拟第九连接部190和列虚拟第十连接部191连接至第一电源线Vdd，为其提供稳定电压信号。此外，相邻像素驱动电路中的第二桥接部62的部分结构可位于虚拟像素列中，且第二桥接部62位于虚拟像素列中的部分结构可通过过孔H22连接虚拟像素列中的列虚拟第五连接部150，以将列虚拟第五连接部150连接至第一电源线Vdd，为列虚拟第五连接部150提供稳定电压信号。同样地，与列虚拟第六连接部160相邻的像素驱动电路中的第二桥接部62在位于虚拟像素列中的部分结构可通过该位置的过孔H22连接该列虚拟第六连接部160，从而将列虚拟第六连接部160连接至第一电源线Vdd，为列虚拟第六连接部160提供稳定电压信号。进一步的，第二桥接部62的部分结构还可以位于虚拟像素列和虚拟像素行相交的虚拟像素中，且此部分结构可通过过孔H23连接对应位置的虚拟第七连接部170、通过过孔H24连接对应位置的虚拟第三复位信号线210，从而将虚拟第七连接部170和虚拟第三复位信号线210连接至第一电源线Vdd，为其提供稳定的电压信号。同样地，在行方向是行与虚拟第八连接部180相邻的像素驱动电路中的第二桥接部62可通过对应位置的过孔H23连接对应位置的虚拟第八连接部180、通过过孔H24连接对应位置的虚拟第三复位信号线210，以将虚拟第八连接部180连接至第一电源线Vdd。此外，第四导电层6还可以包括虚拟第五导电部640，虚拟第五导电部640可位于虚拟像素行和虚拟像素列相交的虚拟像素中，虚拟第五导电部640可通过过孔H25连接第一电源线，虚拟第五导电部640在衬底基板的正投影可以沿行方向延伸且位于虚拟第三复位信号线210在衬底基板的正投影和虚拟第三导电部360在衬底基板的正投影之间。此外，虚拟第四导电部630的部分结构可位于虚拟像素行和虚拟像素列相交的虚拟像素中，且位于该虚拟像素中的虚拟第四导电部630通过过孔H26连接虚拟第三导电部360、通过过孔H50连接虚拟第一导电部220，以将虚拟第三导电部360和虚拟第一导电部220连接至第一电源线。

如图31所示，本示例性实施例中，虚拟像素列中，第五导电层7可以包括第一电源线Vdd，该第一电源线Vdd用于为虚拟像素列中浮空的导电结构提供稳定的电压信号，可防止浮空的导电结构受到静电影响。

如图32所示，为图23中沿虚线AA的部分剖视图。该显示面板可以包括第一绝缘层81、第二绝缘层82、第三绝缘层83、第四绝缘层84、第五绝缘层85、第一介电层86、第一平坦层87，其中，衬底基板80、遮光层、第一绝缘层81、第一有源层1、第二绝缘层82、第一导电层2、第三绝缘层83、第二导电层3、第四绝缘层84、第二有源层4、第五绝缘层85、第三导电层5、第一介电层86、第四导电层6、第一平坦层87、第五导电层7、第二平坦层88依次层叠设置。第一绝缘层81、第二绝缘层82可以氧化硅层，第一介电层86可以为氮化硅层。衬底基板可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层2、第二导电层3的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第三导电层5、第四导电层6的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。

本公开还提供一种显示装置，包括上述任意实施例所述的显示面板。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

Claims (34)

1.一种显示面板，其特征在于，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第一极；所述显示面板还包括：

衬底基板；

第一导电层，位于所述衬底基板的一侧，所述第一导电层包括：

第一导电部，所述第一导电部用于形成所述驱动晶体管的栅极；

第二有源层，位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括：

第二有源部，用于形成所述第二晶体管的沟道区；

第八有源部，连接于所述第二有源部的一侧；

第三导电层，位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括：

第一栅线，在所述衬底基板的正投影沿第一方向延伸且覆盖所述第二有源部，所述第一栅线的部分结构用于形成所述第二晶体管的顶栅，所述第八有源部在所述衬底基板的正投影和所述第一导电部在所述衬底基板的正投影分别位于所述第一栅线在所述衬底基板的正投影的两侧；

介电层，位于所述第三导电层背离所述衬底基板的一侧；

第四导电层，位于所述介电层背离所述衬底基板的一侧，所述第四导电层包括：

第一桥接部，分别通过过孔连接所述第八有源部和所述第一导电部；

其中，第一栅线包括相对设置且与其延伸方向相同的第六侧边和第七侧边，所述第六侧边至少部分结构在所述衬底基板的正投影与所述第一桥接部在所述衬底基板的正投影垂直，所述第七侧边至少部分结构在所述衬底基板的正投影与所述第一桥接部在所述衬底基板的正投影垂直。

2.根据权利要求1所述的显示面板，其特征在于，所述第六侧边包括第一分段，所述第七侧边包括第二分段，所述第一分段在所述衬底基板的正投影与所述第一桥接部在所述衬底基板的正投影垂直，所述第二分段在所述衬底基板的正投影与所述第一桥接部在所述衬底基板的正投影垂直；

所述第一分段在所述衬底基板的正投影平行于所述第二分段在所述衬底基板的正投影，或者，所述第一分段在所述衬底基板的正投影所在直线与所述第二分段在所述衬底基板的正投影所在直线相交。

3.根据权利要求2所述的显示面板，其特征在于，所述第六侧边在所述衬底基板的正投影与所述第一桥接部在所述衬底基板的正投影相交的长度为S1，所述第一分段在所述衬底基板的正投影的长度为S2，所述S2/S1大于等于0.7且小于等于1；

所述第七侧边在所述衬底基板的正投影与所述第一桥接部在所述衬底基板的正投影相交的长度为S3，所述第二分段在所述衬底基板的正投影的长度为S4，S4/S3大于等于0.7且小于等于1。

4.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：

第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：

第二栅线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第二有源部在所述衬底基板的正投影，所述第二栅线的部分结构用于形成所述第二晶体管的底栅；

其中，所述第二栅线包括相对设置且沿其延伸方向延伸的第三侧边和第四侧边，所述第一桥接部在所述衬底基板的正投影垂直相交于至少部分所述第三侧边在所述衬底基板的正投影和至少部分所述第四侧边在所述衬底基板的正投影。

5.根据权利要求4所述的显示面板，其特征在于，所述第一栅线包括第一延伸部，所述第一延伸部在所述衬底基板的正投影位于所述第一桥接部在所述衬底基板的正投影上，所述第一延伸部包括相对设置且与其延伸方向相同的第一侧边和第二侧边；

所述第二栅线包括第二延伸部，所述第二延伸部在所述衬底基板的正投影位于所述第一桥接部在所述衬底基板的正投影上且与所述第一延伸部在所述衬底基板的正投影交叠，所述第二延伸部包括相对设置且与其延伸方向相同的第三侧边和第四侧边；

所述第三侧边在所述衬底基板的正投影位于所述第四侧边在所述衬底基板的正投影远离所述第一导电部在所述衬底基板的正投影的一侧；

所述第一侧边在所述衬底基板的正投影位于所述第二侧边在所述衬底基板的正投影远离所述第一导电部在所述衬底基板的正投影的一侧；

所述第三侧边上任意的第一节点在所述衬底基板的正投影与所述第一侧边在所述衬底基板的正投影在第二方向上的距离为L1，所述第一节点在所述衬底基板的正投影与所述第四侧边在所述衬底基板的正投影在第二方向上的距离为L2，所述第二方向与所述第一方向相交，L1/L2大于等于0.25且小于等于0.8；

所述第四侧边上的任意第二节点在所述衬底基板的正投影与所述第二侧边在所述衬底基板的正投影在第二方向上的距离为L3，所述第二节点在所述衬底基板的正投影与所述第三侧边在所述衬底基板的正投影在第二方向上的距离为L4，L3/L4大于等于0.25且小于等于0.8。

6.根据权利要求5所述的显示面板，其特征在于，所述第一延伸部在所述衬底基板的正投影覆盖所述第三侧边在所述衬底基板的正投影，所述第二延伸部在所述衬底基板的正投影覆盖所述第二侧边在所述衬底基板的正投影；

或，所述第一延伸部在所述衬底基板的正投影覆盖所述第三侧边在所述衬底基板的正投影和所述第四侧边在所述衬底基板的正投影；

或，所述第二延伸部在所述衬底基板的正投影覆盖所述第一侧边在所述衬底基板的正投影和所述第二侧边在所述衬底基板的正投影；

或，所述第一延伸部在所述衬底基板的正投影覆盖所述第四侧边在所述衬底基板的正投影，所述第二延伸部在所述衬底基板的正投影覆盖所述第一侧边在所述衬底基板的正投影。

7.根据权利要求5所述的显示面板，其特征在于，所述第一延伸部在所述衬底基板的正投影与所述第二延伸部在所述衬底基板的正投影的交叠区域在所述第二方向的宽度为L5，L1/L5大于等于0.6且小于等于1，L3/L5大于等于0.6且小于等于1。

8.根据权利要求5所述的显示面板，其特征在于，所述像素驱动电路包括第五晶体管、第六晶体管，所述第五晶体管的第一极连接所述驱动晶体管的第二极，所述第六晶体管的第一极连接所述驱动晶体管的第一极；

所述显示面板还包括：

第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：

第五有源部，用于形成所述第五晶体管的沟道区；

第六有源部，用于形成所述第六晶体管的沟道区；

其中，所述第五有源部与所述第六有源部在所述第一方向上具有第六距离L6，L1/L6大于等于5％，L2/L6大于等于5％。

9.根据权利要求5所述的显示面板，其特征在于，L1大于等于1.3μm，L2大于等于1.3μm。

10.根据权利要求6所述的显示面板，其特征在于，所述第二栅线包括第二延伸部，所述第二延伸部在所述衬底基板的正投影位于所述第一桥接部在所述衬底基板的正投影上且与所述第一延伸部在所述衬底基板的正投影交叠；

所述第二延伸部在所述衬底基板的正投影覆盖所述第一延伸部在所述衬底基板的正投影，且所述第二延伸部在所述衬底基板的正投影在第一方向具有第一中心线，所述第一延伸部在所述衬底基板的正投影具有第二中心线，所述第一中心线与所述第二中心线重叠；

所述第二延伸部在所述衬底基板的正投影在第二方向具有第一宽度，所述第一延伸部在所述衬底基板的正投影在第二方向具有第二宽度，所述第二方向与所述第一方向相交；

其中，同一位置处，所述第一宽度与所述第二宽度之比为1.5～3。

11.根据权利要求6所述的显示面板，其特征在于，所述第一栅线具有沿其延伸方向相连接的第一组成部和第二组成部，所述第一组成部在所述衬底基板的正投影在第二方向的宽度大于所述第一组成部在所述衬底基板的正投影在所述第二方向的宽度，所述第二方向与所述第一方向相交；

所述第二栅线具有沿其延伸方向相连接的第三组成部和第四组成部，所述第三组成部在所述衬底基板的正投影在所述第二方向的宽度大于所述第四组成部在所述衬底基板的正投影在所述第二方向的宽度；

其中，所述第一组成部在所述衬底基板的正投影、所述第三组成部在所述衬底基板的正投影均覆盖所述第二有源部在所述衬底基板的正投影，且所述第三组成部在所述衬底基板的正投影覆盖所述第一组成部在所述衬底基板的正投影；

所述第一桥接部在所述衬底基板的正投影与所述第一组成部在所述衬底基板的正投影、所述第二组成部在所述衬底基板的正投影部分交叠，且所述第一桥接部在所述衬底基板的正投影还与所述第三组成部在所述衬底基板的正投影、所述第四组成部在所述衬底基板的正投影部分交叠。

12.根据权利要求6所述的显示面板，其特征在于，所述第一栅线具有第一组成部和第二组成部，所述第一组成部在第二方向的宽度大于所述第一组成部在所述第二方向的宽度，所述第二方向与所述第一方向相交；

所述第二栅线具有第三组成部和第四组成部，所述第三组成部在所述第二方向的宽度大于所述第四组成部在所述第二方向的宽度；

其中，所述第一组成部在所述衬底基板的正投影、所述第三组成部在所述衬底基板的正投影均覆盖所述第二有源部在所述衬底基板的正投影，且所述第三组成部在所述衬底基板的正投影覆盖所述第一组成部在所述衬底基板的正投影；

所述第一桥接部在所述衬底基板的正投影与所述第一组成部在所述衬底基板的正投影、所述第三组成部在所述衬底基板的正投影相交。

13.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括沿第一方向和第二方向阵列分布的多个所述像素驱动电路，所述第一方向为行方向，所述第二方向为列方向；

所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路还包括对第四晶体管和第七晶体管，所述第四晶体管的第一极连接所述驱动晶体管的第二极，栅极连接第三栅线，第二极连接数据线；所述第七晶体管的第一极连接所述发光单元的第一电极，第二极连接第二初始信号线，栅极连接第三复位信号线；所述显示面板还包括：

第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：

第四有源部，用于形成所述第四晶体管的沟道区；

第七有源部，用于形成所述第七晶体管的沟道区；

所述第一导电层还包括：

所述第三栅线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第四有源部在所述衬底基板的正投影，所述第三栅线的部分结构用于形成所述第四晶体管的栅极；

所述第三复位信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第七有源部，所述第三复位信号线的部分结构用于形成所述第七晶体管的栅极；

其中，本行像素驱动电路的第三栅线复用为上一行像素驱动电路的第三复位信号线。

14.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括存储电容，所述存储电容的第一极连接所述驱动晶体管的栅极，第二极连接第一电源线；

所述第一导电部还用于形成所述存储电容的第一电极；

所述显示面板还包括：

第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括：

所述第一电源线，在所述衬底基板的正投影沿所述第二方向延伸，所述第二方向与所述第一方向相交；

第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：

第二导电部，所述第二导电部在所述衬底基板的正投影与所述第一导电部在所述衬底基板的正投影部分交叠，所述第二导电部用于形成所述存储电容的第二电极，所述第二导电部通过过过孔连接所述第一电源线。

15.根据权利要求14所述的显示面板，其特征在于，所述第一方向为行方向，所述第二方向为列方向；

所述显示面板包括沿行列方向分布的多个重复单元，所述重复单元包括在行方向上相邻的两个所述像素驱动电路，每列所述像素驱动电路对应设置一条所述第一电源线和一个所述第二导电部；

同一重复单元中，两条所述第一电源线相连接；

在行方向相邻的重复单元中，相邻所述第二导电部相连接。

16.根据权利要求15所述的显示面板，其特征在于，在同一重复单元中，在行方向相邻的两个所述像素驱动电路互为镜像。

17.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路包括第五晶体管，所述第五晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述第一电源线；所述显示面板还包括：

第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：

第五有源部，用于形成所述第五晶体管的沟道区；

所述第一导电层还包括：

使能信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第五有源部，所述使能信号线的部分结构用于形成所述第五晶体管的栅极；

第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括：

所述第一电源线，在所述衬底基板的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；

所述第四导电层还包括：

第二桥接部，所述第二桥接部通过第一过孔连接所述第五晶体管的第二极，且通过另一过孔连接所述第一电源线。

18.根据权利要求17所述的显示面板，其特征在于，所述第一方向为行方向，所述第二方向为列方向；

所述显示面板包括沿行列方向分布的多个重复单元，所述重复单元包括在行方向上相邻的两个所述像素驱动电路；

所述第二桥接部与所述像素驱动电路一一对应设置，在行方向相邻的重复单元中，相邻所述第二桥接部相连接且共用所述第一过孔。

19.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：

第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括：

第一电源线，在所述衬底基板的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；

其中，所述第一电源线在所述衬底基板的正投影覆盖所述第一桥接部在所述衬底基板的正投影。

20.根据权利要求19所述的显示面板，其特征在于，所述第二晶体管的栅极连接第一栅线，所述第二晶体管的第二极连接所述驱动晶体管的第一极；

所述第二有源层还包括：

第一有源部，用于形成所述第一晶体管的沟道区；

第二有源部，用于形成所述第二晶体管的沟道区；

所述显示面板还包括：

第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：

第二栅线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第二有源部在所述衬底基板的正投影，所述第二栅线的部分结构用于形成所述第二晶体管的底栅，且所述第一栅线在所述衬底基板的正投影覆盖所述第二有源部在所述衬底基板的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的顶栅；

第一复位信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第一有源部在所述衬底基板的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的底栅；

所述第一电源线在所述衬底基板的正投影覆盖所述第一有源部在所述衬底基板的正投影和所述第二有源部在所述衬底基板的正投影。

21.根据权利要求1所述的显示面板，其特征在于，所述第一晶体管的第二极连接第一初始信号线，所述第二晶体管的第二极连接所述驱动晶体管的第一极；所述像素驱动电路还包括第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第一极；

所述显示面板还包括：

第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：

所述第一初始信号线，在所述衬底基板的正投影沿所述第一方向延伸；

第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：

第三有源部，用于形成所述驱动晶体管的沟道区；

第六有源部，用于形成所述第六晶体管的沟道区；

第十一有源部，连接于所述第三有源部和所述第六有源部之间；

所述第二有源层还包括：

第二有源部，用于形成所述第二晶体管的沟道区；

第九有源部，连接于所述第二有源部和所述第八有源部之间；

第十四有源部，连接于所述第二有源部远离所述第八有源部的一侧；

所述第四导电层还包括：

第三桥接部，连接所述第十四有源部且通过过孔连接所述第一初始信号线；

第四桥接部，通过一过孔连接所述第十一有源部且通过另一过孔连接所述第十四有源部。

22.根据权利要求21述的显示面板，其特征在于，所述显示面板包括沿第一方向和第二方向阵列分布的多个所述像素驱动电路，所述第一方向为行方向，所述第二方向为列方向；

所述显示面板包括沿行列方向分布的多个重复单元，所述重复单元包括两个所述像素驱动电路；

同一重复单元中，两个所述像素驱动电路共用所述第三桥接部。

23.根据权利要求21所述的显示面板，其特征在于，所述像素驱动电路还包括第五晶体管、第六晶体管、第七晶体管，所述第五晶体管的第一极连接所述驱动晶体管的第二极，所述第五晶体管的第二极连接所述第一电源线，所述第六晶体管的第一极连接驱动晶体管的第一极，所述第六晶体管的第二极连接所述第七晶体管的第一极；所述显示面板还包括：

第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：

第五有源部，用于形成所述第五晶体管的沟道区；

第六有源部，用于形成所述第六晶体管的沟道区；

第七有源部，用于形成所述第七晶体管的沟道区；

所述第一导电层还包括：

使能信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第五有源部和所述第六有源部，所述使能信号线的部分结构用于形成所述第五晶体管的栅极、部分结构用于形成所述第六晶体管的栅极；

第三复位信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第七有源部，所述第三复位信号线的部分结构用于形成所述第七晶体管的栅极；

第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：

所述第一初始信号线，在所述衬底基板的正投影沿所述第一方向延伸；

第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括：

所述第一电源线，在所述衬底基板的正投影沿所述第二方向延伸，所述第二方向与所述第一方向相交；

所述第四导电层还包括：

第二桥接部，所述第二桥接部通过过孔连接所述第五晶体管的第二极，且通过另一过孔连接所述第一电源线；

其中，同一像素驱动电路中，所述第一导电部在所述衬底基板的正投影位于所述使能信号线在所述衬底基板的正投影和所述第一栅线在所述衬底基板的正投影之间；

同一像素驱动电路中，所述第一栅线在所述衬底基板的正投影、所述第三复位信号线在所述衬底基板的正投影、所述第一初始信号线在所述衬底基板的正投影沿远离所述第一导电部的方向依次分布。

24.根据权利要求23所述的显示面板，其特征在于，所述第一晶体管的栅极连接第二复位信号线；

所述第二有源层还包括：

第一有源部，用于形成所述第一晶体管的沟道区；

所述显示面板还包括：

第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：

第一复位信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第一有源部在所述衬底基板的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的底栅；

所述第三导电层还包括：

第二复位信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第一有源部在所述衬底基板的正投影，所述第二复位信号线的部分结构用于形成所述第一晶体管的顶栅；

其中，所述第一复位信号线在所述衬底基板的正投影位于所述第一初始信号线在所述衬底基板的正投影与所述第三复位信号线在所述衬底基板的正投影之间。

25.根据权利要求23所述的显示面板，其特征在于，所述第一方向为行方向，所述第二方向为列方向；所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接所述驱动晶体管的第二极，第二极连接数据信号线；

所述第五导电层还包括：

数据线，在所述衬底基板的正投影沿所述第二方向延伸；

所述第四导电层还包括：

第六桥接部，通过一过孔连接所述数据线且通过另一过孔连接所述第四晶体管的第二极；

所述显示面板包括沿行列方向分布的多个重复单元，所述重复单元包括两个所述像素驱动电路，每列所述像素驱动电路对应设置一条所述第一电源线和一条所述数据线；

其中，同一重复单元中，两条所述第一电源线相连接，且两条所述数据线在所述衬底基板的正投影分布于两条所述第一电源线在所述衬底基板的正投影的两侧。

26.根据权利要求23所述的显示面板，其特征在于，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接所述驱动晶体管的第二极，第二极连接数据信号线；

所述第一晶体管、第二晶体管为N型晶体管；所述驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管。

27.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括沿第一方向和第二方向阵列分布的多个所述像素驱动电路，所述第一方向为行方向，所述第二方向为列方向；所述显示面板包括沿行列方向阵列分布的多个子像素，所述子像素包括所述像素驱动电路；所述显示面板还包括：

第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括：

第一电源线，在所述衬底基板的正投影沿所述第二方向延伸；

多个虚拟像素行，所述虚拟像素行位于相邻两行子像素之间，所述虚拟像素行包括多个行虚拟子像素，所述行虚拟子像素包括行虚拟像素驱动电路。

28.根据权利要求27所述的显示面板，其特征在于，所述行虚拟像素驱动电路包括行虚拟晶体管和行虚拟信号线，且所述行虚拟晶体管和所述行虚拟信号线相互连接成一整体结构，所述整体结构连接至所述第一电源线。

29.根据权利要求28所述的显示面板，其特征在于，所述显示面板包括沿第一方向和第二方向阵列分布的多个所述像素驱动电路，所述第一方向为行方向，所述第二方向为列方向；所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路还包括第四晶体管、第六晶体管和第七晶体管，所述第四晶体管的第一极连接所述驱动晶体管的第二极，栅极连接第三栅线，第二极连接数据线；所述第六晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述发光单元的第一电极；所述第七晶体管的第一极连接所述发光单元的第一电极，第二极连接第二初始信号线，栅极连接第三复位信号线；

本行像素驱动电路中的第七晶体管在所述衬底基板的正投影位于所述虚拟像素行在所述衬底基板的正投影远离本行像素驱动电路中的第六晶体管在所述衬底基板的正投影的一侧；所述显示面板还包括：

第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：

第四有源部，用于形成所述第四晶体管的沟道区；

第六有源部，用于形成所述第六晶体管的沟道区；

第七有源部，用于形成所述第七晶体管的沟道区；

第三导电部，至少部分位于所述虚拟像素行所在区域，所述第三导电部在所述衬底基板的正投影沿所述第二方向延伸，所述第三导电部用于连接本行像素驱动电路中第六晶体管的第二极和本行像素驱动电路中第七晶体管的第一极；

所述第一导电层还包括：

所述第三栅线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第四有源部在所述衬底基板的正投影，所述第三栅线的部分结构用于形成所述第四晶体管的栅极；

所述第三复位信号线，在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第七有源部，所述第三复位信号线的部分结构用于形成所述第七晶体管的栅极；

其中，本行像素驱动电路的第三栅线复用为上一行像素驱动电路的第三复位信号线。

30.根据权利要求29所述的显示面板，其特征在于，所述行虚拟像素驱动电路还包括行虚拟存储电容，所述行虚拟信号线包括行虚拟第二初始信号线、行虚拟第三复位信号线、行虚拟栅线和行虚拟使能信号线，所述行虚拟晶体管包括行虚拟驱动晶体管和行虚拟第五晶体管，所述行虚拟第五晶体管在所述衬底基板的正投影与所述行虚拟驱动晶体管在所述衬底基板的正投影之间具有第一断口区，所述第三导电部在所述衬底基板的正投影位于所述第一断口区，且所述行虚拟存储电容的第二电极在所述衬底基板的正投影、所述行虚拟第二初始信号线在所述衬底基板的正投影、所述行虚拟第三复位信号线在所述衬底基板的正投影、所述行虚拟栅线在所述衬底基板的正投影和所述行虚拟使能信号线在所述衬底基板的正投影均在所述第一断口区断开。

31.根据权利要求30所述的显示面板，其特征在于，所述第三导电部位于所述第一导电层；所述行虚拟像素驱动电路包括行虚拟第一晶体管，所述行虚拟第一晶体管的第一极连接行虚拟驱动晶体管的栅极，第二极连接行虚拟第一初始信号线，栅极连接行虚拟第二复位信号线；

所述行虚拟信号线还包括所述行虚拟第二复位信号线，所述行虚拟第二复位信号线位于所述第三导电层，所述行虚拟第二复位信号线在所述衬底基板的正投影沿所述第一方向延伸且位于所述第一断口区和上一行像素驱动电路所在区域之间；

所述显示面板还包括：

第五桥接部，位于所述第四导电层，所述第五桥接部分别通过过孔连接所述第三导电部和本行像素驱动电路中第六晶体管的第二极，且所述第五桥接部在所述衬底基板的正投影与所述第二复位信号线在所述衬底基板的正投影相交。

32.根据权利要求31所述的显示面板，其特征在于，所述显示面板还包括：

多个虚拟像素列，所述虚拟像素列位于相邻两列子像素之间，所述虚拟像素列包括多个列虚拟子像素，所述列虚拟子像素包括列虚拟像素驱动电路，所述列虚拟像素驱动电路包括列虚拟复位晶体管的沟道区，且所述列虚拟复位晶体管的沟道区在所述衬底基板的正投影具有第二断口区；

所述第一导电层还包括第三复位信号线，所述第三复位信号线在所述衬底基板的正投影沿所述第一方向延伸且穿过所述第二断口区。

33.根据权利要求32所述的显示面板，其特征在于，所述虚拟像素列还包括列虚拟存储电容和列虚拟信号线，所述列虚拟存储电容的第一电极连接所述使能信号线，所述列虚拟信号线和列所述虚拟晶体管连接为整体结构，且所述整体结构连接至所述第一电源线。

34.一种显示装置，其特征在于，包括权利要求1-33任一项所述的显示面板。