CN113517322B - 显示面板、显示装置 - Google Patents

Abstract

本公开涉及显示技术领域，提出一种显示面板、显示装置。显示面板包括像素驱动电路，像素驱动电路包括驱动晶体管。显示面板还包括：衬底基板、有源层、第二导电层，有源层位于衬底基板的一侧，有源层包括第一有源部，第一有源部连接所述驱动晶体管的栅极；第二导电层，位于衬底基板的一侧，第二导电层包括第一信号线，第一信号线连接一稳定电压端，且第一信号线在衬底基板正投影与第一有源部在衬底基板正投影至少部分重合。该显示面板具有较好的显示效果。

Description

显示面板、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板、显示装置。

背景技术

在OLED显示面板中，通过采用像素驱动电路向发光单元提供驱动电流。像素驱动电路中驱动晶体管的栅极在发光阶段通常处于悬浮状态，从而外部信号容易对驱动晶体管的栅极造成干扰，从而影响发光单元的正常发光。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

公开内容

根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管，所述显示面板还包括：衬底基板、有源层、第二导电层，有源层位于所述衬底基板的一侧，所述有源层包括第一有源部，所述第一有源部连接所述驱动晶体管的栅极；第二导电层位于所述衬底基板的一侧，所述第二导电层包括第一信号线，所述第一信号线连接一稳定电压端，且所述第一信号线在所述衬底基板正投影与所述第一有源部在所述衬底基板正投影至少部分重合。

本公开一种示例性实施例中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第二极连接所述驱动晶体管的栅极；所述第一信号线在所述衬底基板正投影沿第一方向延伸，所述有源层还包括：第二有源部、第三有源部、第四有源部，第二有源部用于形成所述第二晶体管的第一沟道区；第三有源部用于形成所述第二晶体管的第二沟道区；第四有源部连接于所述第二有源部和所述第三有源部之间，且所述第四有源部位于所述第一信号线在第二方向上的一侧，所述第一方向和所述第二方向相交。所述第二导电层还包括：第一导电部，第一导电部连接于所述第一信号线面向所述第四有源部的一侧，所述第一导电部在所述衬底基板正投影与所述第四有源部在所述衬底基板正投影至少部分重合。

本公开一种示例性实施例中，所述像素驱动电路还包括第一晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，所述有源层还包括：第五有源部、第六有源部、第七有源部，第五有源部用于形成所述第一晶体管的第一沟道区；第六有源部用于形成所述第一晶体管的第二沟道区；第七有源部连接于所述第五有源部和所述第六有源部之间。所述第二导电层还包括：初始信号线，所述初始信号线在所述衬底基板正投影沿所述第一方向延伸，且所述初始信号线在所述衬底基板正投影与所述第七有源部在所述衬底基板正投影至少部分重合。

本公开一种示例性实施例中，所述第一有源部连接于所述第二有源部和所述第五有源部之间。所述第一有源部包括：第一子有源部、第二子有源部，第一子有源部连接所述第二有源部，且所述第一子有源部在所述衬底基板正投影沿所述第一方向延伸；第二子有源部连接于所述第一子有源部和所述第五有源部之间，所述第二子有源部在所述衬底基板正投影沿所述第二方向延伸，所述第二子有源部在所述衬底基板正投影与所述第一信号线在所述衬底基板正投影相交。

本公开一种示例性实施例中，所述显示面板还包括：第一导电层、第三导电层，第一导电层位于所述衬底基板的一侧，所述第一导电层包括第二导电部，所述第二导电部用于形成所述驱动晶体管的栅极；第三导电层位于所述衬底基板的一侧，第三导电层包括：连接部，所述连接部分别通过过孔连接所述第二导电部和所述第一有源部。

本公开一种示例性实施例中，所述第一导电层位于所述有源层背离所述衬底基板的一侧，所述第二导电层位于所述有源层背离所述衬底基板一侧，所述第三导电层位于所述第二导电层背离所述衬底基板的一侧。

本公开一种示例性实施例中，所述驱动晶体管的第二极连接第一电源端，所述显示面板还包括：第三导电层，第三导电层位于所述衬底基板的一侧，所述第三导电层包括电源线，所述电源线在所述衬底基板正投影沿第二方向延伸，所述电源线用于提供所述第一电源端和所述稳定电压端；其中，所述第一信号线在所述衬底基板正投影沿第一方向延伸，所述第一方向与所述第二方向相交，且所述电源线通过过孔连接所述第一信号线。

本公开一种示例性实施例中，所述第三导电层包括多条所述电源线，所述第二导电层包括多条所述第一信号线，每条所述电源线通过过孔连接每一条所述第一信号线。

本公开一种示例性实施例中，所述显示面板包括多个像素单元，每个所述像素单元包括沿第一方向间隔分布的三个像素驱动电路。

根据本公开的一个方面，提供一种显示装置，其中，所述显示装置包括上述的显示面板。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一种像素驱动电路的电路结构示意图；

图2为图1像素驱动电路一种驱动方法中各节点的时序图；

图3为本公开显示面板一种示例性实施例中的结构版图；

图4为图3中有源层的结构版图；

图5为图3中第一导电层的结构版图；

图6为图3中第二导电层的结构版图；

图7为图3中第三导电层的结构版图；

图8为图3中有源层、第一导电层的结构版图；

图9为图3中有源层、第一导电层、第二导电层的结构版图；

图10为图3中沿虚线AA的部分剖视图；

图11为本公开显示面板另一种示例性实施例的结构版图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为本公开一种像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容Cst。其中，第一晶体管T1的第一极连接节点N1，第二极连接初始化信号端Vint，栅极连接复位信号端Re；第二晶体管T2第一极连接驱动晶体管T3的第一极，第二极连接节点N1；栅极连接栅极驱动信号端Gate；驱动晶体管T3的栅极连接节点N1；第四晶体管T4的第一极连接数据信号端Data，第二极连接驱动晶体管T3的第二极，栅极连接栅极驱动信号端Gate；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；第六晶体管T6第一极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；第七晶体管T7的第一极连接初始化信号端Vint，第二极连接第六晶体管T6的第二极。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，晶体管T1-T7可以均为P型晶体管。

如图2所示，为图1像素驱动电路一种驱动方法中各节点的时序图。其中，Gate表示栅极驱动信号端Gate的时序，Re表示复位信号端Re的时序，EM表示使能信号端EM的时序，Data表示数据信号端Data的时序。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，发光阶段t3。在复位阶段t1：复位信号端Re输出低电平信号，第一晶体管T1、第七晶体管T7导通，初始化信号端Vint向节点N1，第六晶体管T6的第二极输入初始化信号。在补偿阶段t2：栅极驱动信号端Gate输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Data输出驱动信号以向节点N1写入电压Vdata+Vth，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压。发光阶段t3：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容Cst存储的电压Vdata+Vth作用下发光。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth)²，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)²。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。

本示例性实施例还提供一种显示面板，其中，所述显示面板包括像素驱动电路，其像素驱动电路可以如图1所示。此外，该显示面板还包括包括依次层叠设置的衬底基板、有源层、第一导电层、第二导电层、第三导电层，上述层级结构之间还可以设置有绝缘层。如图3-9所示，图3为本公开显示面板一种示例性实施例中的结构版图，图4为图3中有源层的结构版图，图5为图3中第一导电层的结构版图，图6为图3中第二导电层的结构版图，图7为图3中第三导电层的结构版图，图8为图3中有源层、第一导电层的结构版图，图9为图3中有源层、第一导电层、第二导电层的结构版图。

如图3、4、6、8、9所示，所述有源层可以包括第一有源部41，所述第一有源部41可以连接所述驱动晶体管T3的栅极；所述第二导电层可以包括第一信号线21，所述第一信号线21可以连接一稳定电压端，且所述第一信号线21在所述衬底基板正投影可以与所述第一有源部41在所述衬底基板正投影至少部分重合。

本示例性实施例通过增设第一信号线21，且将第一信号线21连接一稳定电压端，该稳定电压端可以为图1中的第一电源端，由于第一信号线21和第一有源部41之间可以形成平行板电容结构(图1中电容C2)，从而可以通过第一信号线21对第一有源部41起到稳压作用，进而降低了该像素驱动电路在发光阶段，相邻数据线对驱动晶体管栅极的耦合影响。

应该理解的是，在其他示例性实施例中，上述衬底基板、有源层、第一导电层、第二导电层、第三导电层还可以具有其他的相对位置关系。例如，第二导电层还可以位于衬底基板和有源层之间。此外，在其他示例性实施例中，该显示面板中的像素驱动电路还可以为其他结构，例如，像素驱动电路还可以为3T1C、8T1C、9T1C等结构。

以下本示例性实施例对该显示面板的整体版图结构进行详细说明：

如图3、4、8所示，所述有源层可以包括第二有源部42、第三有源部43、第四有源部44、第五有源部45、第六有源部46、第七有源部47、有源部483、有源部484、有源部485、有源部486、有源部487。其中，第二有源部42可以用于形成第二晶体管T2的第一沟道区，第三有源部43可以用于形成第二晶体管T2的第二沟道区，第四有源部44可以连接于所述第二有源部42和第三有源部43之间。第五有源部45可以用于形成第一晶体管T1的第一沟道区，第六有源部46可以用于形成第一晶体管T1的第二沟道区，第七有源部47可以连接于所述第五有源部45和第六有源部46之间。有源部483可以用于形成驱动晶体管T3的沟道区，有源部484可以用于形成第四晶体管T4的沟道区，有源部485可以用于形成第五晶体管T5的沟道区，有源部486可以用于形成第六晶体管T6的沟道区，有源部487可以用于形成第七晶体管T7的沟道区。第一有源部41可以包括第一子有源部411和第二子有源部412，第一子有源部411连接于第二有源部42，第二子有源部412连接于第五有源部45和第一子有源部411之间。第一子有源部411在衬底基板的正投影可以沿第一方向X延伸，第二子有源部412在衬底基板的正投影可以沿第二方向Y延伸，第一方向X和第二方向Y可以相交，例如，第一方向可以为显示面板的行方向，第二方向可以为显示面板的列方向。所述第二子有源部412在所述衬底基板正投影可以与所述第一信号线21在所述衬底基板正投影相交。该有源层可以由多晶硅半导体形成。

如图3、5、8所示，第一导电层可以包括：复位信号线Re、栅极驱动信号线Gate、使能信号线EM、第二导电部12。其中，复位信号线Re可以用于提供图1中的复位信号端，栅极驱动信号线Gate可以用于提供图1中的栅极驱动信号端，使能信号线EM可以用于提供图1中的使能信号端，第二导电部12可以用于形成驱动晶体管T3的栅极和电容Cst的第一电极。复位信号线Re在衬底基板正投影、栅极驱动信号线Gate在衬底基板正投影、使能信号线EM在衬底基板正投影均可以沿第一方向X延伸。如图5所示，位于使能信号线EM上方的复位信号线Re在衬底基板正投影可以覆盖有源部487，该复位信号线Re的部分结构可以用于形成第七晶体管T7栅极，同时该复位信号线Re可以用于向上一行像素驱动电路中的第一晶体管提供栅极和复位信号端。位于第二导电部12下方的复位信号线Re在衬底基板正投影可以覆盖第五有源部45在衬底基板正投影和第六有源部在衬底基板正投影，该复位信号线Re的部分结构可以用于形成第一晶体管的栅极，同时该复位信号线Re可以用于向下一行像素驱动电路中的第七晶体管提供栅极和复位信号端。栅极驱动信号线Gate在衬底基板正投影可以覆盖有源部484在衬底基板正投影、第二有源部42在衬底基板正投影、第三有源部43在衬底基板正投影，栅极驱动信号线Gate的部分结构可以用于形成第四晶体管T4的栅极，栅极驱动信号线Gate的部分结构可以用于形成第二晶体管T2的栅极。使能信号线EM在衬底基板正投影可以覆盖有源部485在衬底基板正投影、有源部486在衬底基板正投影，使能信号线EM的部分结构可以用于形成第五晶体管T5的栅极，使能信号线EM的部分结构可以用于形成第六晶体管T6的栅极。该显示面板在制作过程中，可以通过第一导电层为掩膜版对有源层进行导体化处理，即被第一导电层覆盖的区域形成晶体管的沟道区，未被第一导电层覆盖的区域形成导体结构。

如图3、6、9所示，第二导电层还可以包括初始信号线Vint、导电部22、第一导电部23。导电部22可以用于形成电容Cst的第二电极，导电部22上可以开始有开口221，开口221用于裸露出部分第二导电部12。初始信号线Vint在衬底基板正投影可以沿第一方向X延伸，初始信号线Vint可以用于提供图1中的初始信号端。其中，位于导电部22上方的初始信号线Vint可以用于向第七晶体管T7的第一极提供初始信号，同时该初始信号线Vint可以向上一行像素驱动电路中第一晶体管提供初始信号；位于导电部22下方的初始信号线Vint可以用于向第一晶体管T1的第二极提供初始信号，同时该初始信号线Vint可以向下一行像素驱动电路中第七晶体管提供初始信号。本示例性实施例中，第四有源部44处于悬浮状态，第四有源部44容易受到其他信号源的耦合作用发生电压变化，从而造成驱动晶体管T3的栅极电压在发光阶段发生变化，继而影响显示面板的正常显示。本示例性实施例中，第一导电部23可以连接于所述第一信号线21面向所述第四有源部44的一侧，所述第一导电部23在所述衬底基板正投影可以与所述第四有源部44在所述衬底基板正投影至少部分重合，从而第一导电部23可以与第四有源部44形成图1中的电容C1。由于第一信号线21连接稳定电压端，第一导电部23可以对第四有源部44起到稳压作用，从而可以降低第四有源部44向第二晶体管T2源漏极的漏电流，进而稳定驱动晶体管的栅极电压。同理，第七有源部47连接于第一晶体管T1的两沟道区之间，第七有源部47也处于悬浮状态，第七有源部47向第一晶体管T1源漏极的漏电流同样会影响驱动晶体管栅极电压的稳定性。如图9所示，初始信号线Vint在衬底基板正投影可以与第七有源部47在衬底基板正投影至少部分重合。一方面，初始信号线Vint上的信号可以具有稳定电压，初始信号线Vint可以对第七有源部47起到稳压作用；另一方面，该设置还可以降低初始信号线Vint对显示面板的遮光影响。

如图3、7所示，第三导电层可以包括数据线Data、电源线VDD、连接部31、连接部32、连接部33。其中，数据线Data用于提供图1中的数据信号端，电源线VDD用于提供图1中的第一电源端。数据线Data在衬底基板正投影、电源线VDD在衬底基板正投影均可以沿第二方向Y延伸。如图7所示，数据线Data可以通过过孔H1连接有源部484一侧的有源层，以连接数据信号端和第四晶体管的第一极。电源线VDD可以通过过孔H2连接第一信号线21，以向第一信号线21提供稳定电源端，电源线VDD还可以通过过孔H3连接导电部22，以连接电容Cst的第二电极和第一电源端，电源线VDD还可以通过过孔H4连接有源部485一侧的有源层，以连接第一电源端和第五晶体管的第一极。连接部31可以通过过孔H5连接初始信号线Vint，通过过孔H6连接第六有源部46一侧的有源层，以连接初始信号端和第一晶体管的第二极。连接部32可以通过过孔H7连接第一有源部41，通过过孔H8连接第二导电部12，以连接第一晶体管的第一极和驱动晶体管的栅极，其中，过孔H8在衬底基板正投影可以位于开口221在衬底基板正投影以内，即过孔H8在衬底基板正投影的边沿与开口221在衬底基板正投影的边沿具有间隙，过孔H8内填充的导电结构与导电部22绝缘。连接部33可以通过过孔H9连接有源部487一侧的有源层，通过过孔H10连接初始信号线Vint，以连接第七晶体管的第一极和初始信号端。

如图10所示，为图3中沿虚线AA的部分剖视图，该显示面板还可以包括包：缓冲层52、第一栅极绝缘层53、第二栅极绝缘层54、介电层55。其中，衬底基板51、缓冲层52、有源层、第一栅极绝缘层53、第一导电层、第二栅极绝缘层54、第二导电层、介电层55、第三导电层依次层叠设置。缓冲层52可以包括氧化硅层、氮化硅层中的至少一层。第一栅极绝缘层53、第二栅极绝缘层54可以为氧化硅层。介电层55可以包括氧化硅层和氮化硅层。第一导电层、第二导电层的材料可以是钼，铝，铜，钛，铌，其中之一或者合金，或者钼/钛合金或者叠层等。第三导电层的材料可以包括金属材料，例如可以是钼，铝，铜，钛，铌，其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。第一导电层、第二导电层、第三导电层的材料可以是钼，铝，铜，钛，铌，其中之一或者合金，或者钼/钛合金或者叠层等。

如图11所示，为本公开显示面板另一种示例性实施例的结构版图。图11中像素驱动电路结构与图3中像素驱动电路的结构相同，图11示出了两个像素驱动电路的结构版图。该显示面板中每列像素驱动电路可以对应设置一条电源线VDD，每行像素驱动电路可以对应设置一条第一信号线21，每条所述电源线VDD可以通过过孔连接每一条所述第一信号线21，电源线VDD可以形成网格结构，网格结构的电源线VDD具有较小阻抗，从而可以提高显示面板不同位置上第一电源端电压的均一性。

本示例性实施例中，所述显示面板可以包括多个像素单元，每个所述像素单元可以包括沿第一方向X间隔分布的三个像素驱动电路，相应的，该显示面板中发光单元的分布结构可以为real RGB结构，即每个像素单元包括沿第一方向分布的R发光单元、G发光单元、B发光单元，三个发光单元可以与三个像素驱动电路一一对应连接。在上述像素驱动电路分布方式中，像素驱动电路在列方向上具有较大的空间，从而上述增设第一信号线不会影响显示面板的像素密度。

根据本公开的一个方面，提供一种显示装置，其中，所述显示装置包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (10)

1.一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管，所述驱动晶体管的第一极连接电源线，所述第一晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的栅极；

所述显示面板还包括：

衬底基板；

有源层，位于所述衬底基板的一侧，所述有源层包括第一有源部、第二有源部、第五有源部，所述第一有源部连接于所述第二有源部和所述第五有源部之间，且所述第一有源部连接所述驱动晶体管的栅极，所述第二有源部用于形成所述第二晶体管的第一沟道区，所述第五有源部用于形成所述第一晶体管的第一沟道区；

第二导电层，位于所述有源层背离所述衬底基板的一侧，所述第二导电层包括第一信号线，所述第一信号线连接一稳定电压端，且所述第一信号线在所述衬底基板正投影与所述第一有源部在所述衬底基板正投影至少部分重合；

第三导电层，位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括所述电源线。

2.根据权利要求1所述的显示面板，其中，所述第一信号线在所述衬底基板正投影沿第一方向延伸，所述有源层还包括：

第三有源部，用于形成所述第二晶体管的第二沟道区；

第四有源部，连接于所述第二有源部和所述第三有源部之间，所述第四有源部位于所述第一信号线在第二方向上的一侧，所述第一方向和所述第二方向相交；

所述第二导电层还包括：

第一导电部，连接于所述第一信号线面向所述第四有源部的一侧，所述第一导电部在所述衬底基板正投影与所述第四有源部在所述衬底基板正投影至少部分重合。

3.根据权利要求2所述的显示面板，其中，所述有源层还包括：

第六有源部，用于形成所述第一晶体管的第二沟道区；

第七有源部，连接于所述第五有源部和所述第六有源部之间；

所述第二导电层还包括：

初始信号线，所述初始信号线在所述衬底基板正投影沿所述第一方向延伸，且所述初始信号线在所述衬底基板正投影与所述第七有源部在所述衬底基板正投影至少部分重合。

4.根据权利要求3所述的显示面板，其中，所述第一有源部包括：

第一子有源部，连接所述第二有源部，且所述第一子有源部在所述衬底基板正投影沿所述第一方向延伸；

第二子有源部，连接于所述第一子有源部和所述第五有源部之间，所述第二子有源部在所述衬底基板正投影沿所述第二方向延伸，所述第二子有源部在所述衬底基板正投影与所述第一信号线在所述衬底基板正投影相交。

5.根据权利要求1所述的显示面板，其中，所述显示面板还包括：

第一导电层，位于所述衬底基板的一侧，所述第一导电层包括第二导电部，所述第二导电部用于形成所述驱动晶体管的栅极；

所述第三导电层还包括：

连接部，所述连接部分别通过过孔连接所述第二导电部和所述第一有源部。

6.根据权利要求5所述的显示面板，其中，所述第一导电层位于所述有源层和所述第二导电层之间。

7.根据权利要求1所述的显示面板，其中，所述电源线在所述衬底基板正投影沿第二方向延伸，所述电源线用于提供所述稳定电压端；

其中，所述第一信号线在所述衬底基板正投影沿第一方向延伸，所述第一方向与所述第二方向相交，且所述电源线通过过孔连接所述第一信号线。

8.根据权利要求7所述的显示面板，其中，所述第三导电层包括多条所述电源线，所述第二导电层包括多条所述第一信号线，每条所述电源线通过过孔连接每一条所述第一信号线。

9.根据权利要求1所述的显示面板，其中，所述显示面板包括多个像素单元，每个所述像素单元包括沿第一方向间隔分布的三个像素驱动电路。

10.一种显示装置，其中，所述显示装置包括权利要求1-9任一项所述的显示面板。