CN113224123B - 显示面板、显示装置 - Google Patents

显示面板、显示装置 Download PDF

Info

Publication number
CN113224123B
CN113224123B CN202110491409.8A CN202110491409A CN113224123B CN 113224123 B CN113224123 B CN 113224123B CN 202110491409 A CN202110491409 A CN 202110491409A CN 113224123 B CN113224123 B CN 113224123B
Authority
CN
China
Prior art keywords
transistor
substrate
orthographic projection
electrode
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110491409.8A
Other languages
English (en)
Other versions
CN113224123A (zh
Inventor
张振华
徐映嵩
冯靖伊
袁长龙
曹席磊
胡耀
唐国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202311021555.XA priority Critical patent/CN117042523A/zh
Priority to CN202110491409.8A priority patent/CN113224123B/zh
Publication of CN113224123A publication Critical patent/CN113224123A/zh
Priority to PCT/CN2021/131018 priority patent/WO2022233120A1/zh
Application granted granted Critical
Publication of CN113224123B publication Critical patent/CN113224123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

本公开涉及显示技术领域，提出一种显示面板、显示装置，显示面板包括第一像素驱动电路，第一像素驱动电路包括低温多晶硅晶体管和氧化物晶体管，显示面板还包括：衬底基板、第一导电层、第三导电层，第一导电层包括第一栅线，第一栅线的部分结构用于形成低温多晶硅晶体管的栅极；第三导电层包括第二栅线，第二栅线的部分结构用于形成氧化物晶体管的栅极；其中，第一栅线在衬底基板正投影沿第一方向延伸，第二栅线在衬底基板正投影沿第一方向延伸，且第一栅线在衬底基板正投影与第二栅线在衬底基板正投影至少部分重合。该显示面板通过将第一栅线和第二栅线重叠设置，从而减小了第一像素驱动电路的布图面积。

Description

显示面板、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板、显示装置。
背景技术
相关技术中，为降低驱动晶体管在发光阶段的漏电流，像素驱动电路可以采用低温多晶氧化物(Low temperature polycrystalline oxide，LTPO)技术形成。通过LTPO技术形成显示面板中包括N型的氧化物晶体管和P型的低温多晶硅晶体管，氧化物晶体管和低温多晶硅晶体管分别需要单独的栅线向其提供栅极驱动信号，从而该像素驱动电路具有较大的布图面积。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
根据本公开的一个方面，提供一种显示面板，所述显示面板包括第一像素驱动电路，所述第一像素驱动电路包括低温多晶硅晶体管和氧化物晶体管，所述显示面板还包括：衬底基板、第一导电层、第三导电层，第一导电层位于所述衬底基板的一侧，所述第一导电层包括第一栅线，所述第一栅线的部分结构用于形成所述低温多晶硅晶体管的栅极；第三导电层位于所述第一导电层背离所述衬底基板的一侧，所述第三导电层包括第二栅线，所述第二栅线的部分结构用于形成所述氧化物晶体管的栅极；其中，所述第一栅线在所述衬底基板正投影沿第一方向延伸，所述第二栅线在所述衬底基板正投影沿所述第一方向延伸，且所述第一栅线在所述衬底基板正投影与所述第二栅线在所述衬底基板正投影至少部分重合。
本公开一种示例性实施例中，所述第一像素驱动电路还包括驱动晶体管，所述第一像素驱动电路包括至少一个所述氧化物晶体管和至少一个所述低温多晶硅晶体管，至少一个所述氧化物晶体管包括第二晶体管，至少一个所述低温多晶硅晶体管包括第四晶体管，所述第四晶体管的第一极连接数据信号端，第二极连接所述驱动晶体管的第一极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极；所述第一导电层包括至少一条所述第一栅线，至少一条所述第一栅线包括：第一栅极驱动信号线，所述第一栅极驱动信号线的部分结构用于形成所述第四晶体管的栅极；所述第三导电层包括至少一条所述第二栅线，至少一条所述第二栅线包括：第二栅极驱动信号线，所述第二栅极驱动信号线的至少部分结构用于形成所述第二晶体管的第一栅极。
本公开一种示例性实施例中，所述第一像素驱动电路用于驱动第一发光单元，至少一个所述氧化物晶体管包括第一晶体管，至少一个所述低温多晶硅晶体管包括第五晶体管、第六晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第二初始信号端，所述第五晶体管的第一极连接第一电源端，第二极连接所述驱动晶体管的第一极，第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述第一发光单元；所述第一导电层包括至少一条所述第一栅线，至少一条所述第一栅线包括：使能信号线，所述使能信号线的部分结构用于形成所述第五晶体管、第六晶体管的栅极；所述第三导电层包括至少一条所述第二栅线，至少一条所述第二栅线包括：第三栅极驱动信号线，所述第三栅极驱动信号线的部分结构用于形成所述第一晶体管的第一栅极；所述第三栅极驱动信号线在所述衬底基板正投影和所述使能信号线在所述衬底基板正投影至少部分重合。
本公开一种示例性实施例中，所述显示面板还包括：第二有源层、第二导电层，第二有源层位于所述第一导电层和所述第三导电层之间，所述第二有源层的部分结构用于形成所述第一晶体管和第二晶体管的沟道区；第二导电层位于所述第一导电层和所述第二有源层之间，所述第二导电层包括第三栅线和第四栅线，所述第三栅线在所述衬底基板正投影沿所述第一方向延伸，所述第四栅线在所述衬底基板正投影沿所述第一方向延伸；其中，所述第三栅线的部分结构用于形成所述第二晶体管的第二栅极，所述第三栅线在所述衬底基板正投影和所述第一栅极驱动信号线在所述衬底基板正投影至少部分重合；所述第四栅线的部分结构用于形成所述第一晶体管的第二栅极，所述第四栅线在所述衬底基板正投影和所述使能信号线在所述衬底基板正投影至少部分重合。
本公开一种示例性实施例中，所述第一栅极驱动信号线在所述衬底基板正投影在其延伸方向上的任意分段与所述第二栅极驱动信号线在所述衬底基板正投影至少部分重合；所述第三栅极驱动信号线在所述衬底基板正投影在其延伸方向上的任意分段和所述使能信号线在所述衬底基板正投影至少部分重合；所述第三栅线在所述衬底基板正投影在其延伸方向上的任意分段和所述第一栅极驱动信号线在所述衬底基板正投影至少部分重合；所述第四栅线在所述衬底基板正投影在其延伸方向上的任意分段和所述使能信号线在所述衬底基板正投影至少部分重合。
本公开一种示例性实施例中，所述第一导电层还包括：第一导电部，所述第一导电部用于形成所述驱动晶体管的栅极，其中， 所述第一导电部在所述衬底基板正投影位于所述第二栅极驱动信号线在所述衬底基板正投影和所述第三栅极驱动信号线在所述衬底基板正投影之间。
本公开一种示例性实施例中，所述显示面板还包括：第一有源层、第二有源层，第一有源层位于所述衬底基板和所述第一导电层之间，所述第一有源层的部分结构用于形成所述低温多晶硅晶体管的沟道区；第二有源层位于所述第一导电层和所述第三导电层之间，所述第二有源层的部分结构用于形成所述氧化物晶体管的沟道区；其中，所述第一有源层在所述衬底基板正投影和所述第二有源层在所述衬底基板正投影至少部分重合。
本公开一种示例性实施例中，所述第一像素驱动电路用于驱动第一发光单元，所述第一像素驱动电路还包括驱动晶体管，所述第一像素驱动电路包括至少一个所述氧化物晶体管和至少一个所述低温多晶硅晶体管，至少一个所述氧化物晶体管包括第一晶体管、第二晶体管，至少一个所述低温多晶硅晶体管包括第六晶体管；所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第二初始信号端，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述第一发光单元；所述第二有源层包括第一有源部，所述第一有源部包括第一子有源部、第二子有源部，以及连接于所述第一子有源部和第二子有源部之间的第三子有源部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第二子有源部用于形成第二晶体管的沟道区，且所述第一有源部在所述衬底基板正投影沿第二方向延伸，所述第一方向和第二方向相交；所述第一有源层包括第六有源部，所述第六有源部用于形成所述第六晶体管的沟道区；其中，所述第六有源部在所述衬底基板正投影与所述第一子有源部在所述衬底基板正投影至少部分重合。
本公开一种示例性实施例中，所述第一像素驱动电路还包括驱动晶体管，所述第一像素驱动电路包括至少一个所述氧化物晶体管和至少一个所述低温多晶硅晶体管，至少一个所述氧化物晶体管包括第一晶体管、第二晶体管；所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第二初始信号端，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极；所述第一有源部包括第一子有源部、第二子有源部，以及连接于所述第一子有源部和第二子有源部之间的第三子有源部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第二子有源部用于形成第二晶体管的沟道区；所述第一有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；所述第一导电层还包括第一导电部，所述第一导电部在所述衬底基板正投影覆盖所述第三有源部在所述衬底基板正投影，所述第一导电部用于形成所述驱动晶体管的栅极；所述显示面板还包括：第二导电层，所述第二导电层位于所述第一导电层和所述第二有源层之间，所述第二导电层包括第二导电部，所述第二导电部用于连接第一电源端，且所述第二导电部在所述衬底基板正投影与所述第一导电部在所述衬底基板正投影至少部分重合；所述第三子有源部在所述衬底基板正投影和所述第二导电部在所述衬底基板正投影至少部分重合。
本公开一种示例性实施例中，所述第一像素驱动电路用于驱动第一发光单元，所述第一像素驱动电路还包括驱动晶体管，所述第一像素驱动电路包括至少一个所述氧化物晶体管和至少一个所述低温多晶硅晶体管，至少一个所述氧化物晶体管包括第一晶体管、第二晶体管，至少一个所述低温多晶硅晶体管包括第六晶体管；所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第二初始信号端，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述第一发光单元；所述第二有源层包括第一有源部，所述第一有源部的部分结构用于形成所述第一晶体管、第二晶体管的沟道区，且所述第一有源部在所述衬底基板正投影沿第二方向延伸，所述第一方向和第二方向相交；所述第一有源层包括第三有源部和第六有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区；其中，在所述第一方向上，所述第一有源部在所述衬底基板正投影位于所述第三有源部在所述衬底基板正投影和所述第六有源部在所述衬底基板正投影之间。
本公开一种示例性实施例中，所述显示面板还包括：第一有源层、第二有源层，第一有源层位于所述衬底基板和所述第一导电层之间，所述第一有源层的部分结构用于形成所述低温多晶硅晶体管的沟道区；第二有源层位于所述第一导电层和所述第三导电层之间，所述第二有源层的部分结构用于形成所述氧化物晶体管的沟道区；其中，所述第一有源层在所述衬底基板正投影和所述第二有源层在所述衬底基板正投影不交叠。
本公开一种示例性实施例中，所述第一像素驱动电路用于驱动第一发光单元，所述第一像素驱动电路还包括驱动晶体管，所述第一像素驱动电路包括至少一个所述氧化物晶体管和至少一个所述低温多晶硅晶体管，至少一个所述氧化物晶体管包括第一晶体管、第二晶体管，至少一个所述低温多晶硅晶体管包括第六晶体管；所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第二初始信号端，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述第一发光单元；所述第二有源层包括第一有源部，所述第一有源部的部分结构用于形成所述第一晶体管、第二晶体管的沟道区，且所述第一有源部在所述衬底基板正投影沿第二方向延伸，所述第一方向和第二方向相交；所述第一有源层包括第三有源部和第六有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区；其中，在所述第一方向上，所述第一有源部在所述衬底基板正投影位于所述第六有源部在所述衬底基板正投影远离所述第三有源部在所述衬底基板正投影的一侧。
本公开一种示例性实施例中，所述显示面板还包括第一显示区和第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率；所述第一像素驱动电路用于向第一发光单元提供驱动电流，所述第一像素驱动电路和所述第一发光单元位于所述第一显示区。
本公开一种示例性实施例中，所述显示面板还包括第一显示区和第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率；所述第一像素驱动电路用于向第一发光单元提供驱动电流，所述第一发光单元位于所述第一显示区，所述第一像素驱动电路位于所述第二显示区。
根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。
本公开一种示例性实施例中，当所述显示面板包括第一显示区时，所述显示装置还包括传感器件，所述传感器件与所述第一显示区正对。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开显示面板一种示例性实施例的部分结构版图；
图2为本公开第一像素驱动电路的电路结构示意图；
图3为图2中第一像素驱动电路一种驱动方法中各节点的时序图；
图4为本公开显示面板另一种示例性实施例的结构版图；
图5为图4中第一有源层的结构版图；
图6为图4中第一导电层的结构版图；
图7为图4中第二导电层的结构版图；
图8为图4中第二有源层的结构版图；
图9为图4中第三导电层的结构版图；
图10为图4中第四导电层的结构版图；
图11为图4中第五导电层的结构版图；
图12为图4中第一有源层、第一导电层的结构版图；
图13为图4中第一有源层、第一导电层、第二导电层的结构版图；
图14为图4中第一有源层、第一导电层、第二导电层、第二有源层的结构版图；
图15为图4中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；
图16为图4中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；
图17为图4中沿虚线A的剖视图；
图18为本公开显示面板另一种示例性实施例的结构版图；
图19为本公开显示面板另一种示例性实施例的结构版图；
图20为本公开显示面板另一种示例性实施例的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本示例性实施例首先提供一种显示面板，如图1所示为本公开显示面板一种示例性实施例的部分结构版图。所述显示面板可以包括第一像素驱动电路，所述第一像素驱动电路可以包括氧化物晶体管和低温多晶硅晶体管。所述显示面板还可以包括：衬底基板、第一导电层、第三导电层，第一导电层可以位于所述衬底基板的一侧，所述第一导电层可以包括第一栅线1，所述第一栅线1的部分结构用于形成所述低温多晶硅晶体管的栅极；第三导电层可以位于所述第一导电层背离所述衬底基板的一侧，所述第三导电层可以包括第二栅线2，所述第二栅线2的部分结构可以用于形成所述氧化物晶体管的栅极；其中，所述第一栅线1在所述衬底基板正投影可以沿第一方向X延伸，所述第二栅线2在所述衬底基板正投影可以沿所述第一方向X延伸，且所述第一栅线1在所述衬底基板正投影可以与所述第二栅线2在所述衬底基板正投影至少部分重合。其中，第一导电层和第三导电层之间可以设置绝缘层。
本示例性实施例通过将第二栅线2设置于第一栅线1的正上方，避免了第一栅线1和第二栅线2分别占据布图面积，从而减小了第一像素驱动电路的布图面积。
本示例性实施例中，如图1所示，第二栅线2在衬底基板正投影在其延伸方向上的任意分段可以与第一栅线1在衬底基板正投影部分重合，从而第一栅线1和第二栅线2重合部分的正投影与第一栅线1在所述衬底基板正投影具有相同的延伸方向。应该理解的是，在其他示例性实施例中，第二栅线在衬底基板正投影还可以位于第一栅线在衬底基板正投影上，或第二栅线在衬底基板正投影还可以覆盖第一栅线在衬底基板正投影，或第二栅线在衬底基板正投影还可以与第一栅线在衬底基板正投影完全重合，这些都属于本公开的范围。
如图2所示，为本公开第一像素驱动电路的电路结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第四晶体管T4的第一极连接数据信号端Da、第二极连接驱动晶体管T3的第一极，栅极连接第一栅极驱动信号端G1；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；驱动晶体管T3的栅极连接节点N；第二晶体管T2的第一极连接节点N，第二极连接驱动晶体管T3的第二极，栅极连接第二栅极驱动信号端G2；第六晶体管T6的第一极连接驱动晶体管T3的第二极，第二极连接第七晶体管T7的第一极，栅极连接使能信号端EM，第七晶体管T7的第二极连接第一初始信号端Vinit1，栅极连接第一复位信号端Re1；第一晶体管T1的第一极连接节点N，第二极连接第二初始信号端Vinit2，栅极连接第二复位信号端Re2，电容C连接于第一电源端VDD和节点N之间。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1和第二晶体管T2可以为N型金属氧化物晶体管，N型金属氧化物晶体管具有较小的漏电流，从而可以避免发光阶段，节点N通过第一晶体管T1和第二晶体管T2漏电。同时，驱动晶体管T3、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型低温多晶硅晶体管，低温多晶硅晶体管具有较高的载流子迁移率，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板。第一初始信号端和第二初始信号端可以根据实际情况输出相同或不同电压信号。
如图3所示，为图2中第一像素驱动电路一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端G1的时序，G2表示第二栅极驱动信号端G2的时序，Re1表示第一复位信号端Re1的时序，Re2表示第二复位信号端Re2的时序，EM表示使能信号端EM的时序，Da表示数据信号端Da的时序。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2、发光阶段t3。在复位阶段t1：第二复位信号端Re2输出高电平信号、第一复位信号端Re1输出低电平信号，第一晶体管T1、第七晶体管T7导通，第二初始信号端Vinit2向节点N输入初始信号，第一初始信号端Vinit1向第六晶体管T6第二极输入初始信号。在补偿阶段t2：第一栅极驱动信号端G1输出低电平信号，第二栅极驱动信号端G2输出高电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Da输出驱动信号以向节点N写入电压Vdata+Vth，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压。发光阶段t3：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下发光。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth)2，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。应该理解的是，图1所示像素驱动电路还可以有其他驱动方式，例如，第七晶体管T7可以在补偿阶段导通等。
本示例性实施例中的氧化物晶体管可以为图2中的第一晶体管，低温多晶硅晶体管可以为图2中的第五晶体管或第六晶体管；本示例性实施例中的氧化物晶体管还可以为图2中的第二晶体管，低温多晶硅晶体管还可以为图2中的第四晶体管。应该理解的是，在其他示例性实施例中，本公开显示面板中的第一像素驱动电路还可以为其他结构，这些都属于本公开的保护范围。
如图4所示，为本公开显示面板另一种示例性实施例的结构版图，该显示面板可以包括图2所示的像素驱动电路，该显示面板还可以包括依次层叠设置的衬底基板、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层，其中，该显示面板还可以位于相邻上述结构层之间的绝缘层。如图5-16所示，图5为图4中第一有源层的结构版图，图6为图4中第一导电层的结构版图，图7为图4中第二导电层的结构版图，图8为图4中第二有源层的结构版图，图9为图4中第三导电层的结构版图，图10为图4中第四导电层的结构版图，图11为图4中第五导电层的结构版图，图12为图4中第一有源层、第一导电层的结构版图，图13为图4中第一有源层、第一导电层、第二导电层的结构版图，图14为图4中第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图15为图4中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图16为图4中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图。
如图4、5、12所示，所述第一有源层可以包括：第三有源部63、第四有源部64、第五有源部65、第六有源部66、第七有源部67，其中，第三有源部63可以用于形成图2中驱动晶体管T3的沟道区，第四有源部64可以用于形成第四晶体管T4的沟道区，第五有源部65可以用于形成第五晶体管T5的沟道区，第六有源部66可以用于形成第六晶体管T6的沟道区，第七有源部67可以用于形成第七晶体管T7的沟道区。其中，第一有源层可以由多晶硅半导体形成。
如图4、6、12所示，第一导电层可以包括第一导电部11、第一栅极驱动信号线G1、第一复位信号线Re1、使能信号线EM，第一导电部11可以用于形成驱动晶体管T3的栅极以及电容C的一电极，第一栅极驱动信号线G1可以用于提供图2中的第一栅极驱动信号端G1，第一复位信号线Re1可以用于提供图2中的第一复位信号端Re1，使能信号线EM可以用于提供图2中的使能信号端EM。其中，第一栅线驱动信号线G1的部分结构可以用于形成第四晶体管T4的栅极，第一复位信号线Re1的部分结构可以用于形成第七晶体管T7的栅极，使能信号线EM的部分结构可以用于形成第五晶体管T5和第六晶体管T6的栅极。其中，第一栅极驱动信号线G1在衬底基板正投影可以沿第一方向X延伸，第一复位信号线Re1在衬底基板正投影可以沿第一方向X延伸，使能信号线EM在衬底基板正投影可以沿第一方向X延伸。第一栅极驱动信号线G1在衬底基板正投影、第一导电部11在衬底基板正投影、使能信号线EM在衬底基板正投影、第一复位信号线Re1在衬底基板正投影可以在第二方向Y上依次分布，其中第一方向X和第二方向Y相交，例如第一方向X和第二方向Y垂直。此外，本行像素驱动电路中的第一复位信号线Re1还可以作为上一行像素驱动电路中的第一栅极驱动信号线G1。需要说明的是，本公开可以利用第一导电层为掩膜版对第一有源层进行导体化处理，即被第一导电层覆盖的第一有源层形成晶体管的沟道区，未被第一导电层覆盖的第一有源层形成导体结构。
如图4、7、13所示，第二导电层可以包括：第三栅线1G2、第四栅线1Re2、第二初始信号线Vinit2、第二导电部22。其中，第三栅线1G2可以用于提供图2中的第二栅极驱动信号端G2，第四栅线1Re2可以用于提供图2中的第二复位信号端Re2，第二初始信号线Vinit2用于提供图2中的第二初始信号端Vinit2，第二导电部22在衬底基板的正投影可以与第一导电部11在衬底基板正投影至少部分重合，第二导电部22可以用于形成图2中电容C的另一电极，第二导电部22上开设有开口221。其中，第三栅线1G2的部分结构可以用于形成图2中第二晶体管T2的第二栅极，第四栅线1Re2的部分结构可以用于形成图2中第一晶体管T1的第二栅极。如图13所示，第三栅线1G2在衬底基板正投影可以与第一栅极驱动信号线G1在衬底基板正投影至少部分重合，例如，第三栅线1G2在衬底基板正投影在其延伸方向上的任意分段可以与第一栅极驱动信号线在衬底基板正投影至少部分重合。第四栅线1Re2在衬底基板正投影可以与使能信号线EM在衬底基板正投影至少部分重合，例如，第四栅线1Re2在衬底基板正投影在其延伸方向上的任意分段可以与使能信号线EM在衬底基板正投影至少部分重合。本公开提供的显示面板将第四栅线1Re2设置于使能信号线EM的正上方，将第三栅线1G2设置于第一栅极驱动信号线G1的正上方，从而可以降低该第一像素驱动电路的布图面积。此外，第三栅线1G2在衬底基板的正投影可以沿第一方向X延伸，第四栅线1Re2在衬底基板正投影可以沿第一方向X延伸，第二初始信号线Vinit2在衬底基板正投影可以沿第一方向延伸，第二初始信号线Vinit2在衬底基板正投影可以位于第四栅线1Re2在衬底基板正投影和第四栅线1Re2在衬底基板正投影之间。
如图4、8、14所示，第二有源层可以包括第一有源部71，第一有源部71可以包括第一子有源部711、第二子有源部712，以及连接与第一子有源部711和第二子有源部712之间的第三子有源部713，其中，第一子有源部711可以用于形成第一晶体管T1的沟道区，第二子有源部712可以用于形成第二晶体管T2的沟道区。其中，第一有源部71在衬底基板正投影可以沿第二方向Y延伸。第二有源层可以由氧化物半导体形成，例如，第二有源层可以由氧化铟镓锌形成。
如图4、9、15所示，所述第三导电层可以包括第二栅极驱动信号线2G2、第三栅极驱动信号线2Re2，其中，第二栅极驱动信号线2G2可以用于提供图2中的第二栅极驱动信号端G2，第三栅极驱动信号线2Re2可以用于提供图2中的第二复位信号端Re2。第二栅极驱动信号线2G2的部分结构可以用于形成第二晶体管T2的第一栅极，第三栅极驱动信号线2Re2的部分结构可以用于形成第一晶体管T1的第一栅极。第三栅极驱动信号线2Re2在衬底基板正投影可以沿第一方向X延伸，第二栅极驱动信号线2G2在衬底基板的正投影可以沿第一方向X延伸。其中，第二栅极驱动信号线2G2在衬底基板的正投影可以与第一栅极驱动信号线G1在衬底基板正投影至少部分重合，例如，第二栅极驱动信号线2G2在衬底基板正投影在其延伸方向上的任意分段可以与第一栅极驱动信号线G1在衬底基板正投影至少部分重合。第三栅极驱动信号线2Re2在衬底基板的正投影可以与使能信号线EM在衬底基板正投影至少部分重合，例如，第三栅极驱动信号线2Re2在衬底基板正投影在其延伸方向上的任意分段可以与使能信号线EM在衬底基板正投影至少部分重合。本公开提供的显示面板将第三栅极驱动信号线2Re2设置于使能信号线EM的正上方，将第二栅极驱动信号线2G2设置于第一栅极驱动信号线G1的正上方，从而可以降低该第一像素驱动电路的布图面积。如图14所示，所述第一导电部11在所述衬底基板正投影可以位于所述第二栅极驱动信号线2G2在所述衬底基板正投影和所述第三栅极驱动信号线2Re2在所述衬底基板正投影之间。需要说明的是，本公开可以利用第三导电层为掩膜版对第二有源层进行导体化处理，即被第三导电层覆盖的第二有源层形成晶体管的沟道区，未被第三导电层覆盖的第二有源层形成导体结构。
如图4、10、16所示，第四导电层可以包括第一初始信号线Vinit1、第一连接部41、第二连接部42、第三连接部43、第四连接部44。其中，第一初始信号线Vinit1可以用于提供图2中的第一初始信号端Vinit1。第一连接部41可以通过过孔H1连接第七有源部67和第六有源部66之间的第一有源层，以连接第六晶体管T6的第二极，第一连接部41可以用于连接发光单元的一电极。第二连接部42可以通过过孔H4连接第三子有源部713，同时通过过孔H5连接第一导电部11，从而连接驱动晶体管T3的栅极和第一晶体管T1的第一极、第二晶体管T2的第一极。其中，过孔H5在衬底基板正投影位于开口221在衬底基板正投影以内，即过孔H5在衬底基板正投影的边沿与开口221在衬底基板正投影的边沿具有间隙，从而填充于过孔H5内的导电体不会与第二导电部22电连接。第三连接部43可以通过过孔H6连接第六有源部66一侧的第一有源层，同时通过过孔H7连接第二子有源部712远离第一子有源部711一侧的第二有源层，以连接第二晶体管T2的第二极和驱动晶体管T3的第二极。第四连接部44可以通过过孔H2连接第二初始信号线Vinit2，同时通过过孔H3连接第一子有源部711远离第二子有源部712一侧的第二有源层，以连接第一晶体管T1的第二极和第二初始信号端Vinit2。第一初始信号线Vinit1可以通过过孔H8连接第七有源部67一侧的第一有源层，以连接第一初始信号端Vinit1和第七晶体管T7的第二极。
如图4、11所示，第五导电层可以包括电源线VDD和数据线Da，其中，电源线VDD可以用于提供图2中的第一电源端VDD，数据线Da可以用于提供图2中的数据信号端Da。电源线VDD可以通过过孔H9连接第五有源部65一侧的第一有源层，以连接第五晶体管的第一极和第一电源端VDD。数据线Da可以通过过孔H10连接第四有源部64一侧的第一有源层，以连接第四晶体管T4的第一极和数据信号端Da。此外，电源线VDD在衬底基板的正投影可以沿第二方向Y延伸，数据线Da在衬底基板的正投影可以沿第二方向Y延伸。电源线VDD还可以连接第二导电部22。
如图17所示，图17为图4中沿虚线A的剖视图，该显示面板还可以包括第一缓冲层82、第一绝缘层83、第一介电层84、第二介电层85、第二缓冲层86、第二绝缘层87、第三介电层88、第一平坦层89。其中，衬底基板81、第一缓冲层82、第一有源层、第一绝缘层83、第一导电层、第一介电层84、第二导电层、第二介电层85、第二缓冲层86、第二有源层、第二绝缘层87、第三导电层、第三介电层88、第四导电层、第一平坦层89、第五导电层依次层叠设置。其中，衬底基板81可以包括依次层叠设置的第一聚酰亚胺层、阻挡层、第二聚酰亚胺层，阻挡层可以为无机材料，第一缓冲层82、第二缓冲层86可以包括氧化硅层、氮化硅层中的至少一层。第一绝缘层、第二绝缘层可以为氧化硅层。第一介电层84、第二介电层85、第三介电层88可以为氮化硅层或氧化硅层。第一平坦层89可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。第四导电层、第五导电层的材料可以包括金属材料，例如可以是钼，铝，铜，钛，铌，其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。第一导电层、第二导电层、第三导电层的材料可以是钼，铝，铜，钛，铌，其中之一或者合金，或者钼/钛合金或者叠层等。需要说明的是，该显示面板还可以包括位于第五导电层背离衬底基板一侧的第二平坦层、位于第二平坦层背离衬底基板一侧的阳极层，阳极层可以用于形成发光单元的阳极。
本示例性实施例中，由于第三栅线1G2在衬底基板正投影与第一栅极驱动信号线G1在衬底基板正投影至少部分重合，因而，第三栅线1G2和第一栅极驱动信号线G1均具有较大的阻抗负载（RC loading），从而会影响第二晶体管T2和第四晶体管T4的响应速度。本示例性实施例中，第三栅线1G2和第一栅极驱动信号线G1之间的介电层厚度可以大于第一导电部11和第二导电部22之间介电层的厚度，该设置可以在保证电容C电容值的前提下，降低第三栅线1G2和第一栅极驱动信号线G1的阻抗负载。具体的，本公开可以对第一导电层和第二导电层之间的介电层进行局部刻蚀，以减薄电容C位置处的介电层。同理，第四栅线1Re2和使能信号线EM之间的介电层厚度也可以大于第一导电部11和第二导电部22之间介电层的厚度。
本示例性实施例中，第五导电层的部分结构在衬底基板正投影还可以覆盖第一有源部71在衬底基板的正投影，第五导电层的该部分结构可以对第一有源部71进行遮光。此外，第五导电层的该部分结构还可以连接一稳定电压源，从而第五导电层的该部分结构可以作为屏蔽层屏蔽其他信号对第一晶体管和第二晶体管的干扰。例如，第五导电层的该部分结构可以连接其一侧的电源线VDD，此外第五导电层的该部分结构还可以通过过孔连接其他层级的稳定电压源。
本示例性实施例中，第一有源部71在衬底基板正投影可以与第一有源层在衬底基板正投影不交叠。例如，如图14所示，第一有源部71在衬底基板正投影可以位于第六有源部66在衬底基板正投影远离第三有源部63在衬底基板正投影的一侧。在其他示例性实施例中，第一有源部71在衬底基板正投影还可以位于第四有源部64在衬底基板正投影远离第三有源部63在衬底基板正投影的一侧。
应该理解的是，在其他示例性实施例中，第一有源部71在衬底基板正投影还可以与第一有源层在衬底基板正投影至少部分重合。该设置可以进一步降低减小第一像素驱动电路的布图面积。例如，如图18所示，为本公开显示面板另一种示例性实施例的结构版图。图18仅示出了第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图。图18所示显示面板与图4所示显示面板仅不同的是，第一子有源部711在衬底基板正投影与第六有源部在衬底基板正投影至少部分重合。该设置不仅可以缩小第一像素驱动电路的布图面积，同时第六有源部66还可以对第一子有源部711起到遮光作用。此外，应该理解的是，在其他示例性实施例中，第一子有源部711在衬底基板正投影还可以与第五有源部在衬底基板正投影至少部分重合，第二子有源部712在衬底基板正投影还可以与第四有源部在衬底基板正投影至少部分重合。再例如，如图19所示，为本公开显示面板另一种示例性实施例的结构版图。图19仅示出了第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图。图19所示显示面板与图4所示显示面板仅不同的是，第一有源部71在衬底基板正投影位于第六有源部在衬底基板正投影和第三有源部在衬底基板正投影之间，第三子有源部713在衬底基板正投影可以和第二导电部22在衬底基板正投影至少部分重合。由于第三子有源部713连接驱动晶体管T3的栅极，从而第三子有源部713可以和第二导电部22形成平行板电容结构，以增加电容C的电容值。此外，在其他示例性实施例中，第一有源部71在衬底基板正投影还可以位于第五有源部在衬底基板正投影和第三有源部在衬底基板正投影之间。
如图20所示，为本公开显示面板另一种示例性实施例的结构示意图。所述显示面板还可以包括第一显示区A1和第二显示区A2，所述第一显示区A1的透光率可以大于所述第二显示区A2的透光率；上述的第一像素驱动电路和与其连接的第一发光单元可以位于所述第一显示区A1，第二显示区A2中可以设置有现有的像素驱动电路，现有的像素驱动电路可以与上述第一像素驱动电路具有相同的等效电路，现有像素驱动电路与上述第一像素驱动电路不同的是，在现有像素驱动电路中，用于形成低温多晶硅晶体管栅极的栅线在衬底基板正投影与用于形成氧化物晶体管栅极的栅线在衬底基板正投影不交叠。其中，第一显示区A1可以用于设置摄像头等传感器件。本公开将第一显示区A1中的像素驱动电路设置为上述第一像素驱动电路的结构，由于第一像素驱动电路具有较小的布图面积，从而可以提高第一显示区A1的透光率，此外该设置还可以在保持透光率不变的情况下提高第一显示区A1的像素密度，从而使得第一显示区A1和第二显示区A2的像素密度相同或相近，以降低第一显示区和第二显示区的显示差异。应该理解的是，在其他示例性实施例中，第一显示区A1内可以不设置像素驱动电路，第一显示区A1仅设置发光单元，该显示面板可以将上述的第一像素驱动电路设置于第二显示区，从而通过位于第二显示区A2中的第一像素驱动电路向位于第一显示区A1中的发光单元提供驱动电流。
本示例性实施例提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。该显示装置还可以包括传感器件，该传感器件可以与所述第一显示区正对。该传感器件可以为摄像头等传感器件。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (16)

1.一种显示面板，其中，所述显示面板包括第一像素驱动电路，所述第一像素驱动电路用于驱动第一发光单元，所述第一像素驱动电路包括低温多晶硅晶体管和氧化物晶体管，所述显示面板还包括：
衬底基板；
第一导电层，位于所述衬底基板的一侧，所述第一导电层包括第一栅线，所述第一栅线的部分结构用于形成所述低温多晶硅晶体管的栅极；
第三导电层，位于所述第一导电层背离所述衬底基板的一侧，所述第三导电层包括第二栅线，所述第二栅线的部分结构用于形成所述氧化物晶体管的栅极；
其中，所述第一栅线在所述衬底基板正投影沿第一方向延伸，所述第二栅线在所述衬底基板正投影沿所述第一方向延伸，且所述第一栅线在所述衬底基板正投影与所述第二栅线在所述衬底基板正投影至少部分重合。
2.根据权利要求1所述的显示面板，其中，所述第一像素驱动电路还包括驱动晶体管，所述第一像素驱动电路包括至少一个所述氧化物晶体管和至少一个所述低温多晶硅晶体管，至少一个所述氧化物晶体管包括第二晶体管，至少一个所述低温多晶硅晶体管包括第四晶体管，所述第四晶体管的第一极连接数据信号端，第二极连接所述驱动晶体管的第一极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极；
所述第一导电层包括至少一条所述第一栅线，至少一条所述第一栅线包括：
第一栅极驱动信号线，所述第一栅极驱动信号线的部分结构用于形成所述第四晶体管的栅极；
所述第三导电层包括至少一条所述第二栅线，至少一条所述第二栅线包括：
第二栅极驱动信号线，所述第二栅极驱动信号线的至少部分结构用于形成所述第二晶体管的第一栅极。
3.根据权利要求2所述的显示面板，其中，至少一个所述氧化物晶体管包括第一晶体管，至少一个所述低温多晶硅晶体管包括第五晶体管、第六晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第二初始信号端，所述第五晶体管的第一极连接第一电源端，第二极连接所述驱动晶体管的第一极，第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述第一发光单元；
至少一条所述第一栅线包括：
使能信号线，所述使能信号线的部分结构用于形成所述第五晶体管、第六晶体管的栅极；
至少一条所述第二栅线包括：
第三栅极驱动信号线，所述第三栅极驱动信号线的部分结构用于形成所述第一晶体管的第一栅极；
所述第三栅极驱动信号线在所述衬底基板正投影和所述使能信号线在所述衬底基板正投影至少部分重合。
4.根据权利要求3所述的显示面板，其中，所述显示面板还包括：
第二有源层，位于所述第一导电层和所述第三导电层之间，所述第二有源层的部分结构用于形成所述第一晶体管和第二晶体管的沟道区；
第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括第三栅线和第四栅线，所述第三栅线在所述衬底基板正投影沿所述第一方向延伸，所述第四栅线在所述衬底基板正投影沿所述第一方向延伸；
其中，所述第三栅线的部分结构用于形成所述第二晶体管的第二栅极，所述第三栅线在所述衬底基板正投影和所述第一栅极驱动信号线在所述衬底基板正投影至少部分重合；
所述第四栅线的部分结构用于形成所述第一晶体管的第二栅极，所述第四栅线在所述衬底基板正投影和所述使能信号线在所述衬底基板正投影至少部分重合。
5.根据权利要求4所述的显示面板，其中，
所述第一栅极驱动信号线在所述衬底基板正投影在其延伸方向上的任意分段与所述第二栅极驱动信号线在所述衬底基板正投影至少部分重合；
所述第三栅极驱动信号线在所述衬底基板正投影在其延伸方向上的任意分段和所述使能信号线在所述衬底基板正投影至少部分重合；
所述第三栅线在所述衬底基板正投影在其延伸方向上的任意分段和所述第一栅极驱动信号线在所述衬底基板正投影至少部分重合；
所述第四栅线在所述衬底基板正投影在其延伸方向上的任意分段和所述使能信号线在所述衬底基板正投影至少部分重合。
6.根据权利要求3所述的显示面板，其中，所述第一导电层还包括：
第一导电部，所述第一导电部用于形成所述驱动晶体管的栅极，其中，
所述第一导电部在所述衬底基板正投影位于所述第二栅极驱动信号线在所述衬底基板正投影和所述第三栅极驱动信号线在所述衬底基板正投影之间。
7.根据权利要求1所述的显示面板，其中，所述显示面板还包括：
第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层的部分结构用于形成所述低温多晶硅晶体管的沟道区；
第二有源层，位于所述第一导电层和所述第三导电层之间，所述第二有源层的部分结构用于形成所述氧化物晶体管的沟道区；
其中，所述第一有源层在所述衬底基板正投影和所述第二有源层在所述衬底基板正投影至少部分重合。
8.根据权利要求7所述的显示面板，其中，所述第一像素驱动电路用于驱动第一发光单元，所述第一像素驱动电路还包括驱动晶体管，所述第一像素驱动电路包括至少一个所述氧化物晶体管和至少一个所述低温多晶硅晶体管，至少一个所述氧化物晶体管包括第一晶体管、第二晶体管，至少一个所述低温多晶硅晶体管包括第六晶体管；
所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第二初始信号端，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述第一发光单元；
所述第二有源层包括第一有源部，所述第一有源部包括第一子有源部、第二子有源部，以及连接于所述第一子有源部和第二子有源部之间的第三子有源部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第二子有源部用于形成第二晶体管的沟道区，且所述第一有源部在所述衬底基板正投影沿第二方向延伸，所述第一方向和第二方向相交；
所述第一有源层包括第六有源部，所述第六有源部用于形成所述第六晶体管的沟道区；
其中，所述第六有源部在所述衬底基板正投影与所述第一子有源部在所述衬底基板正投影至少部分重合。
9.根据权利要求7所述的显示面板，其中，所述第一像素驱动电路还包括驱动晶体管，所述第一像素驱动电路包括至少一个所述氧化物晶体管和至少一个所述低温多晶硅晶体管，至少一个所述氧化物晶体管包括第一晶体管、第二晶体管；
所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第二初始信号端，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极；
所述第二有源层包括第一有源部，所述第一有源部包括第一子有源部、第二子有源部，以及连接于所述第一子有源部和第二子有源部之间的第三子有源部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第二子有源部用于形成第二晶体管的沟道区；
所述第一有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；
所述第一导电层还包括第一导电部，所述第一导电部在所述衬底基板正投影覆盖所述第三有源部在所述衬底基板正投影，所述第一导电部用于形成所述驱动晶体管的栅极；
所述显示面板还包括：
第二导电层，所述第二导电层位于所述第一导电层和所述第二有源层之间，所述第二导电层包括第二导电部，所述第二导电部用于连接第一电源端，且所述第二导电部在所述衬底基板正投影与所述第一导电部在所述衬底基板正投影至少部分重合；
所述第三子有源部在所述衬底基板正投影和所述第二导电部在所述衬底基板正投影至少部分重合。
10.根据权利要求7所述的显示面板，其中，所述第一像素驱动电路用于驱动第一发光单元，所述第一像素驱动电路还包括驱动晶体管，所述第一像素驱动电路包括至少一个所述氧化物晶体管和至少一个所述低温多晶硅晶体管，至少一个所述氧化物晶体管包括第一晶体管、第二晶体管，至少一个所述低温多晶硅晶体管包括第六晶体管；
所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第二初始信号端，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述第一发光单元；
所述第二有源层包括第一有源部，所述第一有源部的部分结构用于形成所述第一晶体管、第二晶体管的沟道区，且所述第一有源部在所述衬底基板正投影沿第二方向延伸，所述第一方向和第二方向相交；
所述第一有源层包括第三有源部和第六有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区；
其中，在所述第一方向上，所述第一有源部在所述衬底基板正投影位于所述第三有源部在所述衬底基板正投影和所述第六有源部在所述衬底基板正投影之间。
11.根据权利要求1所述的显示面板，其中，所述显示面板还包括：
第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层的部分结构用于形成所述低温多晶硅晶体管的沟道区；
第二有源层，位于所述第一导电层和所述第三导电层之间，所述第二有源层的部分结构用于形成所述氧化物晶体管的沟道区；
其中，所述第一有源层在所述衬底基板正投影和所述第二有源层在所述衬底基板正投影不交叠。
12.根据权利要求11所述的显示面板，其中，所述第一像素驱动电路用于驱动第一发光单元，所述第一像素驱动电路还包括驱动晶体管，所述第一像素驱动电路包括至少一个所述氧化物晶体管和至少一个所述低温多晶硅晶体管，至少一个所述氧化物晶体管包括第一晶体管、第二晶体管，至少一个所述低温多晶硅晶体管包括第六晶体管；
所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第二初始信号端，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述第一发光单元；
所述第二有源层包括第一有源部，所述第一有源部的部分结构用于形成所述第一晶体管、第二晶体管的沟道区，且所述第一有源部在所述衬底基板正投影沿第二方向延伸，所述第一方向和第二方向相交；
所述第一有源层包括第三有源部和第六有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区；
其中，在所述第一方向上，所述第一有源部在所述衬底基板正投影位于所述第六有源部在所述衬底基板正投影远离所述第三有源部在所述衬底基板正投影的一侧。
13.根据权利要求1所述的显示面板，其中，所述显示面板还包括第一显示区和第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率；
所述第一像素驱动电路用于向第一发光单元提供驱动电流，所述第一像素驱动电路和所述第一发光单元位于所述第一显示区。
14.根据权利要求1所述的显示面板，其中，所述显示面板还包括第一显示区和第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率；
所述第一像素驱动电路用于向第一发光单元提供驱动电流，所述第一发光单元位于所述第一显示区，所述第一像素驱动电路位于所述第二显示区。
15.一种显示装置，其中，包括权利要求1-14任一项所述的显示面板。
16.根据权利要求15所述的显示装置，其中，当所述显示面板包括第一显示区时，所述显示装置还包括传感器件，所述传感器件与所述第一显示区正对。
CN202110491409.8A 2021-05-06 2021-05-06 显示面板、显示装置 Active CN113224123B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202311021555.XA CN117042523A (zh) 2021-05-06 2021-05-06 显示面板、显示装置
CN202110491409.8A CN113224123B (zh) 2021-05-06 2021-05-06 显示面板、显示装置
PCT/CN2021/131018 WO2022233120A1 (zh) 2021-05-06 2021-11-16 显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110491409.8A CN113224123B (zh) 2021-05-06 2021-05-06 显示面板、显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311021555.XA Division CN117042523A (zh) 2021-05-06 2021-05-06 显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN113224123A CN113224123A (zh) 2021-08-06
CN113224123B true CN113224123B (zh) 2023-09-01

Family

ID=77091036

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110491409.8A Active CN113224123B (zh) 2021-05-06 2021-05-06 显示面板、显示装置
CN202311021555.XA Pending CN117042523A (zh) 2021-05-06 2021-05-06 显示面板、显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311021555.XA Pending CN117042523A (zh) 2021-05-06 2021-05-06 显示面板、显示装置

Country Status (2)

Country Link
CN (2) CN113224123B (zh)
WO (1) WO2022233120A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224123B (zh) * 2021-05-06 2023-09-01 京东方科技集团股份有限公司 显示面板、显示装置
CN116134506A (zh) 2021-07-30 2023-05-16 京东方科技集团股份有限公司 显示面板、显示装置
CN116137919A (zh) * 2021-09-18 2023-05-19 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN116157857A (zh) * 2021-09-23 2023-05-23 京东方科技集团股份有限公司 显示面板、显示装置
CN113838424B (zh) * 2021-09-27 2023-04-18 武汉华星光电半导体显示技术有限公司 一种显示面板
WO2023050269A1 (zh) * 2021-09-30 2023-04-06 京东方科技集团股份有限公司 显示面板及显示装置
CN114495835B (zh) * 2022-01-20 2023-09-29 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
WO2023159602A1 (zh) * 2022-02-28 2023-08-31 京东方科技集团股份有限公司 显示面板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612620A (zh) * 2014-02-25 2016-05-25 乐金显示有限公司 显示器底板及其制造方法
CN107154407A (zh) * 2017-05-17 2017-09-12 厦门天马微电子有限公司 复合薄膜晶体管器件及其制造方法、显示面板和显示装置
CN110649043A (zh) * 2019-09-30 2020-01-03 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI367381B (en) * 2008-02-01 2012-07-01 Chimei Innolux Corp Thin film transistor substrate and method of fabricating same
US10763451B2 (en) * 2016-09-01 2020-09-01 Innolux Corporation Display device
CN113224123B (zh) * 2021-05-06 2023-09-01 京东方科技集团股份有限公司 显示面板、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612620A (zh) * 2014-02-25 2016-05-25 乐金显示有限公司 显示器底板及其制造方法
CN107154407A (zh) * 2017-05-17 2017-09-12 厦门天马微电子有限公司 复合薄膜晶体管器件及其制造方法、显示面板和显示装置
CN110649043A (zh) * 2019-09-30 2020-01-03 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法

Also Published As

Publication number Publication date
WO2022233120A1 (zh) 2022-11-10
CN117042523A (zh) 2023-11-10
CN113224123A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
CN113224123B (zh) 显示面板、显示装置
CN114495835B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
US20240046862A1 (en) Display panel
CN114093918A (zh) 显示面板及显示装置
WO2021227623A9 (zh) 像素单元、显示基板及显示装置
CN113517322B (zh) 显示面板、显示装置
WO2022110179A1 (zh) 像素驱动电路及其驱动方法、显示面板
CN113611247A (zh) 一种显示基板和显示面板
CN217035641U (zh) 显示面板及显示装置
US11810508B2 (en) Display panel and display device
US20240021160A1 (en) Display panel and display device
US20220352278A1 (en) Array substrate and display device
US20240120422A1 (en) Thin film transistor, display panel and display device
WO2023245676A9 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
US20220310732A1 (en) Array substrate, fabrication method thereof and display device
EP4207152A1 (en) Display panel and manufacturing method therefor, and display device
WO2023035141A1 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
EP4303931A1 (en) Display panel and display apparatus
CN115707343A (zh) 显示面板、显示装置
EP4207165A1 (en) Display panel and display device
CN117501855A (zh) 显示面板及显示装置
CN116998245A (zh) 显示面板、显示装置
CN117337099A (zh) 显示面板及显示装置
CN116615968A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN117855222A (zh) 驱动背板及其制作方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant