CN107154407A - 复合薄膜晶体管器件及其制造方法、显示面板和显示装置 - Google Patents

复合薄膜晶体管器件及其制造方法、显示面板和显示装置 Download PDF

Info

Publication number
CN107154407A
CN107154407A CN201710348339.4A CN201710348339A CN107154407A CN 107154407 A CN107154407 A CN 107154407A CN 201710348339 A CN201710348339 A CN 201710348339A CN 107154407 A CN107154407 A CN 107154407A
Authority
CN
China
Prior art keywords
active layer
film transistor
underlay substrate
grid
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710348339.4A
Other languages
English (en)
Inventor
文亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN201710348339.4A priority Critical patent/CN107154407A/zh
Publication of CN107154407A publication Critical patent/CN107154407A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供一种复合薄膜晶体管器件、显示面板以及显示装置。本发明实施例提供的复合薄膜晶体管器件，包括：衬底基板，第一栅极金属层、第二栅极金属层，在所述衬底基板的同一侧沿远离所述衬底基板的方向依次设置有第一有源层、第二有源层，所述第一栅极金属层设置在所述衬底基板与所述第一有源层之间，且所述第一栅极金属层与所述第一有源层绝缘，所述第二栅极金属层设置在所述第二有源层远离所述衬底基板的一侧，所述第二栅极金属层分别与所述第一有源层以及所述第二有源层绝缘。本发明实施例提供的技术方案实现了减小薄膜晶体管器件在整个显示面板中占据区域面积，进而可以增加显示区域占据显示面板的比例的效果。

Description

复合薄膜晶体管器件及其制造方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种复合薄膜晶体管器件及其制造方法、显示面板和显示装置。
背景技术
现有技术中的显示装置至少可以包括两种类型,一种是液晶显示装置,一种是有机发光显示装置。在显示装置中，薄膜晶体管器件是起到控制作用的关键器件，其可以用来控制像素电极、触控电极、公共电极等。
对于液晶显示装置来说，薄膜晶体管器件除位于显示区域外，还位于显示区域外围的非显示区域。通常地，位于非显示区域的薄膜晶体管器件是栅极驱动电路、源极驱动电路、防静电电路等的重要组成部件。在栅极驱动电路、源极驱动电路或者防静电电路中，通常包括多个用于控制信号导通与关断的电路单元，例如反相器。
同样地，对于有机发光显示装置来说，薄膜晶体管器件也分布于显示区域和非显示区域。特别地，有机发光显示装置因其发光原理和液晶显示装置不同，因此，需要通过比较复杂的像素电路控制子像素发光与否以及子像素的发光程度(即亮度)。具体地，目前的有机发光显示装置的像素电路会包括数量大于等于6个的薄膜晶体管器件。
其中，在液晶显示装置中，位于非显示区域的栅极驱动电路、源极驱动电路、防静电电路包括多个薄膜晶体管器件，所述多个薄膜晶体管器件占据区域面积较大，在显示面板尺寸固定的情况下，会使得显示区域占据显示面板的比例减小，难以实现窄边框。而在有机发光显示装置中，像素电路中包括多个薄膜晶体管，由于像素电路中的薄膜晶体管比较多，占据的面积较大，尤其是底发射型的有机发光显示装置，会导致开口率较低。
近年来，透明显示技术能给观察者提供一种穿过屏幕以“抓住”屏幕里面内容的感觉，从而成为显示技术领域的新一代研究热点。有机发光显示装置因无需设置偏光片而成为透明显示技术开发者亲睐的选择，但是，有机发光显示装置的像素电路包括的薄膜晶体管器件较多，从而导致开口率、透明度低。
因此，如何保证在多个薄膜晶体管器件正常工作的前提下，减小薄膜晶体管器件在整个显示面板中占据区域面积，是本领域技术人员亟需解决的问题。
发明内容
本发明实施例提供一种复合薄膜晶体管器件及其制造方法、显示面板和显示装置，减小了薄膜晶体管器件占据区域面积。
一方面，本发明实施例提供了一种复合薄膜晶体管器件，包括：
衬底基板；
第一栅极金属层、第二栅极金属层；
在所述衬底基板的同一侧沿远离所述衬底基板的方向依次设置有第一有源层、第二有源层；
所述第一栅极金属层设置在所述衬底基板与所述第一有源层之间，且所述第一栅极金属层与所述第一有源层绝缘；
所述第二栅极金属层设置在所述第二有源层远离所述衬底基板的一侧；
所述第二栅极金属层分别与所述第一有源层以及所述第二有源层绝缘。
另一方面，本发明实施例提供一种复合薄膜晶体管器件，包括：
衬底基板；
在所述衬底基板的同一侧沿远离所述衬底基板的方向依次设置有第一有源层、栅极金属层和第二有源层，所述栅极金属层分别与所述第一有源层以及所述第二有源层绝缘；
所述第一有源层由多晶硅材料制成，所述第二有源层由铟镓锌氧化物材料制成；
或者，所述第一有源层由铟镓锌氧化物材料制成，所述第二有源层由多晶硅材料制成。
另一方面，本发明实施例提供一种显示面板，包括：上述的复合薄膜晶体管器件。
另一方面，本发明实施例提供一种显示装置,包括上述的显示面板。
另一方面，本发明实施例提供一种复合薄膜晶体管器件的制造方法，包括：
提供衬底基板；
在所述衬底基板上形成第一栅极金属层；
在所述衬底基板上形成第一有源层；
在所述衬底基板上形成第二有源层；
在所述衬底基板上形成第二栅极金属层；
所述第一栅极金属层在所述衬底基板与所述第一有源层之间，且所述第一栅极金属层与所述第一有源层绝缘；
所述第二栅极金属层在所述第二有源层远离所述衬底基板的一侧；
所述第二栅极金属层分别与所述第一有源层以及所述第二有源层绝缘。
本发明实施例提供的复合薄膜晶体管器件及其制造方法、显示面板和显示装置，将多个沿平行于衬底基板设置的薄膜晶体管器件制作成层叠结构，具体地，可以在垂直于衬底基板的方向层叠设置第一有源层、第二有源层和栅极金属层，第一有源层和第二有源层分别形成第一薄膜晶体管器件和第二薄膜晶体管器件，第一薄膜晶体管器件与第二薄膜晶体管器件均可以独立工作，互相不受影响，将两个薄膜晶体管器件制作成层叠结构形成复合薄膜晶体管器件，可以减小薄膜晶体管器件在整个显示面板中占据区域面积，进而使得液晶显示器的边框变窄，使得有机发光显示装置的开口率得到提高，解决了现有技术中多个薄膜晶体管器件占据区域面积较大的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种复合薄膜晶体管器件的俯视图；
图2为图1中沿AA'方向的第一种剖面示意图；
图3为图1中沿AA'方向的第二种剖面示意图；
图4为本发明实施例提供的另一种复合薄膜晶体管器件的俯视图；
图5为图4中沿BB’方向的剖面示意图；
图6为图1中沿AA’方向的第三种剖面示意图；
图7为本发明实施例提供的另一种复合薄膜晶体管器件的俯视图；
图8为图7中沿CC’方向的剖面示意图；
图9为本发明实施例提供的另一种复合薄膜晶体管器件的俯视图；
图10为图9中沿DD’方向的剖面示意图；
图11为图1所示的复合薄膜晶体管器件的等效电路图；
图12为本发明实施例提供的另一种复合薄膜晶体管器件的俯视图；
图13为本发明实施例提供的另一种复合薄膜晶体管器件的俯视图；
图14为图13中沿EE’方向的剖面示意图；
图15为本发明实施例提供的一种显示装置的结构示意图；
图16为本发明实施例提供的薄膜晶体管器件的制造方法的第一种流程图；
图17为本发明实施例提供的薄膜晶体管器件的制造方法的第二种流程图；
图18为本发明实施例提供的薄膜晶体管器件的制造方法的第三种流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。
图1为本发明实施例提供的一种复合薄膜晶体管器件的俯视图，图2为图1中沿AA'方向的第一种剖面示意图，图3为图1中沿AA'方向的第二种剖面示意图，如图1-图3所示，本发明实施例提供的复合薄膜晶体管器件，具体可以包括：衬底基板11、第一栅极金属层12、第一有源层13、第二栅极金属层14、第二有源层15，第一绝缘层16，第二绝缘层17。
在本发明实施例中，在衬底基板11的同一侧沿远离衬底基板11的方向依次设置有第一有源层13、第二有源层15，为了实现将多个薄膜晶体管器件制作成层叠结构，在第一有源层13与衬底基板11之间设置第一栅极金属层12，第二栅极金属层14设置在第二有源层15远离衬底基板11的一侧。使得第一栅极金属层12与第一有源层13形成至少一个第一薄膜晶体管，第二栅极金属层14与第二有源层15形成至少一个第二薄膜晶体管。
为了避免第一薄膜晶体管和第二薄膜晶体管在工作过程中产生互扰，第一栅极金属层12分别与第一有源层13和第二有源层15绝缘，第二栅极金属层14分别与第一有源层13和第二有源层15绝缘。如图1和图2所示，第一栅极金属层12通过第一绝缘层16与第一有源层13绝缘，第二栅极金属层14通过第二绝缘层17与第二有源层15绝缘。可以理解的是，第一栅极金属层12与第二有源层15之间也可以通过第一绝缘层16绝缘，第二栅极金属层14与第一有源层13之间也可以通过第二绝缘层17绝缘。在一个具体的实现过程中，第一栅极金属层12中包括第一栅极121、第二栅极金属层14中包括第二栅极141，并且，在垂直于衬底基板11的方向上，第一栅极121、第二栅极141在衬底基板11上的投影重合。第一栅极121与第一有源层13形成第一薄膜晶体管，第二栅极141与第二有源层15形成第二薄膜晶体管，可以理解的是，第一栅极121、第二栅极141在衬底基板11上的投影重合，表示为第一薄膜晶体管与第二薄膜晶体管形成层叠结构，相对比于现有技术中薄膜晶体管器件的平铺方式，本发明实施例中提供的复合薄膜晶体管器件明显的缩小了薄膜晶体管器件在整个显示面板中占据区域面积。
如图2所示，在一个具体的实现过程中，第一有源层13与第二有源层15电连接。第一栅极121与第一有源层13形成第一薄膜晶体管，通过向第一栅极121输送信号，使得第一薄膜晶体管导通或者截止，第二栅极141与第二有源层15形成第二薄膜晶体管，通过向第二栅极141输送信号，使得第二薄膜晶体管导通或者截止。在本发明实施例中，当第一薄膜晶体管与第二薄膜晶体管为同型号时，例如，第一薄膜晶体管与第二薄膜晶体管均为N型薄膜晶体管，控制第一薄膜晶体管与第二薄膜晶体管导通的信号相同，第一有源层13与第二有源层15之间电连接不会发生干扰。或者，当第一薄膜晶体管与第二薄膜晶体管为不同型号时，第一有源层13与第二有源层15之间电连接时产生的干扰较小，也可以将第一有源层13与第二有源层15之间电连接。
如图1和图3所示，第一栅极金属层12通过第一绝缘层16与第一有源层13绝缘，第二栅极金属层14通过第二绝缘层17与第二有源层15绝缘。第一栅极121与第一有源层13形成第一薄膜晶体管，第二栅极141与第二有源层15形成第二薄膜晶体管，如图3所示的薄膜晶体管器件中体现的技术原理参照前述说明，此处不在进行赘述。如图3所示，在一个具体的实现过程中，第一有源层13与第二有源层15绝缘，在图3中使用第四绝缘层20来表示第一有源层13与第二有源层15之间的绝缘层。当第一薄膜晶体管与第二薄膜晶体管为不同类型时，例如，第一薄膜晶体管为P型薄膜晶体管，第二薄膜晶体管均为N型薄膜晶体管，控制第一薄膜晶体管与第二薄膜晶体管导通的信号不相同，第一有源层13与第二有源层15之间电连接容易发生干扰，因此需要将第一有源层13与第二有源层15绝缘。
图2和图3所示的复合型薄膜晶体管器件为双层薄膜晶体管结构，在本发明实施例中，复合型薄膜晶体管器件还可以是三层薄膜晶体管结构，具体地，请参考图4和图5。图4为本发明实施例提供的另一种复合薄膜晶体管器件的俯视图，图5为图4中沿BB’方向的剖面示意图，如图4和图5所示，在图3的基础上，还包括第三绝缘层18和第三有源层19，第三有源层19设置在第二栅极金属层14远离衬底基板11的一侧，且第三有源层19与第二栅极金属层14绝缘，即通过第三绝缘层18绝缘。如图4所示，第二栅极金属层14设置在第二有源层15与第三有源层19之间，使第二栅极金属层14与第二有源层15形成至少一个第二薄膜晶体管，第二栅极金属层14与第三有源层19形成至少一个第三薄膜薄膜晶体管，即，第二薄膜晶体管与第三薄膜晶体管共用第二栅极金属层14。如图4中所示的结构，其在图2和图3所示的结构基础上，进一步的缩小了薄膜晶体管器件在整个显示面板中占据区域面积。
需要说明的是，在图5所示的三层薄膜晶体管结构中，由于第二栅极金属层14被第二薄膜晶体管和第三薄膜晶体管共用，因此，只要第二有源层15与第三有源层19的导通电压不同，则可以控制给第二栅极金属层14的电压大小实现控制第二薄膜晶体管和第三薄膜晶体管中只打开一个还是全部打开。
可选地，第二有源层15与第三有源层19的材料不同。当第二有源层15与第三有源层19的材料不同时，第二有源层15与第三有源层19的导通电压也不同。
图6为图1中沿AA’方向的第三种剖面示意图，如图6所示，本发明实施例提供的复合薄膜晶体管器件还包括遮光层25以及缓冲层26。在衬底基板11与第一栅极金属层12之间，沿远离衬底基板11的方向依次设置有遮光层25与缓冲层26。其中，遮光层25可以避免有源层材料受到光照导致性能下降。通常地，遮光层25采用金属材料，缓冲层26为绝缘材料，从而使得遮光层25和薄膜晶体管器件之间呈电绝缘状态。此外，缓冲层26可以分散薄膜晶体管所在的显示面板受到的压力，减小薄膜晶体管所在的显示面板因受力不均匀而发生形变或者膜层发生破损等。
在一个具体的实现过程中，本发明实施例中提供的复合型薄膜晶体管器件，制作第一有源层13的材料可以选择多晶硅材料或者铟镓锌氧化物材料，制作第二有源层15的材料可以选择多晶硅材料或者铟镓锌氧化物材料，制作第三有源层19的材料可以选择多晶硅材料或者铟镓锌氧化物材料。其中，使用多晶硅材料制作的有源层，利用多晶硅材料电子移动速度快，电子迁移率较高的特点，进而使得薄膜晶体管器件需要较大的开启电流，而使用铟镓锌氧化物材料制作的有源层，利用铟镓锌氧化物材料电子移动速度比多晶硅材料较慢，电子迁移率较低的特点，进而使得薄膜晶体管器件具有较小的漏电流。
在一具体的实施例中，当复合薄膜晶体管器件只包括两个薄膜晶体管时，有源层只包括第一有源层13和第二有源层15时，第一有源层13的材料和第二有源层15的材料不同，例如，第一有源层13为铟镓锌氧化物材料，第二有源层15为多晶硅材料。由于第一有源层13和第二有源层15的导通电压不同，从而避免两个薄膜晶体管之间相互干扰。同样地，当复合薄膜晶体管器件包括三个薄膜晶体管时，相邻的两个有源层的材料可选为互不相同，从而避免各个薄膜晶体管之间相互干扰。
需要说明的是，当薄膜晶体管开启时，栅极施加栅极电压，栅极电压在栅绝缘层中产生电场，电力线由栅极指向有源层表面，并在有源层的表面处产生感应电荷。随着栅极电压增加，有源层表面将由耗尽层转变为电子积累层，形成反型层，当达到阈值电压时，源电极和漏电极之间加上电压就会有载流子通过导电沟道。当薄膜晶体管关断时，由于自由电子的存在，使得源电极和漏电极之间存在漏电流，漏电流会导致薄膜晶体管的性能降低。因此，由于铟镓锌氧化物材料电子移动速度比多晶硅材料较慢，电子迁移率较低的，在处于光照或者高温环境下较为稳定，即使在当薄膜晶体管处于光照或高温等特殊环境下，仍能对漏电流保持高效的抑制作用，可以具有降低漏流的效果。
在一个具体的实现过程中，本发明实施例中提供的复合型薄膜晶体管器件，制作第一有源层13的材料可以选择多晶硅材料，制作第二有源层13的材料可以选择铟镓锌氧化物材料，使得复合型薄膜晶体管器件即可以有较大的开启电流，又可以具有降低漏流的效果。
在本发明实施例中的复合型薄膜晶体管器件中，可以包括至少两个薄膜晶体管，每个薄膜晶体管的型号可以相同，或者，也可以不同，或者，还可以部分相同，其余部分不同。
例如，当复合型薄膜晶体管器件包括第一薄膜晶体管和第二薄膜晶体管时，第一薄膜晶体管和第二薄膜晶体管均可以是N型薄膜晶体管，或者均可以是P型薄膜晶体管，或者第一薄膜晶体管为N型薄膜晶体管，第二薄膜晶体管为P型薄膜晶体管。
又例如，当复合型薄膜晶体管器件包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管时，第一薄膜晶体管和第二薄膜晶体管均可以是N型薄膜晶体管，第三薄膜晶体管为P型薄膜晶体管。
如图2、图3、图5、图6所示，复合薄膜晶体管器件还包括：第一源极21、第一漏极22、第二源极23以及第二漏极24；第一栅极金属层12包括第一栅极121，第二栅极金属层14包括第二栅极141；第一有源层13包括第一沟道区域131、第一源极区域132、第一漏极区域133，第一源极21与第一源极区域131连接，第一漏极22与第一漏极区域133连接，并且在垂直于衬底基板11的方向上，第一栅极121在第一有源层13的投影与第一沟道区域重合，形成第一薄膜晶体管。当第一有源层13为多晶硅材料时，在制作第一有源层13的具体的过程中，首先通过沟道掺杂工艺，在第一有源层13上形成沟道区域131，然后在位于沟道区域131相对两侧使用金属离子沉积形成第一源极区域132、第一漏极区域133，举例说明，当第一薄膜晶体管为N型薄膜晶体管时，且第一有源层13选择多晶硅材料，可以使用磷离子进行掺杂，当第一薄膜晶体管为P型薄膜晶体管时，可以使用硼离子进行掺杂，其目的在于使得第一源极区域132、第一漏极区域133可以导电。
如图2、图3、图5、图6所示，第二有源层15包括第二沟道区域151、第二源极区域152、第二漏极区域153，第二源极23与第二源极区域152连接，第二漏极24与第二漏极区域153连接，并且在垂直于衬底基板11的方向上，第二栅极141在第二有源层14的正投影与第二沟道区域151重合，形成第二薄膜晶体管。其制作过程参照前述内容，此处不在进行赘述。需要说明的是，所述“重合”并非“完全重合”，是指两者中有一者被另一者完全覆盖或者两者相互完全覆盖。图2、图3、图5、图6所示结构仅仅示意出了本发明的部分实施例，在本发明的其他实施例中，第二有源层14在第二栅极141的正投影可以位于第二栅极141内。
在一个具体的过程中，本发明实施例可以将制作有源层时使用的铟镓锌氧化物材料置于氦气的气氛中进行处理，可以使其方阻降低到13KΩ/□左右；将铟镓锌氧化物置于SF6和He的气氛中进行处理，可以使其方阻降低到900Ω/□左右；将铟镓锌氧化物置于He的气氛中进行处理，可以使其方阻降低到800Ω/□左右。另外，考虑到铟镓锌氧化物与多晶硅会形成异质结，必要时，可以将铟镓锌氧化物置于SF6和He的气氛进行处理，以进一步降低其方阻，优化器件性能，提高驱动电流。所谓方阻就是方块电阻，指一个正方形的薄膜导电材料边到边之间的电阻。方块电阻有一个特性，即任意大小的正方形边到边的电阻都是一样的，不管边长是1米还是0.1米，它们的方阻都是一样，这样方阻仅与导电膜的厚度等因素有关。例如，如图2、图3、图5、图6所示，第一有源层13包括第一源极区域132和第一漏极区域133，第二有源层15包括第二源极区域152和第二漏极区域153。若第一有源层13由多晶硅材料制成，第二有源层15由铟镓锌氧化物材料制成，则第二源极区域152和第二漏极区域153的铟镓锌氧化物材料为经过氦气处理的铟镓锌氧化物材料；或者，若第一有源层13由铟镓锌氧化物材料制成，第二有源层15由多晶硅材料制成，则第一源极区域132和第一漏极区域133的铟镓锌氧化物材料为经过氦气处理的铟镓锌氧化物材料。
如图7和图8所示，图7为本发明实施例提供的另一种复合薄膜晶体管器件的俯视图，图8为图7中沿CC’方向的剖面示意图，第一有源层13由铟镓锌氧化物材料制成，第二有源层15由多晶硅材料制成；复合薄膜晶体管器件还包括位于第一有源层13远离衬底基板11一侧的第一源极21和第一漏极22，第一源极21和第一漏极22连接于第一有源层13；在垂直于衬底基板11的方向上，第一源极21和第一漏极22在衬底基板11上的投影位于第一栅极金属层13在衬底基板11上的投影内。在垂直于衬底基板11的方向上，第一栅极金属层12覆盖于第一有源层13与第一源极21以及第一漏极22连接的位置，即延长了第一栅极121的宽度，在第一栅极金属层12上施加栅极电压时，在垂直于衬底基板11的方向，第一有源层13所有被第一栅极金属层12覆盖的部分均能够形成沟道，即第一源极21和第二源极22在第一有源层13上直接形成沟道，以实现薄膜晶体管的功能，基于此，无需在第一有源层13上进行氦气处理以在第一有源层13与第一源极21以及第二源极22连接的部分形成低电阻区域，节省了工艺流程，进而节约了成本。需要说明的是，在图8中仅示意了第一有源层13和第二有源层15之间绝缘设置的结构，在另外的实现方式中，第一有源层13和第二有源层15也可以直接接触，只要第一源极21和第一漏极22在衬底基板11上的投影位于第一栅极金属层13在衬底基板11上的投影内即可。
如图9和图10所示，图9为本发明实施例提供的另一种复合薄膜晶体管器件的俯视图，图10为图9中沿DD’方向的剖面示意图，第一有源层13由铟镓锌氧化物材料制成，第二有源层14由多晶硅材料制成，在垂直于衬底基板11的方向上，第一有源层13在衬底基板11上的投影在第一栅极金属层12在衬底基板11上的投影内。在垂直于衬底基板11的方向上，第一栅极金属层12覆盖整个第一有源层13，而第一有源层13连接于第一源极21和第二源极22，因此，第一栅极金属层12也覆盖于第一有源层13与第一源极21以及第二源极22连接的位置，即延长了第一栅极121的宽度，在第一栅极金属层12上施加栅极电压时，在垂直于衬底基板11的方向，第一有源层13所有被第一栅极金属层12覆盖的部分均能够形成沟道，即第一源极21和第二源极22在第一有源层13上直接形成沟道，以实现薄膜晶体管的功能，基于此，无需在第一有源层13上进行氦气处理以在第一有源层13与第一源极21以及第二源极22连接的部分形成低电阻区域，节省了工艺流程，进而节约了成本。需要说明的是，在图8中仅示意了第一有源层13和第二有源层15之间绝缘设置的结构，在另外的实现方式中，第一有源层13和第二有源层15也可以直接接触，只要第一有源层13在衬底基板11上的投影在第一栅极金属层12在衬底基板11上的投影内即可。
在本发明实施例中，复合薄膜晶体管器件在显示面板中可以作为开关使用，本发明实施例中提供的复合薄膜晶体管器件可以通过与其他器件的连接形成CMOS(Complementary Metal-Oxide-Semiconductor，互补型金属氧化物半导体)电路或者反相器。具体地，图11为图1所示的复合薄膜晶体管器件的等效电路图，如图1和图11所示，第一薄膜晶体管M1包括第一栅极121、第一有源层13、第一源极21和第一漏极22，第二薄膜晶体管M2包括第二栅极141、第二有源层15、第二源极23和第二漏极24，在图8中，第一薄膜晶体管M1中的第一栅极121与第二薄膜晶体管M2中的第二栅极141连接，第一源极21连接高电平端，第二源极23连接低电平端，第一漏极22和第二漏极24通过数据线(图中未示出)连接。可以理解的是，当第一薄膜晶体管M1与第一薄膜晶体管M2共用同一个栅极时，即第一有源层13与第二有源层15之前设置有一个栅极，则第一薄膜晶体管M1中的栅极与第二薄膜晶体管M2中的栅极也可以为相同的栅极。第一薄膜晶体管M1为P型薄膜晶体管，第二薄膜晶体管为N型薄膜晶体管，第一栅极121与第二栅极141的连接处作为信号输入端，第一漏极22与第二漏极24的连接处作为信号输出端。当信号输入端输入低电平时，P型薄膜晶体管导通，N型薄膜晶体管截止，信号输出端输出高电平。当信号输入端输入高电平时，P型薄膜晶体管截止，N型薄膜晶体管导通，信号输出端输出低电平。
图12为本发明实施例提供的另一种复合薄膜晶体管器件的俯视图，如图12所示，本发明实施例中的第一有源层13与第二有源层15可以制作成U型，第一有源层13的U型开口处的两端分别为第一源极21和第一漏极22，第二有源层15的U型开口处的两端分别为第二源极23和第二漏极24，在垂直于衬底基板的方向上，第一栅极金属层12与第一有源层13具有两个重叠部分，即实现具有双栅结构的第一薄膜晶体管，类似的，第二栅极金属层14与第二有源层15具有两个重叠部分，实现具有双栅结构的第二薄膜晶体管。其中，图9所示复合薄膜晶体管器件结构与图1所示结构类似，不同之处在于沟道的形状，因此，相同之处不再赘述。需要说明的是，图1、图4、图12只是示意出常用的沟道结构形状，即I型沟道、U型沟道，但是本发明实施例并非局限于此。本发明实施例中的沟道结构还可以是其他形状，例如，S形、折线形、曲线形、梳齿状等。
图13为本发明实施例提供的另一种复合薄膜晶体管器件的俯视图，图14为图13中沿EE’方向的剖面示意图，如图13和图14所示，本发明实施例还提供一种复合薄膜晶体管器件，包括：衬底基板11；在衬底基板11的同一侧沿远离衬底基板11的方向依次设置有第一有源层13、栅极金属层3和第二有源层15，栅极金属层3分别与第一有源层13以及第二有源层15绝缘；第一有源层13由多晶硅材料制成，第二有源层15由铟镓锌氧化物材料制成；或者，第一有源层13由铟镓锌氧化物材料制成，第二有源层15由多晶硅材料制成。该复合薄膜晶体管器件还包括：第一源极21、第一漏极22、第二源极23和第二漏极24，第一源极21和第一漏极22分别在栅极金属层3的相对两侧与第一有源层13连接，第二源极23和第二漏极24分别在栅极金属层3的相对两侧与第二有源层15连接。第一源极21、第一漏极22、第一有源层13和栅极金属层3共同构成该复合薄膜晶体管中的第一薄膜晶体管，第二源极23、第二漏极24、第二有源层15和栅极金属层3共同构成该符合薄膜晶体管中的第二薄膜晶体管。
需要说明的是，与图1和图2中的复合薄膜晶体管器件不同，图13和图14中示意的复合薄膜晶体管，共用同一个栅极，由于第一有源层13和第二有源层15的材料不同，因此第一有源层13和第二有源层15的导通电压也不同，虽然第一薄膜晶体管和第二薄膜晶体管共用一个栅极，但是仍然可以实现根据栅极电压的不同对两个薄膜晶体管分别进行控制。
本发明实施例中的复合薄膜晶体管器件，在垂直于衬底基板的方向层叠设置第一有源层、第二有源层和栅极金属层，第一有源层和第二有源层分别与栅极金属层形成第一薄膜晶体管器件和第二薄膜晶体管器件，第一薄膜晶体管器件与第二薄膜晶体管器件均可以独立工作，互相不受影响，将两个薄膜晶体管器件制作成层叠结构形成复合薄膜晶体管器件，可以减小薄膜晶体管器件在整个显示面板中占据区域面积，进而使得液晶显示器的边框变窄，使得有机发光显示装置的开口率得到提高，解决了现有技术中多个薄膜晶体管器件占据区域面积较大的问题。
另一方面，本发明实施例中还提供一种显示面板，包括前述的复合薄膜晶体管器件。
图15为本发明实施例提供的一种显示装置的结构示意图，如图10所示，本发明实施例还提供一种显示装置，包括前述的显示面板100。
本发明实施例提供的复合薄膜晶体管器件、显示面板以及显示装置，在垂直于衬底基板的方向层叠设置第一有源层、第二有源层和栅极金属层，第一有源层和第二有源层分别形成第一薄膜晶体管器件和第二薄膜晶体管器件，第一薄膜晶体管器件与第二薄膜晶体管器件均可以独立工作，互相不受影响，将两个薄膜晶体管器件制作成层叠结构形成复合薄膜晶体管器件，可以减小薄膜晶体管器件在整个显示面板中占据区域面积，进而使得液晶显示器的边框变窄，使得有机发光显示装置的开口率得到提高，解决了现有技术中多个薄膜晶体管器件占据区域面积较大的问题。
本发明实施例中的薄膜晶体管器件制作过程由下面几个实施例进行说明，具体地，图16为本发明实施例提供的薄膜晶体管器件的制造方法的第一种流程图，如图16所示，本发明实施例还给出一种薄膜晶体管器件的制造方法，该方法包括以下步骤：
101、提供衬底基板。
102、在衬底基板上形成第一栅极金属层。
首先，在衬底基板上沉积金属层，并在沉积的金属层上涂覆光刻胶，然后，使用掩膜版对涂覆的光刻胶进行曝光，接着，通过喷洒显影液使光刻胶形成图案，其中，掩膜版图案中需要包括第一栅极金属层的图案，形成图案后，按照光刻胶所形成的图案对栅极金属层进行刻蚀，最后剥离光刻胶，形成第一栅极金属层。
103、在衬底基板上形成第一有源层。
首先，在形成有第一栅极金属层的衬底基板上沉积有源层，并在沉积的有源层上涂覆光刻胶，然后，使用掩膜版对涂覆的光刻胶进行曝光，接着，通过喷洒显影液使光刻胶形成图案，其中，掩膜版图案中需要包括第一有源层的图案，形成图案后，按照光刻胶所形成的图案对有源层进行刻蚀，最后剥离光刻胶，形成第一有源层。
104、在衬底基板上形成第二有源层。
首先，在形成有第一有源层的衬底基板上沉积有源层，并在沉积的有源层上涂覆光刻胶，然后，使用掩膜版对涂覆的光刻胶进行曝光，接着，通过喷洒显影液使光刻胶形成图案，其中，掩膜版图案中需要包括第二有源层的图案，形成图案后，按照光刻胶所形成的图案对有源层进行刻蚀，最后剥离光刻胶，形成第二有源层。
105、在衬底基板上形成第二栅极金属层。
首先，在形成有第二有源层的衬底基板上沉积金属层，并在沉积的金属层上涂覆光刻胶，然后，使用掩膜版对涂覆的光刻胶进行曝光，接着，通过喷洒显影液使光刻胶形成图案，其中，掩膜版图案中需要包括第二栅极金属层的图案，形成图案后，按照光刻胶所形成的图案对金属层进行刻蚀，最后剥离光刻胶，形成第二栅极金属层。
在本发明实施例中，第一栅极金属层、第一有源层、第二有源层以及第二栅极金属层沿远离衬底基板的方向依次设置，并且第一栅极金属层与第一有源层绝缘、第一栅极金属层与第二有源层绝缘，以及第二栅极金属层与第二有源层绝缘、第二栅极金属层与第二有源层绝缘。
在本发明实施例中，第一有源层、第二有源层之间既可以电连接，也可以绝缘设置。第一栅极金属层与第一有源层之间形成第一薄膜晶体管，第二栅极金属层与第二有源层之间形成第二薄膜晶体管。
在本发明实施例中，制作第一有源层的材料可以选择多晶硅材料或者铟镓锌氧化物材料，制作第二有源层的材料可以选择多晶硅材料或者铟镓锌氧化物材料。如果第一有源层为铟镓锌氧化物材料时，可以通过延长第一栅极的方式使得薄膜晶体管能够正常工作，如图7至图10所示，此时，只需要对第一栅极金属层图案化获得需要的形状、大小即可。
然而，当第二有源层的材料为铟镓锌氧化物材料，或者当第一有源层的材料为铟镓锌氧化物材料且不希望延长栅极时，可以通过对第一有源层或者第二有源层的源极区域、漏极区域进行气体处理，从而保证薄膜晶体管正常工作。
具体地，本实施例以第一有源层为铟镓锌氧化物材料为例进行说明。请参考图17，图17为本发明实施例提供的薄膜晶体管器件的制造方法的第二种流程图，如图17所示，在步骤104之前，还包括：
106、使用氦气，或者六氟化硫气体，或者氦气和六氟化硫气体的混合气体对所述第一有源层进行处理。
采用这样处理方式的目的在于，降低铟镓锌氧化物材料的电阻，并且第一有源层能够形成栅极区域以及源极区域，使得当第一栅极金属层施加栅极电压，栅极电压在栅绝缘层中产生电场，电力线由栅极指向第一有源层表面，并在第一有源层的表面处产生感应电荷，在本发明实施例中还包括第一源极与第一漏极，第一源极与源极区域连接，第一漏极与漏极区域连接，继而使得第一源极与第一漏极可以通过第一有源层导通。
当第二有源层选择由铟镓锌氧化物材料制成，需要对铟镓锌氧化物材料进行处理，具体地，图18为本发明实施例提供的薄膜晶体管器件的制造方法的第三种流程图，如图18所示，在步骤105之前，还包括：
107、使用氦气，或者六氟化硫气体，或者氦气和六氟化硫气体的混合气体对所述第二有源层进行处理。
参照步骤106中的描述，此处不在进行赘述。
需要说明的是，当第一有源层或者第二有源层为多晶硅材料时，第一有源层或者第二有源层按照现有技术中的制作工艺进行制作，例如，通过对第一有源层的不同区域进行不同程度的掺杂从而形成沟道区域、源极区域以及漏极区域。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种复合薄膜晶体管器件，其特征在于，包括：
衬底基板；
第一栅极金属层、第二栅极金属层；
在所述衬底基板的同一侧沿远离所述衬底基板的方向依次设置有第一有源层、第二有源层；
所述第一栅极金属层设置在所述衬底基板与所述第一有源层之间，且所述第一栅极金属层与所述第一有源层绝缘；
所述第二栅极金属层设置在所述第二有源层远离所述衬底基板的一侧；
所述第二栅极金属层分别与所述第一有源层以及所述第二有源层绝缘。
2.根据权利要求1所述的复合薄膜晶体管器件，其特征在于，第一栅极金属层中包括第一栅极、第二栅极金属层中包括第二栅极；
在垂直于所述衬底基板的方向上，所述第一栅极、所述第二栅极在所述衬底基板上的投影重合。
3.根据权利要求1所述的复合薄膜晶体管器件，其特征在于，所述第一有源层与所述第二有源层绝缘。
4.根据权利要求1所述的复合薄膜晶体管器件，其特征在于，所述第一有源层与所述第二有源层电连接。
5.根据权利要求1所述的复合薄膜晶体管器件，其特征在于，还包括：第三有源层；
所述第三有源层设置在所述第二栅极金属层远离所述衬底基板的一侧，且所述第三有源层与所述第二栅极金属层绝缘。
6.根据权利要求1-5中任一项所述的复合薄膜晶体管器件，其特征在于，所述第一有源层由多晶硅材料制成，所述第二有源层由铟镓锌氧化物材料制成；或者，
所述第一有源层由铟镓锌氧化物材料制成，所述第二有源层由多晶硅材料制成。
7.根据权利要求6所述的复合薄膜晶体管器件，其特征在于，
所述第一有源层包括第一源极区域和第一漏极区域，所述第二有源层包括第二源极区域和第二漏极区域；
所述第一有源层由多晶硅材料制成，所述第二有源层由铟镓锌氧化物材料制成，所述第二源极区域和所述第二漏极区域的铟镓锌氧化物材料为经过氦气处理的铟镓锌氧化物材料；或者，
所述第一有源层由铟镓锌氧化物材料制成，所述第二有源层由多晶硅材料制成，所述第一源极区域和所述第一漏极区域的铟镓锌氧化物材料为经过氦气处理的铟镓锌氧化物材料。
8.根据权利要求6所述的复合薄膜晶体管器件，其特征在于，
所述第一有源层由铟镓锌氧化物材料制成，所述第二有源层由多晶硅材料制成；
所述复合薄膜晶体管器件还包括位于所述第一有源层远离所述衬底基板一侧的第一源极和第一漏极，所述第一源极和第一漏极连接于所述第一有源层；
在垂直于所述衬底基板的方向上，所述第一源极和所述第一漏极在所述衬底基板上的投影位于所述第一栅极金属层在所述衬底基板上的投影内。
9.根据权利要求6所述的复合薄膜晶体管器件，其特征在于，所述第一有源层由铟镓锌氧化物材料制成，所述第二有源层由多晶硅材料制成，所述在垂直于所述衬底基板的方向上，所述第一有源层在所述衬底基板上的投影在所述第一栅极金属层在所述衬底基板上的投影内。
10.根据权利要求7所述的复合薄膜晶体管器件，其特征在于，所述铟镓锌氧化物材料的的方阻小于或者等于13KΩ/□。
11.根据权利要求5所述的复合薄膜晶体管器件，其特征在于，所述第三有源层由铟镓锌氧化物材料或多晶硅材料制成。
12.根据权利要求1所述的复合薄膜晶体管器件，其特征在于，还包括：遮光层以及缓冲层；
在所述衬底基板与所述第一栅极金属层之间，沿远离所述衬底基板的方向依次设置有所述遮光层与所述缓冲层。
13.根据权利要求1所述的复合薄膜晶体管器件，其特征在于，还包括：第一源极、第一漏极、第二源极以及第二漏极；
所述第一栅极金属层包括第一栅极，所述第二栅极金属层包括第二栅极；
所述第一有源层包括第一沟道区域，第一源极区域，第一漏极区域，所述第一源极与所述第一源极区域连接，所述第一漏极与所述第一漏极区域连接，在垂直于所述衬底基板的方向上，所述第一栅极在所述第一有源层的投影与所述第一沟道区域重合；
所述第二有源层包括第二沟道区域，第二源极区域，第二漏极区域，所述第二源极与所述第二源极区域连接，所述第二漏极与所述第二漏极区域连接，在垂直于所述衬底基板的方向上，所述第二栅极在所述第二有源层的投影与所述第二沟道区域重合；
所述第一栅极与所述第二栅极连接；
所述第一漏极与所述第二漏极连接；
所述第一源极连接高电平端，所述第二源极连接低电平端。
14.一种复合薄膜晶体管器件，其特征在于，包括：
衬底基板；
在所述衬底基板的同一侧沿远离所述衬底基板的方向依次设置有第一有源层、栅极金属层和第二有源层，所述栅极金属层分别与所述第一有源层以及所述第二有源层绝缘；
所述第一有源层由多晶硅材料制成，所述第二有源层由铟镓锌氧化物材料制成；
或者，所述第一有源层由铟镓锌氧化物材料制成，所述第二有源层由多晶硅材料制成。
15.一种显示面板，其特征在于，包括：权利要求1-13中任一项所述的复合薄膜晶体管器件，或者权利要求14所述的复合薄膜晶体管器件。
16.一种显示装置，其特征在于，包括如权利要求15所述的显示面板。
17.一种复合薄膜晶体管器件的制造方法，其特征在于，包括：
提供衬底基板；
在所述衬底基板上形成第一栅极金属层；
在所述衬底基板上形成第一有源层；
在所述衬底基板上形成第二有源层；
在所述衬底基板上形成第二栅极金属层；
所述第一栅极金属层在所述衬底基板与所述第一有源层之间，且所述第一栅极金属层与所述第一有源层绝缘；
所述第二栅极金属层在所述第二有源层远离所述衬底基板的一侧；
所述第二栅极金属层分别与所述第一有源层以及所述第二有源层绝缘。
18.根据权利要求17所述的方法，其特征在于，
所述第一有源层由铟镓锌氧化物材料制成；
在所述衬底基板上形成第二有源层之前，所述方法还包括：
使用氦气，或者六氟化硫气体，或者氦气和六氟化硫气体的混合气体对所述第一有源层进行处理；
或者，
所述第二有源层由铟镓锌氧化物材料制成；
在所述衬底基板上形成第二栅极金属层之前，所述方法还包括：
使用氦气，或者六氟化硫气体，或者氦气和六氟化硫气体的混合气体对所述第二有源层进行处理。
CN201710348339.4A 2017-05-17 2017-05-17 复合薄膜晶体管器件及其制造方法、显示面板和显示装置 Pending CN107154407A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710348339.4A CN107154407A (zh) 2017-05-17 2017-05-17 复合薄膜晶体管器件及其制造方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710348339.4A CN107154407A (zh) 2017-05-17 2017-05-17 复合薄膜晶体管器件及其制造方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN107154407A true CN107154407A (zh) 2017-09-12

Family

ID=59794095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710348339.4A Pending CN107154407A (zh) 2017-05-17 2017-05-17 复合薄膜晶体管器件及其制造方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN107154407A (zh)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511343A (zh) * 2018-01-19 2018-09-07 昆山国显光电有限公司 薄膜晶体管的制作方法及薄膜晶体管、显示模组
CN109950257A (zh) * 2019-04-17 2019-06-28 合肥鑫晟光电科技有限公司 复合薄膜晶体管和制造方法、阵列基板、显示面板和装置
CN110060998A (zh) * 2019-04-29 2019-07-26 厦门天马微电子有限公司 一种反相电路结构、栅极驱动电路及显示面板
CN110297562A (zh) * 2019-06-27 2019-10-01 厦门天马微电子有限公司 显示驱动方法、显示面板和显示装置
WO2019192084A1 (zh) * 2018-04-03 2019-10-10 深圳市华星光电半导体显示技术有限公司 一种igzo有源层、氧化物薄膜晶体管的制备方法
CN110797356A (zh) * 2019-11-28 2020-02-14 厦门天马微电子有限公司 一种阵列基板及显示装置
CN111081723A (zh) * 2019-12-31 2020-04-28 厦门天马微电子有限公司 阵列基板、阵列基板的制作方法、显示面板以及显示装置
CN111244128A (zh) * 2018-11-29 2020-06-05 上海和辉光电有限公司 一种显示面板及显示装置
WO2020140357A1 (en) * 2019-01-02 2020-07-09 Boe Technology Group Co., Ltd. Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor
CN111599824A (zh) * 2020-06-01 2020-08-28 厦门天马微电子有限公司 一种阵列基板、制备方法以及显示装置
CN112490289A (zh) * 2020-11-22 2021-03-12 复旦大学 基于自对准结构的叠层沟道纳米片晶体管及其制备方法
CN112582465A (zh) * 2020-12-09 2021-03-30 武汉华星光电半导体显示技术有限公司 薄膜晶体管、像素电路及显示面板
CN112909066A (zh) * 2021-02-05 2021-06-04 武汉华星光电半导体显示技术有限公司 显示面板、显示面板的制备方法及显示装置
CN113013254A (zh) * 2021-02-26 2021-06-22 合肥维信诺科技有限公司 薄膜晶体管及其制备方法以及显示面板
CN113224123A (zh) * 2021-05-06 2021-08-06 京东方科技集团股份有限公司 显示面板、显示装置
US11355535B2 (en) 2020-12-28 2022-06-07 Wuhan Tianma Micro-Electronics Co., Ltd. Display panel and display device
CN114725205A (zh) * 2022-06-07 2022-07-08 惠科股份有限公司 阵列基板及显示面板
JP2022105315A (ja) * 2020-12-31 2022-07-13 エルジー ディスプレイ カンパニー リミテッド 重畳した画素駆動部を含む表示装置
CN116544246A (zh) * 2023-07-07 2023-08-04 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
US11764232B2 (en) 2020-06-17 2023-09-19 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, preparation method and driving method therefor, and display apparatus
WO2024021151A1 (zh) * 2022-07-27 2024-02-01 武汉华星光电技术有限公司 半导体器件及电子器件
WO2024031754A1 (zh) * 2022-08-09 2024-02-15 武汉华星光电技术有限公司 垂直反相器及半导体器件
WO2024036766A1 (zh) * 2022-08-16 2024-02-22 武汉华星光电技术有限公司 阵列基板及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261178A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 有機強誘電体メモリ及びその製造方法
US20070181953A1 (en) * 2006-02-08 2007-08-09 Samsung Electronics Co., Ltd. Semiconductor device having stacked transistors and method of forming the same
US20090020817A1 (en) * 2007-07-20 2009-01-22 Samsung Electronics Co., Ltd. Semiconductor device having a plurality of stacked transistors and method of fabricating the same
CN102184968A (zh) * 2011-04-29 2011-09-14 华南理工大学 具有单栅双沟道结构的薄膜晶体管及其制造方法
US20120146713A1 (en) * 2010-12-10 2012-06-14 Samsung Electronics Co., Ltd. Transistors And Electronic Devices Including The Same
CN105552085A (zh) * 2015-12-25 2016-05-04 昆山国显光电有限公司 一种像素驱动电路及其制备方法
CN106206430A (zh) * 2016-10-11 2016-12-07 深圳市华星光电技术有限公司 一种薄膜晶体管结构的制作方法
CN106252362A (zh) * 2016-08-31 2016-12-21 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261178A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 有機強誘電体メモリ及びその製造方法
US20070181953A1 (en) * 2006-02-08 2007-08-09 Samsung Electronics Co., Ltd. Semiconductor device having stacked transistors and method of forming the same
US20090020817A1 (en) * 2007-07-20 2009-01-22 Samsung Electronics Co., Ltd. Semiconductor device having a plurality of stacked transistors and method of fabricating the same
US20120146713A1 (en) * 2010-12-10 2012-06-14 Samsung Electronics Co., Ltd. Transistors And Electronic Devices Including The Same
CN102184968A (zh) * 2011-04-29 2011-09-14 华南理工大学 具有单栅双沟道结构的薄膜晶体管及其制造方法
CN105552085A (zh) * 2015-12-25 2016-05-04 昆山国显光电有限公司 一种像素驱动电路及其制备方法
CN106252362A (zh) * 2016-08-31 2016-12-21 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN106206430A (zh) * 2016-10-11 2016-12-07 深圳市华星光电技术有限公司 一种薄膜晶体管结构的制作方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511343A (zh) * 2018-01-19 2018-09-07 昆山国显光电有限公司 薄膜晶体管的制作方法及薄膜晶体管、显示模组
WO2019192084A1 (zh) * 2018-04-03 2019-10-10 深圳市华星光电半导体显示技术有限公司 一种igzo有源层、氧化物薄膜晶体管的制备方法
CN111244128A (zh) * 2018-11-29 2020-06-05 上海和辉光电有限公司 一种显示面板及显示装置
US11450773B2 (en) 2019-01-02 2022-09-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor
WO2020140357A1 (en) * 2019-01-02 2020-07-09 Boe Technology Group Co., Ltd. Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor
CN109950257A (zh) * 2019-04-17 2019-06-28 合肥鑫晟光电科技有限公司 复合薄膜晶体管和制造方法、阵列基板、显示面板和装置
CN110060998A (zh) * 2019-04-29 2019-07-26 厦门天马微电子有限公司 一种反相电路结构、栅极驱动电路及显示面板
CN110297562A (zh) * 2019-06-27 2019-10-01 厦门天马微电子有限公司 显示驱动方法、显示面板和显示装置
CN110797356B (zh) * 2019-11-28 2022-04-01 厦门天马微电子有限公司 一种阵列基板及显示装置
CN110797356A (zh) * 2019-11-28 2020-02-14 厦门天马微电子有限公司 一种阵列基板及显示装置
CN111081723B (zh) * 2019-12-31 2022-04-29 厦门天马微电子有限公司 阵列基板、阵列基板的制作方法、显示面板以及显示装置
CN111081723A (zh) * 2019-12-31 2020-04-28 厦门天马微电子有限公司 阵列基板、阵列基板的制作方法、显示面板以及显示装置
CN111599824B (zh) * 2020-06-01 2022-09-13 厦门天马微电子有限公司 一种阵列基板、制备方法以及显示装置
CN111599824A (zh) * 2020-06-01 2020-08-28 厦门天马微电子有限公司 一种阵列基板、制备方法以及显示装置
US11764232B2 (en) 2020-06-17 2023-09-19 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, preparation method and driving method therefor, and display apparatus
CN112490289A (zh) * 2020-11-22 2021-03-12 复旦大学 基于自对准结构的叠层沟道纳米片晶体管及其制备方法
CN112490289B (zh) * 2020-11-22 2022-08-19 复旦大学 基于自对准结构的叠层沟道纳米片晶体管及其制备方法
CN112582465A (zh) * 2020-12-09 2021-03-30 武汉华星光电半导体显示技术有限公司 薄膜晶体管、像素电路及显示面板
US11621286B2 (en) 2020-12-28 2023-04-04 Wuhan Tianma Micro-Electronics Co., Ltd. Display panel and display device
US11355535B2 (en) 2020-12-28 2022-06-07 Wuhan Tianma Micro-Electronics Co., Ltd. Display panel and display device
JP2022105315A (ja) * 2020-12-31 2022-07-13 エルジー ディスプレイ カンパニー リミテッド 重畳した画素駆動部を含む表示装置
JP7250896B2 (ja) 2020-12-31 2023-04-03 エルジー ディスプレイ カンパニー リミテッド 重畳した画素駆動部を含む表示装置
JP7454723B2 (ja) 2020-12-31 2024-03-22 エルジー ディスプレイ カンパニー リミテッド 重畳した画素駆動部を含む表示装置
CN112909066B (zh) * 2021-02-05 2024-02-02 武汉华星光电半导体显示技术有限公司 显示面板、显示面板的制备方法及显示装置
CN112909066A (zh) * 2021-02-05 2021-06-04 武汉华星光电半导体显示技术有限公司 显示面板、显示面板的制备方法及显示装置
CN113013254A (zh) * 2021-02-26 2021-06-22 合肥维信诺科技有限公司 薄膜晶体管及其制备方法以及显示面板
CN113224123A (zh) * 2021-05-06 2021-08-06 京东方科技集团股份有限公司 显示面板、显示装置
CN113224123B (zh) * 2021-05-06 2023-09-01 京东方科技集团股份有限公司 显示面板、显示装置
WO2022233120A1 (zh) * 2021-05-06 2022-11-10 京东方科技集团股份有限公司 显示面板、显示装置
CN114725205A (zh) * 2022-06-07 2022-07-08 惠科股份有限公司 阵列基板及显示面板
WO2024021151A1 (zh) * 2022-07-27 2024-02-01 武汉华星光电技术有限公司 半导体器件及电子器件
WO2024031754A1 (zh) * 2022-08-09 2024-02-15 武汉华星光电技术有限公司 垂直反相器及半导体器件
WO2024036766A1 (zh) * 2022-08-16 2024-02-22 武汉华星光电技术有限公司 阵列基板及显示面板
CN116544246A (zh) * 2023-07-07 2023-08-04 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Similar Documents

Publication Publication Date Title
CN107154407A (zh) 复合薄膜晶体管器件及其制造方法、显示面板和显示装置
CN103646966B (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN110047846A (zh) 显示面板、显示面板的制作方法和智能设备
CN104752420B (zh) 显示设备的抗静电装置及其制造方法
CN107424957A (zh) 柔性tft基板的制作方法
CN107340928A (zh) 触控显示面板及其制造方法、触控显示装置
CN104183608B (zh) Tft背板结构及其制作方法
CN103872060B (zh) 阵列基板及其制造方法
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN105117088B (zh) 一种触控显示面板及其制备方法、驱动方法
CN104218063B (zh) 有机发光显示装置及其制造方法
CN106847743A (zh) Tft基板及其制作方法
CN104637950A (zh) 薄膜晶体管驱动背板及其制造方法
CN103489894A (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN104600078B (zh) 一种阵列基板及其制造方法和显示面板
CN106057735A (zh) Tft背板的制作方法及tft背板
CN104698706B (zh) 一种阵列基板及其制造方法、显示装置
CN105932068A (zh) 薄膜晶体管、显示面板及显示装置
CN103094069B (zh) 像素结构
CN108598089A (zh) Tft基板的制作方法及tft基板
CN107565049A (zh) Amoled显示面板及其制备方法
CN107068694B (zh) 半导体器件结构及其制作方法、阵列基板和显示装置
CN107591480A (zh) 像素结构垂直沟道有机薄膜晶体管及其制作方法
CN106941121A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN107154419A (zh) 显示面板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170912

RJ01 Rejection of invention patent application after publication