CN111081723A - 阵列基板、阵列基板的制作方法、显示面板以及显示装置 - Google Patents

阵列基板、阵列基板的制作方法、显示面板以及显示装置 Download PDF

Info

Publication number
CN111081723A
CN111081723A CN201911416802.XA CN201911416802A CN111081723A CN 111081723 A CN111081723 A CN 111081723A CN 201911416802 A CN201911416802 A CN 201911416802A CN 111081723 A CN111081723 A CN 111081723A
Authority
CN
China
Prior art keywords
active layer
transistor
array substrate
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911416802.XA
Other languages
English (en)
Other versions
CN111081723B (zh
Inventor
何水
李晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN201911416802.XA priority Critical patent/CN111081723B/zh
Publication of CN111081723A publication Critical patent/CN111081723A/zh
Application granted granted Critical
Publication of CN111081723B publication Critical patent/CN111081723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板、阵列基板的制作方法、显示面板以及显示装置,该阵列基板包括衬底基板、第一晶体管、第二晶体管以及金属连接部；第一晶体管包括第一有源层，第二晶体管包括第二有源层，第一有源层与第二有源层通过金属连接部电连接；第一有源层和第二有源层在垂直于衬底基板的方向上具有交叠部，在垂直于衬底基板的方向上，交叠部与金属连接部至少部分交叠。这种设置方式，在保证了第一晶体管能够与第二晶体管电连接的基础上，有效减少了第一晶体管和第二晶体管占用的空间。

Description

阵列基板、阵列基板的制作方法、显示面板以及显示装置
技术领域
本发明涉及显示技术领域，尤其是涉及一种阵列基板、阵列基板的制作方法、显示面板以及显示装置。
背景技术
随着科技的进步，各种显示面板被广泛运用，阵列基板作为显示面板基础结构应用逐渐普及。有机发光显示面板因其厚度薄、重量轻、功耗低或响应速度快等优点而受到关注。有机发光显示面板中，阵列基板包括多个薄膜晶体管，通常一个像素对应的驱动电路会包括多个晶体管，多个晶体管之间相互连接为像素发光提供信号，因此阵列基板中晶体管的阵列密度与显示面板中像素密度息息相关。
为了提高显示面板的分辨率，提高阵列基板中的晶体管阵列密度成为丞待解决的问题。
发明内容
本发明提供了一种阵列基板，在保证了第一晶体管能够与第二晶体管电连接的基础上，有效减少了第一晶体管和第二晶体管占用的空间，从而提升了阵列基板上晶体管的阵列密度。
为达到上述目的，本发明提供以下技术方案：
一种阵列基板，包括衬底基板、第一晶体管、第二晶体管以及金属连接部；第一晶体管包括第一有源层，第二晶体管包括第二有源层，第二有源层位于第一有源层远离衬底基板的一侧，金属连接部位于第一有源层靠近衬底基板的一侧，第一有源层与第二有源层通过金属连接部电连接；第一有源层和第二有源层在垂直于衬底基板的方向上具有交叠部，在垂直于衬底基板的方向上，交叠部与金属连接部至少部分交叠。
本发明提供的阵列基板，首先，在垂直于衬底基板的方向上，第一有源层和第二有源层具有交叠部，即，第一有源层和第二有源层在衬底基板上的正投影具有互相重合的部分；另外，第一有源层与第二有源层通过金属连接部电连接。
因此，这种设置方式，在保证了第一晶体管能够与第二晶体管电连接的基础上，有效减少了第一有源层和第二有源层占用的空间，从而可以提升了阵列基板上晶体管的阵列密度。
可选的，金属连接部与第一有源层直接接触。
可选的，第一有源层包括第一过孔，第一过孔暴露出金属连接部，第二有源层通过第一过孔与金属连接部电连接。
可选的，第一有源层与第二有源层之间包括绝缘层，绝缘层包括第二过孔，第二过孔在第一有源层上的正投影位于第一过孔内，第二过孔暴露出金属连接部，第二有源层通过填充第二过孔的方式与金属连接部接触；第二有源层通过绝缘层与第一有源层绝缘。
可选的，第二晶体管包括遮光层，遮光层与金属连接部位于相同膜层。
可选的，第一有源层包括低温多晶硅半导体。
可选的，第二有源层包括金属氧化物半导体。
可选的，金属连接部为第一晶体管的源极和漏极中的一个；且金属连接部为第二晶体管的源极和漏极中的一个。
一种如上述技术方案中提到的任意一种阵列基板的制作方法，包括以下步骤：提供衬底基板；在衬底基板的一侧制作金属连接部；在金属连接部远离衬底基板的一侧制作第一有源层；在第一有源层上形成第一过孔，第一过孔暴露出金属连接部；在第一有源层远离衬底基板一侧制作绝缘层；在绝缘层上制作第二过孔，第二过孔在第一有源层上的正投影位于第一过孔内，第二过孔暴露出金属连接部；在绝缘层远离衬底基板的一侧制作第二有源层，第二有源层填充第二过孔，并通过第二过孔与金属连接部接触。
一种显示面板，包括如上述技术方案中提到的任意一种阵列基板。
一种显示装置，包括如上述技术方案中提供的显示面板。
附图说明
图1为现有技术的阵列基板的结构示意图；
图2为现有技术的阵列基板中第一有源层和第二有源层与金属连接部的连接关系示意图；
图3为本发明实施例提供的阵列基板的结构示意图；
图4为本发明实施例提供的当阵列基板的缓冲层设置有第一凹槽时的结构示意图；
图5为本发明实施例提供的交叠部与金属连接部的位置关系示意图；
图6为本发明实施例提供的交叠部与金属连接部的另一种位置关系示意图；
图7为本发明实施例提供的交叠部与金属连接部的又一种位置关系示意图；
图8为本发明另一实施例提供的阵列基板的结构示意图；
图9为本发明实施例提供的当阵列基板的缓冲层设置有第一凹槽时的结构示意图；
图10为本发明实施例提供的又一阵列基板的结构示意图；
图11本发明实施例提供的再一阵列基板的结构示意图；
图12为本发明实施例提供的阵列基板的制作方法流程图；
图13-图19为本发明实施例提供的阵列基板的制作方法对应的各步骤的结构示意图；
图20为本发明实施例提供的显示面板的局部结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然地，具体实施方式中所描述的实施例仅仅是本发明的一部分实施例，而不是本发明的全部的实施例。基于本发明中的实施例，本领域的普通技术人员在没有做出创造性劳动前提下所获得的所有其他的实施例，都属于本发明保护的范围。
图1为现有技术的阵列基板的结构示意图，图2为现有技术的阵列基板中第一有源层和第二有源层与金属连接部的连接关系示意图；如图1和图2所示，目前，阵列基板具有的第一晶体管的第一有源层3和第二晶体管的第二有源层4之间通过金属连接走线2连接时，第一有源层3靠近金属连接走线2的一端设置有一个过孔，金属连接走线2通过该过孔与第一有源层3电连接。第二有源层4靠近金属连接走线2的一端也设置有一个过孔，金属连接部2通过该过孔与第二有源层4电连接。这种情况下，上述的两个过孔之间的距离为L；一般情况下，L为5μm；进一步的，由于显示面板制程中的对位偏差，过孔位置的有源层会比走线设计得更宽，从而走线2跨接需要预留的空间增大，进而导致晶体管占用空间增大。
为了解决上述问题，本发明实施例提供一种阵列基板，请参考图3，图3为本发明实施例提供的阵列基板的结构示意图，如图3所示，本发明实施例提供的阵列基板，包括衬底基板1、第一晶体管、第二晶体管以及金属连接部2；第一晶体管包括第一有源层3，第二晶体管包括第二有源层4，第二有源层4位于第一有源层3远离衬底基板1的一侧，金属连接部2位于第一有源层3靠近衬底基板1的一侧，第一有源层3与第二有源层4通过金属连接部2电连接；第一有源层3和第二有源层4在垂直于衬底基板1的方向上具有交叠部5，在垂直于衬底基板1的方向上，交叠部5与金属连接部2至少部分交叠。
本发明实施例提供的阵列基板，首先，在垂直于衬底基板1的方向上，第一有源层3和第二有源层4具有交叠部，即，第一有源层3在衬底基板1上的正投影与第二有源层4在衬底基板1上的正投影具有互相重合的部分；另外，第一有源层3与第二有源层4通过金属连接部2电连接。
由图3可以看出，由于第一有源层3在衬底基板1上的正投影与第二有源层4在衬底基板1上的正投影具有互相重合的部分，也就不会存在像现有技术中的，第一有源层3上的过孔和第二有源层4上的过孔之间具有一个长度为L的间隔；并且本发明实施例中，第一有源层3和第二有源层4通过交叠的过孔实现电连接，进一步减小了制作过程中对位预留的空间，因此本发明实施例有效减少了第一有源层3和第二有源层4实现电连接所占用的空间，从而可以提升了阵列基板上晶体管的阵列密度。
同时，由于金属连接部2位于第一有源层3与衬底基板1之间，在形成金属连接部2的图案时，第一有源层3还未形成，并且，第一有源层3远离衬底基板1的一侧需要制备一层绝缘层，如图3中所示的绝缘层9中的一层子绝缘层10来实现与第一晶体管中栅极13之间的绝缘，因此，相对于金属连接部2形成于第一有源层3远离衬底基板1一侧的技术方案而言，本实施例提供的阵列基板中，能够保证第一有源层3不会被过度刻蚀，提高第一晶体管性能的稳定性。
另外，如图3所示，第一有源层3与金属连接部2之间可设置有层间绝缘层6，层间绝缘层6包括层间过孔，层间过孔暴露出金属连接部2，第一有源层3通过层间过孔与金属连接部2连接；在刻蚀第一有源层3时，若不慎出现过度刻蚀的情况，则层间绝缘层6的设置能够避免金属连接部2被破坏，有效地对金属连接部2起到了保护的作用。另外，如图3所示，阵列基板还包括缓冲层7。金属连接部2可设置在缓冲层7背离衬底基板1的一侧，金属连接部2与缓冲层7直接贴合的方式相较于金属连接部2直接与衬底基板1的贴合方式，能够令金属连接部2贴合的更加稳定。
图4为本发明实施例提供的当阵列基板的缓冲层设置有第一凹槽时的结构示意图，如图4所示，缓冲层7背离衬底基板1一侧的表面可设置有第一凹槽，金属连接部2位于第一凹槽中，且金属连接部2背离衬底基板1一侧的表面与缓冲层7背离衬底基板1一侧的表面平齐，这种设置方式，由于金属连接部2设置于缓冲层7的第一凹槽中，能够进一步保证金属连接部2稳定性地固定在阵列基板中；同时，由于金属连接部2背离衬底基板1一侧的表面与缓冲层7背离衬底基板1一侧的表面平齐，能够减小阵列基板的厚度。
图5为本发明实施例提供的交叠部与金属连接部的位置关系示意图，图6为本发明实施例提供的交叠部与金属连接部的另一种位置关系示意图，图7为本发明实施例提供的交叠部与金属连接部的又一种位置关系示意图；需要说明的是，在垂直于衬底基板1的方向上，交叠部5与金属连接部2的交叠方式至少有如下三种：如图5所示，一种为，交叠部5在衬底基板1上的正投影被金属连接部2在衬底基板1上的正投影完全覆盖；如图6所示，另一种为，交叠部5在衬底基板1上的正投影的一部分与金属连接部2在衬底基板1上的正投影的一部分重合；如图7所示，还有一种为：交叠部5在衬底基板1上的正投影与金属连接部2在衬底基板1上的正投影完全重合，这种设置方式，在交叠部5在衬底基板1的正投影的路径上，金属连接部2不会遮挡光线，提高了阵列基板的透光率。
可选的，图8为本发明另一实施例提供的阵列基板的结构示意图，如图8所示，金属连接部2与第一有源层3直接接触。
本实施例中，由于金属连接部2位于第一有源层3靠近衬底基板1的一侧，且金属连接部2与第一有源层3直接接触，也就是说，金属连接部2背离衬底基板1一侧的表面与第一有源层3直接接触；又因为第一有源层3通过金属连接部2与第二有源层4电连接，可以理解的是，金属连接部2与第一有源层3电连接、且金属连接部2与第二有源层4电连接；因此，金属连接部2背离衬底基板1一侧的表面与第一有源层3直接接触电连接。
由于第一有源层3靠近衬底基板1一侧的表面与金属连接部2背离衬底基板1一侧的表面直接电连接，这种方式能够令第一有源层3与金属连接部2的接触面积更大，从而有效保障第一有源层3与金属连接部2能够稳定地电连接，提高了电路可靠性；另外，由于无需其他层间结构，自然能够有效地减小阵列基板的厚度。
如图8所示，同样的，当金属连接部2与第一有源层3直接接触时，阵列基板也包括缓冲层7。金属连接部2可设置在缓冲层7背离衬底基板1的一侧；图9为本发明实施例提供的当阵列基板的缓冲层设置有第一凹槽时的结构示意图，如图9所示，缓冲层7背离衬底基板1一侧的表面设置有第一凹槽，金属连接部2位于第一凹槽中，且金属连接部2背离衬底基板1一侧的表面与缓冲层7背离衬底基板1一侧的表面平齐，这种设置方式，金属连接部2能够稳定的设置于缓冲层7的第一凹槽中，且能够减小阵列基板的厚度。
如图3所示，可选的，第一有源层3包括第一过孔8，第一过孔8暴露出金属连接部2，第二有源层4通过第一过孔8与金属连接部2电连接。
第一有源层3与第二有源层4之间包括绝缘层9，绝缘层9包括第二过孔，第二过孔在第一有源层3上的正投影位于第一过孔8内，第二过孔暴露出金属连接部2，第二有源层4通过填充第二过孔的方式与金属连接部2接触；第二有源层4通过绝缘层9与第一有源层3绝缘。
本实施例中，先在第一有源层3上形成第一过孔8，且令第一有源层3与金属连接部2电连接，并保证第一过孔8能够将金属连接部2暴露出来；然后在第一有源层3远离衬底基板1的一侧制作绝缘层9，接着在绝缘层9上形成第二过孔，并保证第二过孔在第一有源层3上的正投影位于第一过孔8内，且第二过孔也能够将金属连接部2暴露出来；接着在绝缘层9背离衬底基板1的一侧制作第二有源层4，将第二有源层4填充于第二过孔，且令第二有源层4与金属连接部2直接接触、且电连接。
绝缘层9的设置，能够保证第二有源层4不与第一有源层3接触，从而实现第一有源层3和第二有源层4之间无直接电连接；而第二过孔的设置则能够保证在第一有源层3和第二有源层4绝缘的基础上，能够令第二有源层4与金属连接部2电连接，从而实现第二有源层4通过金属连接部2与第一有源层3电连接。因此，这种设置方式，能够有效地避免由于第一有源层3和第二有源层4直接接触且电连接，而造成的接触电阻偏大，从而导致电路连接异常的问题；提高了列阵基板的使用寿命，降低后期维护成本。
其中，如图3所示，绝缘层9可包括多个叠加设置的子绝缘层10，电容电极11和第二晶体管的遮光金属12位于同一子绝缘层10，第一晶体管的栅极13则位于另外的子绝缘层10。
另外，如图3所示，阵列基板还包括介质层14和保护层15，介质层14位于绝缘层9背离衬底基板1的一侧，且介质层14位于保护层15和绝缘层9之间；第二晶体管的栅极16位于介质层14，且第二晶体管的栅极16和第二有源层4之间可设置有栅极绝缘层17，电容电极11的信号线18位于保护层15且与电容电极11过孔连接。
可选的，图10为本发明实施例提供的又一阵列基板的结构示意图，如图10所示，第二晶体管包括遮光层19，遮光层19与金属连接部2位于相同膜层。
本实施例中，当第二晶体管的栅极16位于第二有源层4背离衬底基板1的一侧时，遮光层19能够防止由衬底基板1向第二有源层4的方向发射的光线对第二有源层4的物理性质造成影响，从而保障电路的稳定性。另外，由于遮光层19与金属连接部2位于相同的膜层，则无需在金属连接部2与第二有源层4之间设置用于形成遮光层19的层间结构，因此，这种设置方式能够减小阵列基板的厚度。
其中，如图10所示，第二有源层4可与第一晶体管的栅极13同层设置，二者均位于绝缘层9背离衬底基板1一侧的表面；另外，第二晶体管的栅极16与电容电极11同层设置，这种设置方式，无需设置多个子绝缘层10，进一步地减小了阵列基板的厚度。
还有，如图10所示，当阵列基板包括缓冲层7、且缓冲层7背离衬底基板1一侧的表面设置有用于容纳金属连接部2的第一凹槽时，缓冲层7背离衬底基板1一侧的表面还设置有用于容纳遮光层19的第二凹槽，遮光层19背离衬底基板1一侧的表面与缓冲层7背离衬底基板1一侧的表面平齐，这种方式能够进一步减小阵列基板的厚度。
可选的，第一有源层3包括低温多晶硅半导体。
本实施例中，低温多晶硅半导体的稳定性好，能够有效提高了显示画面的质量。
可选的，第二有源层4包括金属氧化物半导体。
本实施例中，金属氧化物半导体能够降低关态的漏电流，从而实现低频驱动，因此，这种设置方式在保证了显示画面质量较高的情况下，也能实现低频驱动。
需要说明的是，本发明实施例中，第一有源层和第二有源层均可以为低温多晶硅、氧化物半导体或者非晶硅中的一个，二者可以是相同的半导体层也可以是不相同的半导体层，本发明实施例不做具体的限制，本发明实施例中涉及的第一有源层为低温多晶硅半导体，第二有源层为氧化物半导体，只是一种可选的实现方式，该实现方式下，能够结合两种半导体层的优点，实现阵列基板性能的优化。在一些可选的实施例中，第一有源层和第二有源层也可以是其他组合方式。
可选的，金属连接部2为第一晶体管的源极和漏极中的一个；且金属连接部2为第二晶体管的源极和漏极中的一个。
本实施例中，当金属连接部2作为第一晶体管的源极时，其也作为第二晶体管的漏极；当金属连接部2作为第二晶体管的源极时，其也作为第一晶体管的漏极。
其中，如图3所示，当金属连接部2作为第一晶体管的源极、第二晶体管的漏极时，第一晶体管的漏极20和第二晶体管的源极21均位于保护层15，且第一晶体管的漏极20与第一有源层3过孔连接，第二晶体管的源极21与第二有源层4过孔连接；图11本发明实施例提供的再一阵列基板的结构示意图，如图11所示，当金属连接部2作为第一晶体管的漏极、第二晶体管的源极时，第一晶体管的源极22和第二晶体管的漏极23均位于保护层15，且第一晶体管的源极22与第一有源层3过孔连接，第二晶体管的漏极23与第二有源层4过孔连接。
图12为本发明实施例提供的阵列基板的制作方法流程图，图13-图19为本发明实施例提供的阵列基板的制作方法对应的各步骤的结构示意图；如图12-19所示，本发明实施例还提供了一种如上述实施例中提到的任意一种阵列基板的制作方法，请参考图13-图19，包括以下步骤：
步骤S101，提供衬底基板1；
步骤S102，在衬底基板1的一侧制作金属连接部2；
步骤S103，在金属连接部2远离衬底基板1的一侧制作第一有源层3；
步骤S104，在第一有源层3上形成第一过孔8，第一过孔8暴露出金属连接部2；
步骤S105，在第一有源层3远离衬底基板1一侧制作绝缘层9；
步骤S106，在绝缘层9上制作第二过孔，第二过孔在第一有源层3上的正投影位于第一过孔8内，第二过孔暴露出金属连接部2；
步骤S107，在绝缘层9远离衬底基板1的一侧制作第二有源层4，第二有源层4填充第二过孔，并通过第二过孔与金属连接部2接触。
这种设置方式，能够保证第一晶体管与第二晶体管电连接，且有效减少了第一有源层3和第二有源层4占用的空间，使得每英寸显示面板拥有的像素数目增多，即屏幕PPI变高，能够有效地提升画质。
图20为本发明实施例提供的显示面板的局部结构示意图，如图20所示，本发明实施例还提供了一种显示面板，包括如上述实施例中提到的任意一种阵列基板。
本实施例提供的显示面板在应用在不同场景时会有不同的有益效果，例如：当显示面板作为手机、电脑等的显示屏幕，且阵列基板的晶体管应用于像素电路时，由于阵列基板的晶体管阵列密度较高，能够使得每英寸的显示面板拥有的像素数目增多，即显示屏幕的PPI变高，从而有效地提升画面显示画质；
当显示面板作为手机的指纹识别触控屏时，且阵列基板的晶体管应用于指纹识别的电路时，由于阵列基板的晶体管阵列密度较高，则能够更加精准地检测到使用者的指纹，提高触控屏的指纹识别效率。
当阵列基板的晶体管应用于移位寄存器(Vertical Shift Register，简称VSR)电路时，可以减小在阵列基板上设置VSR电路时VSR电路占用的空间，便于实现窄边框的显示面板的设计。
其中，显示面板还包括像素形成层23，像素形成层23设置有像素开口24；阵列基板还包括平坦层25、连接电极26、数据线27以及阳极28，连接电极26与数据线27同层设置，且连接电极26与数据线27位于保护层15背离衬底基板1的一侧，平坦层25位于连接电极26与数据线27背离所述衬底基板1的一侧，阳极28位于平坦层25背离所述衬底基板1的一侧，像素形成层23位于阳极28背离所述衬底基板1的一侧，且像素开口24能够把阳极28露出；当金属连接部2作为第一晶体管的源极和第二晶体管的漏极时，第一晶体管的漏极和第二晶体管的源极均位于保护层15，且数据线27与第二晶体管的源极过孔连接，连接电极26与第一晶体管的漏极过孔连接，连接电极26与阳极28过孔连接。
本实施例中，阵列基板的有益效果与上述的阵列基板的有益效果相同，不再赘述。
本发明实施例还提供了一种显示装置，包括如上述实施例中提供的显示面板。
本实施例中，显示装置的有益效果与上述的显示装置有益效果相同，不再赘述。
显然，本领域的技术人员可以对本申请进行各种改动和变型，但是不脱离本申请的精神和范围。这样的话，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (11)

1.一种阵列基板，其特征在于，包括衬底基板、第一晶体管、第二晶体管以及金属连接部；
所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层，所述第二有源层位于所述第一有源层远离所述衬底基板的一侧，所述金属连接部位于所述第一有源层靠近所述衬底基板的一侧，所述第一有源层与所述第二有源层通过所述金属连接部电连接；
所述第一有源层和所述第二有源层在垂直于所述衬底基板的方向上具有交叠部，在垂直于所述衬底基板的方向上，所述交叠部与所述金属连接部至少部分交叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述金属连接部与所述第一有源层直接接触。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一有源层包括第一过孔，所述第一过孔暴露出所述金属连接部，所述第二有源层通过所述第一过孔与所述金属连接部电连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一有源层与所述第二有源层之间包括绝缘层，所述绝缘层包括第二过孔，所述第二过孔在所述第一有源层上的正投影位于所述第一过孔内，所述第二过孔暴露出所述金属连接部，所述第二有源层通过填充所述第二过孔的方式与所述金属连接部接触；
所述第二有源层通过所述绝缘层与所述第一有源层绝缘。
5.根据权利要求1所述的阵列基板，其特征在于，所述第二晶体管包括遮光层，所述遮光层与所述金属连接部位于相同膜层。
6.根据权利要求1所述的阵列基板，其特征在于，所述第一有源层包括低温多晶硅半导体。
7.根据权利要求6所述的阵列基板，其特征在于，所述第二有源层包括金属氧化物半导体。
8.根据权利要求1所述的阵列基板，其特征在于，所述金属连接部为所述第一晶体管的源极和漏极中的一个；且所述金属连接部为所述第二晶体管的源极和漏极中的一个。
9.一种阵列基板的制作方法，其特征在于，包括以下步骤：
提供衬底基板；
在所述衬底基板的一侧制作金属连接部；
在所述金属连接部远离所述衬底基板的一侧制作第一有源层；
在所述第一有源层上形成第一过孔，所述第一过孔暴露出所述金属连接部；
在所述第一有源层远离所述衬底基板一侧制作绝缘层；
在所述绝缘层上制作第二过孔，所述第二过孔在所述第一有源层上的正投影位于所述第一过孔内，所述第二过孔暴露出所述金属连接部；
在所述绝缘层远离所述衬底基板的一侧制作第二有源层，所述第二有源层填充所述第二过孔，并通过第二过孔与所述金属连接部接触。
10.一种显示面板，其特征在于，包括权利要求1-8任一项所述的阵列基板。
11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。
CN201911416802.XA 2019-12-31 2019-12-31 阵列基板、阵列基板的制作方法、显示面板以及显示装置 Active CN111081723B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911416802.XA CN111081723B (zh) 2019-12-31 2019-12-31 阵列基板、阵列基板的制作方法、显示面板以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911416802.XA CN111081723B (zh) 2019-12-31 2019-12-31 阵列基板、阵列基板的制作方法、显示面板以及显示装置

Publications (2)

Publication Number Publication Date
CN111081723A true CN111081723A (zh) 2020-04-28
CN111081723B CN111081723B (zh) 2022-04-29

Family

ID=70320926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911416802.XA Active CN111081723B (zh) 2019-12-31 2019-12-31 阵列基板、阵列基板的制作方法、显示面板以及显示装置

Country Status (1)

Country Link
CN (1) CN111081723B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022011921A1 (zh) * 2020-07-17 2022-01-20 武汉华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154407A (zh) * 2017-05-17 2017-09-12 厦门天马微电子有限公司 复合薄膜晶体管器件及其制造方法、显示面板和显示装置
CN107452757A (zh) * 2017-07-31 2017-12-08 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置
US20180061921A1 (en) * 2016-08-30 2018-03-01 Samsung Display Co., Ltd. Semiconductor device including an oxide thin film transistor
CN108172595A (zh) * 2016-12-07 2018-06-15 三星显示有限公司 薄膜晶体管基底
CN108269855A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 驱动薄膜晶体管以及使用其的有机发光显示装置
CN108535925A (zh) * 2018-03-20 2018-09-14 厦门天马微电子有限公司 显示面板和显示装置
US20190198534A1 (en) * 2017-12-22 2019-06-27 Lg Display Co., Ltd. Display device
KR20190078180A (ko) * 2017-12-26 2019-07-04 엘지디스플레이 주식회사 박막트랜지스터 및 그를 포함하는 유기발광표시장치
CN110211974A (zh) * 2019-06-12 2019-09-06 厦门天马微电子有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN110581144A (zh) * 2019-09-19 2019-12-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180061921A1 (en) * 2016-08-30 2018-03-01 Samsung Display Co., Ltd. Semiconductor device including an oxide thin film transistor
CN108172595A (zh) * 2016-12-07 2018-06-15 三星显示有限公司 薄膜晶体管基底
CN108269855A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 驱动薄膜晶体管以及使用其的有机发光显示装置
CN107154407A (zh) * 2017-05-17 2017-09-12 厦门天马微电子有限公司 复合薄膜晶体管器件及其制造方法、显示面板和显示装置
CN107452757A (zh) * 2017-07-31 2017-12-08 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置
US20190198534A1 (en) * 2017-12-22 2019-06-27 Lg Display Co., Ltd. Display device
KR20190078180A (ko) * 2017-12-26 2019-07-04 엘지디스플레이 주식회사 박막트랜지스터 및 그를 포함하는 유기발광표시장치
CN108535925A (zh) * 2018-03-20 2018-09-14 厦门天马微电子有限公司 显示面板和显示装置
CN110211974A (zh) * 2019-06-12 2019-09-06 厦门天马微电子有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN110581144A (zh) * 2019-09-19 2019-12-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022011921A1 (zh) * 2020-07-17 2022-01-20 武汉华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板及显示装置

Also Published As

Publication number Publication date
CN111081723B (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
CN110047898B (zh) 显示基板及其制造方法、显示装置
CN107994058B (zh) 显示基板及其制造方法、显示面板及其封装方法
JP7486523B2 (ja) 表示基板及びその製造方法、表示装置
CN107452808B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US11737342B2 (en) Display substrate and manufacturing method thereof and display apparatus
CN110729313B (zh) 显示面板、显示面板制备方法、显示装置
US20210358956A1 (en) Array substrate, manufacturing method thereof and display device
CN110112205B (zh) 显示基板及其制造方法、有机发光二极管显示装置
CN112687190B (zh) 显示面板、显示装置及显示面板的制备方法
CN111554718B (zh) 阵列基板及其制作方法、显示装置
CN112183398B (zh) 显示基板及其制作方法、显示装置
US11638384B2 (en) Display panel and display device having first transistor including first drain electrode and first source electrode made of different materials
CN112968034A (zh) 显示面板及其制作方法和显示装置
CN110854175B (zh) 阵列基板及其制备方法、显示面板
CN111276492B (zh) 显示装置及其oled面板、oled面板的制作方法
CN111081723B (zh) 阵列基板、阵列基板的制作方法、显示面板以及显示装置
CN113327940B (zh) 显示面板及其制作方法、显示装置
CN113178492A (zh) 显示面板及显示装置
CN219226296U (zh) 阵列基板、显示面板
CN108550605B (zh) 一种显示面板、显示装置及显示面板的制作方法
CN115831976A (zh) 一种显示面板及其制备方法
CN116072682A (zh) 阵列基板、显示面板及阵列基板的其制备方法
CN115356879B (zh) 显示面板
CN216288456U (zh) 显示面板
CN113258015B (zh) 一种显示面板及其制备方法、显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant