CN107452757A - 一种显示面板、其制作方法及显示装置 - Google Patents

一种显示面板、其制作方法及显示装置 Download PDF

Info

Publication number
CN107452757A
CN107452757A CN201710642361.XA CN201710642361A CN107452757A CN 107452757 A CN107452757 A CN 107452757A CN 201710642361 A CN201710642361 A CN 201710642361A CN 107452757 A CN107452757 A CN 107452757A
Authority
CN
China
Prior art keywords
active layer
region
layer
forming
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710642361.XA
Other languages
English (en)
Other versions
CN107452757B (zh
Inventor
楼均辉
吴天
吴天一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201710642361.XA priority Critical patent/CN107452757B/zh
Publication of CN107452757A publication Critical patent/CN107452757A/zh
Priority to US15/936,156 priority patent/US10276607B2/en
Application granted granted Critical
Publication of CN107452757B publication Critical patent/CN107452757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种显示面板、其制作方法及显示装置，包括：衬底基板，位于衬底基板上的用于形成第一晶体管的第一有源层，以及用于形成第二晶体管的第二有源层；第二有源层位于第一有源层背离衬底基板一侧；第一有源层与第二有源层均包括导体区，且第一有源层的导体区与第二有源层的导体区在衬底基板的正投影存在重叠区域；重叠区域对应的第一有源层以及第二有源层的导体区分别作为电容的两极，由此可以简化连接在第一晶体管的源漏极与第二晶体管的源漏极之间的电容结构的制作步骤，该电容结构不再需要通过过孔和连接线连接相应的源漏极的位置，从而减小了用于制作过孔和连接线的空间，减小电路整体尺寸。

Description

一种显示面板、其制作方法及显示装置
技术领域
本发明涉及显示技术领域，尤指一种显示面板、其制作方法及显示装置。
背景技术
液晶显示面板因其具有外型轻薄、功耗低、高分辨率等优点已被广泛应用到平板电视、手机、电脑等诸多领域。通常情况下液晶显示面板由阵列基板以及与之相对设置的彩膜基板以及夹持在其中的液晶组成。阵列基板上包括了阵列排布的薄膜晶体管(Thin FilmTransistor，简称TFT)，每个TFT连接一个像素，用于控制该像素的亮度，而每个TFT均会连接到对应的信号走线上，以实现显示面板的电路驱动。
随着显示面板对分辨率越来越高的要求，像素排列更密集，与此同时造成控制像素发光的电路中TFT、信号走线以及连接各信号走线的过孔的数量的增加，导致显示面板驱动电路的尺寸也会随之增大，而电路尺寸过大将不可避免地影响像素的开口率，影响显示效果。
发明内容
本发明实施例提供一种显示面板、其制作方法及显示装置，用以减少连接电容电极的过孔数量，减小电路尺寸，简化工艺。
第一方面，本发明实施例提供一种显示面板，包括：衬底基板，位于所述衬底基板上的用于形成第一晶体管的第一有源层，以及用于形成第二晶体管的第二有源层；所述第二有源层位于所述第一有源层背离所述衬底基板一侧；
所述第一有源层与所述第二有源层均包括导体区，且所述第一有源层的导体区与所述第二有源层的导体区在所述衬底基板的正投影存在重叠区域；
所述重叠区域对应的所述第一有源层的导体区作为第一极，所述重叠区域对应的所述第二有源层的导体区作为第二极，所述第一极与所述第二极为电容的两极。
第二方面，本发明实施例提供一种显示装置，包括上述显示面板。
第三方面，本发明实施例提供一种显示面板的制作方法，包括：
在衬底基板上形成用于构成第一晶体管的第一有源层，并对所述第一有源层的部分区域进行导电化处理形成所述第一有源层的导体区；
在所述第一有源层背离所述衬底基板的一侧形成用于构成第二晶体管的第二有源层，并将所述第二有源层对应于所述第一有源层的导体区的部分区域进行导电化处理形成所述第二有源层的导体区；其中，
所述第一有源层的导体区与所述第二有源层的导体区在所述衬底基板的正投影存在重叠区域；
所述重叠区域对应的所述第一有源层的导体区作为第一极，所述重叠区域对应的所述第二有源层的导体区作为第二极，所述第一极与所述第二极为电容的两极。
本发明有益效果如下：
本发明实施例提供的显示面板、其制作方法及显示装置，包括：衬底基板，位于衬底基板上的用于形成第一晶体管的第一有源层，以及用于形成第二晶体管的第二有源层；第二有源层位于第一有源层背离衬底基板一侧；第一有源层与第二有源层均包括导体区，且第一有源层的导体区与第二有源层的导体区在衬底基板的正投影存在重叠区域；重叠区域对应的第一有源层的导体区作为第一极，重叠区域对应的第二有源层的导体区作为第二极，第一极与第二极为电容的两极。将重叠区域对应的第一有源层以及第二有源层的导体区分别作为电容的两极，可以简化连接在第一晶体管的源漏极与第二晶体管的源漏极之间的电容结构的制作步骤，该电容结构不再需要通过过孔和连接线连接相应的源漏极的位置，从而减小了用于制作过孔和连接线的空间，减小电路整体尺寸。
附图说明
图1为本发明实施例提供的显示面板的结构示意图之一；
图2为本发明实施例提供的电路结构示意图；
图3为本发明实施例提供的显示面板的结构示意图之二；
图4为本发明实施例提供的显示面板的结构示意图之三；
图5为本发明实施例提供的显示装置的俯视图；
图6为本发明实施例提供的显示面板的制作方法的流程示意图之一；
图7为本发明实施例提供的显示面板的制作方法的流程示意图之二；
图8a-图8k为本发明实施例提供的显示面板的各制作步骤对应的截面效果图组之一；
图9为本发明实施例提供的显示面板的制作方法的流程示意图之三；
图10a-图10f为本发明实施例提供的显示面板的各制作步骤对应的截面效果图组之二；
图11为本发明实施例提供的显示面板的制作方法的流程示意图之四；
图12a-图12g为本发明实施例提供的显示面板的各制作步骤对应的截面效果图组之三。
具体实施方式
本发明实施例提供一种显示面板、其制作方法及显示装置，用以减少连接电容电极的过孔数量，减小电路尺寸，简化工艺。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系，某些部位的层厚采用了夸示的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。
需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。如在通篇说明书及权利要求当中所提及的一个部件位于另一部件的“一侧”包含该部件和该另一部件相邻或者不相邻的情形。如在通篇说明书及权利要求当中所提及的一个部件位于“背离”另一部件的“一侧”，包含该部件和该另一部件相邻或者不相邻的情形。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
下面结合附图，对本发明实施例提供的显示面板、其制作方法及显示装置进行详细说明。其中，附图中各部件的厚度和形状不反映显示装置的真实比例，目的只是示意说明本发明内容。
图1为本发明实施例提供的显示面板的结构示意图，如图1所示，本发明实施例提供的显示面板，包括：衬底基板11，位于衬底基板11上的用于形成第一晶体管TFT1的第一有源层12，以及用于形成第二晶体管TFT2的第二有源层13；第二有源层13位于第一有源层12背离衬底基板11的一侧。
其中，第一有源层12与第二有源层13均包括导体区，且第一有源层的导体区与第二有源层的导体区在衬底基板的正投影存在重叠区域(如图1所示的大矩形虚线框内的区域)。
重叠区域对应的第一有源层的导体区P1作为第一极，重叠区域对应的第二有源层的导体区P2作为第二极，第一极与第二极为电容C的两极。
本发明实施例提供的上述显示面板可为液晶显示面板，也可为有机发光二极管显示面板等其它发光形式的显示面板。在上述显示面板为液晶显示面板时，通常包括相对设置的阵列基板和彩膜基板，两者中间夹持液晶层。阵列基板一侧的衬底基板通常可采用玻璃基板，在玻璃基板上形成TFT阵列以及相关电路，以用于控制与各像素对应的液晶层的偏转以达到控制各像素亮度的目的。在上述显示面板为有机发光二极管显示面板时，衬底基板可采用玻璃基板；在衬底基板采用如聚酰亚胺(PI)、聚碳酸酯(PC)等柔性材质时还可制作成柔性显示面板。在衬底基板之上制作TFT电路层，用来控制各像素的发光。
在具体应用中，本发明实施例提供的上述电容结构可用于如图2所示的电路中，如图2所示，为一像素电路中的部分结构，在晶体管M1的源极和晶体管M2的漏极之间需要连接一个电容C1，当晶体管M1的有源层和晶体管M2的有源层位于不同层时，该电容C1即可采用本发明实施例提供的上述方式来形成。具体地，晶体管M1的有源层和晶体管M2的有源层均具有导体区，且两者的导体区在衬底基板的正投影存在重叠区域，那么该重叠区域对应的两层导体区即可作为电容C1的两极。由于各有源层的导体区可直接与搭接晶体管M1和晶体管M2的源漏极区域相连接，即电容C1的两极可直接连接在晶体管M1的源极和晶体管M2的漏极上，因此不再需要额外的过孔以及引线来连接电容电极和晶体管的源漏极，节省了额外的过孔及引线所占据的电路空间，不仅可以减小电路尺寸，还能简化制作工艺。
尤其，在有机发光二极管(Organic Light Emitting Diode，简称OLED)显示屏中，为了维持发光器件工作点维持在在饱和区，通常需要复杂补偿电路。而应一些补偿电路的需求，要在两个薄膜晶体管之间增加电容。通过本实施例，将重叠区域对应的第一有源层以及第二有源层的导体区分别作为电容的两极，可以简化连接在第一晶体管的源漏极与第二晶体管的源漏极之间的电容结构的制作步骤，该电容结构不再需要通过过孔和连接线连接相应的源漏极的位置，从而减小了用于制作过孔和连接线的空间，减小电路整体尺寸。可简化电路的设计，可减电路中电容的尺寸。减小补偿电路的整体占用空间。无需增加新的膜层，不用增加新的电极图案，在保证画面质量的同时，简化制作工艺，还可以节省更多的电路空间。
需要说明的是，本发明实施例仅以如图2所示的电路结构进行举例说明，而不仅仅局限地应用于如图2所示的电路中，在具体实施时，只要电容连接在两个晶体管的源漏极之间，且两个晶体管的有源层位于不同层时，均可采用本发明的思想形成电容结构，由此来减小电路尺寸。
进一步地，在本发明实施例提供的上述显示面板中，第一有源层12和第二有源层13所采用的材料不同。具体地，第一有源层12可采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，第二有源层13可采用氧化物半导体来制作。LTPS适合用于制作高分辨率的面板驱动，并且它可以将驱动电路直接集成在玻璃基板上，使得面板具有耗电低，开口率高，高分辨率，高亮度等优点。而以铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)为代表的氧化物半导体虽然迁移率比LTPS的低，但氧化物半导体材料绝大多数是透明的，均匀性要好，可以制作在柔性基板上。在实际应用中，兼顾LTPS的稳定性和氧化物半导体的均匀性优点，可以在适合的位置采用不同的材料制作形成TFT。除此之外，也可采用其它材料或同种材料来制作上述的第一有源层12和第二有源层13，例如，第一有源层12和第二有源层13可均采用氧化物半导体制作，本发明实施例不对有源层的材料选择进行具体限定。
在具体实施时，在本发明实施例提供的上述显示面板中，重叠区域(即图1所示的大矩形虚线框内)对应的第一有源层(即P1)和第二有源层(即P2)均为经过导电化处理的有源层。重叠区域的有源层在经过导电化处理后增强其导电性，可作为导体使用，而在本发明实施例中，上述重叠区域对应的第一有源层和第二有源层可作为电容的两极。不同的材料进行导电化处理的方式也有所不同，以下将以第一有源层12为低温多晶硅半层体，第二有源层13为氧化物半导体为例对导电化处理的具体方式进行说明。
需要说明的是，由于LTPS的制作温度较高，因此为了不影响氧化物半导体的制作，一般情况下将LTPS形成于底层，而将氧化物半导体形成于LTPS之上。具体来说，在位于下层的第一有源层12的材料为低温多晶硅半导体时，重叠区域对应的第一有源层为重掺杂的低温多晶硅层。在实际应用中，可采用离子注入的方式对第一有源层12的重叠区域的部分进行离子掺杂，注入的离子可为硼离子或磷离子。离子注入的强度较大，离子注入效果好，可在进行离子注入之前对第一有源层12上形成阻挡的图形，即可对特定区域的有源层进行导电化处理。进一步地，在第二有源层13的材料为氧化物半导体时，重叠区域对应的第二有源层为经过等离子体处理的氧化物半导体层。在实际应用中，进行等离子体处理的气体可为氦气、氩气、氢气或氮气中的一种。等离子体处理工艺成熟，在对第二有源层13进行等离子体处理之前，也需要在不需要进行导电化处理的位置形成阻挡的膜层，以免破坏膜层性质。在本发明实施例中将重叠区域对应的第一有源层和第二有源层针对材料的不同分别进行导电化处理，使得重叠区域的部分转化为导体作为电容结构的两极。
在具体实施时，在本发明实施例提供的上述显示面板中，有源层还用于形成晶体管，用于晶体管沟道区的有源层需要保留其半导体性质。具体如图1所示，显示面板还包括：用于形成第一晶体管TFT1的第一栅极14以及用于形成第二晶体管TFT2的第二栅极15。其中，第一栅极14在第一有源层12的正投影所在区域为第一沟道区CH1；第二栅极15在第二有源层的正投影所在区域为第二沟道区CH2。第一沟道区CH1与第一有源层的导体区互不重叠；第二沟道区CH2与第二有源层的导体区互不重叠。第一沟道区CH1和第二沟道区CH2保证了第一晶体管TFT1和第二晶体管TFT2的正常工作性质，而导体区可作为电容的电极或搭接其它电极的连接区域，可实现相应的其它功能。
在实际应用中，在材料低温多晶硅技术形成的晶体管通常为顶栅结构，而氧化物半导体形成的晶体管可为顶栅或底栅结构。以下将针对不同的结构进行具体说明。
在一种可实施的方式中，如图3所示，图3为本发明实施例提供的另一种显示面板的结构示意图，第一栅极14与第二栅极15均位于第一有源层12与第二有源层13之间；此时，显示面板还包括：位于第一有源层12与第一栅极14之间的第一绝缘层161，以及位于第二有源层13与第二栅极15之间的第二绝缘层162。第一绝缘层161为第一栅极12的栅绝缘层；第二绝缘层162为第二栅极15的栅绝缘层。在本发明实施例提供的显示面板采用如图3所示的结构时，第一晶体管TFT1为顶栅结构，第二晶体管TFT2为底栅结构，第二晶体管TFT2采用底栅结构时，第二栅极15和第二栅极15之上的第二绝缘层可以作为第二沟道区的光学保护层，可以防止外界环境光或背光照射到第二沟道区产生载流子破坏其电学性能。进一步地，如图3所示，第一晶体管TFT1的第一栅极14和第二晶体管TFT2的第二栅极15之间还具有一层间绝缘层(图中未标示)，采用这种结构可以提高晶体管的设置密度，即使第一栅极14和第二栅极15在衬底基板的正投影存在一定的重叠区域，由于两栅极之间存在绝缘层，也会不造成信号的串扰。
而作为另一种可实施的方式，如图1所示，第一栅极14与第二栅极15还可以同层设置，此时，需要保证第一栅极14与第二栅极15在衬底基板11的正投影互不重叠。当第一栅极14和第二栅极15同层设置时，可采用同种材料来采用一次构图工艺同时形成第一栅极14和第二栅极15，这样可以减少一次形成第二栅极15的构图步骤，简化制作工艺。
进一步地，如图3所示，本发明实施例提供的上述显示面板，还包括：位于第二有源层13背离衬底基板11一侧表面的刻蚀阻挡层17。该刻蚀阻挡层17可以保护第二有源层13进行其它膜层的刻蚀工艺时不被破坏。在第二晶体管TFT2为底栅结构时均需要设置该刻蚀阻挡层17。
另外，如图3所示，第一有源层12还包括被第一沟道区CH1间隔开的第一源极接触区121和第一漏极接触区122；第二有源层13还包括被第二沟道区CH2间隔开的第二源极接触区131和第二漏极接触区132。在实际应用中，上述的第一源极接触区121、第一漏极接触区122、第二源极接触区131以及第二漏极接触区132也均为经过导电化处理的区域，在这些区域上分别对应搭接第一晶体管的源极和漏极以及第二晶体管的源极和漏极以形成完整的晶体管结构。
在本发明实施例提供的上述显示面板中，采用两种不同的材料以及制作工艺来形成用于形成不同种类晶体的有源层，即上述的第一有源层和第二有源层。将第一有源层与第二有源层的重叠部分进行导电化处理之后，可以作为连接在两个晶体管的源漏极之间的电容结构的两个电极。相比于仅形成一层有源层的情况，本发明实施例的电容结构的两个电极均不需要额外的引线连接至晶体管的源漏极，因此不再需要为电容的额外设置连接过孔以及引线的位置，由于电容的两个电极均不需要引线，因此，金属走线(比如各种信号线)都可以与电容区域重叠，由此来节省布线空间，减小电路尺寸。
在另一种可实施的方式中，如图4所示，图4为本发明实施例提供的另一种显示面板的结构示意图，第一栅极14位于第一有源层12与第二有源层13之间；而第二栅极15位于第二有源层13背离衬底基板11的一侧；此时，显示面板还包括：位于第一有源层12与第一栅极14之间的第三绝缘层163，位于第二有源层13与第一栅极14之间的第四绝缘层164，位于第二栅极15与第二有源层13之间的第五绝缘层165，以及位于第二栅极15背离第二有源层13一侧的第六绝缘层166。其中，第三绝缘层163为第一栅极14的栅绝缘层；第五绝缘层165为第二栅极15的栅绝缘层。在本发明实施例提供的显示面板采用如图4所示的结构时，第一晶体管TFT1为顶栅结构，第二晶体管TFT2也为顶栅结构，第二晶体管TFT2采用顶栅结构时，不再需要额外制作刻蚀阻挡层，第二栅极15以及第二栅极的绝缘层(即第五绝缘层165)可以起到保护第二沟道区的作用。
综上所述，无论将第二晶体管TFT2制作为底栅结构或顶栅结构，采用两层有源层的结构，将有源层的重叠区域进行导电化处理之后，均可以作为连接在两个有源对应的两个晶体管的源漏极之间的电容结构的两个电极，由此节省连接电容所需要的引线以及过孔的电路空间，也可将其它走线设置在电容结构的重叠区域内，减小了电路的整体尺寸，简化制作工艺。
基于同一发明构思，本发明实施例还提供一种显示装置，该显示装置包括上述任一显示面板。该显示装置可以为液晶面板、液晶显示器、液晶电视、OLED面板、OLED显示器、OLED电视或电子纸等显示装置。也可为手机、智能手机等移动设备。如图5所示为本发明实施例提供的上述显示装置为智能手机时的俯视图，其中，显示屏可采用上述任一显示面板的结构，在此不做限定。本发明实施例提供的上述显示装置，一些电容结构不再需要通过过孔和连接线连接相应的源漏极的位置，减小了用于制作过孔和连接线的空间，减小电路整体尺寸。
另一方面，本发明实施例还提供一种显示面板的制作方法，如图6所示，本发明实施例提供的显示面板的制作方法，具体可以包括如下步骤：
S601、在衬底基板上形成用于构成第一晶体管的第一有源层，并对第一有源层的部分区域进行导电化处理形成第一有源层的导体区；
S602、在第一有源层背离衬底基板的一侧形成用于构成第二晶体管的第二有源层，并将第二有源层对应于第一有源层的导体区的部分区域进行导电化处理形成第二有源层的导体区。
其中，第一有源层的导体区与第二有源层的导体区在衬底基板的正投影存在重叠区域；重叠区域对应的第一有源层的导体区作为第一极，重叠区域对应的第二有源层的导体区作为第二极，第一极与第二极为电容的两极。
采用本发明实施例提供的上述显示面板的制作方法，可以将重叠区域对应的第一有源层以及第二有源层的导体区分别作为电容的两极，从而简化连接在第一晶体管的源漏极与第二晶体管的源漏极之间的电容结构的制作步骤，该电容结构不再需要通过过孔和连接线连接相应的源漏极的位置，从而减小了用于制作过孔和连接线的空间，减小电路整体尺寸。
进一步地，第一有源层与第二有源层所采用的材料可以不相同，其中，第一有源层的材料为低温多晶体硅半导体；第二有源层的材料为氧化物半导体。除此之外，第一有源层和第二有源层也可采用其它材料或同种材料来制作，本发明实施例不对有源层的材料选择进行具体限定。
如下以第一有源层采用低温多晶硅，第二有源层采用氧化物半导体为例对显示面板的制作过程进行具体说时。
在具体实施时，在上述的步骤S601中，对第一有源层的部分区域进行导电化处理形成第一有源层的导体区，具体可以包括：
对第一有源层的部分区域进行重掺杂处理形成第一有源层导体区。
进一步地，在上述的步骤S602中，将对应于第一有源层的导体区的第二有源层进行导电化处理形成第二有源层的导体区，具体可以包括：
将对应于第一有源层的导体区的第二有源层进行等离子体处理形成第二有源层的导体区。
其中，进行等离子体处理的气体为氦气、氩气、氢气或氮气中的一种。
在本发明实施例中将重叠区域对应的第一有源层和第二有源层针对材料的不同分别进行导电化处理，使得重叠区域的部分转化为导体作为电容结构的两极。
在本发明实施例提供的上述显示面板的制作方法中，在上述的步骤S601中，在对第一有源层的部分区域进行导电化处理形成第一有源层的导体区之前，还包括如图7所示的如下制作步骤，图7为本发明实施例提供的显示面板的制作方法的另一流程示意图：
S61、在第一有源层上形成第一绝缘层；
S62、在第一绝缘层上形成用于构成第一晶体管的第一栅极的图形。
其中，第一栅极在第一有源层的正投影所在区域为第一有源层的第一沟道区；第一沟道区与第一有源层的导体区互不重叠。
为方便说明，在制作过程中各步骤对应的显示面板的截面效果图参见图8a-图8k。在具体制作过程中，首先在衬底基板11上形成第一有源层12(参见图8a)，第一有源层的导电化处理之前需要先形成用于构成第一晶体管的第一栅极的图形，此时，在第一有源层12之上覆盖了第一绝缘层161(参见图8b)，该第一绝缘层作为第一栅极的栅绝缘层，再在第一绝缘层161之上形成一层金属层140(参见图8c)，再对该金属层140进行图案化以形成第一栅极14的图形(经过图案化处理的结构参见图8d)。在此基础上，进行对第一有源层12的部分区域进行导电化处理的步骤，通常情况下第一绝缘层161(即第一栅极的栅绝缘层)由叠层设置的氧化硅层叠和氮化硅层组成，且氧化硅层靠近第一有源层。由于第一有源层的导电化处理采用离子注入的形式进行离子掺杂，因此需要对第一栅极的栅绝缘层先进行减薄处理，保证离子束的有效注入。在实际应用中，在刻蚀形成第一栅极的图形时，如图8d所示，可将绝缘层中的氮化硅层同时刻蚀掉，从而暴露出氧化硅层，离子注入的强度较大，可以穿过氧化硅层向第一有源层进行离子重掺杂，由此完成对第一有源层的部分区域进行导体化处理的工艺步骤(完成导电化处理的结构如图8e所示，第一有源层中深色填充部分为经过导电化处理的部分)。
由于第二晶体管既可以采用顶栅结构也可以采用底栅结构，在制作过程中的工艺顺序存在一定的差异。当第二晶体管采用底栅结构时，在上述的步骤S602中，在第一有源层背离衬底基板的一侧形成用于构成第二晶体管的第二有源层之前，还包括如下制作步骤：
在第一有源层背离衬底基板的一侧形成用于构成第二晶体管的第二栅极的图形。
其中，第二栅极在第二有源层的正投影所在区域为第二有源层的第二沟道区；第二沟道区与第二有源层的导体区互不重叠。
在具体实施中，如图8f所示，可在对第一有源层进行导电化处理之后在第一绝缘层161和第一栅极14之上形成层间绝缘层160，而后在层间绝缘层160之上覆盖用于形成第二晶体管的第二栅极的金属层150(参见图8g)，再将金属层150图案化，以形成第二极栅15的图形(图案化后的结构参见图8h)。
在另一种可实施的方式中，第一栅极14与第二栅极15可以同层设置，此时可以采用一次构图工艺形成第一栅极和第二栅极的图形，以省略单独制作第二栅极的工艺步骤，即在图8c所示的结构基础上，对金属层140图案化，同时形成第一栅极14和第二栅极(图案化后的结构参见图8i)。在第一栅极和第二栅极同层设置时，第一栅极与第二栅极在衬底基板的正投影互不重叠。
进一步地，以第一栅极14与第二栅极15非同层设置为例，即在图8h的基础上，在形成了第二栅极15之后，在层间绝缘层160以及第二栅极15之上形成第二绝缘层162(参见图8j)，该第二绝缘层162为第二栅极15的栅绝缘层，在第二绝缘层之上形成第二有源层13(参见图8k)
进一步地，在上述的步骤S602中，将第二有源层对应于第一有源层的导体区的部分区域进行导电化处理形成第二有源层的导体区，具体可以包括如图9所示的如下制作步骤，图9为本发明实施例提供的显示面板的制作方法的另一流程示意图：
S6021、在第二有源层之上形成阻挡层并将阻挡层图案化，至少暴露重叠区域对应的第二有源层；
S6022、对暴露的第二有源层的进行导电化处理；
S6023、去除阻挡层。
具体制作步骤所对应的显示面板的截面效果图可参见图10a-图10f，如图10a所示，为在图8k的基础上，在第二有源层13之上形成一层阻挡层180的结构示意图；再将该阻挡层180图案化以暴露出需要进行导电化处理的第二有源层的部分区域(图案化后的结构参见图10b)。进一步地，将暴露的第二有源层进行导电化处理，导电化处理后的结构参见图10c，其中深色填充区域为第二有源层进行导电化处理后的区域。在完成对第二有源层的导电化处理之后，去除覆盖其上的阻挡层，结构参见图10d。在具体实施时，上述的阻挡层可为光刻胶层或其它光敏材料层，通过对光刻胶层进行曝光可以去掉覆盖在即将进行导电化处理的部分第二有源层表面的光刻胶层，而保留的光刻胶层又可以起到保护作为第二沟道区的部分第二有源层受到导电化处理的影响。在对光刻胶层进行图案化之后，对暴露的第二有源层进行导电化处理，例如可采用气体等离子体处理暴露的第二有源层，使该部分第二有源层导电化。在完成导电化处理的工艺步骤之后，可将剩余的光刻胶层全部去除。
在此之后，在第二有源层的上方形成具有抗刻蚀性质的材料层170(参见图10e)，并对该材料层170以及位于其它的各绝缘层进行刻蚀，以形成刻蚀阻挡层17的图形，以及形成用于暴露第一晶体管以及第二晶体管的有源层的源漏极接触区的过孔(刻蚀后的结构参见图10f)；进一步地，在各个过孔区域分别形成第一晶体管和第二晶体管的源漏极，由此完成第一晶体管为顶栅结构，第二晶体管为底栅结构的全部制作，其制作完成的结构如图3所示，其中，大矩形虚线框内为构成的电容C，电容的两极分别为P1和P2。
在另一种实施方式中，当第二晶体管采用顶栅结构时，在上述的步骤S602中，在将第二有源层对应于第一有源层的导体区的部分区域进行导电化处理形成第二有源层的导体区之前，还包括如图11所示的如下制作步骤，图11为本发明实施例提供的显示面板的制作方法的另一流程示意图：
S71、在第二有源层之上形成第二绝缘层；
S72、在第二绝缘层上形成金属层；
S73、将第二绝缘层以及金属层图案化，形成用于构成第二晶体管的第二栅极的图形并至少暴露重叠区域对应的第二有源层。
在具体实施时，顶栅结构的第二晶体管的制作过程与底栅结构的第二晶体管的制作过程有一定的差别。而第一晶体管的制作过程基本不变。具体地，关于第一有源层的制作步骤一致，即图8a-图8f的制作过程一致，为了区别两种显示面板的制作过程，将图中的一些标号重新命名。在图8f所示的结构基础上，后续的制作步骤所对应的显示面板的截面效果图可参见图12a-图12g，如图12a所示，163表示第一栅极12的栅绝缘层，在层间绝缘层164之上形成第二有源层13；之后在第二有源层13之上形成用于第二栅极的第二绝缘层165(参见图12b)，以及用于形成第二栅极的金属层150(参见图12c)。如图4所示，在第二晶体管为顶栅结构时，第二栅极与第二栅极的栅绝缘层的图形一致，因此，可以同时对第二绝缘层以及金属层进行图案化(图案化后的结构参见图12d)，形成第二栅极的图形同时暴露出需要进行导电化处理的第二有源层；进而对第二有源层进行导电化处理(导电化处理之后的结构参见图12e，第二有源层13的深色填充部分为经过导电化处理的部分)，具体的导电化处理手段与前述对第二有源层进行导电化处理的方式相同，此处不再赘述。在对第二有源层导电化处理之后，可在第二有源层以及第二栅极之上再形成一层绝缘层166(参见图12f)，之后再对该绝缘层166和位于其下的各绝缘层进行刻蚀，以形成暴露第一晶体管以及第二晶体管的有源层的源漏极接触区的过孔(刻蚀后的结构参见图12g)。进一步地，在各个过孔区域分别形成第一晶体管和第二晶体管的源漏极，由此完成第一晶体管为顶栅结构，第二晶体管为顶栅结构的全部制作，其制作完成的结构如图4所示，其中，大矩形虚线框内为构成的电容C，电容的两极分别为P1和P2。
本发明实施例提供的显示面板、其制作方法及显示装置，包括：衬底基板，位于衬底基板上的用于形成第一晶体管的第一有源层，以及用于形成第二晶体管的第二有源层；第二有源层位于第一有源层背离衬底基板一侧；第一有源层与第二有源层均包括导体区，且第一有源层的导体区与第二有源层的导体区在衬底基板的正投影存在重叠区域；重叠区域对应的第一有源层的导体区作为第一极，重叠区域对应的第二有源层的导体区作为第二极，第一极与第二极为电容的两极。将重叠区域对应的第一有源层以及第二有源层的导体区分别作为电容的两极，可以简化连接在第一晶体管的源漏极与第二晶体管的源漏极之间的电容结构的制作步骤，该电容结构不再需要通过过孔和连接线连接相应的源漏极的位置，从而减小了用于制作过孔和连接线的空间，减小电路整体尺寸。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (22)

1.一种显示面板，其特征在于，包括：衬底基板，位于所述衬底基板上的用于形成第一晶体管的第一有源层，以及用于形成第二晶体管的第二有源层；所述第二有源层位于所述第一有源层背离所述衬底基板一侧；
所述第一有源层与所述第二有源层均包括导体区，且所述第一有源层的导体区与所述第二有源层的导体区在所述衬底基板的正投影存在重叠区域；
所述重叠区域对应的所述第一有源层的导体区作为第一极，所述重叠区域对应的所述第二有源层的导体区作为第二极，所述第一极与所述第二极为电容的两极。
2.如权利要求1所述的显示面板，其特征在于，所述第一有源层与所述第二有源层采用的材料不同。
3.如权利要求1所述的显示面板，其特征在于，所述重叠区域对应的所述第一有源层和所述第二有源层均为经过导电化处理的有源层。
4.如权利要求3所述的显示面板，其特征在于，所述第一有源层的材料为低温多晶硅半导体；所述重叠区域对应的所述第一有源层为重掺杂的低温多晶硅层。
5.如权利要求3所述的显示面板，其特征在于，所述第二有源层的材料为氧化物半导体；所述重叠区域对应的所述第二有源层为经过等离子体处理的氧化物半导体层。
6.如权利要求1所述的显示面板，其特征在于，还包括：用于形成所述第一晶体管的第一栅极以及用于形成所述第二晶体管的第二栅极；
所述第一栅极在所述第一有源层的正投影所在区域为第一沟道区；所述第二栅极在所述第二有源层的正投影所在区域为第二沟道区；
所述第一沟道区与所述第一有源层的导体区互不重叠；所述第二沟道区与所述第二有源层的导体区互不重叠。
7.如权利要求6所述的显示面板，其特征在于，所述第一栅极与所述第二栅极均位于所述第一有源层与所述第二有源层之间；
所述显示面板还包括：位于所述第一有源层与所述第一栅极之间的第一绝缘层，以及位于所述第二有源层与所述第二栅极之间的第二绝缘层。
8.如权利要求7所述的显示面板，其特征在于，所述第一栅极与所述第二栅极同层设置，且所述第一栅极与所述第二栅极在所述衬底基板的正投影互不重叠。
9.如权利要求7所述的显示面板，其特征在于，还包括：位于所述第二有源层背离所述衬底基板一侧表面的刻蚀阻挡层；
所述第一有源层还包括被所述第一沟道区间隔开的第一源极接触区和第一漏极接触区；
所述第二有源层还包括被所述第二沟道区间隔开的第二源极接触区和第二漏极接触区。
10.如权利要求6所述的显示面板，其特征在于，所述第一栅极位于所述第一有源层与所述第二有源层之间；所述第二栅极位于所述第二有源层背离所述衬底基板的一侧；
所述显示面板还包括：位于所述第一有源层与所述第一栅极之间的第三绝缘层，位于所述第二有源层与所述第一栅极之间的第四绝缘层，位于所述第二栅极与所述第二有源层之间的第五绝缘层，以及位于所述第二栅极背离所述第二有源层一侧的第六绝缘层。
11.一种显示装置，其特征在于，包括如权利要求1-10任一项所述的显示面板。
12.一种显示面板的制作方法，其特征在于，包括：
在衬底基板上形成用于构成第一晶体管的第一有源层，并对所述第一有源层的部分区域进行导电化处理形成所述第一有源层的导体区；
在所述第一有源层背离所述衬底基板的一侧形成用于构成第二晶体管的第二有源层，并将所述第二有源层对应于所述第一有源层的导体区的部分区域进行导电化处理形成所述第二有源层的导体区；其中，
所述第一有源层的导体区与所述第二有源层的导体区在所述衬底基板的正投影存在重叠区域；
所述重叠区域对应的所述第一有源层的导体区作为第一极，所述重叠区域对应的所述第二有源层的导体区作为第二极，所述第一极与所述第二极为电容的两极。
13.如权利要求12所述的制作方法，其特征在于，所述第一有源层与所述第二有源层所采用的材料不相同。
14.如权利要求13所述的制作方法，其特征在于，所述第一有源层的材料为低温多晶体硅半导体；所述第二有源层的材料为氧化物半导体。
15.如权利要求14所述的制作方法，其特征在于，所述对所述第一有源层的部分区域进行导电化处理形成所述第一有源层的导体区，包括：
对所述第一有源层的部分区域进行重掺杂处理形成所述第一有源层导体区。
16.如权利要求14所述的制作方法，其特征在于，所述将对应于所述第一有源层的导体区的所述第二有源层进行导电化处理形成所述第二有源层的导体区，包括：
将对应于所述第一有源层的导体区的所述第二有源层进行等离子体处理形成所述第二有源层的导体区。
17.如权利要求16所述的制作方法，其特征在于，进行等离子体处理的气体为氦气、氩气、氢气或氮气中的一种。
18.如权利要求12所述的制作方法，其特征在于，在对所述第一有源层的部分区域进行导电化处理形成所述第一有源层的导体区之前，还包括：
在所述第一有源层上形成第一绝缘层；
在所述第一绝缘层上形成用于构成第一晶体管的第一栅极的图形；其中，
所述第一栅极在所述第一有源层的正投影所在区域为所述第一有源层的第一沟道区；所述第一沟道区与所述第一有源层的导体区互不重叠。
19.如权利要求12所述的制作方法，其特征在于，在所述第一有源层背离所述衬底基板的一侧形成用于构成第二晶体管的第二有源层之前，还包括：
在所述第一有源层背离所述衬底基板的一侧形成用于构成第二晶体管的第二栅极的图形；其中，
所述第二栅极在所述第二有源层的正投影所在区域为所述第二有源层的第二沟道区；所述第二沟道区与所述第二有源层的导体区互不重叠。
20.如权利要求19所述的制作方法，其特征在于，所述将所述第二有源层对应于所述第一有源层的导体区的部分区域进行导电化处理形成所述第二有源层的导体区，包括：
在所述第二有源层之上形成阻挡层并将所述阻挡层图案化，至少暴露所述重叠区域对应的所述第二有源层；
对暴露的所述第二有源层的进行导电化处理；
去除所述阻挡层。
21.如权利要求19所述的制作方法，其特征在于，所述第一栅极与所述第二栅同层形成，且所述第一栅极与所述第二栅极在所述衬底基板的正投影互不重叠。
22.如权利要求12所述的制作方法，其特征在于，在所述将所述第二有源层对应于所述第一有源层的导体区的部分区域进行导电化处理形成所述第二有源层的导体区之前，还包括：
在所述第二有源层之上形成第二绝缘层；
在所述第二绝缘层上形成金属层；
将所述第二绝缘层以及所述金属层图案化，形成用于构成第二晶体管的第二栅极的图形并至少暴露所述重叠区域对应的所述第二有源层。
CN201710642361.XA 2017-07-31 2017-07-31 一种显示面板、其制作方法及显示装置 Active CN107452757B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710642361.XA CN107452757B (zh) 2017-07-31 2017-07-31 一种显示面板、其制作方法及显示装置
US15/936,156 US10276607B2 (en) 2017-07-31 2018-03-26 Display panel, manufacturing method thereof and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710642361.XA CN107452757B (zh) 2017-07-31 2017-07-31 一种显示面板、其制作方法及显示装置

Publications (2)

Publication Number Publication Date
CN107452757A true CN107452757A (zh) 2017-12-08
CN107452757B CN107452757B (zh) 2019-10-22

Family

ID=60489265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710642361.XA Active CN107452757B (zh) 2017-07-31 2017-07-31 一种显示面板、其制作方法及显示装置

Country Status (2)

Country Link
US (1) US10276607B2 (zh)
CN (1) CN107452757B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910302A (zh) * 2017-12-15 2018-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN108493198A (zh) * 2018-04-11 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN109256396A (zh) * 2018-09-04 2019-01-22 京东方科技集团股份有限公司 一种透明显示基板及透明显示面板
WO2019114834A1 (zh) * 2017-12-15 2019-06-20 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN110098235A (zh) * 2019-05-08 2019-08-06 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2019227682A1 (zh) * 2018-05-31 2019-12-05 武汉华星光电半导体显示技术有限公司 Oled显示面板及oled显示器
CN111081723A (zh) * 2019-12-31 2020-04-28 厦门天马微电子有限公司 阵列基板、阵列基板的制作方法、显示面板以及显示装置
CN111129028A (zh) * 2019-12-12 2020-05-08 福建华佳彩有限公司 一种阵列基板及其制作方法
WO2020132880A1 (zh) * 2018-12-25 2020-07-02 深圳市柔宇科技有限公司 阵列基板及其制造方法及显示装置
CN113066841A (zh) * 2021-03-23 2021-07-02 京东方科技集团股份有限公司 一种显示基板及其制造方法
WO2024000442A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 显示面板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102541552B1 (ko) * 2016-11-30 2023-06-07 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치
US10825839B2 (en) * 2016-12-02 2020-11-03 Innolux Corporation Touch display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203553169U (zh) * 2012-08-24 2014-04-16 三星显示有限公司 薄膜晶体管阵列基板和包括该基板的显示设备
US20150144910A1 (en) * 2013-08-12 2015-05-28 Lg Display Co., Ltd. Array Substrate For Display Device And Method Of Fabricating The Same
US20150263079A1 (en) * 2014-03-17 2015-09-17 Samsung Display Co. Ltd. Display device and method of fabricating the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141387B2 (en) * 2016-04-08 2018-11-27 Innolux Corporation Display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203553169U (zh) * 2012-08-24 2014-04-16 三星显示有限公司 薄膜晶体管阵列基板和包括该基板的显示设备
US20150144910A1 (en) * 2013-08-12 2015-05-28 Lg Display Co., Ltd. Array Substrate For Display Device And Method Of Fabricating The Same
US20150263079A1 (en) * 2014-03-17 2015-09-17 Samsung Display Co. Ltd. Display device and method of fabricating the same

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019114834A1 (zh) * 2017-12-15 2019-06-20 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
US11177293B2 (en) 2017-12-15 2021-11-16 Boe Technology Group Co., Ltd. Array substrate and fabricating method thereof, and display device
CN107910302A (zh) * 2017-12-15 2018-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
WO2019196410A1 (zh) * 2018-04-11 2019-10-17 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
US11997883B2 (en) 2018-04-11 2024-05-28 Boe Technology Group Co., Ltd. Organic light emitting diode display device
US11430844B2 (en) 2018-04-11 2022-08-30 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and organic light emitting diode display device
CN108493198A (zh) * 2018-04-11 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
WO2019227682A1 (zh) * 2018-05-31 2019-12-05 武汉华星光电半导体显示技术有限公司 Oled显示面板及oled显示器
US10978531B2 (en) 2018-09-04 2021-04-13 Boe Technology Group Co., Ltd. Transparent display substrate, manufacturing method thereof and transparent display panel
CN109256396A (zh) * 2018-09-04 2019-01-22 京东方科技集团股份有限公司 一种透明显示基板及透明显示面板
WO2020132880A1 (zh) * 2018-12-25 2020-07-02 深圳市柔宇科技有限公司 阵列基板及其制造方法及显示装置
CN112640106A (zh) * 2018-12-25 2021-04-09 深圳市柔宇科技股份有限公司 阵列基板及其制造方法及显示装置
US11315996B2 (en) 2019-05-08 2022-04-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and manufacturing method of thereof
CN110098235B (zh) * 2019-05-08 2021-09-24 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2020224143A1 (zh) * 2019-05-08 2020-11-12 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN110098235A (zh) * 2019-05-08 2019-08-06 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN111129028A (zh) * 2019-12-12 2020-05-08 福建华佳彩有限公司 一种阵列基板及其制作方法
CN111081723B (zh) * 2019-12-31 2022-04-29 厦门天马微电子有限公司 阵列基板、阵列基板的制作方法、显示面板以及显示装置
CN111081723A (zh) * 2019-12-31 2020-04-28 厦门天马微电子有限公司 阵列基板、阵列基板的制作方法、显示面板以及显示装置
CN113066841A (zh) * 2021-03-23 2021-07-02 京东方科技集团股份有限公司 一种显示基板及其制造方法
CN113066841B (zh) * 2021-03-23 2024-05-24 京东方科技集团股份有限公司 一种显示基板及其制造方法
WO2024000442A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US10276607B2 (en) 2019-04-30
US20180219032A1 (en) 2018-08-02
CN107452757B (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
CN107452757B (zh) 一种显示面板、其制作方法及显示装置
US11574978B2 (en) Display panel and display apparatus
US10367073B2 (en) Thin film transistor (TFT) with structured gate insulator
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
US10886409B2 (en) Display backplate and fabrication method thereof, display panel and display device
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
US20200381524A1 (en) Thin film transistor, method of manufacturing the same and display device
US8294150B2 (en) Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device
US11195863B2 (en) Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same
KR20160059003A (ko) 유기 발광 표시 장치 및 그 제조 방법
US10483296B2 (en) TFT and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
CN107302030B (zh) 显示设备
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
TWI489191B (zh) 畫素結構及薄膜電晶體
US10784287B2 (en) TFT substrate and manufacturing method thereof
CN113270427A (zh) 一种显示基板及其制备方法、显示面板
CN215896392U (zh) 一种显示基板、显示面板
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
US20150311344A1 (en) Thin-film field effect transistor, driving method thereof, array substrate, display device, and electronic product
KR102224457B1 (ko) 표시장치와 그 제조 방법
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
WO2011104938A1 (ja) 回路基板の製造方法、回路基板及び表示装置
CN217444394U (zh) 驱动背板及显示面板
CN114156290A (zh) 驱动背板及显示面板
CN111223886A (zh) 显示屏及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant