CN203553169U - 薄膜晶体管阵列基板和包括该基板的显示设备 - Google Patents

薄膜晶体管阵列基板和包括该基板的显示设备 Download PDF

Info

Publication number
CN203553169U
CN203553169U CN201320347984.1U CN201320347984U CN203553169U CN 203553169 U CN203553169 U CN 203553169U CN 201320347984 U CN201320347984 U CN 201320347984U CN 203553169 U CN203553169 U CN 203553169U
Authority
CN
China
Prior art keywords
conductive layer
contact hole
layer
electrode
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201320347984.1U
Other languages
English (en)
Inventor
李元世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN203553169U publication Critical patent/CN203553169U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

公开了一种薄膜晶体管阵列基板和包括该基板的显示设备。该薄膜晶体管（TFT）阵列基板包括：第一导电层，选自TFT的有源层、栅电极、源电极和漏电极；第二导电层，位于与第一导电层不同的层中；以及连接节点，将第一导电层联接至第二导电层。这里，TFT阵列基板具有由第一接触孔和第二接触孔形成的节点接触孔，第一接触孔位于第一导电层中，并且第二接触孔位于第二导电层中，第二接触孔是与第一接触孔一体的并且不通过绝缘层与第一接触孔分离，并且连接节点的至少一部分位于节点接触孔中。

Description

薄膜晶体管阵列基板和包括该基板的显示设备
技术领域
本实用新型的方面涉及薄膜晶体管阵列基板和包括该薄膜晶体管阵列基板的显示设备。 
背景技术
诸如有机发光显示设备和液晶显示设备之类的显示设备可以包括薄膜晶体管（TFT）、电容器以及联接TFT和电容器的导线。 
显示设备可以通过在基板上形成TFT、电容器和导线的精细图案来制造，并且显示设备通过TFT、电容器和导线之间的复杂连接来操作。 
随着对紧凑和高分辨率显示器的需求增加，越来越期望显示设备中包含的TFT、电容器和导线之间的高效空间布置和连接结构。 
实用新型内容
本实用新型的一个或多个实施例包括具有高效的空间布置和连接结构的薄膜晶体管阵列基板和包括该薄膜晶体管阵列基板的显示设备。 
根据本实用新型的方面，提供一种薄膜晶体管（TFT）阵列基板，该薄膜晶体管（TFT）阵列基板包括：第一导电层，选自TFT的有源层、栅电极、源电极和漏电极；第二导电层，位于与所述第一导电层不同的层中；以及连接节点，将所述第一导电层联接至所述第二导电层。这里，所述TFT阵列基板具有由第一接触孔和第二接触孔形成的节点接触孔，所述第一接触孔位于所述第一导电层中，并且所述第二接触孔位于所述第二导电层中，所述第二接触孔是与所述第一接触孔一体的并且不通过绝缘层与所述第一接触孔分离，并且所述连接节点的至少一部分位于所述节点接触孔中。 
所述连接节点可以位于与所述第一导电层和所述第二导电层不同的层中。 
所述第一导电层和所述第二导电层可以在所述节点接触孔所在的区域处部分重叠。 
根据本实用新型的一个或多个实施例，所述绝缘层的边沿不位于所述第一接触孔和所述第二接触孔之间。 
所述第一导电层或所述第二导电层可以位于与所述有源层相同的层中。 
所述第一导电层或所述第二导电层可以包括与所述有源层相同的材料。 
所述绝缘层可以包括：第一绝缘层，位于所述第一导电层与所述第二导电层之间；以及第二绝缘层，位于所述连接节点与所述第一导电层或所述第二导电层中较上面的导电层之间。所述第二绝缘层可以不位于所述第一导电层和所述第二导电层在所述节点接触孔所在的区域处部分重叠的区域。 
根据本实用新型的另一实施例，一种显示设备包括：多个像素，每个像素包括联接至多条导线并且包括至少一个TFT和至少一个电容器的像素电路、以及联接至所述像素电路的显示器件；第一导电层，位于所述像素中并且选自TFT的有源层、栅电极、源电极和漏电极；第二导电层，位于所述像素中，与所述第一导电层部分重叠并且位于与所述第一导电层不同的层中；以及连接节点，联接所述第一导电层和所述第二导电层。这里，所述显示设备具有由第一接触孔和第二接触孔形成的节点接触孔，所述第一接触孔位于所述第一导电层中，并且所述第二接触孔位于所述第二导电层中，所述第二接触孔是与所述第一接触孔一体的并且不通过绝缘层与所述第一接触孔分离，并且所述连接节点的至少一部分位于所述节点接触孔中。 
所述连接节点可以位于与所述第一导电层和所述第二导电层不同的层中。 
所述第一导电层和所述第二导电层可以在所述节点接触孔所在的区域处部分重叠。 
根据本实用新型的一个或多个实施例，所述绝缘层的边沿不位于所述第一接触孔和所述第二接触孔之间。 
所述第二导电层可以包括电容器的电极。 
所述第二导电层可以包括从所述多条导线延伸的层。 
所述连接节点可以位于与所述多条导线中向所述像素电路提供数据信号的数据导线相同的层上。 
所述第一导电层或所述第二导电层可以位于与所述有源层相同的层中。所述第一导电层或所述第二导电层可以包括与所述有源层相同的材料。所述第一导电层或所述第二导电层可以包括掺杂的多晶硅。 
所述绝缘层可以包括：第一绝缘层，位于所述第一导电层与所述第二导电层之间；以及第二绝缘层，位于所述连接节点与所述第一导电层和所述第二导电层中较上面的导电层之间的第二绝缘层。所述第二绝缘层可以不位于所述第一导电层和所述第二导电层在所述节点接触孔所在的区域处部分重叠的区域。 
所述显示器件可以包括有机发光二极管（OLED），所述有机发光二极管（OLED） 包括第一电极、第二电极以及在所述第一电极和所述第二电极之间的发光层。 
在所述OLED和所述连接节点之间可以有平坦化层。 
根据本实用新型的又一实施例，一种显示设备包括：多个像素，每个像素包括联接至多条导线并且包括至少一个TFT和至少一个电容器的像素电路、以及联接至所述像素电路的显示器件；第一导电层，位于所述多个像素中；第二导电层，位于所述像素中、与所述第一导电层部分重叠并且位于与所述第一导电层不同的层中；以及连接节点，将所述第一导电层联接至所述第二导电层。这里，所述显示设备具有由第一接触孔和第二接触孔形成的节点接触孔，所述第一接触孔位于所述第一导电层中，并且所述第二接触孔位于所述第二导电层中，所述第二接触孔是与所述第一接触孔一体的并且不通过绝缘层与所述第一接触孔分离，并且所述连接节点的至少一部分位于所述节点接触孔中。 
所述第一导电层可以选自所述至少一个TFT的有源层、栅电极、源电极和漏电极。 
所述显示器件可以包括OLED，所述OLED包括第一电极、第二电极以及在所述第一电极和所述第二电极之间的发光层。 
在所述OLED和所述连接节点之间可以有平坦化层。 
附图说明
从下面参照附图对本实用新型实施例的详细描述中，本实用新型的上述及其它特征和方面将变得更加明显，附图中： 
图1是根据本实用新型第一实施例的有机发光显示（OLED）设备的像素的示意平面图； 
图2是从图1的线A-A′截取的示意截面图； 
图3是图1的像素的电路图； 
图4是图1的像素的截面图； 
图5是根据第一对比示例的有机发光显示设备的像素的示意平面图； 
图6是图5的线B-B′的示意截面图； 
图7是根据本实用新型第二实施例的有机发光显示设备的像素的示意平面图； 
图8是图7的线C-C′的示意截面图； 
图9是图7的像素的电路图； 
图10是图7的像素的截面图； 
图11是根据第二对比示例的有机发光显示设备的像素的示意平面图；以及 
图12是图11的线D-D′的示意截面图。 
具体实施方式
在下面的详细描述中，仅示出和描述本实用新型的特定示例性实施例。如本领域技术人员将认识到的，可以以各种不同方式修改所描述的实施例，只要所有方式均不背离本实用新型的精神或范围。因此，附图和描述在本质上应被认为是示例性的而非限制性的。 
在整个说明书中，相同的附图标记代表相同的元件。在各个实施例中，具有相同构造的元件在第一实施例中通过使用相同的附图标记代表性地描述，而与第一实施例中描述的构造不同的构造在其它实施例中描述。 
附图中示出的元件的尺寸和厚度是为了描述方便的目的，因此本实用新型不一定局限于此。为了清楚起见，层和区域的厚度可以在附图中扩大。当诸如层、膜、区域或板之类的元件被提及位于另一元件“上”时，该元件可以直接位于另一元件上，或者一个或多个中间元件可以在该元件与另一元件之间插入。此外，当一元件被提及“联接（例如电联接或连接）”至另一元件时，其可以直接联接至另一元件，或者可以通过将一个或多个中间元件插入二者之间而间接联接至另一元件。 
在此整个说明书中，除非明确描述为相反，否则词语“包括”及诸如“包含”或“含有”之类的变体应被理解为指包括所声明的元件，但不排除任何其它元件。此外，在此整个说明书中，术语“上”包含上和下两个方位，而不必包含相对于重力方向的朝上方位。 
虽然附图中图示出具有2Tr-1Cap结构的有源矩阵（AM）有机发光显示（OLED）设备和具有6Tr-2Cap结构的AMOLED设备，但是本实用新型不局限于此，其中2Tr-1Cap结构在单个像素中包括两个薄膜晶体管（TFT）和一个电容器，而6Tr-2Cap结构包括六个TFT和两个电容器。因此，OLED设备可以在单个像素中包括多个TFT和一个或多个电容器，并且可以具有多种结构，在这些结构中附加地形成导线或者省略已有导线。关于此点，像素指用来显示图像的最小单元。OLED设备通过多个像素显示图像。 
现在将参照图1至图4描述根据本实用新型第一实施例的OLED设备。 
图1是根据本实用新型第一实施例的OLED设备的像素的示意平面图。图2是从图1的线A-A′截取的示意截面图。图3是图1的像素的电路图。图4是图1的像素的截面图。 
如图1至图4中所示，根据本实用新型第一实施例的有机发光显示设备的像 素100包括两个TFT和一个电容器。 
像素100包括有机发光器件（OLED）和像素电路150，有机发光器件（OLED）联接在第一电源ELVDD和第二电源ELVSS之间，像素电路150联接在第一电源ELVDD和OLED之间并且控制向OLED供应的驱动电源。 
OLED的阳电极EL1联接至驱动电源线ELVDDL，驱动电源线ELVDDL经由像素电路150联接至第一电源ELVDD。OLED的阴电极EL2联接至第二电源ELVSS。当从第一电源ELVDD通过像素电路150供应驱动电源并且从第二电源ELVSS供应公共电源时，OLED以与流经OLED的驱动电流对应的亮度发光。 
像素电路150可以包括第一TFT T1、第二TFT T2和第一电容器C1。 
第一TFT T1联接在驱动电源线ELVDDL和OLED之间，并且在像素100的发光时段期间从第一电源ELVDD向OLED供应与数据信号对应的驱动电源。也就是说，第一TFT T1充当像素100的驱动晶体管。第一TFT T1包括第一有源层A1、第一栅电极G1、第一源电极S1和第一漏电极D1。 
第一有源层A1可以包括多晶硅，并且可以包括掺有掺杂材料的源区和漏区以及位于源区和漏区之间的沟道区。第一有源层A1位于缓冲层BU和栅绝缘层GI之间，缓冲层BU和栅绝缘层GI在（例如形成在）基板SUB上。 
第一TFT T1的第一栅电极G1位于（或者布置在）栅绝缘层GI和层间绝缘层ILD之间。第一栅电极G1可以通过节点接触孔NODCNT中的（例如在节点接触孔NODCNT中形成的）连接节点CNOD联接至第一电容器C1的与第一栅电极G1相邻的第一电容器电极CE1。第一TFT T1的第一源电极S1可以联接至驱动电源线ELVDDL，并且第一TFT T1的第一漏电极D1可以联接至OLED的阳电极EL1。 
第二TFT T2联接在数据线DAm和第一TFT T1之间，并且在从扫描线SCn提供扫描信号时将从数据线DAm提供的数据信号传送至像素100的内部。也就是说，第二TFT T2充当像素100的开关晶体管。第二TFT T2包括第二有源层A2、第二栅电极G2、第二源电极S2和第二漏电极D2。 
第二有源层A2可以包括多晶硅，并且可以包括掺有掺杂材料的源区和漏区以及位于源区和漏区之间的沟道区。第二有源层A2位于缓冲层BU和栅绝缘层GI之间，缓冲层BU和栅绝缘层GI形成在基板SUB上。 
第二TFT T2的第二栅电极G2可以联接至扫描线SCn，并且可以位于与第一TFT T1的第一栅电极G1和扫描线SCn所在（例如被布置在）的层相同的层上。也就是说，栅绝缘层GI可以位于第二TFT T2的第二栅电极G2和第二有源层A2 之间。第二TFT T2的第二源电极S2可以联接至数据线DAm。第二TFT T2的第二漏电极D2可以联接至第一TFT T1的第一栅电极G1。 
虽然根据本实用新型第一实施例的有机发光显示设备的第一TFT T1的第一源电极S1和第一漏电极D1以及第二TFT T2的第二源电极S2和第二漏电极D2分别形成在与第一有源层A1和第二有源层A2不同的层中，但是本实用新型的实施例不局限于此。例如，根据本实用新型另一实施例的有机发光显示设备的第一TFT T1的第一源电极S1和第一漏电极D1以及第二TFT T2的第二源电极S2和第二漏电极D2可以分别形成在与第一有源层A1和第二有源层A2相同的层中。 
第一电容器C1可以用来在数据编程时段期间存储向像素100内部提供的数据信号，可以针对帧维持（或存储）数据信号，并且可以联接至第一电源ELVDD和第一TFT T1的第一栅电极G1。也就是说，第一电容器C1可以充当存储电容器。第一电容器C1包括第一电容器电极CE1和第二电容器电极CE2。 
根据本实用新型的实施例，第一电容器电极CE1通过形成在节点接触孔NODCNT中的连接节点CNOD联接至以上所述的第一TFT T1的第一栅电极G1。第一电容器电极CE1位于（例如布置在）与第一有源层A1和第二有源层A2相同的层上。此外，第一电容器电极CE1可以由掺有掺杂材料的多晶硅形成。 
第一电容器C1的第二电容器电极CE2可以联接至驱动电源线ELVDDL。 
第一TFT T1的第一漏电极D1通过通孔VIA联接至OLED。 
OLED包括阳电极EL1、发光层EL和阴电极EL2，阳电极EL1位于（例如布置在）第一漏电极D1上（平坦化层PL介于阳电极EL1和第一漏电极D1的至少一部分之间）并且通过通孔VIA联接至第一漏电极D1，阴电极EL2联接至第二电源ELVSS。发光层EL的位置可以由像素限定层PDL限定。阴电极EL2可以位于（例如布置在）像素限定层PDL上。 
参照图1和图2，栅绝缘层GI位于第一电容器C1的第一电容器电极CE1和第一TFT T1的第一栅电极G1之间，并且层间绝缘层ILD位于第一TFT T1的第一栅电极G1的至少一部分和连接节点CNOD的至少一部分之间。 
第一电容器C1的第一电容器电极CE1通过栅绝缘层GI和层间绝缘层ILD中（例如形成在栅绝缘层GI和层间绝缘层ILD中）的第一接触孔CNT1联接至连接节点CNOD。第一TFT T1的第一栅电极G1通过层间绝缘层ILD中（例如形成在层间绝缘层ILD中）的第二接触孔CNT2联接至连接节点CNOD。也就是说，虽然第一电容器C1的第一电容器电极CE1和第一TFT T1的第一栅电极G1位于（例如形成在）不同的层中，但是它们通过相同的连接节点CNOD彼此联接。 
根据本实用新型的一个或多个实施例，第一接触孔CNT1和第二接触孔CNT2不通过栅绝缘层GI或层间绝缘层ILD彼此分离，而是形成一个统一的节点接触孔NODCNT。也就是说，节点接触孔NODCNT是在没有栅绝缘层GI或层间绝缘层ILD的边沿的情况下一体地形成的。 
第一电容器C1的第一电容器电极CE1和第一TFT T1的第一栅电极G1可以包括位于节点接触孔NODCNT所在的区域处的部分重叠区OL。根据本实用新型的一个或多个实施例，层间绝缘层ILD不形成在部分重叠区OL中。 
可替代地，如果形成节点接触孔NODCNT的第一接触孔CNT1和第二接触孔CNT2是分离的，则绝缘层被形成作为第一接触孔CNT1和第二接触孔CNT2之间的边沿。然而，由于根据本实用新型实施例的第一接触孔CNT1和第二接触孔CNT2不是彼此分离的而是相反地一体形成的，所以在第一接触孔CNT1和第二接触孔CNT2之间不形成边沿，这降低了在设计像素时用于形成边沿的设计余量，因此使空间利用最大化。这种减小的空间可以用来增大电容器的面积，从而实现高分辨率像素设计。 
现在将描述根据第一对比示例的有机发光显示设备。图5是根据第一对比示例的有机发光显示设备的像素100_C的示意平面图。图6是图5的线B-B′的示意截面图。 
参照图5和图6，尽管有机发光显示设备的像素100_C与本实用新型第一实施例一样包括两个TFT T1和T2以及一个电容器C1，但是节点接触孔NODCNT中存在差异。现在将描述节点接触孔NODCNT在第一实施例和第一对比示例之间的差异。 
在第一对比示例中，第一电容器C1的第一电容器电极CE1和第一TFT T1的第一栅电极G1不重叠，而是彼此分离。 
第一电容器C1的第一电容器电极CE1通过第一接触孔CNT1联接至连接节点CNOD，第一接触孔CNT1位于栅绝缘层GI和层间绝缘层ILD中。 
栅绝缘层GI位于第一TFT T1的第一有源层A1和第一栅电极G1之间。层间绝缘层ILD位于第一栅电极G1和连接节点CNOD之间。第一栅电极G1通过第二接触孔CNT2联接至连接节点CNOD，第二接触孔CNT2位于层间绝缘层ILD中。 
在第一对比示例中，与上面描述的第一实施例不同，第一接触孔CNT1和第二接触孔CNT2不统一成一个接触孔，而相反，边沿BK位于第一接触孔CNT1和第二接触孔CNT2之间，并且位于第一栅电极G1和栅绝缘层GI上，使得节点接触孔NODCNT的部分被边沿BK分离。因此，设计余量可能被分配以形成绝缘 层作为第一接触孔CNT1和第二接触孔CNT2之间的边沿BK，并且空间利用可能在设计像素时被限制。因此，由于空间限制，电容器的大面积不能被设计，这对高分辨率像素设计是不利的。 
现在将参照图7至图10描述根据本实用新型第二实施例的有机发光显示设备。 
图7是根据本实用新型第二实施例的有机发光显示设备的像素200的示意平面图。图8是图7的线C-C′的示意截面图。图9是图7的像素200的电路图。图10是图7的像素200的截面图。 
参照图7至图10，根据本实用新型第二实施例的有机发光显示设备的像素200包括六个TFT和两个电容器。 
像素电路250包括第一TFT T1、第二TFT T2、第三TFT T3、第四TFT T4、第五TFT T5、第六TFT T6、第一电容器C1和第二电容器C2。 
第一TFT T1联接在驱动电源线ELVDDL和OLED之间，并且在像素200的发光时段期间从第一电源ELVDD向OLED供应与数据信号对应的驱动电源。也就是说，第一TFT T1充当像素200的驱动晶体管。第一TFT T1包括第一有源层A1、第一栅电极G1、第一源电极S1和第一漏电极D1。 
第一TFT T1的第一有源层A1可以包括多晶硅，并且可以包括掺有掺杂材料的源区和漏区以及位于源区和漏区之间的沟道区。第一有源层A1可以位于缓冲层BU和栅绝缘层GI之间，缓冲层BU和栅绝缘层GI形成在基板SUB上。 
第一TFT T1的第一栅电极G1可以联接至第一电容器C1的第一电容器电极CE1，并且可以位于（例如布置在）与第一扫描线SCn、第二扫描线SCn-1和初始化电源线Vinit相同的层上。第一TFT T1的第一源电极S1可以经由第五晶体管TFT T5联接至驱动电源线ELVDDL。第一TFT T1的第一漏电极D1可以经由第六TFT T6联接至OLED。 
第二TFT T2可以联接在数据线DAm和第一TFT T1之间，并且可以在从第一扫描线SCn提供扫描信号时将从数据线DAm提供的数据信号传送至像素200的内部。也就是说，第二TFT T2充当像素200的开关晶体管。第二TFT T2包括第二有源层A2、第二栅电极G2、第二源电极S2和第二漏电极D2。 
第二TFT T2的第二有源层A2可以包括多晶硅，并且可以包括掺有掺杂材料的源区和漏区以及位于源区和漏区之间的沟道区。第二有源层A2可以位于缓冲层BU和栅绝缘层GI之间，缓冲层BU和栅绝缘层GI可以位于基板SUB上。第二TFT T2的第二栅电极G2可以联接至第一扫描线SCn。第二TFT T2的第二源电极 S2可以联接至数据线DAm。第二TFT T2的第二漏电极D2可以联接至第一TFT T1的第一源电极S1。 
如图9中所示，第三TFT T3联接在第一TFT T1的第一漏电极D1和第一栅电极G1之间，并且在向像素200的内部提供数据信号时通过将第一TFT T1二极管连接来补偿第一TFT T1的阈值电压。也就是说，第三TFT T3充当像素200的补偿晶体管。第三TFT T3包括第三有源层A3、第三栅电极G3、第三源电极S3和第三漏电极D3。 
第三TFT T3的第三有源层A3可以包括多晶硅，并且可以包括掺有掺杂材料的源区和漏区以及位于源区和漏区之间的沟道区。第三有源层A3可以位于缓冲层BU和栅绝缘层GI之间，缓冲层BU和栅绝缘层GI位于基板SUB上。第三TFT T3的第三栅电极G3可以联接至第一扫描线SCn。第三TFT T3的第三源电极S3可以联接至第一TFT T1的第一漏电极D1。第三TFT T3的第三漏电极D3可以联接至第一TFT T1的第一栅电极G1。 
根据本实用新型的第二实施例，第四TFT T4联接在初始化电源线Vinit和第一TFT T1的第一栅电极G1之间；当在数据编程时段（在此时段数据信号被输入像素200中）之前的初始化时段期间从第二扫描线SCn-1提供扫描信号时，第四TFT T4将从初始化电源线Vinit供应的初始化电源传送至像素200的内部，使得在数据编程时段期间可以将数据信号平滑地提供至像素200的内部；以及第四TFTT4初始化第一TFT T1。也就是说，第四TFT T4充当像素200的开关晶体管。第四TFT T4包括第四有源层A4、第四栅电极G4、第四源电极S4和第四漏电极D4。第四有源层A4可以包括多晶硅，并且可以包括掺有掺杂材料的源区和漏区以及位于源区和漏区之间的沟道区。第四有源层A4可以位于缓冲层BU和栅绝缘层GI之间，缓冲层BU和栅绝缘层GI位于基板SUB上。第四TFT T4的第四栅电极G4可以联接至第二扫描线SCn-1。第四TFT T4的第四源电极S4可以通过经由节点接触孔NODCNT联接的连接节点CNOD联接至初始化电源线Vinit。第四TFT T4的第四源电极S4位于与第一有源层A1至第六有源层A6相同的层上。第四TFT T4的第四源电极S4可以由掺有掺杂材料的多晶硅形成。第四TFT T4的第四漏电极D4可以联接至第一TFT T1的第一栅电极G1。 
在本实用新型的第二实施例中，第五TFT T5联接在驱动电源线ELVDDL和第一TFT T1之间，在像素200的非发光时段期间阻挡第一电源ELVDD和第一TFT T1之间的连接，并且在像素200的发光时段期间将第一电源ELVDD联接至第一TFT T1。也就是说，第五TFT T5充当像素200的开关晶体管。第五TFT T5包括 第五有源层A5、第五栅电极G5、第五源电极S5和第五漏电极D5。 
第五有源层A5可以包括多晶硅，并且可以包括掺有掺杂材料的源区和漏区以及位于源区和漏区之间的沟道区。第五有源层A5可以位于缓冲层BU和栅绝缘层GI之间，缓冲层BU和栅绝缘层GI位于基板SUB上。第五TFT T5的第五栅电极G5可以联接至发光控制线En。第五TFT T5的第五源电极S5可以联接至驱动电源线ELVDDL。第五TFT T5的第五漏电极D5可以联接至第一TFT T1的第一源电极S1。 
第六TFT T6联接在第一TFT T1和OLED之间，在像素200的非发光时段期间阻挡第一TFT T1和OLED之间的连接，并且在像素200的发光时段期间将第一TFT T1联接至OLED。也就是说，第六TFT T6充当像素200的开关晶体管。第六TFT T6包括第六有源层A6、第六栅电极G6、第六源电极S6和第六漏电极D6。 
第六有源层A6可以包括多晶硅，并且可以包括掺有掺杂材料的源区和漏区以及位于源区和漏区之间的沟道区。第六有源层A6可以位于缓冲层BU和栅绝缘层GI之间，缓冲层BU和栅绝缘层GI位于基板SUB上。第六TFT T6的第六栅电极G6可以联接至发光控制线En。第六TFT的第六源电极S6可以联接至第一TFT T1的第一漏电极D1。第六TFT T6的第六漏电极D6可以联接至OLED的阳电极。 
虽然根据本实用新型第二实施例的有机发光显示设备（如图7所示）的第二TFT T2的第二源电极S2、第四TFT T4的第四源电极S4和第五TFT T5的第五源电极S5分别形成在与第二有源层A2、第四有源层A4和第五有源层A5不同的层中，但是这不意味着第二源电极S2、第四源电极S4和第五源电极S5不可以分别选择性地形成在与第二有源层A2、第四有源层A4和第五有源层A5相同的层中。也就是说，第二源电极S2、第四源电极S4和第五源电极S5可以分别选择性地形成在与第二有源层A2、第四有源层A4和第五有源层A5相同的层中。 
当分别选择性地形成在与第二有源层A2、第四有源层A4和第五有源层A5相同的层中的第二源电极S2、第四源电极S4和第五源电极S5通过接触孔联接至形成在与第二有源层A2、第四有源层A4和第五有源层A5不同的层中的导电层时，导电层可以包括（或者形成或者限定）第二源电极S2、第四源电极S4和第五源电极S5。 
例如，在图7和图8中。虽然第四源电极S4位于与第四有源层A4相同的层中并且通过节点接触孔NODCNT联接至位于与第四有源层A4不同的层中的连接节点CNOD，但是连接节点CNOD的一部分包括（或形成或限定）图10中的第四源电极S4，因为连接节点CNOD和形成在第四有源层A4中的第四源电极S4彼此 电连接并且在功能上彼此相同。 
在本实用新型的第二实施例中，第一电容器C1用来在数据编程时段期间存储向像素200内部提供的数据信号以及用来针对帧维持数据信号，并且联接在驱动电源线ELVDDL（驱动电源线ELVDDL联接至第一电源ELVDD）和第一TFT T1的第一栅电极G1（第一栅电极G1联接至初始化电源线Vinit）之间。也就是说，第一电容器C1充当存储电容器。第一电容器C1包括第一电容器电极CE1和第二电容器电极CE2。第一电容器C1的第一电容器电极CE1联接至第一TFT T1的第一栅电极G1（第一栅电极G1联接至初始化电源线Vinit）。第二电容器电极CE2联接至驱动电源线ELVDDL。 
第二电容器C2用来补偿由有机发光显示设备中的负载引起的电压降，并且联接在第一电容器C1的第一电容器电极C1和第一扫描线SCn之间。也就是说，当电流扫描信号的电压电平变化（例如在停止提供电流扫描信号时变化）时，第二电容器C2充当升压电容器，第二电容器C2通过因联接功能升高第一TFT T1的第一栅电极G1的电压对由有机发光显示设备中的负载引起的电压降进行补偿。第二电容器C2包括第三电容器电极CE3和第四电容器电极CE4。 
第二电容器C2的第三电容器电极CE3联接至第一电容器C1的第一电容器电极CE1。第二电容器C2的第四电容器电极CE4联接至第一扫描线SCn。 
OLED通过通孔VIA联接至第六TFT T6的第六漏电极D6。 
OLED包括阳电极EL1、发光层EL和阴电极EL2，阳电极EL1位于（例如布置在）第六漏电极D6上（平坦化层PL介于阳电极EL1和第六漏电极D6的至少一部分之间）并且通过通孔VIA联接至第六漏电极D6，阴电极EL2联接至第二电源ELVSS。发光层EL的位置可以由像素限定层PDL限定。阴电极EL2可以设置（例如布置）在像素限定层PDL上（例如覆盖像素限定层PDL）。 
参照图7和图8，栅绝缘层GI可以位于初始化电源线Vinit和第四TFT T4的第四源电极S4之间，并且层间绝缘层ILD可以位于初始化电源线Vinit和连接节点CNOD的一部分之间。 
根据本实用新型的第二实施例，初始化电源线Vinit通过形成在层间绝缘层ILD中的第一接触孔CNT1联接至连接节点CNOD。此外，第四TFT T4的第四源电极S4通过形成在栅绝缘层GI和层间绝缘层ILD中的第二接触孔CNT2联接至连接节点CNOD。也就是说，虽然初始化电源线Vinit和第四源电极S4可以形成在不同的层中，但是它们通过相同的连接节点CNOD彼此联接。 
关于这一点，第一接触孔CNT1和第二接触孔CNT2不通过栅绝缘层GI或层 间绝缘层ILD彼此分离，而是相反，形成一个统一的节点接触孔NODCNT。也就是说，节点接触孔NODCNT是在没有与栅绝缘层GI或层间绝缘层ILD相邻的边沿的情况下一体地形成的。 
初始化电源线Vinit和第四TFT T4的第四源电极S4具有位于形成节点接触孔NODCNT的区域处的部分重叠区OL。层间绝缘层ILD不形成在部分重叠区OL中。 
通过比较，如果第一接触孔CNT1和第二接触孔CNT2是分离的，则绝缘层被形成作为第一接触孔CNT1和第二接触孔CNT2之间的边沿。然而，由于根据本实用新型实施例的第一接触孔CNT1和第二接触孔CNT2不是彼此分离的而是相反一体地形成的，所以无边沿形成在第一接触孔CNT1和第二接触孔CNT2之间，这降低了在设计像素时的设计余量，从而使空间利用最大化（或增大）。这种减小的空间可以用来增大电容器的面积，从而实现高分辨率的像素设计。 
现在将描述根据第二对比示例的有机发光显示设备。图11是根据第二对比示例的有机发光显示设备的像素200_C的示意平面图。图12是图11的线D-D′的示意截面图。 
参照图11和图12，尽管有机发光显示设备的像素200_C与本实用新型第二实施例一样包括六个TFT T1至T6以及两个电容器C1和C2，但是节点接触孔NODCNT中存在差异。现在将描述节点接触孔NODCNT在第二实施例和第二对比示例之间的差异。 
在图11和图12的对比示例中，初始化电源线Vinit和第四TFT T4的第四源电极S4不重叠，而是彼此分离。初始化电源线Vinit通过形成在层间绝缘层ILD中的第一接触孔CNT1联接至连接节点CNOD。 
栅绝缘层GI和层间绝缘层ILD形成在第四TFT T4的第四源电极S4和连接节点CNOD之间。第四源电极S4通过形成在栅绝缘层GI和层间绝缘层ILD中的第二接触孔CNT2联接至连接节点CNOD。 
因此，与上面描述的本实用新型第二实施例不同，第一接触孔CNT1和第二接触孔CNT2不统一成一个接触孔，而相反，边沿BK位于第一接触孔CNT1和第二接触孔CNT2之间并且位于栅绝缘层GI和初始化电源线Vinit上，使得节点接触孔NODCNT被边沿BK分离（或分隔）。因此，设计余量可能被分配以形成绝缘层作为第一接触孔CNT1和第二接触孔CNT2之间的边沿BK，并且空间利用可能在设计像素时被限制。由于空间限制，电容器的大面积不能被设计，这对高分辨率像素设计是不利的。 
虽然一体化的节点接触孔NODCNT在上面描述的第一实施例中形成在第一栅电极G1和第一电容器电极CE1之间，并且一体化的节点接触孔NODCNT在上面描述的第二实施例中形成在第四源电极S4和初始化电源线Vinit之间，但是这些只是实施例的一部分，并且本实用新型不局限于此。因此，本实用新型可以应用于下面的情况中，即形成在不同层中的导电层如在以上实施例中描述的那样通过一体化的接触孔联接在相邻器件或导线之间。例如，第一导电层可以选自薄膜晶体管的有源层、栅电极、源电极和漏电极，并且第二导电层位于与第一导电层不同的层中。连接节点位于与多条导线中向像素电路提供数据信号的数据导线相同的层上。 
根据上面描述的本实用新型的薄膜晶体管阵列基板和包括薄膜晶体管阵列基板的显示设备，节点接触孔不通过绝缘层分离而是一体化形成，这与分离地形成节点接触孔相比可以减少设计余量，从而使空间利用最大化并且实现高分辨率像素设计。 
尽管参照本实用新型的示例性实施例具体示出并描述了本实用新型，但是本领域普通技人员将理解，可以在不背离由下面的权利要求和它们的等同物所限定的本实用新型的精神和范围的情况下，在此对本实用新型进行形式上和细节上的各种修改。 

Claims (26)

1.一种薄膜晶体管阵列基板，包括： 
第一导电层，选自薄膜晶体管的有源层、栅电极、源电极和漏电极； 
第二导电层，位于与所述第一导电层不同的层中；以及 
连接节点，将所述第一导电层联接至所述第二导电层， 
其中所述薄膜晶体管阵列基板具有由第一接触孔和第二接触孔形成的节点接触孔， 
所述第一接触孔位于所述第一导电层中；并且 
所述第二接触孔位于所述第二导电层中，所述第二接触孔是与所述第一接触孔一体的并且不通过绝缘层与所述第一接触孔分离，并且 
其中所述连接节点的至少一部分位于所述节点接触孔中。 
2.根据权利要求1所述的薄膜晶体管阵列基板，其中所述连接节点位于与所述第一导电层和所述第二导电层不同的层中。 
3.根据权利要求1所述的薄膜晶体管阵列基板，其中所述第一导电层和所述第二导电层在所述节点接触孔所在的区域处部分重叠。 
4.根据权利要求1所述的薄膜晶体管阵列基板，其中所述绝缘层的边沿不位于所述第一接触孔和所述第二接触孔之间。 
5.根据权利要求1所述的薄膜晶体管阵列基板，其中所述第一导电层或所述第二导电层位于与所述有源层相同的层中。 
6.根据权利要求5所述的薄膜晶体管阵列基板，其中所述第一导电层或所述第二导电层包括与所述有源层相同的材料。 
7.根据权利要求1所述的薄膜晶体管阵列基板，其中所述绝缘层包括： 
第一绝缘层，位于所述第一导电层与所述第二导电层之间；以及 
第二绝缘层，位于所述连接节点与所述第一导电层和所述第二导电层中较上面的导电层之间。 
8.根据权利要求7所述的薄膜晶体管阵列基板，其中所述第二绝缘层不位于所述第一导电层和所述第二导电层在所述节点接触孔所在的区域处部分重叠的区域。 
9.一种显示设备，包括： 
多个像素，每个像素包括： 
像素电路，联接至多条导线并且包括至少一个薄膜晶体管和至少一个电容器；和 
显示器件，联接至所述像素电路； 
第一导电层，位于所述像素中并且选自薄膜晶体管的有源层、栅电极、源电极和漏电极； 
第二导电层，位于所述像素中、与所述第一导电层部分重叠并且位于与所述第一导电层不同的层中；以及 
连接节点，联接所述第一导电层和所述第二导电层， 
其中所述显示设备具有由第一接触孔和第二接触孔形成的节点接触孔， 
所述第一接触孔位于所述第一导电层中；并且 
所述第二接触孔位于所述第二导电层中，所述第二接触孔是与所述第一接触孔一体的并且不通过绝缘层与所述第一接触孔分离，并且 
其中所述连接节点的至少一部分位于所述节点接触孔中。 
10.根据权利要求9所述的显示设备，其中所述连接节点位于与所述第一导电层和所述第二导电层不同的层中。 
11.根据权利要求9所述的显示设备，其中所述第一导电层和所述第二导电层在所述节点接触孔所在的区域处部分重叠。 
12.根据权利要求9所述的显示设备，其中所述绝缘层的边沿不位于所述第一接触孔和所述第二接触孔之间。 
13.根据权利要求9所述的显示设备，其中所述第二导电层包括所述电容器的电极。 
14.根据权利要求9所述的显示设备，其中所述第二导电层包括从所述多条导线延伸的层。 
15.根据权利要求9所述的显示设备，其中所述连接节点位于与所述多条导线中向所述像素电路提供数据信号的数据导线相同的层上。 
16.根据权利要求9所述的显示设备，其中所述第一导电层或所述第二导电层位于与所述有源层相同的层中。 
17.根据权利要求16所述的显示设备，其中所述第一导电层或所述第二导电层包括与所述有源层相同的材料。 
18.根据权利要求17所述的显示设备，其中所述第一导电层或所述第二导电层包括多晶硅。 
19.根据权利要求9所述的显示设备，其中所述绝缘层包括： 
第一绝缘层，位于所述第一导电层与所述第二导电层之间；以及 
第二绝缘层，位于所述连接节点与所述第一导电层和所述第二导电层中较上面的 导电层之间。 
20.根据权利要求19所述的显示设备，其中所述第二绝缘层不位于所述第一导电层和所述第二导电层在所述节点接触孔所在的区域处部分重叠的区域。 
21.根据权利要求19所述的显示设备，其中所述显示器件包括有机发光二极管，所述有机发光二极管包括第一电极、第二电极以及在所述第一电极和所述第二电极之间的发光层。 
22.根据权利要求21所述的显示设备，其中在所述有机发光二极管和所述连接节点之间有平坦化层。 
23.一种显示设备，包括： 
多个像素，每个像素包括： 
像素电路，联接至多条导线并且包括至少一个薄膜晶体管和至少一个电容器；和 
显示器件，联接至所述像素电路； 
第一导电层，位于所述多个像素中； 
第二导电层，位于所述像素中、与所述第一导电层部分重叠并且位于与所述第一导电层不同的层中；以及 
连接节点，将所述第一导电层联接至所述第二导电层， 
其中所述显示设备具有由第一接触孔和第二接触孔形成的节点接触孔， 
所述第一接触孔位于所述第一导电层中；并且 
所述第二接触孔位于所述第二导电层中，所述第二接触孔是与所述第一接触孔一体的并且不通过绝缘层与所述第一接触孔分离，并且 
其中所述连接节点的至少一部分位于所述节点接触孔中。 
24.根据权利要求23所述的显示设备，其中所述第一导电层选自所述至少一个薄膜晶体管的有源层、栅电极、源电极和漏电极。 
25.根据权利要求23所述的显示设备，其中所述显示器件包括有机发光二极管，所述有机发光二极管包括第一电极、第二电极以及在所述第一电极和所述第二电极之间的发光层。 
26.根据权利要求25所述的显示设备，其中在所述有机发光二极管和所述连接节点之间有平坦化层。 
CN201320347984.1U 2012-08-24 2013-06-18 薄膜晶体管阵列基板和包括该基板的显示设备 Expired - Lifetime CN203553169U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120093295A KR101434366B1 (ko) 2012-08-24 2012-08-24 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
KR10-2012-0093295 2012-08-24

Publications (1)

Publication Number Publication Date
CN203553169U true CN203553169U (zh) 2014-04-16

Family

ID=49033912

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201810360491.9A Active CN108538857B (zh) 2012-08-24 2013-06-18 薄膜晶体管阵列基板和包括该基板的显示设备
CN201320347984.1U Expired - Lifetime CN203553169U (zh) 2012-08-24 2013-06-18 薄膜晶体管阵列基板和包括该基板的显示设备
CN201310241332.4A Active CN103633146B (zh) 2012-08-24 2013-06-18 薄膜晶体管阵列基板和包括该基板的显示设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810360491.9A Active CN108538857B (zh) 2012-08-24 2013-06-18 薄膜晶体管阵列基板和包括该基板的显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310241332.4A Active CN103633146B (zh) 2012-08-24 2013-06-18 薄膜晶体管阵列基板和包括该基板的显示设备

Country Status (6)

Country Link
US (4) US9136316B2 (zh)
EP (2) EP2701195B1 (zh)
JP (2) JP6309723B2 (zh)
KR (1) KR101434366B1 (zh)
CN (3) CN108538857B (zh)
TW (1) TWI625852B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633146A (zh) * 2012-08-24 2014-03-12 三星显示有限公司 薄膜晶体管阵列基板和包括该基板的显示设备
CN106098728A (zh) * 2015-04-30 2016-11-09 三星显示有限公司 有机发光二极管显示器及其修复方法
CN107452757A (zh) * 2017-07-31 2017-12-08 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140029992A (ko) * 2012-08-31 2014-03-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
TWI559064B (zh) * 2012-10-19 2016-11-21 Japan Display Inc Display device
KR102034254B1 (ko) * 2013-04-04 2019-10-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10115739B2 (en) 2014-05-07 2018-10-30 Sony Corporation Display unit and electronic apparatus
KR102322014B1 (ko) 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102354377B1 (ko) * 2014-11-24 2022-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104599959A (zh) * 2014-12-24 2015-05-06 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及其结构
CN106157882B (zh) * 2015-04-24 2019-01-15 上海和辉光电有限公司 像素结构
KR102556027B1 (ko) * 2015-09-10 2023-07-17 삼성디스플레이 주식회사 디스플레이장치 및 이의 제조방법
TWI569426B (zh) * 2015-12-24 2017-02-01 財團法人工業技術研究院 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法
KR102606279B1 (ko) * 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102660292B1 (ko) * 2016-06-23 2024-04-24 삼성디스플레이 주식회사 박막 트랜지스터 패널 및 그 제조 방법
TWI726006B (zh) * 2016-07-15 2021-05-01 日商半導體能源研究所股份有限公司 顯示裝置、輸入輸出裝置、資料處理裝置
KR102391474B1 (ko) * 2017-05-30 2022-04-28 삼성디스플레이 주식회사 표시 장치
TWI630590B (zh) * 2017-07-05 2018-07-21 Industrial Technology Research Institute 畫素結構以及顯示面板
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN209912874U (zh) * 2019-08-05 2020-01-07 北京京东方技术开发有限公司 显示基板、显示装置
CN210110300U (zh) * 2019-08-16 2020-02-21 北京京东方技术开发有限公司 像素驱动电路、阵列基板和显示装置
WO2021081814A1 (zh) 2019-10-30 2021-05-06 京东方科技集团股份有限公司 阵列基板和显示装置
CN114250498B (zh) * 2020-09-25 2023-09-01 京东方科技集团股份有限公司 用于3d打印的阳极背板

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078109B2 (ja) * 1992-04-16 2000-08-21 宮崎沖電気株式会社 半導体装置の製造方法
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP2000267595A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 表示装置用アレイ基板の製造方法
JP3666305B2 (ja) * 1999-06-14 2005-06-29 セイコーエプソン株式会社 半導体装置、電気光学装置及び半導体装置の製造方法
KR20020036023A (ko) * 2000-11-07 2002-05-16 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판의 제조 방법
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2004349540A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7336336B2 (en) 2003-10-14 2008-02-26 Lg. Philips Co. Ltd. Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
WO2005059971A2 (en) * 2003-12-15 2005-06-30 Koninklijke Philips Electronics N.V. Active matrix pixel device with photo sensor
KR100615085B1 (ko) * 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
KR100637147B1 (ko) * 2004-02-17 2006-10-23 삼성에스디아이 주식회사 박막의 밀봉부를 갖는 유기 전계 발광 표시장치, 그제조방법 및 막 형성장치
JP3985804B2 (ja) * 2004-06-03 2007-10-03 セイコーエプソン株式会社 電気光学装置
KR101085137B1 (ko) 2004-12-23 2011-11-21 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
US7652291B2 (en) * 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR101115026B1 (ko) 2006-01-10 2012-03-06 삼성전자주식회사 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
JP5092306B2 (ja) * 2006-08-02 2012-12-05 ソニー株式会社 表示装置および画素回路のレイアウト方法
JP4259556B2 (ja) * 2006-09-13 2009-04-30 セイコーエプソン株式会社 電気光学装置および電子機器
JP5212683B2 (ja) * 2007-03-20 2013-06-19 カシオ計算機株式会社 トランジスタパネル及びその製造方法
KR100823199B1 (ko) * 2007-04-05 2008-04-18 삼성에스디아이 주식회사 유기 발광 표시 장치
JP2009037115A (ja) * 2007-08-03 2009-02-19 Sony Corp 半導体装置およびその製造方法、並びに表示装置
KR101443374B1 (ko) 2007-10-23 2014-09-30 엘지디스플레이 주식회사 정전기 방지 회로 및 이를 구비한 액정표시장치
US7786481B2 (en) 2008-08-26 2010-08-31 Lg Display Co., Ltd. Organic light emitting diode display and fabricating method thereof
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102150196B (zh) * 2009-09-08 2013-12-18 松下电器产业株式会社 显示面板装置以及其控制方法
KR101232736B1 (ko) 2009-10-01 2013-02-13 엘지디스플레이 주식회사 어레이 기판
KR101056233B1 (ko) 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
US8698153B2 (en) 2010-06-24 2014-04-15 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof
US20140151682A1 (en) 2010-07-15 2014-06-05 Sharp Kabushiki Kaisha Circuit board, display device, and process for production of circuit board
KR101762344B1 (ko) * 2010-07-27 2017-07-31 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR101296908B1 (ko) 2010-08-26 2013-08-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 이를 이용한 입체영상 표시장치
JP5682385B2 (ja) * 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633146A (zh) * 2012-08-24 2014-03-12 三星显示有限公司 薄膜晶体管阵列基板和包括该基板的显示设备
CN106098728A (zh) * 2015-04-30 2016-11-09 三星显示有限公司 有机发光二极管显示器及其修复方法
CN106098728B (zh) * 2015-04-30 2022-03-25 三星显示有限公司 有机发光二极管显示器及其修复方法
CN107452757A (zh) * 2017-07-31 2017-12-08 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN107452757B (zh) * 2017-07-31 2019-10-22 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置

Also Published As

Publication number Publication date
JP2014044421A (ja) 2014-03-13
US9136316B2 (en) 2015-09-15
US20180226436A1 (en) 2018-08-09
JP2018109787A (ja) 2018-07-12
EP4307377A2 (en) 2024-01-17
CN103633146A (zh) 2014-03-12
US20140054562A1 (en) 2014-02-27
CN108538857A (zh) 2018-09-14
US9941307B2 (en) 2018-04-10
US20150364505A1 (en) 2015-12-17
KR20140026196A (ko) 2014-03-05
JP6608475B2 (ja) 2019-11-20
CN103633146B (zh) 2018-05-18
US20220181360A1 (en) 2022-06-09
KR101434366B1 (ko) 2014-08-26
EP2701195A1 (en) 2014-02-26
TWI625852B (zh) 2018-06-01
EP2701195B1 (en) 2023-11-29
EP4307377A3 (en) 2024-04-03
US11264412B2 (en) 2022-03-01
CN108538857B (zh) 2023-07-28
JP6309723B2 (ja) 2018-04-11
TW201409682A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
CN203553169U (zh) 薄膜晶体管阵列基板和包括该基板的显示设备
US11991919B2 (en) Display device
US9123816B2 (en) Thin film transistor array substrate, organic light-emitting display device including the same, and method of manufacturing the organic light-emitting display device
US8823010B2 (en) Thin-film transistor array substrate and display device including the same
JP6849304B2 (ja) 有機発光表示装置およびその製造方法
US9209237B1 (en) Organic light-emitting display device
CN103489889A (zh) 有机发光二极管显示器
TW201624681A (zh) 薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置
KR101319319B1 (ko) 유기 전계발광소자

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20140416