JP4823478B2 - 発光装置の作製方法 - Google Patents

発光装置の作製方法 Download PDF

Info

Publication number
JP4823478B2
JP4823478B2 JP2003328942A JP2003328942A JP4823478B2 JP 4823478 B2 JP4823478 B2 JP 4823478B2 JP 2003328942 A JP2003328942 A JP 2003328942A JP 2003328942 A JP2003328942 A JP 2003328942A JP 4823478 B2 JP4823478 B2 JP 4823478B2
Authority
JP
Japan
Prior art keywords
film
light
electrode
insulating film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003328942A
Other languages
English (en)
Other versions
JP2005093396A5 (ja
JP2005093396A (ja
Inventor
舜平 山崎
真之 坂倉
雅晴 永井
豊 松田
恵子 斎藤
寿雄 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003328942A priority Critical patent/JP4823478B2/ja
Priority to US10/941,837 priority patent/US7306978B2/en
Priority to CNB2004100787653A priority patent/CN100405577C/zh
Publication of JP2005093396A publication Critical patent/JP2005093396A/ja
Publication of JP2005093396A5 publication Critical patent/JP2005093396A5/ja
Priority to US11/984,552 priority patent/US7737449B2/en
Application granted granted Critical
Publication of JP4823478B2 publication Critical patent/JP4823478B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3026Top emission
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3031Two-side emission, e.g. transparent OLEDs [TOLED]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/875Arrangements for extracting light from the devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する発光装置およびその作製方法に関する。例えば、有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
近年、自発光型の発光素子としてEL素子を有した発光装置の研究が活発化している。この発光装置は有機ELディスプレイ、又は有機発光ダイオードとも呼ばれている。これらの発光装置は、動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末(PDA)をはじめ、次世代ディスプレイとして大きく注目されている。
有機化合物を含む層を発光層とするEL素子は、有機化合物を含む層(以下、EL層と記す)が陽極と、陰極との間に挟まれた構造を有し、陽極と陰極とに電界を加えることにより、EL層からルミネッセンス(Electro Luminescence)が発光する。またEL素子からの発光は、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがある。
しかしながら、従来の有機化合物を含む層を発光層とする発光素子では、十分な輝度が得られなかった。
EL層で発生した光は、陽極側、或いは陰極側を表示面として取り出される。その際、さまざまな材料層や基板を通過する間に異なる材料層の界面で光が一部反射されてしまう。結果的には、素子外へ透過する光は、当初の発光の数十%が減少してしまい、輝度が低く抑えられてしまうという問題があった。
そこで、本出願人による特許文献1や特許文献2には、光の取り出し効率を向上させるための素子構造を提案している。
また、従来の有機化合物を含む層を発光層とする発光素子では、発光効率が低いために所望の輝度を得るための電流量が増加してしまい、消費電力が高くなってしまう。消費電力が高くなることは、素子寿命に大きく影響を与え、代表的には輝度の半減寿命が短くなり、素子の安定性に関して改善すべき課題を有していた。
特開2002−352950 特開2002−229482
本発明の課題は、発光効率(光の取り出し効率)が高く高輝度、且つ、低消費電力であり、且つ、安定性の高い発光装置およびその作製方法を提供することである。
本発明は、塗布法による耐熱性平坦化膜上に接して陽極となる透明導電膜を形成する。この透明導電膜を耐熱性平坦化膜の保護膜として用いる。例えば、TFTと接続するための接続電極の形成時において、透明導電膜をエッチングストッパーとして用いる。なお、TFTと接続するための接続電極の形成時において、耐熱性平坦化膜は透明導電膜で保護されている。また、透明導電膜をパターニングする際には、マスクで覆われない領域の耐熱性平坦化膜が若干エッチングされて凹凸が生じてしまうが、隔壁を形成する工程において塗布法により平坦化膜が形成されるため、凹凸が覆われる。
また、隔壁をパターニングする際には、マスクで覆われない透明導電膜の表面は多少エッチングされる。表面のみがエッチングされても耐熱性平坦化膜上に接して形成されているため、十分な平坦性を保っている。
また、隔壁と耐熱性平坦化膜は同一の材料を用いて、密着性を良好とするとともに、材料コストを低減することができる。また、間に異なる屈折率を有する膜を介さずに隔壁と耐熱性平坦化膜とを密接させることで界面の光反射が生じない構成とする。
また、本発明においては、TFTと接続するための接続電極の形成後に陽極を形成するのではないので、接続電極の段差による陽極のカバレッジ不良などが問題にならなくなる。
本発明では、安定性の高い発光装置とするため、少なくとも層間絶縁膜(平坦化膜を含む)、陽極、および該陽極の端部を覆う隔壁に化学的および物理的に安定な酸化珪素を含ませる、或いは酸化珪素を主成分とする材料で構成する。
具体的には、層間絶縁膜、および隔壁として、塗布法により得られる耐熱性平坦化膜を用いることが好ましい。層間絶縁膜、および隔壁の材料としては、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に水素、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いた塗布膜を用いる。焼成した後の膜は、アルキル基を含むSiOx膜と呼べる。このアルキル基を含むSiOx膜は、アクリル樹脂よりも高い光透過性を有しており、300℃以上の加熱処理にも耐えうるものである。
本発明において、塗布法による層間絶縁膜、および隔壁の形成方法は、まず、純水での洗浄を行った後、濡れ性を向上させるためにシンナープリウェット処理を行い、シリコン(Si)と酸素(O)との結合を有する低分子成分(前駆体)を溶媒に溶解させたワニスと呼ばれる液状原料を基板上にスピンコート法などにより塗布する。その後、ワニスを基板とともに加熱して溶媒の揮発(蒸発)と、低分子成分の架橋反応とを進行させることによって、薄膜を得ることができる。そして、塗布膜が形成された基板端面周辺部の塗布膜を除去する。また、隔壁を形成する場合には、所望の形状にするパターニングを行えばよい。また、膜厚は、スピン回転数、回転時間、ワニスの濃度および粘度によって制御する。
層間絶縁膜と隔壁とで同じ材料を用いることによって、塗布成膜装置やエッチング装置などの装置の共通化によるコストダウンが図れる。
通常、有機化合物を含む層を発光層とするEL素子は、陽極としてITO(インジウム・チン・オキサイド)を用いられる。しかし、ITOの屈折率は、約2前後と高い。そこで、本発明では、陽極として、酸化珪素(SiOx)を含む酸化インジウムスズ(以下、「ITSO」という。)や、窒化珪素(SiNx)をを含む酸化インジウムスズや、酸化窒化珪素(SiOxNy)を含む酸化インジウムスズを用いる。ITSOは、ベークを行ってもITOのように結晶化せず、アモルファス状態のままである。従って、ITSOは、ITOよりも平坦性が高く、有機化合物を含む層が薄くとも陰極とのショートが生じにくく、発光素子の陽極として適している。また、屈折率が約1.46前後である酸化珪素を含ませることによって陽極となるITSOの屈折率を変化させている。
加えて、ITSOを用いた発光素子は、ITOを用いた発光素子よりも効率(輝度/電流)が約1.5倍ほど優れている。
本明細書で開示する発明の構成は、
絶縁表面を有する基板上に薄膜トランジスタおよび発光素子を有する発光装置の作製方法であって、
絶縁表面を有する第1の基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成する工程と、
前記薄膜トランジスタにより反映する凸凹形状の上に耐熱性平坦化膜及び透明導電膜を形成する工程と、
前記耐熱性平坦化膜耐熱性平坦化膜及び透明導電膜を選択的に除去して、側面がテーパー形状を有し、且つ、前記ソース領域または前記ドレイン領域上方に位置する開口部と、テーパー形状を有する周縁部とを形成する工程と、
前記ゲート絶縁膜を選択的に除去して前記ソース領域または前記ドレイン領域に達するコンタクトホールを形成する工程と、
前記透明導電膜上に導電膜を形成する工程と、
前記透明導電膜をエッチングストッパーとして前記導電膜をエッチングして前記ソース領域または前記ドレイン領域に達する電極を形成する工程と、
前記電極と接する透明導電膜をパターニングして陽極を形成する工程と、
前記陽極の端部を覆う隔壁を形成する工程と、
前記陽極上に有機化合物を含む層を形成する工程と、
前記有機化合物を含む層上に陰極を形成する工程と、
前記発光素子の外周を囲むシール材で第2の基板を前記第1の基板に貼り合せて前記発光素子を封止する工程と、を有することを特徴とする発光装置の作製方法である。
また、上記構成において、前記耐熱性平坦化膜は、塗布法により形成されるアルキル基を含むSiOx膜であることを特徴としている。また、上記構成において、前記隔壁は、塗布法により形成されるアルキル基を含むSiOx膜であることを特徴としている。また、上記構成において、前記陽極は、SiOxを含むインジウム錫酸化物からなるターゲットを用いたスパッタ法で形成することを特徴としている。
また、上記作製方法により得られる構造も本発明の一つである。その発明の構成は、
陰極と、有機化合物を含む層と、陽極とを有する発光素子を複数有する発光装置であって、
発光素子はTFTと接続され、
該TFTと接続する陽極は耐熱性平坦化膜上に接して形成され、
透明導電膜からなる陽極の端部上に接してTFTのソース電極またはドレイン電極が形成され、
陽極とソース電極またはドレイン電極の接続部分を覆って隔壁が形成されていることを特徴とする発光装置である。
また、上記構成において、前記耐熱性平坦化膜と前記隔壁は、同じ材料からなっており、アルキル基を含むSiOx膜であることを特徴としている。
また、上記各構成において、前記発光装置は、アクティブマトリクス型、或いはパッシブマトリクス型のどちらにも適用することができる。
なお、発光素子(EL素子)は、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる有機化合物を含む層(以下、EL層と記す)と、陽極と、陰極とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明により作製される発光装置は、どちらの発光を用いた場合にも適用可能である。
EL層を有する発光素子(EL素子)は一対の電極間にEL層が挟まれた構造となっているが、EL層は通常、積層構造となっている。代表的には、「正孔輸送層/発光層/電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められている発光装置は殆どこの構造を採用している。
また、他にも陽極上に正孔注入層/正孔輸送層/発光層/電子輸送層、または正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層の順に積層する構造も良い。発光層に対して蛍光性色素等をドーピングしても良い。また、これらの層は、全て低分子系の材料を用いて形成しても良いし、全て高分子系の材料を用いて形成しても良い。また、無機材料を含む層を用いてもよい。なお、本明細書において、陰極と陽極との間に設けられる全ての層を総称してEL層という。したがって、上記正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層は、全てEL層に含まれる。
また、本発明の発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。ビデオ信号が定電圧のもの(CV)には、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に印加される電流が一定のもの(CVCC)とがある。また、ビデオ信号が定電流のもの(CC)には、発光素子に印加される電圧が一定のもの(CCCV)と、発光素子に印加される電流が一定のもの(CCCC)とがある。
また、本発明の発光装置において、静電破壊防止のための保護回路(保護ダイオードなど)を設けてもよい。
本明細書において、光の取り出し効率とは、素子の発光に対して素子の透明性基板正面から大気中に放出される発光の割合である。
また、TFT構造に関係なく本発明を適用することが可能であり、例えば、トップゲート型TFT、ボトムゲート型(逆スタガ型)TFT、または順スタガ型TFTに適用することが可能である。
また、発光素子と電気的に接続するTFTはpチャネル型TFTであっても、nチャネル型TFTであってもよい。pチャネル型TFTと接続させる場合は、陽極と接続させ、陽極上に正孔注入層/正孔輸送層/発光層/電子輸送層と順次積層した後、陰極を形成すればよい。また、nチャネル型TFTと接続させる場合は、陰極と接続させ、陰極上に電子輸送層/発光層/正孔輸送層/正孔注入層と順次積層した後、陽極を形成すればよい。
また、TFTの活性層としては、非晶質半導体膜、結晶構造を含む半導体膜、非晶質構造を含む化合物半導体膜などを適宜用いることができる。さらにTFTの活性層として、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいるセミアモルファス半導体膜(微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる)も用いることができる。セミアモルファス半導体膜は、少なくとも膜中の一部の領域には、0.5〜20nmの結晶粒を含んでおり、ラマンスペクトルが520cm-1よりも低波数側にシフトしている。また、セミアモルファス半導体膜は、X線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、セミアモルファス半導体膜は、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。セミアモルファス半導体膜の作製方法としては、珪化物気体をグロー放電分解(プラズマCVD)して形成する。珪化物気体としては、SiH4、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることが可。この珪化物気体をH2、又は、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲。圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHz。基板加熱温度は300℃以下でよく、好ましくは100〜250℃。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020cm-1以下とすることが望ましく、特に、酸素濃度は5×1019/cm3以下、好ましくは1×1019/cm3以下とする。なお、セミアモルファス半導体膜を活性層としたTFTの電界効果移動度μは、1〜10cm2/Vsecである。
本発明の発光素子では、発光効率を高めて消費電力を低くし、輝度の半減寿命を長くすることができる。加えて、素子の安定性および発光装置の信頼性を向上させることができる。
本発明の実施形態について、以下に説明する。
まず、基板10上に下地絶縁膜11を形成する。基板10側を表示面として発光を取り出す場合、基板10としては、光透過性を有するガラス基板や石英基板を用いればよい。また、処理温度に耐えうる耐熱性を有する光透過性のプラスチック基板を用いてもよい。また、基板10側とは逆の面を表示面として発光を取り出す場合、前述の基板の他にシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。ここでは基板10としてガラス基板を用いる。なお、ガラス基板の屈折率は1.55前後である。
下地絶縁膜11としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。ここでは下地膜として2層構造を用いた例を示すが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。なお、特に下地絶縁膜を形成しなくてもよい。
次いで、下地絶縁膜上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を第1のフォトマスクを用いて所望の形状にパターニングして形成する。この半導体層の厚さは25〜80nm(好ましくは30〜70nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。
また、非晶質構造を有する半導体膜の結晶化処理として連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。連続発振のレーザーを用いる場合には、出力10Wの連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、10〜2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
次いで、レジストマスクを除去した後、半導体層を覆う絶縁膜12を形成する。絶縁膜12はプラズマCVD法またはスパッタ法を用い、厚さを1〜200nmとする。好ましくは10nm〜50nmと薄くしてシリコンを含む絶縁膜の単層または積層構造で形成した後にマイクロ波によるプラズマを用いた表面窒化処理を行う。
このように膜厚の薄い絶縁膜をプラズマCVD法を用いる場合、成膜レートを遅くして薄い膜厚を制御性よく得る必要がある。例えば、RFパワーを100W、10kHz、圧力0.3Torr、N2Oガス流量400sccm、SiH4ガス流量1sccm、とすれば酸化珪素膜の成膜速度を6nm/minとすることができる。また、マイクロ波によるプラズマを用いた窒化処理は、マイクロ波源(2.45GHz)、および反応ガスである窒素ガスを用いて行う。
なお、絶縁膜12表面から離れるにつれて窒素濃度は減少する。これにより酸化珪素膜表面を高濃度に窒化できるだけでなく、酸化珪素膜と活性層の界面の窒素を低減し、デバイス特性の劣化を防ぐ。なお、窒化処理された表面を有する絶縁膜12はTFTのゲート絶縁膜となる。
次いで、絶縁膜12上に膜厚100〜600nmの導電膜を形成する。ここでは、スパッタ法を用い、TaN膜とW膜との積層からなる導電膜を形成する。なお、ここでは導電膜をTaN膜とW膜との積層としたが、特に限定されず、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。
次いで、第2のフォトマスクを用いてレジストマスクを形成し、ドライエッチング法またはウェットエッチング法を用いてエッチングを行う。このエッチング工程によって、導電膜をエッチングして、導電層14a、14b、15a、15bを得る。なお、導電層14a、14bはTFTのゲート電極となり、導電層15a、15bは端子電極となる。
次いで、レジストマスクを除去した後、第3のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないnチャネル型TFTを形成するため、半導体にn型を付与する不純物元素(代表的にはリン、またはAs)を低濃度にドープするための第1のドーピング工程を行う。レジストマスクは、pチャネル型TFTとなる領域と、導電層の近傍とを覆う。この第1のドーピング工程によって絶縁膜を介してスルードープを行い、低濃度不純物領域を形成する。一つの発光素子は、複数のTFTを用いて駆動させるが、pチャネル型TFTのみで駆動させる場合には、上記ドーピング工程は特に必要ない。また、同一基板上に画素部と駆動回路とを作りこむ場合、駆動回路はnチャネル型TFTとpチャネル型TFTとで構成されるCMOS回路を用いて形成すればよい。
次いで、レジストマスクを除去した後、第4のフォトマスクを用いてレジストマスクを新たに形成し、半導体にp型を付与する不純物元素(代表的にはボロン)を高濃度にドープするための第2のドーピング工程を行う。この第2のドーピング工程によって絶縁膜12を介してスルードープを行い、p型の高濃度不純物領域17、18を形成する。
次いで、第5のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないnチャネル型TFTを形成するため、半導体にn型を付与する不純物元素(代表的にはリン、またはAs)を高濃度にドープするための第3のドーピング工程を行う。第3のドーピング工程におけるイオンドープ法の条件はドーズ量を1×1013〜5×1015/cm2とし、加速電圧を60〜100keVとして行う。レジストマスクは、pチャネル型TFTとなる領域と、導電層の近傍とを覆う。この第3のドーピング工程によって絶縁膜12を介してスルードープを行い、n型の高濃度不純物領域を形成する。
この後、レジストマスクを除去し、水素を含む絶縁膜13を成膜した後、半導体層に添加された不純物元素の活性化および水素化を行う。水素を含む絶縁膜13は、PCVD法により得られる窒化酸化珪素膜(SiNO膜)を用いる。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。なお、水素を含む絶縁膜13は、層間絶縁膜の1層目であり、酸化珪素を含んでいる。
次いで、層間絶縁膜の2層目となる耐熱性平坦化膜16を形成する。耐熱性平坦化膜16としては、塗布法によって得られるシリコン(Si)と酸素(O)との結合で骨格構造が構成される絶縁膜を用いる。従って、層間絶縁膜の2層目にも酸化珪素が含まれている。
ここで、耐熱性平坦化膜16の形成手順を図5を用いて詳細に説明する。
まず、被処理基板の純水洗浄を行う。メガソニック洗浄を行ってもよい。次いで140℃のデハイドロベークを110秒行った後、水冷プレートによって120秒クーリングして基板温度の一定化を行う。次いで、図5(A)に示すスピン式の塗布装置に搬送して基板をセットする。
図5(A)はスピン式の塗布装置の断面模式図を示している。図5(A)において、1001はノズル、1002は基板、1003は塗布カップ、1004は塗布材料液を示している。ノズル1001からは塗布材料液が滴下される機構となっており、塗布カップ1003内に基板1002が水平に収納され、塗布カップごと全体が回転する機構となっている。また、塗布カップ1003内の雰囲気は圧力制御することができる機構となっている。
次いで、濡れ性を向上させるためにシンナーー(芳香族炭化水素(トルエンなど)、アルコール類、酢酸エステル類などを配合した揮発性の混合溶剤)などの有機溶剤によるプリウェット塗布を行う。シンナーを70ml滴下しながら基板をスピン(回転数100rpm)させてシンナーを遠心力で万遍なく広げた後、高速度でスピン(回転数450rpm)させてシンナーを振り切る。
次いで、シロキサン系ポリマーを溶媒(プロピレングリコールモノメチルエーテル(分子式:CH3OCH2CH(OH)CH3))に溶解させた液状原料に用いた塗布材料液をノズル1001から滴下しながら徐々にスピン(回転数0rpm→1000rpm)させて塗布材料液を遠心力で万遍なく広げる。シロキサンの構造により、例えば、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに分類することができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるPSB−K1、PSB−K31や触媒化成製塗布絶縁膜材料であるZRS-5PHが挙げられる。次いで、約30秒保持した後、再び徐々にスピン(回転数0rpm→1400rpm)させて塗布膜をレべリングする。
次いで、排気して塗布カップ1003内を減圧にし、減圧乾燥を1分以内で行う。
次いで、図5(A)に示すスピン式の塗布装置に備えられたエッジリムーバーによって、エッジ除去処理を行う。図5(B)には、基板1002の周辺に沿って平行移動する駆動手段を備えたエッジリムーバー1006が示されている。エッジリムーバー1006には、図5(C)に示したようなシンナー吐出ノズル1007が基板の一辺を挟むように併設されており、シンナーによって塗布膜1008の外周部を溶かし、液体およびガスを図中矢印方向に排出して基板端面周辺部の塗布膜を除去する。
次いで、110℃のベークを170秒行ってプリベークを行う。
次いで、スピン式の塗布装置から基板を搬出して冷却した後、さらに270℃、1時間の焼成を行う。こうして膜厚0.8μmの耐熱性平坦化膜16を形成する。得られた耐熱性平坦化膜16の平滑性をAFM(原子間力顕微鏡)測定したところ、10μm×10μmの範囲においてP−V値(Peak to Valley、高さの最大値と最小値の差分)は約5nm程度、Ra(表面平均粗さ)の値が0.3nm程度であった。
また、耐熱性平坦化膜16の焼成温度を変化させることによって透過率を変化させることができる。焼成温度条件(270℃、410℃)を振って膜厚0.8μmの耐熱性平坦化膜(アルキル基を含むSiOx膜)における透過率を図7に示し、屈折率を図8に示す。270℃に比べて焼成温度を410℃とした場合、透過率が向上している。また、焼成温度を410℃とすると屈折率が低下している。
また、インクジェット法により耐熱性平坦化膜16を形成してもよい。インクジェット法を用いた場合には材料液を節約することができる。
次いで、第1の電極となる透明導電膜20を全面に膜厚110nmで形成する。(図1(A))第1の電極となる透明導電膜20の材料として、ITSO(ITOに酸化珪素が2〜10重量%含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズ)を用いる。ITSOの他、酸化珪素を含み酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透光性酸化物導電膜などの透明導電膜を用いても良い。また、酸化珪素を含むATO(アンチモン・チン・オキサイド)の透明導電膜を用いても良い。また、平坦化膜上の全面に透明導電膜20が形成されており、CMP処理を行えば、さらに平坦性をあげることができる。
次いで、第6のマスク35を用いてITSO膜20および耐熱性平坦化膜16にコンタクトホールを形成すると同時に周縁部の耐熱性平坦化膜16を除去する。(図1(B))ここでは、絶縁膜13と選択比が取れる条件でエッチング(ウェットエッチングまたはドライエッチング)を行う。用いるエッチング用ガスに限定はないが、ここではCF4、O2、He、Arとを用いることが適している。CF4の流量を380sccm、O2の流量を290sccm、Heの流量を500sccm、Arの流量を500sccm、RFパワーを3000W、圧力を25Paとし、ドライエッチングを行う。なお、絶縁膜13上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。1回のエッチングでテーパー形状としてもよいし、複数のエッチングによってテーパー形状にしてもよい。ここでは、さらにCF4、O2、Heを用いて、CF4の流量を550sccm、O2の流量を450sccm、Heの流量を350sccm、RFパワーを3000W、圧力を25Paとする2回目のドライエッチングを行ってテーパー形状とする。耐熱性平坦化膜の端部におけるテーパー角θは、30°を越え75°未満とすることが望ましい。
次いで、第6のマスク35をそのままマスクとしてエッチングを行い、露呈している絶縁膜12、13を選択的に除去する。エッチング用ガスにCHF3とArを用いて絶縁膜12、13のエッチング処理を行う。なお、半導体層上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
次いで、第6のマスクを除去し、導電膜(TiN/Al−Si/TiN)を形成した後、第7のマスクを用いてエッチング(BCl3とCl2との混合ガスでのドライエッチング)を行い、配線21、22を形成する。この段階でTFTが形成される。(図1(C))このエッチング条件でのTiNのエッチング速度は約160nm/min、Al−Siのエッチング速度は、約260nm/minであるのに対して、透明導電膜(ITSO)のエッチング速度は約20nm/minであり、十分なエッチングストッパーとなる。なお、TFTのソース領域またはドレイン領域とコンタクトを取るためにTiNのN含有量は44%より少なくすることが好ましい。また、TiNは耐熱性平坦化膜16と密着性がよい材料の一つである。
また、このエッチングによってITSO膜表面におけるIn(インジウム)やSn(錫)の濃度を低減させて、ITSO膜表面におけるSiOxの割合を増加させることが好ましい。
次いで、第8のマスク36を用いて透明導電膜(膜厚約110nm)をエッチングして、第1の電極を形成する。このエッチングにより第8のマスク36および配線21と重ならない領域の透明導電膜が選択的に除去される。また、同時に第8のマスク36および配線21と重ならない領域の耐熱性平坦化膜16も表面、約100〜200nmがエッチングされる。このエッチングされた箇所は、後に、同じ材料で積層形成される隔壁によって埋められる。
次いで、マスクを除去した後、第9のマスク37を用いて第1の電極20の端部およびTFTを覆う絶縁物29(バンク、隔壁、障壁、土手などと呼ばれる)を形成する。(図1(E))
絶縁物29としては、塗布法により得られるSOG膜(例えば、アルキル基を含むSiOx膜)を膜厚0.8μm〜1μmの範囲で用いる。エッチングには、ドライエッチングとウェットエッチングのどちらかを用いることができるが、ここではCHF3とO2とHeの混合ガスを用いたドライエッチングにより絶縁物29を形成する。このドライエッチングにおいて、アルキル基を含むSiOx膜のエッチングレートは500〜600nm/min、一方、ITSO膜のエッチングレートは10nm/min以下であり十分選択比が取れる。
次いで、マスクを除去する。この段階での画素部における上面図を図3(A)に示し、図中鎖線C−Dで切断した断面図を図3(B)に示す。隔壁のエッジ部分である点線101で囲まれた領域が発光領域となる。図中鎖線C−Dで切断した領域において、透明導電膜が存在しない耐熱性平坦化膜16はエッチングされて凹部形状となっているが、後に形成される隔壁29によって埋められている。
次いで、有機化合物を含む層24を、蒸着法または塗布法を用いて形成する。なお、信頼性を向上させるため、有機化合物を含む層24の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で200℃〜300℃の加熱処理を行うことが望ましい。ここでは、層間絶縁膜と隔壁とを高耐熱性を有するSiOx膜で形成しているため、高い加熱処理を加えても問題ない。
また、スピンコートを用いた塗布法により有機化合物を含む層を形成する場合、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)を全面に塗布、焼成する。また、正孔注入層は蒸着法によって形成してもよく、例えば、正孔注入層として作用するMoOx膜を蒸着する。MoOx膜は、膜厚を変化させても電圧―輝度特性に変化がほとんどないため、光学設計を行いやすい。
有機化合物を含む層24の形成に蒸着法を用いる場合、真空度が5×10-3Torr(0.665Pa)以下、好ましくは10-4〜10-6Torrまで真空排気された成膜室で蒸着を行う。蒸着の際、予め、抵抗加熱により有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着される。また、フルカラー化するためには、発光色(R、G、B)ごとにマスクのアライメントを行えばよい。
次いで、第2の電極25、即ち、有機発光素子の陰極(或いは陽極)を形成する。第2の電極25の材料としては、MgAg、MgIn、AlLi、CaF2、CaNなどの合金、または周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着法により形成した膜を用いればよい。第2の電極25に透光性を持たせる場合には、1nm〜10nmのアルミニウム膜、もしくはLiを微量に含むアルミニウム膜を用い、その上に透明導電膜を形成すればよい。
また、第2の電極25を形成する前に陰極バッファ層としてCaF2、MgF2、またはBaF2からなる透光性を有する層(膜厚1nm〜5nm)を形成してもよい。
また、第2の電極25を保護する保護層を形成してもよい。例えば、珪素からなる円盤状のターゲットを用い、成膜室雰囲気を窒素雰囲気または窒素とアルゴンを含む雰囲気とすることによって窒化珪素膜からなる保護膜を形成することができる。また、炭素を主成分とする薄膜(DLC膜、CN膜、アモルファスカーボン膜)を保護膜として形成してもよく、別途、CVD法を用いた成膜室を設けてもよい。ダイヤモンドライクカーボン膜(DLC膜とも呼ばれる)は、プラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザー蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH4、C22、C66など)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、CN膜は反応ガスとしてC24ガスとN2ガスとを用いて形成すればよい。なお、DLC膜やCN膜は、可視光に対して透明もしくは半透明な絶縁膜である。可視光に対して透明とは可視光の透過率が80〜100%であることを指し、可視光に対して半透明とは可視光の透過率が50〜80%であることを指す。なお、この保護膜は、必要がなければ特に設けなくともよい。
次いで、封止基板33をシール材28で貼り合わせて発光素子を封止する。シール材28が耐熱性平坦化膜16の端部(テーパー部)を覆うように貼りあわせる。なお、シール材28で囲まれた領域には透明な充填材27を充填する。充填材27としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。ここでは屈折率1.50、粘度500cps、ショアD硬度90、テンシル強度3000psi、Tg点150℃、体積抵抗1×1015Ω・cm、耐電圧450V/milである高耐熱のUVエポキシ樹脂(エレクトロライト社製:2500Clear)を用いる。また、充填材27を一対の基板間に充填することによって、全体の透過率を向上させることができる。
最後にFPC32を異方性導電膜31により公知の方法で端子電極15a、15bと貼りつける。端子電極15a、15bは、ゲート配線と同時に形成される。(図2(A))
また、上面図を図2(B)に示す。図2(B)に示すように、耐熱性平坦化膜の端部34がシール材28で覆われている。なお、図2(B)中の鎖線A−Bで切断した断面図が図2(A)に相当する。
こうして作製されたアクティブマトリクス型発光装置は、TFTの層間絶縁膜として耐熱性平坦化膜16、代表的にはシリコン(Si)と酸素(O)との結合で骨格構造が構成される材料とし、隔壁も同じ材料を用い、さらに第1の電極にも酸化珪素を含ませている。アクティブマトリクス型発光装置の構成材料を比較的安定である酸化珪素を含む材料として、発光装置の信頼性を向上させている。
また、耐熱性平坦化膜16と隔壁29とが同一出発材料で塗布形成されているため密着性が良好であり、互いに接している領域では界面が形成されない。
第1の電極を透明材料、第2の電極を金属材料とすれば、基板10を通過させて光を取り出す構造、即ちボトムエミッション型となる。また、第1の電極を金属材料、第2の電極を透明材料とすれば、封止基板33を通過させて光を取り出す構造、即ちトップエミッション型となる。また、第1の電極および第2の電極を透明材料とすれば、基板10と封止基板33の両方を通過させて光を取り出す構造とすることができる。本発明は、適宜、いずれか一の構造とすればよい。
また、基板10を通過させて光を取り出す際、発光層から放出される発光が通過する層、即ち、第1の電極、1層目の層間絶縁膜13、2層目の層間絶縁膜16、ゲート絶縁膜12、下地絶縁膜11には全て酸化珪素(約1.46前後)が含まれているため、それぞれの屈折率の差が小さくなって光の取り出し効率が向上する。即ち、屈折率の異なる材料層間での迷光を抑えることができる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
本実施例では、ボトムエミッション型の発光装置の例を図4(A)を用いて説明する。
まず、透光性基板(ガラス基板:屈折率1.55前後)上に発光素子と接続するTFTを作製する。ボトムエミッション型であるので、層間絶縁膜やゲート絶縁膜や下地絶縁膜には、透光性の高い材料を用いる。ここでは、第1の層間絶縁膜として、PCVD法によるSiNO膜を用いている。また、第2の層間絶縁膜として塗布法によるSiOx膜を用いる。
次いで、透明導電膜を全面に形成する。この透明導電膜は後に第1の電極323となる。透明導電膜として、SiOxを含む透明導電膜であるITSO(膜厚100nm)を用いる。ITSO膜は、インジウム錫酸化物に1〜10[%]の酸化珪素(SiO2)を混合したターゲットを用い、Arガス流量を120sccm、O2ガス流量を5sccm、圧力を0.25Pa、電力3.2kWとしてスパッタ法により成膜する。そして、ITSO膜の成膜後、200℃、1時間の加熱処理を行う。
次いで、マスクを用いてエッチングを行って透明導電膜および層間絶縁膜を選択的に除去してTFTの活性層に達するコンタクトホールを形成する。
次いで、アルミニウムを含む金属積層膜を形成し、パターニングを行って活性層と接続するソース電極またはドレイン電極を形成する。このパターニングの際には、透明導電膜がエッチングストッパーとなり、第2の層間絶縁膜を保護している。
次いで、透明導電膜にパターニングを行ってTFTと電気的に接続する第1の電極323を形成する。このパターニング時のエッチングにより第2の層間絶縁膜の一部が除去される。
次いで、塗布法によるSiOx膜をパターニングして隔壁329を形成する。隔壁329の材料は、第2の層間絶縁膜と同じである。なお、第1の電極323の形成の際に第2の層間絶縁膜の一部が除去された部分は、隔壁材料によって埋められる。
次いで、有機化合物を含む層324を蒸着法または塗布法を用いて形成する。本実施例では緑色発光の発光素子を形成する。蒸着法により、MoOx(20nm)、α−NPD(40nm)を積層し、さらに共蒸着によりDMQdをドープしたAlq3(37.5nm)、Alq3(37.5nm)、共蒸着によりLiをドープしたBzOs(ベンゾオキサゾール誘導体)(20nm)を順次積層する。
次いで、第2の電極325としてMgAg、MgIn、AlLi、CaF2、CaNなどの合金、または周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着法により形成した膜を積層すればよい。本実施例では、Alを200nmの膜厚で蒸着する。また、必要があれば保護膜を積層してもよい。
次いで、封止基板333とシール材(図示しない)によって貼りあわせる。なお、封止基板と第2の電極との間の空間327には、不活性気体または透明樹脂からなる充填材を充填する。
以上の工程でボトムエミッション型発光装置が完成する。本実施例では、調整可能な範囲で、各層(層間絶縁膜、下地絶縁膜、ゲート絶縁膜、および第1の電極)の屈折率や膜厚を決定し、層の界面における光反射を抑制して光の取り出し効率を向上させている。
本実施例では両方の基板から光を取り出すことのできる発光装置の例を図4(B)に示す。
まず、透光性基板(ガラス基板:屈折率1.55前後)上に発光素子と接続するTFTを作製する。透光性は発光を通過させて表示するので、層間絶縁膜やゲート絶縁膜や下地絶縁膜には、透光性の高い材料を用いる。ここでは、第1および第3の層間絶縁膜として、PCVD法によるSiNO膜を用いている。また、第2の層間絶縁膜として塗布法によるSiOx膜を用いる。
次いで、透明導電膜を全面に形成する。この透明導電膜は後に第1の電極423となる。透明導電膜として、SiOxを含む透明導電膜であるITSO(膜厚100nm)を用いる。
次いで、マスクを用いてエッチングを行って透明導電膜および層間絶縁膜を選択的に除去してTFTの活性層に達するコンタクトホールを形成する。
次いで、アルミニウムを含む金属積層膜を形成し、パターニングを行って活性層と接続するソース電極またはドレイン電極を形成する。このパターニングの際には、透明導電膜がエッチングストッパーとなり、第2の層間絶縁膜を保護している。
次いで、透明導電膜にパターニングを行ってTFTと電気的に接続する第1の電極423を形成する。このパターニング時のエッチングにより第2の層間絶縁膜の一部が除去される。
次いで、塗布法によるSiOx膜をパターニングして隔壁429を形成する。隔壁429の材料は、第2の層間絶縁膜と同じである。なお、第1の電極423の形成の際に第2の層間絶縁膜の一部が除去された部分は、隔壁材料によって埋められる。
次いで、有機化合物を含む層424を蒸着法または塗布法を用いて形成する。
次いで、第2の電極425としてMgAg、MgIn、AlLi、CaF2、CaNなどの合金、または周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着法により形成した薄膜(1nm〜10nm)、或いは透明導電膜を用いればよい。本実施例では、第2の電極425としてITSOを110nmの膜厚で蒸着する。また、必要があれば保護膜を積層してもよい。
次いで、透明な封止基板433とシール材(図示しない)によって貼りあわせる。なお、封止基板と第2の電極との間の空間427には、不活性気体または透明樹脂からなる充填材を充填する。
以上の工程で素子基板側からの発光だけでなく、封止基板433側からも発光させることができる発光装置が完成する。
本実施例では、トップエミッション型の発光装置の例を図6(A)および図6(B)を用いて説明する。
まず、絶縁表面を有する基板上に発光素子と接続するnチャネル型TFTを作製する。トップエミッション型であるので、層間絶縁膜やゲート絶縁膜や下地絶縁膜には、必ずしも透光性がある材料とする必要はない。本実施例では安定性の高い材料膜として、第1の層間絶縁膜にPCVD法によるSiNO膜を用いている。また、安定性の高い材料膜として第2の層間絶縁膜には、塗布法によるSiOx膜を用いる。また、層間絶縁膜およびゲート絶縁膜を選択的にエッチングしてTFTの活性層に達するコンタクトホールを形成する。そして、導電膜(TiN/Al−Si/TiN)を形成した後、マスクを用いてエッチング(BCl3とCl2との混合ガスでのドライエッチング)を行い、TFTのソース電極およびドレイン電極を形成する。
次いで、塗布法によるSiOx膜からなる第3の層間絶縁膜211を形成する。次いで、第3の層間絶縁膜211を選択的にエッチングしてTFTのソース電極およびドレイン電極に達するコンタクトホールを形成する。
次いで、反射性を有する金属膜(Al、またはAlとTiNの積層など)と、透明導電膜とを積層する。次いで、パターニングを行って、TFTのドレイン電極(またはソース電極)と電気的に接続する反射電極212と第1の電極213を形成する。nチャネル型TFTに接続される第1の電極213は、発光素子の陰極として機能させる。このパターニングの際、第3の層間絶縁膜の一部が除去され、凹部が形成される。
次いで、第1の電極213の周縁端部を覆う隔壁219を形成する。隔壁219としては、塗布法により得られるSOG膜(例えば、アルキル基を含むSiOx膜)を用いる。隔壁219は、ドライエッチングによって所望の形状とする。なお、第1の電極213の形成の際に第2の層間絶縁膜の一部が除去された部分は、隔壁材料によって埋められる。
次いで、有機化合物を含む層214を蒸着法または塗布法を用いて形成する。図6(B)に有機化合物を含む層214における積層構造の一例を示している。
本実施例では緑色発光の発光素子を形成する。蒸着法により、共蒸着によりLiをドープしたBzOs(ベンゾオキサゾール誘導体)(20nm)、Alq3(40nm)、共蒸着によりDMQdをドープしたAlq3(40nm)を積層し、さらにα−NPD(40nm)、MoOx(20nm)を順次積層する。この積層順に成膜することによって、後に行われるスパッタ法による有機化合物を含む層214へのダメージを抑えることができる。また、MoOx膜は、膜厚を変化させても電圧―輝度特性に変化がほとんどないため、光学設計を行いやすい。
また、フルカラーとする場合には、蒸着マスクを用いて選択的に赤色、青色、緑色の発光層(EML)を適宜、形成すればよい。
次いで、透明導電膜からなる第2の電極215、即ち、陽極を形成する。本実施例では、ITSO膜をスパッタ法により110nmの膜厚で成膜する。また、必要があれば保護膜216を積層してもよい。保護膜216としては、窒化珪素膜、酸化珪素膜、または酸化窒化珪素膜の単層、或いはこれらの積層を用いる。
次いで、封止基板203とシール材(図示しない)によって貼りあわせる。なお、封止基板と第2の電極との間の空間217には、不活性気体または透明樹脂からなる充填材を充填する。
以上の工程でトップエミッション型発光装置が完成する。
本実施例では、逆スタガ型TFTの一例を図9に示す。TFT以外の部分は、最良の形態で示した図2(A)と同一であるのでここでは詳細な説明は省略する。
図9(A)に示すTFTはチャネルストップ型である。ゲート電極719と端子電極715が同時に形成され、ゲート絶縁膜712上に非晶質半導体膜からなる半導体層714a、n+層718、金属層717が積層形成されており、半導体層714aのチャネル形成領域となる部分上方にチャネルストッパー714bが形成されている。また、ソース電極またはドレイン電極721、722が形成されている。
また、配線721、722のパターニングの際に形成される耐熱性平坦化膜716の凹部は、同じ材料からなる隔壁729によって埋められている。
また、図9(A)に示すTFTはnチャネル型TFTであり、電極723が発光素子の陰極であり、電極725が陽極である。
また、図9(B)に示すTFTはチャネルエッチ型である。ゲート電極819と端子電極815が同時に形成され、ゲート絶縁膜812上に非晶質半導体膜からなる半導体層814、n+層818、金属層817が積層形成されており、半導体層814のチャネル形成領域となる部分は薄くエッチングされている。また、ソース電極またはドレイン電極821、822が形成されている。
また、配線821、822のパターニングの際に形成される耐熱性平坦化膜716の凹部は、同じ材料からなる隔壁829によって埋められている。また、図9(B)に示すTFTはnチャネル型TFTであり、電極823が発光素子の陰極であり、電極825が陽極である。
ここで、チャネルエッチ型のTFTを駆動用TFTとした画素部の一部である上面図を図10(A)に示す。また、図10(B)に図10(A)の等価回路図を示す。
図10(A)において、スイッチング用TFT1601はnチャネル型であり、2つのチャネル形成領域を有するマルチゲート構造となっている。1602は駆動用TFTであり、電極1608を介して陰極1603と接続している。なお、陰極1603は、電極1608に接して重なるように形成する。また、1604は容量、1605はソース配線、1606はゲート配線、1607は電源供給線である。
非晶質半導体膜を活性層とするTFTでは電界移動度が低いので、駆動回路はICチップ等を貼り付けて作製すればよい。
また、非晶質半導体膜に代えて、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいるセミアモルファス半導体膜(微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる)も用いることができる。非晶質半導体膜を用いたTFTの2〜20倍の移動度を有しているので、セミアモルファス半導体膜を用いたTFTとすれば、画素部だけでなく、駆動回路も作製することができる。
本実施例では、半導体膜の上下にチャネル(デュアルチャネル)を備えたTFTを駆動用TFTに用いた発光装置の一例を図11に示す。TFT以外の部分は、最良の形態で示した図2(A)と同一であるのでここでは詳細な説明は省略する。
まず、基板上に第1のゲート電極501を形成し、第1のゲート電極501を覆って平坦化絶縁膜502を形成する。そして、平坦化絶縁膜502上に半導体層、ゲート絶縁膜、第2のゲート電極503、層間絶縁膜とを順次形成する。
そして、層間絶縁膜上に透明導電膜を形成した後、半導体層に達するコンタクトホールを形成する。次いで、ソース電極またはドレイン電極を形成した後、透明導電膜をパターニングして第1の電極523を形成する。この時、層間絶縁膜の一部がエッチングされて凹部が形成される。
次いで、第1の電極523の端部、ソース電極、およびドレイン電極を覆う隔壁529を形成する。なお、隔壁529の材料は、層間絶縁膜と同一であるため、凹部が埋められる。次いで、第1の電極523上に有機化合物を含む層524を蒸着法または塗布法により形成した後、第2の電極525を形成する。
次いで、封止基板533とシール材(図示しない)によって貼りあわせる。なお、封止基板と第2の電極との間の空間527には、不活性気体または透明樹脂からなる充填材を充填する。
以上の工程で半導体膜の上下にチャネル(デュアルチャネル)を備えたTFTを駆動用TFTに用いた発光装置が完成する。
半導体膜の下側にチャネルを形成するために設けられた第1のゲート電極501と、半導体膜の上側にチャネルを形成するために設けられた第2のゲート電極503とにそれぞれ電圧が印加される。第1のゲート電極501は、コモン電圧(Vcom)または任意の電圧(VY)が印加される。
こうすることによってゲート電極が1つの場合に比べて閾値のばらつきを抑えることができ、なおかつオフ電流を抑えることができる。
本実施例では、表示部を備えた電子機器の例について図12に説明する。本発明を実施して発光装置を備えた電子機器を完成させることができる。
本発明により、発光装置の長寿命化、即ち電子機器の信頼性を向上することができる。
電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。
図12(A)はノート型パーソナルコンピュータの斜視図であり、図12(B)は折りたたんだ状態を示す斜視図である。ノート型パーソナルコンピュータは本体2201、筐体2202、表示部2203a、2203b、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。表示部2203a、2203bに本発明を実施することによって、発光効率(光の取り出し効率)が高く高輝度、且つ、低消費電力であり、且つ、安定性の高い表示部を備えたノート型パーソナルコンピュータを完成させることができる。
図12(C)はテレビであり、筐体2001、支持台2002、表示部2003、ビデオ入力端子2005等を含む。なお、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用のテレビが含まれる。表示部2003に本発明を実施することによって、発光効率(光の取り出し効率)が高く高輝度、且つ、低消費電力であり、且つ、安定性の高い表示部を備えたテレビを完成させることができる。
図12(D)は携帯型ゲーム機器であり、本体2501、表示部2505、操作スイッチ2504等を含む。表示部2505に本発明を実施することによって、発光効率(光の取り出し効率)が高く高輝度、且つ、低消費電力であり、且つ、安定性の高い表示部を備えた携帯型ゲーム機器を完成させることができる。
また、図12(E)は携帯電話の斜視図であり、図12(F)は折りたたんだ状態を示す斜視図である。携帯電話は、本体2701、筐体2702、表示部2703a、2703b、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。
図12(E)および図12(F)に示した携帯電話は、主に画像をフルカラー表示する高画質な表示部2703aと、エリアカラーで主に文字や記号を表示する表示部2703bとを備えている。表示部2703a、2703bに本発明を実施することによって、発光効率(光の取り出し効率)が高く高輝度、且つ、低消費電力であり、且つ、安定性の高い表示部を備えた携帯電話を完成させることができる。
以上の様に、本発明を実施して得た発光装置は、あらゆる電子機器の表示部として用いても良い。なお、本実施例の電子機器には、最良の形態、実施例1乃至5のいずれの構成を用いて作製された発光装置を用いても良い。
層間絶縁膜と隔壁とで同じ材料を用いることによって、製造コストを削減することができる。また、成膜装置やエッチング装置などの装置の共通化によるコストダウンが図れる。
本発明の工程断面図を示す図。 本発明の発光装置の断面図および上面図を示す図。 画素部の上面図および断面図を示す図。 発光装置の断面図を示す図。(実施例1、実施例2) 塗布装置およびエッジリムーバを示す図。 発光装置の断面図を示す図。(実施例3) 透過率を示すグラフ。 屈折率を示すグラフ。 発光装置の断面を示す図。(実施例4) 画素および等価回路を示す図。(実施例4) 発光装置の断面図を示す図。(実施例5) 電子機器の一例を示す図。(実施例6)
符号の説明
10:基板
11:下地絶縁膜
12:ゲート絶縁膜
16:耐熱性平坦化膜
28:シール材
29:隔壁
33:封止基板

Claims (5)

  1. 絶縁表面を有する基板上にソース領域、ドレイン領域、およびチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極と、を有する薄膜トランジスタを形成し、
    前記薄膜トランジスタ上に、シリコンと酸素の結合で骨格構造が構成され、置換基に水素またはフッ素を有する材料が用いられている耐熱性平坦化膜により層間絶縁膜を形成し、
    前記層間絶縁膜上に、SiOxを含むインジウム錫酸化物からなるターゲットを用いたスパッタ法で透明導電膜である第1の導電膜を形成し、
    少なくとも前記層間絶縁膜と前記第1の導電膜を選択的にエッチングして、前記ソース領域又は前記ドレイン領域に達するコンタクトホールを形成し、
    前記第1の導電膜上に第2の導電膜を形成し、
    前記第1の導電膜をエッチングストッパーとして、前記第1の導電膜表面のSiOxの割合が増加するように前記第2の導電膜をエッチングすることで前記ソース領域又は前記ドレイン領域に達する配線を形成し、
    前記第1の導電膜を選択的にエッチングして、前記配線と接続する発光素子の第1の電極を形成し、
    前記第1の電極の端部を覆う隔壁を前記層間絶縁膜と同一の材料により形成し、
    前記第1の電極上にEL層を形成し、
    前記EL層上に第2の電極を形成することを特徴とする発光装置の作製方法。
  2. 請求項1において、
    前記第1の電極は陽極であることを特徴とする発光装置の作製方法。
  3. 請求項1または請求項2において、
    前記コンタクトホールは、テーパ形状となるようにエッチングされることを特徴とする発光装置の作製方法。
  4. 請求項1乃至請求項のいずれか一において、
    前記コンタクトホールの形成と同時に、周縁部において、少なくとも前記層間絶縁膜と前記第1の導電膜が選択的にエッチングされることを特徴とする発光装置の作製方法。
  5. 請求項1乃至請求項のいずれか一において、
    前記コンタクトホールの形成時に前記ゲート絶縁膜も選択的にエッチングされることを特徴とする発光装置の作製方法。
JP2003328942A 2003-09-19 2003-09-19 発光装置の作製方法 Expired - Fee Related JP4823478B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003328942A JP4823478B2 (ja) 2003-09-19 2003-09-19 発光装置の作製方法
US10/941,837 US7306978B2 (en) 2003-09-19 2004-09-16 Light emitting device and method of manufacturing thereof
CNB2004100787653A CN100405577C (zh) 2003-09-19 2004-09-18 发光器件及其制造方法
US11/984,552 US7737449B2 (en) 2003-09-19 2007-11-19 Light emitting device and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003328942A JP4823478B2 (ja) 2003-09-19 2003-09-19 発光装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005093396A JP2005093396A (ja) 2005-04-07
JP2005093396A5 JP2005093396A5 (ja) 2006-10-26
JP4823478B2 true JP4823478B2 (ja) 2011-11-24

Family

ID=34308840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003328942A Expired - Fee Related JP4823478B2 (ja) 2003-09-19 2003-09-19 発光装置の作製方法

Country Status (3)

Country Link
US (2) US7306978B2 (ja)
JP (1) JP4823478B2 (ja)
CN (1) CN100405577C (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
US7520790B2 (en) 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US7601988B2 (en) * 2004-09-24 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8633473B2 (en) 2004-12-28 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. High contrast light emitting device and method for manufacturing the same
JP4939809B2 (ja) 2005-01-21 2012-05-30 株式会社半導体エネルギー研究所 発光装置
JP4581759B2 (ja) * 2005-03-14 2010-11-17 セイコーエプソン株式会社 発光装置、画像形成装置および電子機器
US8729795B2 (en) 2005-06-30 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
KR101150142B1 (ko) * 2006-04-06 2012-06-11 어플라이드 머티어리얼스, 인코포레이티드 대형 기판 상에 아연 산화물 투명 전도성 산화물의 반응성 스퍼터링
TWI358964B (en) * 2006-04-12 2012-02-21 Au Optronics Corp Electroluminescence display element and method for
US7737455B2 (en) * 2006-05-19 2010-06-15 Bridgelux, Inc. Electrode structures for LEDs with increased active area
US7674662B2 (en) * 2006-07-19 2010-03-09 Applied Materials, Inc. Process for making thin film field effect transistors using zinc oxide
CN100426490C (zh) * 2006-07-25 2008-10-15 友达光电股份有限公司 有源元件基板的形成方法
US7736936B2 (en) 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
US20080254613A1 (en) * 2007-04-10 2008-10-16 Applied Materials, Inc. Methods for forming metal interconnect structure for thin film transistor applications
US7927713B2 (en) * 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7879698B2 (en) * 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101603314B1 (ko) * 2008-09-11 2016-03-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US20100133094A1 (en) * 2008-12-02 2010-06-03 Applied Materials, Inc. Transparent conductive film with high transmittance formed by a reactive sputter deposition
US20100163406A1 (en) * 2008-12-30 2010-07-01 Applied Materials, Inc. Substrate support in a reactive sputter chamber
KR101015850B1 (ko) 2009-02-09 2011-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치 제조 방법
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
US20110036400A1 (en) * 2009-08-17 2011-02-17 First Solar, Inc. Barrier layer
KR101733718B1 (ko) * 2009-09-24 2017-05-10 어플라이드 머티어리얼스, 인코포레이티드 소스 및 드레인 금속 식각을 위해 습식 프로세스를 이용하여 금속 산화물 또는 금속 산질화물 tft들을 제조하는 방법들
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
JP5479391B2 (ja) * 2011-03-08 2014-04-23 株式会社東芝 半導体発光素子及びその製造方法
JP6220497B2 (ja) * 2011-06-09 2017-10-25 株式会社半導体エネルギー研究所 発光装置
TWI595565B (zh) * 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101423907B1 (ko) * 2011-11-22 2014-07-29 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
KR102010789B1 (ko) * 2012-12-27 2019-10-21 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
WO2014199673A1 (ja) * 2013-06-11 2014-12-18 シャープ株式会社 有機エレクトロルミネッセンス表示装置
KR101907593B1 (ko) * 2013-08-13 2018-10-15 삼성디스플레이 주식회사 가요성 표시 장치
TWI765679B (zh) 2014-05-30 2022-05-21 日商半導體能源研究所股份有限公司 觸控面板
CN104091832B (zh) * 2014-06-27 2018-07-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
KR20160014833A (ko) * 2014-07-29 2016-02-12 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 박막트랜지스터 기판 제조 방법
US10680017B2 (en) * 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
CN108319057A (zh) * 2018-03-29 2018-07-24 武汉华星光电技术有限公司 基板边缘处理方法、掩膜版
CN116669498A (zh) * 2018-04-20 2023-08-29 堺显示器制品株式会社 有机el装置及其制造方法
CN112424969A (zh) 2018-05-18 2021-02-26 株式会社半导体能源研究所 发光元件、发光装置、电子设备及照明装置
KR102104590B1 (ko) * 2019-08-23 2020-04-27 삼성디스플레이 주식회사 가요성 표시 장치
CN111293147B (zh) * 2020-02-19 2024-02-09 合肥鑫晟光电科技有限公司 一种显示用基板及其制备方法、显示装置
KR102185251B1 (ko) * 2020-04-20 2020-12-02 삼성디스플레이 주식회사 가요성 표시 장치
KR102303603B1 (ko) * 2020-11-25 2021-09-17 삼성디스플레이 주식회사 가요성 표시 장치
KR102225595B1 (ko) * 2020-11-25 2021-03-09 삼성디스플레이 주식회사 가요성 표시 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142688A (ja) * 1984-12-14 1986-06-30 株式会社日立製作所 薄膜el素子の製造方法
JPH0846045A (ja) * 1994-05-27 1996-02-16 Sanyo Electric Co Ltd 半導体装置
US5707745A (en) * 1994-12-13 1998-01-13 The Trustees Of Princeton University Multicolor organic light emitting devices
JPH09236826A (ja) 1995-09-28 1997-09-09 Sharp Corp 液晶表示素子およびその製造方法
TW364275B (en) * 1996-03-12 1999-07-11 Idemitsu Kosan Co Organic electroluminescent element and organic electroluminescent display device
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
US6599788B1 (en) * 1999-08-18 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001176673A (ja) * 1999-12-14 2001-06-29 Tdk Corp 有機el素子
TW473800B (en) * 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
CN1222195C (zh) 2000-07-24 2005-10-05 Tdk株式会社 发光元件
TW522577B (en) * 2000-11-10 2003-03-01 Semiconductor Energy Lab Light emitting device
JP4872155B2 (ja) * 2001-01-17 2012-02-08 凸版印刷株式会社 Itoパターン付き基板の製造方法
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4693253B2 (ja) 2001-01-30 2011-06-01 株式会社半導体エネルギー研究所 発光装置、電子機器
JP2002352950A (ja) 2001-02-07 2002-12-06 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
SG117406A1 (en) * 2001-03-19 2005-12-29 Miconductor Energy Lab Co Ltd Method of manufacturing a semiconductor device
JP3643067B2 (ja) * 2001-10-11 2005-04-27 株式会社半導体エネルギー研究所 半導体表示装置の設計方法
DE60217924T2 (de) * 2001-11-09 2007-08-02 Wispry, Inc. Mems-einrichtung mit kontakt und abstandshöckern und damit zusammenhängende verfahren
US6822264B2 (en) 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TWI273539B (en) * 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
JP3798370B2 (ja) * 2001-11-29 2006-07-19 株式会社半導体エネルギー研究所 表示装置及びこれを用いた表示システム
US7118943B2 (en) * 2002-04-22 2006-10-10 Seiko Epson Corporation Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment
US7897979B2 (en) * 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4741177B2 (ja) 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
US7816863B2 (en) 2003-09-12 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US7520790B2 (en) 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device

Also Published As

Publication number Publication date
CN1599056A (zh) 2005-03-23
US20050062057A1 (en) 2005-03-24
CN100405577C (zh) 2008-07-23
US7306978B2 (en) 2007-12-11
JP2005093396A (ja) 2005-04-07
US7737449B2 (en) 2010-06-15
US20080088245A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
JP4823478B2 (ja) 発光装置の作製方法
JP5412460B2 (ja) 発光装置
JP4741177B2 (ja) 表示装置の作製方法
US8362693B2 (en) Display device and manufacturing method of display device
US7718463B2 (en) Display device and manufacturing method thereof
US7579270B2 (en) Method for manufacturing a semiconductor device
JP4906142B2 (ja) 発光装置
JP2009032699A (ja) 発光装置
JP4704006B2 (ja) 表示装置及びその作製方法、並びに電子機器
JP2005209633A (ja) 表示装置及び表示装置の作製方法
JP4754795B2 (ja) 表示装置及び表示装置の作製方法
JP2005108825A (ja) 発光装置およびその作製方法
JP4785339B2 (ja) 表示装置の作製方法
JP2005228739A (ja) 表示装置の作製方法
JP4583797B2 (ja) 半導体装置の作製方法
JP4963156B2 (ja) 半導体装置の作製方法
JP4090743B2 (ja) 発光装置の作製方法
JP2005116518A (ja) 表示装置及びその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110907

R150 Certificate of patent or registration of utility model

Ref document number: 4823478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees