JP5479391B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP5479391B2
JP5479391B2 JP2011050248A JP2011050248A JP5479391B2 JP 5479391 B2 JP5479391 B2 JP 5479391B2 JP 2011050248 A JP2011050248 A JP 2011050248A JP 2011050248 A JP2011050248 A JP 2011050248A JP 5479391 B2 JP5479391 B2 JP 5479391B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
light emitting
semiconductor layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011050248A
Other languages
English (en)
Other versions
JP2012186427A (ja
Inventor
明 藤本
良太 北川
くみ 益永
健二 中村
務 中西
鋼児 浅川
孝信 鎌倉
伸仁 布谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011050248A priority Critical patent/JP5479391B2/ja
Priority to US13/221,326 priority patent/US8835954B2/en
Publication of JP2012186427A publication Critical patent/JP2012186427A/ja
Application granted granted Critical
Publication of JP5479391B2 publication Critical patent/JP5479391B2/ja
Priority to US14/455,540 priority patent/US9142728B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体発光素子及びその製造方法に関する。
半導体発光素子は、半導体層の表面に設けられた電極を介して電流を流すことによって発光する。発光表面に金属電極層を設け、その金属電極層にナノメートル（ｎｍ）スケールの超微細な開口を形成した半導体発光素子がある。高輝度が得るための実用的な構成が望まれている。
特開２００９−２３１６８９号公報
本発明の実施形態は、高い輝度が実用的に得られる半導体発光素子及びその製造方法を提供する。
実施形態に係る半導体発光素子は、構造体と、第１電極層と、電極層と、無機膜と、を備える。
構造体は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ可視光を放出する発光層と、を有する。
電極層は、構造体の第２半導体層の側に設けられる。
電極層は、金属部と、複数の開口部と、を有する。
金属部は、第１半導体層から第２半導体層に向かう方向に沿った厚さが１０ナノメートル（ｎｍ）以上、１００ｎｍ以下である。金属部は、Ａｇを含む。
開口部は、前記方向に沿って金属部を貫通し、円相当直径が１０ｎｍ以上、３００ｎｍ以下である。
無機膜は、発光層から放出される光に対して透過性を有する。無機膜は、金属部の表面及び開口部の内面を覆うように設けられる。
前記金属部は、Ａｇを含む第１層と、前記第１層と前記第２半導体層との間に設けられ、Ｎｉ、Ｔｉ、Ｃｒ及びＣｏの少なくともいずれかを含む第２層と、を有する。
前記第２層の厚さは、１ナノメートル以上、５ナノメートル以下である。
前記無機膜は、前記開口部の前記内面の一部となる前記第１層の側面と、前記開口部の前記内面の一部となる前記第２層の側面と、前記開口部の底面の前記第２半導体層と、を覆う。
また、実施形態に係る半導体発光素子の製造方法は、成長用基板の上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ可視光を放出する発光層と、を有する構造体を結晶成長によって形成する工程と、前記第２半導体層の上に、前記第１半導体層から前記第２半導体層に向かう方向に沿った厚さが１０ｎｍ以上、１００ｎｍ以下であってＡｇを含む金属層を形成する工程と、前記金属層の上にマスクパターンを形成する工程と、前記マスクパターンをマスクにして前記金属層をエッチングし、前記方向にみたときの形状の円相当直径が１０ｎｍ以上、３００ｎｍ以下である複数の開口部を有する電極層を形成する工程と、金属層の表面及び開口部の内面を覆うように、発光層から放出される光に対して透過性を有する無機膜を形成する工程と、を備え、前記金属層を形成する工程は、Ａｇを含む第１層と、前記第１層と前記第２半導体層との間に設けられ、Ｎｉ、Ｔｉ、Ｃｒ及びＣｏの少なくともいずれかを含む第２層と、を形成する工程を有し、前記第２層の厚さは、１ナノメートル以上、５ナノメートル以下であり、前記無機膜は、前記開口部の前記内面の一部となる前記第１層の側面と、前記開口部の前記内面の一部となる前記第２層の側面と、前記開口部の底面の前記第２半導体層と、を覆う。
半導体発光素子を示す模式的斜視図である。 半導体発光素子を示す模式的断面図である。 第２電極層の状態を例示する図である。 第２電極層の状態を例示する図である。 半導体発光素子の製造方法を示す模式的断面図である。 半導体発光素子の製造方法を示す模式的断面図である。 半導体発光素子の製造方法を示す模式的断面図である。 半導体発光素子の製造方法を示す模式的断面図である。 半導体発光素子を示す模式的断面図である。 半導体発光素子の製造方法を示す模式的断面図である。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、以下の説明では、一例として、第１導電形をｎ形、第２導電形をｐ形とした具体例を挙げる。
（第１の実施形態）
図１は、第１の実施形態に係る半導体発光素子の構成を例示する模式的斜視図である。
図２は、第１の実施形態に係る半導体発光素子の一部を拡大した模式的断面図である。
第１の実施形態に係る半導体発光素子１１０は、構造体１００、電極層である第２電極層２０、及び無機膜４０、を備える。
構造体１００は、第１導電形の第１半導体層５１と、第２導電形の第２半導体層５２と、第１半導体層５１と第２半導体層５２との間に設けられた活性層５３と、を有する。構造体１００は、例えば窒化物半導体によって形成される。
ここで、本明細書において「窒化物半導体」とは、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）またはＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
第１半導体層５１は、例えばＧａＮの電流拡散層５１１を含む。
第２半導体層５２は、電流拡散層５２２を含む。すなわち、例えばｐ形ＧａＮによるクラッド層５２１上に、例えばｐ形ＧａＮによる電流拡散層５２２が設けられている。実施形態では、便宜上、電流拡散層５２２は第２半導体層５２に含まれるものとする。
活性層５３は、第１半導体層５１と、第２半導体層５２と、の間に設けられる。半導体発光素子１１０では、例えば、ｎ形ＧａＮによるクラッド層５１２、発光層５３０、及び、ｐ形ＧａＮによるクラッド層５２１によってヘテロ構造の活性層５３が構成される。
構造体１００に含まれる第１半導体層５１、活性層５３及び第２半導体層５２は、図示しない成長用基板（例えば、サファイア基板）の上で結晶成長した層である。
第２電極層２０は、構造体１００の第２半導体層５２の側に設けられる。具体的には、第２電極層２０は、第２半導体層５２の第１半導体層５１とは反対側に設けられる。第２電極層２０には、例えば後述するようにＡｇの化合物が含まれる。
なお、実施形態では、説明の便宜上、構造体１００の第２半導体層５２の側を表面側または上側、構造体１００の第１半導体層５１の側を裏面側または下側とする。また、第１半導体層５１から第２半導体層５２に向かう方向に沿った積層方法をＺ方向とする。
第２電極層２０は、金属部２３と、複数の開口部２１と、を有する。開口部２１は、Ｚ方向に沿って金属部２３を貫通する。開口部２１をＺ方向にみたときの外形の円相当直径は、１０ｎｍ以上、５μｍ以下である。好ましくは、１０ｎｍ以上、１μｍ未満、さらに好ましくは、１０ｎｍ以上、５００ｎｍ未満、さらに好ましくは、１０ｎｍ以上、５０ｎｍ未満である。
ここで、円相当直径は、次の式で定義される。

円相当直径＝２×（面積／π）１／２

ここで、面積は、開口部２１のＺ方向からみたときの面積である。
開口部２１は、必ずしも円形とは限らない。したがって、実施形態では、上記の円相当直径の定義を用いて開口部２１を特定する。
また、半導体発光素子１１０は、第１電極層３０を備える。第１電極層３０は、構造体１００の第１半導体層５１の側に設けられる。具体的には、第１電極層３０は、第１半導体層５１の第２半導体層５２とは反対側に設けられる。第１電極層３０は、金属製である。第１電極層３０は、第１半導体層５１の裏面側と接する部分を有し、この接する部分によって第１半導体層５１と導通している。第１電極層３０には、例えばＡｇが用いられる。第１電極層３０は、例えば蒸着法により形成される。
無機膜４０は、第２電極層２０の金属部２３の表面及び開口部２１の内面を覆うように形成される。すなわち、図２に表したように、無機膜４０は、金属部２３の上側の表面２３ａ及び開口部２１の内壁面２１ａを覆うように設けられる。
無機膜４０は、発光層５３０から放出される光に対して透過性を有する。無機膜４０の厚さは、例えば２０ｎｍ以上、２００ｎｍ以下である。
このような半導体発光素子１１０では、第２電極層２０の形成された面が、主たる発光面として利用される。すなわち、第２電極層２０と第１電極層３０との間に所定の電圧を印加することで、発光層５３０から所定の中心波長を有する光が放出される。この光は、主として第２電極層２０の主面２０ａから外部に放出される。
第１の実施形態に係る半導体発光素子１１０では、第２電極層２０に開口部２１が設けられているため、例えば１０ｎｍ以上５μｍ以下の程度の大きさの超微細な開口部２１を含む第２電極層２０による発光層５３０への電流の拡がりを保ったまま効率良く光を外部に放出できるようになる。
また、半導体発光素子１１０では、第２電極層２０と第１電極層３０とが対向して配置され、第１電極層３０として金属を用いていることから、第２電極層２０で拡がり、発光層５３０から第１電極層３０へ向かう電流の集中を抑制することができる。
また、半導体発光素子１１０では、無機膜４０によってＡｇの化合物を保護することができる。すなわち、無機膜４０によって金属部２３の表面及び開口部２１の内面が覆われているため、第２電極層２０のオーミック接触を確保するためのアニール処理を行っても、Ａｇの化合物をアニール温度から保護することができる。これによって、Ａｇの化合物を用いた第２電極層２０からの放出光の輝度の向上を図ることが可能となる。
半導体発光素子１１０の具体的な一例を説明する。
半導体発光素子１１０は、例えばＧａＮの電流拡散層５１１を備え、この電流拡散層５１１の上に、例えばＳｉがドープされたｎ形ＧａＮによるクラッド層５１２と、ＩｎＧａＮによる発光層５３０と、ｐ形ＡｌＧａＮによるクラッド層５２１と、を含むヘテロ構造が形成される。
発光層５３０は、例えば障壁層（ＧａＮ）および井戸層（ＩｎＧａＮ）が交互に繰り返し設けられたＭＱＷ（Multiple Quantum Well）構成であってもよい。また、発光層５３０は、井戸層を挟む障壁層の組みが１組み設けられたＳＱＷ（Single Quantum Well）構成を含むものであってもよい。
そして、この発光層５３０の上に、例えばｐ形ＧａＮによる電流拡散層５２２が形成されている。さらに電流拡散層５２２には、Ｍｇ等のドーピングがされていてもよい。これにより、電流拡散層５２２の抵抗値が下がり、第２電極層２０とのオーミック接続をとりやすくなる。なお、これらの半導体の層構成は一例であり、実施形態はこれに限定されない。
電流拡散層５２２の上には、例えばコンタクト層が形成され、コンタクト層を介して第２電極層２０が形成されていてもよい。
コンタクト層に用いられる材料は、例えば、コンタクト層に隣接する電流拡散層５２２の材料、及び、第２電極層２０に用いられる材料に基づいて適切に選択すればよい。
第２電極層２０の金属部２３は、Ａｇの化合物を有する第１層２３１と、第１層２３１と第２半導体層５２との間に設けられる第２層２３２と、を有する。
第１層２３１は、例えば、Ａｌ、Ｃｕ、Ｚｎ、Ｚｒ、Ｓｉ、Ｇｅ、Ｐｔ、Ｒｈ、Ｎｉ、Ｐｄ、Ｃｕ、Ｓｎ、Ｃ、Ｍｇ、Ｃｒ、Ｔｅ、Ｓｅ、Ｉｎ、Ｃｏ及びＴｉからなる群から選択される少なくとも１つの元素を含有する。
第２層２３２は、Ｎｉ、Ｔｉ、Ｃｒ及びＣｏうちいずれかを含む。第２層２３２のＺ軸方向に沿った厚さは、例えば１ｎｍ以上、５ｎｍ以下である。
このように、第１層２３１と第２半導体層５２との間に第２層２３２を設けることで、第１層２３１に含まれるＡｇが第２半導体層５２へ拡散することを防止する。ただし、第２層２３２の膜厚が大きすぎると、発光層５３０から放出される光の透過性が悪くなることから、５ｎｍ以下が好ましい。
本具体例において、ｐ側の電極として、第２電極層２０の第２層２３２には、例えばＮｉが用いられ、第１層２３１には、例えばＡｇ−Ｐｄ−Ｃｕの化合物が用いられる。すなわち、第２電極層２０には、例えばＡｇ−Ｐｄ−Ｃｕ／Ｎｉの積層構造が用いられる。第２層２３２のＺ軸方向に沿った厚さは、例えば４０ｎｍである。
また、本具体例において、第２電極層２０のＺ軸方向に沿った厚さは、１０ｎｍ以上、１００ｎｍ以下である。好ましくは、１０ｎｍ以上、５０ｎｍ以下である。
第２電極層２０には、この金属部２３をＺ軸方向に沿って貫通する複数の開口部２１が設けられている。開口部２１のそれぞれの大きさ及び配置は、規則的であっても、不規則的であってもよい。
金属部２３の表面及び開口部２１の内面は、無機膜４０によって覆われている。無機膜４０は、少なくとも第１層２３１の露出部分を覆うように設けられる。無機膜４０は、例えばＳｉＮ、ＢＮ、ＡｌＮ、ＧａＮ、ＣＮ、ＺｎＳ、ＡｌＦ３、ＭｇＦ２、ＣａＦ２、ＣｅＦ２、ＧｄＦ２、ＬａＦ２、ＮｄＦ２、ＬｉＦ，ＮａＦ、ＹｂＦ３及びＹＦ３のうち選択される１つである。本具体例では、無機膜４０としてＳｉＮが用いられる。
ここで、無機膜４０は、酸素を主として含まない膜が好ましい。無機膜４０のうちＳｉＮは、成膜性が良好であり、成膜後の加工も容易である。
無機膜４０の厚さ（金属部２３の表面及び開口部２１の内面のそれぞれに直交する方向に沿った厚さ）は、例えば２０ｎｍ以上、２００ｎｍ以下である。無機膜４０の厚さが２０ｎｍよりも薄いと、金属部２３に含まれるＡｇの化合物の耐熱性を十分に得ることができない。一方、無機膜４０の厚さが２００ｎｍよりも厚いと、クラックを発生させる可能性がある。
電流拡散層５１１の裏面側には、例えばＡｇからなるｎ側の第１電極層３０が形成されている。第１電極層３０は、第１半導体層５１と接する部分を有し、この部分で第１半導体層５１と導通している。第１電極層３０のＺ軸方向に沿った厚さは、１μｍ以上であることが望ましい。すなわち、構造体１００は成長用基板の上に結晶成長によって形成されており、Ｚ軸方向に沿った厚さは非常に薄い。このため、構造体１００から成長用基板を剥離した後、構造体１００の裏面側に形成される第１電極層３０は、構造体１００を補強する役目も果たす。したがって、第１電極層３０の厚さを１μｍ以上にすることで、構造体１００を十分に補強することができる。
ここで、構造体１００のＺ軸方向に沿った厚さは、数μｍ以上、２０μｍ以下である。第１電極層３０のＺ方向に沿った厚さを１μｍ以上、５００μｍ以下にすることが好ましく、より好ましくは、１０μｍ以上、１００μｍ以下である。
実施形態では、構造体１００をあいだにして、第２電極層２０と、第１電極層３０と、が対向している。
そして、実施形態に係る半導体発光素子１１０において、発光層５３０から放出された光は、第２半導体層５２の第２電極層２０が設けられた全面から外部に放出される。半導体発光素子１１０は、例えば、中心波長４００ｎｍ以上、６５０ｎｍ以下の光を放出する。
このような波長の光を発光する半導体発光素子１１０において、第２電極層２０にＡｇの化合物を含む材料を用いると光の吸収が抑制され、発光効率を高めることができる。
しかしながら、発明者は、上記のような開口部２１を有する第２電極層２０として、Ａｇの化合物を用いる場合、第２電極層２０のオーミック接触を確保するためのアニールによってＡｇの凝縮が発生するという新規な課題を見出した。
図３及び図４は、第２電極層のアニール前後の状態を例示する図である。
図３は、無機膜が設けられている場合、図４は、無機膜が設けられていない場合である。それぞれ、（ａ）はアニール前、（ｂ）はアニール後の状態を示している。
図３（ａ）に表した例では、Ｎｉ／Ａｇ−Ｃｕ−Ｐｄの積層構造の第２電極層２０にピッチ１５０ｎｍの開口部２１が形成され、その上に、ＳｉＮの無機膜４０が設けられている。図３（ｂ）は、この無機膜４０が設けられた第２電極層２０を６５０℃でアニールした後の状態を表している。第２電極層２０に設けられた開口部２１は、ほとんど変化なく維持されているのが分かる。
図４（ａ）に表した例では、Ｎｉ／Ａｇ−Ｃｕ−Ｐｄの積層構造の第２電極層２０にピッチ１５０ｎｍの開口部２１が形成されている。第２電極層２０の上に無機膜４０は設けられていない。図４（ｂ）は、この第２電極層２０を６５０℃でアニールした後の状態を表している。上記アニール後、第２電極層２０に含まれるＡｇに凝縮が発生し、開口部２１を維持できないことが分かる。
Ａｇ−Ｃｕ−Ｐｄの合金では、５００℃以上で凝縮が発生すると考えられる。
例えば青色や緑色を発光する半導体発光素子１１０では、第２電極層２０にＡｇの化合物を含む材料を用いると光の吸収が抑制され、発光効率を高めることができる。しかしながら、金属部２３の厚さが１０ｎｍ以上、１００ｎｍ以下であり、円相当直径が１０ｎｍ以上、５μｍ以下の開口部２１を有する第２電極層２０にＡｇの化合物を含む材料を適用すると、上記のように５００℃以上のアニールでＡｇの凝縮が発生し、開口部２１を維持することができない。このため、この構成を実用化することが困難である。
上記のような実験の結果、発明者は、第２電極層２０の上に無機膜４０を設けることで、Ａｇの化合物を含む材料を第２電極層２０に適用しても、開口部２１を維持できること、すなわち第２電極層２０をアニールする際の耐熱性を十分に確保できることを見出した。発明者は、無機膜４０としてＳｉＮを用いた場合、約７００℃まで第２電極層２０の開口部２１を維持できることを確認した。
また、開口部２１の円相当直径が１０ｎｍよりも小さいと、無機膜４０による耐熱性向上の作用を十分に得られない。一方、開口部２１の円相当直径が５μｍよりも大きいと、５００℃以上のアニールによって第２電極層２０に含まれるＡｇの凝縮が発生する。
したがって、開口部２１の円相当直径が１０ｎｍ以上、５μｍ以下である場合、無機膜４０による耐熱性の向上の効果を得ることができる。つまり、５００℃以上の温度でアニールを行っても、第２電極層２０に含まれるＡｇの凝縮を発生させずに開口部２１を維持することができる。
これにより、第２電極層２０にＡｇの化合物を適用しても、第２電極層２０として十分なオーミック接触及び光反射特性を得ることができ、例えば青色や緑色を発光する半導体発光素子１１０の発光効率を高めることが可能になる。
上記のように、実施形態に係る半導体発光素子１１０では、第２電極層２０における開口部２１の円相当直径は、１０ｎｍ以上、５μｍ以下である。また、第２電極層２０の厚さは、１０ｎｍ以上、１００ｎｍ以下である。
すなわち、半導体発光素子１１０では、比較的大きな第２電極層２０を設けることで高い放熱性を得て、半導体発光素子１１０の温度上昇を抑制している。また、第２電極層２０に設けられた開口部２１の大きさ（例えば、円相当直径）を調整することによっても、半導体発光素子１１０の温度上昇を抑制している。すなわち半導体発光素子１１０の順方向の電圧を低下させることによって直列抵抗を低下させ、発熱自体を減少させることができる。
このような効果を実現するためには、開口部２１を有する第２電極層２０から第２半導体層５２に対して全面に均一に電流を流すとことができるとよい。第２半導体層５２に均一に電流を流すためには開口部２１の大きさ、並びに、開口部２１の中心間隔はある程度限定される。
電流を流す半導体層のドーピング濃度等にも依存するが、シミュレーション等の計算で得られる電流の流れる範囲は、第２電極層２０の端から約５μｍまでの範囲であり、十分な導電性を有し、順方向電流の上昇が起こらないのは１μｍ以下である。すなわち、開口部の直径がそれ以上であると電流が流れない範囲が生じて、直列抵抗を下げることができず、順方向電圧を下げることができない。そのため、開口部２１の平均開口部直径の上限は５μｍ以下である。
発光層５３０から発生する光の波長より十分小さい開口部２１を第２電極層２０に設けることによって、第２電極層２０は、金属でありながら光透過型電極として機能することがある。これは、開口部２１に阻害されない連続した金属部位の直線距離が、この光の波長よりも十分短いことにより、第２電極層２０に光が照射した際に光の電場により誘起される自由電子の運動が阻害され、該当波長の光と反応できなくなり、金属が透明となる点である。
金属反射を記述するドルーデの理論において、対象となる物質は照射される光の波長に対して十分に大きく、均一な構造であることが仮定されている。物質にプラズマ周波数よりも低い周波数の光が照射された際、物質内の自由電子の運動について述べると、光のもつ電場により物質内の電子の分極が生じる。この分極は光の電場を打ち消す方向に誘起される。この誘起された電子の分極により、光の電場が遮蔽されることで、光は物質を透過することができず、いわゆるプラズマ反射が生じる。ここで、もし電子の分極を誘起される物質が、光の波長よりも十分に小さいとすると、電子の運動は幾何学的な構造により制限され、光の電場を遮蔽することができなくなるものと考えられる。これは、構造的には開口部の直径を、該当する光の波長よりも十分小さくすることにより実現できる。
このため、第２電極層２０における光透過率（発光層５３０で発生した光の外部への透過率）が、開口率（第２電極層２０の面積に対する開口部の面積）を上回る効果を得るためには、円相当直径を、発光層５３０で発生する光の中心波長の１／２以下程度が望ましい。例えば、可視光の場合には、開口部２１の円相当直径は、３００ｎｍ以下がよい。
一方、開口部２１の円相当直径の下限に関しては、抵抗値の観点からは制約は無いものの、製造の容易性から１０ｎｍ以上、好ましくは３０ｎｍ以上あるとよい。
なお、例えば、第２電極層２０の金属部２３（開口部２１が設けられていない部分）の任意の２点間は、少なくともパッド電極などの電流供給源から切れ目無く連続している。これは、通電性を確保し抵抗値を低く保つためである。
なお、複数の電流供給源が設けられている場合には、各電流供給源のそれぞれに対応して第２電極層２０の金属部２３が連続していればよい。
また、金属部２３は、連続していることが望ましい。これにより、半導体発光素子１１０において、光の放出の均一性が高まる。また、第２電極層２０のシート抵抗は、１０Ω／□以下であることが好ましく、５Ω／□以下であることがより好ましい。シート抵抗が小さいほど、均一な発光、輝度の向上が顕著になる。また、半導体発光素子１１０の発熱は少なくなる。
実施形態に係る半導体発光素子１１０では、半導体層上に金属層を形成し、さらに後述する方法によって開口部２１を形成することによって第２電極層２０を形成している。
ここで、第２電極層２０の厚さが薄くなりすぎると抵抗値の増加を招くこと、また、第２電極層２０の一部でＡｇが凝縮しやすくなるため、１０ｎｍ以上であることが好ましい。一方、第２電極層２０の厚さが厚いほど抵抗値は下がる。発光層５３０で発生した光の透過率を確保する点から、第２電極層２０の厚さは、好ましくは１００ｎｍ以下であり、より好ましくは５０ｎｍ以下である。
ここで、第２電極層２０においては、発光層５３０から放出される波長の光に対する金属材料のバルク状態での反射率（バルク反射率）が７０％以上である。これは、金属反射の際に反射率が低いと光が熱に変わり損失が生じるためである。第２電極層２０で、素子から出られなかった光も本電極では光として反射されるため、発光層５３０の下部に反射層（図示せず）などを施すことで再利用可能となり、再び取り出すことができる。これにより、発光層５３０から放出された光が、第２電極層２０を透過することになる。
（第２の実施形態）
次に、第２の実施形態を説明する。第２の実施形態は、半導体発光素子の製造方法である。
第２の実施形態に係る半導体発光素子の製造方法には、例えば以下の（Ａ）〜（Ｄ）の方法が挙げられる。
（Ａ）電子線描画を利用する方法
開口部を有する第２電極層を形成させる方法のひとつは、電子線描画による方法である。この方法を利用した第２の実施形態に係る半導体発光素子の製造方法は、次の工程を備える。
すなわち、当該製造方法は、成長用基板の上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、当該第１半導体層と当該第２半導体層との間に設けられた発光層と、を有する構造体を結晶成長によって形成し、当該第２半導体層の上に、金属層を形成する工程（ａ１）と、当該金属層の上にレジスト膜を形成する工程（ａ２）と、当該レジスト膜に電子線を照射し、現像し、複数の第１レジスト開口部及び第２レジスト開口部を有するレジスト層を形成する工程（ａ３）と、当該レジスト層をマスクとして当該金属層をエッチングし、複数の開口部を有する第２電極層を形成する工程（ａ４）と、金属層の表面及び開口部の内面を覆うように無機膜を形成し、アニール処理する工程（ａ５）と、構造体から成長用基板を剥離した後、構造体の第１半導体層側に第１半導体層と接する部分を有する金属製の第２電極層を形成する工程（ａ６）と、を備える。
そして、実施形態では、当該第２電極層を形成する工程（ａ４）において、当該複数の開口部のそれぞれの円相当直径を、１０ｎｍ以上、５μｍ以下に形成する。
具体的には、例えば以下のようにして半導体発光素子を製造する。
図５は、電子線描画を利用する方法の工程例を示す模式的断面図である。
先ず、図５（ａ）に表したように、成長用基板１０上に第１半導体層５１を形成し、第１半導体層５１上に発光層５３０を形成し、その上に第２半導体層５２を形成する。
次いで、第２半導体層５２の上に金属層２０Ａを形成する。次に転写層としてシリコン酸化膜２０１Ａを例えばＥＢ（Electron Beam）蒸着する。そして、金属層２０Ａの上に電子線用のレジスト膜２００Ａの層を形成する。
次いで、図５（ｂ）に表したように、パターンジェネレータを装備した電子線露光装置で、レジスト膜２００Ａに、開口部２１に対応したレジスト開口部２１１を形成する。
次いで、レジスト開口部２１１が形成された電子線用のレジスト層２００をマスクに、転写層のシリコン酸化膜２０１ＡをＲＩＥ（Reactive Ion Etching）でレジスト層２００のパターンを転写する。次に、開口部が開いたシリコン酸化層２０１をマスクにしてイオンミリングを行い、金属層２０Ａをエッチングする。これにより、レジスト開口部２０２ａに対応した金属層２０Ａに開口部２１が形成される（図５（ｃ））。金属層２０Ａは、開口部２１が形成され、第２電極層２０になる。金属層２０Ａのエッチング後、レジスト層２００は除去される。第２電極層２０を形成した後は、無機膜４０を例えばＣＶＤ（Chemical Vapor Deposition）法によって形成する。その後、第２電極層２０と第２半導体層５２とを十分にオーミック接触させるため、例えば６５０℃で所定時間のアニールを行う。
その後、図５（ｄ）に表したように、金属層２０Ａの上にパッド電極２０２を形成する。そして、第１半導体層５１の下面から成長用基板１０を剥離し、第１半導体層５１の下面に第１電極層３０を形成する。
次に、表面である第１電極２０側に、電極保護用の樹脂をコーティングし、さらに補助基板を貼り付ける。
その後、サファイア基板側から、波長２４８ｎｍのフッ化クリプトン（ＫｒＦ）エキシマレーザ光を照射し、サファイア基板とＧａＮの界面にレーザ光を吸収させて、レーザリフトオフ（ＬＬＯ）法により、サファイア基板からエピ基板を剥離する。裏面に残ったＧａについては、塩酸処理により取り除く。
次に、剥がした裏面に銀をスパッタし、さらにメッキで銀を５０μｍ積層させる。
そして、表面の樹脂を有機溶媒により溶解することで補助基板を剥離する。最後にダイシングにより素子を分離し、半導体発光素子１１０を完成させる。
（Ｂ）型を利用する方法
第２の実施形態に係る半導体発光素子の製造方法の別のひとつは、型を利用するものである。その方法は、次の工程を備える。
すなわち、当該製造方法は、成長用基板の上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、当該第１半導体層と当該第２半導体層との間に設けられた発光層と、を有する構造体を結晶成長によって形成し、当該第２半導体層の上に、金属層を形成する工程（ｂ１）と、当該金属層の上にレジスト膜を形成する工程（ｂ２）と、レジスト膜に、凸部を有する型の凸部を押し付けて、当該レジスト膜に複数のレジスト凹部を有するレジスト層を形成する工程（ｂ３）と、当該レジスト層をマスクとして当該金属層をエッチングし、レジスト凹部に対応した複数の開口部を有する第２電極層を形成する工程（ｂ４）と、金属層の表面及び開口部の内面を覆うように無機膜を形成し、アニール処理する工程（ｂ５）と、構造体から成長用基板を剥離した後、構造体の第１半導体層側に第１半導体層と接する部分を有する金属製の第１電極層を形成する工程（ｂ６）と、を備える。
そして、実施形態では、当該第２電極層を形成する工程（ｂ４）において、当該複数の開口部のそれぞれの円相当直径を、１０ｎｍ以上、５μｍ以下に形成する。
具体的には、例えば以下のようにして半導体発光素子を得ることができる。
図６は、型を利用する方法の工程例を示す模式的断面図である。
先ず、図６（ａ）に表したように、成長用基板１０上に第１半導体層５１を形成し、第１半導体層５１上に発光層５３０を形成し、その上に第２半導体層５２を形成する。
次いで、第２半導体層５２の上に金属層２０Ａを形成する。そして、金属層２０Ａの上に転写層としてシリコン酸化膜８００Ａを例えばＥＢ蒸着する。さらにレジスト膜８０１Ａの層を形成する。
次いで、図６（ｂ）に表したように、凸部８０２ａを有する型８０２を用意する。
例えば、型８０２の凸部８０２ａが設けられた転写面において、複数の凸部８０２ａが設けられている。
型８０２は、例えば石英上に電子線リソグラフィにて所望の構造を形成させることにより製造することができる。なお、型８０２の材料及び型８０２の微細凹凸構造の形成手法はこれに限定されない。例えば、型８０２を後述するブロックコポリマー（ブロック共重合体）の自己組織化や、微粒子マスクを用いた方法により形成することも可能である。
次に、必要に応じてレジスト膜８０１Ａを所定温度に加熱した状態で、図６（ｂ）に表したように、型８０２の凸形状がある側をレジスト膜８０１Ａに押し付けるインプリントを行う。インプリント後、レジスト膜８０１Ａを室温まで冷却して硬化させ、型８０２をリリースする。これにより、凸部８０２ａに対応した凹部を有するレジストパターン８０１Ｂが形成される（図６（ｃ））。以上、熱インプリントの例を示したが、ＵＶインプリントを用いることも可能である。
次いで、図６（ｄ）に表したように、レジストパターン８０１Ｂを、エッチングする。これにより、レジスト層の凹部の底が除去され、金属層２０Ａが露出する（図６（ｄ））。金属層２０Ａが露出した部分は、レジスト開口部８１１となる。次に、転写層のシリコン酸化膜８００ＡをＲＩＥでレジスト層８０１のパターンを転写する。
次いで、レジスト開口部８１１と同じ形状の開口部が形成されたシリコン酸化層８００をマスクにしてイオンミリングを行い、金属層２０Ａをエッチングする。これにより、レジスト開口部８１１に対応した金属層２０Ａに開口部２１が形成される（図６（ｅ））。金属層２０Ａは、開口部２１が形成され、第２電極層２０になる。金属層２０Ａのエッチング後、レジスト層８０１は除去される。第２電極層２０を形成した後は、無機膜４０を例えばＣＶＤ法によって形成する。その後、第２電極層２０と第２半導体層５２とを十分にオーミック接触させるため、例えば６５０℃で所定時間のアニールを行う。
その後、図６（ｆ）に表したように、金属層２０Ａの上にパッド電極２０２を形成する。そして、第１半導体層５１の下面から成長用基板１０を剥離し、第１半導体層５１の下面に第１電極層３０を形成する。
次に、表面である第２電極層２０側に、電極保護用の樹脂をコーティングし、さらに補助基板を貼り付ける。
その後、サファイア基板側から、波長２４８ｎｍのＫｒＦエキシマレーザ光を照射し、サファイア基板とＧａＮの界面にレーザ光を吸収させて、レーザリフトオフ（ＬＬＯ）法により、サファイア基板からエピ基板を剥離する。裏面に残ったＧａについては、塩酸処理により取り除く。
次に、剥がした裏面に銀をスパッタし、さらにメッキで銀を５０μｍ積層させる。
そして、表面の樹脂を有機溶媒により溶解することで補助基板を剥離する。最後にダイシングにより素子を分離し、半導体発光素子１１０を完成させる。
なお、型を利用する方法は、上記のような熱による成形に限定されるものではなく、光の照射によってレジストを硬化させる成形や、ＰＤＭＡ（ポリジメチルアクリルアミド）やＰＤＭＳ（ポリジメチルシロキサン）等の柔軟性を備えた型を用いる成形など、種々の技術を用いることができる。
（Ｃ）ブロックコポリマーの自己組織化を利用する方法
第２の実施形態に係る半導体発光素子の製造方法の別のひとつは、ブロックコポリマーの自己組織化による相分離を利用するものである。その方法は、次の工程を備える。
すなわち、当該製造方法は、成長用基板の上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、当該第１半導体層と当該第２半導体層との間に設けられた発光層と、を有する構造体を結晶成長によって形成し、当該第２半導体層の上に、金属層を形成する工程（ｃ１）と、当該金属層の少なくとも一部の表面にブロックコポリマーを含む組成物を塗布し、当該ブロックコポリマーを相分離させてミクロドメインパターンを生成する工程（ｃ２）と、当該ミクロドメインパターンをマスクとして当該金属層をエッチングして、複数の開口部を有する第２電極層を形成する工程（ｃ３）と、金属層の表面及び開口部の内面を覆うように無機膜を形成し、アニール処理する工程（ｃ４）と、構造体から成長用基板を剥離した後、構造体の第１半導体層側に第１半導体層と接する部分を有する金属製の第１電極層を形成する工程（ｃ５）と、を備える。
そして、実施形態では、当該第２電極層を形成する工程（ｃ３）において、複数の開口部のそれぞれの円相当直径を、１０ｎｍ以上、５μｍ以下に形成する。
具体的には、例えば以下のようにして半導体発光素子を得ることができる。
図７は、ブロックコポリマーの自己組織化を利用する方法の工程例を示す模式的断面図である。
先ず、図７（ａ）に表したように、成長用基板１０上に第１半導体層５１を形成し、第１半導体層５１上に発光層５３０を形成し、その上に第２半導体層５２を形成する。
次いで、第２半導体層５２の上に金属層２０Ａを形成する。そして、金属層２０Ａの上に、例えばシリコン酸化膜７０１Ａを形成する。
次に、図７（ｂ）に表したように、シリコン酸化膜７０１Ａ上に、２種類のポリマーのブロックを有するブロックコポリマーを溶剤に溶かした液をスピンコート法で塗布する。その後、プリベークして溶剤を除去し、ブロックコポリマー膜７０３Ａを形成する。そして、その膜をアニールし、２種類のポリマーのミクロ相分離を行い、ブロックコポリマーによるミクロドメインパターン７０３を形成する（図７（ｃ））。
次いで、ミクロドメインパターン７０３を例えばＲＩＥ装置によってエッチングする。このとき、２種類のポリマーのエッチング速度差により、エッチング速度の速いポリマーによるホールパターンが形成される。
次いで、ポリマーによるホールパターンをマスクにして、例えばＲＩＥ装置によりシリコン酸化膜７０１Ａをエッチングし、酸化膜ホールパターン７０１Ｂを形成する（図７（ｄ））。これにより、酸化膜ホールパターン７０１Ｂには、開口部２１に対応した開口パターン７１１が形成される。
次いで、酸化膜ホールパターン７０１Ｂをマスクにしてイオンミリングを行い、金属層２０Ａをエッチングする。これにより、開口パターン７１１に対応した金属層２０Ａに開口部２１が形成される（図７（ｅ））。金属層２０Ａは、開口部２１が形成され、第２電極層２０になる。金属層２０Ａのエッチング後、酸化膜ホールパターン７０１Ｂは除去される。第２電極層２０を形成した後は、無機膜４０を例えばＣＶＤ法によって形成する。その後、第２電極層２０と第２半導体層５２とを十分にオーミック接触させるため、例えば６５０℃で所定時間のアニールを行う。
その後、図７（ｆ）に表したように、金属層２０Ａの上にパッド電極２０２を形成する。そして、第１半導体層５１の下面から成長用基板１０を剥離し、第１半導体層５１の下面に第１電極層３０を形成する。
次に、表面である第２電極層２０側に、電極保護用の樹脂をコーティングし、さらに補助基板を貼り付ける。
その後、サファイア基板側から、波長２４８ｎｍのＫｒＦエキシマレーザ光を照射し、サファイア基板とＧａＮの界面にレーザ光を吸収させて、レーザリフトオフ（ＬＬＯ）法により、サファイア基板からエピ基板を剥離する。裏面に残ったＧａについては、塩酸処理により取り除く。
次に、剥がした裏面に銀をスパッタし、さらにメッキで銀を５０μｍ積層させる。
そして、表面の樹脂を有機溶媒により溶解することで補助基板を剥離する。最後にダイシングにより素子を分離し、半導体発光素子１１０を完成させる。
（Ｄ）微粒子のマスクを利用する方法
第２の実施形態に係る半導体発光素子の製造方法の別のひとつは、シリカ等の微粒子の単分子層をマスクとして利用するものである。その方法は、次の工程を備える。
すなわち、当該製造方法は、成長用基板の上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、当該第１半導体層と当該第２半導体層との間に設けられた発光層と、を有する構造体を結晶成長によって形成し、当該第２半導体層の上に、金属層を形成する工程（ｄ１）と、当該金属層の上にレジスト膜を形成する工程（ｄ２）と、当該レジスト膜の表面に微粒子の単粒子層を形成させる工程（ｄ３）と、当該単粒子層をマスクとして当該レジスト膜をエッチングし、開口部を有するレジスト層を形成する工程（ｄ４）と、当該レジスト層の開口部に無機物質を充填して逆パターンマスクを形成する工程（ｄ５）と、当該逆パターンマスクをマスクとして当該金属層をエッチングし、複数の開口部を有する第２電極層を形成する工程（ｄ６）と、金属層の表面及び開口部の内面を覆うように無機膜を形成し、アニール処理する工程（ｄ７）と、構造体から成長用基板を剥離した後、構造体の第１半導体層側に第１半導体層と接する部分を有する金属製の第１電極層を形成する工程（ｄ８）と、を備える。
そして、実施形態では、当該第２電極層を形成する工程（ｄ６）において、複数の開口部のそれぞれの円相当直径を、１０ｎｍ以上、５μｍ以下に形成する。
具体的には、例えば以下のようにして半導体発光素子を得ることができる。
図８は、微粒子のマスクを利用する方法の工程例を示す模式的断面図である。
先ず、図８（ａ）に表したように、成長用基板１０上に第１半導体層５１を形成し、第１半導体層５１上に発光層５３０を形成し、その上に第２半導体層５２を形成する。
次いで、第２半導体層５２の上に金属層２０Ａを形成する。そして、金属層２０Ａの上にレジスト膜６０１Ａの層を形成する。
次いで、例えば乳酸エチル中にシリカ微粒子を分散させた液に、モノマーを加えて分散液を作成する。その分散液を上記のレジスト膜６０１Ａ上へ滴下し、スピンコートする。スピンコート後、溶媒を除去する。これにより、規則配列した微粒子６０２Ａの単分子層を形成する。
次いで、図８（ｂ）に表したように、配列された微粒子６０２Ａの層をＲＩＥ装置によってエッチングし、微粒子の粒径を縮小化させる。縮小化された微粒子６０２Ｂの間には隙間が生じる。
次いで、図８（ｃ）に表したように微粒子６０２Ｂの層をマスクとして、レジスト膜６０１Ａをエッチングし、レジストピラーパターン６０１を形成する。
次に、図８（ｄ）に表したように、例えば有機ＳＯＧ組成物をレジストピラーパターン６０１上へ滴下し、スピンコートする。スピンコート後、溶媒を完全に除去し、アニールを行う。有機ＳＯＧ組成物の硬化後、レジストピラーパターン６０１はＳＯＧ層６０３Ａによって埋め込まれる状態になる。ＳＯＧ層６０３Ａの表面は、平坦化されている。
次いで、図８（ｅ）に表したように、ＳＯＧ層６０３Ａをエッチバックして、レジストピラーパターン６０１を露出させる。次いで、エッチングによってレジストピラーパターン６０１を完全に除去する。レジストピラーパターン６０１を除去した後は、図８（ｆ）に表したように、ＳＯＧのホールパターン６０３Ｂが形成される。このホールパターン６０３Ｂの開口は、開口部２１に対応した開口パターン６１１である。
次いで、ＳＯＧのホールパターン６０３Ｂをマスクにしてイオンミリングを用いて、金属層２０Ａをエッチングする。これにより、開口パターン６１１に対応した金属層２０Ａに開口部２１が形成される（図８（ｇ））。金属層２０Ａは、開口部２１が形成され、第２電極層２０になる。金属層２０Ａのエッチング後、ＳＯＧのホールパターン６０３Ｂは除去する。第２電極層２０を形成した後は、無機膜４０を例えばＣＶＤ法によって形成する。その後、第２電極層２０と第２半導体層５２とを十分にオーミック接触させるため、例えば６５０℃で所定時間のアニールを行う。
その後、図８（ｈ）に表したように、金属層２０Ａの上にパッド電極２０２を形成する。そして、第１半導体層５１の下面から成長用基板１０を剥離し、第１半導体層５１の下面に第１電極層３０を形成する。
次に、表面である第２電極層２０側に、電極保護用の樹脂をコーティングし、さらに補助基板を貼り付ける。
その後、サファイア基板側から、波長２４８ｎｍのＫｒＦエキシマレーザ光を照射し、サファイア基板とＧａＮの界面にレーザ光を吸収させて、レーザリフトオフ（ＬＬＯ）法により、サファイア基板からエピ基板を剥離する。裏面に残ったＧａについては、塩酸処理により取り除く。
次に、剥がした裏面に銀をスパッタし、さらにメッキで銀を５０μｍ積層させる。
そして、表面の樹脂を有機溶媒により溶解することで補助基板を剥離する。最後にダイシングにより素子を分離し、半導体発光素子１１０を完成させる。
なお、上記（Ａ）〜（Ｄ）の各製造方法は一例であり、これらに限定されるものではない。
次に、実施例の説明を行う。なお、以下の実施例で示される材料、数値、製造条件等は一例であり、本発明はこれに限定されるものではない。
（実施例１）
実施例１では、上記（Ａ）の電子線描画を利用した方法に準じて半導体発光素子１１０を製造する。
先ず、成長用基板１０上に、ＧａＮの電流拡散層５１１を形成する。次に、電流拡散層５１１の上に、ｎ形ＧａＮのクラッド層５１２、ＩｎＧａＮの発光層５３０、ｐ形ＡｌＧａＮのクラッド層５２１などを含むヘテロ構造を形成する。その上に、ｐ形ＧａＮを含む電流拡散層５２２をエピタキシャル成長させる。
次いで、Ｎｉ（１ｎｍ）／Ａｇ−Ｐｄ−Ｃｕ（３０ｎｍ）の積層膜による金属層２０Ａをスパッタリング法により形成する。
次いで、Ａｇ−Ｐｄ−Ｃｕ層の上に電子線用レジスト（フジフィルム株式会社製：商品名ＦＥＰ−３０１）の層を３００ｎｍの厚さで形成する。そして、パターンジェネレータを装備した５０ｋＶの加速電圧を持つ電子線露光装置で開口径１００ｎｍ、１５０ｎｍの間隔を有するホールパターン（レジスト開口部２１１）を電子線用レジストに形成する。
次いで、イオンミリング装置を用いて、加速電圧５００ボルト（Ｖ）、イオン電流４０ミリアンペア（ｍＡ）の条件で９０秒間、Ｎｉ／Ａｇ−Ｐｄ−Ｃｕ層のエッチングを行って開口部を形成する。これにより、開口部２１を有する第２電極層２０が形成される。
次いで、第２電極層２０の金属層２０Ａの表面及び開口部２１の内面に、ＳｉＮの無機膜４０をＣＶＤ法により形成する。その後、窒素雰囲気下で６５０℃、３０分間アニールを行い、金属層２０Ａのオーミック接触を得る。
その後、Ｎｉ／Ａｇ−Ｐｄ−Ｃｕ層の上にパッド電極２０２を形成する。そして、電流拡散層５１１の下面から成長用基板１０を剥離し、電流拡散層５１１の下面に第１電極層３０を形成して半導体発光素子１１０を完成させる。
（実施例２）
実施例２では、上記（Ｃ）のブロックコポリマーの自己組織化を利用した方法に準じて半導体発光素子１１０を製造する。
先ず、実施例１と同様に、成長用基板１０上に、ＧａＮの電流拡散層５１１を形成する。次に、電流拡散層５１１の上に、ｎ形ＧａＮのクラッド層５１２、ＩｎＧａＮの発光層５３０、ｐ形ＡｌＧａＮのクラッド層５２１などを含むヘテロ構造を形成する。その上に、ｐ形ＧａＮを含む電流拡散層５２２をエピタキシャル成長させる。
次いで、Ｎｉ（１ｎｍ）／Ａｇ−Ｐｄ−Ｃｕ（３０ｎｍ）からなる金属層２０Ａをスパッタリング法により形成する。次に、シリコン酸化膜をＣＶＤにより５０ｎｍの厚さで形成する。
ブロックコポリマーには、ポリスチレン（ＰＳ）−ポリメチルメタクリレート（ＰＭＭＡ）のブロックコポリマー（ＰＳ−ｂ−ＰＭＭＡ）が用いられる。ブロックコポリマーの分子量（Ｍｎ）は、９２０ｋｇ／ｍｏｌであり、ＰＳとＰＭＭＡとの組成比は、８０ｍｏｌ：２０ｍｏｌである。なお、ＰＳ−ｂ−ＰＭＭＡ以外でも、例えば特許３９４０５４６号明細書に示したブロックコポリマーを使ってミクロドメインパターンを作成してもよい。そして、ＰＳ−ｂ−ＰＭＭＡは、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）に溶解され、ブロックコポリマーレジストになる。
次に、ブロックコポリマーレジストを、シリコン酸化膜上にスピンコートし、無酸化オーブン中で２３０℃でアニールを行う。これにより、ピッチが直径が１２０ｎｍのＰＭＭＡ球状ドメインがブロックコポリマー中に形成される。ＰＳ−ｂ−ＰＭＭＡブロックコポリマーの膜厚はＰＭＭＡ球状ドメインが１層になるように調整する。
ＰＭＭＡはＲＩＥに対して耐性が低い。したがって、酸素ＲＩＥによって、ブロックコポリマーレジストは選択的に削られる。これにより、ＰＭＭＡドメインの部分を除去する。そして、メッシュ状に残ったＰＳをマスクにしてＣＦ４とＡｒとの混合ガスを用いてＲＩＥする。これによって、開口部２１に対応した開口パターン７１１を有する酸化膜マスク（酸化膜ホールパターン７０１Ｂ）が形成される。
次いで、酸化膜マスクを介して、Ａｇ−Ｐｄ−Ｃｕ層をアルゴンでミリングを行う。これにより、複数の開口部２１を備えた金属製の光透過性薄膜電極（第２電極層２０）が形成される。
Ｎｉ／Ａｇ−Ｐｄ−Ｃｕ層のエッチング後、酸化膜マスクを除去する。次いで、第２電極層２０の金属層２０Ａの表面及び開口部２１の内面に、ＳｉＮの無機膜４０を形成する。その後、窒素雰囲気下で６５０℃、３０分間アニールを行い、金属層２０Ａのオーミック接触を得る。
その後、Ｎｉ／Ａｇ−Ｐｄ−Ｃｕ層の上にパッド電極２０２を形成する。そして、電流拡散層５１１の下面から成長用基板１０を剥離し、電流拡散層５１１の下面に第１電極層３０を形成して半導体発光素子１１０を完成させる。
（変形例：その１）
図９は、変形例に係る半導体発光素子を例示する模式的断面図である。
本変形例に係る半導体発光素子１２０においては、構造体１００が成長用基板１０の上に形成されている。また、第１電極層３９は、第１半導体層５１の表面側に露出した部分に設けられている。
すなわち、半導体発光素子１２０は、例えばサファイア基板である成長用基板１０の上に、例えばＧａＮの電流拡散層５１１、Ｓｉがドープされたｎ形ＧａＮによるクラッド層５１２、ＩｎＧａＮ／ＧａＮのＭＱＷ構造を有する発光層５３０、Ｍｇがドープされたｐ形Ａｌ０．２Ｇａ０．８Ｎによるクラッド層５２１及びＭｇがドープされたｐ形ＧａＮによる電流拡散層５２２が、例えばエピタキシャル成長によって形成されている。
なお、本変形例に係る半導体発光素子１２０では、便宜上、第１半導体層５１に電流拡散層５１１が含まれ、第２半導体層５２に電流拡散層５２２が含まれ、活性層５３に、クラッド層５１２、発光層５３０及びクラッド層５２１が含まれるものとする。
電流拡散層５２２の上には、開口部２１を有する第２電極層２０が設けられている。また、電流拡散層５２２、クラッド層５２１、発光層５３０及びクラッド層５１２の一部がエッチングされ、電流拡散層５１１の露出した部分に、第１電極層３９が設けられている。
半導体発光素子１２０のように、第１電極層３９は、第１半導体層５１の裏面側に設けられたものに限定されず、第１半導体層５１の表面側に設けられていてもよい。
本変形例に係る半導体発光素子１２０においても、半導体発光素子１１０と同様に、第２電極層２０による発光層５３０への電流の拡がりを保ったまま、効率良く光を外部に放出することができるようになる。
（変形例：その２）
図１０は、変形例に係る半導体発光素子の製造方法を例示する模式的断面図である。
本変形例に係る半導体発光素子１３０には、窒化物半導体以外の半導体が用いられている。
先ず、図１０（ａ）に表したように、ｎ形ＧａＡｓによる成長用基板１０の上に、ｎ形ＩｎＡｌＰのクラッド層５１２、ＩｎＧａＰの発光層５３０、ｐ形ＩｎＡｌＰのクラッド層５２１などを含むヘテロ構造部を形成する。その上に、ｐ形のＩｎＧａＡｌＰなど４元元素を含む電流拡散層５２２をエピタキシャル成長させる。さらに、電流拡散層５２２の上にオーミック接触をとるためにｐ形ＧａＡｓのコンタクト層５２３を例えば厚さ０．１μｍで形成する。次に、成長用基板１０の裏面側に、ｎ側の対向電極である第１電極層３０として、例えばＡｕを形成する。
なお、本変形例では、便宜上、成長用基板１０は第１半導体層５１に含まれるものとする。また、電流拡散層５２２及びコンタクト層５２３は第２半導体層５２に含まれるものとする。
次いで、コンタクト層５２３の上に、Ａｇ−Ｃｕによる金属層２０Ａを、例えば厚さ３０ｎｍで、蒸着法により形成する。
次いで、Ａｇ−Ｃｕによる金属層２０Ａの上に電子線用のレジスト膜２００Ａ（フジフィルム株式会社製：商品名ＦＥＰ−３０１）を３００ｎｍの厚さで形成する。そして、パターンジェネレータを装備した５０ｋＶの加速電圧を持つ電子線露光装置で開口径１００ｎｍ、２００ｎｍの間隔を有するホールパターン（レジスト開口部２１１）を形成する（図１０（ｂ）参照）。
次いで、レジスト層２００をマスクとして、イオンミリング装置を用いて、加速電圧５００Ｖ、イオン電流４０ｍＡの条件で９０秒間、Ａｇ−Ｃｕによる金属層２０Ａのエッチングを行って開口部を形成する。これにより、開口部２１を有する第２電極層２０が形成される（図１０（ｃ）参照）。
次いで、Ａｇ−Ｃｕの第２電極層２０の表面及び開口部２１の内面に、ＳｉＮの無機膜４０をＣＶＤ法により形成する（図１０（ｄ）参照）。その後、窒素雰囲気下で５５０℃、３０分間アニールを行い、第２電極層２０のオーミック接触を得る。
その後、図１０（ｅ）に表したように、Ａｇ−Ｃｕの第２電極層２０の上にパッド電極２０２を形成して半導体発光素子１３０を完成させる。
半導体発光素子１３０では、例えば波長６１０ｎｍ以上、６４０ｎｍ以下の光を放出する。このように、窒化物半導体以外の半導体を用いた半導体発光素子１３０であっても、Ａｇを含む第２電極層２０を適用することができる。これにより、半導体発光素子１１０と同様に、第２電極層２０による発光層５３０への電流の拡がりを保ったまま、効率良く光を外部に放出することができるようになる。
なお、上記に実施形態では、構造体１００として窒化物半導体を用いた例を示したが、窒化物半導体以外の半導体を用いてもよい。例えば、電流拡散層５１１としてｎ形ＧａＡｓ、クラッド層５１２としてｎ形ＩｎＡｌＰを用い、発光層５３０としてＩｎＧａＰを用い、クラッド層５２１としてｐ形ＩｎＡｌＰ、電流拡散層５２２としてｐ形ＩｎＧａＡｌＰを用いてもよい。
また、第１の導電形をｎ形、第２の導電形をｐ形として説明したが、第１の導電形をｐ形、第２の導電形をｎ形としても実施可能である。
以上説明したように、実施形態に係る半導体発光素子およびその製造方法によれば、半導体層への均一な電流の拡がりを保ったまま、光の放出効率（光取り出し効率）を向上することができ、高輝度化を図ることが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…成長用基板、２０…第２電極層、２１…開口部、２３…金属部、３０…第１電極層、４０…無機膜、５１…第１半導体層、５２…第２半導体層、５３…発光層、１００…構造体、１１０，１２０，１３０…半導体発光素子

Claims (12)

  1. 第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ可視光を放出する発光層と、を有する構造体と、
    前記構造体の前記第２半導体層の側に設けられた電極層であって、前記第１半導体層から前記第２半導体層に向かう方向に沿った厚さが１０ナノメートル以上、１００ナノメートル以下でありＡｇを含む金属部と、前記方向に沿って前記金属部を貫通する複数の開口部であって前記開口部のそれぞれを前記方向にみたときの外形の円相当直径が１０ナノメートル以上、３００ナノメートル以下である複数の開口部と、を有する電極層と、
    前記発光層から放出される光に対して透過性を有し、前記金属部の表面及び前記開口部の内面を覆う無機膜と、
    を備え、
    前記金属部は、
    Ａｇを含む第１層と、
    前記第１層と前記第２半導体層との間に設けられ、Ｎｉ、Ｔｉ、Ｃｒ及びＣｏの少なくともいずれかを含む第２層と、を有し、
    前記第２層の厚さは、１ナノメートル以上、５ナノメートル以下であり、
    前記無機膜は、前記開口部の前記内面の一部となる前記第１層の側面と、前記開口部の前記内面の一部となる前記第２層の側面と、前記開口部の底面の前記第２半導体層と、を覆うことを特徴とする半導体発光素子。
  2. 前記第１層は、Ａｌ、Ｃｕ、Ｚｎ、Ｚｒ、Ｓｉ、Ｇｅ、Ｐｔ、Ｒｈ、Ｎｉ、Ｐｄ、Ｃｕ、Ｓｎ、Ｃ、Ｍｇ、Ｃｒ、Ｔｅ、Ｓｅ、Ｉｎ、Ｃｏ及びＴｉからなる群から選択される少なくとも１つの元素を含有することを特徴とする請求項１記載の半導体発光素子。
  3. 前記無機膜は、ＳｉＮ、ＢＮ、ＡｌＮ、ＧａＮ、ＣＮ、ＺｎＳ、ＡｌＦ３、ＭｇＦ２、ＣａＦ２、ＣｅＦ２、ＧｄＦ２、ＬａＦ２、ＮｄＦ２、ＬｉＦ，ＮａＦ、ＹｂＦ３及びＹＦ３のよりなる群からから選択される少なくとも１つを含むことを特徴とする請求項１又は２に記載の半導体発光素子。
  4. 前記無機膜の厚さは、２０ナノメートル以上、２００ナノメートル以下であることを特徴とする請求項１〜３のいずれか１つに記載の半導体発光素子。
  5. 前記電極層の前記方向にみたときの外形の面積は、１平方ミリメートル以上であることを特徴とする請求項１〜４のいずれか１つに記載の半導体発光素子。
  6. 前記電極層のシート抵抗は、１０オーム／□以下であることを特徴とする請求項１〜５のいずれか１つに記載の半導体発光素子。
  7. 前記円相当直径は、前記発光層から放出される光の中心波長の１／２以下である請求項１〜６のいずれか１つに記載の半導体発光素子。
  8. 成長用基板の上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ可視光を放出する発光層と、を有する構造体を結晶成長によって形成する工程と、
    前記第２半導体層の上に、前記第１半導体層から前記第２半導体層に向かう方向に沿った厚さが１０ナノメートル以上、１００ナノメートル以下でありＡｇを含む金属層を形成する工程と、
    前記金属層の上にマスクパターンを形成する工程と、
    前記マスクパターンをマスクにして前記金属層をエッチングし、前記方向にみたときの形状の円相当直径が１０ナノメートル以上、３００ナノメートル以下である複数の開口部を有する電極層を形成する工程と、
    前記金属層の表面及び前記開口部の内面を覆うように、前記発光層から放出される光に対して透過性を有する無機膜を形成する工程と、
    を備え、
    前記金属層を形成する工程は、Ａｇを含む第１層と、前記第１層と前記第２半導体層との間に設けられ、Ｎｉ、Ｔｉ、Ｃｒ及びＣｏの少なくともいずれかを含む第２層と、を形成する工程を有し、
    前記第２層の厚さは、１ナノメートル以上、５ナノメートル以下であり、
    前記無機膜は、前記開口部の前記内面の一部となる前記第１層の側面と、前記開口部の前記内面の一部となる前記第２層の側面と、前記開口部の底面の前記第２半導体層と、を覆うことを特徴とする半導体発光素子の製造方法。
  9. 前記マスクパターンを形成する工程において、
    前記金属層の上にブロックコポリマー膜を形成し、前記ブロックコポリマー膜をミクロ相分離させ、ブロックコポリマー膜の１相を除去することにより、複数の開口部を作成し、前記開口部が得られたブロックコポリマー膜をマスクに用いることを特徴とする請求項８記載の半導体発光素子の製造方法。
  10. 前記マスクパターンを形成する工程において、
    前記金属層の上にレジスト膜を形成し、前記レジスト膜に凸部を有する型の前記凸部を押し付けて、前記レジスト膜に複数のレジスト凹部を有するレジストパターンを形成することを特徴とする請求項８記載の半導体発光素子の製造方法。
  11. 前記マスクパターンを形成する工程において、
    前記金属層の上にレジスト膜を形成し、前記レジスト膜に電子線または光を照射したのちに現像し、前記レジスト膜に複数のレジスト開口部が設けられたレジストパターンを形成することを特徴とする請求項８記載の半導体発光素子の製造方法。
  12. 前記マスクパターンを形成する工程において、
    前記金属層の上に単層の微粒子を形成し、前記単層の微粒子を樹脂で固定化したのち、微粒子を除去することで樹脂膜に複数の開口部を作成し、前記開口部が樹脂膜をマスクに用いることを特徴とする請求項８記載の半導体発光素子の製造方法。
JP2011050248A 2011-03-08 2011-03-08 半導体発光素子及びその製造方法 Expired - Fee Related JP5479391B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011050248A JP5479391B2 (ja) 2011-03-08 2011-03-08 半導体発光素子及びその製造方法
US13/221,326 US8835954B2 (en) 2011-03-08 2011-08-30 Semiconductor light emitting device and method for manufacturing the same
US14/455,540 US9142728B2 (en) 2011-03-08 2014-08-08 Semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011050248A JP5479391B2 (ja) 2011-03-08 2011-03-08 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012186427A JP2012186427A (ja) 2012-09-27
JP5479391B2 true JP5479391B2 (ja) 2014-04-23

Family

ID=46794738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011050248A Expired - Fee Related JP5479391B2 (ja) 2011-03-08 2011-03-08 半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (2) US8835954B2 (ja)
JP (1) JP5479391B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5433609B2 (ja) 2011-03-03 2014-03-05 株式会社東芝 半導体発光素子及びその製造方法
JP5501319B2 (ja) * 2011-09-24 2014-05-21 株式会社東芝 半導体発光素子
US9450152B2 (en) 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
KR101972048B1 (ko) * 2012-10-29 2019-08-16 엘지이노텍 주식회사 전극 구조물 및 이를 포함하는 발광소자
KR20140086624A (ko) * 2012-12-28 2014-07-08 삼성전자주식회사 질화물 반도체 발광 소자
CN103594586B (zh) * 2013-10-21 2016-06-29 溧阳市东大技术转移中心有限公司 一种具有粗化表面的电极结构的制造方法
JP2015122133A (ja) * 2013-12-24 2015-07-02 株式会社東芝 パターン形成方法、スタンパーの製造方法、及び磁気記録媒体の製造方法
US9859461B2 (en) * 2015-07-13 2018-01-02 Sensor Electronic Technology, Inc. P-type contact to semiconductor heterostructure
US10236415B2 (en) 2015-07-13 2019-03-19 Sensor Electronic Technology, Inc. P-type contact to semiconductor heterostructure
KR102373677B1 (ko) * 2015-08-24 2022-03-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
JP2019057572A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 金属配線の形成方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384084A (ja) * 1986-09-29 1988-04-14 Toshiba Corp 半導体発光素子
JPH04236468A (ja) * 1991-01-18 1992-08-25 Toshiba Corp 光通信用発光ダイオ−ド素子
US5917202A (en) 1995-12-21 1999-06-29 Hewlett-Packard Company Highly reflective contacts for light emitting semiconductor devices
JPH10256602A (ja) * 1997-03-12 1998-09-25 Sharp Corp 半導体発光素子
JPH11220171A (ja) 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
US6291839B1 (en) * 1998-09-11 2001-09-18 Lulileds Lighting, U.S. Llc Light emitting device having a finely-patterned reflective contact
JP2000294837A (ja) 1999-04-05 2000-10-20 Stanley Electric Co Ltd 窒化ガリウム系化合物半導体発光素子
JP3989658B2 (ja) * 1999-11-19 2007-10-10 昭和電工株式会社 半導体発光ダイオード
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
EP1406314B1 (en) * 2001-07-12 2015-08-19 Nichia Corporation Semiconductor device
JP2003168823A (ja) 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US7279718B2 (en) * 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
JP3896027B2 (ja) * 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP4443097B2 (ja) * 2002-06-20 2010-03-31 ソニー株式会社 ＧａＮ系半導体素子の作製方法
JP2004119839A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 光半導体装置及びその製造方法
WO2004058850A1 (ja) * 2002-12-25 2004-07-15 Semiconductor Energy Laboratory Co., Ltd. 高分子化合物、電界発光素子及び発光装置
CN102281659B (zh) * 2002-12-26 2014-06-04 株式会社半导体能源研究所 发光装置和制造发光装置的方法
JP2004277780A (ja) 2003-03-13 2004-10-07 Furuya Kinzoku:Kk 銀系合金の積層構造並びにそれを用いた電極、配線、反射膜及び反射電極
JP4572604B2 (ja) * 2003-06-30 2010-11-04 日亜化学工業株式会社 半導体発光素子及びそれを用いた発光装置
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4130163B2 (ja) * 2003-09-29 2008-08-06 三洋電機株式会社 半導体発光素子
KR100571818B1 (ko) * 2003-10-08 2006-04-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP4439271B2 (ja) 2004-01-16 2010-03-24 三洋電機株式会社 ＩＩＩ族窒化物半導体発光素子用のｐ型電極とその製造方法
KR100586949B1 (ko) * 2004-01-19 2006-06-07 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
US7569863B2 (en) * 2004-02-19 2009-08-04 Panasonic Corporation Semiconductor light emitting device
US8089093B2 (en) * 2004-02-20 2012-01-03 Nichia Corporation Nitride semiconductor device including different concentrations of impurities
JP4689176B2 (ja) * 2004-02-26 2011-05-25 大日本印刷株式会社 有機エレクトロルミネッセンス素子
US7462514B2 (en) * 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
KR100634503B1 (ko) * 2004-03-12 2006-10-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7202504B2 (en) * 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US7291865B2 (en) * 2004-09-29 2007-11-06 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device
US7649197B2 (en) * 2005-03-23 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Composite material, and light emitting element and light emitting device using the composite material
KR100638732B1 (ko) * 2005-04-15 2006-10-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자의 제조방법
US7745019B2 (en) * 2005-04-28 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device and method of manufacturing light emitting element
JP4596981B2 (ja) * 2005-05-24 2010-12-15 株式会社日立ハイテクノロジーズ インプリント装置、及び微細構造転写方法
KR101232881B1 (ko) * 2005-08-03 2013-02-13 스탄레 덴끼 가부시키가이샤 반도체발광소자 및 그 제조방법
JP4841206B2 (ja) * 2005-09-06 2011-12-21 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP4819453B2 (ja) 2005-09-12 2011-11-24 昭和電工株式会社 窒化ガリウム系半導体発光素子およびその製造方法
JP2007123446A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 半導体発光素子の製造方法
JP2007184411A (ja) 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
KR20070088145A (ko) * 2006-02-24 2007-08-29 엘지전자 주식회사 발광 다이오드 및 그 제조방법
US20070205423A1 (en) * 2006-03-03 2007-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007273746A (ja) * 2006-03-31 2007-10-18 Sumitomo Chemical Co Ltd 固体表面の微細加工方法および発光素子
KR100796603B1 (ko) * 2006-11-28 2008-01-21 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
JP2008218440A (ja) * 2007-02-09 2008-09-18 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
JP5571870B2 (ja) * 2007-09-21 2014-08-13 株式会社東芝 極微細構造を有する光透過型金属電極およびその製造方法
JP5543692B2 (ja) * 2008-03-21 2014-07-09 株式会社東芝 有機エレクトロルミネッセンス素子を用いた表示装置および照明装置
JP5651288B2 (ja) * 2008-03-25 2015-01-07 株式会社東芝 半導体発光素子及びその製造方法
US20100051973A1 (en) * 2008-08-28 2010-03-04 Seiko Epson Corporation Light-emitting device, electronic equipment, and process of producing light-emitting device
US7856040B2 (en) * 2008-09-24 2010-12-21 Palo Alto Research Center Incorporated Semiconductor light emitting devices with non-epitaxial upper cladding
JP2010267694A (ja) 2009-05-13 2010-11-25 Sony Corp 半導体発光素子およびその製造方法ならびに半導体素子およびその製造方法
JP2011035017A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 発光素子
KR101650840B1 (ko) * 2009-08-26 2016-08-24 삼성전자주식회사 발광소자 및 이의 제조방법
JP5463882B2 (ja) * 2009-12-01 2014-04-09 ソニー株式会社 発光素子及びその製造方法

Also Published As

Publication number Publication date
US20120228654A1 (en) 2012-09-13
US20140349421A1 (en) 2014-11-27
US8835954B2 (en) 2014-09-16
US9142728B2 (en) 2015-09-22
JP2012186427A (ja) 2012-09-27

Similar Documents

Publication Publication Date Title
JP5479391B2 (ja) 半導体発光素子及びその製造方法
JP5204177B2 (ja) 半導体発光素子及びその製造方法
US9437779B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP5284300B2 (ja) 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法
US9324914B2 (en) Semiconductor light-emitting device and process for production thereof
TW201123542A (en) Semiconductor light emitting device and method for manufacturing the same
JP2013038248A (ja) 半導体発光素子
JP5292374B2 (ja) 半導体発光素子及びその製造方法
JP5674389B2 (ja) 半導体発光素子及びその製造方法
JP6177912B2 (ja) パターンを記録媒体内に光転写するための方法
JP2012059969A (ja) 半導体発光素子
TW201712890A (zh) 發光元件的製造方法
JP5433609B2 (ja) 半導体発光素子及びその製造方法
WO2018025805A1 (ja) 半導体発光素子及びその製造方法
JP5826693B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131210

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140212

LAPS Cancellation because of no payment of annual fees