JPS61142688A - 薄膜el素子の製造方法 - Google Patents

薄膜el素子の製造方法

Info

Publication number
JPS61142688A
JPS61142688A JP59262799A JP26279984A JPS61142688A JP S61142688 A JPS61142688 A JP S61142688A JP 59262799 A JP59262799 A JP 59262799A JP 26279984 A JP26279984 A JP 26279984A JP S61142688 A JPS61142688 A JP S61142688A
Authority
JP
Japan
Prior art keywords
electrode
film
insulating layer
emitting layer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59262799A
Other languages
English (en)
Inventor
英夫 田辺
熊田 政治
浩 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP59262799A priority Critical patent/JPS61142688A/ja
Publication of JPS61142688A publication Critical patent/JPS61142688A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、対向電極間に製造工程中に生じたピンホール
等の構造欠陥の悪影響を除去し、対向電極間の電気的短
絡や動作中の絶縁破壊発生等を抑止する薄膜EL棄子の
製造方法に関する。
〔発明の背景〕
近年BL表示素子は、薄型、全固体の表示素子として、
その実用化が積極的に進められているが、発光輝度、寿
命等について、更に改善することが望まれている。
第2図は薄IIIEL素子の一例の断面図を示し、1は
ガラス基板、2は第1電極である透明電極、3は第1絶
縁層、4は発光層、5は第2絶縁層、6は第2電極であ
る背面電極、7は耐候性のある絶縁膜である。基板に例
えばステンレス等の不透明なものを用い、第1電極もア
ルミニウム等の不透明なものとし、第2電極に透明導電
膜、その他の絶縁層、耐候性膜にも例えばS t 02
、AJ203など透明なものを用いるようにしても良い
、なお、この図に示す素子は第1、第2絶縁層が発光層
を挟んでいるので交流駆動しか出来ないが、通常、良好
な寿命特性を示す、製法は、ガラス基板1上にまずスパ
ッタにより、I n203− S n 01を成膜して
第1電極である透明電極2を形成し、この上にA J2
0.のターゲットを用いアルゴン圧力2.OXl0To
rrでスパッタしてAl2O3を膜厚300n−に成膜
して第1絶縁層3を形成し、この上に基板温度250℃
としてZnS:Mnの焼結体を電子ビーム蒸着すること
によりZnS:Mn(付活剤となるMnの濃度は、例え
ば0.45%)発光層4を膜厚500n−に形成し、こ
の発光層4の上に再びAl2O3のターゲットを用いア
ルゴン圧力2.OXIOTorrでスパッタして、A 
jlLO,を膜厚300n閣に成膜して第2絶縁層5を
形成し、この上にAIを真空蒸着により1500人に成
膜して第2電極である背面電極6を形成し、更にその上
を耐候性絶縁膜として5i02ターゲツトを用いアルゴ
ン圧力2.OXIOTorrでスパッタして膜厚100
nsの5i02絶縁膜7で被覆する。
薄111EL素子では、その製造工程中に対向電極間に
電気的短絡が発生すると全く発光しなくなり、また短絡
に到らすとも絶縁層、発光層中に欠陥が存在すると、動
作中に電界集中により絶縁破壊の起点となって発光が停
止することがある。この電気的短絡や絶縁破壊の起点は
、発光層の表裏両面に直接または絶縁層を介して形成さ
れる電極を短絡あるいは短絡に近い状態にしてしまうピ
ンホールのような欠陥が生じた場合や、発光層や絶縁層
中に異物として導電性物質が存在している場合に生ずる
。このような電気的短絡や絶縁破壊の発生率は素子が大
型化されるのに伴って著しく増加する。一般に大面積の
薄IIIEL素子を経済的に製作するには、素子製造工
程中で短絡や絶縁破壊の原因となる事象が発生するのを
防止するか、又は其の発生後に、かかるものを除去する
かせざるを得ないが、前者を実現することは非常に困難
である。
特公昭59−10033号公報で、絶縁層を真空蒸着に
より形成後、100〜5 XIOTorrの真空中40
0〜600℃の温度で1〜2.5時間熱処理を行うこと
を特徴とする薄l1llEL素子の製造方法が公告され
、これにより酸素欠損状態が補われ、結晶性が良好とな
るとしているが、本発明者の実験によれば、成膜後の真
空熱処理で欠陥を皆無にすることは非常に困難であった
〔発明の目的〕
本発明の目的は、対向電極に挟みこまれた発光層、絶縁
層などに製造工程中に生じたピンホール等の悪影響を簡
単に除去できる薄1!IIEL素子の製造方法を提供す
ることにある。
〔発明の概要〕
前述の如く、一般に大面積の薄膜EL棄子を経済的に製
作するには、素子製造工程中で短絡や絶縁破壊の原因と
なる事象が発生するのを防止するか、又は原因事象発生
後にそれを除去するかせざるを得ないが、前者を実現す
ることは極めて困難であるから、本発明では、素子製造
工程中に一旦発生した電気的短絡や絶縁破壊の原因とな
る事象すなわち欠陥を除去してしまう方法を採る。
即ち、基板上に、第1の電極を形成させ、その上に、直
接または絶縁層を介して発光層を形成させ、更に発光層
の上に直接または絶縁層を介して第2の電極を形成させ
た後、第2の電極の上に、この第2の電極を腐食し得る
液に対して耐腐食性を有する絶縁膜を約1μm以下の膜
厚に形成させ、その後、前記第2の電極を腐食し得る液
に素子全体を数分程度浸漬してから、例えば水洗等によ
り此の腐食液を良く除去することとした。
対向電極に挟まれる絶縁層中にピンホールが生じて、第
2電極形成に際し、電極金属材料がピンホール内に入り
込み、電界集中を招き易い金属突起部を作って、絶縁破
壊の起点となったり又は電気的短絡を生じ、また、基板
や電極に存在する導電性異物により同様な現象が生じる
場合があるが、いずれの場合も、其の欠陥部では局部的
に段差形状が生じ、第2電極上に絶縁膜を積層しても、
この絶縁膜は段差部では、その他の部分に比べて極めて
薄(なる。そして此の絶縁膜が第2電極を腐食する液に
対し耐腐食性を有すると言っても、実際には比較的なこ
とであって、絶縁膜も多少は第2電極腐食液に腐食され
、上記段差部に被着した極めて薄い絶縁膜は、上記腐食
液に腐食されてなくなり1.腐食液は、結局、欠陥部の
ピンホール内に入り込んだ第2電極材料や、導電性異物
の所にまで到達し、これら欠陥原因となるものを腐食し
て除去するのである。
〔発明の実施例〕
第1図は本発明の詳細な説明する図である0図(a)は
第2図に示した素子と同様に製作された薄1IIEL棄
子の第2絶縁層5にピンホールが生じた例を示す0図(
b)は、図(a)中の円内に示した欠陥個所の拡大図で
、第2絶縁層5にピンホールが存在するので、この上に
積層した背面電極6は平坦にならず、下地の形状を反映
して断面形状が凹状にピンホール内にも堆積され、素子
を駆動する際に電界集中を起こす原因となるが、ここに
堆積した背面電極膜の厚さは周囲の平坦部に積層された
膜厚に比し遥かに薄い、この凹状部の上に背面電極を腐
食し得る液に対して耐腐食性を有する絶縁y!7を形成
した場合、その膜厚が余程厚くない限り、図<c>に示
すように、ピンホールの形状を反映した背面電極凹状部
の側壁を、平坦部と同じ十分な膜厚で被覆することは不
可能である0本発明は此の現象を利用し、背面電極を腐
食し得る液に対して耐腐食性を有する絶縁膜を適当な厚
さく300〜1oooo人)に形成し、凹状部の側壁の
、絶縁膜に被覆されていない、又は被覆されていても周
囲の平坦部に比して絶縁膜が極めて薄い、又は絶縁膜が
脆弱な部分から、背面電極6を腐食し得る液9を浸み込
ませることにより、ピンホール内に堆積された薄い背面
電極膜だけを選択的に腐食、除去してしまって、電界集
中や電気的短絡を抑止しようとしたものである0図(d
)はピンホール内に堆積された背面電極膜が腐食、除去
された後の断面図である。ピンホールの存在しない部分
は、十分な膜厚の絶縁lll7で被覆されているため背
面電極6は除去されない0以上、第2絶縁層5にピンホ
ールが存在した場合について説明したが、ピンホールが
発光層まで、又は第1絶縁層3までに及ぶ場合であって
も、同様な機構で電界集中の抑止、又は背面電極と透明
電極間の短   絡の切断を実現することが出来る。
また、欠陥がピンホールによるものでなく、逆に異物等
による突起が原因である場合であっても、同様の方法で
同様な効果が得られる。つまり突起の場合もピンホール
による凹状部の場合と同様、そこの段差部の側壁に積層
される膜の厚さは、周囲の平坦部における膜厚はどには
厚く成膜されないことを利用したものである。
以上のように絶縁膜7は背面電極6を選択的にエッチし
て欠陥部分を除去するためのマスクを兼ねているから、
その材質や膜厚は適当に選定する必要がある0本実施例
では材質に310.を用い、厚さは1100nとした。
なお、この膜は欠陥部以外の個所には耐候性保護膜(バ
ンシベーシッン膜)として役立つ。腐食液としてn、 
PO4: C13COOtl: HNO3: HzO=
75 : 15二5 :5なる組成の液を作り、この中
に絶縁膜7まで形成させた薄膜EL素子全体を3〜5分
間浸漬し、その後、十分に水洗し乾燥する。ここで、薄
膜EL素子に電圧を印加する第1電極(透明電極)2と
第2電極(背面電極)6のそれぞれの端子部以外は全面
がSlq膜7で保護されているが、端子部は駆動時にコ
ンタクトをとる必要性からSIO,膜を被着できないた
め、腐食液に浸漬する時は、レジスト等でマスクするこ
とが望ましい。
また、欠陥部分除去後は、欠陥部分のみ耐候性保護膜が
被覆されていないため、更に、耐候性保護膜を成膜する
か、あるいは他の方法で、端子部以外を保護することが
望ましい。
このように背面電極6を腐食する液に浸漬することによ
り、絶縁破壊の起点または電気的短絡個所が選択的に除
去される結果、従来の薄111EL素子では、透明電極
と背面電極の間に駆動時に電圧を印加すると絶縁破壊す
るものが頻繁に発生し、なかには電圧印加前すでに電気
的短絡を生じているものもあったが、本発明により製造
した素子は、絶縁破壊が飛曙的に減少し、第2図中に示
した電源8による1kHz、220Vの正弦波電圧の印
加で明るく光る素子が高歩留りで得られるようになった
上記実施例では基板としてガラス基板を用いたが、耐熱
性樹脂で被覆した金属フィルム基板上に、背面電極、第
1絶縁層、発光層、第2絶縁層、透明電極、エツチング
マスク兼用絶縁膜の順に積層しても良く、この場合、透
明電極の上に積層する絶縁膜は、透明でなければならず
、かつ、透明電極を腐食し得る液に対して耐腐食性のあ
る膜でなければならない。
また上記実施例では第1の絶縁層と第2の絶縁層はスパ
ツクで形成したA A203であったが、これに限定さ
れるものではなく、S i、N4.5in2、η03、
TIO□、T a、%等でも同様で、成膜法もスバ果が
得られる。
上記実施例では背面電極の上に形成する絶縁膜をS i
 O,、IIIとした場合について説明したが、本発明
はs i o、IIIに限定されるものではなく、背面
電極を腐食し得る腐食液に対して耐腐食性のある膜であ
ればよ(、例えばA403、St、N4、T aLO>
TIO,等でも同様の効果が得られ、成膜法もスパッタ
法に限定されず、例えば反応性スパッタ、プラズマCV
D、イオンブレーティング又は真空蒸着法等でも良い。
また此の膜の厚さは上記実施例では1100naとした
が、概ね30n■〜1μmの範囲にあれば良い、 30
n+s以下では欠陥部以外の電極を腐食から完全に防ぐ
ことが困難となり、1μm以上では、欠陥部の電極も十
分被覆してしまう恐れがある0以上から此の絶縁膜の膜
厚は50〜200nmが適当である。
また上記実施例は、交流駆動の二重絶縁膜構造のEll
子であったが、本発明は第1、第2電極間に発光層とC
uxSを挟み込んだ直流駆動のEL素子にも同様の効果
を発揮する。
〔発明の効果〕
以上説明したように本発明によれば、絶縁破壊を抑止し
、また既に電気的短絡を生じている部分を除去できるの
で、信頼性の高い高品質、高性能の薄IIIEL素子を
歩留り良く得られるという極めて優れた効果がある。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の詳細な説明する図、第
2図は薄111EL素子の一例の断面図である。 1・−・ガラス基板、  2−・透明電極、  3−・
第1絶縁層、 4−・発光層、 5・−・第2絶縁層、
 6・−・背面電極、 7・−・本発明に係る選択的エ
ツチング用マスク兼耐候性絶縁膜。 第  1  図 (b)

Claims (2)

    【特許請求の範囲】
  1.  1.少なくとも、基板上に第1の電極を形成する工程
    と、第1の電極上に発光層を形成する工程と、発光層上
    に第2の電極を形成する工程と、第2の電極上に此の電
    極を腐食し得る液に対して耐腐食性を有する絶縁膜を形
    成する工程と、前記第2の電極を腐食し得る液に素子全
    体を浸漬する工程とからなる薄膜EL素子の製造方法。
  2.  2.第1の電極と発光層の間、及び発光層と第2の電
    極の間に、それぞれ絶縁層を設けた特許請求の範囲第1
    項記載の薄膜EL素子の製造方法。
JP59262799A 1984-12-14 1984-12-14 薄膜el素子の製造方法 Pending JPS61142688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59262799A JPS61142688A (ja) 1984-12-14 1984-12-14 薄膜el素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59262799A JPS61142688A (ja) 1984-12-14 1984-12-14 薄膜el素子の製造方法

Publications (1)

Publication Number Publication Date
JPS61142688A true JPS61142688A (ja) 1986-06-30

Family

ID=17380767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59262799A Pending JPS61142688A (ja) 1984-12-14 1984-12-14 薄膜el素子の製造方法

Country Status (1)

Country Link
JP (1) JPS61142688A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093396A (ja) * 2003-09-19 2005-04-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093396A (ja) * 2003-09-19 2005-04-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法

Similar Documents

Publication Publication Date Title
US5445711A (en) Low resistance, thermally stable electrode structure for electroluminescent displays
KR100961418B1 (ko) 적층체, 배선이 부착되어 있는 기체, 유기 el 표시소자, 유기 el 표시 소자의 접속 단자 및 이들의 제조방법
WO1997031508A1 (fr) Element electroluminescent organique et procede de fabrication
JP3649238B2 (ja) 積層体、配線付き基体、有機el表示素子、有機el表示素子の接続端子及びそれらの製造方法
KR101005454B1 (ko) 보조 배선이 형성된 전극 기체의 제조 방법
WO1994014298A1 (en) Sunlight viewable thin film electroluminescent display having darkened metal electrodes
JPH1154286A (ja) 発光ディスプレイ及びその製造方法
JPS61142688A (ja) 薄膜el素子の製造方法
JP2003297584A (ja) 配線付き基体形成用積層体、配線付き基体およびその形成方法
KR100994093B1 (ko) 배선 부착 기판 형성용 적층체, 배선 부착 기판 및 그 형성방법
JPS58216391A (ja) 薄膜el素子
JPH11312583A (ja) El素子の製造方法
US20090218215A1 (en) Laminate for forming a substrate with wires, substrate with wires and methods for producing them
JPH056318B2 (ja)
JPH0922655A (ja) プラズマディスプレイパネルの電極
JPH05217673A (ja) 薄膜el素子の製造方法
JPS6068590A (ja) 透明導電膜上への絶縁膜の形成方法
JPH09274860A (ja) プラズマディスプレイパネル
JPH028400Y2 (ja)
JPH08185978A (ja) El表示器とその製造方法
JP3516348B2 (ja) 薄膜elパネル用素子
JPH01204394A (ja) 薄膜el素子
JPH02207487A (ja) 薄膜el素子の形成方法
JPH01112692A (ja) 薄膜elパネルの製造方法
JPS61124095A (ja) 薄膜el素子の製造方法