JP4583797B2 - 半導体装置の作製方法 - Google Patents

Description

本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成し、このＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置、ＥＬ表示装置、および密着型イメージセンサはその代表例として知られている。特に、結晶質シリコン膜（典型的にはポリシリコン膜）を活性層にしたＴＦＴ（以下、ポリシリコンＴＦＴと記す）は電界効果移動度が高いことから、いろいろな機能回路を形成することも可能である。

特に、マトリクス状に配置された表示画素毎にＴＦＴからなるスイッチング素子を設けたアクティブマトリクス型の液晶表示装置が盛んに開発されている。

製造コストの低減を図るために駆動回路を画素部と同一基板上に作り込む開発が進められている。アクティブマトリクス型液晶表示装置には、機能ブロックごとに画像表示を行う画素回路や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素回路を制御するための駆動回路を一枚の基板上に形成する試みがなされている。

同一基板上に駆動回路と画素部を形成した場合、駆動回路をＴＡＢ方式で実装したものと比べて、額縁部と呼ばれる画素領域以外の領域が占める面積が大きくなる傾向がある。額縁部の面積を小さくするために、駆動回路を構成する回路規模を小さくする必要に迫られている。

また、有機発光素子（ＯＬＥＤ：Organic Light Emitting Device）においては、１つの画素に役割の異なる複数のＴＦＴが必要とされている。

また、液晶表示装置においても、１つの画素にスイッチング用のＴＦＴとＳＲＡＭなどの記憶素子とを形成する試みがなされている。また、同一基板上に画素部と駆動回路とを形成する場合においても、できるだけ小型化することが望まれている。このように、ある限られた面積内に複数の素子を形成しようとする場合、平面に並べて素子を配置する設計、あるいは素子を積みあげる設計が考えられる。現状の設計ルールで平面に並べて素子を配置する場合には、占める所要面積が限られているため限界がある。

このように、ＴＦＴを含む回路は今後、さらに集積化されることが要求されている。また、比較的大きな論理回路をもＴＦＴを含む回路で構成して同一基板上に作り込み、高速駆動させることも要求されている。

本出願人は、ゲート絶縁膜が薄いＴＦＴ構造として、特許文献１に示す構造を提案している。

また、ＴＦＴはｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴから成り、スイッチング素子として液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることが重要である。

オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。また、ホットキャリアによるオン電流値の劣化を防ぐための手段として、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効であることが知られている。

また、ＧＯＬＤ構造はオン電流値の劣化を防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べてオフ電流値が大きくなってしまう問題があった。従って、スイッチング素子のＴＦＴに適用するには好ましい構造ではなかった。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果は低かった。このように、アクティブマトリクス型液晶表示装置のような複数の集積回路を有する半導体装置において、このような問題点は、特に結晶質シリコンＴＦＴにおいて、その特性が高まり、またアクティブマトリクス型液晶表示装置に要求される性能が高まるほど顕在化してきた。

従来では、ＬＤＤ構造を備えたＴＦＴやＧＯＬＤ構造を備えたＴＦＴを形成しようとすると、その製造工程が複雑なものとなり工程数が増加してしまう問題があった。工程数の増加は製造コストの増加要因になるばかりか、製造歩留まりを低下させる原因となることは明らかである。

そこで、本出願人は、第１の導電層を下層とし、第２の導電層を上層とする積層構造を有するゲート電極をＩＣＰを用いたエッチング装置を用いて、第２の導電層の幅を第１の導電層の幅より狭くし、且つ、第１の導電層の端部におけるテーパー角が、第２の導電層の端部におけるテーパー角より小さくした形状に加工した後、スルードープ法を用い、第１の導電層のテーパー形状となっている部分（テーパー部）の下方に存在する半導体層に低濃度不純物領域を自己整合的に形成する技術を特許文献２で開示している。

また、本出願人は、ゲート電極として、窒化物金属膜からなる導電層（１０ｎｍ〜５０ｎｍ）と金属膜からなる導電層（２００ｎｍ〜４００ｎｍ）との積層構造をドライエッチングで形成する技術を特許文献３で開示している。

また、発光装置において、発光層を形成するＥＬ材料は極めて劣化しやすく、酸素もしくは水の存在により容易に酸化もしくは吸湿して劣化するため、発光素子における発光輝度の低下や寿命が短くなる問題がある。

上記のようなＥＬ素子の劣化を防ぐ構造を有する表示装置の開発がなされている。ＥＬ素子を気密性容器に収納し、ＥＬ素子を密閉空間に閉じ込め外気から遮断し、さらにその密閉空間に、ＥＬ素子から隔離して乾燥剤をもうける方法がある（例えば、特許文献４参照。）。

また、ＥＬ素子の形成された絶縁体の上にシール材を形成し、シール材を用いてカバー材およびシール材で囲まれた密閉空間を樹脂などから成る充填材で充填し、外部から遮断する方法もある（例えば、特許文献５参照。）。

特開平７−９５７５１号公報 特開２００２−５０６３６ 特開２００１−３２６３６４ 特開平９-１４８０６６号公報 特開平１３-２０３０７６号公報

ＣＰＵなどの比較的大きな論理回路で代表される様々な機能回路を、ＴＦＴを含む回路で構成する場合において、高速駆動させるため、トップゲート型ＴＦＴのゲート絶縁膜の薄膜化を実現することを課題とする。

トップゲート型ＴＦＴの作製プロセスにおいて、ゲート電極をドライエッチングすると同時にゲート絶縁膜の膜厚が減少してしまう問題が生じ、後の工程で半導体層に達するコンタクトホールを形成することが困難となっている。

また、工程数を削減して製造コストの低減および歩留まりの向上を実現することも目的としている。

また、本発明は、発光素子への酸素の到達、もしくは水分の到達を防止する構造とした発光装置およびその作製方法を提供することを課題とする。また、大型基板を用いた多面取りに有利な構造を有する発光装置とし、面取り数を増やして生産性を上げることを課題とする。

本発明は、２層の積層構造を有するゲート電極をウェットエッチングにより形成することによって、ゲート絶縁膜の薄膜化を実現する。ゲート絶縁膜としては、熱酸化、或いはＰＣＶＤ法による酸化珪素膜または酸化窒化珪素膜を用い、膜厚を１０ｎｍ〜１００ｎｍ、好ましくは１０ｎｍ〜３０ｎｍとして比較的薄いものとする。ゲート絶縁膜の薄膜化を行うことによってＴＦＴの電気特性の向上、代表的には立ち上がり特性の向上、電気特性ばらつきの低減、さらには短チャネル効果の改善などを実現することができる。ゲート絶縁膜の膜厚が薄ければ薄いおどキャリア（電子または正孔）の数が増えてドレイン電流を増やすことができるため、電源電圧を下げて低消費電力化を図ることができる。また、ゲート絶縁膜の薄膜化を行うことによってＴＦＴを含む回路をさらに高速駆動させることができる。さらに、ゲート絶縁膜の膜厚減少を防ぐとともに、上層の幅を下層の幅より狭くする。加えて、好ましくは、下層の側面部におけるテーパー角が、上層の側面部におけるテーパー角より小さくした形状を実現する。

一般的にはガスプラズマによるドライエッチングがテーパー加工などのパターン形成に有利とされているが、ドライエッチング装置は高価で大がかりな装置を必要とし、製造コストが高くなるという欠点がある。また、ゲート電極形成においては、ガスプラズマによるダメージがゲート絶縁膜に与えられる恐れがある。本発明では、ゲート絶縁膜にダメージを与えることなく、安価で量産性に優れるウェットエッチングを用いてパターン形成を行い、製造コストの低減を実現する。

なお、２層または３層の積層構造を有するゲート電極は、同じターゲットで得られる高融点金属膜と、高融点金属窒化物膜を用いる。同じターゲットで成膜できれば、成膜タクトおよび製造装置構成を縮小できる。具体的には、下層をＭｏＮ（窒化モリブデン）とし、上層をＭｏ（モリブデン）とする組み合わせ、或いは下層をＭｏＮ（窒化モリブデン）とし、上層をＭｏ合金（ＭｏＷ、ＭｏＴｉ、ＭｏＴａなど）とする組み合わせ、或いは下層をＷＮ（窒化タングステン）とし、上層をＷ（タングステン）とする組み合わせを用いる。

高融点金属膜と、高融点金属窒化物膜とでエッチングレートに差があるエッチング液を用いて、エッチングを行うと、下層の高融点金属窒化物膜よりもエッチングされやすい上層の高融点金属膜は横方向からのエッチングが進み、１回のウェットエッチングで上層の幅を下層の幅より狭くすることができる。なお、用いるエッチング液はゲート絶縁膜（代表的には酸化珪素）をほとんどエッチングしないものを用いる。

中でもモリブデンは電気抵抗率が低く、且つウェットエッチングが可能で、さらにアルカリ等に侵されない金属材料であり、本発明には好適である。

また、得られたゲート電極の形状を利用して、ドーピング処理を行えば、低濃度不純物領域を自己整合的に形成でき、ＧＯＬＤ構造のＴＦＴとすることができる。

また、特許文献２に示したドライエッチング方法によるゲート電極形状の形成においては、複数のドライエッチングを行うため、エッチング前にレジストをベークして硬化させることが望ましい。加えて、硬化させたレジストを除去するため、アッシング処理時間も延長し、レジスト残渣が発生しないようにしている。

一方、本発明においては、１回のエッチングで所望のゲート電極形状が形成でき、ウェットエッチングであるのでレジストのベーク工程が不要であり、アッシング処理時間も短縮することができる。このように工程数の削減や処理時間の短縮を行うことが、製造コストの低減および高い歩留まりを実現する。

本明細書で開示する半導体装置の作製方法に関する発明の構成の一つは、絶縁表面を有する基板上に半導体層を形成する工程と、前記半導体層を覆う絶縁膜を形成する工程と、成膜室に第１ガスを供給し、高融点金属からなるターゲットで反応性スパッタリングを行って、前記絶縁膜上に高融点金属窒化物膜を形成する工程と、成膜室に第２ガスを供給し、高融点金属からなるターゲットでスパッタリングを行って、前記高融点金属窒化物膜上に高融点金属膜を積層形成する工程と、
エッチングマスク材を選択的に形成する工程と、エッチング液で一度にエッチングして上層の高融点金属膜パターン幅を下層の高融点金属窒化物膜パターン幅より狭くする工程と、前記高融点金属膜パターンをマスクとして前記半導体層にｎ型またはｐ型を付与する不純物元素のドーピング処理を行う工程と、を有することを特徴とする半導体装置の作製方法である。

上記構成において、前記ドーピング処理は、前記高融点金属窒化物膜を通過させて前記前記半導体層にｎ型またはｐ型を付与する不純物元素のドーピングが行われることを特徴の一つとしている。

また、他の発明の構成の一つは、絶縁表面を有する基板上に半導体層を形成する工程と、 前記半導体層を覆う絶縁膜を形成する工程と、成膜室に第１ガスを供給し、高融点金属からなるターゲットで反応性スパッタリングを行って、前記絶縁膜上に高融点金属窒化物膜を形成する工程と、成膜室に第２ガスを供給し、高融点金属からなるターゲットでスパッタリングを行って、前記高融点金属窒化物膜上に高融点金属膜を積層形成する工程と、エッチングマスク材を選択的に形成する工程と、エッチング液で一度にエッチングして上層の高融点金属膜パターン幅を下層の高融点金属窒化物膜パターン幅より狭くする工程と、前記高融点金属膜パターン及び前記高融点金属窒化物膜パターンをマスクとして前記半導体層にｎ型またはｐ型を付与する不純物元素のドーピング処理を行う工程と、を有することを特徴とする半導体装置の作製方法である。

また、上記各構成において、前記高融点金属膜は、前記高融点金属窒化物膜よりも膜厚が厚いことを特徴の一つとしている。

また、上記各構成において、前記第１ガスは窒素を含むガス、或いは希ガスと窒素を含むガスの混合ガスであり、前記第２ガスは希ガスであることを特徴の一つとしている。

また、上記各構成において、前記絶縁膜はゲート絶縁膜であり、前記高融点金属膜パターン及び前記高融点金属窒化物膜パターンは、ゲート電極またはゲート配線であることを特徴の一つとしている。

また、本発明は、大型基板を用いた多面取りに有利な構造の発光装置とし、面取り数を増やして生産性を上げるため、基板を一つの画素毎に分断した後に、基板の端面および基板周縁部に接するシール材でカバー材を固着する。

基板の端面および基板周縁部に接するシール材でカバー材を固着するため、画素部から基板端面までの距離、即ち額縁を狭めることができる。

加えて、基板の端面は、研磨されている表面に比べて粗く、密着性がよいため、基板周縁部におけるシール材の幅をさらに狭めることもできる。カバー材と基板との密着性を上げることは、発光装置の信頼性を向上させることに繋がる。

また、基板周縁部におけるシール材の幅を狭めることができれば、大型基板を分断するスクライブライン間隔幅を狭めることができ、一枚あたりの面取り数を増やすことに繋がる。

本明細書で開示する発光装置における発明の構成の一つは、基板と、カバー材との間に、第１の電極と、該第１の電極上に有機化合物を含む層と、該有機化合物を含む層上に第２の電極とを有する発光素子を複数有する画素部を備えた発光装置であり、前記基板と前記カバー材とは、前記基板の周縁部および端面をシール材で固定され、且つ、前記カバー材の一部は基板の端面を覆っていることを特徴とする発光装置である。

上記構成において、前記シール材で囲まれた密閉空間には乾燥剤が配置されていることを特徴の一つとしている。

また、上記構成を得るための発光装置の作製方法は、基板を分割して複数個の発光装置を製造する作製方法であり、
絶縁表面を有する基板上に発光素子を含む画素部を複数形成する工程と、
基板を一つの画素部ごとに分断する工程と、
分断した基板の端面と接するシール材でカバー材を固定する工程とを有することを特徴とする発光装置の作製方法である。

上記構成において、前記カバー材の形状は、一部が基板の端面を覆っていることを特徴の一つとしている。なお、本明細書において、覆うとは、基板の端面の一部を覆っている状態や、基板の端面を包むように完全に覆っている状態を指している。

本発明により、ＴＦＴのゲート絶縁膜を薄膜化を実現することによって、ＴＦＴを含む論理回路（ＣＰＵなど）をさらに高速駆動させることができる。

また、本発明の発光装置において、基板周縁部におけるシール材の幅を狭めることができ、一枚あたりの面取り数を増やすことができる。

本発明の実施形態について、以下に説明する。

（実施の形態１）
以下に本発明を用いた代表的なＴＦＴの作製手順を簡略に図１を用いて示す。

図１（Ａ）において、基板１０はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。

まず、図１（Ａ）に示すように基板１０上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯ_xＮ_y）等の絶縁膜から成る下地絶縁膜１１を形成する。代表的な一例は下地絶縁膜１１として２層構造から成り、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜される窒化酸化珪素膜を５０〜１００ｎｍ、ＳｉＨ₄、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化珪素膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、下地絶縁膜１１の一層として膜厚１０ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは酸化窒化珪素膜（ＳｉＮ_xＯ_y膜（Ｘ）Ｙ））を用いることが好ましい。また、窒化酸化珪素膜、酸化窒化珪素膜、窒化シリコン膜とを順次積層した３層構造を用いてもよい。

次いで、下地絶縁膜上に非晶質構造を有する半導体膜を形成する。半導体膜は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などを公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って結晶構造を有する半導体膜を得る。

また、成膜条件を適宜調整して、成膜を行うだけで結晶構造を有する半導体膜（多結晶シリコン膜、微結晶半導体膜（マイクロクリスタル半導体膜、セミアモルファス半導体膜とも呼ぶ）など）を得てもよい。

次いで、フォトリソ技術を用いてパターニングを行い、半導体層１７を得る。パターニングにおけるレジストマスク形成を行う前には半導体層を保護するためにオゾン含有水溶液、または酸素雰囲気でのＵＶ照射によってオゾンを発生させて酸化膜を形成している。ここでの酸化膜はレジストのぬれ性を向上させる効果もある。

なお、必要があれば、パターニングを行う前に、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。

次いで、半導体層１７の表面を覆って、ゲート絶縁膜１８となる珪素を主成分とする絶縁膜を形成する。（図１（Ａ））ゲート絶縁膜としては、ＰＣＶＤ法による酸化珪素膜または酸化窒化珪素膜を用い、膜厚を１０ｎｍ〜１００ｎｍ、好ましくは１０ｎｍ〜３０ｎｍとして比較的薄いものとする。ゲート絶縁膜の薄膜化を行うことによってＴＦＴを含む回路をさらに高速駆動させることができる。ここでは工程数削減のため、酸化膜を除去せずにゲート絶縁膜１８を形成する。なお、ゲート絶縁膜１８を形成する前に酸化膜をフッ酸を含むエッチャントにより除去してもよい。また、半導体層１７の酸化膜を完全に除去する必要は特になく、薄く酸化膜を残していてもよい。オーバーエッチングして半導体層１７を露呈させてしまうと、表面が不純物で汚染される恐れがある。

次いで、ゲート絶縁膜１８の表面を洗浄した後、スパッタ法で高融点金属膜と、高融点金属窒化物膜からなる積層膜を形成する。ここでは、３０ｎｍ〜１００ｎｍのＭｏＮ（窒化モリブデン）からなる下層膜１２と、３００ｎｍ〜４００ｎｍのＭｏ（モリブデン）からなる上層膜１３との積層を同じモリブデンターゲットを用いて成膜して、成膜にかかるトータル処理時間を短縮する。（図１（Ｂ））ＭｏＮ膜は成膜ガスとして窒素ガス、或いは窒素ガスとアルゴンガスとの混合ガスを用いた反応性スパッタリングにより得ることができる。また、Ｍｏ膜は成膜ガスとしてアルゴンガスを用いたスパッタリングにより得ることができる。ここでいくつかの成膜条件を振って得られたＭｏ膜、またはＭｏＮ膜の電気抵抗率（μΩｃｍ）を図２に示す。なお、比較例として純Ａｌの電気抵抗率も示している。

次いで、フォトリソ技術を用いてレジストマスク１４を形成する。後に行われるエッチングは、ウェットエッチングであるのでレジストのベーク工程が不要であり、レジスト除去処理時間を短縮することができる。

次いで、高融点金属膜と、高融点金属窒化物膜とでエッチングレートに差があるエッチング液、ここではアルミ混酸（酢酸、硝酸、燐酸、および水を含む混酸）を用いてエッチングする。図３に室温でのアルミ混酸に対するエッチングレートを示す。なお、図３および図２の数値データを表１に示す。

エッチングを行うと、下層のＭｏＮ膜よりもエッチングされやすい上層のＭｏ膜は横方向からのエッチングが進み、１回のウェットエッチングで上層１５の幅を下層１６の幅より狭くすることができる。（図１（Ｃ））なお、アルミ混酸はゲート絶縁膜（代表的には酸化珪素）をほとんどエッチングしない。

また、図４（Ａ）は、３９０秒後のエッチング後の断面ＳＥＭ写真であり、図４（Ｂ）はその模式図である。なお、図４（Ａ）におけるＭｏＮ膜の膜厚は５０ｎｍ、Ｍｏ膜の膜厚は３５０ｎｍである。

次いで、レジスト剥離液による剥離処理、またはアッシング処理を行ってレジストマスクを除去する。なお、レジストはベークにより硬化させていないため短時間での除去が可能である。

次いで、半導体層にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、或いはｐ型を付与する不純物元素（Ｂなど）を適宜添加する。イオンドーピング法またはイオン注入法により絶縁膜１８を介して半導体層に添加する。図１（Ｄ）に示すように、上層１５のみをマスクとして下層１６を通過させてドーピングを行うことによって、下層１６と一部重なる低濃度不純物領域１９ａ、１９ｂが形成できる。

次いで、上層１５及び下層１６をマスクとしてドーピングを行って高濃度不純物領域２０、２１を形成する。ｎチャネル型ＴＦＴを形成する場合には、ｎ型を付与する不純物元素を添加して高濃度不純物領域を形成すればよく、ｐチャネル型ＴＦＴを形成する場合には、ｐ型を付与する不純物元素を添加して高濃度不純物領域を形成すればよい。

また、マスクを適宜形成して、ｎ型を付与する不純物元素と、ｐ型を付与する不純物元素とを選択的に添加することによって、同一基板上にｎチャネル型ＴＦＴを形成と、ｐチャネル型ＴＦＴとを形成することも可能である。

以降の工程は、層間絶縁膜２３を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、導電膜を成膜してパターニングを行ってソース電極２４、ドレイン電極２５を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成させる。（図１（Ｅ））ソース電極２４、ドレイン電極２５は、Ｍｏ、Ｔａ、Ｗ、Ｔｉ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成する。例えば、Ｔｉ膜と、純Ａｌ膜と、Ｔｉ膜との３層構造、或いはＴｉ膜と、ＮｉとＣを含むＡｌ合金膜と、Ｔｉ膜との３層構造を用いる。さらに後の工程で層間絶縁膜等を形成することを考慮して、電極断面形状をテーパー形状とすることが好ましい。

こうして、１回のウェットエッチングによる量産性に優れた工程によって積層構造からなるゲート電極を形成し、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造のＴＦＴを完成させることができる。加えて、ゲート絶縁膜の薄膜化を実現し、ＴＦＴの電気特性の向上、代表的には立ち上がり特性の向上、電気特性ばらつきの低減、さらには短チャネル効果の改善などを実現するとともに、ＴＦＴを含む回路をさらに高速駆動させることができる。

（実施の形態２）
本発明では大型基板から複数の発光装置を形成する多面取り工程を用い、基板を分断した後に、基板の端面および基板周縁部に接するシール材でカバー材を固着することにより、一枚あたりの面取り数を増やして生産性を上げて発光素子を用いた発光装置の製造コストの低減を図る。

基板の端面および基板周縁部に接するシール材でカバー材を固着するため、画素部から基板端面までの距離、即ち額縁を狭めることができる。

図９（Ａ）に本発明の発光装置の端部における断面図の一例を示す。

図９（Ａ）において、基板１０１上に画素部１０２が設けられ、カバー材１０４によって封止されている。図９（Ａ）に示すように基板１０１の端面および基板周縁部に接するシール材１０３でカバー材１０４を固着するため、画素部１０２から基板端面までの距離、即ち額縁を狭めることができる。なお、画素部１０２には、有機化合物を含む層を有する発光素子がマトリクス状に配置されている。

また、発光素子は水分に弱いため、基板１０１と、カバー材１０４と、シール材１０３とで囲まれた密閉空間１０６に乾燥剤を配置する。なお、密閉空間１０６には乾燥した不活性ガスが充填されている。シール材１０３で囲まれた内側の密閉空間１０６は乾燥剤１０５によって微量な水分が除去され、十分乾燥されている。

また、乾燥剤１０５としては、酸化カルシウムや酸化バリウムなどのようなアルカリ土類金属の酸化物のような化学吸着によって水分を吸収する物質を用いることが可能である。なお、他の乾燥剤として、ゼオライトやシリカゲル等の物理吸着によって水分を吸着する物質を用いてもよい。

例えば、トータル２ｍｍ幅のシール材の幅（固着させた時の幅）が封止に必要である場合、基板の厚さｔ１を０．７ｍｍとすると、基板の端面および基板周縁部を接着すれば、基板周縁部におけるシール材１０３の幅ｗ１を１．３ｍｍとすることでトータル２ｍｍ幅を確保することができる。

また、基板の端面および基板周縁部に接するシール材１０３としては、紫外線硬化樹脂、熱硬化樹脂、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、ＰＶＣ（ポリビニルクロライド）、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることが可能である。また、シール材はフィラー（棒状またはファイバー状のスペーサ）や球状のスペーサを添加したものであっても良い。

また、図９（Ｂ）に本発明の発光装置の端部における断面図の他の一例を示す。なお、図９（Ｂ）は、図９（Ａ）とカバー材の形状が異なっている。また、図９（Ａ）と同様にシール材２０３で囲まれた内側の密閉空間２０６は乾燥剤２０５によって微量な水分が除去され、十分乾燥されている。

図９（Ｂ）において、基板２０１上に画素部２０２および周辺回路部２０７が設けられ、カバー材２０４によって封止されている。カバー材の形状を基板の端面と合わせることによってシール材２０３の側面における厚さと基板表面における厚さとが均一になるようにしている。駆動回路や保護回路などから構成される周辺回路部２０７を設けた場合であっても画素部２０２から基板端面までの距離、即ち額縁を狭めることができる。

例えば、トータル１．５ｍｍ幅のシール材の幅（固着させた時の幅）が封止に必要である場合、基板の厚さｔ２を０．５ｍｍとすると、基板の端面および基板周縁部を接着すれば、基板周縁部におけるシール材２０３の幅ｗ２を１ｍｍとすることでトータル１．５ｍｍ幅を確保することができる。

なお、基板サイズが、例えば３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大型基板に対して、効率よく発光装置を作製することを本発明により提供する。本発明において、大型基板を用いて多面取りを行う場合、画素部ごとに基板を分断した後、カバー材をシール材で固定する工程順序となる。

また、カバー材の材質は水分に対するバリア性を有していれば特に限定されず、例えばＷ、Ｎｉ、Ａｌ、またはステンレス等の金属、ガラス、プラスチック、セラミックス等、いかなる組成の基材でもよい。また、これらの基材表面に無機絶縁膜、例えばＳｉＮ_X膜、ＳｉＮ_XＯ_Y膜、ＡｌＮ_X膜、またはＡｌＮ_XＯ_Y膜をコーティング形成することによってバリア性を持たせたものを用いてもよい。

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。

本実施例では、絶縁表面を有する基板（代表的にはガラス基板、プラスチック基板）上にＴＦＴを含む回路でＣＰＵやメモリーを構成する例を図５を用いて説明する。

図５は、中央処理部（ＣＰＵとも呼ばれる）１００１と、制御部１００２と、演算部１００３と、記憶部（メモリーとも呼ばれる）１００４と、入力部１００５と、出力部（表示部など）１００６とを示すブロック図である。

演算部１００３と制御部１００２とを合わせたものが、中央処理部１００１であり、演算部１００３は、加算、減算の算術演算やＡＮＤ、ＯＲ、ＮＯＴなどの論理演算を行う算術論理演算部（arithmetic logic unit，ＡＬＵ）、演算のデータや結果を一時格納する種々のレジスタ、入力される１の個数を数え上げるカウンタなどから成り立っている。演算部１００３を構成する回路、例えば、ＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、バッファ回路、またはレジスタ回路などはＴＦＴで構成することができ、高い電界効果移動度を得るため、連続発振型のレーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製すればよい。これらの回路を構成するＴＦＴは上記実施の形態１に従って形成すればよく、ゲート絶縁膜の薄膜化による高速駆動を実現する。

アモルファスシリコン膜に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜を加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に触媒となる金属元素を添加した後、加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよい。本実施例において、演算部１００３を構成するＴＦＴのチャネル長方向とレーザービームの走査方向とを揃える。

また、制御部１００２は記憶部１００４に格納された命令を実行して、全体の動作を制御する役割を担っている。制御部１００２はプログラムカウンタ、命令レジスタ、制御信号生成部からなる。また、制御部１００２もＴＦＴで構成することができ、連続発振型のレーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製すればよい。本実施例において、制御部１００２を構成するＴＦＴのチャネル長方向とレーザービームの走査方向とを揃える。

また、記憶部１００４は、計算を行うためのデータと命令を格納する場所であり、ＣＰＵで頻繁に実行されるデータやプログラムが格納されている。記憶部１００４は、主メモリ、アドレスレジスタ、データレジスタからなる。さらに主メモリに加えてキャッシュメモリを用いてもよい。これらのメモリは、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリなどで形成すればよい。また、記憶部１００４もＴＦＴで構成する場合には、連続発振型のレーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製することができる。本実施例において、記憶部１００４を構成するＴＦＴのチャネル長方向とレーザービームの走査方向とを揃える。

また、入力部１００５は外部からデータやプログラムを取り込む装置である。また、出力部１００６は結果を表示するための装置、代表的には表示装置である。

ＴＦＴのチャネル長方向とレーザービームの走査方向を揃えることによってバラツキの少ないＣＰＵを絶縁基板上に作り込むことができる。また、同一基板上にＣＰＵと表示部とを作り込むことができる。表示部においても各画素に配置される複数のＴＦＴのチャネル長方向とレーザービームの走査方向を揃えることが好ましい。

また、回路設計や作製工程が複雑になるが、同一基板上にＴＦＴを含む回路でＣＰＵ、表示部、及びメモリを作り込むこともできる。

こうして、絶縁基板上にＴＦＴを含む回路で構成しても高速駆動可能なＣＰＵやメモリーを完成することができる。

本実施例は、実施の形態１と自由に組み合わせることができる。

本実施例では、有機ＥＬディスプレイ、又は有機発光ダイオードとも呼ばれているＥＬ素子を有する発光装置（図６）の作製方法について説明する。

なお、有機化合物を含む層を発光層とするＥＬ素子は、有機化合物を含む層（以下、ＥＬ層と記す）が陽極と、陰極との間に挟まれた構造を有し、陽極と陰極とに電界を加えることにより、ＥＬ層からルミネッセンス（Electro Luminescence）が発光する。またＥＬ素子からの発光は、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがある。

まず、基板８１０上に下地絶縁膜８１１を形成する。基板８１０側を表示面として発光を取り出す場合、基板８１０としては、光透過性を有するガラス基板や石英基板を用いればよい。また、処理温度に耐えうる耐熱性を有する光透過性のプラスチック基板を用いてもよい。また、基板８１０側とは逆の面を表示面として発光を取り出す場合、前述の基板の他にシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。ここでは基板８１０としてガラス基板を用いる。なお、ガラス基板の屈折率は１．５５前後である。

下地絶縁膜８１１としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。ここでは下地膜として２層構造を用いた例を示すが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。なお、特に下地絶縁膜を形成しなくてもよい。

次いで、下地絶縁膜上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を得る。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。本実施例では、シリコンの結晶化を助長する金属元素としてニッケルを用い、脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を炉で行って結晶構造を有するシリコン膜を得る。炉に代えてランプアニール装置を用いてもよい。

次いで、結晶質半導体膜にレーザ光を照射する。結晶化後にレーザ光照射する場合には、自然酸化膜を除去した後に照射する。なお、レーザ光に用いるレーザ発振器としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。代表的には、レーザ光として波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。例えば、繰り返し周波数１０Hz〜１００ＭHz程度のパルスレーザ光を用いる。

また、非晶質構造を有する半導体膜の結晶化処理または結晶化後のレーザ光照射に連続発振のレーザを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ₄レーザ（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。

次いで、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。

次いで、ニッケルを低減するためのゲッタリング処理を行う。バリア層上にＰＣＶＤ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を１０ｎｍ〜４００ｎｍ、本実施例では、ＲＦパワー３００Ｗ、即ちＲＦパワー密度を０．０５２Ｗ／ｃｍ²とし、膜厚３０ｎｍで形成する。なお、本実施例では、ニッケルを用いて結晶化方法を行った例を示したため、ゲッタリング処理を行うが、ニッケルを用いない他の結晶化方法で結晶化を行う場合には、特にゲッタリング処理が不要である。

次いで、６５０℃に加熱された炉に入れて６分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。

次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。

次いで、オゾン水で表面に約２ｎｍの極薄い酸化膜を形成する。次いで、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行う。本実施例では、ジボラン（Ｂ₂Ｈ₆）を質量分離しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧１５ｋＶ、ジボランを水素で１％に希釈したガス流量３０ｓｃｃｍ、ドーズ量２×１０¹²／ｃｍ²で非晶質シリコン膜にボロンを添加する。

次いで、表面の極薄い酸化膜を除去した後、再度、オゾン水薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。なお、この段階で半導体層の厚さは２５〜８０ｎｍ（好ましくは３０〜７０ｎｍ）の厚さとなるように設定する。

次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜８１２となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により３０ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。

次いで、ゲート絶縁膜８１２上に膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００〜４００ｎｍの第２の導電膜とを積層形成する。本実施例では、ゲート絶縁膜上に膜厚５０ｎｍの窒化モリブデン膜、膜厚３５０ｎｍのモリブデン膜を順次積層する。

次いで、第２のフォトマスクを用いてレジストマスクを形成し、ウェットエッチング法を用いてエッチングを行う。この１回のエッチング工程によって、導電膜をエッチングして、導電層８１４ａ、８１４ｂ、８１５ａ、８１５ｂを得る。本実施例では、アルミ混酸を用いた３９０秒のウェットエッチング処理を行う。

なお、導電層８１４ａ、８１４ｂはＴＦＴのゲート電極となり、導電層８１５ａ、８１５ｂは端子電極となる。

次いで、レジストマスクを除去した後、第３のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないｎチャネル型ＴＦＴを形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）を低濃度にドープするための第１のドーピング工程を行う。レジストマスクは、ｐチャネル型ＴＦＴとなる領域と、導電層の近傍とを覆う。この第１のドーピング工程によって絶縁膜を介してスルードープを行い、低濃度不純物領域を形成する。一つの発光素子は、複数のＴＦＴを用いて駆動させるが、ｐチャネル型ＴＦＴのみで駆動させる場合には、上記ドーピング工程は特に必要ない。

次いで、レジストマスクを除去した後、第４のフォトマスクを用いてレジストマスクを新たに形成し、半導体にｐ型を付与する不純物元素（代表的にはボロン）を高濃度にドープするための第２のドーピング工程を行う。この第２のドーピング工程によって絶縁膜８１２を介してスルードープを行い、ｐ型の高濃度不純物領域８１７、８１８を形成する。

次いで、第５のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないｎチャネル型ＴＦＴを形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）を高濃度にドープするための第３のドーピング工程を行う。第３のドーピング工程におけるイオンドープ法の条件はドーズ量を１×１０¹³〜５×１０¹⁵/cm²とし、加速電圧を６０〜１００ｋｅＶとして行う。レジストマスクは、ｐチャネル型ＴＦＴとなる領域と、導電層の近傍とを覆う。この第３のドーピング工程によって絶縁膜８１２を介してスルードープを行い、ｎ型の高濃度不純物領域を形成する。

この後、レジストマスクを除去し、水素を含む絶縁膜８１３を成膜した後、半導体層に添加された不純物元素の活性化および水素化を行う。水素を含む絶縁膜８１３は、ＰＣＶＤ法により得られる窒化酸化珪素膜（ＳｉＮＯ膜）を用いる。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。なお、水素を含む絶縁膜８１３は、層間絶縁膜の１層目であり、酸化珪素を含んでいる。

次いで、層間絶縁膜の２層目となる高耐熱性平坦化膜８１６を形成する。高耐熱性平坦化膜８１６としては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁膜を用いる。本実施例では、塗布カップ内に基板が水平に収納され、塗布カップごと全体が回転する機構と、塗布カップ内の雰囲気は圧力制御することができる機構とを備えたスピン式の塗布装置を用い、シロキサン系ポリマーを溶媒（プロピレングリコールモノメチルエーテル（分子式：ＣＨ₃ＯＣＨ₂ＣＨ（ＯＨ）ＣＨ₃））に溶解させた液状原料に用いた塗布材料液をノズルから滴下しながら徐々にスピン（回転数０ｒｐｍ→１０００ｒｐｍ）させて塗布材料液を遠心力で万遍なく広げる。次いで、塗布装置に備えられたエッジリムーバーによって、エッジ除去処理を行う。次いで、１１０℃のベークを１７０秒行ってプリベークを行う。次いで、スピン式の塗布装置から基板を搬出して冷却した後、さらに２７０℃、１時間の焼成を行う。こうして膜厚０．８μｍの高耐熱性平坦化膜８１６を形成する。

なお、シロキサンの構造により、例えば、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに分類することができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるPSB−K１、PSB−K31や触媒化成製塗布絶縁膜材料であるZRS-５PHが挙げられる。

次いで、高耐熱性平坦化膜８１６の脱水のため２５０℃〜４１０℃、１時間の加熱を行う。なお、この加熱処理で半導体層に添加された不純物元素の活性化および水素化を兼ねてもよい。また、高耐熱性平坦化膜８１６上に３層目の層間絶縁膜として、ＰＣＶＤ法により得られる窒化酸化珪素膜（ＳｉＮＯ膜：膜厚１００ｎｍ〜２００ｎｍ）を形成してもよい。３層目の層間絶縁膜を形成した場合、後に形成される配線８２２または第１の電極をマスクとして選択的に除去することが好ましい。

次いで、第６のマスクを用いて層間絶縁膜８１６にコンタクトホールを形成すると同時に周縁部の層間絶縁膜８１６を除去する。ここでは、絶縁膜８１３と選択比が取れる条件でエッチング（ウェットエッチングまたはドライエッチング）を行う。用いるエッチング用ガスに限定はないが、ここではＣＦ₄、Ｏ₂、Ｈｅ、Ａｒとを用いることが適している。

次いで、第６のマスクをそのままマスクとしてエッチングを行い、露呈している絶縁膜８１２、８１３を選択的に除去する。エッチング用ガスにＣＨＦ₃とＡｒを用いて絶縁膜８１２、８１３のエッチング処理を行う。なお、半導体層上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。

次いで、第６のマスクを除去し、導電膜（Ｔｉ／Ａｌ／Ｔｉ、或いはＭｏ／Ａｌ／Ｍｏ）を形成した後、第７のマスクを用いてエッチングを行い、配線８２２を形成する。

次いで、第８のマスクを用いて第１の電極８２３Ｒ、８２３Ｇ、即ち、有機発光素子の陽極（或いは陰極）を形成する。第１の電極８２３Ｒ、８２３Ｇの材料としては、Ｔｉ、ＴｉＮ、ＴｉＳｉ_XＮ_Y、Ｎｉ、Ｗ、ＷＳｉ_X、ＷＮ_X、ＷＳｉ_XＮ_Y、ＮｂＮ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、またはＭｏから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。

なお、基板８１０側を表示面として発光を取り出す場合には、第１の電極の材料として、ＩＴＳＯ（ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズ）を用いる。ＩＴＳＯは、熱処理しても結晶化しないので平坦性がよく、ベルクリン洗浄や研磨を行って凸部をなくす処理が特に必要ないため第１の電極の材料として望ましい。ＩＴＳＯの他、酸化珪素を含み酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透光性酸化物導電膜などの透明導電膜を用いても良い。また、Ｇａを含むＺｎＯ（ＧＺＯとも呼ばれる）の透明導電膜を用いても良い。

次いで、第９のマスクを用いて第１の電極８２３Ｒ、８２３Ｇの端部を覆う絶縁物８２９（バンク、隔壁、障壁、土手などと呼ばれる）を形成する。絶縁物８２９としては、塗布法により得られる有機樹脂膜、或いはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。

次いで、有機化合物を含む層８２４Ｈ、８２４Ｒ、８２４Ｇ、８２４Ｅを、蒸着法または塗布法を用いて形成する。なお、信頼性を向上させるため、有機化合物を含む層８２４Ｈの形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜４００℃の加熱処理を行うことが望ましい。本実施例では、層間絶縁膜を高耐熱性を有するＳｉＯｘ膜で形成しているため、高い加熱処理に耐えうる。

また、スピンコートを用いた塗布法により有機化合物を含む層を形成する場合、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層８２４Ｈとして作用するポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（PEDOT／PSS）を全面に塗布、焼成する。

また、正孔注入層は蒸着法によって形成してもよく、例えば、酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物とα−ＮＰＤやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。

次いで、有機化合物を含む層８２４Ｒ、８２４Ｇ、８２４Ｅの形成に蒸着法を用い、真空度が５×１０^-3Ｔｏｒｒ（０．６６５Ｐａ）以下、好ましくは１０^-4〜１０^-6Ｔｏｒｒまで真空排気された成膜室で蒸着を行う。蒸着の際、予め、抵抗加熱により有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着される。

フルカラー化するために、発光色（Ｒ、Ｇ、Ｂ）ごとにマスクのアライメントを行う。なお、白色の発光を示す電界発光層を形成し、カラーフィルター、又はカラーフィルター及び色変換層などを別途設けることによってフルカラー表示を行うこともできる。

例えば、発光層８２４ＲとしてＤＣＭが添加されたＡｌｑ₃を４０［ｎｍ］成膜する。また、発光層８２４ＧとしてＤＭＱＤが添加されたＡｌｑ₃を４０［ｎｍ］成膜する。また、ここでは図示していないが青色の青色の発光層としてＣＢＰ（４，４'−ビス（Ｎ−カルバゾリル）−ビフェニル）が添加されたＰＰＤ（４，４'−ビス（Ｎ−（９−フェナントリル）−Ｎ−フェニルアミノ）ビフェニル）を３０ｎｍ、ブロッキング層としてＳＡｌｑ（ビス（２−メチル−８−キノリノラト）（トリフェニルシラノラト）アルミニウム）を１０［ｎｍ］成膜する。

次いで、電子輸送層８２４ＥとしてＡｌｑ₃を４０［ｎｍ］成膜する。

次いで、第２の電極８２５、即ち、有機発光素子の陰極（或いは陽極）を形成する。第２の電極８２５の材料としては、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ₂、ＣａＮなどの合金、または周期表の１族もしくは２族に属する元素とアルミニウムとを共蒸着法により形成した膜を用いればよい。第２の電極８２５に透光性を持たせる場合には、透明導電膜を形成すればよい。

また、第２の電極８２５を形成する前に陰極バッファ層としてＣａＦ₂、ＭｇＦ₂、またはＢａＦ₂からなる透光性を有する層（膜厚１ｎｍ〜５ｎｍ）を形成してもよい。

また、第２の電極８２５を保護する保護層（窒化珪素または炭素を主成分とする薄膜）を形成してもよい。

次いで、封止基板８３３をシール材８２８で貼り合わせて発光素子を封止する。シール材８２８が高耐熱性平坦化膜８１６の端部（テーパー部）を覆うように貼りあわせる。なお、シール材８２８で囲まれた領域には透明な充填材８２７を充填する。充填材８２７としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。また、充填材８２７に乾燥剤を含ませてもよい。ここでは屈折率１．５０、粘度５００ｃｐｓ、ショアＤ硬度９０、テンシル強度３０００ｐｓｉ、Ｔｇ点１５０℃、体積抵抗１×１０¹⁵Ω・ｃｍ、耐電圧４５０Ｖ／milである高耐熱のＵＶエポキシ樹脂（エレクトロライト社製：２５００Ｃｌｅａｒ）を用いる。また、充填材８２７を一対の基板間に充填することによって、全体の透過率を向上させることができる。

また、液滴吐出法により不活性気体雰囲気または減圧下で封止基板８３３上にシール材８２８をパターン形成した後、シールパターン内にインクジェット装置またはディスペンサ装置で充填材８２７を滴下し、気泡が入らないように減圧下で一対の基板を貼りあわせてもよい。貼りあわせると同時に紫外線照射や熱処理を行って、減圧下でシール材８２８を硬化させてもよい。なお、紫外線照射に加えて、熱処理を行ってもよい。

また、シール材８２８で囲まれた領域を乾燥した不活性気体で充填してもよい。気体で充填する場合、封止基板８３３の一部を削って凹部を形成し、その凹部に乾燥剤を配置することが好ましい。

最後にＦＰＣ８３２を異方性導電膜８３１により公知の方法で端子電極８１５ａ、８１５ｂと貼りつける。端子電極８１５ａ、８１５ｂは、ゲート配線と同時に形成される。（図６（Ａ））なお、第１の電極８２３Ｒ、８２３Ｇを形成する際、端子電極８１５ａ、８１５ｂ上に透明導電膜を形成してもよい。

また、上面図を図６（Ｂ）に示す。図６（Ｂ）に示すように、高耐熱性平坦化膜の端部８３４がシール材８２８で覆われている。なお、図６（Ｂ）中の鎖線Ａ−Ｂで切断した断面図が図６（Ａ）に相当する。

こうして作製されたアクティブマトリクス型発光装置は、ＴＦＴの層間絶縁膜として高耐熱性平坦化膜８１６、代表的にはシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料とし、さらに第１の電極にも酸化珪素を含ませている。アクティブマトリクス型発光装置の構成材料を比較的安定である酸化珪素を含む材料として、発光装置の信頼性を向上させている。

第１の電極を透明材料、第２の電極を金属材料とすれば、基板８１０を通過させて光を取り出す構造、即ちボトムエミッション型となる。また、第１の電極を金属材料、第２の電極を透明材料とすれば、封止基板８３３を通過させて光を取り出す構造、即ちトップエミッション型となる。また、第１の電極および第２の電極を透明材料とすれば、基板８１０と封止基板８３３の両方を通過させて光を取り出す構造とすることができる。本発明は、適宜、いずれか一の構造とすればよい。

また、本発明の発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。

さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。

また、本発明の発光装置において、静電破壊防止のための保護回路（保護ダイオードなど）を設けてもよい。

またコントラストを高めるため、偏光板又は円偏光板を設けてもよい。例えば、表示面の一面又は両面に偏光板、若しくは円偏光板を設けることができる。

本実施例では、ボトムエミッション型の発光装置の例を図７（Ｃ）を用いて説明する。

まず、透光性基板（ガラス基板：屈折率１．５５前後）上に発光素子と接続するＴＦＴを作製する。ボトムエミッション型であるので、層間絶縁膜やゲート絶縁膜や下地絶縁膜には、透光性の高い材料を用いる。ここでは、第１の層間絶縁膜として、ＰＣＶＤ法によるＳｉＮＯ膜を用いている。また、第２の層間絶縁膜として塗布法によるＳｉＯｘ膜を用いる。

次いで、ＴＦＴと電気的に接続する第１の電極１３２３を形成する。第１の電極１３２３として、ＳｉＯｘを含む透明導電膜であるＩＴＳＯ（膜厚１００ｎｍ）を用いる。ＩＴＳＯ膜は、インジウム錫酸化物に１〜１０[％]の酸化珪素（ＳｉＯ₂）を混合したターゲットを用い、Ａｒガス流量を１２０ｓｃｃｍ、Ｏ₂ガス流量を５ｓｃｃｍ、圧力を０．２５Ｐａ、電力３．２ｋＷとしてスパッタ法により成膜する。そして、ＩＴＳＯ膜の成膜後、２００℃、１時間の加熱処理を行う。

次いで、第１の電極１３２３の周縁端部を覆う隔壁１３２９を形成する。隔壁１３２９としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、或いは塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）、またはこれらの積層などを用いることができる。

本実施例ではウェットエッチングにより隔壁１３２９をパターニングして隔壁の上端部のみに曲率半径を有する曲面を持たせている。例えば、隔壁１３２９としてポジ型の感光性アクリルを用い、隔壁の上端部のみに曲率半径を有する曲面を持たせることが好ましい。また、隔壁として、感光用の光の照射によってエッチャントに不溶解性となるネガ型、或いは光の照射によってエッチャントに溶解性となるポジ型のいずれも使用することができる。

次いで、有機化合物を含む層１３２４を蒸着法または塗布法を用いて形成する。本実施例では緑色発光の発光素子を形成する。蒸着法により、ＣｕＰｃ（２０ｎｍ）、ＮＰＤ（４０ｎｍ）を積層し、さらに共蒸着によりＤＭＱｄをドープしたＡｌｑ₃（３７．５ｎｍ）、Ａｌｑ₃（３７．５ｎｍ）、ＣａＦ₂（１ｎｍ）を順次積層する。

次いで、第２の電極１３２５としてＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ₂、ＣａＮなどの合金、または周期表の１族もしくは２族に属する元素とアルミニウムとを共蒸着法により形成した膜を積層すればよい。本実施例では、Ａｌを２００ｎｍの膜厚で蒸着する。また、必要があれば保護膜を積層してもよい。

次いで、封止基板１３３３とシール材（図示しない）によって貼りあわせる。なお、封止基板と第２の電極との間の空間１３２７には、不活性気体または透明樹脂からなる充填材を充填する。

以上の工程でボトムエミッション型発光装置が完成する。本実施例では、調整可能な範囲で、各層（層間絶縁膜、下地絶縁膜、ゲート絶縁膜、および第１の電極）の屈折率や膜厚を決定し、層の界面における光反射を抑制して光の取り出し効率を向上させている。

また、本実施例は実施の形態１、実施の形態２、または実施例２と自由に組み合わせることができる。

本実施例では、トップエミッション型の発光装置の例を図７（Ａ）を用いて説明する。

まず、絶縁表面を有する基板上に発光素子と接続するＴＦＴを作製する。トップエミッション型であるので、層間絶縁膜やゲート絶縁膜や下地絶縁膜には、必ずしも透光性がある材料とする必要はない。本実施例では安定性の高い材料膜として、第１の層間絶縁膜にＰＣＶＤ法によるＳｉＮＯ膜を用いている。また、安定性の高い材料膜として第２の層間絶縁膜には、塗布法によるＳｉＯｘ膜を用いる。

さらに第３の層間絶縁膜１２１１を設ける。第３の層間絶縁膜１２１１も塗布法によるＳｉＯｘ膜を用いる。

次いで、第３の層間絶縁膜１２１１を選択的にエッチングしてＴＦＴの電極に達するコンタクトホールを形成した後、反射性を有する金属膜（Ａｌ−Ｓｉ膜（膜厚３０ｎｍ））と、仕事関数の大きい材料膜（ＴｉＮ膜（膜厚１０ｎｍ））と、透明導電膜（ＩＴＳＯ膜（膜厚１０ｎｍ〜１００ｎｍ））とを連続して成膜する。次いでパターニングを行ってＴＦＴと電気的に接続する反射電極１２１２と第１の電極１２１３を形成する。

次いで、第１の電極１２１３の端部を覆う隔壁１２１９を形成する。隔壁１２１９としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、或いは塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）、またはこれらの積層などを用いることができる。

次いで、有機化合物を含む層１２１４を蒸着法または塗布法を用いて形成する。

次いで、トップエミッション型発光装置とするため、第２の電極１２１５として透明導電膜を用いる。

次いで、蒸着法またはスパッタ法により透明保護層１２１６を形成する。透明保護層１２１６は、第２の電極１２１５を保護する。

次いで、封止基板１２０３をシール材で貼り合わせて発光素子を封止する。なお、シール材で囲まれた領域には透明な充填材１２１７を充填する。充填材１２１７としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。また、充填材１２１７を一対の基板間に充填することによって、全体の透過率を向上させることができる。

以上の工程でトップエミッション型発光装置が完成する。本実施例では、各層（層間絶縁膜、下地絶縁膜、ゲート絶縁膜、および第１の電極）にＳｉＯｘを含ませ、信頼性を向上させている。

また、本実施例は実施の形態１、実施の形態２、または実施例２と自由に組み合わせることができる。

本実施例では実施例４とは異なるトップエミッション型の発光装置の例を図７（Ｂ）を用いて説明する。

まず、絶縁表面を有する基板上に発光素子と接続するＴＦＴを作製する。トップエミッション型であるので、層間絶縁膜やゲート絶縁膜や下地絶縁膜には、必ずしも透光性がある材料とする必要はない。本実施例では安定性の高い材料膜として、第１の層間絶縁膜にＰＣＶＤ法によるＳｉＮＯ膜を用いている。また、安定性の高い材料膜として第２の層間絶縁膜には、塗布法によるＳｉＯｘ膜を用いる。層間絶縁膜およびゲート絶縁膜を選択的にエッチングしてＴＦＴの活性層に達するコンタクトホールを形成する。そして、導電膜（ＴｉＮ／Ａｌ−Ｓｉ／ＴｉＮ）を形成した後、マスクを用いてエッチング（ＢＣｌ₃とＣｌ₂との混合ガスでのドライエッチング）を行い、ＴＦＴのソース電極およびドレイン電極を形成する。

次いで、ＴＦＴのドレイン電極（またはソース電極）と電気的に接続する第１の電極１２２３を形成する。第１の電極１２２３としては、仕事関数の大きい材料、例えばＴｉＮ、ＴｉＳｉ_XＮ_Y、Ｎｉ、Ｗ、ＷＳｉ_X、ＷＮ_X、ＷＳｉ_XＮ_Y、ＮｂＮ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、またはＭｏから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。

次いで、第１の電極１２２３の周縁端部を覆う隔壁１２２９を形成する。隔壁１２２９としては、塗布法により得られる有機樹脂膜、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を用いる。隔壁１２２９は、ドライエッチングによって所望の形状とする。

次いで、有機化合物を含む層１２２４を蒸着法または塗布法を用いて形成する。

次いで、トップエミッション型発光装置とするため、第２の電極１２２５として透明導電膜（例えば、ＩＴＯ膜）を用いる。

次いで、蒸着法またはスパッタ法により透明保護層１２２６を形成する。透明保護層１２２６は、第２の電極１２２５を保護する。

次いで、封止基板１２３３をシール材で貼り合わせて発光素子を封止する。なお、シール材で囲まれた領域には透明な充填材１２２７を充填する。充填材１２２７としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。また、充填材１２２７を一対の基板間に充填することによって、全体の透過率を向上させることができる。

以上の工程でトップエミッション型発光装置が完成する。

また、本実施例は実施の形態１、実施の形態２、または実施例２と自由に組み合わせることができる。

本実施例では両方の基板から光を取り出すことのできる発光装置の例を図７（Ｄ）に示す。

まず、透光性基板（ガラス基板：屈折率１．５５前後）上に発光素子と接続するＴＦＴを作製する。透光性は発光を通過させて表示するので、層間絶縁膜やゲート絶縁膜や下地絶縁膜には、透光性の高い材料を用いる。ここでは、第１の層間絶縁膜として、ＰＣＶＤ法によるＳｉＮＯ膜を用いている。また、第２の層間絶縁膜として塗布法によるＳｉＯｘ膜を用いる。

次いで、ＴＦＴと電気的に接続する第１の電極１４２３を形成する。第１の電極１４２３として、ＳｉＯｘを含む透明導電膜であるＩＴＳＯ（膜厚１００ｎｍ）を用いる。

次いで、第１の電極１４２３の周縁端部を覆う隔壁１４２９を形成する。隔壁１４２９としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、或いは塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）、またはこれらの積層などを用いることができる。

本実施例ではウェットエッチングにより隔壁１４２９をパターニングして隔壁の上端部のみに曲率半径を有する曲面を持たせている。

次いで、有機化合物を含む層１４２４を蒸着法または塗布法を用いて形成する。

次いで、封止基板側にも発光を取り出すため、第２の電極１４２５として透明導電膜を用いる。

次いで、蒸着法またはスパッタ法により透明保護層１４２６を形成する。透明保護層１４２６は、第２の電極１４２５を保護する。

次いで、封止基板１４３３をシール材で貼り合わせて発光素子を封止する。封止基板１４３３も透光性基板（ガラス基板：屈折率１．５５前後）とする。なお、シール材で囲まれた領域には透明な充填材１４２７を充填する。充填材１４２７としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。また、充填材１４２７を一対の基板間に充填することによって、全体の透過率を向上させることができる。

図７（Ｄ）に示すような両面発光する発光装置において、発光パネルを挟んで光の偏光方向が直交するように２枚の偏光板を配置すれば、一方の面から見た場合に、背景が透けて見えて表示を認識しにくくなることを防ぐことができる。

また、本実施例は実施の形態１、実施の形態２、または実施例２と自由に組み合わせることができる。

実施例２〜６では、画素部と端子部のみを図示したが、本実施例では、画素部と駆動回路と端子部とを同一基板上に形成する例を図８に示す。

基板１６１０上に下地絶縁膜を形成した後、各半導体層を形成する。次いで、半導体層を覆うゲート絶縁膜を形成した後、各ゲート電極、端子電極を形成する。次いで、ｎチャネル型ＴＦＴ１６３６を形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）をドープし、ｐチャネル型ＴＦＴ１６３７を形成するため、半導体にｐ型を付与する不純物元素（代表的にはボロン）をドープしてソース領域およびドレイン領域、必要であればＬＤＤ領域を適宜形成する。

次いで、層間絶縁膜となる高耐熱性平坦化膜１６１６を形成する。高耐熱性平坦化膜１６１６としては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁膜を用いる。

次いで、マスクを用いてＳｉＮＯ膜および高耐熱性平坦化膜にコンタクトホールを形成すると同時に周縁部の高耐熱性平坦化膜を除去する。１回のエッチングでテーパー形状としてもよいし、複数のエッチングによってテーパー形状にしてもよい。

次いで、高耐熱性平坦化膜１６１６をマスクとしてエッチングを行い、露呈している水素を含むＳｉＮＯ膜またはゲート絶縁膜を選択的に除去する。

次いで、導電膜を形成した後、マスクを用いてエッチングを行い、ドレイン配線やソース配線を形成する。

次いで、透明導電膜からなる第１の電極１６２３、即ち、有機発光素子の陽極（或いは陰極）を形成する。同時に端子電極の上にも透明導電膜を形成する。

以降の工程は、実施例２と同様に絶縁物１６２９、有機化合物を含む層１６２４、導電膜からなる第２の電極１６２５、透明保護層１６２６を形成し、封止基板１６３３をシール材１６２８で貼り合わせて発光素子を封止する。なお、シール材１６２８で囲まれた領域には透明な充填材１６２７を充填する。最後にＦＰＣ１６３２を異方性導電膜１６３１により公知の方法で端子電極と貼りつける。端子電極は、透明導電膜を用いることが好ましく、ゲート配線と同時に形成された端子電極上に形成する。

以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成する。本実施例に示すように同一基板上にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを作製することができるため、駆動回路や保護回路を作り込むことができ、駆動用のＩＣチップの実装部品を少なくすることができる。

また、本発明の発光装置は、同一基板上にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを作製することに限定されず、画素部および駆動回路は、ｎチャネル型ＴＦＴのみで構成してもよいし、ｐチャネル型ＴＦＴのみで構成して工程を短縮してもよい。

本実施例では、大型基板を用いた多面取りに有利な構造を有する発光装置とし、面取り数を増やして生産性を上げる例を図１０、図１１を用いて以下に説明する。

図１０（Ａ）は、発光装置を上面から見た図であり、図中鎖線Ａ−Ｂで切断した断面図が図１０（Ｂ）である。

本実施例では、図１０（Ａ）及び図１０（Ｂ）に示す形状のカバー材３０３を用いて発光素子を含む画素部３０２を封止する。本実施例ではカバー材３０３は金属からなる封止缶とし、発光素子からの発光は透光性を有する基板３０１を通過させて取り出される。

カバー材３０３は、基板３０１の３辺を覆う形状となっており、３辺においては、基板端面にもシール材３０４が設けられて、シール材で囲まれた空間を密閉なものとしている。ＦＰＣ３０６を実装するため、残りの一辺においては、基板表面とカバー材とをシール材で固定しており、上面から見たシール材の幅が他の３辺に比べて太くなっている。３辺においては、基板の端面にシール材３０４を設けることで、外気とシール材との境界面から、密閉空間とシール材との境界面までの距離を十分確保している。シール材３０４で囲まれた内側の密閉空間は窒素ガスで充填されており、乾燥剤３０５によって微量な水分が除去され、十分乾燥されている。

また、基板３０１の端面は、研磨されている表面に比べて粗く、密着性がよいため、シール材の幅をさらに狭めることもできる。

また、基板の端面にシール材３０４を設けることで、基板３０１上に画素部３０２および周辺回路部３０７、３０８，３０９を設けても、画素部３０２から基板端面までの距離、即ち額縁を狭めることができる。

また、図１１（Ａ）〜図１１（Ｃ）に作製工程の手順の一例を示す。

まず、大面積を有する基板にＴＦＴ及び発光素子を有するパネル領域４０２を複数設け、アクティブマトリクス基板４０１を形成する。（図１１（Ａ））なお、パネル領域４０２とは少なくとも画素部を含む１つのパネルとなる領域である。

次いで、画素部ごとに分断を行って基板４０４を得た後、一つ一つカバー材４０３で封止を行う。（図１１（Ｂ））また、封止後の断面図を図１１（Ｃ）に示す。図１１（Ｃ）に示すように、基板の端面にもシール材４０５を設けてカバー材４０３を固定している。図１１（Ｃ）においては、カバー材４０３の端面と、基板４０４の裏面と、シール材４０５の露呈面（外気側）とがほぼ一致している。シール材４０５で囲まれた内側の密閉空間は乾燥剤４０６によって微量な水分が除去され、十分乾燥されている。

以上の手順によって、大型基板を用いた多面取りに有利な構造を有する発光装置が得られる。本発明により、基板周縁部におけるシール材の幅を狭めることができ、一枚あたりの面取り数を増やすことができる。

また、本実施例は実施の形態１、実施の形態２、または実施例２乃至７のいずれか一と自由に組み合わせることができる。

本実施例では、アクティブマトリクス型の液晶表示装置の作製例を示す。

まず、実施の形態１に従って、基板１１００上に半導体層および該半導体層を活性層とするＴＦＴ１１０５などを作製して画素部を形成する。画素部は、マトリクス状に配置された画素電極１１０１と、該画素電極と接続されているスイッチング素子、ここではトップゲート型ＴＦＴ１１０５と、保持容量とで構成する。また、保持容量は、画素電極に接続した電極と、半導体層とで挟まれた絶縁膜を誘電体としている。

なお、本実施例ではオフ電流低減のため、チャネル形成領域を複数有するダブルゲート型のＴＦＴとした例を示している。

また、画素部を形成したら、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペーサ形成、またはカラーフィルタの形成などを行う。

次いで、液滴吐出法により不活性気体雰囲気または減圧下で対向基板上にシール材１１０７をパターン形成する。ここでは、ディスペンサ装置またはインクジェット装置でシール材１１０７を所定の位置（画素部を囲む閉パターン）に形成する。半透明なシール材１１０７としてはフィラー（直径６μｍ〜２４μｍ）を含み、且つ、粘度４０〜４００Ｐａ・ｓのものを用いる。なお、後に接する液晶に溶解しないシール材料を選択することが好ましい。シール材としては、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いればよい。また、簡単なシールパターンであるのでシール材１１０７は、印刷法で形成することもできる。次いで、シール材１１０７を仮硬化させておく。

次いで、シール材１１０７に囲まれた領域に液晶をインクジェット装置またはディスペンサ装置により滴下する。（図１２（Ｂ））液晶１としては、インクジェット装置またはディスペンサ装置によって吐出可能な粘度を有する公知の液晶材料を用いればよい。また、液晶材料は温度を調節することによって粘度を設定することができるため、液滴吐出法に適している。液滴吐出法により無駄なく必要な量だけの液晶をシール材１１０７に囲まれた領域に保持することができる。

液晶を滴下した後、気泡が入らないように減圧下で一対の基板を貼りあわせる。ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、減圧下でシール材１１０７を硬化させる。なお、紫外線照射に加えて、熱処理を行ってもよい。

次いで、適宜、パネルサイズの基板分断を行った後、ＦＰＣやＩＣや光学フィルムなどを適宜貼り付け、液晶モジュールを作製する。

次いで、得られた液晶モジュールにバックライトバルブ１１０４およびミラーを設け、カバー１１０６で覆えば、図１２にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置（透過型）が完成する。また、バックライトを表示領域の外側に配置して、導光板を用いてもよい。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて固定する。また、透過型であるので偏光板１１０３は、アクティブマトリクス基板と対向基板の両方に貼り付ける。また、他の光学フィルム（反射防止フィルムや偏光性フィルムなど）や、保護フィルム（図示しない）を設けてもよい。

なお、図１２中、１１００は基板、１１０１は画素電極、１１０２は柱状スペーサ、１１０７はシール材、１１２０は着色層、遮光層が各画素に対応して配置されたカラーフィルタ、１１２５は平坦化膜、１１２１は対向電極、１１２２、１１２３は配向膜、１１２４は液晶層、１１１９は保護膜である。

また、本発明の液晶表示装置は、同一基板上にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを作製することに限定されず、画素部および駆動回路は、ｎチャネル型ＴＦＴのみで構成してもよいし、ｐチャネル型ＴＦＴのみで構成して工程を短縮してもよい。

また、本実施例は実施の形態１、または実施例１と自由に組み合わせることができる。

本実施例ではＥＬ表示パネルの画素の構成について、図１３に示す等価回路図を参照して説明する。

図１３（Ａ）に示す画素は、列方向に信号線１４１０及び電源線１４１１〜１４１３、行方向に走査線１４１４が配置される。また、スイッチング用ＴＦＴ１４０１、駆動用ＴＦＴ１４０３、電流制御用ＴＦＴ１４０４、容量素子１４０２及び発光素子１４０５を有する。

図１３（Ｃ）に示す画素は、ＴＦＴ１４０３のゲート電極が、行方向に配置された電源線１４１３に接続される点が異なっており、それ以外は図１３（Ａ）に示す画素と同じ構成である。つまり、図１３（Ａ）と図１３（Ｃ）に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線１４１２が配置される場合（図１３（Ａ））と、列方向に電源線１４１２が配置される場合（図１３（Ｃ））では、各電源線は異なるレイヤーの導電体層で形成される。ここでは、駆動用ＴＦＴ１４０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図１３（Ａ）、図１３（Ｃ）として分けて記載する。

図１３（Ａ）、図１３（Ｃ）に示す画素の特徴として、画素内にＴＦＴ１４０３、１４０４が直列に接続されており、ＴＦＴ１４０３のチャネル長Ｌ₃、チャネル幅Ｗ₃、ＴＦＴ１４０４のチャネル長Ｌ₄、チャネル幅Ｗ₄は、Ｌ₃／Ｗ₃：Ｌ₄／Ｗ₄＝５〜６０００：１を満たすように設定される点が挙げられる。６０００：１を満たす場合の一例としては、Ｌ₃が５００μｍ、Ｗ₃が３μｍ、Ｌ₄が３μｍ、Ｗ₄が１００μｍの場合がある。

なお、ＴＦＴ１４０３は、飽和領域で動作し発光素子１４０６に流れる電流値を制御する役目を有し、ＴＦＴ１４０４は線形領域で動作し発光素子１４０６に対する電流の供給を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましい。またＴＦＴ１４０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構成により、ＴＦＴ１４０４が線形領域で動作するために、ＴＦＴ１４０４のＶ_GSの僅かな変動は発光素子１４０６の電流値に影響を及ぼさない。つまり、発光素子１４０６の電流値は、飽和領域で動作するＴＦＴ１４０３により決定される。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上させた表示装置を提供することができる。

図１３（Ａ）〜図１３（Ｄ）に示す画素において、ＴＦＴ１４０１は、画素に対するビデオ信号の入力を制御するものであり、ＴＦＴ１４０１がオンして、画素内にビデオ信号が入力されると、容量素子１４０２にそのビデオ信号が保持される。なお、図１３（Ａ）、図１３（Ｃ）には、容量素子１４０２を設けた構成を示したが、特に限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、明示的に容量素子１４０２を設けなくてもよい。

図１３（Ｂ）に示す画素は、ＴＦＴ１４０６と走査線１４１５を追加している以外は、図１３（Ａ）に示す画素構成と同じである。同様に、図１３（Ｄ）に示す画素は、ＴＦＴ１４０６と走査線１４１５を追加している以外は、図１３（Ｃ）に示す画素構成と同じである。

ＴＦＴ１４０６は、新たに配置された走査線１４１５によりオン又はオフが制御される。ＴＦＴ１４０６がオンになると、容量素子１４０２に保持された電荷は放電し、ＴＦＴ１４０６がオフする。つまり、ＴＦＴ１４０６の配置により、強制的に発光素子１４０５に電流が流れない状態を作ることができる。従って、図１３（Ｂ）、図１３（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。

図１３（Ｅ）に示す画素は、列方向に信号線１４５０、電源線１４５１、１４５２、行方向に走査線１４５３が配置される。また、スイッチング用ＴＦＴ１４４１、駆動用ＴＦＴ１４４３、容量素子１４４２及び発光素子１４４４を有する。図１３（Ｆ）に示す画素は、ＴＦＴ１４４５と走査線１４５４を追加している以外は、図１３（Ｅ）に示す画素構成と同じである。なお、図１３（Ｆ）の構成も、ＴＦＴ１４４５の配置により、デューティ比を向上することが可能となる。

また、本実施例は実施の形態１、実施の形態２、実施例１乃至９のいずれか一と自由に組み合わせることができる。

本発明は、結晶構造を有する半導体膜を活性層とするＴＦＴに限らず、非晶質半導体又はセミアモルファス半導体を活性層としたＴＦＴを用いることができる。また、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。

非晶質半導体は、プラズマＣＶＤ法やスパッタリング法等の方法により形成する。活性層を非晶質半導体で形成したＴＦＴを用いる場合には、ボトムゲート型ＴＦＴを形成し、走査線側駆動回路及び信号線側駆動回路の両方をドライバＩＣを実装すればよい。

セミアモルファス半導体は、プラズマＣＶＤ法で３００℃以下の温度で形成することが可能であり、例えば、外寸５５０×６５０mmの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスＴＦＴは、セミアモルファス半導体膜（微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる）でチャネル形成領域を構成することにより２〜１０ｃｍ²／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、このＴＦＴを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパネル化を実現したＥＬ表示パネルや液晶表示パネルを作製することができる。

本実施例では、半導体層をセミアモルファス半導体膜で形成することによって、走査線側の駆動回路を同一基板上に形成する例を図１４、図１５、図１６を用いて説明する。

図１４は、１〜１５ｃｍ²／Ｖ・ｓｅｃの電界効果移動度が得られるセミアモルファス半導体膜を使ったｎチャネル型のＴＦＴで構成する走査線側駆動回路のブロック図を示している。

図１４において５００で示すブロックが１段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。５０１はバッファ回路であり、その先に画素５０２が接続される。

図１５は、パルス出力回路５００の具体的な構成を示したものであり、ｎチャネル型のＴＦＴ６０１〜６１２で回路が構成されている。このとき、セミアモルファス半導体膜を使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定することができる。

また、バッファ回路５０１の具体的な構成を図１６に示す。バッファ回路も同様にｎチャネル型のＴＦＴ６２０〜６３６で構成されている。このとき、セミアモルファス半導体膜を使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で設定することとなる。

また、本実施例は実施の形態１、実施の形態２、実施例２乃至１０のいずれか一と自由に組み合わせることができる。

本発明の発光装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図１７、図１８に示す。

図１７（Ａ）、図１７（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、撮像部２１０３、操作キー２１０４、シャッター２１０６等を含む。本発明により、製造コストの低減、および高い歩留まりでデジタルカメラが実現できる。

図１８（Ａ）は２２インチ〜５０インチの大画面を有する大型の表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカ部２００４、撮像部２００５、ビデオ入力端子２００６等を含む。なお、表示装置は、パソコン用、ＴＶ放送受信用などの全ての情報表示用表示装置が含まれる。本発明により、大型表示装置における製造コストの低減および高い歩留まりを実現することができる。

図１８（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明により、ノート型パーソナルコンピュータにおける製造コストの低減および高い歩留まりを実現することができる。また、本発明により、ＣＰＵなどの集積回路も高速駆動可能なＴＦＴで構成し、表示部と同一基板上に作り込みシートコンピュータも実現することもできる。

図１８（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明により、画像再生装置における製造コストの低減、高い歩留まり、及び高い信頼性を実現することができる。

また、図１８（Ｄ）は携帯情報端末の斜視図であり、図１８（Ｅ）は折りたたんで携帯電話として使用する状態を示す斜視図である。図１８（Ｄ）において、使用者はキーボードのように右手指で操作キー２７０６ａを操作し、左手指で操作キー２７０６ｂを操作する。本発明により、携帯情報端末における製造コストの低減、高い歩留まり、及び高い信頼性を実現することができる。

図１８（Ｅ）に示すように、折りたたんだ場合には、片手で本体２７０１、および筐体２７０２を持ち、音声入力部２７０４、音声出力部２７０５、操作キー２７０６ｃ、アンテナ２７０８等を使用する。

なお、図１８（Ｄ）および図１８（Ｅ）に示した携帯情報端末は、主に画像および文字を横表示する高画質な表示部２７０３ａと、縦表示する表示部２７０３ｂとを備えている。

以上の様に、本発明を実施、即ち実施の形態１、実施の形態２、実施例１乃至１１のいずれか一の作製方法または構成を用いて、様々な電子機器を完成させることができる。

本発明により、処理時間の短縮、および工程数を削減して製造コストの低減および歩留まりの向上を実現することができる。

本発明のＴＦＴ作製工程を示す図。 電気抵抗率を示すグラフ。 アルミ混酸に対するエッチングレートを示すグラフ。 ウェットエッチング後の断面ＳＥＭ写真を示す図。 ブロック図を示す図である。。（実施例１） アクティブマトリクス型ＥＬ表示装置の構成を示す図。（実施例２） 画素構造のバリエーションを示す断面図。 ＥＬ表示装置の断面図。 発光装置の端部における断面を示す図。（実施の形態２） 発光装置の上面図および断面図を示す図。（実施例８） 作製工程を示す図。（実施例８） アクティブマトリクス型液晶表示装置の断面構造図。 本発明のＥＬ表示パネルに適用できる画素の構成を説明する回路図。 本発明において走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図。 本発明において走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図（シフトレジスタ回路）。 本発明において走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図（バッファ回路）。 電子機器の一例を示す図。 電子機器の一例を示す図。

符号の説明

１０：基板
１１：下地絶縁膜
１２：高融点金属膜
１３：高融点金属窒化物膜
１５：上層（ゲート電極）
１６：下層（ゲート電極）

Claims (3)

1. 絶縁表面を有する基板上に半導体層を形成する工程と、
   前記半導体層を覆う、膜厚が１０−３０ｎｍの酸化珪素膜又は酸化窒化珪素膜からなるゲート絶縁膜を形成する工程と、
   成膜室に窒素ガス又は窒素ガスと希ガスを供給し、モリブデンからなるターゲットで反応性スパッタリングを行って、前記ゲート絶縁膜上に、膜厚が３０−１００ｎｍの窒化モリブデン膜を形成する工程と、
   成膜室に希ガスを供給し、前記モリブデンからなるターゲットでスパッタリングを行って、前記窒化モリブデン膜上に、膜厚が３００−４００ｎｍのモリブデン膜を積層形成する工程と、
   レジストベーク工程なしで、レジストマスクを選択的に形成する工程と、
   前記レジストマスクをマスクとして、酢酸、硝酸、燐酸及び水を含む混酸で一度にエッチングして上層のモリブデン膜パターン幅を下層の窒化モリブデン膜パターン幅より狭くする工程と、
   前記レジストマスクを除去する工程と、
   前記モリブデン膜パターンをマスクとして、前記窒化モリブデン膜を通過させて、前記半導体層にｎ型またはｐ型を付与する不純物元素の第１のドーピング処理を行う工程と、
   前記モリブデン膜パターン及び前記窒化モリブデン膜パターンをマスクとして前記半導体層にｎ型またはｐ型を付与する不純物元素の第２のドーピング処理を行う工程と、を有することを特徴とする半導体装置の作製方法。
2. 請求項１において、
   前記モリブデン膜及び前記窒化モリブデン膜はゲート電極であり、
   前記第１のドーピング処理及び前記第２のドーピング処理により、前記半導体層にチャネル形成領域、２つのＬＤＤ領域及びソース領域及びドレイン領域が形成され、
   前記２つのＬＤＤ領域の一方は前記チャネル形成領域及び前記ソース領域の間に設けられ、他方は前記チャネル形成領域及び前記ドレイン領域の間に設けられ、
   前記ＬＤＤ領域は前記ゲート絶縁膜を介して前記窒化モリブデン膜と重なっており、前記第１のドーピング処理によって付与された前記不純物元素を含み、
   前記ソース領域及び前記ドレイン領域は、前記第１のドーピング処理によって付与された前記不純物元素及び前記第２のドーピング処理によって付与された前記不純物元素を含むことを特徴とする半導体装置の作製方法。
3. 請求項１又は２において、前記混酸は前記ゲート絶縁膜をエッチングしないことを特徴とする半導体装置の作製方法。
   

Images