JP4823543B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4823543B2
JP4823543B2 JP2005083175A JP2005083175A JP4823543B2 JP 4823543 B2 JP4823543 B2 JP 4823543B2 JP 2005083175 A JP2005083175 A JP 2005083175A JP 2005083175 A JP2005083175 A JP 2005083175A JP 4823543 B2 JP4823543 B2 JP 4823543B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
semiconductor film
oxide film
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005083175A
Other languages
English (en)
Other versions
JP2005311334A (ja
JP2005311334A5 (ja
Inventor
千穂 小久保
舜平 山崎
圭恵 高野
裕明 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005083175A priority Critical patent/JP4823543B2/ja
Publication of JP2005311334A publication Critical patent/JP2005311334A/ja
Publication of JP2005311334A5 publication Critical patent/JP2005311334A5/ja
Application granted granted Critical
Publication of JP4823543B2 publication Critical patent/JP4823543B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
TFTに用いる結晶質半導体膜の材料は、主としてシリコンが用いられている。結晶構造を有するシリコン膜(以下、結晶質シリコン膜という)は、プラズマCVD法や減圧CVD法により、ガラスまたは石英などの基板上に堆積した非晶質シリコン膜を、加熱処理、或いはレーザ光の照射(以下、本明細書中においてレーザ処理という)により結晶化したものが利用されてきた。
レーザ処理は、照射面において比較的大きなスポット形状、例えば数cm角の四角いスポット形状や、長さ10cm以上の線状のスポット形状とすることで生産性を向上させることができる。特に、前後左右の走査が必要なスポット形状のレーザ光を用いた場合と比較して、線状のスポット形状とすると、線状のレーザ光の長尺方向に直角な方向だけの走査で被照射面全体にレーザ照射を行うことができ、量産性が高い。
しかしながら、レーザ光の照射による結晶化方法は、基板と半導体膜とに急峻な温度勾配が生じ、レーザ照射後に得られる半導体膜の膜質を低下させてしまう場合がある。
そこで、本出願人は、特許文献1、特許文献2、特許文献3、特許文献4を提案している。
なお、特許文献3では、半導体膜に対してレーザ光による結晶化を行った後に、加熱処理を行うことで、レーザ光の照射により形成された歪みを緩和する技術が記載されている。
特開2002−305148 特開2002−329668 特開2002−261007 特開2002−261008
半導体膜にレーザ光が照射されると半導体膜が瞬間的に溶融されて、局所的に膨張し、この膨張によって生じる内部応力を緩和するため、半導体膜に歪みが局所的に生じる。従って、歪みがある部分と、歪みのない部分とで半導体膜の膜質にバラツキが生じ、歪みの程度の違いなどによってもバラツキが生じてしまう。
また、半導体膜は結晶化することにより緻密化している。この緻密化現象は、膜厚が減少することからも確認できる。半導体膜は結晶化することで収縮しており、歪みが生じる一因となっている。
TFTにおいて、活性層となる半導体膜に歪みが存在すると、この歪みに起因するポテンシャル障壁やトラップ準位が形成されるため、活性層とゲート絶縁膜との界面準位を高くしてしまう。また、活性層となる半導体膜に歪みがあると電界が均一にかからず、TFTの動作不良の原因となる。
また、半導体膜表面の歪みは、スパッタ法やCVD法により堆積されるゲート絶縁膜の平坦性を損なうものであり、絶縁不良などを引き起こし、TFTの信頼性を低下させる原因の一つとなっている。電界効果移動度を決定する要素の一つとして表面散乱効果が知られており、TFTの活性層とゲート絶縁膜との界面における平坦性が電界効果移動度に大きな影響を与え、界面が平坦であるほど散乱の影響を受けず、高い電界効果移動度が得られる。
本発明は、レーザ光の照射によって半導体膜(TFTの活性層となる)に生じる歪みを低減する方法を提供する。
本発明は、レーザ光を照射した後、半導体膜の歪みを低減するための熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を行う。さらにオゾン含有水溶液(代表的にはオゾン水)で酸化膜(ケミカルオキサイドと呼ばれる)を形成して膜厚合計1〜10nmの酸化膜を形成する。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。その後、形成した酸化膜を除去して、歪みを低減した半導体膜が得られる。
また、酸化膜を除去する前に、半導体膜の歪みを低減するための熱処理を再度行い、その後、形成された酸化膜を除去してもよい。
或いは、レーザ光を照射した後、オゾン含有水溶液で酸化膜を形成して膜厚1〜10nmの酸化膜を形成する。その後、半導体膜の歪みを低減するための熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を行う。その後、形成された酸化膜を除去して、歪みを低減した半導体膜を得る工程としてもよい。酸化膜を形成した後、熱処理を行うと、金属などの不純物が膜中に含まれていた場合、酸化膜中または界面に移動させることができ、その酸化膜を除去することで膜中の不純物を低減した半導体膜を得ることもできる。
或いは、レーザ光を照射した後、半導体膜のパターニング工程、半導体膜の歪みを低減するための熱処理工程、オゾン含有水溶液で酸化膜を形成して合計1〜10nmの酸化膜を形成する工程、酸化膜を除去する工程を順次行ってもよい。なお、工程数削減のため酸化膜を除去せず、その上にゲート絶縁膜を形成してもよい。
或いは、レーザ光を照射した後、半導体膜のパターニング工程、オゾン含有水溶液で1〜10nmの酸化膜を形成する工程、半導体膜の歪みを低減するための熱処理工程、酸化膜を除去する工程を順次行ってもよい。なお、工程数削減のため酸化膜を除去せず、その上にゲート絶縁膜を形成してもよい。
また、本出願人は、非晶質構造を有する半導体膜に対して半導体膜の結晶化を助長する金属元素(ニッケルなど)を添加し、結晶構造を有する半導体膜を作製する技術(特開平7−183540号公報)を開示している。この技術は、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶方位の配向性を単一方向に高めることが可能である。このような結晶構造を有する半導体膜でTFTを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数(S値)が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。
結晶化を助長する金属元素を用いることによって、結晶化における核発生が制御可能となるため、核発生がランダムである他の結晶化方法に比べて得られる膜質は均一であり、理想的には、完全に金属元素を除去または許容範囲までに低減することが望ましい。しかし、結晶化を助長する金属元素を添加する故に、結晶構造を有する半導体膜の膜中或いは膜表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある。その一例は、TFTにおいてオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化を助長する金属元素は、一旦、結晶構造を有する半導体膜が形成されてしまえば、かえって不要な存在となってしまう。
そこで、金属元素を除去するためのゲッタリングを行う。もし、基板内でゲッタリングが十分にされず、ゲッタリングにバラツキが生じると、各々のTFT特性に若干の差、即ちバラツキが生じてしまう。透過型の液晶表示装置の場合、画素部に配置されるTFTに電気特性のバラツキがあれば、各TFTがオン状態となる電圧のバラツキが生じ、そのため透過光量のバラツキも生じ、これが表示むらとなって観察者の目に映ることになる。
また、有機化合物を含む層を発光層とする発光装置(EL素子を備えた発光装置)にとって、TFTはアクティブマトリクス駆動方式を実現する上で、必須の素子となっている。従って、EL素子を用いた発光装置は、少なくとも、スイッチング素子として機能するTFTと、EL素子に電流を供給するTFTとが、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、EL素子と電気的に接続され、且つ、EL素子に電流を供給するTFTのオン電流(Ion)で画素の輝度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度にバラツキが生じてしまうという問題がある。
本発明は、半導体膜の結晶化を助長する金属元素を用いて結晶構造を有する半導体膜を得た後、該膜中に残存する当該金属元素を効果的に除去する技術も提供する。
本発明は、希ガス元素を含む第2の半導体膜(ゲッタリングサイト)を形成する工程の前に、半導体膜の歪みを低減するための熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を行う工程、または、オゾン含有水溶液を用いてエッチングストッパーとして機能してもよい酸化膜(バリア層)を形成する工程を行うことを特徴とする。これらの工程を行うことで、より効果的に金属元素をゲッタリングでき、半導体膜中の金属元素濃度を低減し、バラツキを抑えることができる。
本明細書で開示する発明の構成は、
絶縁表面上に金属元素を用いて結晶構造を有する第1の半導体膜を形成する工程と、レーザ光を照射する工程と、半導体膜の歪みを低減するための熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を行う工程と、オゾン含有水溶液を用いてエッチングストッパーとして機能してもよい酸化膜(バリア層)を形成する工程と、希ガス元素を含む第2の半導体膜(ゲッタリングサイト)を形成する工程と、加熱処理によりゲッタリングサイトに金属元素をゲッタリングさせる工程と、前記第2の半導体膜を除去する工程と、酸化膜を除去する工程とを有している。
結晶化させたり、結晶性を向上させるため半導体膜にレーザ光の照射を行った場合、半導体膜は表面から瞬時に溶融し、その後、基板への熱伝導のため溶融した半導体膜は基板側から冷却し凝固する。この凝固過程において再結晶化し、大粒径の結晶構造を有する半導体膜となるが、いったん溶融させるため、体積膨張が生じて半導体表面にリッジと呼ばれる凹凸が形成され、特にトップゲート型TFTの場合にはリッジのある表面がゲート絶縁膜との界面となるため、素子特性が大きく左右されていた。また、レーザ光による照射を行った場合、雰囲気中の酸素により半導体膜の表面に薄い表面酸化膜が形成される。この薄い表面酸化膜の膜厚や均一性は不明であるため、除去することが好ましいが、撥水面での乾燥になるため、ウォーターマークが発生しやすく、除去した後はオゾン含有水溶液で再度、酸化膜を形成することが好ましい。
ただし、レーザ光による照射でできる表面酸化膜は、オゾン含有水溶液でできる酸化膜より硬いため、エッチングストッパーとなる酸化膜(バリア層)としては優れている。従って、工程数を削減することもできるため、レーザ光による表面酸化膜は特に除去しなくともよい。
金属元素(ニッケルなど)を添加した後、レーザ光を照射すると、金属元素は、リッジの所に多く集まる傾向が見られる。ニッケルが多いリッジの所には、NiSiXが形成され、溶融において最後に固化する。NiSiXは、希フッ酸やアルカリエッチャントに溶けやすい。従って、ニッケルが多い所が点在し、且つ、エッチングストッパーとなる酸化膜(バリア層)が不十分である場合、第2の半導体膜を除去するエッチングでNiSiXが除去されて第1の半導体膜に微少な穴(ピンホールとも呼ばれる)が形成される恐れがある。
また、ニッケルが多いリッジの所は、NiOXも形成されやすく、NiOXは、柔らかく、且つ、酸溶性であり、エッチングストッパーとなる酸化膜(バリア層)の膜厚が不十分である場合、後に行われる工程(第2の半導体膜を除去するエッチングや、ゲート絶縁膜の成膜前処理など)の際に除去されて、第1の半導体膜に微少な穴(ピンホール)が形成される恐れがある。
活性層となる半導体層に微少な穴(ピンホール)が形成されるとゲート絶縁膜のリーク(ゲート絶縁膜のカバレッジ不良)が生じて点欠陥などの表示不良を引き起こしてしまう。
本発明は、第1の半導体膜にレーザ光を照射した後、瞬間的に400〜1000℃程度にまで加熱される熱処理を行うことによって歪みやリッジを低減した後、オゾン含有水溶液で均一な膜厚の酸化膜(バリア層)を形成し、この酸化膜(バリア層)が第2の半導体膜を除去するエッチングの際、半導体層をブロックする役目を果たしている。なお、瞬間的に400〜1000℃程度にまで加熱される熱処理を行う際、歪みをとることによってニッケルを後のゲッタリング工程でゲッタリングしやすいようにする。
また、ゲート絶縁膜の成膜前処理を行う前に再度、オゾン含有水溶液で均一な膜厚の酸化膜(バリア層)を形成して、半導体膜をブロックすることが好ましい。
なお、上記第2の半導体膜の形成方法としては、スパッタ法やプラズマCVD法などがあるが、プラズマCVD法はガスによる成膜室(チャンバーとも呼ぶ)内のクリーニングが行えるため、スパッタ法に比べてメンテナンスが少なくて済み、量産には適していると言える。また、酸化膜(バリア層)の膜厚は、1〜10nmと薄く、酸化膜(バリア層)上に第2の半導体膜をプラズマCVD法で成膜する場合、成膜時に発生するプラズマなどでダメージを受けて部分的に酸化膜(バリア層)が破壊される恐れがあった。酸化膜(バリア層)が部分的に破壊された場合、後に行われるエッチングで第2の半導体膜を除去する際にエッチングストッパーとして十分機能せず、第1の半導体膜の膜厚バラツキや第1の半導体膜に穴が形成されるといった不良が発生する。
そこで、酸化膜(バリア層)の形成前後に加熱(瞬間的に400〜1000℃程度にまで加熱)を行って硬い(緻密な)酸化膜とし、プラズマなどから半導体膜をブロックする。そして、半導体膜はブロックしつつ、成膜時のプラズマで酸化膜(バリア層)のみにダメージを意図的に与え、酸化膜(バリア層)に歪みやダングリングボンドを形成することによって、歪みを緩和する方向に動く金属元素を効率よく通過させてゲッタリングサイトに移動および捕獲させることができる。なお、酸化膜にも金属元素を移動および捕獲させることができる。成膜時のプラズマで酸化膜(バリア層)のみにダメージを意図的に与える場合には、プラズマCVD法でRFパワー密度を大きくすることが好ましい。例えば、RFパワー300W(0.052W/cm2)、或いはRFパワー400W(0.069W/cm2)、或いは400W以上とすればよい。
或いは、プラズマCVD法で成膜室に導入する希ガスとモノシランの流量比(SiH4:希ガス)、RFパワー密度、圧力、基板温度などを適宜制御して第2の半導体膜を形成することによって、酸化膜(バリア層)に与えるダメージを低減することもでき、第1の半導体膜の膜厚のバラツキ発生や第1の半導体膜に穴が形成されるという不良の発生を防ぐことができる。例えば、RFパワー100W(0.017W/cm2)、或いは100W以下とすればよい。
より詳細な発明の構成は、図2の工程図に示すように、絶縁表面上に非晶質構造を有する第1の半導体膜を形成する第1工程と、前記非晶質構造を有する第1の半導体膜に金属元素を添加する第2工程と、前記第1の半導体膜を結晶化させて結晶構造を有する第1の半導体膜を形成する第3工程と、前記第1の半導体膜にレーザ光を照射する第4工程と、第1の加熱処理を行い、前記第1の半導体膜の歪みを低減する第5工程と、オゾンを含む溶液で前記第1の半導体膜の表面を酸化してバリア層を形成する第6工程と、前記バリア層上に希ガス元素を含む第2の半導体膜を形成する第7工程と、第2の加熱処理を行い、前記第2の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第1の半導体膜中の前記金属元素を除去または低減する第8工程と、前記第2の半導体膜を除去する第9工程と、前記バリア層を除去する第10工程と、を有することを特徴とする半導体装置の作製方法である。
また、オゾンを含む溶液で酸化膜を形成する工程の後に第1の加熱処理を行う工程としてもよく、他の発明の構成は、図6の工程図に示すように、絶縁表面上に非晶質構造を有する第1の半導体膜を形成する第1工程と、前記非晶質構造を有する第1の半導体膜に金属元素を添加する第2工程と、前記第1の半導体膜を結晶化させて結晶構造を有する第1の半導体膜を形成する第3工程と、前記第1の半導体膜にレーザ光を照射する第4工程と、オゾンを含む溶液で前記第1の半導体膜の表面を酸化してバリア層を形成する第5工程と、第1の加熱処理を行い、前記第1の半導体膜の歪みを低減する第6工程と、前記バリア層上に希ガス元素を含む第2の半導体膜を形成する第7工程と、第2の加熱処理を行い、前記第2の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第1の半導体膜中の前記金属元素を除去または低減する第8工程と、前記第2の半導体膜を除去する第9工程と、前記バリア層を除去する第10工程と、を有することを特徴とする半導体装置の作製方法である。
また、オゾンを含む溶液で酸化膜を形成する工程を挟んで半導体膜の歪みを低減する加熱処理を2回行う工程としてもよく、他の発明の構成は、図3の工程図に示すように、絶縁表面上に非晶質構造を有する第1の半導体膜を形成する第1工程と、前記非晶質構造を有する第1の半導体膜に金属元素を添加する第2工程と、前記第1の半導体膜を結晶化させて結晶構造を有する第1の半導体膜を形成する第3工程と、前記第1の半導体膜にレーザ光を照射する第4工程と、第1の加熱処理を行い、前記第1の半導体膜の歪みを低減する第5工程と、オゾンを含む溶液で前記第1の半導体膜の表面を酸化してバリア層を形成する第6工程と、 第2の加熱処理を行い、前記第1の半導体膜の歪みをさらに低減する第7工程と、 前記バリア層上に希ガス元素を含む第2の半導体膜を形成する第8工程と、第3の加熱処理を行い、前記第2の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第1の半導体膜中の前記金属元素を除去または低減する第9工程と、前記第2の半導体膜を除去する第10工程と、前記バリア層を除去する第11工程と、を有することを特徴とする半導体装置の作製方法である。
また、上記各構成において、前記レーザ光を照射する工程の前に表面洗浄処理を行い、前記第1の半導体膜の表面に形成されている自然酸化膜を除去してもよい。
また、上記各構成において、前記レーザ光を照射する工程後、前記レーザ光を照射することで形成される表面酸化膜を除去してもよい。
また、上記各構成において、前記バリア層は、膜厚1nm〜10nmの酸化シリコン膜、または酸化窒化シリコン膜であることを特徴としている。なお、バリア層とは、ゲッタリングサイト形成前に半導体膜の表面に形成されている酸化膜全てを指しており、ゲッタリングサイト形成前に酸化膜の除去工程がなければ、自然酸化膜、レーザ光による表面酸化膜、およびオゾン水による酸化膜(ケミカルオキサイド)を全て混在、または積層で含む場合もある。
また、上記各構成において、結晶化を助長する前記金属元素はFe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種であることを特徴としている。
また、上記各構成において、前記希ガス元素は、He、Ne、Ar、Kr、Xeから選ばれた一種または複数種であることを特徴としている。中でも安価なガスであるアルゴン(Ar)が量産上、好ましい。
本発明により、レーザ光の照射によって半導体膜(TFTの活性層となる)に生じる歪みを低減することができる。
また、金属元素を添加して結晶化させる場合においては、ゲッタリングの熱処理前にレーザ光照射による半導体膜の歪みを低減する熱処理を行うことによって、金属元素がゲッタリングサイトに移動しやすい状態とすることができる。
また、本発明で得られる酸化膜により、レーザ光の照射後に行われる工程(第2の半導体膜を除去するエッチングや、ゲート絶縁膜の成膜前処理など)の際に、酸を含むエッチャントなどから第1の半導体膜を保護して微少な穴(ピンホールとも呼ばれる)が形成されることを防止することができる。従って、本発明により点欠陥などの不良画素を低減し、歩留まり向上が図れる。
本発明の実施形態について、以下に説明する。
(実施の形態1)
以下に本発明を用いた代表的なTFTの作製手順を簡略に図1を用いて示す。ここでは半導体層を所望の形状にパターニングした後、オゾン含有水溶液による酸化処理を行い、歪みを低減する熱処理を行なう例を示す。
図1(A)中、10は、絶縁表面を有する基板、11はブロッキング層となる下地絶縁膜、14はレーザ光が照射された結晶構造を有する半導体膜である。
図1(A)において、基板10はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
まず、図1(A)に示すように基板10上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxy)等の絶縁膜から成る下地絶縁膜11を形成する。代表的な一例は下地絶縁膜11として2層構造から成り、SiH4、NH3、及びN2Oを反応ガスとして成膜される窒化酸化珪素膜を50〜100nm、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜を100〜150nmの厚さに積層形成する構造が採用される。また、下地絶縁膜11の一層として膜厚10nm以下の窒化シリコン膜(SiN膜)、或いは酸化窒化珪素膜(SiNxy膜(X>Y))を用いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効である。また、窒化酸化珪素膜、酸化窒化珪素膜、窒化シリコン膜とを順次積層した3層構造を用いてもよい。
次いで、下地絶縁膜上に非晶質構造を有する半導体膜を形成する。半導体膜は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などを公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って結晶構造を有する半導体膜を得る。
また、成膜条件を適宜調整して、成膜を行うだけで結晶構造を有する半導体膜(多結晶シリコン膜、微結晶半導体膜(マイクロクリスタル半導体膜、セミアモルファス半導体膜とも呼ぶ)など)を得てもよい。例えば、成膜室に珪化物気体(モノシラン、ジシラン、トリシランなど)とフッ素(或いはフッ化ハロゲンガス)を原料ガスとして導入し、プラズマを発生させて結晶構造を含む半導体膜を被処理基板に直接成膜する。
図1(A)は半導体膜14にレーザ照射を行った工程断面図である。レーザ結晶化法により結晶構造を有する半導体膜を得る場合には、結晶化工程を指している。また、図1(A)は、レーザ結晶化法以外の方法で得られた結晶構造を有する半導体膜の結晶化率を高めるためのレーザ光を照射する工程断面図を指している。また、結晶化率を高めるためのレーザ光を照射する場合、レーザ光を照射する前に結晶化工程で形成される表面の自然酸化膜を除去しておくことが好ましい。
いずれにおいてもレーザ光が照射されると、半導体膜14に歪みやリッジが形成され、表面には薄い表面酸化膜が形成される。この薄い表面酸化膜の膜厚や均一性は不明であるため、除去することが好ましいが、撥水面での乾燥になるため、ウォーターマークが発生しやすく、除去した後はオゾン含有水溶液で酸化膜を形成してウォーターマークの発生防止をすることが好ましい。また、工程数削減のため、レーザ光の照射により形成される表面酸化膜は、除去しなくともよい。
なお、レーザ光に用いるレーザ発振器としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、KrF、ArF、KrF、XeCl、Xe等のエキシマレーザ発振器、He、He−Cd、Ar、He−Ne、HF等の気体レーザ発振器、YAG、GdVO4、YVO4、YLF、YAlO3などの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドープした結晶を使った固体レーザ発振器、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波の第1高調波〜第5高調波を適用するのが好ましい。
代表的には、レーザ光として波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いる。例えば、繰り返し周波数10Hz〜100MHz程度のパルスレーザ光を用いる。
次いで、フォトリソ技術を用いてパターニングを行い、半導体層17aを得る。(図1(B))パターニングにおけるレジストマスク形成を行う前には半導体層を保護するためにオゾン含有水溶液、または酸素雰囲気でのUV照射によってオゾンを発生させて酸化膜を形成している。ここでの酸化膜はレジストのぬれ性を向上させる効果もある。
なお、必要があれば、パターニングを行う前に、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。
次いで、パターニング時に発生する不要物(レジスト残りやレジスト剥離液など)を除去する洗浄を行った後、パターニング後の半導体層を保護するため、半導体層17bの表面に、オゾン含有水溶液(代表的にはオゾン水)で酸化膜(ケミカルオキサイドと呼ばれる)15を形成する。(図1(C))
次いで、半導体膜の歪みを低減するための熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を窒素雰囲気にて行い、平坦な半導体層17cを得る。(図1(D))瞬間的に加熱する熱処理としては、強光を照射する熱処理、または加熱されたガス中に基板を投入し、数分放置した後に基板を取りだす熱処理によって加熱を行えばよい。また、この熱処理の条件によっては、歪みを低減すると同時に結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。
なお、強光の照射により瞬間的な熱処理を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源は、必要な時間点灯させて加熱してもよいし、1〜60秒、好ましくは30〜60秒点灯させ、それを1回〜10回繰り返し、半導体膜が瞬間的に400〜1000℃程度にまで加熱すればよい。
次いで、半導体層17dの表面を覆って、ゲート絶縁膜18となる珪素を主成分とする絶縁膜を形成する。(図1(E))ここでは工程数削減のため、酸化膜を除去せずにゲート絶縁膜18を形成する。なお、ゲート絶縁膜18を形成する前に酸化膜をフッ酸を含むエッチャントにより除去してもよい。また、半導体層17dの酸化膜を完全に除去する必要は特になく、薄く酸化膜を残していてもよい。オーバーエッチングして半導体層17dを露呈させてしまうと、表面が不純物で汚染される恐れがある。
次いで、ゲート絶縁膜18の表面を洗浄した後、ゲート電極19を形成する。次いで、半導体にn型を付与する不純物元素(P、As等)、ここではリンを適宜添加して、ソース領域20及びドレイン領域21を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜300℃の雰囲気中において、表面または裏面からYAGレーザの第2高調波を照射して不純物元素を活性化させることは非常に有効である。YAGレーザはメンテナンスが少ないため好ましい活性化手段である。
以降の工程は、層間絶縁膜23を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、導電膜を成膜してパターニングを行ってソース電極24、ドレイン電極25を形成してTFT(nチャネル型TFT)を完成させる。(図1(F))ソース電極24、ドレイン電極25は、Mo、Ta、W、Ti、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成する。例えば、Ti膜と、純Al膜と、Ti膜との3層構造、或いはTi膜と、NiとCを含むAl合金膜と、Ti膜との3層構造を用いる。さらに後の工程で層間絶縁膜等を形成することを考慮して、電極断面形状をテーパー形状とすることが好ましい。
こうして得られたTFTのチャネル形成領域22は、比較的に平坦であり、歪みも低減することができる。
また、本発明は図1(F)のTFT構造に限定されず、必要があればチャネル形成領域とドレイン領域(またはソース領域)との間にLDD領域を有する低濃度ドレイン(LDD:Lightly Doped Drain)構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をLDD領域と呼んでいる。さらにゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた、いわゆるGOLD(Gate-drain Overlapped LDD)構造としてもよい。
また、ここではnチャネル型TFTを用いて説明したが、n型不純物元素に代えてp型不純物元素を用いることによってpチャネル型TFTを形成することができることは言うまでもない。
また、ここではトップゲート型TFTを例として説明したが、TFT構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型(逆スタガ型)TFTや順スタガ型TFTに適用することが可能である。
(実施の形態2)
また、ここでは金属元素を添加した結晶化方法を用いた後、歪みを低減する熱処理を行ない、オゾン含有水溶液による酸化処理を行う例を図2に示す。
図2(A)中、110は、絶縁表面を有する基板、111はブロッキング層となる下地絶縁膜、112は非晶質構造を有する半導体膜である。
まず、図2(A)に示すように基板110上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxy)等の絶縁膜から成る下地絶縁膜111を形成する。
次いで、下地絶縁膜上に非晶質構造を有する第1の半導体膜112を形成する。第1の半導体膜112は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマCVD法や減圧CVD法、或いはスパッタ法で10〜100nmの厚さに形成する。後の結晶化で良質な結晶構造を有する半導体膜を得るためには、非晶質構造を有する第1の半導体膜112の膜中に含まれる酸素、窒素などの不純物濃度を5×1018/cm3(二次イオン質量分析法(SIMS)にて測定した原子濃度)以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理(電界研磨処理)やオイルフリーの真空排気系を備えた超高真空対応のCVD装置を用いることが望ましい。
次いで、非晶質構造を有する第1の半導体膜112を結晶化させる技術としてここでは特開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリコン膜(アモルファスシリコン膜とも呼ばれる)に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。まず、非晶質構造を有する第1の半導体膜112の表面に、結晶化を促進する触媒作用のある金属元素(ここでは、ニッケル)を重量換算で1〜100ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層113を形成する。(図2(B))塗布によるニッケル含有層113の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
次いで、加熱処理を行い、結晶化を行う。この結晶化は、半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、図2(C)に示す結晶構造を有する第1の半導体膜114aが形成される。なお、結晶化後での第1の半導体膜114aに含まれる酸素濃度は、5×1018/cm3以下とすることが望ましい。ここでは、脱水素化のための熱処理(450℃、1時間)の後、結晶化のための熱処理(550℃〜650℃で4〜24時間)を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能である。なお、必要であれば、強光を照射する前に非晶質構造を有する第1の半導体膜112に含有する水素を放出させる熱処理を行ってもよい。また、熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
このようにして得られる第1の半導体膜114aには、金属元素(ここではニッケル)が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、1×1019/cm3を越える濃度で残存している。勿論、このような状態でもTFTをはじめ各種半導体素子を形成することが可能であるが、以降に示すゲッタリング方法で当該元素を除去する。
ここで、レーザ光の照射を行う前に結晶化工程で形成される自然酸化膜を除去する。この自然酸化膜にはニッケルが高濃度に含まれているため、除去することが好ましい。
次いで、結晶化率(膜の全体積における結晶成分の割合)を高め、結晶粒内に残される欠陥を補修するために、結晶構造を有する第1の半導体膜114aに対してレーザ光を照射して第1の半導体膜114bを形成する。(図2(D))レーザ光を照射した場合、半導体膜114bに歪みやリッジが形成され、表面に薄い表面酸化膜(図示しない)が形成される。このレーザ光としてはパルス発振であるレーザ光源から出射される波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いればよい。また、レーザ光としては連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を用いてもよい。代表的には、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。
次いで、第1の半導体膜114bの歪みを低減するための熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を窒素雰囲気にて行い、平坦な半導体膜114cを得る。(図2(E))瞬間的に加熱する熱処理としては、強光を照射する熱処理、または加熱されたガス中に基板を投入し、数分放置した後に基板を取りだす熱処理によって加熱を行えばよい。また、この熱処理の条件によっては、歪みを低減すると同時に結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。また、この熱処理により、歪みを低減してニッケルが後のゲッタリング工程でゲッタリングされやすくなる。なお、この熱処理における温度が結晶化での温度よりも低い場合、シリコン膜が固相状態のまま、膜中にニッケルが移動することになる。
次いで、半導体膜114dの表面に、オゾン含有水溶液(代表的にはオゾン水)でエッチングストッパーとなる酸化膜(バリア層とも呼ばれる)115を1〜10nmの膜厚で形成する。(図2(F))この酸化膜115は、歪みが低減された半導体膜を酸化したものであるので、その酸化膜も良好な特性(平坦性、膜厚均一性など)を有している。
次いで、この酸化膜115上に希ガス元素を含む第2の半導体膜116aを形成する。(図2(G))
また、上記酸化膜(バリア層)上に形成する希ガス元素を含む第2の半導体膜116aは、プラズマCVD法、またはスパッタ法にて形成し、膜厚10nm〜300nmのゲッタリングサイトを形成する。なお、第2の半導体膜116aの膜厚が薄いほうが成膜時間、および後でのエッチング時間がともに短縮できるため、望ましい。希ガス元素としてはヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン(Ar)が好ましい。
ここではプラズマCVD法を用い、原料ガスとしてモノシランとアルゴンを用い、比率(モノシラン:アルゴン)を0.1:99.9〜1:9、好ましくは、1:99〜5:95に制御して第2の半導体膜116aを成膜する。また、成膜時のRFパワー密度は、0.0017W/cm2〜0.48W/cm2とすることが望ましい。RFパワー密度は、高ければ高いほどゲッタリング効果が得られる膜質となり、加えて成膜速度が向上するため好ましい。また、成膜時の圧力は、1.333Pa(0.01Torr)〜133.322Pa(1Torr)とすることが望ましい。圧力は、高ければ高いほど成膜速度が向上するため好ましい。また、成膜温度は300℃〜500℃とすることが望ましい。こうして、膜中にアルゴンを1×1018/cm3〜1×1022/cm3、好ましくは、1×1020/cm3〜1×1021/cm3の濃度で含み、ゲッタリング効果が得られる第2の半導体膜をプラズマCVD法で成膜することができる。上記第2の半導体膜の成膜条件を上記範囲内で調節することで、成膜の際、酸化膜(バリア層)に与えるダメージを低減することができ、第1の半導体膜の膜厚のバラツキ発生や第1の半導体膜に穴が形成されるという不良の発生を防ぐことができる。
膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダングリングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
次いで、加熱処理を行い、第1の半導体膜中における金属元素(ニッケル)の濃度を低減、あるいは除去するゲッタリングを行う。(図2(H))ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後取りだすことによって加熱を行えばよい。このゲッタリングにより、図2(H)中の矢印の方向(即ち、基板側から第2の半導体膜表面に向かう方向)に金属元素が移動し、酸化膜115で覆われた第1の半導体膜114eに含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、第1の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第1の半導体膜114eに偏析しないよう全て第2の半導体膜116bに移動させ、第1の半導体膜114eに含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が1×1018/cm3以下、望ましくは1×1017/cm3以下になるように十分ゲッタリングする。なお、第2の半導体膜だけでなく酸化膜115もゲッタリングサイトとして機能する。
次いで、酸化膜115をエッチングストッパーとして、116bで示した第2の半導体膜のみを選択的に除去する。第2の半導体膜のみを選択的にエッチングする方法としては、ClF3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラメチルアンモニウムハイドロオキサイド(化学式 (CH34NOH)(略称TMAH)を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。なお、ここでのエッチングで第1の半導体膜にピンホールが形成されるのを防止するため、オーバーエッチング時間を少なめにする。また、第2の半導体膜を除去した後、酸化膜(バリア層)の表面をTXRF(全反射蛍光X線分光)でニッケル濃度を測定したところ、ニッケルが高濃度で検出されるため、後の工程で酸化膜(バリア層)は除去することが望ましい。
次いで、フッ酸を含むエッチャントにより酸化膜115を除去する。
次いで、第1の半導体膜114eを公知のパターニング技術を用いて所望の形状の半導体層117を形成する。(図2(I))なお、酸化膜(バリア層)を除去した後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
なお、必要があれば、パターニングを行う前に、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。
所望の形状の半導体層117を形成する工程が終了したら、半導体層の表面をフッ酸を含むエッチャントで洗浄し、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。なお、工程数を削減するために、この表面洗浄工程を削除して、ゲート絶縁膜と導電膜(ゲート電極材料)とを連続的に成膜してもよい。
以降の工程は、実施の形態1と同一であるので、ここでは詳細な説明は省略する。
(実施の形態3)
ここでは、熱処理を複数回行う例を図3に示す。図3(A)〜図3(F)までの工程は図2(A)〜図2(F)の工程と同一であるため、ここでの詳細な説明は省略することとする。
実施の形態2に従って図3(A)〜図3(F)の工程まで行った後、再度、第1の半導体膜の歪みを低減するための熱処理を窒素雰囲気にて行い、さらに平坦な第1の半導体膜214aを得る。(図3(G))また、酸化膜(バリア層)も熱処理により緻密となる。
次いで、酸化膜(バリア層)上に希ガス元素を含む第2の半導体膜216aを形成する。(図3(H))希ガス元素を含む第2の半導体膜216aは、プラズマCVD法、またはスパッタ法にて形成し、膜厚10nm〜300nmのゲッタリングサイトを形成する。
次いで、加熱処理を行い、第1の半導体膜中における金属元素(ニッケル)の濃度を低減、あるいは除去するゲッタリングを行う。(図3(I))ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後取りだすことによって加熱を行えばよい。このゲッタリングにより、図3(I)中の矢印の方向(即ち、基板側から第2の半導体膜表面に向かう方向)に金属元素が移動し、酸化膜(バリア層)で覆われた第1の半導体膜214bに含まれる金属元素の除去、または金属元素の濃度の低減が行われる。
次いで、酸化膜(バリア層)をエッチングストッパーとして、216bで示した第2の半導体膜のみを選択的に除去する。次いで、酸化膜(バリア層)を除去する。
次いで、第1の半導体膜214bを公知のパターニング技術を用いて所望の形状の半導体層217を形成する。(図3(J))なお、酸化膜(バリア層)を除去した後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
なお、必要があれば、パターニングを行う前に、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。
所望の形状の半導体層217を形成する工程が終了したら、半導体層の表面をフッ酸を含むエッチャントで洗浄し、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
以降の工程は、実施の形態1と同一であるので、ここでは詳細な説明は省略する。
(実施の形態4)
ここでは、半導体層をパターニングした後にゲッタリングを行う例を図4に示す。図4(A)〜図4(D)までの工程は図2(A)〜図2(D)の工程と同一であるため、ここでの詳細な説明は省略することとする。
実施の形態2に従って図4(A)〜図4(D)の工程まで行った後、第1の半導体膜114bを公知のパターニング技術を用いて所望の形状の半導体層317aを形成する。(図4(E))なお、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
なお、必要があれば、パターニングを行う前に、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。
次いで、半導体膜の歪みを低減するための熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を窒素雰囲気にて行い、平坦な半導体層317bを得る。(図4(F))また、この熱処理の条件によっては、歪みを低減すると同時に結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。
次いで、半導体層317bの表面に、オゾン含有水溶液でエッチングストッパーとなる酸化膜(バリア層と呼ばれる)315を1〜10nmの膜厚で形成する。(図4(G))酸化膜315は、歪みが低減された半導体層317bを酸化したものであるので、その酸化膜も良好な特性(平坦性、膜厚均一性など)を有している。また、酸化膜を形成することでさらに半導体層317bの界面を安定に保つことができる。
次いで、この酸化膜315上に希ガス元素を含む第2の半導体膜316aを形成する。(図4(H))
次いで、加熱処理を行い、第1の半導体層中における金属元素(ニッケル)の濃度を低減、あるいは除去するゲッタリングを行う。(図4(I))ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後取りだすことによって加熱を行えばよい。このゲッタリングにより、図4(I)中の矢印の方向(即ち、基板側から第2の半導体膜表面に向かう方向)に金属元素が移動し、酸化膜315で覆われた第1の半導体層317dに含まれる金属元素の除去、または金属元素の濃度の低減が行われる。
次いで、バリア層315をエッチングストッパーとして、316bで示した第2の半導体膜のみを選択的に除去する。次いで、酸化膜315を除去する。
次いで、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。
以降の工程は、実施の形態1と同一であるので、ここでは詳細な説明は省略する。
(実施の形態5)
ここでは、半導体層をパターニングした後に熱処理を複数回行い、その後、ゲッタリングを行う例を図5に示す。図5(A)〜図5(D)までの工程は図2(A)〜図2(D)の工程と同一であるため、ここでの詳細な説明は省略することとする。
実施の形態2に従って図5(A)〜図5(D)の工程まで行った後、第1の半導体膜114bを公知のパターニング技術を用いて所望の形状の半導体層417aを形成する。(図5(E))なお、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
なお、必要があれば、パターニングを行う前に、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。
次いで、半導体膜の歪みを低減するための熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を窒素雰囲気にて行い、平坦な半導体層417bを得る。(図5(F))
次いで、半導体層417cの表面に、オゾン含有水溶液でエッチングストッパーとなる酸化膜(バリア層と呼ばれる)415を1〜10nmの膜厚で形成する。(図5(G))
次いで、再度、半導体膜の歪みを低減するための熱処理を窒素雰囲気にて行い、さらに平坦な半導体層417dを得る。(図5(H))また、酸化膜も熱処理により緻密となる。
次いで、この酸化膜415上に希ガス元素を含む第2の半導体膜416aを形成する。(図5(I))
次いで、加熱処理を行い、第1の半導体層中における金属元素(ニッケル)の濃度を低減、あるいは除去するゲッタリングを行う。(図5(J))ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後取りだすことによって加熱を行えばよい。このゲッタリングにより、図5(J)中の矢印の方向(即ち、基板側から第2の半導体膜表面に向かう方向)に金属元素が移動し、酸化膜415で覆われた第1の半導体層417eに含まれる金属元素の除去、または金属元素の濃度の低減が行われる。
次いで、酸化膜415をエッチングストッパーとして、416bで示した第2の半導体膜のみを選択的に除去する。次いで、酸化膜415を除去する。
次いで、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。
以降の工程は、実施の形態1と同一であるので、ここでは詳細な説明は省略する。
(実施の形態6)
ここでは、実施の形態2とは工程順序が一部異なる例、具体的には酸化処理した後に歪みを低減するための熱処理を行う例を図6に示す。図6(A)〜図6(D)までの工程は図2(A)〜図2(D)の工程と同一であるため、ここでの詳細な説明は省略することとする。
実施の形態2に従って図6(A)〜図6(D)の工程まで行った後、半導体膜514aの表面に、オゾン含有水溶液でエッチングストッパーとなる酸化膜(バリア層と呼ばれる)515を1〜10nmの膜厚で形成する。(図6(E))
また、オゾン含有水溶液で酸化膜515を形成する前に、レーザ光の照射により形成された表面酸化膜を除去してもよい。
次いで、半導体膜の歪みを低減するための熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を窒素雰囲気にて行い、半導体膜514bを得る。(図6(F))
次いで、この酸化膜515上に希ガス元素を含む第2の半導体膜516aを形成する。(図6(G))
次いで、加熱処理を行い、第1の半導体膜中における金属元素(ニッケル)の濃度を低減、あるいは除去するゲッタリングを行う。(図6(H))ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後取りだすことによって加熱を行えばよい。このゲッタリングにより、図6(H)中の矢印の方向(即ち、基板側から第2の半導体膜表面に向かう方向)に金属元素が移動し、酸化膜515で覆われた第1の半導体膜514cに含まれる金属元素の除去、または金属元素の濃度の低減が行われる。
次いで、酸化膜515をエッチングストッパーとして、516bで示した第2の半導体膜のみを選択的に除去する。次いで、酸化膜515を除去する。
次いで、第1の半導体膜514cを公知のパターニング技術を用いて所望の形状の半導体層517を形成する。(図6(I))なお、酸化膜を除去した後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
なお、必要があれば、パターニングを行う前に、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。
所望の形状の半導体層を形成する工程が終了したら、半導体層の表面をフッ酸を含むエッチャントで洗浄し、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
以降の工程は、実施の形態1と同一であるので、ここでは詳細な説明は省略する。
(実施の形態7)
ここでは、実施の形態4とは工程順序が一部異なる例、具体的には酸化処理した後に歪みを低減するための熱処理を行う例を図7に示す。図7(A)〜図7(D)までの工程は実施の形態2に示した図2(A)〜図2(D)の工程と同一であるため、ここでの詳細な説明は省略することとする。
実施の形態2に従って図7(A)〜図7(D)の工程まで行った後、第1の半導体膜114bを公知のパターニング技術を用いて所望の形状の半導体層617aを形成する。(図7(E))なお、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
なお、必要があれば、パターニングを行う前に、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。
次いで、半導体層617bの表面に、オゾン含有水溶液でエッチングストッパーとなる酸化膜(バリア層と呼ばれる)615を1〜10nmの膜厚で形成する。(図7(F))
次いで、半導体膜の歪みを低減するための熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を窒素雰囲気にて行い、半導体層617cを得る。(図7(G))
次いで、この酸化膜615上に希ガス元素を含む第2の半導体膜616aを形成する。(図7(H))
次いで、加熱処理を行い、第1の半導体層中における金属元素(ニッケル)の濃度を低減、あるいは除去するゲッタリングを行う。(図7(I))ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後取りだすことによって加熱を行えばよい。このゲッタリングにより、図7(I)中の矢印の方向(即ち、基板側から第2の半導体膜表面に向かう方向)に金属元素が移動し、酸化膜615で覆われた第1の半導体層617dに含まれる金属元素の除去、または金属元素の濃度の低減が行われる。
次いで、酸化膜615をエッチングストッパーとして、616bで示した第2の半導体膜のみを選択的に除去する。次いで、酸化膜615を除去する。
次いで、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。
以降の工程は、実施の形態1と同一であるので、ここでは詳細な説明は省略する。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
本実施例では、有機ELディスプレイ、又は有機発光ダイオードとも呼ばれているEL素子を有する発光装置(図8)の作製方法について説明する。
なお、有機化合物を含む層を発光層とするEL素子は、有機化合物を含む層(以下、EL層と記す)が陽極と、陰極との間に挟まれた構造を有し、陽極と陰極とに電界を加えることにより、EL層でルミネッセンス(Electro Luminescence)が生じる。またEL素子からの発光は、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがある。
まず、基板810上に下地絶縁膜811を形成する。基板810側を表示面として発光を取り出す場合、基板810としては、光透過性を有するガラス基板や石英基板を用いればよい。また、処理温度に耐えうる耐熱性を有する光透過性のプラスチック基板を用いてもよい。また、基板810側とは逆の面を表示面として発光を取り出す場合、前述の基板の他にシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。ここでは基板810としてガラス基板を用いる。なお、ガラス基板の屈折率は1.55前後である。
下地絶縁膜811としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。ここでは下地膜として2層構造を用いた例を示すが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。なお、特に下地絶縁膜を形成しなくてもよい。
次いで、下地絶縁膜上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を得る。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。本実施例では、シリコンの結晶化を助長する金属元素としてニッケルを用い、脱水素化のための熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を炉で行って結晶構造を有するシリコン膜を得る。炉に代えてランプアニール装置を用いてもよい。
次いで、結晶質半導体膜にレーザ光を照射する。結晶化後にレーザ光照射する場合には、自然酸化膜を除去した後に照射する。なお、レーザ光に用いるレーザ発振器としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。代表的には、レーザ光として波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いる。例えば、繰り返し周波数10Hz〜100MHz程度のパルスレーザ光を用いる。
また、非晶質構造を有する半導体膜の結晶化処理または結晶化後のレーザ光照射に連続発振のレーザを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。
本実施例おいては、結晶化処理または結晶化後に少なくとも1回のレーザ光照射を半導体膜に行う。レーザ光が照射されると、半導体膜に歪みやリッジが形成され、表面には薄い表面酸化膜が形成される。
次いで、半導体膜の歪みを低減するための熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を窒素雰囲気にて行う。本実施例では、630℃〜650℃に加熱された炉に入れて6分の熱処理を行う。炉に代えてランプアニール装置を用いてもよい。
次いで、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。
次いで、ニッケルを低減するためのゲッタリング処理を行う。酸化膜(バリア層)上にPCVD法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を10nm〜400nm、本実施例では、RFパワー300W、即ちRFパワー密度を0.052W/cm2とし、膜厚30nmで形成する。なお、本実施例では、ニッケルを用いて結晶化方法を行った例を示したため、ゲッタリング処理を行うが、ニッケルを用いない他の結晶化方法で結晶化を行う場合には、特にゲッタリング処理が不要である。
次いで、650℃に加熱された炉に入れて6分の熱処理を行い、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。
次いで、酸化膜をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、酸化膜を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
次いで、オゾン水で表面に約2nmの極薄い酸化膜を形成する。次いで、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行う。本実施例では、ジボラン(B26)を質量分離しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧15kV、ジボランを水素で1%に希釈したガス流量30sccm、ドーズ量2×1012/cm2で非晶質シリコン膜にボロンを添加する。
次いで、表面の極薄い酸化膜を除去した後、再度、オゾン水で薄い酸化膜を形成した後、第1のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。なお、この段階で半導体層の厚さは25〜80nm(好ましくは30〜70nm)の厚さとなるように設定する。
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に半導体膜の表面を洗浄した後、ゲート絶縁膜812となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマCVD法により115nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。
次いで、ゲート絶縁膜812上に膜厚20〜100nmの第1の導電膜と、膜厚100〜400nmの第2の導電膜とを積層形成する。本実施例では、ゲート絶縁膜上に膜厚50nmの窒化タンタル膜、膜厚370nmのタングステン膜を順次積層する。第1の導電膜及び第2の導電膜を形成する導電性材料としてはTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素の少なくとも一つを主成分とする合金材料もしくは化合物材料で形成する。
次いで、第2のフォトマスクを用いてレジストマスクを形成し、ドライエッチング法またはウェットエッチング法を用いてエッチングを行う。このエッチング工程によって、導電膜をエッチングして、導電層814a、814b、815a、815bを得る。本実施例では、ICPエッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することによって所望のテーパー形状に膜を1回または複数回エッチングする。なお、エッチング用ガスとしては、Cl2、BCl3、SiCl4、CCl4などを代表とする塩素系ガスまたはCF4、SF6、NF3などを代表とするフッ素系ガス、またはO2を適宜用いることができる。導電層814aのテーパー部の角度は15〜45°とし、導電層814bのテーパー部の角度は60〜89°とする。
なお、導電層814a、814bはTFTのゲート電極となり、導電層815a、815bは端子電極となる。
次いで、レジストマスクを除去した後、第3のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないnチャネル型TFTを形成するため、半導体にn型を付与する不純物元素(代表的にはリン、またはAs)を低濃度にドープするための第1のドーピング工程を行う。レジストマスクは、pチャネル型TFTとなる領域と、導電層の近傍とを覆う。この第1のドーピング工程によってゲート絶縁膜812を介してスルードープを行い、低濃度不純物領域を形成する。一つの発光素子は、複数のTFTを用いて駆動させるが、pチャネル型TFTのみで駆動させる場合には、上記ドーピング工程は特に必要ない。
次いで、レジストマスクを除去した後、第4のフォトマスクを用いてレジストマスクを新たに形成し、半導体にp型を付与する不純物元素(代表的にはボロン)を高濃度にドープするための第2のドーピング工程を行う。この第2のドーピング工程によってゲート絶縁膜812を介してスルードープを行い、p型の高濃度不純物領域817、818を形成する。
次いで、第5のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないnチャネル型TFTを形成するため、半導体にn型を付与する不純物元素(代表的にはリン、またはAs)を高濃度にドープするための第3のドーピング工程を行う。第3のドーピング工程におけるイオンドープ法の条件はドーズ量を1×1013〜5×1015/cm2とし、加速電圧を60〜100kVとして行う。レジストマスクは、pチャネル型TFTとなる領域と、導電層の近傍とを覆う。この第3のドーピング工程によってゲート絶縁膜812を介してスルードープを行い、n型の高濃度不純物領域を形成する。
この後、レジストマスクを除去し、水素を含む絶縁膜813を成膜した後、半導体層に添加された不純物元素の活性化および水素化を行う。水素を含む絶縁膜813は、PCVD法により得られる窒化酸化珪素膜(SiNO膜)を用いる。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。なお、水素を含む絶縁膜813は、層間絶縁膜の1層目であり、酸化珪素を含んでいる。
次いで、層間絶縁膜の2層目となる高耐熱性平坦化膜816を形成する。高耐熱性平坦化膜816としては、塗布法によって得られるシリコン(Si)と酸素(O)との結合で骨格構造が構成される絶縁膜を用いる。本実施例では、塗布カップ内に基板が水平に収納され、塗布カップごと全体が回転する機構と、塗布カップ内の雰囲気は圧力制御することができる機構とを備えたスピン式の塗布装置を用い、シロキサン系ポリマーを溶媒(プロピレングリコールモノメチルエーテル(分子式:CH3OCH2CH(OH)CH3))に溶解させた液状原料に用いた塗布材料液をノズルから滴下しながら徐々にスピン(回転数0rpm→1000rpm)させて塗布材料液を遠心力で万遍なく広げる。次いで、塗布装置に備えられたエッジリムーバーによって、エッジ除去処理を行う。次いで、110℃のベークを170秒行ってプリベークを行う。次いで、スピン式の塗布装置から基板を搬出して冷却した後、さらに270℃、1時間の焼成を行う。こうして膜厚0.8μmの高耐熱性平坦化膜816を形成する。
なお、シロキサンの構造により、例えば、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに分類することができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるPSB−K1、PSB−K31や触媒化成製塗布絶縁膜材料であるZRS-5PHが挙げられる。
次いで、高耐熱性平坦化膜816の脱水のため250℃〜410℃、1時間の加熱を行う。なお、この加熱処理で半導体層に添加された不純物元素の活性化および水素化を兼ねてもよい。また、高耐熱性平坦化膜816上に3層目の層間絶縁膜として、PCVD法により得られる窒化酸化珪素膜(SiNO膜:膜厚100nm〜200nm)を形成してもよい。3層目の層間絶縁膜を形成した場合、後に形成される配線822または第1の電極をマスクとして選択的に除去することが好ましい。
次いで、第6のマスクを用いて層間絶縁膜816にコンタクトホールを形成すると同時に周縁部の層間絶縁膜816を除去する。ここでは、絶縁膜813と選択比が取れる条件でエッチング(ウェットエッチングまたはドライエッチング)を行う。用いるエッチング用ガスに限定はないが、ここではCF4、O2、He、Arとを用いることが適している。
次いで、第6のマスクをそのままマスクとしてエッチングを行い、露呈しているゲート絶縁膜812、及び絶縁膜813を選択的に除去する。エッチング用ガスにCHF3とArを用いてゲート絶縁膜812、及び絶縁膜813のエッチング処理を行う。なお、半導体層上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
次いで、第6のマスクを除去し、導電膜(Ti、Al、Tiの順に形成された積層、或いはMo、Al、Moの順に形成された積層)を形成した後、第7のマスクを用いてエッチングを行い、配線822を形成する。
次いで、第8のマスクを用いて第1の電極823R、823G、即ち、有機発光素子の陽極(或いは陰極)を形成する。第1の電極823R、823Gの材料としては、Ti、TiN、TiSiXY、Ni、W、WSiX、WNX、WSiXY、NbN、Cr、Pt、Zn、Sn、In、またはMoから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚100nm〜800nmの範囲で用いればよい。
なお、基板810側を表示面として発光を取り出す場合には、第1の電極の材料として、ITSO(ITOに酸化珪素が2〜10重量%含まれたターゲットを用いてスパッタリング法で形成される酸化珪素を含む酸化インジウムスズ)を用いる。ITSOは、熱処理しても結晶化しないので平坦性がよく、ポリビニールアルコール等を原料とする多孔質体でこする洗浄(ベルクリン洗浄とも呼ぶ)や研磨を行って凸部をなくす処理が特に必要ないため第1の電極の材料として望ましい。ITSOの他、酸化珪素を含み酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透光性酸化物導電膜などの透明導電膜を用いても良い。また、Gaを含むZnO(GZOとも呼ばれる)の透明導電膜を用いても良い。
次いで、第9のマスクを用いて第1の電極823R、823Gの端部を覆う絶縁物829(バンク、隔壁、障壁、土手などと呼ばれる)を形成する。絶縁物829としては、塗布法により得られる有機樹脂膜、或いはSOG膜(例えば、アルキル基を含むSiOx膜)を膜厚0.8μm〜1μmの範囲で用いる。
次いで、有機化合物を含む層824H、824R、824G、824Eを、蒸着法または塗布法を用いて形成する。なお、信頼性を向上させるため、有機化合物を含む層824Hの形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で200℃〜400℃の加熱処理を行うことが望ましい。本実施例では、層間絶縁膜を高耐熱性を有するSiOx膜で形成しているため、高い加熱処理に耐えうる。
また、スピンコートを用いた塗布法により有機化合物を含む層を形成する場合、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層824Hとして作用するポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)を全面に塗布、焼成する。
また、正孔注入層は蒸着法によって形成してもよく、例えば、酸化モリブデン(MoOx:x=2〜3)等の酸化物とα−NPDやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。
次いで、有機化合物を含む層824R、824G、824Eの形成に蒸着法を用い、真空度が5×10-3Torr(0.665Pa)以下、好ましくは10-4〜10-6Torrまで真空排気された成膜室で蒸着を行う。蒸着の際、予め、抵抗加熱により有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着される。
フルカラー化するために、発光色(R、G、B)ごとにマスクのアライメントを行う。なお、白色の発光を示す電界発光層を形成し、カラーフィルター、又はカラーフィルター及び色変換層などを別途設けることによってフルカラー表示を行うこともできる。
例えば、発光層824RとしてDCMが添加されたAlq3を40[nm]成膜する。また、発光層824GとしてDMQDが添加されたAlq3を40[nm]成膜する。また、ここでは図示していないが青色の発光層としてCBP(4,4'−ビス(N−カルバゾリル)−ビフェニル)が添加されたPPD(4,4'−ビス(N−(9−フェナントリル)−N−フェニルアミノ)ビフェニル)を30nm、ブロッキング層としてSAlq(ビス(2−メチル−8−キノリノラト)(トリフェニルシラノラト)アルミニウム)を10[nm]成膜する。
次いで、電子輸送層824EとしてAlq3を40[nm]成膜する。
次いで、第2の電極825、即ち、有機発光素子の陰極(或いは陽極)を形成する。第2の電極825の材料としては、MgAg、MgIn、AlLi、CaF2、CaNなどの合金、または周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着法により形成した膜を用いればよい。第2の電極825に透光性を持たせる場合には、透明導電膜を形成すればよい。
また、第2の電極825を形成する前に陰極バッファ層としてCaF2、MgF2、またはBaF2からなる透光性を有する層(膜厚1nm〜5nm)を形成してもよい。
また、第2の電極825を保護する保護層(窒化珪素または炭素を主成分とする薄膜)を形成してもよい。
次いで、封止基板833をシール材828で貼り合わせて発光素子を封止する。シール材828が高耐熱性平坦化膜816の端部(テーパー部)を覆うように貼りあわせる。なお、シール材828で囲まれた領域には透明な充填材827を充填する。充填材827としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。また、充填材827に乾燥剤を含ませてもよい。ここでは屈折率1.50、粘度500cps、ショアD硬度90、テンシル強度3000psi、Tg点150℃、体積抵抗1×1015Ω・cm、耐電圧450V/milである高耐熱のUVエポキシ樹脂(エレクトロライト社製:2500Clear)を用いる。また、充填材827を一対の基板間に充填することによって、全体の透過率を向上させることができる。
また、液滴吐出法により不活性気体雰囲気または減圧下で封止基板833上にシール材828をパターン形成した後、シールパターン内にインクジェット装置またはディスペンサ装置で充填材827を滴下し、気泡が入らないように減圧下で一対の基板を貼りあわせてもよい。貼りあわせると同時に紫外線照射や熱処理を行って、減圧下でシール材828を硬化させてもよい。なお、紫外線照射に加えて、熱処理を行ってもよい。
また、シール材828で囲まれた領域を乾燥した不活性気体で充填してもよい。気体で充填する場合、封止基板833の一部を削って凹部を形成し、その凹部に乾燥剤を配置することが好ましい。
最後にFPC832を異方性導電膜831により公知の方法で端子電極815a、815bと貼りつける。端子電極815a、815bは、ゲート配線と同時に形成される。(図8(A))なお、第1の電極823R、823Gを形成する際、端子電極815a、815b上に透明導電膜を形成してもよい。
また、上面図を図8(B)に示す。図8(B)に示すように、高耐熱性平坦化膜の端部834がシール材828で覆われている。なお、図8(B)中の鎖線A−Bで切断した断面図が図8(A)に相当する。
こうして作製されたアクティブマトリクス型発光装置は、TFTの層間絶縁膜として高耐熱性平坦化膜816、代表的にはシリコン(Si)と酸素(O)との結合で骨格構造が構成される材料とし、さらに第1の電極にも酸化珪素を含ませている。アクティブマトリクス型発光装置の構成材料を比較的安定である酸化珪素を含む材料として、発光装置の信頼性を向上させている。
第1の電極を透明材料、第2の電極を金属材料とすれば、基板810を通過させて光を取り出す構造、即ちボトムエミッション型となる。また、第1の電極を金属材料、第2の電極を透明材料とすれば、封止基板833を通過させて光を取り出す構造、即ちトップエミッション型となる。また、第1の電極および第2の電極を透明材料とすれば、基板810と封止基板833の両方を通過させて光を取り出す構造とすることができる。本発明は、適宜、いずれか一の構造とすればよい。
また、本発明の発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。ビデオ信号が定電圧のもの(CV)には、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に印加される電流が一定のもの(CVCC)とがある。また、ビデオ信号が定電流のもの(CC)には、発光素子に印加される信号の電圧が一定のもの(CCCV)と、発光素子に印加される信号の電流が一定のもの(CCCC)とがある。
また、本発明の発光装置において、静電破壊防止のための保護回路(保護ダイオードなど)を設けてもよい。
また、TFT構造に関係なく本発明を適用することが可能であり、例えば、トップゲート型TFTや、ボトムゲート型(逆スタガ型)TFTや、順スタガ型TFTを用いることが可能である。また、シングルゲート構造のTFTに限定されず、複数のチャネル形成領域を有するマルチゲート型TFT、例えばダブルゲート型TFTとしてもよい。
またコントラストを高めるため、偏光板又は円偏光板を設けてもよい。例えば、表示面の一面又は両面に偏光板、若しくは円偏光板を設けることができる。
なお、本実施例は、実施の形態2の工程手順により半導体層を形成した例を示したが、特に限定されず、実施の形態1乃至7のいずれか一に示した方法を用いてもよい。
本実施例では、ボトムエミッション型の発光装置の例を図9(C)を用いて説明する。
まず、透光性基板(ガラス基板:屈折率1.55前後)上に発光素子と接続するTFTを作製する。ボトムエミッション型であるので、層間絶縁膜やゲート絶縁膜や下地絶縁膜には、透光性の高い材料を用いる。ここでは、第1の層間絶縁膜として、PCVD法によるSiNO膜を用いている。また、第2の層間絶縁膜として塗布法によるSiOx膜を用いる。
次いで、TFTと電気的に接続する第1の電極1323を形成する。第1の電極1323として、SiOxを含む透明導電膜であるITSO(膜厚100nm)を用いる。ITSO膜は、インジウム錫酸化物に1〜10%の酸化珪素(SiO2)を混合したターゲットを用い、Arガス流量を120sccm、O2ガス流量を5sccm、圧力を0.25Pa、電力3.2kWとしてスパッタ法により成膜する。そして、ITSO膜の成膜後、200℃、1時間の加熱処理を行う。
次いで、第1の電極1323の周縁端部を覆う隔壁1329を形成する。隔壁1329としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、或いは塗布法により得られるSOG膜(例えば、アルキル基を含むSiOx膜)、またはこれらの積層などを用いることができる。
本実施例ではウェットエッチングにより隔壁1329をパターニングして隔壁の上端部のみに曲率半径を有する曲面を持たせている。例えば、隔壁1329としてポジ型の感光性アクリルを用い、隔壁の上端部のみに曲率半径を有する曲面を持たせることが好ましい。また、隔壁として、感光用の光の照射によってエッチャントに不溶解性となるネガ型、或いは光の照射によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
次いで、有機化合物を含む層1324を蒸着法または塗布法を用いて形成する。本実施例では緑色発光の発光素子を形成する。蒸着法により、CuPc(20nm)、NPD(40nm)を積層し、さらに共蒸着によりDMQdをドープしたAlq3(37.5nm)、Alq3(37.5nm)、CaF2(1nm)を順次積層する。
次いで、第2の電極1325としてMgAg、MgIn、AlLi、CaF2、CaNなどの合金、または周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着法により形成した膜を積層すればよい。本実施例では、Alを200nmの膜厚で蒸着する。また、必要があれば保護膜を積層してもよい。
次いで、封止基板1333とシール材(図示しない)によって貼りあわせる。なお、封止基板と第2の電極との間の空間1327には、不活性気体または透明樹脂からなる充填材を充填する。
以上の工程でボトムエミッション型発光装置が完成する。本実施例では、調整可能な範囲で、各層(層間絶縁膜、下地絶縁膜、ゲート絶縁膜、および第1の電極)の屈折率や膜厚を決定し、層の界面における光反射を抑制して光の取り出し効率を向上させている。
また、本実施例は実施の形態1乃至7のいずれか一、または実施例1と自由に組み合わせることができる。
本実施例では、トップエミッション型の発光装置の例を図9(A)を用いて説明する。
まず、絶縁表面を有する基板上に発光素子と接続するTFTを作製する。トップエミッション型であるので、層間絶縁膜やゲート絶縁膜や下地絶縁膜には、必ずしも透光性がある材料とする必要はない。本実施例では安定性の高い材料膜として、第1の層間絶縁膜にPCVD法によるSiNO膜を用いている。また、安定性の高い材料膜として第2の層間絶縁膜には、塗布法によるSiOx膜を用いる。
さらに第3の層間絶縁膜1211を設ける。第3の層間絶縁膜1211も塗布法によるSiOx膜を用いる。
次いで、第3の層間絶縁膜1211を選択的にエッチングしてTFTの電極に達するコンタクトホールを形成した後、反射性を有する金属膜(Al−Si膜(膜厚30nm))と、仕事関数の大きい材料膜(TiN膜(膜厚10nm))と、透明導電膜(ITSO膜(膜厚10nm〜100nm))とを連続して成膜する。次いでパターニングを行ってTFTと電気的に接続する反射電極1212と第1の電極1213を形成する。
次いで、第1の電極1213の端部を覆う隔壁1219を形成する。隔壁1219としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、或いは塗布法により得られるSOG膜(例えば、アルキル基を含むSiOx膜)、またはこれらの積層などを用いることができる。
次いで、有機化合物を含む層1214を蒸着法または塗布法を用いて形成する。
次いで、トップエミッション型発光装置とするため、第2の電極1215として透明導電膜を用いる。
次いで、蒸着法またはスパッタ法により透明保護層1216を形成する。透明保護層1216は、第2の電極1215を保護する。
次いで、封止基板1203をシール材で貼り合わせて発光素子を封止する。なお、シール材で囲まれた領域には透明な充填材1217を充填する。充填材1217としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。また、充填材1217を一対の基板間に充填することによって、全体の透過率を向上させることができる。
以上の工程でトップエミッション型発光装置が完成する。本実施例では、各層(層間絶縁膜、下地絶縁膜、ゲート絶縁膜、および第1の電極)にSiOxを含ませ、信頼性を向上させている。
また、本実施例は実施の形態1乃至7のいずれか一、または実施例1と自由に組み合わせることができる。
本実施例では実施例3とは異なるトップエミッション型の発光装置の例を図9(B)を用いて説明する。
まず、絶縁表面を有する基板上に発光素子と接続するTFTを作製する。トップエミッション型であるので、層間絶縁膜やゲート絶縁膜や下地絶縁膜には、必ずしも透光性がある材料とする必要はない。本実施例では安定性の高い材料膜として、第1の層間絶縁膜にPCVD法によるSiNO膜を用いている。また、安定性の高い材料膜として第2の層間絶縁膜には、塗布法によるSiOx膜を用いる。層間絶縁膜およびゲート絶縁膜を選択的にエッチングしてTFTの活性層に達するコンタクトホールを形成する。そして、導電膜(TiN膜、Al−Si膜、TiN膜の順に積層された積層膜)を形成した後、マスクを用いてエッチング(BCl3とCl2との混合ガスでのドライエッチング)を行い、TFTのソース電極およびドレイン電極を形成する。
次いで、TFTのドレイン電極(またはソース電極)と電気的に接続する第1の電極1223を形成する。第1の電極1223としては、仕事関数の大きい材料、例えばTiN、TiSiXY、Ni、W、WSiX、WNX、WSiXY、NbN、Cr、Pt、Zn、Sn、In、またはMoから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚100nm〜800nmの範囲で用いればよい。
次いで、第1の電極1223の周縁端部を覆う隔壁1229を形成する。隔壁1229としては、塗布法により得られる有機樹脂膜、またはSOG膜(例えば、アルキル基を含むSiOx膜)を用いる。隔壁1229は、ドライエッチングによって所望の形状とする。
次いで、有機化合物を含む層1224を蒸着法または塗布法を用いて形成する。
次いで、トップエミッション型発光装置とするため、第2の電極1225として透明導電膜(例えば、ITO膜)を用いる。
次いで、蒸着法またはスパッタ法により透明保護層1226を形成する。透明保護層1226は、第2の電極1225を保護する。
次いで、封止基板1233をシール材で貼り合わせて発光素子を封止する。なお、シール材で囲まれた領域には透明な充填材1227を充填する。充填材1227としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。また、充填材1227を一対の基板間に充填することによって、全体の透過率を向上させることができる。
以上の工程でトップエミッション型発光装置が完成する。
また、本実施例は実施の形態1乃至7のいずれか一、または実施例1と自由に組み合わせることができる。
本実施例では両方の基板から光を取り出すことのできる発光装置の例を図9(D)に示す。
まず、透光性基板(ガラス基板:屈折率1.55前後)上に発光素子と接続するTFTを作製する。発光装置において、透光性基板は発光を通過させて表示するので、層間絶縁膜やゲート絶縁膜や下地絶縁膜には、透光性の高い材料を用いる。ここでは、第1の層間絶縁膜として、PCVD法によるSiNO膜を用いている。また、第2の層間絶縁膜として塗布法によるSiOx膜を用いる。
次いで、TFTと電気的に接続する第1の電極1423を形成する。第1の電極1423として、SiOxを含む透明導電膜であるITSO(膜厚100nm)を用いる。
次いで、第1の電極1423の周縁端部を覆う隔壁1429を形成する。隔壁1429としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、或いは塗布法により得られるSOG膜(例えば、アルキル基を含むSiOx膜)、またはこれらの積層などを用いることができる。
本実施例ではウェットエッチングにより隔壁1429をパターニングして隔壁の上端部のみに曲率半径を有する曲面を持たせている。
次いで、有機化合物を含む層1424を蒸着法または塗布法を用いて形成する。
次いで、封止基板側にも発光を取り出すため、第2の電極1425として透明導電膜を用いる。
次いで、蒸着法またはスパッタ法により透明保護層1426を形成する。透明保護層1426は、第2の電極1425を保護する。
次いで、封止基板1433をシール材で貼り合わせて発光素子を封止する。封止基板1433も透光性基板(ガラス基板:屈折率1.55前後)とする。なお、シール材で囲まれた領域には透明な充填材1427を充填する。充填材1427としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。また、充填材1427を一対の基板間に充填することによって、全体の透過率を向上させることができる。
図9(D)に示すような両面発光する発光装置において、発光パネルを挟んで光の偏光方向が直交するように2枚の偏光板を配置すれば、一方の面から見た場合に、発光装置の向こう側の背景が透けて見えて表示と重なり、表示を認識しにくくなることを防ぐことができる。
また、本実施例は実施の形態1乃至7のいずれか一、または実施例1と自由に組み合わせることができる。
実施の形態では、画素部と端子部のみを図示したが、本実施例では、画素部と駆動回路と端子部とを同一基板上に形成する例を図10に示す。
基板1610上に下地絶縁膜を形成した後、各半導体層を形成する。次いで、半導体層を覆うゲート絶縁膜を形成した後、各ゲート電極、端子電極を形成する。次いで、nチャネル型TFT1636を形成するため、半導体にn型を付与する不純物元素(代表的にはリン、またはAs)をドープし、pチャネル型TFT1637を形成するため、半導体にp型を付与する不純物元素(代表的にはボロン)をドープしてソース領域およびドレイン領域、必要であればLDD領域を適宜形成する。
次いで、層間絶縁膜となる高耐熱性平坦化膜1616を形成する。高耐熱性平坦化膜1616としては、塗布法によって得られるシリコン(Si)と酸素(O)との結合で骨格構造が構成される絶縁膜を用いる。
次いで、マスクを用いてSiNO膜および高耐熱性平坦化膜にコンタクトホールを形成すると同時に周縁部の高耐熱性平坦化膜を除去する。1回のエッチングでテーパー形状としてもよいし、複数のエッチングによってテーパー形状にしてもよい。
次いで、高耐熱性平坦化膜1616をマスクとしてエッチングを行い、露呈している水素を含むSiNO膜またはゲート絶縁膜を選択的に除去する。
次いで、導電膜を形成した後、マスクを用いてエッチングを行い、ドレイン配線やソース配線を形成する。
次いで、透明導電膜からなる第1の電極1623、即ち、有機発光素子の陽極(或いは陰極)を形成する。同時に端子電極の上にも透明導電膜を形成する。
以降の工程は、実施の形態1と同様に絶縁物1629、有機化合物を含む層1624、導電膜からなる第2の電極1625、透明保護層1626を形成し、封止基板1633をシール材1628で貼り合わせて発光素子を封止する。なお、シール材1628で囲まれた領域には透明な充填材1627を充填する。最後にFPC1632を異方性導電膜1631により公知の方法で端子電極と貼りつける。端子電極は、透明導電膜を用いることが好ましく、ゲート配線と同時に形成された端子電極上に形成する。
以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成する。本実施例に示すように同一基板上にnチャネル型TFTとpチャネル型TFTとを作製することができるため、駆動回路や保護回路を作り込むことができ、画素部が形成された基板に実装される駆動用のICチップを少なくすることができる。
また、本発明の発光装置は、同一基板上にnチャネル型TFTとpチャネル型TFTを作製することに限定されず、画素部および駆動回路は、nチャネル型TFTのみで構成してもよいし、pチャネル型TFTのみで構成して工程を短縮してもよい。
本実施例では、図11を用いてアクティブマトリクス型の液晶表示装置の作製例を示す。
まず、実施の形態1乃至7のいずれか一に従って、基板1100上に半導体層を活性層とするTFT1105などを作製して画素部を形成する。画素部は、マトリクス状に配置された画素電極1101と、該画素電極と接続されているスイッチング素子、ここではトップゲート型TFT1105と、保持容量とで構成する。また、保持容量は、画素電極に接続した電極と、半導体層とで挟まれた絶縁膜を誘電体としている。本発明により、透過光量のバラツキによる表示むらを低減することができる。また、本発明により、平坦な半導体層が得られるため、均一な膜厚の絶縁膜が得られ、保持容量のバラツキが低減されている。
なお、本実施例ではオフ電流低減のため、チャネル形成領域を複数有するダブルゲート型のTFTとした例を示している。
また、画素部を形成したら、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペーサ形成、またはカラーフィルタの形成などを行う。
次いで、液滴吐出法により不活性気体雰囲気または減圧下で対向基板上にシール材1107をパターン形成する。ここでは、ディスペンサ装置またはインクジェット装置でシール材1107を所定の位置(画素部を囲む閉パターン)に形成する。半透明なシール材1107としてはフィラー(直径6μm〜24μm)を含み、且つ、粘度40〜400Pa・sのものを用いる。なお、後に接する液晶に溶解しないシール材料を選択することが好ましい。シール材としては、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いればよい。また、簡単なシールパターンであるのでシール材1107は、印刷法で形成することもできる。次いで、シール材1107を仮硬化させておく。
次いで、シール材1107に囲まれた領域に液晶をインクジェット装置またはディスペンサ装置により滴下する。(図11)液晶としては、インクジェット装置またはディスペンサ装置によって吐出可能な粘度を有する公知の液晶材料を用いればよい。また、液晶材料は温度を調節することによって粘度を設定することができるため、液滴吐出法に適している。液滴吐出法により無駄なく必要な量だけの液晶をシール材1107に囲まれた領域に保持することができる。
液晶を滴下した後、気泡が入らないように減圧下で一対の基板を貼りあわせる。ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、減圧下でシール材1107を硬化させる。なお、紫外線照射に加えて、熱処理を行ってもよい。
次いで、適宜、パネルサイズの基板分断を行った後、FPCやICや光学フィルムなどを適宜貼り付け、液晶モジュールを作製する。
次いで、得られた液晶モジュールにバックライトバルブ1104およびミラーを設け、カバー1106で覆えば、図11にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置(透過型)が完成する。また、バックライトを表示領域の外側に配置して、導光板を用いてもよい。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて固定する。また、透過型であるので偏光板1103は、アクティブマトリクス基板と対向基板の両方に貼り付ける。また、他の光学フィルム(反射防止フィルムや偏光性フィルムなど)や、保護フィルム(図示しない)を設けてもよい。
なお、図11中、1100は基板、1101は画素電極、1102は柱状スペーサ、1107はシール材、1120は着色層、遮光層が各画素に対応して配置されたカラーフィルタ(CF)、1125は平坦化膜、1121は対向電極、1122、1123は配向膜、1124は液晶層、1119は保護膜である。
また、本発明の液晶表示装置は、同一基板上にnチャネル型TFTとpチャネル型TFTを作製することに限定されず、画素部および駆動回路は、nチャネル型TFTのみで構成してもよいし、pチャネル型TFTのみで構成して工程を短縮してもよい。
また、本実施例は実施の形態1乃至7のいずれか一と自由に組み合わせることができる。
本実施例ではEL表示パネルの画素の構成について、図12に示す等価回路図を参照して説明する。
図12(A)に示す画素は、列方向に信号線1410及び電源線1411〜1413、行方向に走査線1414が配置される。また、スイッチング用TFT1401、駆動用TFT1403、電流制御用TFT1404、容量素子1402及び発光素子1405を有する。
図12(C)に示す画素は、TFT1403のゲート電極が、行方向に配置された電源線1413に接続される点が異なっており、それ以外は図12(A)に示す画素と同じ構成である。つまり、図12(A)と図12(C)に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線1412が配置される場合(図12(A))と、列方向に電源線1412が配置される場合(図12(C))では、各電源線は異なるレイヤーの導電体層で形成される。ここでは、駆動用TFT1403のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図12(A)、図12(C)として分けて記載する。
図12(A)、図12(C)に示す画素の特徴として、画素内にTFT1403、1404が直列に接続されており、TFT1403のチャネル長L3、チャネル幅W3、TFT1404のチャネル長L4、チャネル幅W4は、L3/W3:L4/W4=5〜6000:1を満たすように設定される点が挙げられる。6000:1を満たす場合の一例としては、L3が500μm、W3が3μm、L4が3μm、W4が100μmの場合がある。
なお、TFT1403は、飽和領域で動作し発光素子1405に流れる電流値を制御する役目を有し、TFT1404は線形領域で動作し発光素子1405に対する電流の供給を制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましい。またTFT1403には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。上記構成を有する本発明は、TFT1404が線形領域で動作するために、TFT1404のVGSの僅かな変動は発光素子1405の電流値に影響を及ぼさない。つまり、発光素子1406の電流値は、飽和領域で動作するTFT1403により決定される。上記構成を有する本発明は、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上させた表示装置を提供することができる。
図12(A)〜図12(D)に示す画素において、TFT1401は、画素に対するビデオ信号の入力を制御するものであり、TFT1401がオンして、画素内にビデオ信号が入力されると、容量素子1402にそのビデオ信号が保持される。なお、図12(A)、図12(C)には、容量素子1402を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、明示的に容量素子1402を設けなくてもよい。
発光素子1405は、2つの電極間に電界発光層が挟まれた構造を有し、順バイアス方向の電圧が印加されるように、画素電極と対向電極の間(陽極と陰極の間)に電位差が設けられる。電界発光層は有機材料や無機材料等の広汎に渡る材料により構成され、この電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と、三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。
図12(B)に示す画素は、TFT1406と走査線1415を追加している以外は、図12(A)に示す画素構成と同じである。同様に、図12(D)に示す画素は、TFT1406と走査線1415を追加している以外は、図12(C)に示す画素構成と同じである。
TFT1406は、新たに配置された走査線1415によりオン又はオフが制御される。TFT1406がオンになると、容量素子1402に保持された電荷は放電し、TFT1404がオフする。つまり、TFT1406の配置により、強制的に発光素子1405に電流が流れない状態を作ることができる。従って、図12(B)、図12(D)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
図12(E)に示す画素は、列方向に信号線1450、電源線1451、1452、行方向に走査線1453が配置される。また、スイッチング用TFT1441、駆動用TFT1443、容量素子1442及び発光素子1444を有する。図12(F)に示す画素は、TFT1445と走査線1454を追加している以外は、図12(E)に示す画素構成と同じである。なお、図12(F)の構成も、TFT1445の配置により、デューティ比を向上することが可能となる。
また、本実施例は実施の形態1乃至7のいずれか一と自由に組み合わせることができる。
本発明の表示装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それら電子機器の具体例を図13に示す。
図13(A)は22インチ〜50インチの大画面を有する大型の表示装置であり、筐体2001、支持台2002、表示部2003、ビデオ入力端子2005等を含む。なお、表示装置は、パソコン用、TV放送受信用などの全ての情報表示用表示装置が含まれる。本発明により、22インチ〜50インチの大画面であっても歩留まりよく、表示むらが低減された大型表示装置を完成させることができる。
図13(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により、歩留まりよく、表示むらの低減されたノート型パーソナルコンピュータを完成させることができる。
図13(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読込部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明により、歩留まりよく、表示むらの低減された画像再生装置を完成させることができる。
また、図13(D)は携帯情報端末の斜視図であり、図13(E)は折りたたんで携帯電話として使用する状態を示す斜視図である。図13(D)において、使用者はキーボードのように右手指で操作キー2706aを操作し、左手指で操作キー2706bを操作する。本発明により、歩留まりよく、表示むらの低減された携帯情報端末を完成させることができる。
図13(E)に示すように、折りたたんだ場合には、片手で本体2701、および筐体2702を持ち、音声入力部2704、音声出力部2705、操作キー2706c、アンテナ2708等を使用する。
なお、図13(D)および図13(E)に示した携帯情報端末は、主に画像および文字を横表示する高画質な表示部2703aと、縦表示する表示部2703bとを備えている。
以上の様に、本発明を実施、即ち実施の形態1乃至7、実施例1乃至8のいずれか一の作製方法または構成を用いて、様々な電子機器を完成させることができる。
本発明により点欠陥などの不良画素を低減し、歩留まり向上が図れる。
また、本発明により、有機化合物を含む層を発光層とする発光装置(EL素子を備えた発光装置)の場合、TFTのオン電流のバラツキが抑えられ、輝度のバラツキなどの表示不良を低減できる。また、透過型の液晶表示装置の場合、透過光量のバラツキによる表示不良を低減することができる。
本発明の作製工程を示す図。(実施の形態1) 本発明の作製工程を示す図。(実施の形態2) 本発明の作製工程を示す図。(実施の形態3) 本発明の作製工程を示す図。(実施の形態4) 本発明の作製工程を示す図。(実施の形態5) 本発明の作製工程を示す図。(実施の形態6) 本発明の作製工程を示す図。(実施の形態7) アクティブマトリクス型EL表示装置の構成を示す図。(実施例1) 画素構造のバリエーションを示す断面図。 EL表示装置の断面図。 アクティブマトリクス型液晶表示装置の断面構造図。 本発明のEL表示パネルに適用できる画素の構成を説明する回路図。 電子機器の一例を示す図。
符号の説明
10:基板
11:下地絶縁膜
15:酸化膜
17a〜17d:半導体層

Claims (4)

  1. 半導体の結晶化を助長する金属元素を用いて結晶化された半導体層にレーザ光を照射する第1工程を行い、
    前記レーザ光が照射された前記半導体層に第1の加熱処理を行うことによって、前記レーザ光を照射することによって生じた前記半導体層の歪みを低減する第2工程を行い、
    前記歪みを低減した前記半導体層上にオゾン含有水溶液を用いてバリア層を形成する第3工程を行い、
    前記バリア層上に希ガス元素を含む半導体からなるゲッタリングサイトを形成する第4工程を行い、
    前記歪みを低減した前記半導体層中に含まれる前記金属元素を前記ゲッタリングサイト中にゲッタリングさせる第5工程を行うことを特徴とする半導体装置の作製方法。
  2. 請求項1において、
    前記第3工程の後であって前記第4工程の前に、前記歪みを低減した前記半導体層に第2の加熱処理を行うことによって、前記歪みを低減した前記半導体層の歪みを更に低減する工程を行うことを特徴とする半導体装置の作製方法。
  3. 請求項1又は請求項2において、
    前記第5工程の後に、前記ゲッタリングサイト及び前記バリア層を除去する第6工程を行い、
    前記ゲッタリングが行われた前記半導体層表面にオゾン含有水溶液を用いて第1の酸化膜を形成する第7工程を行い、
    前記ゲッタリングが行われた前記半導体層をレジストマスクを用いてパターニングする第8工程を行うことを特徴とする半導体装置の作製方法。
  4. 請求項3において、
    前記第7工程の後であって前記第8工程の前に、前記ゲッタリングが行われた前記半導体層に前記第1の酸化膜を介して不純物元素をドーピングし、前記第1の酸化膜を除去し、前記ゲッタリングが行われた前記半導体層にオゾン含有水溶液を用いて第2の酸化膜を形成する工程を行うことを特徴とする半導体装置の作製方法。
JP2005083175A 2004-03-26 2005-03-23 半導体装置の作製方法 Expired - Fee Related JP4823543B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005083175A JP4823543B2 (ja) 2004-03-26 2005-03-23 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004093273 2004-03-26
JP2004093273 2004-03-26
JP2005083175A JP4823543B2 (ja) 2004-03-26 2005-03-23 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005311334A JP2005311334A (ja) 2005-11-04
JP2005311334A5 JP2005311334A5 (ja) 2008-04-03
JP4823543B2 true JP4823543B2 (ja) 2011-11-24

Family

ID=35439682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005083175A Expired - Fee Related JP4823543B2 (ja) 2004-03-26 2005-03-23 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4823543B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147313A (ja) * 2008-12-19 2010-07-01 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
WO2011058882A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109737A (ja) * 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP3753827B2 (ja) * 1997-01-20 2006-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002329668A (ja) * 2001-02-23 2002-11-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4860055B2 (ja) * 2001-05-31 2012-01-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003224070A (ja) * 2001-11-26 2003-08-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2005311334A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
KR101132266B1 (ko) 반도체 장치의 제조 방법
US7442592B2 (en) Manufacturing a semiconductor device
US7655513B2 (en) Method of manufacturing a semiconductor device
JP5393726B2 (ja) 半導体装置の作製方法
JP5235076B2 (ja) カラーフィルタの作製方法
JP2003051446A (ja) 半導体装置の作製方法
JP2003017411A (ja) レーザ照射装置、並びに半導体装置の作製方法
US7199027B2 (en) Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP4230160B2 (ja) 半導体装置の作製方法
JP4583797B2 (ja) 半導体装置の作製方法
JP2005115362A (ja) 表示装置及び表示装置の作製方法
JP4823543B2 (ja) 半導体装置の作製方法
JP4860055B2 (ja) 半導体装置の作製方法
JP5084137B2 (ja) レーザ照射装置及びレーザ照射方法、並びに半導体装置の作製方法
JP4907063B2 (ja) 半導体装置の作製方法
JP5132119B2 (ja) 半導体装置の作製方法
JP4963156B2 (ja) 半導体装置の作製方法
US7332431B2 (en) Method of manufacturing semiconductor device
JP5005881B2 (ja) 半導体装置の作製方法
JP4346852B2 (ja) 半導体装置の作製方法
JP4357811B2 (ja) 半導体装置の作製方法
JP4267253B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110907

R150 Certificate of patent or registration of utility model

Ref document number: 4823543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees