JP2001223365A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JP2001223365A JP2001223365A JP2000033151A JP2000033151A JP2001223365A JP 2001223365 A JP2001223365 A JP 2001223365A JP 2000033151 A JP2000033151 A JP 2000033151A JP 2000033151 A JP2000033151 A JP 2000033151A JP 2001223365 A JP2001223365 A JP 2001223365A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- forming
- gate electrode
- main component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010408 film Substances 0.000 claims abstract description 390
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 95
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 47
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 42
- 239000000956 alloy Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 14
- 229910052802 copper Inorganic materials 0.000 claims abstract description 14
- 229910052709 silver Inorganic materials 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 24
- 229910052750 molybdenum Inorganic materials 0.000 claims description 10
- 238000000465 moulding Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 30
- 230000001681 protective effect Effects 0.000 description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 239000011521 glass Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052727 yttrium Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 1
- 101001099381 Homo sapiens Peroxisomal biogenesis factor 19 Proteins 0.000 description 1
- 102100038883 Peroxisomal biogenesis factor 19 Human genes 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-NJFSPNSNSA-N nitrogen-16 Chemical compound [16NH3] QGZKDVFQNNGYKY-NJFSPNSNSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
た場合であっても高い信頼性を確保しうる薄膜トランジ
スタ及びその製造方法を提供する。 【解決手段】 基板10上に形成されたゲート電極18
と、ゲート絶縁膜20と、半導体層22と、ソース/ド
レイン電極36a、36bとを有する薄膜トランジスタ
であって、ゲート電極又はソース/ドレイン電極は、第
1の導電膜12と、第2の導電膜14と、第3の導電膜
16とを有し、第1の導電膜は、Al、Cu及びAgよ
り選択された金属又はこの金属を主成分とする合金より
成り、側面が傾斜しており、第2の導電膜は、Mo又は
Moを主成分とする合金に窒素を含ませた膜より成り、
側面が傾斜しており、第3の導電膜は、Mo又はMoを
主成分とする合金より成る。
Description
及びその製造方法に係り、特に低抵抗配線を用いた信頼
性の高い薄膜トランジスタ及びその製造方法に関する。
もに、低電圧で駆動できて消費電流が少ないという長所
があり、近年、パーソナルコンピュータのディスプレイ
やテレビ等に広く用いられるようになっている。
枚の透明ガラス基板の間に、液晶を封入することにより
構成されている。2枚のガラス基板の対向面のうち、一
方の面には、ブラックマトリクス、カラーフィルタ、対
向電極及び配向膜等が形成されており、他方の面には、
薄膜トランジスタ(Thin Film Transistor)、画素電極
及び配向膜が形成されている。
は、それぞれ偏光板が貼り付けられている。これら2枚
の偏光板の偏向軸を互いに直交させた場合には、ノーマ
リ・ホワイトモードの液晶表示装置が構成される。即
ち、液晶に電界を加えない状態では光が透過され、液晶
に電界を加えると光が遮られる。一方、2枚の偏光板の
偏向軸を互いに平行にした場合には、ノーマリ・ブラッ
クモードの液晶表示装置が構成される。即ち、液晶に電
界を加えない状態では光が遮られ、液晶に電界を加える
と光が透過される。
する。図11(a)は従来の逆スタガ式のアクティブマ
トリクス基板の平面図であり、図11(b)は図11
(a)のA−A′線断面図である。
10上には、Al膜112及びMo膜114より成るゲ
ート電極118が形成されている。ゲート電極118
は、図11(a)に示すように、同一導電膜より成るゲ
ートバスライン118aに接続されている。
2が用いられているのは、Alは電気抵抗が低い材料だ
からである。旧来の液晶表示装置では、比較的電気抵抗
が高い高融点金属であるCr等が用いられていたが、近
年では、液晶表示装置の大型化・高精細化に対応すべ
く、Al等の低抵抗の材料が用いられるようになってき
ている。
ているのは、Moは耐熱性が高く、またAl膜112を
他の配線等に接続する際に電気的接触を良好にすること
ができる材料だからである。ゲートバスライン118a
は、図示しない領域においてITO(Indium Tin Oxid
e)を介してTABに接続されるが、Mo膜114を介
して他の配線等と接続するため、電気的接触を良好にす
ることができる。
110上には、ゲート絶縁膜120が形成されている。
ゲート絶縁膜120上には、アモルファスシリコン膜1
22が形成されている。アモルファスシリコン膜122
上には、チャネル保護膜124が形成されている。チャ
ネル保護膜124が形成されたアモルファスシリコン膜
122上には、n+−アモルファスシリコン膜126が
形成されている。n+−アモルファスシリコン膜126
上には、Mo膜128、Al膜130及びMo膜134
より成るソース電極136a及びドレイン電極136b
が形成されている。なお、ドレイン電極136bは、図
11(a)に示すように、データバスラインを兼ねてい
る。
6bが形成されたゲート絶縁膜120上には、保護膜1
38が形成されている。保護膜138には、ソース電極
136aに達するコンタクトホール140が形成されて
いる。保護膜138上には、コンタクトホール140を
介してソース電極136aに接続されたITOより成る
画素電極142が形成されている。Al膜130は、M
o膜134を介して画素電極142に接続されているた
め、電気的接触は良好になっている。
置では、ゲートバスラインやデータバスラインの材料と
して低抵抗金属であるAlが用いられているので、大型
化・高精細化に資することができる。
に示す従来の液晶表示装置では、ゲート電極118のM
o膜116の側面が急峻なため、ゲート絶縁膜120の
ステップカバレージが悪く、Mo膜116の側面の近傍
でゲート絶縁膜120の膜質が不連続になってしまって
いた。このため、ゲート絶縁膜120の絶縁耐圧が低く
なってしまっていた。
36bのMo膜134の側面が急峻なため、良質な保護
膜138を形成することができず、保護膜の絶縁耐圧が
低くなってしまっていた。
に低抵抗金属を用いた場合であっても高い信頼性を確保
しうる薄膜トランジスタ及びその製造方法を提供するこ
とにある。
成されたゲート電極と、前記ゲート電極上に形成された
ゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導
体層と、前記半導体層上に形成されたソース/ドレイン
電極とを有する薄膜トランジスタであって、前記ゲート
電極又はソース/ドレイン電極は、第1の導電膜と、前
記第1の導電膜上に形成された第2の導電膜と、前記第
2の導電膜上に形成された第3の導電膜とを有し、前記
第1の導電膜は、Al、Cu及びAgより選択された金
属又はこの金属を主成分とする合金より成り、側面が傾
斜しており、前記第2の導電膜は、Mo又はMoを主成
分とする合金に窒素を含ませた膜より成り、側面が傾斜
しており、前記第3の導電膜は、Mo又はMoを主成分
とする合金より成ることを特徴とする薄膜トランジスタ
により達成される。これにより、側面が全体として傾斜
しているゲート電極上にゲート絶縁膜を形成するので、
ゲート絶縁膜の膜質がゲート電極の側面近傍で不連続に
なってしまうのを防止することができる。従って、信頼
性が高く、絶縁耐圧の高いゲート絶縁膜を形成すること
ができ、ひいては信頼性の高い薄膜トランジスタを提供
することができる。
ート電極と、前記ゲート電極上に形成されたゲート絶縁
膜と、前記ゲート絶縁膜上に形成された半導体層と、前
記半導体層上に形成されたソース/ドレイン電極とを有
する薄膜トランジスタであって、前記ゲート電極又はソ
ース/ドレイン電極は、第1の導電膜と、前記第1の導
電膜上に形成された第2の導電膜とを有し、前記第1の
導電膜は、Al、Cu及びAgより選択された金属又は
この金属を主成分とする合金より成り、側面が傾斜して
おり、前記第2の導電膜は、下層側がMo又はMoを主
成分とする合金に窒素を含ませた膜より成り、上層側が
Mo又はMoを主成分とする合金より成り、下層側の側
面が傾斜していることを特徴とする薄膜トランジスタに
より達成される。これにより、側面が全体として傾斜し
ているゲート電極上にゲート絶縁膜を形成するので、ゲ
ート絶縁膜の膜質がゲート電極の側面近傍で不連続にな
ってしまうのを防止することができる。従って、信頼性
が高く、絶縁耐圧の高いゲート絶縁膜を形成することが
でき、ひいては信頼性の高い薄膜トランジスタを提供す
ることができる。
形成する工程と、前記ゲート電極上にゲート絶縁膜を形
成する工程と、ゲート絶縁膜上に半導体層を形成する工
程と、前記半導体層上にソース/ドレイン電極を形成す
る工程とを有する薄膜トランジスタの製造方法であっ
て、前記ゲート電極を形成する工程又は前記ソース/ド
レイン電極を形成する工程は、Al、Cu及びAgより
選択された金属又はこの金属を主成分とする合金より成
る第1の導電膜を形成する工程と、Mo又はMoを主成
分とする合金に窒素を含ませた膜より成る第2の導電膜
を形成する工程と、Mo又はMoを主成分とする合金よ
り成る第3の導電膜を形成する工程と、前記第1の導電
膜に対するエッチング速度より速い速度で前記第2の導
電膜をエッチングし、前記第2の導電膜に対するエッチ
ング速度より速い速度で前記第3の導電膜をエッチング
することにより、前記第1の導電膜及び前記第2の導電
膜の側面を傾斜するように成形する工程とを有すること
を特徴とする薄膜トランジスタの製造方法により達成さ
れる。これにより、側面が全体として傾斜しているゲー
ト電極上にゲート絶縁膜を形成するので、ゲート絶縁膜
の膜質がゲート電極の側面近傍で不連続になってしまう
のを防止することができる。従って、信頼性が高く、絶
縁耐圧の高いゲート絶縁膜を形成することができ、ひい
ては信頼性の高い薄膜トランジスタを提供することがで
きる。
形成する工程と、前記ゲート電極上にゲート絶縁膜を形
成する工程と、前記ゲート絶縁膜上に半導体層を形成す
る工程と、前記半導体層上にソース/ドレイン電極を形
成する工程とを有する薄膜トランジスタの製造方法であ
って、前記ゲート電極を形成する工程又は前記ソース/
ドレイン電極を形成する工程は、Al、Cu及びAgよ
り選択された金属又はこの金属を主成分とする合金より
成る第1の導電膜を形成する工程と、下層側がMo又は
Moを主成分とする合金に窒素を含ませた膜より成り、
上層側がMo又はMoを主成分とする合金より成る第2
の導電膜を形成する工程と、前記第1の導電膜に対する
エッチング速度より速い速度で前記第2の導電膜の下層
側をエッチングし、前記第2の導電膜の下層側に対する
エッチング速度より速い速度で前記第2の導電膜の上層
側をエッチングすることにより、前記第1の導電膜の側
面を傾斜するように成形するとともに、前記第2の導電
膜の下層側の側面をも傾斜するように成形する工程とを
有することを特徴とする薄膜トランジスタの製造方法に
より達成される。これにより、側面が全体として傾斜し
ているゲート電極上にゲート絶縁膜を形成するので、ゲ
ート絶縁膜の膜質がゲート電極の側面近傍で不連続にな
ってしまうのを防止することができる。従って、信頼性
が高く、絶縁耐圧の高いゲート絶縁膜を形成することが
でき、ひいては信頼性の高い薄膜トランジスタを提供す
ることができる。
ランジスタ及びその製造方法を図1乃至10を用いて説
明する。図1は、本実施形態による薄膜トランジスタを
示す断面図である。図2乃至図9は、本実施形態による
薄膜トランジスタの製造方法を示す断面図である。図1
0は、信頼性評価結果を示すグラフである。
ガラス基板10上には、側面が傾斜するように成形され
た、膜厚150nmのAlNd(Nd:ネオジム)膜1
2が形成されている。AlNd膜12上には、側面が傾
斜するように成形された、膜厚50nmの窒素を含むM
o膜14が形成されている。窒素を含むMo膜14上に
は、膜厚30nmのMo膜16が形成されている。
むMo膜14及びMo膜16によりゲート電極18が構
成されている。Mo膜16の側面は必ずしも傾斜してい
ないが、ゲート電極18全体の厚さに対してMo膜16
の厚さは薄いので、ゲート電極18は全体として側面が
傾斜するように成形されている。
0上には、ゲート絶縁膜20が形成されている。側面が
傾斜するように成形されたゲート電極18上にゲート絶
縁膜20が形成されているため、ゲート絶縁膜20の膜
質は良質になっている。このため、ゲート絶縁膜20
は、高い絶縁耐圧を確保することができる。
アモルファスシリコン膜22が形成されている。アモル
ファスシリコン膜22上には、膜厚120nmのSiN
より成るチャネル保護膜24が形成されている。なお、
チャネル保護膜24の側面は、傾斜するように成形され
ている。
ァスシリコン膜22上には、膜厚30nmのn+−アモ
ルファスシリコン膜26が形成されている。
は、膜厚20nmのTi膜28が形成されている。
された、膜厚150nmのAl膜30が形成されてい
る。Al膜30上には、側面が傾斜するように成形され
た、膜厚50nmの窒素を含むMo膜32が形成されて
いる。窒素を含むMo膜32上には、膜厚30nmのM
o膜34が形成されている。
窒素を含むMo膜32及びMo膜34により、ソース電
極36a、ドレイン電極36bが構成されている。Mo
膜34の側面は必ずしも傾斜していないが、ソース/ド
レイン電極36a、36b全体の厚さに対してMo膜3
4の厚さは薄いので、ソース/ドレイン電極36a、3
6bは全体として側面が傾斜するように成形されてい
る。
り成る保護膜38が形成されている。側面が傾斜するよ
うに成形されたソース/ドレイン電極36a、36b上
に保護膜38が形成されているため、保護膜38は良好
な膜質となっている。このため、保護膜38は、高い絶
縁耐圧を確保することができる。
るコンタクトホール40が形成されている。保護膜38
上には、コンタクトホール40を介してソース電極36
aに接続された膜厚70nmのITO(Indium Tin Oxi
de)より成る画素電極42が形成されている。
スタが構成されている。
実施形態による薄膜トランジスタの製造方法を図2乃至
図9を用いて説明する。
タ法により、膜厚150nmのAlNd膜12を形成す
る。ターゲットとしては、Ndを含むAl合金より成る
ターゲットを用いる。
パッタリングにより、膜厚50nmの窒素を含むMo膜
14を形成する。ターゲットとしては、Moより成るタ
ーゲットを用いる。成膜条件は、ArガスとN2ガスと
の流量比を、例えば9:1とする。窒素を含むMo膜1
4中に含まれる窒素の量は、Moの量に対して、例えば
0.01〜0.1とする。
0nmのMo膜16を形成する。こうして、AlNd膜
12、窒素を含むMo膜14及びMo膜16により多層
膜17が構成される(図2(a)参照)。
ォトレジスト膜を形成する。次に、フォトリソグラフィ
技術を用い、フォトレジスト膜をパターニングする。こ
うして、ゲート電極18をパターニングするためのフォ
トレジストマスク44が形成される(図2(b)参
照)。
として、AlNd膜12、窒素を含むMo膜14及びM
o膜16を、一括してウエットエッチングする。エッチ
ング液としては、例えば、燐酸67.3wt%、硝酸
5.2wt%、酢酸10wt%を混合した水溶液を用い
る。このようなエッチング液を用いれば、Mo膜16が
窒素を含むMo膜14より速いエッチングレートでエッ
チングされ、窒素を含むMo膜14がAlNd膜12よ
り速いエッチングレートでエッチングされる。このた
め、AlNd膜12及び窒素を含むMo膜14の側面を
傾斜するように成形することができ、ひいては、全体と
して側面が傾斜するように成形されたゲート電極18を
形成することができる(図2(c)参照)。
していない。このため、Mo膜16の膜厚を30nmを
超えて極端に厚くすると、ゲート電極18全体の厚さに
占めるMo膜16の厚さの割合が大きくなり、側面が全
体として傾斜するゲート電極18が得られなくなる。一
方、Mo膜16の膜厚を5nmより更に薄くした場合に
は、エッチング液がMo膜16に達しにくくなるため、
窒素を含むMo膜14やAlNd膜18の側面を傾斜す
ることができなくなる。このため、側面が全体として傾
斜するゲート電極18が得られなくなる。従って、側面
が全体として傾斜するゲート電極18を形成するために
は、Mo膜16の膜厚は例えば5〜30nm程度に設定
することが望ましい。
ストマスク44を除去する(図2(d)参照)。
nhanced Chemical Vapor Deposition、プラズマ化学気
相成長)法により、膜厚350nmのSiNより成るゲ
ート絶縁膜20を形成する。側面が全体として傾斜して
いるゲート電極18上にゲート絶縁膜20を形成するた
め、良好な膜質のゲート絶縁膜20が形成される。この
ため、信頼性が高く、絶縁耐圧の高いゲート絶縁膜20
を形成することができる。
膜厚30nmのアモルファスシリコン膜22を形成す
る。
膜厚120nmのSiNより成るチャネル保護膜24を
形成する(図3(a)参照)。
ォトレジスト膜を形成する。この後、フォトリソグラフ
ィ技術を用いて、フォトレジスト膜をパターニングす
る。こうして、チャネル保護膜24をパターニングする
ためのフォトレジストマスク46が形成される(図3
(b)参照)。
として、ドライエッチング法により、チャネル保護膜2
4をエッチングする(図3(c)参照)。
ストマスク46を除去する(図4(a)参照)。
モルファスシリコン膜26を形成する。ドーパント不純
物としては、例えばリンを用いる。
Ti膜28を形成する。
のAl膜30を形成する。ターゲットしては、Alより
成るターゲットを用いる。
窒素を含むMo膜32を形成する。成膜方法は、例え
ば、窒素を含むMo膜14の成膜方法と同様とする。
Mo膜34を形成する。成膜方法は、例えば、Mo膜1
6の成膜方法と同様とする(図4(b)参照)。
ォトレジスト膜を形成する。この後、フォトリソグラフ
ィ技術を用いてフォトレジスト膜をパターニングする。
こうして、ソース/ドレイン電極36a、36bをパタ
ーニングするためのフォトレジストマスク48が形成さ
れる(図4(c)参照)。
として、Mo膜34、窒素を含むMo膜32、及びAl
膜30を一括してエッチングする。エッチング液として
は、例えば、燐酸67.3wt%、硝酸5.2wt%、
酢酸10wt%を混合した水溶液を用いる。このような
エッチング液を用いれば、Mo膜34が窒素を含むMo
膜32より速いエッチングレートでエッチングされ、窒
素を含むMo膜32がAl膜30より速いエッチングレ
ートでエッチングされる。これにより、Al膜30及び
窒素を含むMo膜32の側面が傾斜するように成形され
る(図5(a)参照)。
28、n+−アモルファスシリコン膜26、アモルファ
スシリコン膜22をエッチングする。こうして、側面が
全体として傾斜するように成形されたソース/ドレイン
電極36a、36bが構成される(図5(b)参照)。
ストマスク48を除去する(図5(c)参照)。
0nmのSiNより成る保護膜38を形成する。側面が
全体として傾斜するように成形されたソース/ドレイン
電極36a、36b上に保護膜38を形成するため、良
好な膜質の保護膜38を形成することができる。こうし
て、信頼性が高く、絶縁耐圧も高い保護膜38を形成す
ることができる(図6(a)参照)。
ォトレジスト膜を形成する。この後、フォトリソグラフ
ィ技術を用いてフォトレジスト膜をパターニングするこ
とにより、開口部50が形成されたフォトレジストマス
ク52を形成する(図6(b)参照)。
として、保護膜38をエッチングすることにより、ソー
ス電極36aに達するコンタクトホール40を形成する
(図7(a)参照)。
ストマスク52を除去する(図7(b)参照)。
0nmのITO(Indium Tin Oxide)膜41を形成する
(図8(a)参照)。
ォトレジスト膜を形成する。次に、フォトリソグラフィ
技術を用いて、フォトレジスト膜をパターニングする。
こうして、画素電極42を形成するためのフォトレジス
トマスク54が形成される(図8(b)参照)。
として、ITO膜41をエッチングすることにより、I
TOより成る画素電極42を形成する(図9(a)参
照)。
ストマスク54を除去する(図9(b)参照)。こうし
て、本実施形態による薄膜トランジスタが形成される。
る薄膜トランジスタの信頼性評価結果を図10を用いて
説明する。図10は、960本のTEG(Test Element
Group)上に絶縁膜を形成し、この絶縁膜に電圧を印加
することにより絶縁故障本数を測定したものである。
スタの場合、即ちゲート電極をMo/MoN/AlNd
により構成した場合のものである。
の薄膜トランジスタの場合、即ちゲート電極をMo/A
lNdにより構成した場合のものである。比較例2は、
ゲート電極をMoN/AlNdにより構成した場合のも
のである。
例2では、印加電圧を約150V以上にすると、絶縁故
障が発生する。
0Vにしても絶縁故障が発生していない。このことか
ら、本実施形態によれば、AlNdのような低抵抗配線
を用いる場合であっても、信頼性が高く、絶縁耐圧の高
い絶縁膜を形成し得ることが分かる。
膜と、AlNd膜より速いエッチングレートでエッチン
グされる窒素を含むMo膜と、窒素を含むMo膜より速
いエッチングレートでエッチングされるMo膜とにより
ゲート電極を構成したので、側面が全体として傾斜する
ように成形されたゲート電極を形成することができる。
そして、このようなゲート電極上にゲート絶縁膜を形成
するので、ゲート絶縁膜の膜質がゲート電極の側面近傍
で不連続になってしまうのを防止することができる。従
って、本実施形態によれば、信頼性が高く、絶縁耐圧の
高いゲート絶縁膜を形成することができ、ひいては信頼
性の高い薄膜トランジスタを提供することができる。
みならずソース/ドレイン電極にもゲート電極と同様の
技術を適用したので、側面が全体として傾斜するように
成形されたソース/ドレイン電極を形成することができ
る。そして、このようなソース/ドレイン電極上に保護
膜を形成するので、保護膜の膜質がソース/ドレイン電
極の側面近傍で不連続になってしまうのを防止すること
ができる。従って、本実施形態によれば、保護膜の絶縁
耐圧を向上することができ、ひいては液晶表示装置の信
頼性の向上に資することができる。
限らず種々の変形が可能である。
o膜とMo膜とを別個に成膜したが、窒素を含むMo膜
とMo膜とを連続的に成膜してもよい。即ち、上層側が
Moより成り、下層側が窒素を含むMoより成るような
膜を成膜してもよい。このような膜は、まず、Arガス
とN2ガスの流量比を例えば9:1として、スパッタ法
により、窒素を含むMo膜を成膜し、この後、スパッタ
を継続しながらN2ガスの供給を停止してMo膜を成膜
することにより、形成することができる。
厚を150nm、窒素を含むMo膜の膜厚を50nmと
したが、膜厚はこれらに限定されるものではない。窒素
を含むMo膜の膜厚が、AlNd膜の膜厚の例えば0.
3〜0.5倍程度になるように、AlNd膜の膜厚と窒
素を含むMo膜の膜厚とを適宜設定してもよい。
lNd膜12を用いたが、AlNdのみならず、Al膜
用いてもよい。また、Sc(スカンジウム)、Ta、Z
r(ジルコニウム)、Y(イットリウム)、Ni、Nb
(ネオビウム)、Bのうち、少なくとも1種以上の元素
を含むAl合金を用いてもよい。
ン電極36a、36bにAl膜30を用いたが、Al膜
30のみならず、AlNdを用いてもよい。また、S
c、Ta、Zr、Y、Ni、Nb、Bのうち、少なくと
も1種以上の元素を含むAl合金を用いてもよい。
やAl膜30を用いたが、AlNdやAlに限定される
ものではなく、CuやAg等を用いてもよい。また、C
uを主成分とする合金膜やAgを主成分とする合金膜等
を用いてもよい。
が、Moに限定されるものではなく、Moを主成分とす
る合金、例えばTaを含むMo、又はW(タングステ
ン)を含むMo等を用いてもよい。
たゲート電極と、前記ゲート電極上に形成されたゲート
絶縁膜と、前記ゲート絶縁膜上に形成された半導体層
と、前記半導体層上に形成されたソース/ドレイン電極
とを有する薄膜トランジスタであって、前記ゲート電極
又はソース/ドレイン電極は、第1の導電膜と、前記第
1の導電膜上に形成された第2の導電膜と、前記第2の
導電膜上に形成された第3の導電膜とを有し、前記第1
の導電膜は、Al、Cu及びAgより選択された金属又
はこの金属を主成分とする合金より成り、側面が傾斜し
ており、前記第2の導電膜は、Mo又はMoを主成分と
する合金に窒素を含ませた膜より成り、側面が傾斜して
おり、前記第3の導電膜は、Mo又はMoを主成分とす
る合金より成ることを特徴とする薄膜トランジスタであ
る。
スタにおいて、前記第2の導電膜の膜厚は、前記第1の
導電膜の膜厚の0.3〜0.5倍であることを特徴とす
る薄膜トランジスタである。
トランジスタにおいて、前記第3の導電膜の膜厚は、5
〜30nmであることを特徴とする薄膜トランジスタで
ある。
電極と、前記ゲート電極上に形成されたゲート絶縁膜
と、前記ゲート絶縁膜上に形成された半導体層と、前記
半導体層上に形成されたソース/ドレイン電極とを有す
る薄膜トランジスタであって、前記ゲート電極又はソー
ス/ドレイン電極は、第1の導電膜と、前記第1の導電
膜上に形成された第2の導電膜とを有し、前記第1の導
電膜は、Al、Cu及びAgより選択された金属又はこ
の金属を主成分とする合金より成り、側面が傾斜してお
り、前記第2の導電膜は、下層側がMo又はMoを主成
分とする合金に窒素を含ませた膜より成り、上層側がM
o又はMoを主成分とする合金より成り、下層側の側面
が傾斜していることを特徴とする薄膜トランジスタであ
る。
れかの薄膜トランジスタにおいて、前記Alを主成分と
する合金は、Nd、Sc、Ta、Zr、Y、Ni、Nb
又はBを含むことを特徴とする薄膜トランジスタであ
る。
する工程と、前記ゲート電極上にゲート絶縁膜を形成す
る工程と、ゲート絶縁膜上に半導体層を形成する工程
と、前記半導体層上にソース/ドレイン電極を形成する
工程とを有する薄膜トランジスタの製造方法であって、
前記ゲート電極を形成する工程又は前記ソース/ドレイ
ン電極を形成する工程は、Al、Cu及びAgより選択
された金属又はこの金属を主成分とする合金より成る第
1の導電膜を形成する工程と、Mo又はMoを主成分と
する合金に窒素を含ませた膜より成る第2の導電膜を形
成する工程と、Mo又はMoを主成分とする合金より成
る第3の導電膜を形成する工程と、前記第1の導電膜に
対するエッチング速度より速い速度で前記第2の導電膜
をエッチングし、前記第2の導電膜に対するエッチング
速度より速い速度で前記第3の導電膜をエッチングする
ことにより、前記第1の導電膜及び前記第2の導電膜の
側面を傾斜するように成形する工程とを有することを特
徴とする薄膜トランジスタの製造方法である。
する工程と、前記ゲート電極上にゲート絶縁膜を形成す
る工程と、前記ゲート絶縁膜上に半導体層を形成する工
程と、前記半導体層上にソース/ドレイン電極を形成す
る工程とを有する薄膜トランジスタの製造方法であっ
て、前記ゲート電極を形成する工程又は前記ソース/ド
レイン電極を形成する工程は、Al、Cu及びAgより
選択された金属又はこの金属を主成分とする合金より成
る第1の導電膜を形成する工程と、下層側がMo又はM
oを主成分とする合金に窒素を含ませた膜より成り、上
層側がMo又はMoを主成分とする合金より成る第2の
導電膜を形成する工程と、前記第1の導電膜に対するエ
ッチング速度より速い速度で前記第2の導電膜の下層側
をエッチングし、前記第2の導電膜の下層側に対するエ
ッチング速度より速い速度で前記第2の導電膜の上層側
をエッチングすることにより、前記第1の導電膜の側面
を傾斜するように成形するとともに、前記第2の導電膜
の下層側の側面をも傾斜するように成形する工程とを有
することを特徴とする薄膜トランジスタの製造方法であ
る。
トランジスタの製造方法において、前記第2の導電膜を
形成する工程では、Moの量に対して0.01〜0.1
の量の窒素を含ませることを特徴とする薄膜トランジス
タの製造方法である。
膜と、AlNd膜より速いエッチングレートでエッチン
グされる窒素を含むMo膜と、窒素を含むMo膜より速
いエッチングレートでエッチングされるMo膜とにより
ゲート電極を構成したので、側面が全体として傾斜する
ように成形されたゲート電極を形成することができる。
そして、このようなゲート電極上にゲート絶縁膜を形成
するので、ゲート絶縁膜の膜質がゲート電極の側面近傍
で不連続になってしまうのを防止することができる。従
って、本発明によれば、信頼性が高く、絶縁耐圧の高い
ゲート絶縁膜を形成することができ、ひいては信頼性の
高い薄膜トランジスタを提供することができる。
らずソース/ドレイン電極にもゲート電極と同様の技術
を適用したので、側面が全体として傾斜するように成形
されたソース/ドレイン電極を形成することができる。
そして、このようなソース/ドレイン電極上に保護膜を
形成するので、保護膜の膜質がソース/ドレイン電極の
側面近傍で不連続になってしまうのを防止することがで
きる。従って、本発明によれば、保護膜の絶縁耐圧を向
上することができ、ひいては液晶表示装置の信頼性の向
上に資することができる。
示す断面図である。
製造方法を示す断面図(その1)である。
製造方法を示す断面図(その2)である。
製造方法を示す断面図(その3)である。
製造方法を示す断面図(その4)である。
製造方法を示す断面図(その5)である。
製造方法を示す断面図(その6)である。
製造方法を示す断面図(その7)である。
製造方法を示す断面図(その8)である。
である。
Claims (4)
- 【請求項1】 基板上に形成されたゲート電極と、前記
ゲート電極上に形成されたゲート絶縁膜と、前記ゲート
絶縁膜上に形成された半導体層と、前記半導体層上に形
成されたソース/ドレイン電極とを有する薄膜トランジ
スタであって、 前記ゲート電極又はソース/ドレイン電極は、第1の導
電膜と、前記第1の導電膜上に形成された第2の導電膜
と、前記第2の導電膜上に形成された第3の導電膜とを
有し、 前記第1の導電膜は、Al、Cu及びAgより選択され
た金属又はこの金属を主成分とする合金より成り、側面
が傾斜しており、 前記第2の導電膜は、Mo又はMoを主成分とする合金
に窒素を含ませた膜より成り、側面が傾斜しており、 前記第3の導電膜は、Mo又はMoを主成分とする合金
より成ることを特徴とする薄膜トランジスタ。 - 【請求項2】 基板上に形成されたゲート電極と、前記
ゲート電極上に形成されたゲート絶縁膜と、前記ゲート
絶縁膜上に形成された半導体層と、前記半導体層上に形
成されたソース/ドレイン電極とを有する薄膜トランジ
スタであって、 前記ゲート電極又はソース/ドレイン電極は、第1の導
電膜と、前記第1の導電膜上に形成された第2の導電膜
とを有し、 前記第1の導電膜は、Al、Cu及びAgより選択され
た金属又はこの金属を主成分とする合金より成り、側面
が傾斜しており、 前記第2の導電膜は、下層側がMo又はMoを主成分と
する合金に窒素を含ませた膜より成り、上層側がMo又
はMoを主成分とする合金より成り、下層側の側面が傾
斜していることを特徴とする薄膜トランジスタ。 - 【請求項3】 基板上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を形成する工程と、ゲ
ート絶縁膜上に半導体層を形成する工程と、前記半導体
層上にソース/ドレイン電極を形成する工程とを有する
薄膜トランジスタの製造方法であって、 前記ゲート電極を形成する工程又は前記ソース/ドレイ
ン電極を形成する工程は、 Al、Cu及びAgより選択された金属又はこの金属を
主成分とする合金より成る第1の導電膜を形成する工程
と、 Mo又はMoを主成分とする合金に窒素を含ませた膜よ
り成る第2の導電膜を形成する工程と、 Mo又はMoを主成分とする合金より成る第3の導電膜
を形成する工程と、 前記第1の導電膜に対するエッチング速度より速い速度
で前記第2の導電膜をエッチングし、前記第2の導電膜
に対するエッチング速度より速い速度で前記第3の導電
膜をエッチングすることにより、前記第1の導電膜及び
前記第2の導電膜の側面を傾斜するように成形する工程
とを有することを特徴とする薄膜トランジスタの製造方
法。 - 【請求項4】 基板上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を形成する工程と、前
記ゲート絶縁膜上に半導体層を形成する工程と、前記半
導体層上にソース/ドレイン電極を形成する工程とを有
する薄膜トランジスタの製造方法であって、 前記ゲート電極を形成する工程又は前記ソース/ドレイ
ン電極を形成する工程は、 Al、Cu及びAgより選択された金属又はこの金属を
主成分とする合金より成る第1の導電膜を形成する工程
と、 下層側がMo又はMoを主成分とする合金に窒素を含ま
せた膜より成り、上層側がMo又はMoを主成分とする
合金より成る第2の導電膜を形成する工程と、 前記第1の導電膜に対するエッチング速度より速い速度
で前記第2の導電膜の下層側をエッチングし、前記第2
の導電膜の下層側に対するエッチング速度より速い速度
で前記第2の導電膜の上層側をエッチングすることによ
り、前記第1の導電膜の側面を傾斜するように成形する
とともに、前記第2の導電膜の下層側の側面をも傾斜す
るように成形する工程とを有することを特徴とする薄膜
トランジスタの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000033151A JP2001223365A (ja) | 2000-02-10 | 2000-02-10 | 薄膜トランジスタ及びその製造方法 |
US09/713,890 US6376861B1 (en) | 2000-02-10 | 2000-11-16 | Thin film transistor and method for fabricating the same |
TW089124257A TW474020B (en) | 2000-02-10 | 2000-11-16 | Thin film transistor and method for fabricating the same |
KR1020000071328A KR100670982B1 (ko) | 2000-02-10 | 2000-11-28 | 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000033151A JP2001223365A (ja) | 2000-02-10 | 2000-02-10 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001223365A true JP2001223365A (ja) | 2001-08-17 |
Family
ID=18557672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000033151A Pending JP2001223365A (ja) | 2000-02-10 | 2000-02-10 | 薄膜トランジスタ及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6376861B1 (ja) |
JP (1) | JP2001223365A (ja) |
KR (1) | KR100670982B1 (ja) |
TW (1) | TW474020B (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001242483A (ja) * | 2000-02-25 | 2001-09-07 | Hitachi Ltd | 液晶表示装置及びその配線構造 |
JP2003036037A (ja) * | 2001-07-23 | 2003-02-07 | Pioneer Electronic Corp | 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板 |
JP2005513808A (ja) * | 2002-01-02 | 2005-05-12 | サムスン エレクトロニクス カンパニー リミテッド | 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法 |
JP2005303150A (ja) * | 2004-04-14 | 2005-10-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、発光装置及びその作製方法、及び電子機器 |
JP2006229216A (ja) * | 2005-02-15 | 2006-08-31 | Samsung Electronics Co Ltd | エッチング液組成物及び薄膜トランジスタ表示板の製造方法 |
US7535520B2 (en) | 2005-11-07 | 2009-05-19 | Samsung Electronics, Co., Ltd. | Thin film transistor array panel for liquid crystal display |
US7795690B2 (en) | 2005-05-24 | 2010-09-14 | Sharp Kabushiki Kaisha | Thin film transistor substrate and method of fabricating the same |
US7820368B2 (en) | 2005-07-25 | 2010-10-26 | Samsung Electronics Co., Ltd. | Photoresist stripper composition and methods for forming wire structures and for fabricating thin film transistor substrate using composition |
JP2016021470A (ja) * | 2014-07-14 | 2016-02-04 | 株式会社ジャパンディスプレイ | 表示装置 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100720087B1 (ko) * | 2000-07-31 | 2007-05-18 | 삼성전자주식회사 | 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법 |
KR100751185B1 (ko) * | 2000-08-08 | 2007-08-22 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
TW490857B (en) * | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
KR100685920B1 (ko) * | 2001-06-13 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
JP2002373867A (ja) * | 2001-06-14 | 2002-12-26 | Idemitsu Kosan Co Ltd | 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法 |
KR100813005B1 (ko) * | 2001-12-12 | 2008-03-14 | 엘지.필립스 엘시디 주식회사 | 몰리브덴을 배리어층으로 가지는 구리/몰리브덴 배선의일괄식각방법 |
US7521366B2 (en) * | 2001-12-12 | 2009-04-21 | Lg Display Co., Ltd. | Manufacturing method of electro line for liquid crystal display device |
TW554539B (en) * | 2002-09-09 | 2003-09-21 | Chunghwa Picture Tubes Ltd | Thin film transistor source/drain structure and manufacturing method thereof |
KR100883769B1 (ko) * | 2002-11-08 | 2009-02-18 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
KR100997963B1 (ko) * | 2003-06-30 | 2010-12-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
JP2005092122A (ja) * | 2003-09-19 | 2005-04-07 | Nec Corp | 薄膜トランジスタ基板及びその製造方法 |
KR100623247B1 (ko) * | 2003-12-22 | 2006-09-18 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
KR101035928B1 (ko) * | 2004-06-25 | 2011-05-23 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
KR101199533B1 (ko) * | 2005-06-22 | 2012-11-09 | 삼성디스플레이 주식회사 | 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 |
EP1770788A3 (en) * | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
CN100464396C (zh) * | 2005-10-31 | 2009-02-25 | 中华映管股份有限公司 | 薄膜晶体管的制作方法 |
CN101512730A (zh) * | 2006-10-12 | 2009-08-19 | 株式会社爱发科 | 导电膜形成方法、薄膜晶体管、带有薄膜晶体管的面板以及薄膜晶体管的制造方法 |
KR101365673B1 (ko) * | 2006-11-24 | 2014-02-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법 |
TWI360708B (en) * | 2007-12-17 | 2012-03-21 | Au Optronics Corp | Pixel structure, display panel, elecro-optical app |
KR101499227B1 (ko) * | 2008-08-20 | 2015-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
TWI479574B (zh) * | 2009-03-16 | 2015-04-01 | Hannstar Display Corp | Tft陣列基板及其製造方法 |
US8785241B2 (en) | 2010-07-16 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR20120032904A (ko) * | 2010-09-29 | 2012-04-06 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
TWI600157B (zh) | 2012-11-16 | 2017-09-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
JP2016018948A (ja) * | 2014-07-10 | 2016-02-01 | セイコーエプソン株式会社 | 導電パターン形成方法、半導体装置、及び電子機器 |
KR20160120891A (ko) | 2015-04-09 | 2016-10-19 | 삼성전자주식회사 | 반도체 장치 |
CN104992949B (zh) * | 2015-06-04 | 2018-03-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
KR102052434B1 (ko) | 2017-12-11 | 2019-12-05 | 엘지디스플레이 주식회사 | 컨택 구조 및 이를 이용한 전계발광 표시장치 |
CN109671623B (zh) * | 2018-12-21 | 2020-11-24 | 深圳市华星光电技术有限公司 | 栅极与薄膜晶体管的制造方法 |
CN112838049B (zh) * | 2019-11-25 | 2023-03-28 | 深超光电(深圳)有限公司 | 导电结构的制备方法和薄膜晶体管阵列基板的制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04217370A (ja) * | 1990-12-19 | 1992-08-07 | Seikosha Co Ltd | 薄膜トランジスタのゲ−ト電極およびその製造方法 |
JPH0764109A (ja) * | 1993-08-25 | 1995-03-10 | Toshiba Corp | 液晶表示装置 |
JP3304272B2 (ja) * | 1996-05-09 | 2002-07-22 | シャープ株式会社 | アクティブマトリクス基板およびその構造欠陥処置方法 |
JP3182351B2 (ja) * | 1996-10-29 | 2001-07-03 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
JP3916334B2 (ja) * | 1999-01-13 | 2007-05-16 | シャープ株式会社 | 薄膜トランジスタ |
-
2000
- 2000-02-10 JP JP2000033151A patent/JP2001223365A/ja active Pending
- 2000-11-16 TW TW089124257A patent/TW474020B/zh not_active IP Right Cessation
- 2000-11-16 US US09/713,890 patent/US6376861B1/en not_active Expired - Fee Related
- 2000-11-28 KR KR1020000071328A patent/KR100670982B1/ko not_active IP Right Cessation
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001242483A (ja) * | 2000-02-25 | 2001-09-07 | Hitachi Ltd | 液晶表示装置及びその配線構造 |
JP2003036037A (ja) * | 2001-07-23 | 2003-02-07 | Pioneer Electronic Corp | 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板 |
JP4620298B2 (ja) * | 2001-07-23 | 2011-01-26 | パイオニア株式会社 | 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板 |
JP2005513808A (ja) * | 2002-01-02 | 2005-05-12 | サムスン エレクトロニクス カンパニー リミテッド | 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法 |
US7396695B2 (en) | 2002-01-02 | 2008-07-08 | Samsung Electronics Co., Ltd. | Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same |
KR100980008B1 (ko) * | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
JP4583797B2 (ja) * | 2004-04-14 | 2010-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2005303150A (ja) * | 2004-04-14 | 2005-10-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、発光装置及びその作製方法、及び電子機器 |
JP2006229216A (ja) * | 2005-02-15 | 2006-08-31 | Samsung Electronics Co Ltd | エッチング液組成物及び薄膜トランジスタ表示板の製造方法 |
US7795690B2 (en) | 2005-05-24 | 2010-09-14 | Sharp Kabushiki Kaisha | Thin film transistor substrate and method of fabricating the same |
US7820368B2 (en) | 2005-07-25 | 2010-10-26 | Samsung Electronics Co., Ltd. | Photoresist stripper composition and methods for forming wire structures and for fabricating thin film transistor substrate using composition |
US7535520B2 (en) | 2005-11-07 | 2009-05-19 | Samsung Electronics, Co., Ltd. | Thin film transistor array panel for liquid crystal display |
JP2016021470A (ja) * | 2014-07-14 | 2016-02-04 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100670982B1 (ko) | 2007-01-17 |
KR20010081966A (ko) | 2001-08-29 |
TW474020B (en) | 2002-01-21 |
US6376861B1 (en) | 2002-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001223365A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP5244295B2 (ja) | Tft基板及びtft基板の製造方法 | |
JP4920140B2 (ja) | 液晶表示装置及びその製造方法 | |
US20070295967A1 (en) | Active matrix tft array substrate and method of manufacturing the same | |
KR101199533B1 (ko) | 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 | |
KR100983196B1 (ko) | 박막 트랜지스터 기판 및 표시 디바이스 | |
KR20080106900A (ko) | 반사형 tft 기판 및 반사형 tft 기판의 제조 방법 | |
KR20020050020A (ko) | 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판 | |
US20110012121A1 (en) | Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material | |
JP2005062802A (ja) | 薄膜トランジスタアレイ基板の製法 | |
US7795690B2 (en) | Thin film transistor substrate and method of fabricating the same | |
US20070096098A1 (en) | Conductive structure, manufacturing method for conductive structure, element substrate, and manufacturing method for element substrate | |
JP2003017706A (ja) | Tft基板、それを用いた液晶表示装置及びその製造方法 | |
JP2006191013A (ja) | 薄膜トランジスタ基板、その製造方法及び液晶表示装置 | |
KR20100019233A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR20010085521A (ko) | 액정 표시 장치 및 그 배선 구조 | |
JP2007317934A (ja) | 半導体デバイスおよびアクティブマトリクス型表示装置 | |
JPH08248442A (ja) | 液晶表示装置 | |
KR101136165B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
KR20020052562A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
KR100552283B1 (ko) | 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법 | |
KR20060136217A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
US20030186074A1 (en) | Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same | |
JP3107055B2 (ja) | アクティブマトリクス基板 | |
JP2002026335A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050719 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081016 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |