KR101136165B1 - 박막 트랜지스터 및 그 제조 방법 - Google Patents

박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR101136165B1
KR101136165B1 KR1020050045910A KR20050045910A KR101136165B1 KR 101136165 B1 KR101136165 B1 KR 101136165B1 KR 1020050045910 A KR1020050045910 A KR 1020050045910A KR 20050045910 A KR20050045910 A KR 20050045910A KR 101136165 B1 KR101136165 B1 KR 101136165B1
Authority
KR
South Korea
Prior art keywords
thin film
zinc oxide
gate insulating
forming
semiconductor layer
Prior art date
Application number
KR1020050045910A
Other languages
English (en)
Other versions
KR20060124135A (ko
Inventor
채정헌
정영섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050045910A priority Critical patent/KR101136165B1/ko
Publication of KR20060124135A publication Critical patent/KR20060124135A/ko
Application granted granted Critical
Publication of KR101136165B1 publication Critical patent/KR101136165B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 연속 증착법을 이용한 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
본 발명은 산화 아연 물질을 이용하여 게이트 절연막과 활성층을 챔버의 이동 없이 연속적으로 증착시켜 소자의 특성을 향상시키는 박막 트랜지스터 및 그 제조 방법을 제공하고자 한다.
따라서, 본 발명은 액정 표시 장치의 박막 트랜지스터에서 게이트 절연막과 반도체층이 연속적으로 형성됨으로써 공정이 간단하고 제조 수율이 향상되는 효과가 있으며, 상기 게이트 절연막과 반도체층을 산화아연 물질을 연속 증착하여 형성하였으므로 계면 특성이 우수하여 박막 트랜지스터 소자의 특성이 향상되는 장점이 있다.
산화 아연, 연속 증착

Description

박막 트랜지스터 및 그 제조 방법{Thin Film Transistor and the fabrication method thereof}
도 1은 종래 액정 표시 장치의 하부 어레이 기판을 도시한 평면도.
도 2는 도 1에서 A-A'를 따라 절취한 하부 어레이 기판을 도시한 단면도.
도 3은 본 발명에 따른 액정 표시 장치의 박막 트랜지스터를 보여주는 단면도.
도 4a 내지 도 4j는 본 발명에 따른 액정 표시 장치의 박막 트랜지스터 제조 방법을 차례대로 보여주는 순서도.
도 5는 본 발명에 따른 산화아연 물질의 특성을 보여주는 그래프.
본 발명은 액정 표시 장치에 관한 것으로, 연속 증착법을 이용한 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
일반적으로, 화상 정보를 화면에 나타내는 디스플레이 장치들 중에서 브라운관 표시 장치(혹은 CRT:Cathode Ray Tube)가 지금까지 가장 많이 사용되어 왔는데, 이것은 표시 면적에 비해 부피가 크고 무겁기 때문에 사용하는데 많은 불편함이 있 었다.
그리고, 오늘날에는 전자산업의 발달과 함께 TV 브라운관 등에 제한적으로 사용되었던 디스플레이 장치가 개인용 컴퓨터, 노트북, 무선 단말기, 자동차 계기판, 전광판 등에 까지 확대 사용되고, 정보통신 기술의 발달과 함께 대용량의 화상정보를 전송할 수 있게 됨에 따라 이를 처리하여 구현할 수 있는 차세대 디스플레이 장치의 중요성이 커지고 있다.
이와 같은 차세대 디스플레이 장치는 경박단소, 고휘도, 대화면, 저소비전력및 저가격화를 실현할 수 있어야 하는데, 그 중 하나로 최근에 액정 표시 장치가 주목을 받고 있다.
상기 액정 표시 장치(LCD:Liquid Crystal Display device)는 표시 해상도가 다른 평판 표시 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관에 비할 만큼 응답 속도가 빠른 특성을 나타내고 있다.
현재 주로 사용되고 있는 액정 표시 장치는 두 기판에 각각 전극을 설치하고 그 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다.
이러한 액정 표시 패널은 상, 하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 전계에 의해 액정을 구동하게 된다.
도 1은 종래 액정 표시 장치의 하부 어레이 기판을 도시한 평면도이고, 도 2는 도 1에서 A-A'를 따라 절취한 하부 어레이 기판을 도시한 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 하부 어레이 기판은 하부 기판(1) 위에 게이트 절연막(12)을 사이에 두고 교차하게 형성된 게이트 배선(2) 및 데이터 배선 (4)과, 그 교차부마다 형성된 박막 트랜지스터(30)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(22)을 구비한다.
게이트 신호를 공급하는 게이트 배선(2)과 데이터 신호를 공급하는 데이터 배선(4)은 교차 구조로 형성되어 화소 영역을 정의한다.
상기 박막 트랜지스터(30)는 게이트 배선(2)의 게이트 신호에 응답하여 데이터 배선(4)의 화소 신호가 화소 전극(22)에 충전되어 유지되게 된다.
이를 위하여, 상기 박막 트랜지스터(30)는 게이트 배선(2)에 접속된 게이트 전극(6)과 데이터 배선(4)에 접속된 소스 전극(8)과, 화소 전극(22)에 접속된 드레인 전극(10)을 구비한다.
또한, 상기 박막 트랜지스터(30)는 게이트 전극(6)과 게이트 절연막(12)을 사이에 두고 중첩되면서 소스 전극(8)과 드레인 전극(10) 사이에 채널을 형성하는 활성층(14)을 더 구비한다.
이러한 활성층(14) 위에는 소스 전극(8), 드레인 전극(10)과 오믹 접촉을 위한 오믹 접촉층(16)을 더 구비한다.
상기 화소 전극(22)은 보호막(18) 상에 형성되며 상기 보호막(18)을 관통하는 콘택홀(20)을 통해 상기 드레인 전극과 접속된다.
이러한 화소 전극(22)은 게이트 배선과 데이터 배선의 교차로 마련된 화소 영역에 형성된다.
종래 박막 트랜지스터(30)는 게이트 배선(2)을 통해 게이트 전극(6)에 공급되는 스캔 펄스 즉, 게이트 하이 전압(Vgh)에 의해 턴온되어 소스 전극(8) 및 드레 인 전극(10)을 통해 액정셀에 화소 전압이 공급된다.
여기서, 상기 게이트 절연막과 활성층의 계면은 캐리어가 이동하는 중요한 경로이다.
따라서, 상기 게이트 절연막을 증착하고 난 후, 활성층을 형성하기 위하여 챔버의 이동이 필요한데, 이때 게이트 절연막이 대기에 노출되게 된다.
이와 같이, 대기에서 이동중에 상기 게이트 절연막이 오염될 경우, 오염된 게이트 절연막은 박막 트랜지스터 소자의 특성을 저하시키는 문제를 발생시킨다.
본 발명은 산화 아연 물질을 이용하여 게이트 절연막과 활성층을 챔버의 이동 없이 연속적으로 증착시켜 소자의 특성을 향상시키는 박막 트랜지스터 및 그 제조 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 박막 트랜지스터는, 기판 상에 형성된 게이트 전극과; 상기 게이트 전극 상에 형성된 산화아연(ZnOx) 게이트 절연막과; 상기 산화아연 게이트 절연막 상에 형성된 산화아연(ZnOx) 반도체층과; 상기 산화아연 반도체층 상에서 소정 간격 이격된 소스 전극 및 드레인 전극과; 상기 기판 전면에 형성되며 상기 드레인 전극의 일부를 노출시키는 콘택홀을 포함한 보호막과; 상기 콘택홀을 통하여 상기 드레인 전극과 접속하는 화소 전극;을 포함하여 이루어지는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 박막 트랜지스터의 제 조 방법은, 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 형성된 기판 상에 제 1 산화아연 박막을 형성하는 단계와; 상기 산화아연 박막 상에 산소유량을 달리하여 제 2 산화아연 박막을 형성하는 단계와; 상기 제 2 산화아연 박막 상에 금속 박막을 형성하는 단계와; 상기 제 2 산화아연 박막과 상기 금속 박막을 식각하여 반도체층과 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 상에 보호막을 형성하는 단계와; 상기 보호막에 상기 드레인 전극을 소정 노출시키는 콘택홀을 형성하는 단계와; 상기 콘택홀을 통해서 상기 드레인 전극과 접속하는 화소 전극을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 액정 표시 장치를 구체적인 실시예를 들어 설명한다.
도 3은 본 발명에 따른 액정 표시 장치의 박막 트랜지스터를 보여주는 단면도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 액정 표시 장치는 박막 트랜지스터 영역(130)와, 상기 박막 트랜지스터에 접속된 화소 전극(122)을 구비한다.
상기 박막 트랜지스터는 게이트 전극(106)과, 게이트 절연막(128)을 사이에 두고 상기 게이트 전극(106)과 중첩되는 반도체층(114)과, 상기 반도체층(114)의 채널을 사이에 두고 대향하는 소스 전극 및 드레인 전극(108, 110)을 구비한다.
상기 게이트 전극(106)은 기판(101) 상에 형성되며 게이트 배선과 접속되어 상기 게이트 배선을 통해 게이트 신호가 인가된다.
상기 게이트 절연막(128)은 산화아연(ZnOx) 박막으로 이루어져 있으며, 상기 산화아연 박막의 산소량(x)은 1보다 크며 절연막 특성을 가진다.
또한, 상기 게이트 절연막(128)은 제 1 게이트 절연막과 제 2 게이트 절연막으로 이루어질 수 있으며, 상기 제 1 게이트 절연막과 제 2 게이트 절연막 중 어느 하나는 절연막 특성을 가지는 산화아연 박막으로 이루어지며, 상기 산화아연 박막 상에 상기 반도체층(114)이 형성되도록 한다.
상기 반도체층(114)은 산화아연(ZnOx) 박막으로 이루어져 있으며, 반도체 특성을 가진다.
상기 반도체층(114) 상에 소정 이격하여 형성되며 불순물이 주입된 오믹 콘택층(116)이 형성된다.
그리고, 상기 반도체층(114) 상에 서로 소정 간격 이격되어 상기 오믹 콘택층(116)과 접촉하는 소스 및 드레인 전극(108, 110)이 형성되어 있다.
상기 소스 전극(108)은 기판(101) 상에 형성되며 상기 게이트 배선과 교차하여 데이터 배선과 접속되어 상기 데이터 배선을 통해 데이터 신호가 인가된다.
그리고, 상기 소스 및 드레인 전극(108, 110) 상에는 보호막(118)이 형성되어 있으며, 상기 보호막(118)은 상기 드레인 전극(110)의 일부를 노출시키는 콘택홀(121)이 형성되어 있다.
상기 콘택홀(121)을 통하여 상기 드레인 전극(110)과 접속하는 화소 전극(122)이 형성되어 있다.
상기 화소 전극(122)은 투명한 도전성 전극 물질로 이루어지며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium tin zinc oxide) 등으로 이루어 진다.
상기와 같이 구성되는 액정 표시 장치는 게이트 절연막과 반도체층을 산화아연 물질을 이용하여 형성하며, 동일한 챔버 내에서 산소의 유량을 달리함으로써 연속 증착할 수 있어 제조 수율이 향상되는 효과가 있다.
이는 산화아연 물질의 산소 함유량에 따른 반도체/부도체 특성을 이용한 것이으로 도 5에 도시된 그래프와 같다.
도 5에서와 같이, 스퍼터링 방법을 이용하여 산화 아연(ZnOx)을 형성시 산소 분압의 변화에 따른 산화 아연 박막의 비저항의 변화를 볼 수 있다.
따라서, 상기 산화 아연 박막은 증착 조건에 따라 도체/부도체/반도체 특성을 가지도록 형성할 수 있다.
도 4a 내지 도 4j는 본 발명에 따른 액정 표시 장치의 박막 트랜지스터 제조 방법을 차례대로 보여주는 순서도이다.
도 4a에 도시된 바와 같이, 기판(101) 상에 게이트 전극(106)이 형성된다.
이를 상세히 설명하면, 상기 기판(101) 상에 스퍼터링 등의 증착 방법을 통해 게이트 전극이 형성된다.
여기서, 상기 게이트 전극(106)으로는 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 알루미늄 합금(Al alloy), 텅스텐(W)계 금속중 적어도 어느 하나로 형성된다.
그리고, 상기 게이트 전극(106)이 형성된 상기 기판(101) 전면에 게이트 절연막(128)을 형성한다.
이때, 상기 게이트 절연막(128)은 산화아연 물질을 이용하며, 스퍼터링 또는 CVD(chemical vapor deposition) 또는 PLD(pulsed laser deposition) 등을 이용하여 증착한다.
이때, 상기 산화아연(ZnOx) 박막은 산소의 함유량에 따라 도체/부도체/반도체 특성을 가지며, 상기 산소량 x가 1보다 클수록 부도체 성질을 띄며, 상기 산소량 x가 1보다 작을수록 도체의 성질을 가지게 된다.
그러므로, 상기 스퍼터링 방법으로 산화아연 박막을 증착할 경우 산소(O2)가스의 유량비를 조절하여 원하는 특성을 가지는 산화아연 박막을 형성할 수 있게 된다.
여기서, 상기 부도체 특성을 가지도록 산소 유량비를 크게 하고 산화아연 박막을 기판 상에 증착한다.
그리고, 도 4b에 도시된 바와 같이, 상기 산화아연 게이트 절연막(128) 상에 연속적으로 반도체 특성을 가지는 산화아연 반도체층(114)을 형성한다.
이후, 상기 산화아연 반도체층(114) 상부에는 낮은 오믹 접촉 저항을 위해 불순물을 도핑하여 오믹 콘택층(116)을 포함하여 형성한다.
상기와 같이, 상기 게이트 절연막(128)과 상기 반도체층(114)은 산소의 유량을 달리하여 연속적으로 증착할 수 있으므로 공정이 단순해지는 장점이 있다.
이와 같이 산소량을 달리한 산화아연 물질을 이용하여 게이트 절연막(128)과 반도체층(114)을 연속적으로 증착하여 형성하게 되면 공정도 간단해질 뿐만 아니라 상기 게이트 절연막(128)과 반도체층(114) 사이의 계면에서 전자나 정공의 흐름이 원활하도록 계면 특성이 우수하므로 박막 트랜지스터 소자의 특성도 우수하게 된다.
이어서, 도 4c에 도시된 바와 같이, 상기 반도체층(114) 상부에 데이터 금속층(111)을 형성한다.
상기 데이터 금속층(111)은 몰리브덴(Mo), 구리(Cu) 등과 같은 금속으로 이루어진다.
그리고, 상기 데이터 금속층(111) 상의 박막 트랜지스터 영역에 단차가 있는 포토 레지스트 패턴(112)을 형성한다.
이때, 상기 포토 레지스트 패턴(112)은 광 투과부, 광 반투과부, 광 차단부로 구성되는 회절 마스크를 이용하여 단차가 있도록 형성된다.
그리고, 도 4d에 도시된 바와 같이, 이러한 포토레지스트 패턴(112)을 마스크로 이용한 습식 식각 공정으로 데이터 금속층(111)이 패터닝됨으로써 도 4e에 도시된 바와 같이 소스 전극(108) 및 드레인 전극(110)을 포함하는 박막 트랜지스터 영역(130) 패턴이 형성된다.
그리고, 도 4e에 도시된 바와 같이, 상기 포토 레지스트 패턴(112)을 마스크로 이용한 건식 식각 공정으로 상기 산화아연 반도체층(114)이 식각된다.
이어서, 도 4f에 도시된 바와 같이, 산소(O2) 플라즈마를 이용한 애싱(ashing) 공정으로 단차가 낮은 부분의 포토 레지스트 패턴(112)은 제거되어 상기 박막 트랜지스터 영역(130)의 채널부가 노출된다.
도 4g 및 도 4h에 도시된 바와 같이, 이러한 포토 레지스트 패턴(112)을 이용한 식각 공정으로 박막 트랜지스터 영역의 채널부에 형성된 데이터 금속층(111)과 산화아연 오믹 접촉층(116)이 제거되어 상기 데이터 금속층(111)은 소스 및 드레인 전극(108, 110)을 형성하게 되고, 반도체층(114) 및 오믹 콘택층(116)이 형성된다.
이어서 도 4i에 도시된 바와 같이, 상기 박막 트랜지스터 상에 보호막(118)을 형성하고, 상기 보호막(118)에 상기 드레인 전극(110)의 일부를 노출시키는 콘택홀(121)을 형성시킨다.
최종적으로, 상기 콘택홀(121)을 통해서 상기 드레인 전극(110)과 접속하는 투명한 도전성 전극 물질로 이루어지는 화소 전극(122)을 형성하면 도 4j와 같다.
이상, 본 발명은 도면에 도시된 실시 예를 참고로 하여 박막 트랜지스터 및 그 제조 방법이 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명은 액정 표시 장치의 박막 트랜지스터에서 게이트 절연막과 반도체층이 연속적으로 형성됨으로써 공정이 간단하고 제조 수율이 향상되는 효과가 있다.
또한, 본 발명은 상기 게이트 절연막과 반도체층을 산화아연 물질을 연속 증 착하여 형성하였으므로 계면 특성이 우수하여 박막 트랜지스터 소자의 특성이 향상되는 효과가 있다.

Claims (12)

  1. 기판 상에 형성된 게이트 전극과;
    상기 게이트 전극 및 상기 기판 상에 절연 특성을 가지는 제1 게이트 절연막과;
    상기 제1 게이트 절연막 상에 부도체 특성을 가지는 산화아연(ZnOx) 박막으로 이루어지는 제2 게이트 절연막과;
    상기 제2 게이트 절연막보다 낮은 산소량을 함유하여 상기 제2 게이트 절연막 상에 반도체 특성을 가지는 산화아연(ZnOx) 박막으로 이루어지는 반도체층과;
    상기 반도체층 상에서 서로 이격된 소스 전극 및 드레인 전극과;
    상기 기판 전면에 형성되며 상기 드레인 전극을 노출시키는 콘택홀을 포함한 보호막과;
    상기 콘택홀을 통하여 상기 드레인 전극과 접속하는 화소 전극;을 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 제1 게이트 절연막은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)으로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  5. 제 1항에 있어서,
    상기 제2 게이트 절연막의 산소량(x)은 1보다 큰 것을 특징으로하는 박막 트랜지스터.
  6. 제 1항에 있어서,
    상기 반도체층과 상기 소스 및 드레인 전극 사이에 오믹 콘택층을 더 형성한 것을 특징으로 하는 박막 트랜지스터.
  7. 기판 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극이 형성된 기판 상에 절연 박막 및 부도체 특성을 가지는 제1 산화아연 박막을 형성하는 단계와;
    상기 제1 산화아연 박막 상에 산소유량을 달리하여 반도체 특성을 가지는 제2 산화아연 박막을 형성하는 단계와;
    상기 제2 산화아연 박막 상에 금속 박막을 형성하는 단계와;
    상기 제2 산화아연 박막과 상기 금속 박막을 식각하여 반도체층과 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 상에 보호막을 형성하는 단계와;
    상기 보호막에 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계와;
    상기 콘택홀을 통해서 상기 드레인 전극과 접속하는 화소 전극을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  8. 제 7항에 있어서,
    상기 반도체층과 소스 및 드레인 전극을 형성하는 단계에 있어서,
    상기 금속 박막 상에 단차가 있는 포토 레지스트 패턴을 형성하는 단계와;
    상기 포토 레지스트 패턴을 마스크로 하여 상기 금속 박막과 제 2 산화아연 박막을 식각하는 단계와;
    상기 포토 레지스트 패턴을 애싱(ashing)하여 단차가 낮은 포토 레지스트 패턴을 제거하여 금속박막을 노출시키는 단계와;
    상기 노출된 금속박막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  9. 제 7항에 있어서,
    상기 제 1 및 제 2 산화아연 박막은 상기 제 2 산화아연 박막보다 포함된 산소량이 많은 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  10. 제 7항에 있어서,
    상기 반도체층 상부에는 불순물 이온이 주입된 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  11. 제 7항에 있어서,
    상기 제 1, 2 산화아연 박막은 동일한 챔버에서 연속적으로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  12. 제 7항에 있어서,
    상기 산화아연 박막은 스퍼터링 또는 CVD(chemical vapor deposition) 또는 PLD(pulsed laser deposition)로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
KR1020050045910A 2005-05-31 2005-05-31 박막 트랜지스터 및 그 제조 방법 KR101136165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050045910A KR101136165B1 (ko) 2005-05-31 2005-05-31 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050045910A KR101136165B1 (ko) 2005-05-31 2005-05-31 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060124135A KR20060124135A (ko) 2006-12-05
KR101136165B1 true KR101136165B1 (ko) 2012-04-17

Family

ID=37728922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050045910A KR101136165B1 (ko) 2005-05-31 2005-05-31 박막 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101136165B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090011704A (ko) 2007-07-27 2009-02-02 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101594471B1 (ko) * 2009-02-10 2016-02-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101835525B1 (ko) 2011-02-17 2018-04-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008892A (ko) * 1999-07-05 2001-02-05 구본준 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법.
KR20020000691A (ko) * 2000-06-28 2002-01-05 박종섭 산소 함유량에 따라 전도도가 변화하는 물질을 캐패시터의전극으로 구비하는 반도체 메모리 소자 및 그 제조 방법
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008892A (ko) * 1999-07-05 2001-02-05 구본준 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법.
KR20020000691A (ko) * 2000-06-28 2002-01-05 박종섭 산소 함유량에 따라 전도도가 변화하는 물질을 캐패시터의전극으로 구비하는 반도체 메모리 소자 및 그 제조 방법
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널

Also Published As

Publication number Publication date
KR20060124135A (ko) 2006-12-05

Similar Documents

Publication Publication Date Title
CN101226901B (zh) 薄膜晶体管、薄膜晶体管基板及其制造方法
CN101814455B (zh) 制造阵列基板的方法
US8187919B2 (en) Oxide thin film transistor and method of fabricating the same
KR101145146B1 (ko) 박막트랜지스터와 그 제조방법
US10186617B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
KR20080093709A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102053435A (zh) 液晶显示设备及其制造方法
TW201519366A (zh) 陣列基板及其製造方法
KR20140006670A (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
CN107799466B (zh) Tft基板及其制作方法
CN104576758A (zh) 薄膜晶体管、阵列基板及其制作方法
KR101136165B1 (ko) 박막 트랜지스터 및 그 제조 방법
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
CN111129033A (zh) 阵列基板及其制备方法
KR20140000103A (ko) 산화물 박막 트랜지스터의 제조방법
KR20110061419A (ko) 산화물 박막 트랜지스터의 제조방법
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
CN101424848B (zh) Tft-lcd像素结构及其制造方法
CN101556415B (zh) 像素结构及其制备方法
KR100275953B1 (ko) 박막트랜지스터의 제조방법
KR20090127687A (ko) 투명 박막트랜지스터의 제조방법
KR20020076934A (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR101157283B1 (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8