TW201519366A - 陣列基板及其製造方法 - Google Patents

陣列基板及其製造方法 Download PDF

Info

Publication number
TW201519366A
TW201519366A TW103134622A TW103134622A TW201519366A TW 201519366 A TW201519366 A TW 201519366A TW 103134622 A TW103134622 A TW 103134622A TW 103134622 A TW103134622 A TW 103134622A TW 201519366 A TW201519366 A TW 201519366A
Authority
TW
Taiwan
Prior art keywords
layer
drain
array substrate
passivation layer
source
Prior art date
Application number
TW103134622A
Other languages
English (en)
Other versions
TWI539554B (zh
Inventor
Jung-Min Yeom
Jeong-Yeon Kim
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW201519366A publication Critical patent/TW201519366A/zh
Application granted granted Critical
Publication of TWI539554B publication Critical patent/TWI539554B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

一種用於電子顯示器的陣列基板,包括一基板;在該基板上的一閘電極;在該閘電極上的一閘極絕緣層;在該閘極絕緣層上的一氧化半導體層;在該氧化半導體層上的一源極和一汲極;在該源極和該汲極上的一矽化物層;以及在該源極和該汲極上的一第一鈍化層。該陣列基板和其製造方法防止用在電子顯示器的驅動像素中之薄膜電晶體(TFT)的劣化。

Description

陣列基板及其製造方法
本發明係關於一種陣列基板,且特別是關於一種包括氧化半導體層的陣列基板以及一種製造該陣列基板的方法。
近來,面對資訊充斥的社會,處理和顯示大量資訊的領域已快速進展,並且許多種類的平面顯示裝置已研發且受到高度青睞。
作為平面顯示裝置,使用了液晶顯示裝置(LCDs)、電漿顯示面板裝置(plasma display panel device,PDPs)、場發射顯示裝置(FEDs)、電致發光顯示裝置(ELDs)、有機發光二極管(OLEDs)。這些顯示裝置具有外形薄、重量輕、以及低能源消耗的優點,並且迅速取代傳統陰極射線管(CRTs)。
平面顯示裝置一般包括一陣列基板,其中作為打開/關閉像素的開關元件的薄膜電晶體(TFT)形成在每個像素中。
為了說明的目的,最廣泛使用在平面顯示裝置之中的LCD係結合圖式來說明。LCD在顯示移動影像上具有高效能和高對比度的優勢並且用於筆記型電腦、桌上型電腦、電視等等。
第1圖是說明根據先前技術之用於LCD的陣列基板的剖視圖。
參考第1圖,陣列基板10包括在基板1上的複數條閘極線、以及複數條資料線15,穿過該等閘極線以定義複數個像素區域P。
一TFT T形成在接近該等閘極線與資料線15交叉部分的切換區域,共同電極21和像素電極25同樣形成在顯示區域,並且用於顯示影像。
該TFT T分別包括閘電極3、閘極絕緣層5、氧化半導體層7、以及源極11和汲極13。
蝕刻終止層9形成在源極11和汲極13與氧化半導體層7之間,並且包括半導體接觸孔9a,曝露氧化半導體層7的兩側部分的每一部分。源極11和汲極13通過各自的半導體接觸孔9a接觸氧化半導體層7各自的側部分。
第一鈍化層17形成在具有該TFT T的基板1的整個表面上,且第二鈍化層19形成在該第一鈍化層上。共同電極21形成在對應整個顯示區域的第二鈍化層19上且由透明導電材料製成。
第三鈍化層23形成在共同電極21上。第一鈍化層至第三鈍化層17、19以及23包括曝露汲極13的汲極接觸孔13a。
像素電極25形成在每個像素區域P中之第三鈍化層23上且通過汲極接觸孔13a接觸汲極13。
像素電極25包括其中的複數個條形開口OP,從而與其下的共同電極21產生邊緣電場。
上述陣列基板10係用於邊緣電場切換模式LCD。
在陣列基板10中,當沉積第一鈍化層17時,氧化半導體層7與氫氣反應,從而氫原子在氧化半導體層7中充當載體。這造成氧化半導體層7於是轉變成導體的問題。進一步而言,由於離子鍵,半導體層7具有增加氧空位生成的傾向,而這造成電子密度的增加。
尤其,當形成源極11和汲極13時,在後通道區域處之氧濃度在乾蝕刻或濕蝕刻之後顯著地減少。因此,氧化半導體層7轉變成導體,並且造成該TFT中增加漏電。
為解决以上問題,形成蝕刻終止層9使得氧化半導體層7在第一鈍化層17沉積期間不致暴露於氫氣中。然而,這樣會導致更複雜的設計和與製程和生產成本相應增加的問題。
進一步,缺陷頻率增加,從而生產效率降低。
尤其,例如源極和汲極的金屬線係利用例如銅(Cu)的低電阻金屬材料形成,以便取得具有大尺寸和高解析度的顯示裝置,以及在此情 况下,由於銅的高氧化特性導致金屬線的氧化,從而TFT發生漏電流。因此,TFT元件的可靠性降低。
因此,本發明指向一種陣列基板和一種製造該陣列基板的方法,其可以提高氧化半導體的可靠性以及調整該氧化半導體的特性來最小化劣化,藉由縮減生產製程來獲得生產簡化,防止漏電流,並且藉由防止由例如銅的材料製成的金屬線的氧化來提高TFT元件的可靠性。
本發明的附加特徵和優勢將在下面的說明書中叙述,並且部分從說明書中會是顯而易見的,或可以從本發明的實踐中得知。本發明的目的和其他優勢藉由在書面說明和申請專利範圍以及附加附圖中特別指出的結構來實現和獲得。
為達成這些目的和其他優勢,且根據本發明的目的,如在本文中具體且廣泛的說明,一種陣列基板包括一基板;該基板上的一閘電極;在閘電極上的一閘極絕緣層;在該閘極絕緣層上的氧化半導體層;在該氧化半導體層上的一源極和一汲極;在該源極和該汲極上的一矽化物層;以及在該源極和該汲極上的一第一鈍化層。
在另一態樣中,一種製造陣列基板的方法包括在一基板上形成一閘電極、一閘極絕緣層、一氧化半導體層、一源極和一汲極;將含有矽烷(SiH4)的一氣體混合物注射到該源極和該汲極上,以在該源極和該汲極上形成一矽化物層;對其上具有該矽化物層之該源極和該汲極之間的該氧化半導體層的一後通道區域執行一表面處理;以及在該源極和該汲極上形成一第一鈍化層。
1‧‧‧基板
3‧‧‧閘電極
5‧‧‧閘極絕緣層
7‧‧‧氧化半導體層
9‧‧‧終止層
9a‧‧‧半導體接觸孔
10‧‧‧陣列基板
11‧‧‧源極
13‧‧‧汲極
15‧‧‧資料線
17‧‧‧第一鈍化層
19‧‧‧第二鈍化層
21‧‧‧共同電極
23‧‧‧第三鈍化層
25‧‧‧像素電極
100‧‧‧陣列基板
101‧‧‧基板
103‧‧‧閘電極
105‧‧‧閘極絕緣層
107‧‧‧氧化半導體層
111‧‧‧源極
113‧‧‧汲極
113a‧‧‧汲極接觸孔
113b‧‧‧汲極接觸孔
113c‧‧‧汲極接觸孔
115‧‧‧資料線
117‧‧‧第一鈍化層
119‧‧‧第二鈍化層
121‧‧‧共同電極
123‧‧‧第三鈍化層
125‧‧‧像素電極
200‧‧‧矽化物層
P‧‧‧像素區域
TrA‧‧‧切換區
OP‧‧‧開口
T‧‧‧薄膜電晶體(TFT)
所含附圖係用來提供對本發明的進一步理解,並且併入以及構成本說明書的一部分,例示本發明的實施例以及與說明書一起用來解釋本發明的主旨。在附圖中:第1圖是說明根據先前技術之用於LCD的陣列基板的剖視圖; 第2圖是說明根據本發明示例性實施例之用於LCD的陣列基板的剖視圖;第3A圖至第3I圖是說明根據本發明示例性實施例之用於LCD的陣列基板的剖視圖;第4A圖和第4B圖是分別說明根據本發明的比較例子和示例性實施例之包括氧化半導體層的TFTs的傳輸特性;第5A圖說明使用其上不具有矽化物層的銅而出現金屬線氧化;以及第5B圖係說明根據本發明示例性實施例之使用銅並且於其上具有矽化物層而沒有出現金屬線氧化。
現詳細參考示例性的實施例,其中的例子將在附圖中說明。
第2圖是說明根據本發明的實施例之用於LCD的陣列基板的剖視圖。
參考第2圖,陣列基板100可以包括在基板101上彼此分開的複數條閘極線(未顯示)、以及與該複數條閘極線相交之複數條資料線115,用以定義個別的像素區域P。
一TFT T可以形成在接近該等閘極線與資料線的交叉部分的切換區TrA,並且像素電極125可以形成在一顯示區域以顯示影像。
閘電極103可以形成在切換區TrA,並且閘極絕緣層105可以形成在具有閘電極103的基板101的整個表面上。
氧化半導體層107可以形成於在閘電極103上方的閘極絕緣層105上。源極111和汲極113可以分別形成在氧化半導體層107上,並且彼此分開。
閘電極103、閘極絕緣層105、氧化半導體層107、以及源極111和汲極113在切換區TrA形成TFT T。
利用氧化半導體的TFT T具有大於使用非晶矽的TFT的幾倍至幾百倍的場效應遷移率。
例如,當氧化半導體材料含有氧化鋅、氧化錫、鎵-銦-鋅氧化物(Ga-In-Zn oxide)、以及銦錫氧化物(各具有非晶矽結構)中的至少一種或摻雜 有鋁、鎳、銅、鉭、鉬、鉿、以及鈦中至少一種時,可以具有大於非晶矽至少20倍的場效應遷移率。
進一步,即使在低溫下沉積,氧化半導體層107可具有高遷移率,從而可以增加可靠性。
本實施例較佳但不限制的是,閘電極103、閘極線、源極111和汲極113、以及資料線115中的至少一個具有一多層結構,例如,包括由鉬、鈦以及鉬鈦其中一種製成的下層、以及在該下層上由例如銅的低電阻金屬材料製成的上層的雙層結構。
在此情况下,鉬、鈦以及鉬鈦(MoTi)在例如由玻璃材料製成的基板101上具有良好的黏著力,且作用以提高銅層到基板101的耦合。
進一步,利用具有銅層的多層結構允許減少信號線的寬度,並且導線電阻的增加得以被防止,即使信號線的長度增加了。
在這方面,為了達成具有大尺寸和高解析度的LCD裝置,信號線長度的增加和寬度的縮減是需要的,這造成導線電阻的增加。因此,供給至像素區域P的電流或電壓不均勻,而且顯示品質降低。
因此,需要減少導線電阻,要做到這點,可以使用例如銅、或銀等等的低電阻金屬材料以在顯示裝置中形成金屬線。
尤其,圖案化銅的處理比圖案化銀的處理容易。同樣,銅的比電阻是鋁的比電阻的30%或更少。例如,銅具有大約2.1至2.3μΩcm的比電阻,並且鋁具有大約3.1μΩcm的比電阻,同樣,銅比鋁對突丘(hillock)而言具有較佳的容許度。
因此,因為閘電極103、閘極線、源極111和汲極113、以及線資料線115均使用低電阻的銅來形成,即使顯示裝置具有大尺寸和高解析度,信號延遲得以被防止。因此,由於電壓降,或供給至像素區域P的不均勻的電流或電壓而造成顯示品質降低的作業問題得以被防止。
進一步而言,假設導線電阻與先前技術相同,圖案化的導線的寬度可以被大幅縮減,且開口率得以增加。
為了在本發明中陳述這個問題,TFT T可以包括形成在源極111和汲極113上的矽化物層200。
因此,即使TFT T包括氧化半導體層107並且金屬線包含銅,可以避免TFT T的操作特性的降低且可以免去蝕刻終止層(第1圖的符號9)。因此,生產製程得以簡化,並且生產效率得以提高。
進一步而言,使用銅的金屬線的氧化得以防止,從而漏電流和由於該漏電流而降低可靠性得以被防止。
參考第2圖,第一鈍化層117可以形成在具有TFT T的基板101的整個表面上,並且可以由無機絕緣材料製成,例如二氧化矽(SiO2)。第二鈍化層119可以形成在第一鈍化層117上,並且可以由有機絕緣材料製成,例如光壓克力。第二鈍化層119可以具有平整表面。
共同電極121可以形成在對應於整個顯示區域的第二鈍化層119上。對應於每個切換區TrA的共同電極121的一部分可以被移除,從而可以縮減由於重叠共同電極121與源極111和汲極113的寄生電容。
第三鈍化層123可以形成在共同電極121上。第一鈍化層至第三鈍化層117、119、以及123可以分別包括暴露汲極113的汲極接觸孔113a、113b、以及113c。
像素電極125可以形成在每個像素區域P中第三鈍化層123上,並且通過汲極接觸孔113a、113b、以及113c接觸汲極113。
在每個像素區域P中的像素電極125可以包括複數個條形開口OP。根據像素電極125的這種配置,陣列基板100可以用於邊緣場切換(fringe field switching,FFS)模式LCD。
如上所述,陣列基板100可以包括利用氧化半導體層107的TFT T、以及利用低電阻銅的金屬線,從而可以免去先前技術的蝕刻終止層,並且TFT T的劣化可以避免。
因此,生產製程得以減化以及可以提高生產效率。
進一步而言,使用銅的金屬線的氧化得以防止,並且同樣可以防止由於漏電流而降低可靠性。
在此示例性實施例中,替代形成先前技術的蝕刻終止層,在沉積第一鈍化層117之前可使用氧氣在氧化半導體層107的後通道區域上執行表面處理。因此,氧氣係在由先前技術製程所減少氧氣的後通道的表面 處來增補。同樣,利用氧氣餘量將氧化半導體層107的表面轉化成絕緣材料可以將後通道區域的漏電流最小化。因此,可以防止TFT T屬性的劣化。
表面處理可以在氧氣環境下利用氧氣處理(O2)、臭氧(O3)處理、熱處理等等進行。
用於例如源極111和汲極113以及資料線115的金屬線的銅容易被氧化。因此,難以進行氧化半導體層107的表面處理。
在此,矽化物層200作用以防止用於氧化半導體層107的表面處理中源極111和汲極113被暴露於氧氣(O2)或臭氧(O3)。因此,可以防止由於金屬線氧化而造成漏電流,並且可以提高可靠性。
進一步而言,矽化物層200作用為用於源極111和汲極113中的銅的擴散阻障層。
換言之,源極111和汲極113的銅離子擴散到由二氧化矽(SiO2)製成的第一鈍化層117,並且降低了第一鈍化層117的絕緣屬性。然而,在該實施例中,矽化物層200形成在源極111和汲極113上,並且可以防止銅離子的擴散。
同樣,矽化物層200可以防止氧化。
下面說明製造用於實施例之LCD陣列基板100的方法。
第3A圖至第3I圖是說明根據本發明實施例之用於LCD的陣列基板的剖視圖。
參考第3A圖,閘電極103、閘極線(未顯示)、閘極絕緣層105、氧化半導體層107、源極111和汲極113、以及資料線115可以在透明基板101上形成。
閘電極103、閘極絕緣層105、氧化半導體層107、以及源極111和汲極113在切換區TrA形成TFT Tr。
閘電極103、閘極線、源極111和汲極113、以及資料線115可以具有一雙層結構,該一雙層結構包括鉬、鈦以及鉬鈦的第一層、以及在第一層上具有低電阻的銅的第二層。
該第一層作用以提高基板101與銅的該第二層之間的黏著性。
閘極絕緣層105可以用例如電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition,PECVED)方法形成,並且由例如二氧化矽(SiO2)或氮化矽(SiNx)的無機絕緣材料製成。
氧化半導體層107可以由每種具有非晶相結構,例如利用濺鍍方法摻雜鋁、鎳、銅、鉭、鉬、鉿、以及鈦其中一種的氧化鋅、氧化錫、鎵銦鋅氧化物、以及銦錫氧化物其中的一種製成。可以利用遮罩製程將氧化半導體層107圖案化使得具有島狀的氧化半導體層107對應於閘電極103而形成。
參考第3B圖,含有矽烷(SiH4)的氣體混合物可以被注射到源極111和汲極113上。
該氣體混合物可以是矽烷(SiH4)和氮氣(N2)的混合物,或是矽烷(SiH4)、氮氣(N2)以及氦氣(He)和氬氣(Ar)其中的一種的混合物。
當含有矽烷和氮氣的氣體混合物注射到源極111和汲極113上時,矽烷的矽擴散到源極111和汲極113的銅,使得矽化物層200在源極111和汲極113的表面形成。
矽化物層200作用以防止使用銅的源極111和汲極113在對氧化半導體層107的表面處理過程期間或當沉積由二氧化矽(SiO2)製成的第一鈍化層117時被氧化。
進一步而言,矽化物層200作用以防止銅離子擴散到二氧化矽(SiO2)的第一鈍化層117中。
藉由使用矽化物層200,蝕刻終止層不劣化TFT T的情況下可被省略,從而可以簡化生產製程,並且可以提高生成效率。
進一步而言,因為可以防止使用銅的金屬線氧化,所以在TFT中的漏電流可被防止。
然後,參考第3C圖,可對曝露源極111和汲極113之間的氧化半導體層107的後通道區域進行表面處理。該表面處理可以是氧氣電漿處理、臭氧處理、或在富氧環境中的熱處理。
例如,氧化半導體層107的後通道區域可以利用氧氣等離子體處理而被表面處理,且這種處理可以在大約10W至大約2000W的電源,和大約10標準狀態毫升/分至大約100標準狀態毫升/分的氧氣流量下進行。
在另一例子中,該後通道區域可以使用通過在臭氧環境中的紫外線照射的臭氧處理而被表面處理。在另一個例子中,該後通道區域可以使用大約攝氏100度至大約攝氏300度的熱表面處理。
通過如上所述之表面處理,可以防止氧化半導體層107當沉積第一鈍化層117時與氫氣反應且轉變成導體的問題。
進一步而言,氧化半導體層107可以防止由於離子鍵增加電子密度更易受氧空位生成影響的問題。進一步來說,當形成源極111和汲極113時,氧濃度在乾蝕刻或濕蝕刻之後的該後通道區域顯著增加,從而氧化半導體層107轉變成導體的問題可以被防止。
因此,可以防止氧化半導體層107的漏電流的惡化。
尤其,即使源極111和汲極113使用低電阻的銅,由於矽化物層200係形成在源極111和汲極113上,源極111和汲極113沒有受到氧化半導體層107的表面處理的影響。因此,可以防止源極111和汲極113的氧化。
參考第3D圖,第一鈍化層117可以利用PECVED在藉由離子化含有矽烷(SiH4)和一氧化二氮(N2O)的混合氣體和沉積該離子化氣體而形成在具有表面處理的氧化半導體層107的基板101上。然後,參考第3E圖,在第一鈍化層117可以在遮罩製程中被圖案化而形成第一汲極接觸孔113a。
在第3B圖中形成矽化物層200的製程、在第3C圖中表面處理氧化半導體層107的製程、以及在第3D圖和第3E圖中形成鈍化層的製程可以連續地在相同腔室中執行。在此情况下,在形成矽化物層200的製程中,將含有矽烷的氣體混合物注射且關閉腔室電源以生成矽化物層200。
換言之,含有矽烷的氣體混合物係在該氣體混合物沒有被離子化的狀態下被注射到源極111和汲極113上。
參考第3F圖,一有機材料,例如,光壓克力可以沉積在第一鈍化層117上以形成第二鈍化層119,並且第二鈍化層119可以使用遮罩製程 被圖案化以形成對應於第一汲極接觸孔113a且曝露汲極113的第二汲極接觸孔113b。
或者,第一汲極接觸孔113a和第二汲極接觸孔113b可以分別在形成第一鈍化層117和第二鈍化層119的方法中同時形成,然後將第一鈍化層117和第二鈍化層119圖案化。換言之,第一汲極接觸孔113a和第二汲極接觸孔113b可以在相同的遮罩製程中形成。
參考第3G圖,一透明導電材料,例如,銦錫氧化物(ITO)或銦鋅氧化物(IZO)可以沉積在第二鈍化層119上,並且使用遮罩製程來圖案化以形成共同電極121。該共同電極121可以形成在整個顯示區域上,並且具有對應於每個切換區TrA的至少一部分的開口。
參考第3H圖,一無機絕緣材料。例如氧化矽或氮化矽可以沉積在共同電極121上以形成第三鈍化層123。然後,第三鈍化層123可以在遮罩製程中圖案化以形成第三汲極接觸孔113c,對應於第一汲極接觸孔113a和第二汲極接觸孔113b,並且曝露汲極113。
參考第3I圖,一透明導電材料,例如,銦錫氧化物(ITO)或銦鋅氧化物(IZO)可以沉積在第三鈍化層123上,並且使用遮罩製程圖案化以在每個像素區域P中形成像素電極125。該像素電極125可通過第一汲極接觸孔113a至第三汲極接觸孔113c接觸汲極113,並且在每個像素區域P中包括複數個開口OP。
通過上述製程,可以製造陣列基板100。這種陣列基板100可以被使用為FFS模式LCD的一種陣列基板。
或者,具有板形狀的像素電極可以在陣列基板上的每個像素區域中形成,一共同電極可以在相對於該陣列基板的基板上形成,並且將該陣列基板與該相對的基板貼附以形成扭轉向列(twisted nematic,TN)模式LCD、電控雙折射(electrically controlled birefringence,ECB)模式LCD、或者垂直配向(vertical alignment,VA)模式LCD。
或者,條形像素電極和條形共同電極可以交替在陣列基板的每個像素區域中,且這個陣列基板可以是用於平面轉換(in plane switching,IPS)模式LCD的陣列基板。
同樣,實施例的陣列基板可以應用為用於例如OLED裝置的其他平面顯示裝置的陣列基板。
如上所述,在陣列基板100中,矽化物層200可以形成在源極111和汲極113上,而且可以對氧化半導體層107的後通道區域執行表面處理。因此,即使TFT T可以包括氧化半導體層107與使用低電阻銅層的金屬線,然而蝕刻終止層可以省略且TFT T的劣化得以被防止。
第4A圖和第4B圖係分別說明根據本發明的比較示例和實施例之包括氧化半導體層的TFTs的轉移特性的圖示。各第4A圖和第4B圖顯示汲極電流和閘極電壓的關係且汲極電壓保持在0.1V和10V。
在該比較示例中,蝕刻終止層透過製程簡化而自先前技術的陣列基板省略。因此,參考第4A圖,電壓到電流轉移曲線顯示比較的TFT不具有開關元件的特性,而是一導體。
然而,在該公開實施例中,矽化物層200可以形成在源極111和汲極113上,並且氧化半導體層107的後通道區域可以進行表面處理。在此情况下,參考第4B圖,所揭露之實施例的TFT T具有開關元件的特性。
換言之,在該揭露之實施例中,由於矽化物層200可以形成在源極111和汲極113上,並且氧化半導體層107的後通道區域可以進行表面處理,因此可以簡化生產製程,以及可以防止TFT T的劣化。進一步,可以防止使用銅的金屬線氧化,從而可以防止由於漏電流而降低可靠性。
換言之,如果矽化物層200沒有形成在源極111和汲極113上,源極111和汲極113可以藉由氧化半導體層107的表面處理而被氧化。這顯示在第5A圖中,說明使用其上不具有矽化物層之銅出現金屬線氧化。當氧化發生時,由於漏電流造成可靠性的降低。
然而,在公開實施例中,由於矽化物層200,源極111和汲極113的氧化得以被防止。這顯示在第5B圖中,說明使用其上具有矽化物層之銅而沒有出現金屬線氧化。
如上所述,當矽化物層200可以形成在源極111和汲極113上時,可以防止使用銅的源極111和汲極113的氧化。因此,可以防止由於漏電流而降低可靠性。
在不脫離本發明的精神或範圍下,於本發明之顯示裝置中所做出的各種修改和變化對本領域所屬技術人員係顯而易見的。因此,其意圖是,本發明涵蓋了本次揭露之修改和變化,只要它們落在附加的申請專利範圍及其等同物之範圍內。
100‧‧‧陣列基板
101‧‧‧基板
115‧‧‧資料線
103‧‧‧閘電極
105‧‧‧閘極絕緣層
107‧‧‧氧化半導體層
111‧‧‧源極
113‧‧‧汲極
113a‧‧‧汲極接觸孔
113b‧‧‧汲極接觸孔
113c‧‧‧汲極接觸孔
117‧‧‧第一鈍化層
119‧‧‧第二鈍化層
121‧‧‧共同電極
123‧‧‧第三鈍化層
125‧‧‧像素電極
200‧‧‧矽化物層
P‧‧‧像素區域
TrA‧‧‧切換區
OP‧‧‧開口
T‧‧‧薄膜電晶體(TFT)

Claims (15)

  1. 一種陣列基板,包括:一基板;在該基板上的一閘電極;在該閘電極上的一閘極絕緣層;在該閘極絕緣層上的一氧化半導體層;在該氧化半導體層上的一源極和一汲極;在該源極和該汲極上的一矽化物層;以及在該源極和該汲極上的一第一鈍化層。
  2. 如專利申請範圍第1項所述的陣列基板,其中該源極和該汲極的每一個具有一雙層結構,該雙層結構包括鉬、鈦、以及鉬鈦其中一種的一第一層、以及在該第一層上銅的一第二層。
  3. 如專利申請範圍第1項所述的陣列基板,進一步包括連接至該汲極的一像素電極。
  4. 如專利申請範圍第3項所述的陣列基板,進一步包括:在該第一鈍化層上的一第二鈍化層;在該第二鈍化層上的一共同電極;以及在該共同電極上的一第三鈍化層,其中該第一鈍化層至第三鈍化層包括曝露該汲極的個別汲極接觸孔,以及其中該像素電極是在該第三鈍化層上,並且包括複數個條形開口。
  5. 一種製造陣列基板的方法,包括:在一基板上形成一閘電極、一閘極絕緣層、一氧化半導體層、一源極和一汲極;將含有矽烷(SiH4)的一氣體混合物注射到該源極和該汲極上,以在該源極和該汲極上形成一矽化物層;對其上具有該矽化物層之該源極與該汲極之間的該氧化半導體層的一後通道區域執行一表面處理;以及在該源極和該汲極上形成一第一鈍化層。
  6. 如專利申請範圍第5項所述之製造陣列基板的方法,其中該氣體混合物含有氮氣(N2)、氦氣(He)、以及氬氣(Ar)。
  7. 如專利申請範圍第5項所述之製造陣列基板的方法,其中該表面處理係使用氧氣(O2)電漿處理、臭氧(O3)處理、以及在氧氣環境中的熱處理其中之一者來執行。
  8. 如專利申請範圍第7項所述之製造陣列基板的方法,其中該氧氣電漿處理係用氧氣注入來執行。
  9. 如專利申請範圍第7項所述之製造陣列基板的方法,其中該臭氧處理係用在臭氧環境中的UV輻射來執行。
  10. 如專利申請範圍第7項所述之製造陣列基板的方法,其中在氧氣環境中的該熱處理係用大約攝氏100度至大約攝氏300度的熱度執行。
  11. 如專利申請範圍第5項所述之製造陣列基板的方法,其中該第一鈍化層係使用含有矽烷(SiH4)和一氧化二氮(N2O)來形成。
  12. 如專利申請範圍第6項所述之製造陣列基板的方法,其中注射該氣體混合物、執行該表面處理、以及形成該第一鈍化層均在相同的腔室中進行,並且該氣體混合物在該氣體混合物沒有離子化的狀態下被注射到該源極和該汲極上。
  13. 如專利申請範圍第5項所述之製造陣列基板的方法,其中在形成該閘電極中,該源極和該汲極具有一雙層結構,該雙層結構包括鉬、鈦、以及鉬鈦其中一種的一第一層、以及在該第一層上銅的一第二層。
  14. 如專利申請範圍第5項所述之製造陣列基板的方法,進一步包括形成該第一鈍化層之後,形成連接至該汲極的一像素電極。
  15. 如專利申請範圍第14項所述之製造陣列基板的方法,進一步包括:在該第一鈍化層上形成一第二鈍化層;在該第二鈍化層上形成一共同電極;以及在該共同電極上形成一第三鈍化層,其中該像素電極係形成在該第三鈍化層上,包括複數個條形開口,並且通過該等第一鈍化層至第三鈍化層中之個別汲極接觸孔來接觸該汲極。
TW103134622A 2013-11-07 2014-10-03 陣列基板及其製造方法 TWI539554B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130134824A KR102169861B1 (ko) 2013-11-07 2013-11-07 어레이기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
TW201519366A true TW201519366A (zh) 2015-05-16
TWI539554B TWI539554B (zh) 2016-06-21

Family

ID=53006367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134622A TWI539554B (zh) 2013-11-07 2014-10-03 陣列基板及其製造方法

Country Status (4)

Country Link
US (1) US9337346B2 (zh)
KR (1) KR102169861B1 (zh)
CN (1) CN104637952B (zh)
TW (1) TWI539554B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2016111104A (ja) * 2014-12-03 2016-06-20 株式会社Joled 薄膜半導体基板の製造方法
CN105161494A (zh) * 2015-06-19 2015-12-16 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板
CN105140271B (zh) * 2015-07-16 2019-03-26 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制造方法及显示装置
CN105467703B (zh) * 2015-12-11 2019-08-13 厦门天马微电子有限公司 阵列基板、显示面板以及阵列基板的制造方法
CN106206612A (zh) 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板的制作方法及显示面板、显示装置
CN106371253A (zh) * 2016-08-26 2017-02-01 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及制造方法
CN107978607B (zh) * 2017-11-21 2020-04-28 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板的制作方法
US10804140B2 (en) * 2018-03-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect formation and structure
CN109461658A (zh) * 2018-10-09 2019-03-12 深圳市华星光电技术有限公司 一种薄膜晶体管的制备方法及薄膜晶体管
CN109545675B (zh) * 2018-10-26 2020-10-13 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制备方法
CN113433742B (zh) * 2021-06-17 2023-05-02 深圳市华星光电半导体显示技术有限公司 Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221039B2 (en) * 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
KR101066303B1 (ko) * 2004-09-09 2011-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP4458048B2 (ja) * 2006-02-23 2010-04-28 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP4215068B2 (ja) 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
TWI307171B (en) 2006-07-03 2009-03-01 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
TWI351765B (en) 2007-08-29 2011-11-01 Au Optronics Corp Display element and method of manufacturing the sa
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
US20140151682A1 (en) * 2010-07-15 2014-06-05 Sharp Kabushiki Kaisha Circuit board, display device, and process for production of circuit board
WO2013111533A1 (ja) * 2012-01-23 2013-08-01 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその方法により製造された薄膜トランジスタ基板
KR102008902B1 (ko) * 2012-03-05 2019-10-21 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
CN104637952B (zh) 2017-11-28
US9337346B2 (en) 2016-05-10
US20150123118A1 (en) 2015-05-07
CN104637952A (zh) 2015-05-20
KR102169861B1 (ko) 2020-10-26
KR20150053078A (ko) 2015-05-15
TWI539554B (zh) 2016-06-21

Similar Documents

Publication Publication Date Title
TWI539554B (zh) 陣列基板及其製造方法
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
US9484363B2 (en) Liquid crystal display and method of manufacturing the same
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
KR102068956B1 (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
US10288925B2 (en) Liquid crystal display device and manufacturing method thereof
US20140117359A1 (en) Array substrate and method for manufacturing the same and display device
US20160005799A1 (en) Thin film transistor, tft array substrate, manufacturing method thereof and display device
EP3188247B1 (en) Thin film transistor, display including the same, and method of fabricating the same
CN107611085B (zh) Oled背板的制作方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US11411117B2 (en) TFT device, manufacturing method thereof, and TFT array substrate
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US20080173870A1 (en) Thin film transistor substrate and method of producing the same
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
WO2014117512A1 (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
JP2006222431A (ja) 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法
US10355138B2 (en) LTPS TFT substrate and method for manufacturing the same
KR101136165B1 (ko) 박막 트랜지스터 및 그 제조 방법
US20230420462A1 (en) Array substrate, preparation method thereof, display panel and display device
CN112951924B (zh) Tft器件及其制备方法
KR20100075059A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2008098673A (ja) 薄膜トランジスタを用いた液晶表示装置
KR20140017853A (ko) 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법
WO2020172920A1 (zh) Tft基板的制作方法及tft基板