CN109461658A - 一种薄膜晶体管的制备方法及薄膜晶体管 - Google Patents
一种薄膜晶体管的制备方法及薄膜晶体管 Download PDFInfo
- Publication number
- CN109461658A CN109461658A CN201811171927.6A CN201811171927A CN109461658A CN 109461658 A CN109461658 A CN 109461658A CN 201811171927 A CN201811171927 A CN 201811171927A CN 109461658 A CN109461658 A CN 109461658A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- tft
- thin film
- film transistor
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 74
- 238000002360 preparation method Methods 0.000 title claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 95
- 229910052751 metal Inorganic materials 0.000 claims description 91
- 239000002184 metal Substances 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 51
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 25
- 238000000576 coating method Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 20
- 239000011248 coating agent Substances 0.000 claims description 19
- 238000001039 wet etching Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 239000010408 film Substances 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000004062 sedimentation Methods 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 5
- 238000003384 imaging method Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 101150097381 Mtor gene Proteins 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical group [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Abstract
本发明实施例公开了一种薄膜晶体管的制备方法及薄膜晶体管，其中，所述薄膜晶体管的制备方法包括在最后去除光刻胶之后用O2对薄膜晶体管的背沟道进行覆盖处理的步骤。本发明实施例中的薄膜晶体管的制备方法包括在最后去除光刻胶之后用O2对薄膜晶体管的背沟道进行覆盖处理的步骤，不仅可以达到良好去除光刻胶的效果，同时也避免了对薄膜晶体管背沟道电性的影响，提升了产品性能。
Description
技术领域
本发明涉及半导体材料技术领域，具体涉及一种薄膜晶体管的制备方法及薄膜晶体管。
背景技术
光刻技术是分别使用n mask技术在玻璃上实现形成薄膜晶体管(hin FilmTransistor，TFT)和氧化铟锡(Indium tin oxide，ITO)像素电极的过程。光刻技术主要应用在微电子中，它一般是对半导体进行加工，需要一个有部分透光部分不透光的掩模板，通过曝光、显影、刻蚀等技术获得和掩模板一样的图形。先在处理过后的半导体上涂上光刻胶，然后盖上掩模板进行曝光；其中透光部分光刻胶的化学成分在曝光过程中发生了变化；之后进行显影，将发生化学变化的光刻胶腐蚀掉，裸露出半导体；之后对裸露出的半导体进行刻蚀，最后把光刻胶去掉就得到了想要的图形。光刻技术在微电子中占有很大的比重，比如微电子技术的进步是通过线宽来评价的，而线宽的获得跟光刻技术有很大的关系。
在显示领域，液晶显示器(Liquid Crystal Display，LCD)、有机发光二极管(Organic Light-Emitting Diode,OLED)已取代阴极射线管(Cathode Ray Tube，CRT)显示器，而平面光源技术是新型的光源，其技术研发已经接近市场化量产水平。在平板显示与平面光源技术当中，沟道的电性是至关重要，其效果直接影响到产品的优劣。
在薄膜晶体管的制备过程中，湿法刻蚀去除光刻胶，是很早而且一直都在使用毋庸置疑的一种快捷去除光刻胶方式，在5次光刻时代广泛使用，而且无任何副作用，这是许多厂家一直使用的比较传统的去除光刻胶方式。但是，在一些4次光刻的产品设计过程中，使用湿法刻蚀去除光刻胶会影响薄膜晶体管的沟道电性，存在明显漏电流(Ioff)偏高的问题。
发明内容
本发明实施例提供一种薄膜晶体管的制备方法及薄膜晶体管，以解决目前使用湿法刻蚀去除光刻胶会影响薄膜晶体管的沟道电性，存在明显漏电流偏高的问题。
第一方面，本发明提供一种薄膜晶体管的制备方法，所述薄膜晶体管的制备方法包括在最后去除光刻胶之后用O2对薄膜晶体管的背沟道进行覆盖处理的步骤。
进一步的，在所述用O2对薄膜晶体管的背沟道进行覆盖处理之前，所述方法还包括包括：
在玻璃基板上沉积栅极金属层；
连续沉积非晶硅半导体层和源漏金属层；
在源漏金属层之上涂布光刻胶，对不需要金属的区域的源漏金属层的光刻胶进行曝光、显影和刻蚀；
对光刻胶进行灰化处理，暴露出沟道区金属，再进行刻蚀，并去除光刻胶。
进一步的，所述在玻璃基板上沉积栅极金属层，包括：
在玻璃基板上沉积栅极金属层；
涂布光刻胶并经过曝光和显影；
对栅极金属层进行湿法刻蚀，并去除栅极金属层上的光刻胶。
进一步的，所述非晶硅半导体层采用化学气相沉积CVD，所述源漏金属层采用物理气相沉积PVD成膜。
进一步的，所述连续沉积非晶硅半导体层和源漏金属层，包括：
依次沉积两层G-SiNx和三层CVD薄膜，所述三层CVD薄膜包括两层a-Si:H和一层n+a-Si:H；
通过溅射工艺进行源漏金属的沉积，形成源漏金属层。
进一步的，所述在源漏金属层之上涂布光刻胶，对不需要金属的区域的源漏金属层的光刻胶进行曝光、显影和刻蚀的步骤，包括：
在源漏金属层之上涂布光刻胶；
依次对源漏金属层上不需要金属的区域进行变暗调制GT曝光工艺、显影和第一次湿法刻蚀，去除源漏金属层上不需要金属的区域的光刻胶。
进一步的，所述对光刻胶进行灰化处理，暴露出沟道区金属，再进行刻蚀，并去除光刻胶，包括：
用第一干法刻蚀，刻蚀掉部分n+a-Si:H和a-Si:H；
对光刻胶进行灰化处理，对沟道处的光刻胶进行刻蚀，暴露出沟道区金属；
对沟道处露出的金属进行第二次湿法刻蚀；
用第二干法刻蚀，把沟道处的n+a-Si:H刻断，并去除剩余的光刻胶。
进一步的，所述用O2对薄膜晶体管的背沟道进行覆盖处理，采用30～50mtor真空度，纯O2 4000～8000sccm的环境，处理时长40～60s。
进一步的，在所述用O2对薄膜晶体管的背沟道进行覆盖处理之后，所述方法还包括：
采用等离子体增强化学气相沉积法PECVD沉积氮化硅；
依次进行光刻胶涂布工艺和刻蚀过孔工艺以及去除光刻胶工艺，形成通孔层；
通过溅射工艺沉积像素电极ITO；
在像素电极ITO纸上涂布光刻胶；
通过湿法刻蚀去掉未涂布光刻胶区域的像素电极ITO；
采用光刻胶剥离工艺，去除剩下像素电极ITO的光刻胶。
第二方面，本发明还提供一种薄膜晶体管，所述薄膜晶体管为采用如第一方面中任意一项所述的薄膜晶体管的制备方法制备的薄膜晶体管。
本发明实施例中的薄膜晶体管的制备方法包括在最后去除光刻胶之后用O2对薄膜晶体管的背沟道进行覆盖处理的步骤，不仅可以达到良好去除光刻胶的效果，同时也避免了对薄膜晶体管背沟道电性的影响，提升了产品性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供一种薄膜晶体管的制备方法的一个实施例流程示意图；
图2是本发明实施例中在源漏金属层之上涂布光刻胶的具体实施示意图；
图3是本发明实施例中去除源漏金属层上不需要金属的区域的光刻胶的具体实施示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明提供一种薄膜晶体管的制备方法及薄膜晶体管，薄膜晶体管(Thin-filmtransistor，TFT)是场效应晶体管的种类之一，大略的制作方式是在基板上沉积各种不同的薄膜，如半导体主动层、介电层和金属电极层。薄膜晶体管对显示器件的工作性能具有十分重要的作用.本发明实施例中薄膜晶体管的制备方法包括在最后去除光刻胶之后用O2对薄膜晶体管的背沟道进行覆盖处理的步骤。
本发明实施例中的薄膜晶体管的制备方法由于包括在最后去除光刻胶之后用O2对薄膜晶体管的背沟道进行覆盖处理的步骤，不仅可以达到良好去除光刻胶的效果，同时也避免了对薄膜晶体管背沟道电性的影响，提升了产品性能。
如图1所示，为本发明实施例中薄膜晶体管的制备方法的一个实施例示意图，该薄膜晶体管的制备方法具体可以包括：
S101、在玻璃基板上沉积栅极金属层。
需要说明的，本实施例中玻璃基本可以是预先进行了清洗的玻璃基本，例如清洗去除残留的颗粒、金属和有机物等。
进一步的，在玻璃基板上沉积栅极金属层的步骤具体可以包括：
(1)在玻璃基板上沉积栅极金属层；
采用GSP(Gate Sputter)工艺，即在玻璃基板上沉积一层栅极金属层，具体的，分别在玻璃基板上沉积铝钕合金(Alnd)，厚度为沉积Mo金属层，厚度为
(2)涂布光刻胶并经过曝光和显影；
然后是涂布光刻胶PR(Photo Resist)并经过曝光和显影的工艺，即GPR(GatePhoto Resist)其中，此处涂布光刻胶的厚度可以是1.5μm。
(3)对栅极金属层进行湿法刻蚀，并去除栅极金属层上的光刻胶。
接着是对栅极金属层进行湿法刻蚀，即GWE(Gate Wet Etch)工艺；刻蚀完后进行去除光刻胶的GST(Gate Strip)工艺，去除栅极金属层上的光刻胶。
S102、连续沉积非晶硅半导体层和源漏金属层。
其中，非晶硅半导体层采用化学气相沉积(Chemical Vapor Deposition，CVD)，源漏金属层采用物理气相沉积(Physical Vapor Deposition，PVD)成膜。
进一步的，连续沉积非晶硅半导体层和源漏金属层的步骤具体可以进一步包括：依次沉积两层G-SiNx和三层CVD薄膜，该三层CVD薄膜包括两层a-Si:H和一层n+a-Si:H；通过溅射工艺进行源漏金属的沉积，形成源漏金属层。即DSP(Drain Sputter)工艺，基板进入溅射设备进行源漏金属的沉积，形成源漏金属层。
其中，依次沉积G-SiNx：H，厚度为G-SiNx：L，厚度为a-Si:H，厚度为a-Si:H，厚度为n+a-Si:H，厚度为然后通过溅射工艺在n+a-Si:H层上进行源漏金属的沉积，形成源漏金属层，例如可以是Mo金属的沉积，形成源漏金属层，厚度为
S103、在源漏金属层之上涂布光刻胶，对不需要金属的区域的源漏金属层的光刻胶进行曝光、显影和刻蚀。
进一步的，在源漏金属层之上涂布光刻胶，对不需要金属的区域的源漏金属层的光刻胶进行曝光、显影和刻蚀的步骤具体可以包括：如图2所示，在源漏金属层之上涂布光刻胶PR(Photo Resist)，厚度可以为图中Glass代表基板，GATE代表栅极金属层；依次对源漏金属层上不需要金属的区域进行变暗调制(Gray Tone，GT)曝光工艺，并进行显影和第一次湿法刻蚀，即DI-PR(Drain/lsland Photo Resist)和D1WE(First DrainWetEtch)工艺过程，如图3所示，去除源漏金属层上不需要金属的区域的光刻胶。
S104、对光刻胶进行灰化处理，暴露出沟道区金属，再进行刻蚀，并去除光刻胶。
进一步的，所述对光刻胶进行灰化处理，暴露出沟道区金属，再进行刻蚀，并去除光刻胶，包括：
用第一干法刻蚀，刻蚀掉部分n+a-Si:H和a-Si:H，即I-DE(IslandDry Etch)工艺；对光刻胶进行灰化处理，对沟道处的光刻胶进行刻蚀，暴露出沟道区金属，此步骤需要精确控制，即PR-DE(Photo Resist Dry Etch)工艺，即D2-WE(Second Drain Wet Etch)工艺；对沟道处露出的金属进行第二次湿法刻蚀；用第二干法刻蚀，把沟道处的n+a-Si:H刻断，即CH-DE(Channel Dry Etch)工艺，然后去除剩余的光刻胶，采用DI-ST(Drain/lslandStrip)工艺。上述两次湿法刻蚀和两次干法刻蚀即为2W 2D工艺。
S105、用O2对薄膜晶体管的背沟道进行覆盖处理。
优选的，本发明实施例中，可以是在4次光刻技术中，2W 2D(2次湿法刻蚀和2次干法刻蚀)的最后一道干法刻蚀去除光刻胶之后加入一道制程，即用O2对背沟道进行覆盖处理。
具体的，通过干法刻蚀设备用O2对薄膜晶体管的背沟道进行覆盖处理的步骤。如下表1所示，为一次产品试验时的条件表。
表1
其中，mt表示真空度单位mtor。根据表1在O2和He气的环境下进行对薄膜晶体管的背沟道进行覆盖处理步骤，由试验结果可知，薄膜晶体管的沟道电性的问题没有明显改善。
如下表2所示，进行2次试验条件如下所示，采用O2的环境下进行对薄膜晶体管的背沟道进行覆盖处理步骤。
表2
| 动力Power | 压力pressure | 处理时长time | 试验环境 |
| 3.5K/11.5K | 50mtor | 60s | 纯N2 4000sccm |
| 5K/10K | 30mtor | 40s | 纯N2 8000sccm |
| 5K/10K | 30mor | 60s | 纯N2 8000sccm |
| 4K/8K | 30mor | 40s | 纯N2 8000sccm |
根据试验结果分析，采用O2的环境下进行对薄膜晶体管的背沟道进行覆盖处理，薄膜晶体管的沟道电性问题大幅改善。进一步的，该用O2对薄膜晶体管的背沟道进行覆盖处理的步骤，采用30～50mtor真空度，纯O2 4000～8000sccm的环境，处理时长40～60s。优选的，采用50mtor真空度，纯O2 4000的环境，处理时长60s，可以使得沟道电性问题改善最好。
进一步的，在用O2对薄膜晶体管的背沟道进行覆盖处理之后，本发明实施例中方法还可以包括：采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)沉积氮化硅SiNx，其中，SiNx是绝缘层，主要起保护作用，可防止湿气等对薄膜晶体管沟道的影响；并依次进行光刻胶涂布的CPR(Contact Photo Resist)工艺和刻蚀过孔的CDE(Contact Dry Etch)工艺以及去除光刻胶的CST(Contact Strip)工艺；最后是像素电极ITO的沉积PI-SP(Pixel Sputter)、涂布光刻胶PIPR(Pixel Photo Resist)和湿法刻蚀PIWE(Pixel Wet Etch)和光刻胶剥离PIST(Pixel Strip)。具体的，依次进行光刻胶涂布工艺和刻蚀过孔工艺以及去除光刻胶工艺，形成通孔层；通过溅射工艺沉积像素电极ITO(Indium Tin Oxides)；在像素电极ITO纸上涂布光刻胶；通过湿法刻蚀去掉未涂布光刻胶区域的像素电极ITO；采用光刻胶剥离工艺，去除剩下像素电极ITO的光刻胶。
本发明还提供一种薄膜晶体管，所述薄膜晶体管为采用如本发明实施例中描述的任意一项所述的薄膜晶体管的制备方法中制备的薄膜晶体管。
以上对本发明实施例所提供的一种薄膜晶体管的制备方法及薄膜晶体管进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法包括在最后去除光刻胶之后用O2对薄膜晶体管的背沟道进行覆盖处理的步骤。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在所述用O2对薄膜晶体管的背沟道进行覆盖处理之前，所述方法还包括包括：
在玻璃基板上沉积栅极金属层；
连续沉积非晶硅半导体层和源漏金属层；
在源漏金属层之上涂布光刻胶，对不需要金属的区域的源漏金属层的光刻胶进行曝光、显影和刻蚀；
对光刻胶进行灰化处理，暴露出沟道区金属，再进行刻蚀，并去除光刻胶。
3.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于，所述在玻璃基板上沉积栅极金属层，包括：
在玻璃基板上沉积栅极金属层；
涂布光刻胶并经过曝光和显影；
对栅极金属层进行湿法刻蚀，并去除栅极金属层上的光刻胶。
4.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于，所述非晶硅半导体层采用化学气相沉积CVD，所述源漏金属层采用物理气相沉积PVD成膜。
5.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，所述连续沉积非晶硅半导体层和源漏金属层，包括：
依次沉积两层G-SiNx和三层CVD薄膜，所述三层CVD薄膜包括两层a-Si:H和一层n+a-Si:H；
通过溅射工艺进行源漏金属的沉积，形成源漏金属层。
6.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述在源漏金属层之上涂布光刻胶，对不需要金属的区域的源漏金属层的光刻胶进行曝光、显影和刻蚀的步骤，包括：
在源漏金属层之上涂布光刻胶；
依次对源漏金属层上不需要金属的区域进行变暗调制GT曝光工艺、显影和第一次湿法刻蚀，去除源漏金属层上不需要金属的区域的光刻胶。
7.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于，所述对光刻胶进行灰化处理，暴露出沟道区金属，再进行刻蚀，并去除光刻胶，包括：
用第一干法刻蚀，刻蚀掉部分n+a-Si:H和a-Si:H；
对光刻胶进行灰化处理，对沟道处的光刻胶进行刻蚀，暴露出沟道区金属；
对沟道处露出的金属进行第二次湿法刻蚀；
用第二干法刻蚀，把沟道处的n+a-Si:H刻断，并去除剩余的光刻胶。
8.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述用O2对薄膜晶体管的背沟道进行覆盖处理，采用30～50mtor真空度，纯O24000～8000sccm的环境，处理时长40～60s。
9.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在所述用O2对薄膜晶体管的背沟道进行覆盖处理之后，所述方法还包括：
采用等离子体增强化学气相沉积法PECVD沉积氮化硅；
依次进行光刻胶涂布工艺和刻蚀过孔工艺以及去除光刻胶工艺，形成通孔层；
通过溅射工艺沉积像素电极ITO；
在像素电极ITO纸上涂布光刻胶；
通过湿法刻蚀去掉未涂布光刻胶区域的像素电极ITO；
采用光刻胶剥离工艺，去除剩下像素电极ITO的光刻胶。
10.一种薄膜晶体管，其特征在于，所述薄膜晶体管为采用如权利要求1至9中任意一项所述的薄膜晶体管的制备方法制备的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811171927.6A CN109461658A (zh) | 2018-10-09 | 2018-10-09 | 一种薄膜晶体管的制备方法及薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811171927.6A CN109461658A (zh) | 2018-10-09 | 2018-10-09 | 一种薄膜晶体管的制备方法及薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109461658A true CN109461658A (zh) | 2019-03-12 |
Family
ID=65607375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811171927.6A Pending CN109461658A (zh) | 2018-10-09 | 2018-10-09 | 一种薄膜晶体管的制备方法及薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109461658A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379819A (zh) * | 2019-06-11 | 2019-10-25 | 滁州惠科光电科技有限公司 | 一种阵列基板及其制造方法和显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060019433A1 (en) * | 2004-07-21 | 2006-01-26 | Au Optronics Corp. | Thin film transistor structure and method of fabricating the same |
| CN104637872A (zh) * | 2015-02-02 | 2015-05-20 | 昆山龙腾光电有限公司 | 氧化物半导体薄膜晶体管阵列基板的制作方法 |
| CN104637952A (zh) * | 2013-11-07 | 2015-05-20 | 乐金显示有限公司 | 阵列基板及其制造方法 |
| CN107331708A (zh) * | 2017-06-30 | 2017-11-07 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置 |
-
2018
- 2018-10-09 CN CN201811171927.6A patent/CN109461658A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060019433A1 (en) * | 2004-07-21 | 2006-01-26 | Au Optronics Corp. | Thin film transistor structure and method of fabricating the same |
| CN104637952A (zh) * | 2013-11-07 | 2015-05-20 | 乐金显示有限公司 | 阵列基板及其制造方法 |
| CN104637872A (zh) * | 2015-02-02 | 2015-05-20 | 昆山龙腾光电有限公司 | 氧化物半导体薄膜晶体管阵列基板的制作方法 |
| CN107331708A (zh) * | 2017-06-30 | 2017-11-07 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379819A (zh) * | 2019-06-11 | 2019-10-25 | 滁州惠科光电科技有限公司 | 一种阵列基板及其制造方法和显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106684037B (zh) | 优化4m制程的tft阵列制备方法 | |
| CN102023433B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN104793416B (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN104952792B (zh) | Tft基板结构的制作方法 | |
| CN104867959A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN103715137A (zh) | 阵列基板及其制造方法、显示装置 | |
| EP2993698B1 (en) | Array substrate and manufacturing method therefor, and display device comprising array substrate | |
| US9171941B2 (en) | Fabricating method of thin film transistor, fabricating method of array substrate and display device | |
| CN104617152A (zh) | 氧化物薄膜晶体管及其制作方法 | |
| KR20150004536A (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| CN102723359B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN107871753A (zh) | 阵列基板及其制备方法 | |
| WO2018126508A1 (zh) | Tft基板的制作方法 | |
| CN109065551A (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| US20160336359A1 (en) | Thin film transistor device, manufacturing method thereof, and display apparatus | |
| CN102629588B (zh) | 阵列基板的制造方法 | |
| CN108646487A (zh) | Ffs型阵列基板的制作方法及ffs型阵列基板 | |
| US9269637B2 (en) | Thin film transistor substrate | |
| CN103820784A (zh) | 刻蚀剂组合物、金属图案的形成方法和阵列基板的制法 | |
| CN107706199A (zh) | 一种薄膜晶体管阵列基板的制作方法 | |
| CN104362127A (zh) | 薄膜晶体管基板的制作方法及制造设备 | |
| CN106684038A (zh) | 用于4m制程制备tft的光罩及4m制程tft阵列制备方法 | |
| CN104377246A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN109461658A (zh) | 一种薄膜晶体管的制备方法及薄膜晶体管 | |
| CN107611084A (zh) | 一种阵列基板接触孔制备方法、阵列基板及显示器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190312 |
|
| RJ01 | Rejection of invention patent application after publication |