CN104377246A - 一种薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents
一种薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN104377246A CN104377246A CN201410524515.1A CN201410524515A CN104377246A CN 104377246 A CN104377246 A CN 104377246A CN 201410524515 A CN201410524515 A CN 201410524515A CN 104377246 A CN104377246 A CN 104377246A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- thin
- active layer
- drain electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 65
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 51
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 50
- 238000009413 insulation Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical group 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000009826 distribution Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 32
- 239000000203 mixture Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 113
- 238000000059 patterning Methods 0.000 description 21
- 239000010408 film Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000003828 vacuum filtration Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon radical species Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域，公开了一种薄膜晶体管及其制作方法、一种阵列基板和一种显示装置。所述薄膜晶体管包括有源层；位于所述有源层之上的源漏电极；以及位于所述有源层与所述源漏电极之间的石墨烯层。有源层与所述源漏电极之间具有石墨烯层，由于石墨烯层不需要通过构图工艺制作，因此能够减少制作该薄膜晶体管的构图工艺，简化制作工艺，从而降低产品的生产成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、一种阵列基板和一种显示装置。
背景技术
薄膜晶体管(Thin Film Transistor，简称TFT)是一种以沉积形成的半导体、金属和绝缘体薄膜组成的器件。包括TFT的阵列基板已经在液晶显示器(LiquidCrystal Display，简称LCD)中得到了广泛的应用。
TFT的有源层作为导电沟道，在薄膜晶体管中起着举足轻重的作用，随着手机等移动电子产品的不断发展，对TFT的有源层的要求越来越苛刻，因此，现有的薄膜晶体管中有源层常用的材质为金属氧化物与硅基类物质。
现有的制作金属氧化物有源层的薄膜晶体管的方法通常有背沟道刻蚀、刻蚀阻挡和共平面型三种。
背沟道刻蚀通常包括：通过一次构图工艺形成包括有源层4’的图形，在有源层的图形之上通过一次构图工艺形成包括源电极6a’和漏电极6b’的图形，得到的薄膜晶体管如图1所示，采用该制作方法与现有的制作有源层非晶硅的薄膜晶体管的设备匹配性好，因此能够减少设备投资，生产效率较高，成本较低，然而，在制作过程中，形成源漏电极的图形时极易对有源层造成破坏，影响有源层的电学性能。因此，为了防止形成源漏电极的图形时对有源层的破坏，可以采用刻蚀阻挡法制作，具体包括：在通过一次构图工艺形成包括源电极6a’和漏电极6b’的图形之前还包括，通过一次构图工艺形成位于有源层4’和源漏电极之间的刻蚀阻挡层8，得到的薄膜晶体管如图2所示，由此可知，采用该制作方法虽然能够防止有源层被破坏的情况发生，但是增加了一次构图工艺，造成了制作工艺复杂，产品成本较高。
发明内容
本发明的目的是提供一种薄膜晶体管及其制作方法、一种阵列基板和一种显示装置，用以简化薄膜晶体管的制作工艺，进而降低产品的生产成本。
本发明首先提供一种薄膜晶体管，所述薄膜晶体管包括
有源层；
位于所述有源层之上的源漏电极；
以及位于所述有源层与所述源漏电极之间的石墨烯层。
在本发明技术方案中，有源层的材质采用金属氧化物，由于在有源层与源漏电极之间具有石墨烯层，石墨烯的化学特性较为稳定，不易与各种化学溶剂发生反应，因此不需要通过构图工艺制作，相较于现有技术中，能够减少制作薄膜晶体管的构图工艺次数，从而简化制作工艺，降低产品的生产成本。
石墨烯层的形成方法有多种，例如可以为真空抽滤法、旋转涂覆法、喷射涂覆法、化学气相沉积法或卷轴转移方法。由于卷轴转移方法制作的单层石墨烯的均匀性高于90％，因此，本发明中石墨烯层优选采用卷轴转移层。
进一步的，在上述各个技术方案提供的薄膜晶体的基础上，该薄膜晶体管还包括：
位于衬底基板上的栅极；
位于所述栅极和所述有源层之间的栅绝缘层。
优选的，所述有源层的材质为金属氧化物。
本发明还提供一种阵列基板，所述阵列基板包括衬底基板以及位于所述衬底基板之上呈阵列分布的多个薄膜晶体管，其中至少一个所述薄膜晶体管为上述任一种薄膜晶体管。
由于阵列基板上的薄膜晶体管采用上述任一种薄膜晶体管，该薄膜晶体管的结构能够减少制作薄膜晶体管的构图工艺次数，从而简化制作工艺，降低产品的生产成本，并且位于有源层和源漏电极之间的石墨烯层还可以有效地防止有源层与源漏电极之间的粘附，并有效地防止源漏极金属向有源层的扩散，从而有效地保障有源层的电学性能，因此该阵列基板的产品质量较高且成本较低。
本发明还提供一种显示装置，包括上述任一种阵列基板。由于显示装置采用上述任一种阵列基板，因此，显示装置的质量较高且成本较低。
本发明还提供一种薄膜晶体管的制作方法，包括：
形成包括有源层的图形；
在包括有源层的图形之上依次形成石墨烯层和源漏电极金属层；
形成包括源电极和漏电极的图形；
去除源电极和漏电极的间隙区域所对应的石墨烯层。
附图说明
图1为现有的一种薄膜晶体管的结构示意图；
图2为现有的另一种薄膜晶体管的结构示意图；
图3a为本发明提供的薄膜晶体管一实施例的结构示意图；
图3b为本发明提供的薄膜晶体管一实施例形成栅极的图形之后的结构示意图；
图3c为本发明提供的薄膜晶体管一实施例形成栅绝缘层之后的结构示意图；
图3d为本发明提供的薄膜晶体管一实施例形成有源层的图形之后的结构示意图；
图3e为本发明提供的薄膜晶体管一实施例形成石墨烯层之后的结构示意图；
图3f为本发明提供的薄膜晶体管一实施例形成源漏电极金属薄膜之后的结构示意图；
图3g为本发明提供的薄膜晶体管一实施例形成源漏电极之后的结构示意图；
图3h为本发明提供的薄膜晶体管一实施例去除源电极和漏电极的间隙区域所对应的石墨烯层过程的结构示意图；
图4为本发明提供的薄膜晶体管的制作方法的一实施例的流程示意图。
附图标记：
1-衬底基板 2-栅极 3-栅绝缘层 4-有源层 5-石墨烯层
6-源漏电极金属层 6a-源电极 6b-漏电极 7-光刻胶
4’-有源层 6a’-源电极 6b’-漏电极 8-刻蚀阻挡层
具体实施方式
为了简化薄膜晶体管的制作工艺，进而降低产品的生产成本，本发明实施例提供了一种薄膜晶体管及其制作方法、一种阵列基板和一种显示装置。该技术方案中，有源层的材质为金属氧化物，有源层与所述源漏电极之间具有石墨烯层，由于石墨烯层不需要通过构图工艺制作，因此能够减少制作该薄膜晶体管的构图工艺，简化制作工艺，从而降低产品的生产成本。为使本发明的目的、技术方案和优点更加清楚，以下举具体实施例对本发明作进一步详细说明。
本发明实施例首先提供一种薄膜晶体管，如图3a所示，图3a为本发明提供的薄膜晶体管一实施例的结构示意图，薄膜晶体管包括：有源层4；位于有源层4之上的源漏电极；以及位于有源层4与源漏电极之间的石墨烯层5。
薄膜晶体管通常还包括：位于衬底基板1上的栅极2；
位于栅极2和有源层4之间的栅绝缘层3；源漏电极分为源电极6a和漏电极6b，分别位于正对栅极2位置的两侧。
衬底基板1材质可以为玻璃；栅极的材质可以为钼，具体厚厚根据薄膜晶体管的结构确定；栅绝缘层3材质可以为SiNx，栅绝缘层3的材质为SiNx，其在一定程度上能阻挡温度传递，保护衬底基板1。
在制作该实施例提供的薄膜晶体管时，由于在有源层4与源漏电极之间具有石墨烯层5，石墨烯的化学特性较为稳定，不易发生反应，因此可以通过以下制作方法制作，如图4所示：
步骤401：形成包括有源层的图形，图3d示出了形成了有源层的图形之后的薄膜晶体管的结构示意图；
步骤401中形成包括有源层的图形可以采用一次构图工艺制作完成，构图工艺通常包括基板清洗、成膜、光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工序，即沉积有源层金属氧化物薄膜，通常采用物理气相沉积方式(例如磁控溅射法)成膜，通过湿法刻蚀形成包括有源层的图形。
步骤402：在包括有源层的图形之上形成石墨烯层，图3e示出了形成石墨烯层之后的薄膜晶体管的结构示意图；
步骤402中形成石墨烯层的方法有多种，例如可以为真空抽滤法、旋转涂覆法、喷射涂覆法、化学气相沉积法或卷轴转移方法。由于卷轴转移方法制作的单层石墨烯的均匀性高于90％，因此，本发明中优选采用卷轴转移方法制作石墨烯层；
步骤403：在石墨烯层之上形成源漏电极金属层，图3f示出了形成源漏电极金属层6之后的薄膜晶体管的结构示意图；
形成源漏电极金属层同样通常采用物理气相沉积方式(例如磁控溅射法)成膜。
步骤404：形成包括源电极和漏电极的图形，参照图3g所示，图3g示出了形成源电极6a和漏电极6b的图形之后的薄膜晶体管的结构示意图；
步骤404中形成包括源电极和漏电极的图形也可以采用一次构图工艺中的光刻胶7涂覆、曝光、显影、刻蚀、光刻胶剥离等工序制作。
步骤405：去除源电极和漏电极的间隙区域所对应的石墨烯层，参照图3h所示，图3h示出了去除源电极和漏电极的间隙区域所对应的石墨烯层过程的结构示意图。
由于石墨烯的化学特性较为稳定，不易与各种化学溶剂发生反应，因此步骤405具体通过对源电极和漏电极的间隙区域所对应的石墨烯层进行氧气等离子体(如图3h中带箭头的直线示出)处理，从而去除源电极和漏电极的间隙区域所对应的石墨烯层，也就是说步骤405通过灰化工艺完成。由于该过程需要的时间极短，因此能够进一步降低在刻蚀过程中对有源层的影响，从而有效地保障有源层的电学性能。
并且，由上述制作过程可知，本发明实施例提供的薄膜晶体管，在形成源漏电极的图形的过程中，石墨烯层能够起到刻蚀保护层的作用，有效地防止在形成过程中对有源层的影响，
尤其当有源层4的材质为金属氧化物时，位于有源层和源漏电极之间的石墨烯层还可以有效地防止有源层与源漏电极之间的粘附，并有效地防止源漏极金属向有源层的扩散，从而有效地保障有源层的电学性能；更重要的是，位于有源层和源漏电极之间的石墨烯层不需要通过构图工艺制作，因此，相较于现有技术中，本发明实施例能够减少制作薄膜晶体管的构图工艺次数，从而简化制作工艺，降低产品的生产成本。
需要说明的是，金属氧化物的种类有多种，在此不做具体限定，金属氧化物可以但不限于为ITZO或者IGZO(铟镓锌氧化物)；石墨烯层的厚度具体不限，具体根据薄膜晶体管的应用环境和结构确定，例如可以为石墨烯层可以包括单层或多层石墨烯；根据薄膜晶体管的应用环境，薄膜晶体管之上还可以包括钝化层，钝化层的材质可以为SiNx。
本发明实施例还提供一种阵列基板，阵列基板包括衬底基板以及位于衬底基板之上呈阵列分布的多个薄膜晶体管，其中至少一个薄膜晶体管为上述任一种薄膜晶体管。由于阵列基板上的薄膜晶体管采用上述任一种薄膜晶体管，该薄膜晶体管的结构能够减少制作薄膜晶体管的构图工艺次数，从而简化制作工艺，降低产品的生产成本，并且位于有源层和源漏电极之间的石墨烯层还可以有效地防止有源层与源漏电极之间的粘附，并有效地防止源漏极金属向有源层的扩散，从而有效地保障有源层的电学性能，因此该阵列基板的产品质量较高且成本较低。
本发明实施例还提供一种显示装置，包括上述任一种阵列基板。由于显示装置采用上述任一种阵列基板，因此，显示装置的质量较高且成本较低。
显示装置可以为：液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
以下以本发明提供的一种优选的薄膜晶体管的制作方法的实施例来具体说明本发明薄膜晶体管的制作方法，该制作方法具体包括以下步骤：
在衬底基板1上溅射栅极金属形成栅极层，采用第一次掩模构图工艺形成包括栅极2的图形，图3b示出了形成栅极2的图形之后的薄膜晶体管的结构示意图；
在形成包括栅极2的图形的基板上形成覆盖栅极2的栅绝缘层3，具体可以采用离子增强型化学气相沉积，栅绝缘层所用材料为SiNx，SiNx具有一定的阻挡温度传递的作用，该栅绝缘层对衬底基板有保护作用，图3c示出了形成栅绝缘层3之后的薄膜晶体管的结构示意图；
在栅绝缘层上形成有源层薄膜，有源层的材质具体可以采用IGZO，采用第二次掩模构图工艺，形成包括正对栅极上方的有源层4的图形，图3d示出了形成有源层4的图形之后的薄膜晶体管的结构示意图；
在有源层4上形成覆盖有源层的石墨烯层5，图3e示出了形成石墨烯层5之后的薄膜晶体管的结构示意图；
在石墨烯层5上形成源漏金属层6，采用第三次掩模构图工艺，形成源漏电极，图3g示出了形成源漏电极之后的薄膜晶体管的结构示意图；
刻蚀去除源电极和漏电极的间隙区域所对应的石墨烯层，图3a示出了制作的薄膜晶体管的结构示意图。
可见，本发明实施例提供的薄膜晶体管可以通过上述制作方法得到，从该制作方法可知，位于有源层和源漏电极之间的石墨烯层不需要通过构图工艺制作，因此，相较于现有技术中，本发明实施例能够减少制作薄膜晶体管的构图工艺次数，从而简化制作工艺，降低产品的生产成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：
有源层；
位于所述有源层之上的源漏电极；
以及位于所述有源层与所述源漏电极之间的石墨烯层。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述石墨烯层包括卷轴转移层。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
位于衬底基板上的栅极；
位于所述栅极和所述有源层之间的栅绝缘层。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述有源层的材质为金属氧化物。
5.一种阵列基板，其特征在于，所述阵列基板包括衬底基板以及位于所述衬底基板之上呈阵列分布的多个薄膜晶体管，其中至少一个所述薄膜晶体管为如权利要求1～4任一项所述的薄膜晶体管。
6.一种显示装置，其特征在于，包括如权利要求5所述的阵列基板。
7.一种薄膜晶体管的制作方法，其特征在于，包括：
形成包括有源层的图形；
在包括有源层的图形之上依次形成石墨烯层和源漏电极金属层；
形成包括源电极和漏电极的图形；
去除源电极和漏电极的间隙区域所对应的石墨烯层。
8.如权利要求7所述的制作方法，其特征在于，所述形成石墨烯层具体通过卷轴转移法形成。
9.如权利要求7所述的制作方法，其特征在于，所述去除源电极和漏电极的间隙区域所对应的石墨烯层，具体通过灰化工艺去除源电极和漏电极的间隙区域所对应的石墨烯层。
10.如权利要求7～9任一所述的制作方法，其特征在于，在形成包括有源层的图形之前，进一步包括：
在衬底基板上形成包括栅极的图形；
在包括栅极的图形之上形成栅绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410524515.1A CN104377246A (zh) | 2014-10-08 | 2014-10-08 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410524515.1A CN104377246A (zh) | 2014-10-08 | 2014-10-08 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104377246A true CN104377246A (zh) | 2015-02-25 |
Family
ID=52556029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410524515.1A Pending CN104377246A (zh) | 2014-10-08 | 2014-10-08 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104377246A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104505405A (zh) * | 2014-12-30 | 2015-04-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| WO2017016007A1 (zh) * | 2015-07-24 | 2017-02-02 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
| CN107946316A (zh) * | 2017-11-17 | 2018-04-20 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| CN109698240A (zh) * | 2017-10-24 | 2019-04-30 | 乐金显示有限公司 | 包括二维半导体的薄膜晶体管以及包括其的显示设备 |
| US10600816B2 (en) | 2017-11-17 | 2020-03-24 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate comprising graphene conductive layer and manufacturing method of the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0338766A1 (en) * | 1988-04-20 | 1989-10-25 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating an active matrix substrate |
| CN102024852A (zh) * | 2009-09-16 | 2011-04-20 | 上海广电电子股份有限公司 | 一种氧化物薄膜晶体管及其制作方法 |
| JP2011108882A (ja) * | 2009-11-18 | 2011-06-02 | Mitsui Mining & Smelting Co Ltd | 酸化物半導体を用いた薄膜トランジスタおよびその製造方法 |
| CN102646717A (zh) * | 2012-02-29 | 2012-08-22 | 京东方科技集团股份有限公司 | 阵列基板和其制造方法以及显示装置 |
| CN102916050A (zh) * | 2011-08-04 | 2013-02-06 | 三星显示有限公司 | 薄膜晶体管和薄膜晶体管阵列面板 |
-
2014
- 2014-10-08 CN CN201410524515.1A patent/CN104377246A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0338766A1 (en) * | 1988-04-20 | 1989-10-25 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating an active matrix substrate |
| CN102024852A (zh) * | 2009-09-16 | 2011-04-20 | 上海广电电子股份有限公司 | 一种氧化物薄膜晶体管及其制作方法 |
| JP2011108882A (ja) * | 2009-11-18 | 2011-06-02 | Mitsui Mining & Smelting Co Ltd | 酸化物半導体を用いた薄膜トランジスタおよびその製造方法 |
| CN102916050A (zh) * | 2011-08-04 | 2013-02-06 | 三星显示有限公司 | 薄膜晶体管和薄膜晶体管阵列面板 |
| CN102646717A (zh) * | 2012-02-29 | 2012-08-22 | 京东方科技集团股份有限公司 | 阵列基板和其制造方法以及显示装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104505405A (zh) * | 2014-12-30 | 2015-04-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| WO2017016007A1 (zh) * | 2015-07-24 | 2017-02-02 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
| CN109698240A (zh) * | 2017-10-24 | 2019-04-30 | 乐金显示有限公司 | 包括二维半导体的薄膜晶体管以及包括其的显示设备 |
| CN109698240B (zh) * | 2017-10-24 | 2022-06-14 | 乐金显示有限公司 | 包括二维半导体的薄膜晶体管以及包括其的显示设备 |
| CN107946316A (zh) * | 2017-11-17 | 2018-04-20 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| WO2019095556A1 (zh) * | 2017-11-17 | 2019-05-23 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| US10600816B2 (en) | 2017-11-17 | 2020-03-24 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate comprising graphene conductive layer and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508808B2 (en) | Manufacturing method of thin film transistor and manufacturing method of array substrate | |
| US8728861B2 (en) | Fabrication method for ZnO thin film transistors using etch-stop layer | |
| EP2822030B1 (en) | Manufacturing method for array substrate, array substrate and display | |
| CN103579115B (zh) | 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN103441100B (zh) | 显示基板及其制造方法、显示装置 | |
| CN104377246A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US9171941B2 (en) | Fabricating method of thin film transistor, fabricating method of array substrate and display device | |
| US9704998B2 (en) | Thin film transistor and method of manufacturing the same, display substrate, and display apparatus | |
| CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
| US20200285124A1 (en) | Method of Manufacturing Via Hole, Method of Manufacturing Array Substrate, and Array Substrate | |
| CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| CN102709327A (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104409415B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN105047607A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| US20140183541A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US10529750B2 (en) | LTPS array substrate and method for producing the same | |
| US9478665B2 (en) | Thin film transistor, method of manufacturing the same, display substrate and display apparatus | |
| CN103700670A (zh) | 阵列基板及其制作方法、显示装置 | |
| US9508762B2 (en) | Array substrate, method of manufacturing array substrate and display device | |
| JP2017535961A (ja) | 薄膜トランジスタ基板の製造方法及び製造装置 | |
| CN104051472A (zh) | 一种显示装置、阵列基板及其制作方法 | |
| US9761725B2 (en) | Thin film transistor display device with zinc nitride ohmic contact layer | |
| WO2016201610A1 (zh) | 金属氧化物薄膜晶体管及制备方法、显示面板和显示器 | |
| CN108615735B (zh) | 一种阵列基板、显示装置及阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150225 |
|
| RJ01 | Rejection of invention patent application after publication |