KR20150053078A - 어레이기판 및 이의 제조방법 - Google Patents

어레이기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20150053078A
KR20150053078A KR1020130134824A KR20130134824A KR20150053078A KR 20150053078 A KR20150053078 A KR 20150053078A KR 1020130134824 A KR1020130134824 A KR 1020130134824A KR 20130134824 A KR20130134824 A KR 20130134824A KR 20150053078 A KR20150053078 A KR 20150053078A
Authority
KR
South Korea
Prior art keywords
formed
source
layer
drain electrodes
oxide semiconductor
Prior art date
Application number
KR1020130134824A
Other languages
English (en)
Inventor
염정민
김정연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130134824A priority Critical patent/KR20150053078A/ko
Publication of KR20150053078A publication Critical patent/KR20150053078A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

본 발명은 산화물 반도체층을 포함하는 액정표시장치용 어레이기판 및 이의 제조방법에 관한 것이다.
본 발명의 특징은 박막트랜지스터의 소스 및 드레인전극 상부로 실리사이드(silicide)층을 형성하고, 산화물 반도체층에 표면처리를 하는 것이다.
이를 통해, 박막트랜지스터가 산화물 반도체층을 포함하고, 금속배선들이 저저항 특성을 갖는 구리(Cu)로 이루어짐에도 박막트랜지스터의 특성 저하 없이도 에치스토퍼를 삭제할 수 있다.
이를 통해 공정을 단순화할 수 있어 공정의 효율성을 향상시킬 수 있다.
또한, 구리(Cu)로 이루어지는 금속배선의 산화 현상이 발생하는 것 또한 방지할 수 있어 누설전류와 같은 문제점에 의해 소자의 신뢰성이 저하되는 문제점이 발생하는 것 또한 방지할 수 있다.

Description

어레이기판 및 이의 제조방법{A array substrate and method of fabricating the same}

본 발명은 산화물 반도체층을 포함하는 어레이기판 및 이의 제조방법에 관한 것이다.

근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 여러 가지 다양한 평판표시장치가 개발되어 각광받고 있다.

이 같은 평판표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device : LCD), 플라즈마표시장치(Plasma Display Panel device : PDP), 전계방출표시장치(Field Emission Display device : FED), 전기발광표시장치(Electroluminescence Display device : ELD), 유기발광소자(organic light emitting diodes : OLED) 등을 들 수 있는데, 이들 평판표시장치는 박형화, 경량화, 저소비전력화의 우수한 성능을 보여 기존의 브라운관(Cathode Ray Tube : CRT)을 빠르게 대체하고 있다.

이러한 평판표시장치는 화소를 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터가 화소 별로 위치하는 어레이기판을 포함한다.

여기서, 설명의 편의를 위하여 평판표시장치 중 가장 널리 사용되고 있으며, 동화상 표시에 우수하고 높은 콘트라스트비(contrast ratio)로 인해 노트북, 모니터, TV 등의 분야에서 가장 활발하게 사용되고 있는 액정표시장치(liquid crystal display device : LCD)를 일예로 설명하도록 하겠다.

일반적인 액정표시장치의 단면도인 도 1을 참조하여 액정표시장치의 구성에 대해 보다 더 상세히 설명하도록 하겠다.

도 1은 일반적인 액정표시장치를 구성하는 어레이기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 부분에 대한 단면도이다.

도시한 바와 같이, 어레이기판(10)은 기판(1) 상에 소정간격 이격되어 평행하게 구성된 다수의 게이트배선(미도시)과 게이트배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터배선(15)을 포함한다.

이때, 각 화소영역(P)의 게이트배선(미도시)과 데이터배선(15)의 교차지점 의 스위칭영역(TrA)에는 박막트랜지스터(T)가 형성되며, 실질적으로 화상이 구현되는 표시영역에는 공통전극(21)과 화소전극(25)이 형성되어 있다.

여기서, 박막트랜지스터(thin film transistor : T)는 게이트전극(3), 게이트절연막(5), 산화물 반도체층(7), 소스 및 드레인전극(11, 13)으로 이루어진다.

이때, 소스 및 드레인전극(11, 13)과 산화물 반도체층(7) 사이에는 산화물 반도체층(7)의 양 끝단을 각각 노출시키는 반도체층 콘택홀(9a)을 갖는 에치스토퍼(9)가 구비되고 있으며, 에치스토퍼(9) 상부로 반도체층 콘택홀(9a)을 통해 산화물 반도체층(7)과 각각 접촉하는 소스 및 드레인전극(11, 13)이 형성되고 있다.

그리고, 박막트랜지스터(T)를 포함하는 기판(1)의 전면에는 제 1 보호층(17)과 이의 상부로 평탄한 표면을 갖는 제 2 보호층(19)이 형성되고 있으며, 제 2 보호층(19) 상부로 표시영역 전면에 대응하여 투명한 도전성 물질로 이루어진 공통전극(21)이 형성되고 있다.

그리고, 공통전극(21) 상부로 제 3 보호층(23)이 구비되고 있으며, 제 3 보호층(23)과 더불어 제 1 및 제 2 보호층(17, 19)에는 드레인전극(13)을 노출시키는 드레인 콘택홀(13a)이 구비되고 있다.

또한, 제 3 보호층(23) 상부로 드레인 콘택홀(13a)을 통해 드레인전극(13)과 접촉하며 각 화소영역(P)별로 화소전극(25)이 형성되고 있다.

이때, 화소전극(25)에는 각 화소영역(P) 별로 바(bar) 형태를 갖는 다수의 개구(op)가 구비되고 있다.

각 화소전극(25) 내에 이렇게 바(bar) 형태를 갖는 다수의 개구(op)가 구비됨으로서, 화소전극(25) 하부에 위치하는 공통전극(21)은 프린지 필드를 형성하게 된다.

이러한 구성을 갖는 어레이기판(10)은 프린지 필드 스위칭 모드 액정표시장치용 어레이기판(10)을 이룬다.

한편, 이러한 액정표시장치용 어레이기판(10)에서, 산화물 반도체층(7)은 보호층(17)의 증착 중에 수소(H2) 가스와의 반응에 의해서 수소원자가 반도체 박막내에서 캐리어(carrier)로 역할을 하게되어 산화물 반도체(7)가 도전체로 변하는 문제점이 존재한다. 또한, 산화물 반도체층(7)은 이온결합에 의한 산소공공(oxygen vacancy) 생성의 용이성이 커, 원하지 않는 전자 밀도의 증가를 초래하고 있다.

특히, 소스 및 드레인전극(11, 13)을 형성하는 과정에서 건식식각 또는 습식식각 후의 백 채널(back channel) 영역의 산소(O2)농도는 현저하게 저하되어 산화물 반도체층(7)의 특성이 도전체로 변하게 됨에 따라 누설(leakage) 특성 등이 열화되는 문제가 있다.

따라서, 이러한 문제를 해결하고자 산화물 반도체층(7)이 수소(H2)가스에 노출되지 않도록 하기 위하여 산화물 반도체층(7) 상부로 에치스토퍼(9)를 형성하는데, 이는 공정이 복잡해지고 가격이 상승하게 되는 단점을 야기하게 된다.

또한, 불량 발생 빈도가 높아져 공정의 효율성이 낮아지게 된다.

특히, 최근 대면적 및 고해상도를 구현하기 위해 낮은 배선저항을 갖는 구리(Cu) 등의 저항이 낮은 물질을 이용하여 금속배선을 형성하는 경우, 구리(Cu) 등으로 이루어지는 금속배선의 산화 현상을 야기할 수 있어, 누설전류(leakage current)와 같은 문제점을 발생시켜 결론적으로 소자의 신뢰성을 저하시키게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 산화물 반도체층의 신뢰성을 향상시키고 열화 문제 없이 산화물 반도체층의 소자 특성을 조절할 수 있는 박막트랜지스터를 구비한 어레이기판을 제공하고자 하는 것을 제 1 목적으로 한다.

또한, 공정을 저감시켜 공정 단순화를 구현할 수 있는 산화물 반도체층을 포함하는 박막트랜지스터를 구비한 어레이기판을 제공하는 것을 제 2 목적으로 한다.

또한, 구리(Cu) 등으로 이루어지는 금속배선의 산화 현상이 발생하는 것을 방지하여, 누설전류가 발생하거나 소자의 신뢰성이 저하되는 문제점이 발생하는 것을 방지하고자 하는 것을 제 3 목적으로 한다.

전술한 바와 같은 목적을 달성하기 위해, 본 발명은 기판과; 상기 기판 상에 형성되는 게이트전극과; 상기 게이트전극 상부에 형성되는 게이트절연막과; 상기 게이트절연막 상부에 형성되며, 산화물 반도체층과; 서로 이격되며 상기 산화물 반도체층 상부에 형성되는 소스 및 드레인전극과; 상기 소스 및 드레인전극 상부에 형성되는 실리사이드(silicide)층과; 상기 소스 및 드레인전극 상부에 형성되는 제 1 보호층을 포함하는 어레이기판을 제공한다.

이때, 상기 소스 및 드레인전극은 몰리브덴(Mo), 티타늄(Ti) 그리고 몰리티타늄(MoTi) 중 선택된 하나와 구리(Cu)로 이루어지는 이중층 구조이며, 상기 드레인전극과 연결되는 화소전극을 포함한다.

그리고, 상기 제 1 보호층 상부로 제 2 보호층이 위치하며, 상기 제 2 보호층 상부로 공통전극이 형성되며, 상기 공통전극 상부로 제 3 보호층이 위치하며, 상기 제 1 보호층 및 상기 제 2 보호층 그리고 상기 제 3 보호층은 상기 드레인전극을 노출하는 드레인콘택홀을 포함하며, 상기 화소전극은 상기 제 3 보호층 상부로 위치하며 바(bar) 형태의 다수의 개구를 갖는다.

또한, 본 발명은 a) 기판 상에 게이트전극, 게이트절연층, 산화물 반도체층 그리고 상기 산화물 반도체층 상부로 이격되어 형성되는 소스 및 드레인전극을 형성하는 단계와; b) 상기 소스 및 드레인전극 상부로 실란(SiH4)을 포함하는 혼합가스를 분사하여, 상기 소스 및 드레인전극 상부로 실리사이드(silicide)층을 형성하는 단계와; c) 상기 실리사이드층이 형성된 상기 소스 및 드레인전극의 사이영역으로 노출된 상기 산화물 반도체층의 백 채널 영역에 표면처리를 진행하는 단계와; d) 상기 소스 및 드레인전극이 형성된 상기 기판 상부로 제 1 보호층을 형성하는 단계를 포함하는 어레이기판 제조방법을 제공한다.

여기서, 상기 실란(SiH4)을 포함하는 혼합가스는 질소(N2), 헬륨(He), 아르곤(Ar) 중 선택된 하나를 포함하며, 상기 c) 단계의 상기 표면처리는 산소(O2) 플라즈마처리, 오존(O3)처리 또는 산소(O2)분위기에서의 열처리를 포함한다.

그리고, 상기 산소(O2) 플라즈마처리는 산소(O2)를 주입하여 진행하며, 상기 오존(O3)처리는 오존(O3) 분위기의 자외선을 조사하여 진행한다.

또한, 상기 산소(O2)분위기에서의 열처리는 100 ~ 300℃의 열을 가해 진행하며, 상기 제 1 보호층은 실란(SiH4) + 질소산화물(N2O) 혼합가스를 이용하여 증착한다.

그리고, 상기 b), c), d) 단계는 동일한 챔버 내에서 진행되며, 상기 b) 단계는 상기 실란(SiH4)을 포함하는 혼합가스는 이온화되지 않은 상태로 상기 소스 및 드레인전극 상부로 분사되며, 상기 a) 단계에서, 상기 소스 및 드레인전극은 몰리브덴(Mo), 티타늄(Ti) 그리고 몰리티타늄(MoTi) 중 선택된 하나와 구리(Cu)로 이루어지는 이중층 구조로 형성된다.

그리고, 상기 d) 단계 이후, 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계를 포함하며, 상기 d) 단계와 상기 e) 단계 사이에, 상기 제 1 보호층 상부로 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층 상부로 공통전극을 형성하는 단계와; 상기 공통전극 상부로 제 3 보호층을 형성하는 단계를 포함하며, 상기 화소전극은 상기 제 3 보호층 상부로 바(bar) 형태의 다수의 개구를 가지며 위치하며, 상기 제 1 내지 제 3 보호층에 형성된 드레인콘택홀을 통해 상기 드레인전극과 접촉한다.

위에 상술한 바와 같이, 본 발명에 따라 소스 및 드레인전극 상부로 실리사이드(silicide)층을 형성하고, 산화물 반도체층에 표면처리를 함으로써, 박막트랜지스터가 산화물 반도체층을 포함하고, 금속배선들이 저저항 특성을 갖는 구리(Cu)로 이루어짐에도 박막트랜지스터의 특성 저하 없이도 에치스토퍼를 삭제할 수 있는 효과가 있다.

이를 통해 공정을 단순화할 수 있어 공정의 효율성을 향상시킬 수 있는 효과가 있다.

또한, 구리(Cu)로 이루어지는 금속배선의 산화 현상이 발생하는 것 또한 방지할 수 있는 효과가 있어 누설전류와 같은 문제점에 의해 소자의 신뢰성이 저하되는 문제점이 발생하는 것 또한 방지할 수 있는 효과가 있다.

도 1은 일반적인 액정표시장치를 구성하는 어레이기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 부분에 대한 단면도.
도 2는 본 발명의 실시예에 따른 액정표시장치를 구성하는 어레이기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 부분에 대한 단면도.
도 3a ~ 3i는 본 발명의 실시예에 따른 박막트랜지스터를 포함하는 어레이기판의 하나의 화소영역 일부에 대한 제조 단계별 공정 단면도.
도 4a ~ 4b는 산화물 반도체층을 포함하는 박막트랜지스터의 트랜스퍼 특성을 나타낸 그래프.
도 5a는 구리(Cu)로 이루어지는 배선의 산화가 발생된 모습을 나타낸 사진.
도 5b는 본 발명의 실시예에 따른 실리사이드(silicide)층을 포함하는 구리(Cu)로 이루어지는 배선의 산화가 발생되지 않은 모습을 나타낸 사진.

이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.

도 2는 본 발명의 실시예에 따른 액정표시장치를 구성하는 어레이기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 부분에 대한 단면도이다.

도시한 바와 같이, 어레이기판(100)은 기판(101) 상에 소정간격 이격되어 평행하게 구성된 다수의 게이트배선(미도시)과 게이트배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터배선(115)을 포함한다.

이때, 각 화소영역(P)의 게이트배선(미도시)과 데이터배선(115)의 교차지점 근방의 스위칭영역(TrA)에는 박막트랜지스터(T)가 형성되며, 실질적으로 화상이 구현되는 표시영역에는 화소전극(125)이 형성되어 있다.

여기서, 박막트랜지스터(T)에 대해 좀더 자세히 살펴보면, 어레이기판(100)의 스위칭영역(TrA)에는 게이트전극(103)이 형성되어 있으며, 게이트전극(103) 상부로 기판(101)의 전면에 게이트절연막(105)이 형성되어 있다.

그리고, 게이트절연막(105) 상부로 산화물 반도체층(107)이 형성되어 있으며, 산화물 반도체층(107) 상부로는 게이트전극(103)에 대응하여 서로 이격하는 소스 및 드레인전극(111, 113)이 형성되어 있다.

게이트전극(103), 게이트절연막(105), 산화물 반도체층(107), 소스 및 드레인전극(111, 113)이 박막트랜지스터(T)를 이루게 된다.

여기서, 산화물 반도체층(107)을 포함하는 박막트랜지스터(T)는 비정질실리콘을 이용하여 제작된 박막트랜지스터에 비하여 전계 효과 이동도가 수 배 내지 수백 배 크다.

예를 들어, 비정질구조를 가진 Zinc oxide, Tin oxide, Ga-In-Zn oxide, In-Sn oxide 및 이들 물질에 알루미늄(Al), 니켈(Ni), 구리(Cu), 탄탈늄(Ta), 몰리브덴(Mo), 불화수소(Hf) 또는 티타늄(Ti)를 도핑한 물질로 이루어지는 산화물 반도체를 사용하면, 비정질실리콘의 전계 효과 이동도와 비교하여, 전계 이동도가 20배 이상 향상될 수 있다.

그리고, 산화물 반도체층(107)은 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있어, 신뢰성 또한 우수하다.

이때 게이트전극(103)과 게이트배선(미도시), 소스 및 드레인전극(111, 113) 그리고 데이터배선(115)은 몰리브덴(Mo), 티타늄(Ti) 또는 몰리티타늄(MoTi) 중 선택된 하나와 그 상부로 저저항 특성을 갖는 구리(Cu)로 이루어지는 이중층으로 구성된다.

여기서, 몰리브덴(Mo), 티타늄(Ti) 또는 몰리티타늄(MoTi)은 유리재질로 이루어지는 기판(101)과의 접착특성이 우수하여, 구리(Cu)와 하부의 기판(101)과의 접촉특성을 향상시키는 역할을 하도록 한다.

그리고, 몰리브덴(Mo), 티타늄(Ti) 또는 몰리티타늄(MoTi) 중 선택된 하나와 구리(Cu)를 이용하여 이중층으로 게이트전극(103), 게이트배선(미도시) 그리고 소스 및 드레인전극(111, 113)과 데이터배선(115)을 구리(Cu)로 형성함으로써, 신호배선의 폭 감소와 신호배선의 길이가 증가하더라도 배선 저항이 증가함을 방지할 수 있다.

즉, 최근에는 액정표시장치를 대면적 및 고해상도를 구현하기 위해 신호배선 폭의 감소와 신호배선 길이의 증가로 인하여 배선 저항이 급격히 증가하게 됨으로써, 배선 저항이 증가하면 전압강하로 인하여 화소영역(P)으로 인가되는 전류 또는 전압이 불균일해지는 불량이 발생되거나 화질이 저하된다.

따라서, 배선 저항을 낮추는 것이 절대적으로 요구됨에 따라, 구리(Cu), 은(Ag) 등의 저항이 낮은 물질을 이용하여 게이트배선(미도시) 등의 금속배선을 형성하는 것이다.

특히, 구리(Cu)는 은(Ag)에 비해 패터닝공정이 수월하며, 박막 상태에서의 비저항(2.1∼2.3μΩcm)이 현재 널리 사용되는 알루미늄(Al)의 비저항(3.1μΩcm) 보다 30% 이상 낮고, 알루미늄(Al)에 비해 힐록(hillock)에 대한 내성이 뛰어난 장점을 가지고 있다.

따라서, 본 발명의 실시예에 따른 박막트랜지스터(T)는 게이트전극(103), 게이트배선(미도시), 소스 및 드레인전극(111, 113) 그리고 데이터배선(115)을 저저항 특성을 갖는 구리(Cu)로 형성함에 따라, 표시소자의 대면적 고해상도화 되어도 신호배선에 의한 신호지연이 발생하는 것을 방지할 수 있어, 전압강하로 인하여 화소영역(P)으로 인가되는 전류 또는 전압이 불균일해지는 불량이 발생되거나 화질이 저하되는 문제점을 방지할 수 있다.

또한, 기존의 배선과 저항이 동일하다고 가정할 때, 배선의 폭을 현저히 줄일 수 있어, 그에 따른 개구율을 개선할 수 있다.

여기서, 본 발명의 박막트랜지스터(T)는 소스 및 드레인전극(111, 113) 상부로 실리사이드(silicide)층(200)을 형성하는 것을 특징으로 한다.

따라서 본 발명의 박막트랜지스터(T)는 산화물 반도체층(107)을 포함하고 금속배선들이 저저항 특성을 갖는 구리(Cu)로 형성함에도 박막트랜지스터(T)의 특성 저하 없이 에치스토퍼(도 1의 9)를 삭제할 수 있다. 이를 통해 공정을 단순화할 수 있어 공정의 효율성을 향상시킬 수 있다.

또한, 구리(Cu)로 이루어지는 금속배선의 산화 현상이 발생하는 것 또한 방지할 수 있어 누설전류와 같은 문제점에 의해 소자의 신뢰성이 저하되는 문제점이 발생하는 것 또한 방지할 수 있다. 이에 대해 추후 좀더 자세히 살펴보도록 하겠다.

박막트랜지스터(T)를 포함하는 기판(101)의 전면에는 산화실리콘(SiO2)으로 이루어지는 제 1 보호층(117)이 형성되어 있으며, 제 1 보호층(117) 상부로는 유기절연물질 예를들면 포토아크릴로 이루어지며 평탄한 표면을 갖는 제 2 보호층(119)이 형성된다.

제 2 보호층(119) 상부로는 표시영역 전면에 대응하여 투명한 도전성 물질로 이루어진 공통전극(121)이 형성되는데, 이때, 공통전극(121)은 각 스위칭영역(TrA)에 대응해서는 일부가 제거됨으로서 소스 및 드레인전극(111, 113)과 중첩함에 기인하는 기생용량을 저감시키는 구성을 이룰 수 있다.

그리고, 공통전극(121) 상부로 제 3 보호층(123)이 구비되고 있으며, 제 3 보호층(123)과 더불어 이의 하부에 위치하는 제 1 및 제 2 보호층(117, 119)은 각 스위칭영역(TrA)에 있어 각 드레인전극(113)을 노출시키는 드레인콘택홀(113a, 113b, 113c)을 포함한다.

또한, 제 3 보호층(123) 상부로 드레인콘택홀(113a, 113b, 113c)을 통해 드레인전극(113)과 접촉하는 화소전극(125)이 각 화소영역(P)별로 형성된다.

이때, 각 화소전극(125)에는 각 화소영역(P) 별로 바(bar) 형태를 갖는 다수의 개구(op)가 구비된다. 이러한 구성을 갖는 어레이기판(100)은 프린지 필드 스위칭 모드 액정표시장치용 어레이기판(100)을 이룬다.전술한 바와 같이, 본 발명의 어레이기판(100)은 박막트랜지스터(T)가 산화물 반도체층(107)을 포함하고, 금속배선들이 저저항 특성을 갖는 구리(Cu)로 이루어짐에도 에치스토퍼(도 1의 9)를 삭제할 수 있으며, 박막트랜지스터(T)의 특성이 저하되지 않게 된다.

이를 통해 공정을 단순화할 수 있어 공정의 효율성을 향상시킬 수 있다.

또한, 구리(Cu)로 이루어지는 금속배선의 산화 현상이 발생하는 것 또한 방지할 수 있어 누설전류와 같은 문제점에 의해 소자의 신뢰성이 저하되는 문제점이 발생하는 것 또한 방지할 수 있다.

이에 대해 좀더 자세히 살펴보면, 산화물 반도체층(107)은 제 1 보호층(117)의 증착 중에 수소(H2) 가스와의 반응에 의해서 수소(H2)원자가 반도체 박막내에서 캐리어(carrier)로 역할을 하게되어 산화물 반도체층(107)이 도전체로 변하는 문제점이 존재한다. 또한, 산화물 반도체층(107)은 이온결합에 의한 산소공공(oxygen vacancy) 생성의 용이성이 커, 원하지 않는 전자 밀도의 증가를 초래하고 있다.

특히, 소스 및 드레인전극(111, 113)을 형성하는 과정에서 건식식각 또는 습식식각 후의 백 채널(back channel) 영역의 산소(O2)농도는 현저하게 저하되어 산화물 반도체층(107)의 특성이 도전체로 변하게 됨에 따라 누설(leakage) 특성 등이 열화되는 문제가 있다.

따라서 이와 같은 문제를 해결하고자 산화물 반도체층(107)이 수소(H2)가스에 노출되지 않도록 하기 위하여 별도의 에치스토퍼(도 1의 9)를 형성하나, 이는 공정이 복잡해지고 가격이 상승하게 되는 단점을 야기하게 된다.

그러나, 본 발명의 박막트랜지스터(T)는 종래의 에치스토퍼(도 1의 9)를 형성하는 대신에, 제 1 보호층(117) 증착 전에 산소(O2)를 이용하여 산화물 반도체층(107)의 백 채널(back channel) 영역에 표면처리를 진행함으로써, 이전 공정들에 의해 감소된 백 채널 표면의 산소(O2)를 보충함과 동시에 산화물 반도체층(107)의 표면에서의 산소(O2) 과잉에 의한 절연성 물질로의 전환은 백 채널 영역의 누설을 최소화할 수 있어, 박막트랜지스터(T)의 특성이 저하되는 것을 방지할 수 있다.

표면처리는 산소(O2) 플라즈마처리, 오존(ozone : O3) 처리 또는 산소(O2)분위기에서의 열처리 등으로 이루어질 수 있다.

한편, 본 발명의 박막트랜지스터(T)는 소스 및 드레인전극(111, 113)과 데이터배선(115) 등의 금속배선이 저저항 특성을 갖는 구리(Cu)로 이루어짐에 따라, 구리(Cu)의 쉽게 산화되는 특성에 의해 산화물 반도체층(107)의 표면처리를 진행하기 어려운 실정이다.

구리(Cu)로 이루어지는 금속배선의 산화 현상이 야기될 경우 누설전류와 같은 문제점을 발생시켜 소자의 신뢰성이 저하되기 때문이다.

따라서, 본 발명의 박막트랜지스터(T)는 소스 및 드레인전극(111, 113) 상부로 실리사이드(silicide)층(200)을 형성함으로써, 산화물 반도체층(107)의 표면처리 공정에 의해 구리(Cu)로 이루어지는 소스 및 드레인전극(111, 113)이 산화되는 것을 방지할 수 있다.

즉, 실리사이드(silicide)층(200)은 소스 및 드레인전극(111, 113)이 산화물 반도체층(107)의 표면처리 공정에서 산소(O2)나 오존(O3)에 노출되는 것을 방지하는 역할을 함으로써, 산화물 반도체층(107)의 표면처리 공정에 의해 소스 및 드레인전극(111, 113)의 산화 현상이 발생하는 것을 방지할 수 있다.

이를 통해, 금속배선이 산화됨에 따라 발생하는 누설전류와 같은 문제점이 발생하는 것을 방지할 수 있으며, 소자의 신뢰성을 향상시킬 수 있게 된다.

또한, 실리사이드(silicide)층(200)은 구리(Cu)로 이루어지는 소스 및 드레인전극(111, 113)의 구리(Cu)의 확산방지막의 역할을 하게 된다.

즉, 구리(Cu)로 이루어지는 소스 및 드레인전극(111, 113)의 구리(Cu)이온은 소스 및 드레인전극(111, 113) 상부로 형성되는 산화실리콘(SiO2)으로 이루어지는 제 1 보호층(117)으로 확산되어 제 1 보호층(117)의 절연특성을 감소시키게 되는데, 본 발명과 같이 소스 및 드레인전극(111, 113) 상부로 실리사이드(silicide)층(200)을 형성함으로써 이를 방지할 수 있다.

또한, 구리(Cu)로 이루어지는 소스 및 드레인전극(111, 113)은 쉽게 산화되는 특성을 가지므로, 소스 및 드레인전극(111, 113) 상부로 형성되는 제1 보호층(117)의 산화실리콘(SiO2)의 산화막에 의해 산화될 수 있는데, 이 또한 방지할 수 있다.

즉, 본 발명의 실시예에 따른 박막트랜지스터(T)는 소스 및 드레인전극(111, 113) 상부로 실리사이드(silicide)층(200)을 형성하고, 산화물 반도체층(107)에 표면처리를 함으로써, 박막트랜지스터(T)가 산화물 반도체층(107)을 포함하고, 금속배선들이 저저항 특성을 갖는 구리(Cu)로 이루어짐에도 박막트랜지스터(T)의 특성 저하 없이도 에치스토퍼(도 1의 9)를 삭제할 수 있다.

이를 통해 공정을 단순화할 수 있어 공정의 효율성을 향상시킬 수 있다.

또한, 구리(Cu)로 이루어지는 금속배선의 산화 현상이 발생하는 것 또한 방지할 수 있어 누설전류와 같은 문제점에 의해 소자의 신뢰성이 저하되는 문제점이 발생하는 것 또한 방지할 수 있다.

이에 대해 본 발명의 액정표시장치용 어레이기판(100)의 제조방법에 대해 설명하는 과정에서 좀더 자세히 살펴보도록 하겠다.

도 3a ~ 3i는 본 발명의 실시예에 따른 박막트랜지스터를 포함하는 어레이기판의 하나의 화소영역 일부에 대한 제조 단계별 공정 단면도이다.

이때, 설명의 편의를 위하여 각 화소영역(P) 내의 박막트랜지스터(도 2의 T)가 형성될 부분을 스위칭영역(TrA)이라 정의하도록 하겠다.

우선, 도 3a에 도시한 바와 같이, 투명한 기판(101) 상에 게이트전극(103), 게이트배선(미도시), 게이트절연막(105), 산화물 반도체층(107), 소스 및 드레인전극(111, 113)과 데이터배선(115)을 형성한다.

여기서, 게이트전극(103), 게이트절연막(105), 산화물 반도체층(107), 소스 및 드레인전극(111, 113)은 박막트랜지스터(Thin film transistor : T)를 이룬다.

이때, 게이트전극(103)과 게이트배선(미도시), 소스 및 드레인전극(111, 113) 그리고 데이터배선(115)은 몰리브덴(Mo), 티타늄(Ti) 또는 몰리티타늄(MoTi)을 전면에 증착한 후, 이의 상부로 저저항 특성을 갖는 구리(Cu)를 증착하여 이중층 구조로 형성한다.

여기서, 몰리브덴(Mo), 티타늄(Ti) 또는 몰리티타늄(MoTi)은 구리(Cu)와 유리재질의 기판(101)의 접촉특성을 향상시키는 역할을 하게 된다.

게이트절연막(105)은 플라즈마 화학기상증착(plasma enhanced chemical vapour deposition : PECVD)법으로 형성하는데, 게이트절연막(105)은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어질 수 있다.

산화물 반도체층(107)은 알루미늄(Al), 니켈(Ni), 구리(Cu), 탄탈늄(Ta), 몰리브덴(Mo), 불화수소(Hf) 또는 티타늄(Ti)이 도핑된 비정질구조를 가진 Zinc oxide, Tin oxide, Ga-In-Zn oxide, In-Sn oxide를 스퍼터링(sputtering)을 통해 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 스위칭영역(TrA)에 구비된 게이트전극(103)에 대응하여 이와 중첩하도록 아일랜드 형상의 산화물 반도체층(107)을 형성한다.

다음으로 도 3b에 도시한 바와 같이, 소스 및 드레인전극(111, 113) 상부로 실란(SiH4)을 포함하는 혼합가스를 분사한다.

여기서, 혼합가스는 실란(SiH4)+ 질소(N2) 혼합가스로 이루어지거나, 질소(N2) 외에도 헬륨(He), 아르곤(Ar) 중 선택된 하나가 혼합되어 이루어질 수 있다.

이와 같이 소스 및 드레인전극(111, 113) 상부로 실란(SiH4) + 질소(N2) 혼합가스가 분사하면, 실란(SiH4)의 실리콘(Si)이 소스 및 드레인전극(111, 113)의 구리(Cu)로 확산되어, 구리(Cu)로 이루어지는 소스 및 드레인전극(111, 113)의 표면에 실리사이드(silicide)층(200)이 형성된다.

실리사이드(silicide)층(200)은 구리(Cu)로 이루어지는 소스 및 드레인전극(111, 113)이 산화물 반도체층(107)의 표면처리 공정에서나, 산화실리콘(SiO2)으로 이루어지는 제 1 보호층(117)에 의해 산화 되는 것을 방지하는 역할을 한다.

또한, 산화실리콘(SiO2)으로 이루어지는 제 1 보호층(117)으로 구리(Cu)이온이 확산되는 것을 방지하는 역할을 한다.

이를 통해, 박막트랜지스터(T)가 산화물 반도체층(107)을 포함하고, 금속배선들이 저저항 특성을 갖는 구리(Cu)로 이루어짐에도 박막트랜지스터(T)의 특성 저하 없이도 에치스토퍼(도 1의 9)를 삭제할 수 있어, 공정을 단순화할 수 있으며 공정의 효율성을 향상시킬 수 있다.

또한, 구리(Cu)로 이루어지는 금속배선의 산화 현상이 발생하는 것 또한 방지할 수 있어 누설전류와 같은 문제점에 의해 소자의 신뢰성이 저하되는 문제점이 발생하는 것 또한 방지할 수 있다.

다음으로 도 3c에 도시한 바와 같이, 실리사이드(silicide)층(200)이 형성된 소스 및 드레인전극(111, 1113) 사이로 노출된 산화물 반도체층(107)의 백 채널(back channel) 영역에 소정의 산소(O2) 플라즈마처리나 오존(O3)처리 또는 산소(O2)분위기에서의 열처리 등의 표면처리를 진행한다.

즉, 챔버(미도시) 내에서 산소(O2) 플라즈마를 발생시켜 진행하는 산소(O2) 플라즈마 처리를 통해 산화물 반도체층(107)의 백 채널 영역에 표면처리 공정을 진행할 수 있는데, 이때, 100 ~ 2000W의 파워에서 산소(O2)를 10 ~ 100sccm을 주입하여 진행할 수 있다.

또는 오존(O3) 분위기의 자외선(UV)를 조사하여 오존(O3)처리를 진행하여 표면처리 공정을 진행하거나, 또는 산소(O2)분위기에서 100 ~ 300℃의 열을 가해 표면처리를 진행할 수 있다.

이와 같이, 산화물 반도체층(107)에 표면처리를 진행함으로써, 산화물 반도체층(107)이 제 1 보호층(117)의 증착 중에 수소(H2) 가스와의 반응에 의해 수소(H2)원자가 반도체 박막내에서 캐리어로 역할을 하게 되어, 산화물 반도체층(107)이 도전체로 변하는 문제점이 발생하는 것을 방지할 수 있다.

또한, 산화물 반도체층(107)의 이온결합에 의한 산소공공 생성의 용이성에 의해 전자 밀도가 증가하는 것을 방지할 수 있으며, 소스 및 드레인전극(111, 113)을 형성하는 과정에서 건식식각 또는 습식식각 후의 백 채널(back channel) 영역의 산소(O2)농도가 현저하게 저하되어 산화물 반도체층(107)의 특성이 도전체로 변하게 되는 문제점 또한 방지할 수 있다.

이를 통해, 산화물 반도체층(107)의 누설(leakage) 특성 등이 열화되는 문제가 발생하는 것을 방지할 수 있다.

특히, 본 발명의 박막트랜지스터(T)는 소스 및 드레인전극(111, 113)이 저저항 특성을 갖는 구리(Cu)로 이루어짐에도, 소스 및 드레인전극(111, 113)이 소스 및 드레인전극(111, 113) 상부에 형성되는 실리사이드(silicide)층(200)에 의해 산화물 반도체층(107)의 표면처리에 영향을 받지 않도록 함으로써, 소스 및 드레인전극(111, 113)이 산화되는 것을 방지할 수 있는 것이다.

다음으로, 도 3d에 도시한 바와 같이 산화물 반도체층(107)의 백 채널 영역이 표면처리된 기판(101)의 전면으로, 실란(SiH4) + 질소산화물(N2O) 혼합가스를 이온화하여, 플라즈마 화학기상증착(PECVD)법을 통해 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 도 3e에 도시한 바와 같이 드레인전극(113)을 노출하는 제 1 드레인콘택홀(113a)을 포함하는 제 1 보호층(117)을 형성한다.

여기서, 도 3b의 실리사이드(silicide)층(200) 형성공정과, 도 3c의 산화물 반도체층(107)의 백 채널 표면처리 공정 그리고 도 3d와 도 3e의 제 1 보호층(117) 형성 공정은 동일한 챔버(미도시) 내에서 진행되며, 실리사이드(silicide)층(200) 형성공정에서는 챔버(미도시)내에 전원을 키지 않고 실란(SiH4)을 포함하는 혼합가스가 분사하여 실리사이드(silicide)층(200)을 성장시켜 형성한다.

즉, 실란(SiH4)을 포함하는 혼합가스는 이온화되지 않은 상태로 소스 및 드레인전극(111, 113)의 상부로 분사되는 것이다.

다음으로, 도 3f에 도시한 바와 같이 제 1 보호층(117) 상부로 기판(101)의 전면에 포토아크릴을 도포하여 유기절연막(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로서 제 1 보호층(117)의 제 1 드레인콘택홀(113a)에 대응하여 드레인전극(113)을 노출시키는 제 2 드레인콘택홀(113b)을 포함하는 제 2 보호층(119)을 형성한다.

여기서, 제 1 및 제 2 드레인콘택홀(113a, 113b)은, 기판(101) 상에 제 1 보호층(117)과 제 2 보호층(119)을 순차적으로 적층하여 형성한 후, 일괄적으로 형성할 수도 있다.

다음으로 도 3g에 도시한 바와 같이, 제 2 보호층(119) 상부로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고 이를 마스크 공정을 통해 패터닝함으로서 표시영역의 전면에 대응하여 연결된 형태를 가지며 각 스위칭영역(TrA)을 노출시키는 형태의 공통전극(121)을 형성한다.

다음으로 도 3h에 도시한 바와 같이, 공통전극(121) 상부로 무기절연물질 예를들어 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로서, 제 3 보호층(123)을 형성한다.

이후, 제 3 보호층(123)을 패터닝함으로써, 제 1 및 제 2 드레인콘택홀(113a, 113b)에 대응하여 드레인전극(113)을 노출시키는 제 3 드레인콘택홀(113c)을 형성한다.

다음으로 도 3i에 도시한 바와 같이, 제 3 보호층(123) 상부로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고 이를 마스크 공정을 진행하여 패터닝함으로서 각 화소영역(P)에 있어서는 제 1 내지 제 3 드레인콘택홀(113a, 113b, 113c)을 통해 드레인전극(113)과 접촉하며 바(bar) 형태의 다수의 개구(op)를 갖는 화소전극(125)을 형성함으로서 본 발명의 실시예에 따른 어레이기판(100)을 완성한다.

이렇게 제조되는 어레이기판(100)의 경우 프린지 필드 스위칭 모드 액정표시장치용 어레이기판(101)을 이루게 된다.

한편, 변형예로서 화소전극은 판 형태로 각 화소영역 별로 형성될 수도 있다. 이때 화소전극의 일부는 게이트배선과 중첩되어 형성되어, 스토리지 커패시터를 이루도록 구성될 수도 있다.

그리고, 각 화소영역 내에 다수의 화소전극과 공통전극이 동일 층 상에서 이격하는 형태로 구성될 경우 IPS모드로 동작하는 액정패널을 이루게 되며, 공통전극을 제외하고 판 형태의 화소전극 만이 어레이기판에 형성될 경우 이는 TN모드, ECB모드, VA모드 중 어느 하나의 모드로 동작하는 액정패널을 이루게 된다.

특히, 본 발명의 어레이기판은 액정표시장치 외에도 평판표시장치의 유기발광소자(OLED) 등의 어레이기판으로도 적용가능하다.

전술한 바와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이기판(100)은 소스 및 드레인전극(111, 113) 상부로 실리사이드(silicide)층(200)을 형성하고, 산화물 반도체층(107)의 백 채널 영역에 표면처리를 진행함으로써, 박막트랜지스터(T)가 산화물 반도체층(107)을 포함하고, 금속배선들이 저저항 특성을 갖는 구리(Cu)로 이루어짐에도 에치스토퍼(도 1의 9)를 삭제할 수 있으며, 박막트랜지스터(T)의 특성이 저하되지 않게 된다.

여기서, 도 4a ~ 4b는 산화물 반도체층(107)을 포함하는 박막트랜지스터(T)의 트랜스퍼 특성을 나타낸 그래프로써, 드레인전압을 0.1V와 10V로 유지한 상태에서 게이트전압의 변화에 따른 드레인전류를 나타내는데, 공정의 단순화를 위하여 에치스토퍼(도 1의 9)를 제거할 경우, 도 4a의 박막트랜지스터(T)의 전압-전류 특성곡선(transfer curve)을 살펴보면 박막트랜지스터(T)가 스위칭 소자의 특성을 구현하지 못하고 도체 특성을 갖게 되는 것을 확인할 수 있다.

이와 반대로, 본 발명의 실시예에 따라 소스 및 드레인전극(111, 113) 상부로 실리사이드(silicide)층(200)을 형성하고, 산화물 반도체층(107)의 백 채널 영역에 표면처리를 진행하면, 도 4b에 도시한 바와 같이 박막트랜지스터(T)가 스위칭 소자의 특성을 구현하는 것을 확인할 수 있다.

즉, 본 발명의 실시예에 따라 소스 및 드레인전극(111, 113) 상부로 실리사이드(silicide)층(200)을 형성하고, 산화물 반도체층(107)의 백 채널 영역에 표면처리를 진행함으로써, 에치스토퍼(도 1의 9)를 삭제하여 공정의 단순화를 구현하면서도 박막트랜지스터(T)의 특성이 저하되는 문제점을 방지할 수 있는 것이다.

또한, 구리(Cu)로 이루어지는 금속배선의 산화 현상이 발생하는 것 또한 방지할 수 있어 누설전류와 같은 문제점에 의해 소자의 신뢰성이 저하되는 문제점이 발생하는 것 또한 방지할 수 있다.

즉, 구리(Cu)로 이루어지는 소스 및 드레인전극(111, 113) 상부로 실리사이드(silicide)층(200)을 형성하지 않을 경우, 소스 및 드레인전극(111, 113)은 산화물 반도체층(107)의 표면처리 공정을 통해 산화가 발생하게 되는데 이는 도 5a의 실리사이드(silicide)층(200)이 형성되지 않은 구리(Cu)로 이루어지는 배선들이 산화됨을 통해 확인할 수 있다.

이와 같이, 구리(Cu)로 이루어지는 소스 및 드레인전극(111, 113)의 산화가 발생할 경우, 누설전류와 같은 문제점에 의해 소자의 신뢰성을 저하시키게 된다.

그러나, 본 발명의 실시예와 같이 구리(Cu)로 이루어지는 소스 및 드레인전극(111, 113) 상부로 실리사이드(silicide)층(200)을 형성할 경우, 산화물 반도체층(107)의 표면처리 공정을 진행함에도 소스 및 드레인전극(111, 113)의 산화가 발생하지 않게 되는데, 이는 도 5b의 실리사이드(silicide)층(200)이 상부에 형성된 구리(Cu)로 이루어지는 배선들은 산화가 발생하지 않는 것을 통해 확인할 수 있다.

따라서, 이와 같은 실리사이드(silicide)층(200)을 소스 및 드레인전극(111, 113) 상부로 형성함으로써, 구리(Cu)로 이루어지는 소스 및 드레인전극(111, 113)의 산화가 발생하는 것을 방지할 수 있어 누설전류와 같은 문제점에 의해 소자의 신뢰성이 저하되는 문제점이 발생하는 것 또한 방지할 수 있다. 본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.

100 : 어레이기판,
101 : 기판, 103 : 게이트전극, 105 : 게이트절연막, 109 : 산화물 반도체층
111, 113 : 소스 및 드레인전극(113a, 113b, 113c : 제 1 내지 제 3 드레인콘택홀), 115 : 데이터배선
117 : 제 1 보호층, 119 : 제 2 보호층, 121 : 공통전극, 123 : 제 3 보호층
125 : 화소전극

Claims (15)

  1. 기판과;
    상기 기판 상에 형성되는 게이트전극과;
    상기 게이트전극 상부에 형성되는 게이트절연막과;
    상기 게이트절연막 상부에 형성되며, 산화물 반도체층과;
    서로 이격되며 상기 산화물 반도체층 상부에 형성되는 소스 및 드레인전극과;
    상기 소스 및 드레인전극 상부에 형성되는 실리사이드(silicide)층과;
    상기 소스 및 드레인전극 상부에 형성되는 제 1 보호층
    을 포함하는 어레이기판.
  2. 제 1 항에 있어서,
    상기 소스 및 드레인전극은 몰리브덴(Mo), 티타늄(Ti) 그리고 몰리티타늄(MoTi) 중 선택된 하나와 구리(Cu)로 이루어지는 이중층 구조인 어레이기판.
  3. 제 1 항에 있어서,
    상기 드레인전극과 연결되는 화소전극을 포함하는 어레이기판.
  4. 제 3 항에 있어서,
    상기 제 1 보호층 상부로 제 2 보호층이 위치하며, 상기 제 2 보호층 상부로 공통전극이 형성되며, 상기 공통전극 상부로 제 3 보호층이 위치하며, 상기 제 1 보호층 및 상기 제 2 보호층 그리고 상기 제 3 보호층은 상기 드레인전극을 노출하는 드레인콘택홀을 포함하며, 상기 화소전극은 상기 제 3 보호층 상부로 위치하며 바(bar) 형태의 다수의 개구를 갖는 액정표시장치용 어레이기판.
  5. a) 기판 상에 게이트전극, 게이트절연층, 산화물 반도체층 그리고 상기 산화물 반도체층 상부로 이격되어 형성되는 소스 및 드레인전극을 형성하는 단계와;
    b) 상기 소스 및 드레인전극 상부로 실란(SiH4)을 포함하는 혼합가스를 분사하여, 상기 소스 및 드레인전극 상부로 실리사이드(silicide)층을 형성하는 단계와;
    c) 상기 실리사이드층이 형성된 상기 소스 및 드레인전극의 사이영역으로 노출된 상기 산화물 반도체층의 백 채널 영역에 표면처리를 진행하는 단계와;
    d) 상기 소스 및 드레인전극이 형성된 상기 기판 상부로 제 1 보호층을 형성하는 단계
    를 포함하는 어레이기판 제조방법.
  6. 제 5 항에 있어서,
    상기 실란(SiH4)을 포함하는 혼합가스는 질소(N2), 헬륨(He), 아르곤(Ar) 중 선택된 하나를 포함하는 어레이기판 제조방법.
  7. 제 5 항에 있어서,
    상기 c) 단계의 상기 표면처리는 산소(O2) 플라즈마처리, 오존(O3)처리 또는 산소(O2)분위기에서의 열처리를 포함하는 어레이기판 제조방법.
  8. 제 7 항에 있어서,
    상기 산소(O2) 플라즈마처리는 산소(O2)를 주입하여 진행하는 어레이기판 제조방법.
  9. 제 7 항에 있어서,
    상기 오존(O3)처리는 오존(O3) 분위기의 자외선을 조사하여 진행하는 어레이기판 제조방법.
  10. 제 7 항에 있어서,
    상기 산소(O2)분위기에서의 열처리는 100 ~ 300℃의 열을 가해 진행하는 어레이기판 제조방법.
  11. 제 5 항에 있어서,
    상기 제 1 보호층은 실란(SiH4) + 질소산화물(N2O) 혼합가스를 이용하여 증착하는 어레이기판 제조방법.
  12. 제 6 항에 있어서,
    상기 b), c), d) 단계는 동일한 챔버 내에서 진행되며, 상기 b) 단계는 상기 실란(SiH4)을 포함하는 혼합가스는 이온화되지 않은 상태로 상기 소스 및 드레인전극 상부로 분사되는 어레이기판 제조방법.
  13. 제 5 항에 있어서,
    상기 a) 단계에서,
    상기 소스 및 드레인전극은 몰리브덴(Mo), 티타늄(Ti) 그리고 몰리티타늄(MoTi) 중 선택된 하나와 구리(Cu)로 이루어지는 이중층 구조로 형성되는 어레이기판 제조방법.
  14. 제 5 항에 있어서,
    상기 d) 단계 이후, 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계를 포함하는 어레이기판 제조방법.
  15. 제 14 항에 있어서,
    상기 d) 단계와 상기 e) 단계 사이에,
    상기 제 1 보호층 상부로 제 2 보호층을 형성하는 단계와;
    상기 제 2 보호층 상부로 공통전극을 형성하는 단계와;
    상기 공통전극 상부로 제 3 보호층을 형성하는 단계
    를 포함하며, 상기 화소전극은 상기 제 3 보호층 상부로 바(bar) 형태의 다수의 개구를 가지며 위치하며, 상기 제 1 내지 제 3 보호층에 형성된 드레인콘택홀을 통해 상기 드레인전극과 접촉하는 어레이기판 제조방법.
KR1020130134824A 2013-11-07 2013-11-07 어레이기판 및 이의 제조방법 KR20150053078A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130134824A KR20150053078A (ko) 2013-11-07 2013-11-07 어레이기판 및 이의 제조방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020130134824A KR20150053078A (ko) 2013-11-07 2013-11-07 어레이기판 및 이의 제조방법
US14/504,048 US9337346B2 (en) 2013-11-07 2014-10-01 Array substrate and method of fabricating the same
TW103134622A TWI539554B (zh) 2013-11-07 2014-10-03 陣列基板及其製造方法
CN201410594267.8A CN104637952B (zh) 2013-11-07 2014-10-29 阵列基板及其制造方法

Publications (1)

Publication Number Publication Date
KR20150053078A true KR20150053078A (ko) 2015-05-15

Family

ID=53006367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130134824A KR20150053078A (ko) 2013-11-07 2013-11-07 어레이기판 및 이의 제조방법

Country Status (4)

Country Link
US (1) US9337346B2 (ko)
KR (1) KR20150053078A (ko)
CN (1) CN104637952B (ko)
TW (1) TWI539554B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150083693A (ko) * 2014-01-10 2015-07-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2016111104A (ja) * 2014-12-03 2016-06-20 株式会社Joled 薄膜半導体基板の製造方法
CN105161494A (zh) * 2015-06-19 2015-12-16 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板
CN105140271B (zh) * 2015-07-16 2019-03-26 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制造方法及显示装置
CN105467703B (zh) * 2015-12-11 2019-08-13 厦门天马微电子有限公司 阵列基板、显示面板以及阵列基板的制造方法
CN106206612A (zh) 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板的制作方法及显示面板、显示装置
CN106371253A (zh) * 2016-08-26 2017-02-01 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及制造方法
CN107978607B (zh) * 2017-11-21 2020-04-28 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板的制作方法
CN109545675A (zh) * 2018-10-26 2019-03-29 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221039B2 (en) * 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP4215068B2 (ja) 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
TWI307171B (en) 2006-07-03 2009-03-01 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
TWI351765B (en) 2007-08-29 2011-11-01 Au Optronics Corp Display element and method of manufacturing the sa
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
WO2012008192A1 (ja) * 2010-07-15 2012-01-19 シャープ株式会社 回路基板、表示装置、及び、回路基板の製造方法
WO2013111533A1 (ja) * 2012-01-23 2013-08-01 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその方法により製造された薄膜トランジスタ基板
KR102008902B1 (ko) * 2012-03-05 2019-10-21 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
CN104637952B (zh) 2017-11-28
TWI539554B (zh) 2016-06-21
US9337346B2 (en) 2016-05-10
TW201519366A (zh) 2015-05-16
CN104637952A (zh) 2015-05-20
US20150123118A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
US9209026B2 (en) Method of fabricating a thin-film device
US9087746B2 (en) Thin film transistor, method for manufacturing same, display device, and method for manufacturing same
US9343583B2 (en) Thin film transistor and thin film transistor array panel including the same
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
US10217774B2 (en) Thin film transistor and manufacturing method thereof, array substrate, and display device
JP6431216B2 (ja) 薄膜トランジスタ基板
US9793377B2 (en) Thin film transistor, thin film transistor array panel including the same, and manufacturing method thereof
JP5642142B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板及びそれらの製造方法
KR101447342B1 (ko) 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이
US9570621B2 (en) Display substrate, method of manufacturing the same
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
CN104733543B (zh) 薄膜晶体管阵列面板及其制造方法
KR101593443B1 (ko) 어레이 기판의 제조방법
JP5015472B2 (ja) 薄膜トランジスタ及びその製法
US9373669B2 (en) Organic light-emitting display device and method of manufacturing the same
US9391207B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
KR102089314B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP4663829B2 (ja) 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
US20120211746A1 (en) Array substrate for display device and method of fabricating the same
US8835216B2 (en) Thin-film transistor, method of fabricating the thin-film transistor, and display substrate using the thin-film transistor
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US9312146B2 (en) Manufacturing method of a thin film transistor
US7608494B2 (en) Thin film transistor array panel and a method for manufacturing the same
US9818813B2 (en) Method for producing array substrate and array substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal