KR102318054B1 - Tft 기판 및 이의 제조 방법 - Google Patents
Tft 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102318054B1 KR102318054B1 KR1020207015934A KR20207015934A KR102318054B1 KR 102318054 B1 KR102318054 B1 KR 102318054B1 KR 1020207015934 A KR1020207015934 A KR 1020207015934A KR 20207015934 A KR20207015934 A KR 20207015934A KR 102318054 B1 KR102318054 B1 KR 102318054B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- photoresist layer
- tft
- layer
- transparent conductive
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 239000010409 thin film Substances 0.000 claims abstract description 157
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 109
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 76
- 238000002161 passivation Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 17
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000004380 ashing Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 10
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 239000011733 molybdenum Substances 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims description 7
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical group O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims 1
- 229910001887 tin oxide Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004091 panning Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H01L27/3248—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 TFT 기판 및 이의 제조 방법을 제공한다. 상기 TFT 기판의 제조 방법은 우선 TFT (10) 상에 금속 박막 (2) 및 투명 도전 박막 (3)을 연속적으로 증착하고; 이어서, 투명 도전 박막 (3) 상에 포토 레지스트를 코팅하고, 하프 톤 마스크를 사용하여 포토 레지스트를 노광 및 현상하여 제 1 포토 레지스트 층 (41) 및 제 2 포토 레지스트 층 (42)을 얻고; 그 다음, 제 1 포토 레지스트 층 (41) 및 제 2 포토 레지스트 층 (42)에 의해 커버되지 않은 투명 도전 박막 (3) 및 금속 박막 (2)을 에칭하고; 이어서, 제 1 포토 레지스트 층 (41) 및 제 2 포토 레지스트 층 (42)을 애싱하여 제 2 포토 레지스트 층 (42)을 제거하고; 이어서, 노출된 투명 도전 박막 (3)을 에칭하여 나머지 제 1 포토 레지스트 층 (41)에 의해 커버되지 않은 금속 박막 (2)을 노출시키며; 이어서, 노출된 금속 박막 (2)을 산화시켜 패시베이션 층 (20)으로서 절연성 금속 산화막을 형성하고; 마지막으로, 나머지 제 1 포토 레지스트 층 (41)을 스트리핑하여, 나머지 제 1 포토 레지스트 층 (41)에 의해 커버된 금속 박막 (2) 및 투명 도전 박막 (3)을 픽셀 전극 (30)으로서 노출시킨다. 상기 TFT 기판의 제조 방법은 마스크의 수를 줄이고, 제조 비용을 절감할 수 있다.
Description
본 발명은 디스플레이 기술 분야, 특히 TFT 기판 및 이의 제조 방법에 관한 것이다.
평면 디스플레이 장치는 얇은 몸체, 절전, 방사선 없음 등과 같은 많은 장점을 가지며 널리 사용되고 있다. 기존의 평면 디스플레이 장치는 주로 액정 디스플레이(Liquid Crystal Display, LCD) 및 유기 전계 발광 디스플레이 (Organic Light Emitting Display, OLED)를 포함한다.
기존 시장에서 대부분의 액정 디스플레이는 하우징, 하우징 내에 배치 된 액정 패널, 및 하우징 내에 배치 된 백라이트 모듈(Backlight Module)을 포함하는 백라이트 타입 액정 디스플레이이다. 액정 패널의 구조는 컬러 필터 (Color Filter，CF) 기판, 박막 트랜지스터 어레이 기판 (Thin Film Transistor Array Substrate，TFT Array Substrate, 간단히 TFT 기판) 및 두 기판 사이에 배치 된 액정층 (Liquid Crystal Layer)으로 구성된다. 그 작동 원리는 두 기판에 구동 전압을 인가함으로써 액정층의 액정 분자의 회전을 제어하고, 백라이트 모듈의 광을 굴절시켜 화면을 생성하는 것이다.
유기 전계 발광 디스플레이는 또한 TFT 기판을 필요로 하며, 스위칭부재 및 구동부재로서 TFT를 사용하고, TFT 기판 상에 어레이로 배열된 픽셀 구조를 제조한다.
산화물 반도체(예를 들어 인듐갈륨아연산화물 (Indium Gallium Zinc Oxide，IGZO))를 TFT의 채널층으로 사용하는 기술은 현재 인기 있는 기술이다. 산화물 반도체는 더 높은 캐리어 이동성을 가지며, 이는 픽셀 전극에 대한 TFT의 충전 및 방전 속도를 크게 증가시키고 더 빠른 재생률을 달성 할 수 있다. 또한, 산화물 반도체는 비정질 실리콘 공정과 높은 호환성을 가지므로 산화물 반도체는 점차 LCD 및 OLED에서 TFT의 채널층에 선택되는 재료가 되었다.
TFT 기판에서, 각각의 절연층 (예를 들어, 게이트 절연층, 패시베이션 층 등)의 재료는 일반적으로 실리콘 산화물 (SiOx) 및 실리콘 질화물 (SiNx)의 적층 구조를 채택하고, 실리콘 산화물 (SiOx)의 에칭에 사용되는 가스는 일반적으로 테트라 플루오로 메탄 (CF4)이며, 이러한 종류의 가스는 금속 (예를 들어, 구리(Cu)) 표면에 화합물을 쉽게 형성하여 금속 표면의 전기적 접촉 특성에 영향을 미친다. 이 문제를 해결하기 위해, TFT 기판을 제조 할 때, TFT 게이트에 필요한 비아 홀 및 TFT 소스/드레인 전극에 필요한 비아 홀은 일반적으로 개별적으로 에칭된다. 즉, 게이트 절연층과 패시베이션 층을 개별적으로 파는 것이다. 그런 다음, 패시베이션 층 상에 픽셀 전극을 형성하기 위해, 마스크는 게이트 절연층을 파기 위해 사용되고, 다른 마스크는 패시베이션 층을 파기 위해 사용되고, 또 다른 마스크는 패터닝 된 픽셀 전극을 형성하기 위해 사용된다. TFT 기판의 전체 제조 공정은 많은 수의 마스크를 필요로하고 제조 비용이 높다는 것을 알 수 있다.
본 발명의 목적은 제조 공정에 필요한 마스크의 수를 줄이고, 제조 비용을 절감하며, 생산성을 증가시킬 수 있는 TFT 기판의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 제조 비용이 낮고 생산성이 높은 TFT 기판을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 우선 TFT 기판의 제조 방법을 제공한다. 상기 TFT 기판의 제조 방법은 다음의 단계를 포함한다.
단계 S1: 베이스 기판을 제공하고, 상기 베이스 기판 상에 어레이로 배열된 TFT를 제조하는 단계;
단계 S2: 모든 TFT 상에 한 층의 금속 박막 및 한 층의 투명 도전 박막을 연속적으로 증착하는 단계;
단계 S3: 상기 투명 도전 박막 상에 포토 레지스트를 코팅하고, 하프 톤 마스크를 사용하여 포토 레지스트를 노광 및 현상하고, 상기 포토 레지스트를 패터닝하여 제 1 포토 레지스트 층 및 제 2 포토 레지스트 층을 얻는 단계; 상기 제 1 포토 레지스트 층의 두께는 상기 제 2 포토 레지스트 층의 두께보다 크고,
상기 제 1 포토 레지스트 층의 패턴은 형성될 픽셀 전극의 패턴과 일치하고, 소스 전극으로부터 떨어져있는 상기 TFT의 드레인 전극의 일부는 상기 제 1 포토 레지스트 층에 의해 커버되고, 상기 TFT의 드레인 전극의 나머지 부분, 소스 전극, 및 채널층은 상기 제 2 포토 레지스트 층에 의해 커버되고,
단계 S4: 제 1 포토 레지스트 층 및 제 2 포토 레지스트 층에 의해 커버되지 않은 투명 도전 박막 및 금속 박막을 에칭하는 단계;
단계 S5: 제 1 포토 레지스트 층 및 제 2 포토 레지스트 층을 애싱하여 제 2 포토 레지스트 층을 제거하면서 제 1 포토 레지스트 층의 두께를 감소시키는 단계;
단계 S6: 노출된 투명 도전 박막을 에칭하여 나머지 제 1 포토 레지스트 층에 의해 커버되지 않은 금속 박막을 노출시키는 단계;
단계 S7: 상기 노출된 금속 박막을 산화 처리하여 절연 금속 산화물 박막을 패시베이션 층으로서 형성하는 단계;
단계 S8: 나머지 제 1 포토 레지스트 층을 스트리핑하여, 나머지 제 1 포토 레지스트 층에 의해 커버된 금속 박막 및 투명 도전 박막을 픽셀 전극으로서 노출시키는 단계;
상기 픽셀 전극은 소스 전극으로부터 떨어져있는 상기 TFT의 드레인 전극의 일부와 접촉한다.
상기 금속 박막의 재료는 알루미늄, 몰리브데넘 또는 티타늄이고, 상기 단계 S7에서 형성된 금속 산화물 박막은 산화 알루미늄 박막, 산화 몰리브데넘 박막 또는 산화 티타늄 박막이다.
상기 투명 도전 박막의 재료는 인듐 주석 산화물이다.
상기 금속 박막의 두께는 50 nm 미만이다.
상기 TFT는 산화물 반도체 TFT이다.
상기 단계 S7에서 산소 플라즈마를 사용하여 상기 노출된 금속 박막을 산화 처리한다.
본 발명은 또한 TFT 기판을 제공하고, 상기 TFT 기판은 베이스 기판, 상기 베이스 기판 상에 어레이로 배열된 TFT, 및 상기 TFT 상에 배치 된 패시베이션 층 및 픽셀 전극을 포함한다.
상기 픽셀 전극은 금속 박막 및 상기 금속 박막 상에 적층 된 투명 도전 박막을 포함하고, 상기 픽셀 전극에서 금속 박막은 소스 전극으로부터 떨어져있는 상기 TFT의 드레인 전극의 일부와 접촉한다.
상기 패시베이션 층은 상기 TFT의 드레인 전극의 나머지 부분, 소스 전극 및 채널층을 커버하고, 상기 패시베이션 층은 픽셀 전극에서의 금속 박막과 일체인 절연 금속 산화물 박막이다.
상기 픽셀 전극에서 금속 박막의 재료는 알루미늄, 몰리브데넘 또는 티타늄이고, 상기 패시베이션 층은 산화 알루미늄 박막, 산화 몰리브데넘 박막 또는 산화 티타늄 박막이고, 상기 픽셀 전극에서 투명 도전 박막의 재료는 인듐 주석 산화물이다.
상기 픽셀 전극에서 금속 박막의 두께는 50 nm 미만이다.
상기 TFT는 산화물 반도체 TFT이다.
본 발명은 또한 TFT 기판의 제조 방법을 제공한다. 상기 TFT 기판의 제조 방법은 다음의 단계를 포함한다.
단계 S1: 베이스 기판을 제공하고, 상기 베이스 기판 상에 어레이로 배열된 TFT를 제조하는 단계;
단계 S2: 모든 TFT 상에 한 층의 금속 박막 및 한 층의 투명 도전 박막을 연속적으로 증착하는 단계;
단계 S3: 상기 투명 도전 박막 상에 포토 레지스트를 코팅하고, 하프 톤 마스크를 사용하여 포토 레지스트를 노광 및 현상하고, 상기 포토 레지스트를 패터닝하여 제 1 포토 레지스트 층 및 제 2 포토 레지스트 층을 얻는 단계; 제 1 포토 레지스트 층의 두께는 제 2 포토 레지스트 층의 두께보다 크고,
상기 제 1 포토 레지스트 층의 패턴은 형성될 픽셀 전극의 패턴과 일치하고, 소스 전극으로부터 떨어져있는 상기 TFT의 드레인 전극의 일부는 상기 제 1 포토 레지스트 층에 의해 커버되고, 상기 TFT의 드레인 전극의 나머지 부분, 소스 전극, 및 채널층은 상기 제 2 포토 레지스트 층에 의해 커버되고,
단계 S4: 제 1 포토 레지스트 층 및 제 2 포토 레지스트 층에 의해 커버되지 않은 투명 도전 박막 및 금속 박막을 에칭하는 단계;
단계 S5: 제 1 포토 레지스트 층 및 제 2 포토 레지스트 층을 애싱하여 제 2 포토 레지스트 층을 제거하면서 제 1 포토 레지스트 층의 두께를 감소시키는 단계;
단계 S6: 노출된 투명 도전 박막을 에칭하여 나머지 제 1 포토 레지스트 층에 의해 커버되지 않은 금속 박막을 노출시키는 단계;
단계 S7: 상기 노출된 금속 박막을 산화 처리하여 절연 금속 산화물 박막을 패시베이션 층으로서 형성하는 단계;
단계 S8: 나머지 제 1 포토 레지스트 층을 스트리핑하여, 나머지 제 1 포토 레지스트 층에 의해 커버된 금속 박막 및 투명 도전 박막을 픽셀 전극으로서 노출시키는 단계;
상기 픽셀 전극은 소스 전극으로부터 떨어져있는 상기 TFT의 드레인 전극의 일부와 접촉한다.
여기서, 상기 금속 박막의 재료는 알루미늄, 몰리브데넘 또는 티타늄이고, 상기 단계 S7에서 형성된 금속 산화물 박막은 산화 알루미늄 박막, 산화 몰리브데넘 박막 또는 산화 티타늄 박막이다.
여기서, 상기 투명 도전 박막의 재료는 인듐 주석 산화물이다.
여기서, 상기 금속 박막의 두께는 50 nm 미만이다.
여기서, 상기 TFT는 산화물 반도체 TFT이다.
여기서, 상기 단계 S7에서 산소 플라즈마를 사용하여 상기 노출된 금속 박막을 산화 처리한다.
본 발명의 효과는 다음과 같다. 본 발명에 의해 제공되는 TFT 기판의 제조 방법은 하프 톤 마스크를 사용하여 패시베이션 층 및 픽셀 전극을 제조할 수 있고, 이는 선행 기술과 비교하여 제조 공정에 필요한 마스크의 수를 감소 시켜서 제조 비용을 절감하고 제조 공정을 줄이며 생산성을 향상시킬 수 있다. 본 발명에 의해 제공되는 TFT 기판은, 금속 박막 및 상기 금속 박막 상에 적층 된 투명 도전 박막으로 픽셀 전극을 구성하고, 또한 패시베이션 층은 픽셀 전극에서의 금속 박막과 일체인 절연 금속 산화물 박막이며, 상술한 TFT 기판의 제조 방법에 의해 제조 될 수 있다. 따라서 제조 비용이 저렴하고 생산성이 높다.
본 발명의 특징 및 기술적 내용을 이해하기 위해, 이하의 본 발명의 상세한 설명 및 도면을 참조 하시되, 도면은 단지 참조 및 설명을 위해 제공된 것으로, 본 발명을 제한하려는 것은 아니다.
도면에서,
도 1은 본 발명의 TFT 기판의 제조 방법의 흐름도이다.
도 2는 본 발명의 TFT 기판의 제조 방법의 단계 S1의 개략도이다.
도 3은 본 발명의 TFT 기판의 제조 방법의 단계 S2의 개략도이다.
도 4는 본 발명의 TFT 기판의 제조 방법의 단계 S3의 개략도이다.
도 5는 본 발명의 TFT 기판의 제조 방법의 단계 S4의 개략도이다.
도 6은 본 발명의 TFT 기판의 제조 방법의 단계 S5의 개략도이다.
도 7은 본 발명의 TFT 기판의 제조 방법의 단계 S6의 개략도이다.
도 8은 본 발명의 TFT 기판의 제조 방법의 단계 S7의 개략도이다.
도 9는 본 발명의 TFT 기판의 제조 방법의 단계 S8의 개략도 및 본 발명의 TFT 기판의 개략적인 구조도이다.
도면에서,
도 1은 본 발명의 TFT 기판의 제조 방법의 흐름도이다.
도 2는 본 발명의 TFT 기판의 제조 방법의 단계 S1의 개략도이다.
도 3은 본 발명의 TFT 기판의 제조 방법의 단계 S2의 개략도이다.
도 4는 본 발명의 TFT 기판의 제조 방법의 단계 S3의 개략도이다.
도 5는 본 발명의 TFT 기판의 제조 방법의 단계 S4의 개략도이다.
도 6은 본 발명의 TFT 기판의 제조 방법의 단계 S5의 개략도이다.
도 7은 본 발명의 TFT 기판의 제조 방법의 단계 S6의 개략도이다.
도 8은 본 발명의 TFT 기판의 제조 방법의 단계 S7의 개략도이다.
도 9는 본 발명의 TFT 기판의 제조 방법의 단계 S8의 개략도 및 본 발명의 TFT 기판의 개략적인 구조도이다.
본 발명의 기술적 수단 및 그 효과를 더욱 상세하게 설명하기 위해, 본 발명의 바람직한 실시 예 및 첨부 도면을 참조하여 이하에 상세하게 설명한다.
도 1을 참조하면, 본 발명은 우선 다음 단계를 포함하는 TFT 기판의 제조 방법을 제공한다.
단계 S1: 도2를 참조하면, 베이스 기판(1)을 제공하고, 상기 베이스 기판(1) 상에 어레이로 배열된 TFT(10)를 제조하는 단계;
구체적으로,
상기 베이스 기판(1)은 유리 기판인 것이 바람직하다.
상기 TFT (10)의 구조는 한정되지 않으며, 백 채널 식각 (BCE) 형 TFT 또는 식각 정지층 (ESL) 형 TFT 일 수 있다. BCE 형 TFT를 예로 들어, 도 2에 도시 된 바와 같이, 상기 TFT (10)는 베이스 기판 (1) 상에 제공된 게이트 (104), 상기 게이트 (104) 및 베이스 기판 (1)을 커버하는 게이트 절연층 (105), 상기 게이트 (104) 위에 게이트 절연층 (105) 상에 제공된 채널층(103), 및 게이트 절연층 (105) 상에 제공되고 채널층(13)의 양측과 각각 접촉하는 소스 전극(102) 및 드레인 전극 (101)를 포함하며, 이는 선행 기술과 다르지 않다. 상기 TFT (10)는 기존의 일반적인 제조 공정에 의해 제조 될 수 있으며, 여기서는 설명하지 않는다.
또한, 상기 TFT (10)는 산화물 반도체 TFT인 것이 바람직하고, 즉, TFT (10)의 채널층 (103)의 재료는 인듐갈륨아연산화물(Indium Gallium Zinc Oxide, IGZO) 또는 다른 적절한 산화물이다.
단계 S2: 도 3를 참조하면, 모든 TFT (10) 상에 한 층의 금속 박막 (2) 및 한 층의 투명 도전 박막 (3)을 연속적으로 증착하는 단계;
구체적으로,
상기 금속 박막 (2)의 재료는 바람직하게 알루미늄(Al), 몰리브데넘(Mo) 또는 티타늄(Ti)이고, 최종적으로 형성된 픽셀 전극의 광 투과 성능에 기여하기 위해, 상기 금속 박막 (2)의 두께는 바람직하게는 50 nm 미만이다.
상기 투명 도전 박막 (3)의 재료는 인듐 주석 산화물 (Indium Tin Oxide，ITO) 이다.
단계 S3: 도 4를 참조하면, 상기 투명 도전 박막 (3) 상에 포토 레지스트를 코팅하고, 하프 톤 마스크(Half Tone Mask)를 사용하여 포토 레지스트를 노광시켜 포토 레지스트가 상이한 영역에서 수광되는 광 강도가 상이하도록 하여 상기 포토 레지스트를 패너팅 처리하고, 현상 후 제 1 포토 레지스트 층 (41) 및 제 2 포토 레지스트 층 (42)이 얻는 단계; 제 1 포토 레지스트 층 (41)의 두께는 제 2 포토 레지스트 층 (42)의 두께보다 크다.
제 1 포토 레지스트 층 (41)의 패턴은 형성될 픽셀 전극의 패턴과 일치하고, 소스 전극 (102)로부터 떨어져있는 상기 TFT의 드레인 전극 (101) 부분은 제 1 포토 레지스트 층 (41)에 의해 커버되고, 상기 TFT (10)의 드레인 전극 (101)의 나머지 부분, 소스 전극 (102), 및 채널층 (103)은 상기 제 2 포토 레지스트 층 (42)에 의해 커버된다.
단계 S4: 도 5를 참조하면, 에칭 용액을 사용하여 제 1 포토 레지스트 층 (41) 및 제 2 포토 레지스트 층 (42)에 의해 커버되지 않은 투명 도전 박막 (3) 및 금속 박막 (2)을 에칭한다.
단계 S5: 도 6을 참조하면, 제 1 포토 레지스트 층 (41) 및 제 2 포토 레지스트 층 (42)을 애싱(Ash)하여 제 2 포토 레지스트 층 (42)을 제거하면서 제 1 포토 레지스트 층 (41)의 두께를 감소시킨다.
단계 S6: 도 7를 참조하면, 에칭 용액을 사용하여 노출된 투명 도전 박막 (3)을 에칭하여, 나머지 제 1 포토 레지스트 층 (41)에 의해 커버되지 않은 금속 박막 (2)을 노출시킨다.
단계 S7: 도 8를 참조하면, 산소 플라즈마 (O2 Plasma)를 사용하여 상기 노출된 금속 박막 (2)을 산화 처리하여, 절연 금속 산화물 박막 예를 들어 산화 알루미늄 (AlOX) 박막, 산화 몰리브데넘 (MoOX) 박막 또는 산화 티타늄 (TiOX) 박막을 패시베이션 층 (20)으로서 형성한다.
단계 S8: 도 9를 참조하면, 나머지 제 1 포토 레지스트 층 (41)을 스트리핑하여, 나머지 제 1 포토 레지스트 층 (41)에 의해 커버된 금속 박막 (2) 및 투명 도전 박막 (3)을 픽셀 전극 (30)으로서 노출시킨다.
상기 픽셀 전극 (30)은 소스 전극 (101)로부터 떨어져있는 상기 TFT (10)의 드레인 전극 (101)의 일부와 접촉한다.
상술한 TFT의 제조 방법은 하프 톤 마스크를 사용하여 패시베이션 층 (20) 및 픽셀 전극 (30)을 제조할 수 있고, 패시베이션 층 (20)은 패시베이션 층 (20) 내에 홀을 파지 않고 픽셀 전극 (30)에서의 금속 박막 (2)과 일체인 금속 박막이 산화 처리를 거쳐 제조되며, 픽셀 전극 (30)은 소스 전극 (102)으로부터 떨어져있는 상기 TFT (10)의 드레인 전극 (101)의 일부와 직접 접촉하며, 이는 선행 기술과 비교하여 제조 공정에 필요한 마스크의 수를 감소시켜서 제조 비용을 절감하고 제조 공정을 줄이며 생산성을 향상시킬 수 있다.
도 9를 참조하면, 본 발명은 또한 상술한 TFT 기판의 제조 방법에 의해 제조 된 TFT 기판을 제공한다. 상기 TFT 기판은 베이스 기판 (1), 상기 베이스 기판 (1) 에 어레이로 배열된 TFT (10), 및 상기 TFT (10) 상에 배치 된 패시베이션 층 (20) 및 픽셀 전극 (30)을 포함한다.
상기 픽셀 전극 (30)은 금속 박막 (2) 및 상기 금속 박막 (2) 상에 적층 된 투명 도전 박막 (3)을 포함하고, 상기 픽셀 전극 (30)에서 금속 박막 (2)은 소스 전극 (102)로부터 떨어져있는 상기 TFT (10)의 드레인 전극 (101)의 일부와 접촉한다.
상기 패시베이션 층 (20)은 상기 TFT (10)의 드레인 전극 (101)의 나머지 부분, 소스 전극 (102) 및 채널층 (103)을 커버하고, 상기 패시베이션 층 (20)은 픽셀 전극 (30)에서의 금속 박막 (2)과 일체인 절연 금속 산화물 박막이다.
구체적으로,
상기 베이스 기판(1)은 유리 기판인 것이 바람직하다.
상기 TFT (10)의 구조는 한정되지 않으며, 백 채널 식각 (BCE) 형 TFT 또는 식각 정지층 (ESL) 형 TFT 일 수 있다. BCE 형 TFT를 예로 들어, 도 9에 도시 된 바와 같이, 상기 TFT (10)는 베이스 기판 (1) 상에 제공된 게이트 (104), 상기 게이트 (104) 및 베이스 기판 (1)을 커버하는 게이트 절연층 (105), 상기 게이트 (104) 위에 게이트 절연층 (105) 상에 제공된 채널층(103), 및 게이트 절연층 (105) 상에 제공되고 채널층(13)의 양측과 각각 접촉하는 소스 전극(102) 및 드레인 전극 (101)를 포함하며, 이는 선행 기술과 다르지 않다. 또한, 상기 TFT (10)는 산화물 반도체 TFT 인 것이 바람직하다. 즉, TFT (10)의 채널층 (103)의 재료는 IGZO 또는 다른 적절한 산화물이다.
상기 픽셀 전극 (30)에서 금속 박막 (2)의 재료는 알루미늄(Al), 몰리브데넘(Mo) 또는 티타늄(Ti) 인 것이 바람직하고, 금속 박막 (2)의 두께는 50 nm 미만인 것이 바람직하다.
상기 픽셀 전극 (30)에서 투명 도전 박막 (3)의 재료는 인듐 주석 산화물 (ITO) 인 것이 바람직하다.
상기 패시베이션 층 (20)은 산화 알루미늄 (AlOX) 박막, 산화 몰리브데넘 (MoOX) 박막 또는 산화 티타늄 (TiOX) 박막인 것이 바람직하다.
본 발명의 TFT 기판은, 금속 박막 (2) 및 상기 금속 박막 (2) 상에 적층 된 투명 도전 박막 (3)으로 픽셀 전극 (30)을 구성하고, 또한 패시베이션 층 (20)은 픽셀 전극 (30)에서의 금속 박막 (2)과 일체인 절연 금속 산화물 박막이며, 상술한 TFT 기판의 제조 방법에 의해 제조 될 수 있다. 따라서 제조 비용이 저렴하고 생산성이 높다.
상술한 바와 같이, 본 발명의 TFT 기판의 제조 방법은 하프 톤 마스크를 사용하여 패시베이션 층 및 픽셀 전극을 제조 할 수 있고, 이는 선행 기술과 비교하여 제조 공정에 필요한 마스크의 수를 감소시켜서 제조 비용을 절감하고 제조 공정을 줄이며 생산성을 향상시킬 수 있다. 본 발명의 TFT 기판에서, 픽셀 전극은 금속 박막 및 상기 금속 박막 상에 적층 된 투명 도전 박막으로 구성되고, 또한 패시베이션 층은 픽셀 전극에서의 금속 박막과 일체인 절연 금속 산화물 박막이며, 상술한 TFT 기판의 제조 방법에 의해 제조 될 수 있다. 따라서 제조 비용이 저렴하고 생산성이 높다.
전술 한 바와 같이, 당업자에게는 본 발명의 기술적 방안 및 기술적 사상에 따라 다양한 다른 대응하는 변경 및 수정이 이루어질 수 있으며, 이러한 모든 변경 및 수정은 본 발명의 청구범위의 보호 범위 내에 속한다.
Claims (11)
- TFT 기판의 제조 방법으로서,
단계 S1: 베이스 기판을 제공하고, 상기 베이스 기판 상에 어레이로 배열된 TFT를 제조하는 단계;
단계 S2: 모든 TFT 상에 한 층의 금속 박막 및 한 층의 투명 도전 박막을 연속적으로 증착하는 단계;
단계 S3: 상기 투명 도전 박막 상에 포토 레지스트를 코팅하고, 하프 톤 마스크를 사용하여 포토 레지스트를 노광 및 현상하고, 상기 포토 레지스트를 패터닝하여 제 1 포토 레지스트 층 및 제 2 포토 레지스트 층을 얻는 단계; 상기 제 1 포토 레지스트 층의 두께는 상기 제 2 포토 레지스트 층의 두께보다 크고,
상기 제 1 포토 레지스트 층의 패턴은 형성될 픽셀 전극의 패턴과 일치하고, 소스 전극으로부터 떨어져있는 상기 TFT의 드레인 전극의 일부는 상기 제 1 포토 레지스트 층에 의해 커버되고, 상기 TFT의 드레인 전극의 나머지 부분, 상기 소스 전극, 및 채널층은 상기 제 2 포토 레지스트 층에 의해 커버되고,
단계 S4: 상기 제 1 포토 레지스트 층 및 상기 제 2 포토 레지스트 층에 의해 커버되지 않은 투명 도전 박막 및 금속 박막을 에칭하는 단계;
단계 S5: 상기 제 1 포토 레지스트 층 및 상기 제 2 포토 레지스트 층을 애싱하여 상기 제 2 포토 레지스트 층을 제거하면서 상기 제 1 포토 레지스트 층의 두께를 감소시키는 단계;
단계 S6: 노출된 투명 도전 박막을 에칭하여 나머지 제 1 포토 레지스트 층에 의해 커버되지 않은 금속 박막을 노출시키는 단계;
단계 S7: 상기 노출된 금속 박막을 산화 처리하여 절연 금속 산화물 박막을 패시베이션 층으로서 형성하는 단계; 및
단계 S8: 상기 나머지 제 1 포토 레지스트 층을 스트리핑하여 나머지 제 1 포토 레지스트 층에 의해 커버된 금속 박막 및 투명 도전 박막을 픽셀 전극으로서 노출시키는 단계를 포함하고,
상기 픽셀 전극은 소스 전극으로부터 떨어져있는 상기 TFT의 드레인 전극의 일부와 접촉하는 TFT 기판의 제조 방법. - 제1항에 있어서,
상기 금속 박막의 재료는 알루미늄, 몰리브데넘 또는 티타늄이고, 상기 단계 S7에서 형성된 금속 산화물 박막은 산화 알루미늄 박막, 산화 몰리브데넘 박막 또는 산화 티타늄 박막인 TFT 기판의 제조 방법. - 제1항에 있어서,
상기 투명 도전 박막의 재료는 인듐 주석 산화물인 TFT 기판의 제조 방법. - 제1항에 있어서,
상기 금속 박막의 두께가 50nm 미만인 TFT 기판의 제조 방법. - 제1항에 있어서,
상기 TFT는 산화물 반도체 TFT인 TFT 기판의 제조 방법. - 제1항에 있어서,
상기 단계 S7에서 산소 플라즈마를 사용하여 상기 노출된 금속 박막을 산화 처리하는 TFT 기판의 제조 방법. - 베이스 기판, 상기 베이스 기판에 어레이로 배열된 TFT, 및 상기 TFT 상에 배치 된 패시베이션 층 및 픽셀 전극을 포함하는 TFT 기판으로서,
상기 픽셀 전극은 금속 박막 및 상기 금속 박막 상에 적층 된 투명 도전 박막을 포함하고, 상기 픽셀 전극에서 금속 박막은 소스 전극으로부터 떨어져있는 상기 TFT의 드레인 전극의 일부와 접촉하고,
상기 패시베이션 층은 상기 TFT의 드레인 전극의 나머지 부분, 상기 소스 전극 및 채널층을 커버하고, 상기 패시베이션 층은 절연 금속 산화물 박막이고, 상기 절연 금속 산화물 박막의 금속은 상기 픽셀 전극의 금속 박막과 동일한 금속 재료로 이루어지는 TFT 기판. - 제7항에 있어서,
상기 픽셀 전극에서 상기 금속 박막의 재료는 알루미늄, 몰리브데넘 또는 티타늄이고, 상기 패시베이션 층은 산화 알루미늄 박막, 산화 몰리브데넘 박막 또는 산화 티타늄 박막이고, 상기 픽셀 전극에서 상기 투명 도전 박막의 재료는 인듐 주석 산화물인 TFT 기판. - 제7항에 있어서,
상기 픽셀 전극에서 금속 박막의 두께가 50nm 미만인 TFT 기판. - 제7항에 있어서,
상기 TFT는 산화물 반도체 TFT인 TFT 기판. - TFT 기판의 제조 방법으로서,
단계 S1: 베이스 기판을 제공하고, 상기 베이스 기판 상에 어레이로 배열된 TFT를 제조하는 단계;
단계 S2: 모든 TFT 상에 한 층의 금속 박막 및 한 층의 투명 도전 박막을 연속적으로 증착하는 단계;
단계 S3: 상기 투명 도전 박막 상에 포토 레지스트를 코팅하고, 하프 톤 마스크를 사용하여 포토 레지스트를 노광 및 현상하고, 상기 포토 레지스트를 패터닝하여 제 1 포토 레지스트 층 및 제 2 포토 레지스트 층을 얻는 단계; 상기 제 1 포토 레지스트 층의 두께는 상기 제 2 포토 레지스트 층의 두께보다 크고,
상기 제 1 포토 레지스트 층의 패턴은 형성될 픽셀 전극의 패턴과 일치하고, 소스 전극으로부터 떨어져있는 상기 TFT의 드레인 전극의 일부는 상기 제 1 포토 레지스트 층에 의해 커버되고, 상기 TFT의 드레인 전극의 나머지 부분, 상기 소스 전극, 및 채널층은 상기 제 2 포토 레지스트 층에 의해 커버되고,
단계 S4: 상기 제 1 포토 레지스트 층 및 상기 제 2 포토 레지스트 층에 의해 커버되지 않은 투명 도전 박막 및 금속 박막을 에칭하는 단계;
단계 S5: 상기 제 1 포토 레지스트 층 및 상기 제 2 포토 레지스트 층을 애싱하여 상기 제 2 포토 레지스트 층을 제거하면서 상기 제 1 포토 레지스트 층의 두께를 감소시키는 단계;
단계 S6: 노출된 투명 도전 박막을 에칭하여 나머지 제 1 포토 레지스트 층에 의해 커버되지 않은 금속 박막을 노출시키는 단계;
단계 S7: 상기 노출된 금속 박막을 산화 처리하여 절연 된 금속 산화물 박막을 패시베이션 층으로서 형성하는 단계; 및
단계 S8: 상기 나머지 제 1 포토 레지스트 층을 스트리핑하여, 나머지 제 1 포토 레지스트 층에 의해 커버된 금속 박막 및 투명 도전 박막을 픽셀 전극으로서 노출시키는 단계를 포함하고,
상기 픽셀 전극은 상기 소스 전극으로부터 떨어져있는 상기 TFT의 드레인 전극의 일부와 접촉하고,
여기서, 상기 금속 박막의 재료는 알루미늄, 몰리브데넘 또는 티타늄이고, 상기 단계 S7에서 형성된 금속 산화물 박막은 산화 알루미늄 박막, 산화 몰리브데넘 박막 또는 산화 티타늄 박막이고,
여기서, 상기 투명 도전 박막의 재료는 인듐 주석 산화물이고,
여기서, 상기 금속 박막의 두께는 50 nm 미만이고,
여기서, 상기 TFT는 산화물 반도체 TFT이고,
여기서, 상기 단계 S7에서 산소 플라즈마를 사용하여 상기 노출된 금속 박막을 산화 처리하는 TFT 기판의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711140087.2 | 2017-11-16 | ||
| CN201711140087.2A CN107799466B (zh) | 2017-11-16 | 2017-11-16 | Tft基板及其制作方法 |
| PCT/CN2017/116283 WO2019095482A1 (zh) | 2017-11-16 | 2017-12-14 | Tft基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200078621A KR20200078621A (ko) | 2020-07-01 |
| KR102318054B1 true KR102318054B1 (ko) | 2021-10-28 |
Family
ID=61535716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207015934A KR102318054B1 (ko) | 2017-11-16 | 2017-12-14 | Tft 기판 및 이의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10784287B2 (ko) |
| EP (1) | EP3712931A4 (ko) |
| JP (1) | JP6899487B2 (ko) |
| KR (1) | KR102318054B1 (ko) |
| CN (1) | CN107799466B (ko) |
| WO (1) | WO2019095482A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102006697B1 (ko) * | 2018-01-31 | 2019-08-02 | 청주대학교 산학협력단 | 전기변색 디바이스용 다층박막 투명전극 및 이의 제조방법 |
| CN108573928B (zh) * | 2018-04-13 | 2020-12-29 | Tcl华星光电技术有限公司 | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 |
| CN110690167A (zh) * | 2019-08-28 | 2020-01-14 | 晟光科技股份有限公司 | 一种基于tft阵列基板的制作方法 |
| CN113556882B (zh) * | 2020-04-23 | 2022-08-16 | 鹏鼎控股(深圳)股份有限公司 | 透明电路板的制作方法以及透明电路板 |
| CN111508895B (zh) * | 2020-04-30 | 2023-04-14 | 成都京东方显示科技有限公司 | 阵列基板、显示面板以及阵列基板的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101991470A (zh) | 2009-08-27 | 2011-03-30 | 徐哲虎 | 一种环保淀粉牙签及其制作方法 |
| CN102116984A (zh) | 2009-12-31 | 2011-07-06 | 乐金显示有限公司 | 液晶显示设备及其制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3714244B2 (ja) * | 2001-12-14 | 2005-11-09 | セイコーエプソン株式会社 | 半透過・反射型電気光学装置の製造方法、半透過・反射型電気光学装置、および電子機器 |
| JP4085094B2 (ja) * | 2004-02-19 | 2008-04-30 | シャープ株式会社 | 導電素子基板の製造方法、液晶表示装置の製造方法 |
| CN100462825C (zh) | 2005-12-23 | 2009-02-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法 |
| KR20070070382A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| TWI325638B (en) * | 2007-01-22 | 2010-06-01 | Au Optronics Corp | Method for manufacturing pixel structure |
| CN101614917B (zh) * | 2008-06-25 | 2011-04-20 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102023433B (zh) * | 2009-09-18 | 2012-02-29 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| KR20120060664A (ko) * | 2010-12-02 | 2012-06-12 | 삼성전자주식회사 | 표시 장치 및 표시 장치 제조 방법 |
| CN102983141B (zh) * | 2011-09-02 | 2015-07-01 | 乐金显示有限公司 | 具有氧化物薄膜晶体管的平板显示装置及其制造方法 |
| CN202651115U (zh) * | 2012-06-28 | 2013-01-02 | 北京京东方光电科技有限公司 | 一种顶栅型tft阵列基板及显示装置 |
| CN105632896B (zh) * | 2016-01-28 | 2018-06-15 | 深圳市华星光电技术有限公司 | 制造薄膜晶体管的方法 |
| CN106847757B (zh) * | 2017-03-09 | 2019-11-01 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN107331708B (zh) * | 2017-06-30 | 2020-06-16 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置 |
-
2017
- 2017-11-16 CN CN201711140087.2A patent/CN107799466B/zh not_active Expired - Fee Related
- 2017-12-14 US US15/743,918 patent/US10784287B2/en active Active
- 2017-12-14 KR KR1020207015934A patent/KR102318054B1/ko active IP Right Grant
- 2017-12-14 WO PCT/CN2017/116283 patent/WO2019095482A1/zh unknown
- 2017-12-14 EP EP17932520.4A patent/EP3712931A4/en not_active Withdrawn
- 2017-12-14 JP JP2020520000A patent/JP6899487B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101991470A (zh) | 2009-08-27 | 2011-03-30 | 徐哲虎 | 一种环保淀粉牙签及其制作方法 |
| CN102116984A (zh) | 2009-12-31 | 2011-07-06 | 乐金显示有限公司 | 液晶显示设备及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3712931A1 (en) | 2020-09-23 |
| US10784287B2 (en) | 2020-09-22 |
| US20200083254A1 (en) | 2020-03-12 |
| EP3712931A4 (en) | 2021-08-25 |
| CN107799466A (zh) | 2018-03-13 |
| KR20200078621A (ko) | 2020-07-01 |
| CN107799466B (zh) | 2020-04-07 |
| JP2020537346A (ja) | 2020-12-17 |
| WO2019095482A1 (zh) | 2019-05-23 |
| JP6899487B2 (ja) | 2021-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102318054B1 (ko) | Tft 기판 및 이의 제조 방법 | |
| US10367073B2 (en) | Thin film transistor (TFT) with structured gate insulator | |
| US10120247B2 (en) | Manufacturing method for TFT substrate and TFT substrate manufactured by the manufacturing method thereof | |
| WO2018227750A1 (zh) | 柔性tft基板的制作方法 | |
| WO2016173027A1 (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| US20160005799A1 (en) | Thin film transistor, tft array substrate, manufacturing method thereof and display device | |
| US20160370621A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| US9741752B1 (en) | Method for manufacturing TFT substrate | |
| US9842915B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| US11961848B2 (en) | Display substrate and manufacturing method therefor, and display device | |
| US9761617B2 (en) | Method for manufacturing array substrate, array substrate and display device | |
| CN108550625B (zh) | 一种薄膜晶体管及其制作方法 | |
| US20060121636A1 (en) | Liquid crystal display device and fabricating method thereof | |
| US9142653B2 (en) | Method for manufacturing thin-film transistor array substrate | |
| EP3252802B1 (en) | Thin film transistor manufacturing method and array substrate manufacturing method | |
| WO2015096307A1 (zh) | 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法 | |
| WO2014117512A1 (zh) | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 | |
| CN108646487B (zh) | Ffs型阵列基板的制作方法及ffs型阵列基板 | |
| WO2018196289A1 (zh) | 薄膜晶体管及其制备方法 | |
| WO2016026177A1 (zh) | Tft基板的制作方法及其结构 | |
| JP2015515121A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| US11894386B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| CN106024811B (zh) | 显示基板及其制作方法、显示器件 | |
| US10714514B2 (en) | Back-channel-etched TFT substrate | |
| KR101831080B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |