CN111508895B - 阵列基板、显示面板以及阵列基板的制作方法 - Google Patents

阵列基板、显示面板以及阵列基板的制作方法 Download PDF

Info

Publication number
CN111508895B
CN111508895B CN202010361559.2A CN202010361559A CN111508895B CN 111508895 B CN111508895 B CN 111508895B CN 202010361559 A CN202010361559 A CN 202010361559A CN 111508895 B CN111508895 B CN 111508895B
Authority
CN
China
Prior art keywords
layer
metal oxide
passivation layer
substrate
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010361559.2A
Other languages
English (en)
Other versions
CN111508895A (zh
Inventor
朱成顺
李广圣
蒋雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu BOE Display Technology Co Ltd
Original Assignee
Chengdu BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu BOE Display Technology Co Ltd filed Critical Chengdu BOE Display Technology Co Ltd
Priority to CN202010361559.2A priority Critical patent/CN111508895B/zh
Publication of CN111508895A publication Critical patent/CN111508895A/zh
Application granted granted Critical
Publication of CN111508895B publication Critical patent/CN111508895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板、显示面板以及阵列基板的制作方法，阵列基板的制作方法包括：在衬底基板上沉积钝化层，其中，衬底基板中形成有源极和漏极；在钝化层上沉积金属氧化物层，并进行第一次光刻工艺，以在金属氧化物层和钝化层上位于漏极上方的区域形成导电过孔，其中，导电过孔贯穿金属氧化物层和钝化层；在金属氧化物层上沉积透明导电层，并进行第二次光刻工艺，以使透明导电层形成像素电极，并使像素电极经由导电过孔和漏极电连接。本发明够避免钝化层中出现裂纹，防止像素电极的刻蚀药液对半导体层的损害，提高阵列基板的品质。

Description

阵列基板、显示面板以及阵列基板的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板以及阵列基板的制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，简称LCD)等平面显示装置因具有高画质、省电、机身薄、无辐射等优点，而被广泛的应用于手机、电视、个人数字助理、笔记本电脑等各种消费性电子产品中，成为显示装置中的主流。液晶显示面板一般由相对设置的阵列基板、彩膜基板以及夹设在阵列基板和彩膜基板之间的液晶分子层组成。
在现有的阵列基板的制造过程中，在玻璃基板上形成栅极、栅极绝缘层以及半导体图形后，在半导体图形和栅极绝缘层上沉积源漏极金属层，利用一次刻蚀工艺对源漏极金属层进行图案化的刻蚀后，得到源极、漏极以及位于源极和漏极之间的沟道；并在形成有半导体图形、源极和漏极的栅极绝缘层上沉积钝化层，并在钝化层上形成导电过孔；然后沉积透明导电薄膜，并采用一次刻蚀工艺形成像素电极。这里钝化层一般可采用含有硅基氧化物、硅基氮化物的无机绝缘层，或者钝化层也可以采用有机绝缘层和无机绝缘层的层叠结构，其中无机绝缘层含有硅基氧化物、硅基氮化物。
然而，上述钝化层中，由于含有硅基的无机绝缘层自身材料的特性问题，会在钝化层中出现裂纹，在后续将透明导电薄膜刻蚀出像素电极的过程中，刻蚀药液会沿着上述钝化层中的裂纹，而进入到半导体图形中进行刻蚀，导致薄膜晶体管器件不能实现像素的正常充放电，从而影响产品的品质。
发明内容
本发明提供一种阵列基板、显示面板以及阵列基板的制作方法，能够避免钝化层中出现裂纹，防止刻蚀药液对半导体层的损害，提高阵列基板的品质。
本发明第一方面提供一种阵列基板的制作方法，包括：在衬底基板上沉积钝化层，衬底基板中形成有源极和漏极；在钝化层上沉积金属氧化物层，并进行第一次光刻工艺，以在金属氧化物层和钝化层上位于漏极上方的区域形成导电过孔，其中，导电过孔贯穿金属氧化物层和钝化层；在金属氧化物层上沉积透明导电层，并进行第二次光刻工艺，以使透明导电层形成像素电极，并使像素电极经由导电过孔和漏极电连接。
在一种可能的实现方式中，在钝化层上沉积金属氧化物层，具体包括：通过溅射镀膜工艺或旋涂工艺在钝化层上沉积金属氧化物层。
在一种可能的实现方式中，在钝化层上沉积金属氧化物层，具体包括：在钝化层上依次沉积多层子金属氧化物层，并通过多层子金属氧化物层形成金属氧化物层，其中，至少两个子金属氧化物层中所含的金属元素不同。
在一种可能的实现方式中，金属氧化物层的材料包括铟、镓、锌、铝以及锡中的至少一者。
在一种可能的实现方式中，通过光刻工艺在金属氧化物层和钝化层上位于漏极上方的区域形成导电过孔，具体包括：通过湿法刻蚀工艺，在金属氧化物层上位于漏极上方的区域形成第一过孔；通过干法刻蚀工艺，在钝化层上与第一过孔对应的位置处形成第二过孔，第二过孔与第一过孔连通以形成导电过孔。
在一种可能的实现方式中，在衬底基板上沉积钝化层，具体包括：在衬底基板上沉积无机钝化层。
在一种可能的实现方式中，在衬底基板上沉积钝化层之前还包括：在玻璃基板上沉积栅极金属层，并进行一次光刻工艺，以在衬底基板上形成栅极及栅极线；在形成有栅极及栅极线的玻璃基板上依次沉积栅极绝缘层和半导体层，并进行一次光刻工艺，以使半导体层形成半导体图形；在形成有半导体图形的栅极绝缘层上沉积源漏金属层，并进行一次光刻工艺，使源漏金属层形成源极和漏极，以形成衬底基板。
在一种可能的实现方式中，在衬底基板上沉积钝化层，具体包括：在衬底基板上沉积有机钝化层，并在有机钝化层上沉积无机钝化层。
本发明第二方面提供一种阵列基板，阵列基板包括：衬底基板以及依次形成在衬底基板上的钝化层、金属氧化物层和像素电极，衬底基板包括源极和漏极，阵列基板上与漏极对应的位置处还形成有导电过孔，导电过孔贯穿钝化层和金属氧化物层，像素电极经由导电过孔和漏极电连接。
在一种可能的实现方式中，金属氧化物层包括相互层叠的多个子金属氧化物层，至少两个子金属氧化物层中所含的金属元素不同。
在一种可能的实现方式中，金属氧化物层的材料包括铟、镓、锌、铝以及锡中的至少一者。
在一种可能的实现方式中，钝化层为无机钝化层。
在一种可能的实现方式中，钝化层包括相互层叠的有机钝化层和无机钝化层，无机钝化层与金属氧化物层相邻。
在一种可能的实现方式中，衬底基板中包括金属氧化物半导体层，金属氧化物半导体层和金属氧化物层中所包含的元素不同；或者，金属氧化物半导体层和金属氧化物层中所包含的各元素类型相同，且各元素的摩尔比不同。
在一种可能的实现方式中，衬底基板包括基板、栅极、栅极绝缘层、半导体图形、源极和漏极；栅极设置在基板之上，栅极绝缘层覆盖在栅极以及基板的上方，半导体图形覆盖部分栅极绝缘层且位于栅极的上方，源极和漏极均覆盖在金属氧化物半导体图形上，且源极和漏极之间具有沟道区域。
本发明第三方面提供一种显示面板，包括上述的阵列基板。
本实施例提供一种阵列基板、显示面板以及阵列基板的制作方法，阵列基板的制作方法包括：在衬底基板上沉积钝化层，衬底基板中形成有源极和漏极；在钝化层上沉积金属氧化物层，并进行第一次光刻工艺，以在金属氧化物层和钝化层上位于漏极上方的区域形成导电过孔；在金属氧化物层上沉积透明导电层，并进行第二次光刻工艺，以使透明导电层形成像素电极，并使像素电极经由导电过孔和漏极电连接。在上述方案中，在钝化层上形成有一层金属氧化物层作为钝化层的强化层，可阻挡刻蚀像素电极的药液渗透至半导体层，避免对半导体图形造成伤害，且金属氧化物的材料具有介电性可调、透过率高、延展性好等优点，可以更好地防止刻蚀药液的渗透。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的阵列基板的制作方法的流程示意图；
图2为本发明实施例一提供的阵列基板的制作方法中衬底基板的制作方法的流程示意图；
图3为本发明实施例一提供的衬底基板的制作方法中衬底基板处于第一状态时的结构示意图；
图4为本发明实施例一提供的衬底基板的制作方法中衬底基板处于第二状态时的结构示意图；
图5为本发明实施例一提供的衬底基板的制作方法中衬底基板处于第三状态时的结构示意图；
图6为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第一状态时的结构示意图；
图7为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第一状态时的另一种结构的示意图；
图8为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第二状态时的结构示意图；
图9为本发明实施例一提供的阵列基板的制作方法中阵列基板处于最终状态时的结构示意图；
图10为本发明实施例二提供的阵列基板的结构示意图。
附图标记：
100-阵列基板；10-衬底基板；11-基板；12-栅极；13-栅极绝缘层；14-半导体图形；15-源极；16-漏极；17-沟道区域；20-钝化层；21-无机钝化层；22-有机钝化层；30-金属氧化物层；31-导电过孔；311-第一过孔；312-第二过孔；50-像素电极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明实施例一提供的阵列基板的制作方法的流程示意图。
本申请实施例中，阵列基板中的薄膜晶体管可以是顶栅式、底栅式的薄膜晶体管，薄膜晶体管中，半导体图形可以是金属氧化物半导体图形，也可是低温多晶硅半导体图形。换言之，本申请中的阵列基板中，薄膜晶体管可以是多种类型和形成方式，只要在衬底基板上形成有钝化层和像素电极，即可采用本申请中的技术方案解决钝化层中存在裂纹导致对半导体层进行过度刻蚀的问题。
参照图1，本发明的阵列基板的制作方法包括：
S10、在衬底基板上沉积钝化层，其中，衬底基板中形成有源极和漏极。
上述方案中，衬底基板10是指形成有栅极12、栅极线、栅极绝缘层13、源极15、漏极16、源极走线和漏极走线的基板。为了便于理解在衬底基板10上形成钝化层20的过程，下面先介绍衬底基板10的形成过程。
图2为本发明实施例一提供的阵列基板的制作方法中衬底基板的制作方法的流程示意图，图3为本发明实施例一提供的衬底基板的制作方法中衬底基板处于第一状态时的结构示意图，图4为本发明实施例一提供的衬底基板的制作方法中衬底基板处于第二状态时的结构示意图，图5为本发明实施例一提供的衬底基板的制作方法中衬底基板处于第三状态时的结构示意图，图6为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第一状态时的结构示意图，图7为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第一状态时的另一种结构的示意图。
参照图2，在一种可能的实现方式中，在衬底基板10上沉积钝化层20之前还包括：
S100、在玻璃基板上沉积栅极金属层，并进行一次光刻工艺，以在衬底基板上形成栅极及栅极线(未图示)。
首先将基板11进行清洗，在清洗后的基板上11采用溅射的方法沉积栅极金属层，并对栅极金属层进行第一次光刻工艺，以在阵列基板100的开关区域形成栅极12和栅极线(未图示)，以形成图3所示的第一状态的衬底基板。
此外，应当理解的是，实际中，对于液晶显示面板中应用的阵列基板100，阵列基板100中会包含多个由扫描线(栅极走线)和数据线(漏极走线)定义出的子像素区域，每个子像素区域中均设有至少一个薄膜晶体管器件，为了便于说明，本申请的附图中，均只绘制出其中一个子像素区域的制作示意图，可以理解的是，本申请中的阵列基板100包括多个子像素区域，因此，在本申请的阵列基板100的制作过程中，所提到的在基板上形成栅极及栅极线具体是指在阵列基板100的和每个子像素区域对应的区域中均形成栅极及栅极线。对于源极15、漏极16、以及半导体图形14的情况与此类似，此处不再赘述。
本申请实施例中，基板11可以为玻璃基板或石英。另外，栅极金属层的沉积方式不限于为溅射，还可以为热蒸发等，本申请对此不作限定。
S200、在形成有栅极及栅极线的玻璃基板上依次沉积栅极绝缘层13和半导体层，并进行一次光刻工艺，以使半导体层形成半导体图形14。
首先在图3所示的第一状态的衬底基板10上沉积栅极绝缘层13，栅极绝缘层13可以选用氧化物、氮化物或者氧氮化合物。
此外，在栅极绝缘层13上沉积半导体层，并通过一次光刻工艺，将半导体层刻蚀为半导体图形14，形成如图4所示的第二状态的衬底基板。这里的半导体图形14可以是金属氧化物半导体图形。光刻工艺可以是半导体领域中常用的光刻工艺，包括：光阻涂布、曝光、显影、刻蚀、剥离光阻等步骤。
S300、在形成有半导体图形的栅极绝缘层上沉积源漏金属层，并进行一次光刻工艺，使源漏金属层形成源极和漏极，以形成衬底基板。
在图4所示的第二状态的衬底基板上沉积源漏金属层，并进行一次光刻工艺，以形成图5所示的第三状态的衬底基板，至此，形成步骤S10中的衬底基板10。这里的光刻工艺过程与步骤S100、步骤S200中的光刻工艺相同，均包括光阻涂布、曝光、显影、刻蚀、剥离光阻等步骤。
可以理解的是，本申请中的衬底基板10以薄膜晶体管为底栅式、背沟道刻蚀的薄膜晶体管为例来进行说明，也可以为其它类型。本申请对此不作限定。
在衬底基板10形成后，可以在衬底基板10上沉积钝化层20。
本申请实施例中，在图5所示的衬底基板10上沉积钝化层20，形成图6所示的第一状态的阵列基板。钝化层20的沉积可以通过等离子体增强化学的气相沉积法方法实现。
进一步的，在衬底基板10上沉积钝化层20，可以包括在衬底基板10上沉积无机钝化层20。
或者，在其它示例中，在衬底基板10上沉积钝化层20，具体包括：在衬底基板10上沉积有机钝化层22，并在有机钝化层22上沉积无机钝化层21，以形成图7所示的另一种结构的阵列基板。在本申请的下述步骤中，以图6所示的一层钝化层20结构为例进行说明，对于两层钝化层结构与此类似，不再赘述。
在衬底基板10上沉积了钝化层20之后，为了防止像素电极50的刻蚀液经过钝化层20中的裂纹漏到半导体图形14上，可在钝化层20上沉积金属氧化物层30作为强化层。
图8为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第二状态时的结构示意图。
S20、在钝化层上沉积金属氧化物层，并进行第一次光刻工艺，以在金属氧化物层和钝化层上位于漏极上方的区域形成导电过孔，其中，导电过孔贯穿金属氧化物层和钝化层。
在图6所示的第一状态的阵列基板上沉积金属氧化物层30，并进行第一次光刻工艺，以在金属氧化物层30和钝化层20上形成导电过孔31，并形成图8所示的第二状态的阵列基板。这里的第一次光刻工艺为普通的光刻工艺，与步骤S300中的光刻工艺类似，包括光阻涂布、曝光、显影、刻蚀、剥离光阻等步骤。
本申请实施例中，在钝化层20上沉积金属氧化物层30，具体可以包括：通过溅射镀膜工艺或旋涂工艺在钝化层20上沉积金属氧化物层30。
金属氧化物30的沉积过程中采用溅射镀膜工艺，是由于溅射镀膜工艺的良率较高，另外，由于溅射镀膜工艺成膜的膜质致密性高、膜质缺陷少，并且金属氧化物的材料中介电性可调、透过率高、延展性好，可有效阻挡刻蚀像素电极50的药液渗透伤害有源层。进一步的，溅射镀膜工艺成熟，成膜厚度易于控制且后续不需要进行退火处理，因此进一步降低产品的成本。
在一种可能的实现方式中，金属氧化物层30的材料包括铟、镓、锌、铝以及锡中的至少一者。由这些元素所形成的金属氧化物材料具有较高的绝缘性与介电性，保护效果更好。
在一种可能的实现方式中，在钝化层20上沉积金属氧化物层30，具体包括：在钝化层20上依次沉积多层子金属氧化物层，并通过多层子金属氧化物层层叠而形成金属氧化物层30，至少两个子金属氧化物层中所含的金属元素不同。即金属氧化物层30可以是单层也可以是多层。
需要注意的是，在半导体图形14为金属氧化物半导体图形的情况下，即使所包含的金属元素有可能相同，金属氧化物层30也不同于该半导体层，不同点在于：
二者的金属氧化物材料的原子比(摩尔比)，质量比，结晶状况等不同。
金属氧化物层30能够耐受像素电极50的刻蚀液的腐蚀，并阻止该刻蚀液进入钝化层20。
本申请实施例中，金属氧化物层30的溅射镀膜工艺中，可以通过调节一定的膜厚搭配、工艺气体优化等方式得到需求的膜质。当然，金属氧化物层30的成膜工艺不仅限于溅射镀膜工艺，还包括达成相同或者更优膜质的工艺。
如图8所示，在一种可能的实现方式中，通过光刻工艺在金属氧化物层30和钝化层20上位于漏极16上方的区域形成导电过孔31，具体包括：通过湿法刻蚀工艺(成本低于干法刻蚀)，在金属氧化物层30上位于漏极16上方的区域形成第一过孔311；通过干法刻蚀工艺，在钝化层20上与第一过孔对应的位置处形成第二过孔312，第二过孔312与第一过孔311连通以形成导电过孔31。
在形成导电过孔31后，在金属氧化物层30上形成像素电极50。
图9为本发明实施例一提供的阵列基板的制作方法中阵列基板处于最终状态时的结构示意图。
S30、在金属氧化物层上沉积透明导电层，并进行第二次光刻工艺，以使透明导电层形成像素电极50，并使像素电极50经由导电过孔31和漏极16电连接。
对于图8所示的第二状态的阵列基板100，可以通过溅射或热蒸发的方法连续沉积上透明导电层，透明导电层可以是ITO或者IZO，或者是其他的透明金属氧化物，然后通过第二次光刻工艺，以形成透明的像素电极50，以此形成图9所示的阵列基板100的最终状态。
本实施例中，阵列基板100的制作方法包括：在衬底基板10上沉积钝化层20，衬底基板10中形成有源极15和漏极16；在钝化层20上沉积金属氧化物层30，并进行第一次光刻工艺，以在金属氧化物层30和钝化层20上位于漏极16上方的区域形成导电过孔31，其中，导电过孔贯穿金属氧化物层和钝化层；在金属氧化物层30上沉积透明导电层，并进行第二次光刻工艺，以使透明导电层形成像素电极50，并使像素电极50经由导电过孔31和漏极16电连接。在上述方案中，在钝化层20上形成有一层金属氧化物层30作为钝化层20的强化层，可阻挡刻蚀像素电极50的药液渗透至半导体层，避免对半导体图形14造成伤害，且金属氧化物的材料具有介电性可调、透过率高、延展性好等优点，可以更好地防止湿刻蚀药液的渗透。
实施例二
本实施例提供一种阵列基板100，该阵列基板100采用实施例一所述的制造方法制造而成，图10为本发明实施例二提供的阵列基板100的结构示意图。
参照图10，阵列基板100包括：衬底基板10以及依次形成在衬底基板10上的钝化层20、金属氧化物层30和像素电极50，阵列基板100上与漏极16对应的位置处还形成有导电过孔31，导电过孔31贯穿钝化层20和金属氧化物层30，像素电极50经由导电过孔31和漏极16电连接。
在上述方案中，在钝化层20上形成有一层金属氧化物层30作为钝化层20的强化层，可阻挡刻蚀像素电极50的药液渗透至半导体层，避免对半导体图形14造成伤害，且金属氧化物的材料具有介电性可调、透过率高、延展性好等优点，可以更好地防止湿刻蚀药液的渗透。
需要说明的是，本申请实施例中，阵列基板100中的薄膜晶体管可以是顶栅式、底栅式的薄膜晶体管，薄膜晶体管中，半导体图形14可以是金属氧化物半导体图形，也可是低温多晶硅半导体图形。换言之，本申请中的阵列基板100中，薄膜晶体管可以是多种类型和形成方式，只要在衬底基板10上形成有钝化层20和像素电极50，即可采用本申请中的技术方案解决钝化层20中存在裂纹导致对半导体层进行过度刻蚀的问题。
下面以阵列基板100中的薄膜晶体管为底栅式、采用背沟道刻蚀的薄膜晶体管为例来进行说明。
本申请实施例中，参照图10，衬底基板10可以包括基板11、栅极12、栅极绝缘层13、半导体图形14、源极15和漏极16等结构。
栅极12设置在基板11之上，栅极绝缘层13覆盖在栅极12以及基板11的上方，半导体图形14覆盖部分栅极绝缘层13且位于栅极12的上方，源极15和漏极16均覆盖在半导体图形14上，且源极15和漏极16之间具有沟道区域17。钝化层20覆盖形成有源极15、漏极16和沟道区域17的栅极绝缘层13。
其中，基板11可以为玻璃基板或石英，栅极绝缘层13可以选用氧化物、氮化物或者氧氮化合物。在一种可能的实现方式中，金属氧化物层30的材料包括铟、镓、锌、铝以及锡中的至少一者。
本申请实施例中，金属氧化物层30包括相互层叠的多个子金属氧化物层，至少两个子金属氧化物层中所含的金属元素不同。
在一种可能的实现方式中，钝化层20为无机钝化层。在钝化层20是无机钝化层，例如是Si基氧化层+Si基氮化层的结构，即使在生产制程中产生裂纹，由于金属氧化物层30的阻挡，刻蚀药液也不会经过钝化层20泄露至半导体层。另外，金属氧化物层30的制作过程中也可通过膜层厚度的搭配优化、成膜工艺气体优化、靶材磁场(磁控溅过程中)优化以提高膜质，使金属氧化物层30达到最优的膜质。
另一方面，在钝化层20包括有机钝化层的情况下，产品成本较高，有机层也容易浮起造成产品不良，透过率低等问题。若在钝化层20上方形成金属氧化物层30，则可以省略有机层，不仅减小了成本，还可以避免有机层浮起造成产品不良，同时还可以降低薄膜晶体管的整体膜厚度，可有效提高薄膜晶体管的透过率。
经发明人研究发现，通过取消有机钝化保护层设置，降低了约1.9％的产品制造成本。
当然，在钝化层20上方设有金属氧化物层30的情况下，在其它一些示例中，钝化层20也可以包括相互层叠的有机钝化层和无机钝化层，无机钝化层与金属氧化物层30相邻。
在一种可能的实现方式中，半导体层14为金属氧化物半导体层，金属氧化物半导体层和金属氧化物层30中所包含的元素不同；或者，金属氧化物半导体层和金属氧化物层30中所包含的各元素类型相同，且各元素的摩尔比不同。换言之，金属氧化物层30和金属氧化物半导体图形14的材料即使所包含的元素相同，通过使二者的各元素的摩尔比不同，结晶状况等不同而使金属氧化物层30和金属氧化物半导体图形具有完全不同的性能。
本申请实施例中，形成在金属氧化物层30和钝化层20上的导电过孔31可以包括：第一过孔311和第二过孔312，第一过孔311形成在金属氧化物层30上位于漏极16上方的区域，第二过孔312形成在钝化层20上与第一过孔311对应的位置处，第二过孔312与第一过孔311连通，且同轴设置。
本申请实施例中，通过在钝化层20上形成金属氧化物层30作为强化层，由于形成的金属氧化物层30膜质致密性高、缺陷少，因此可以有效地阻挡湿刻蚀像素电极50的药液渗透至半导体层。消除了由于像素电极50的湿刻蚀药液渗入半导体层导致的辉点爆量聚集状况，极大的改善了产品的良率。
实施例三
本实施例提供一种显示面板，包括实施例二中的阵列基板100，其中，阵列基板100的具体结构以及功能均已在前述实施例二中进行了详细说明，因而此处不再赘述。
显示面板可以为液晶显示面板，此时，显示面板包括彩膜基板、液晶层和实施例二所述的阵列基板100，液晶层夹设在彩膜基板和阵列基板100之间。
显示面板也可以为有机发光二极管显示面板，此时，显示面板包括实施例二所述的阵列基板100、封装层和有机层，其中有机层夹设在阵列基板100和封装层之间。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (7)

1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上沉积钝化层，其中，所述衬底基板中形成有源极和漏极；
在所述钝化层上沉积金属氧化物层，并进行第一次光刻工艺，以在所述金属氧化物层和所述钝化层上位于所述漏极上方的区域形成导电过孔，其中，所述导电过孔贯穿所述金属氧化物层和所述钝化层，其中，所述钝化层与半导体图形接触，且所述钝化层在所述半导体图形上的投影与所述金属氧化物层在所述半导体图形上的投影重叠；
在所述金属氧化物层上沉积透明导电层，并进行第二次光刻工艺，以使所述透明导电层形成像素电极，并使所述像素电极经由所述导电过孔和所述漏极电连接；
所述在所述钝化层上沉积金属氧化物层，具体包括：在所述钝化层上依次沉积多层子金属氧化物层，并通过多层所述子金属氧化物层形成所述金属氧化物层，其中，至少两个子金属氧化物层中所含的金属元素不同；
所述在衬底基板上沉积钝化层，具体包括：在所述衬底基板上沉积无机钝化层。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在所述钝化层上沉积金属氧化物层，具体包括：
通过溅射镀膜工艺或旋涂工艺在所述钝化层上沉积金属氧化物层。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述金属氧化物层的材料包括铟、镓、锌、铝以及锡中的至少一者。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述进行第一次光刻工艺，以在所述金属氧化物层和所述钝化层上位于所述漏极上方的区域形成导电过孔，具体包括：
通过湿法刻蚀工艺，在所述金属氧化物层上位于所述漏极上方的区域形成第一过孔；
通过干法刻蚀工艺，在所述钝化层上与所述第一过孔对应的位置处形成第二过孔，所述第二过孔与所述第一过孔连通以形成所述导电过孔。
5.根据权利要求1-4任一项所述的阵列基板的制作方法，其特征在于，所述在衬底基板上沉积钝化层之前还包括：
在基板上沉积栅极金属层，并进行一次光刻工艺，以在所述衬底基板上形成栅极及栅极线；
在形成有所述栅极及栅极线的基板上依次沉积栅极绝缘层和半导体层，并进行一次光刻工艺，以使所述半导体层形成半导体图形；
在形成有所述半导体图形的栅极绝缘层上沉积源漏金属层，并进行一次光刻工艺，使所述源漏金属层形成所述源极和所述漏极，以形成所述衬底基板。
6.一种阵列基板，其特征在于，包括：衬底基板以及依次形成在所述衬底基板上的钝化层、金属氧化物层和像素电极，所述衬底基板包括源极和漏极，所述阵列基板上与所述漏极对应的位置处还形成有导电过孔，所述导电过孔贯穿所述钝化层和所述金属氧化物层，所述像素电极经由所述导电过孔和所述漏极电连接；
所述钝化层与半导体图形接触，且所述钝化层在所述半导体图形上的投影与所述金属氧化物层在所述半导体图形上的投影重叠；
所述金属氧化物层包括相互层叠的多个子金属氧化物层，至少两个子金属氧化物层中所含的金属元素不同；
所述钝化层为无机钝化层。
7.一种显示面板，其特征在于，包括权利要求6所述的阵列基板。
CN202010361559.2A 2020-04-30 2020-04-30 阵列基板、显示面板以及阵列基板的制作方法 Active CN111508895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010361559.2A CN111508895B (zh) 2020-04-30 2020-04-30 阵列基板、显示面板以及阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010361559.2A CN111508895B (zh) 2020-04-30 2020-04-30 阵列基板、显示面板以及阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN111508895A CN111508895A (zh) 2020-08-07
CN111508895B true CN111508895B (zh) 2023-04-14

Family

ID=71873694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010361559.2A Active CN111508895B (zh) 2020-04-30 2020-04-30 阵列基板、显示面板以及阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN111508895B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112631003B (zh) * 2020-12-30 2022-11-29 成都中电熊猫显示科技有限公司 阵列基板及阵列基板的断线修复方法
CN113838867B (zh) * 2021-09-22 2024-03-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629591A (zh) * 2012-02-28 2012-08-08 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611151B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
JP5170985B2 (ja) * 2006-06-09 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置
TWI522713B (zh) * 2011-11-11 2016-02-21 友達光電股份有限公司 畫素結構與顯示面板
US20160054616A1 (en) * 2013-04-05 2016-02-25 Jsr Corporation Array substrate, liquid crystal display element, and radiation-sensitive resin composition
CN103325732B (zh) * 2013-06-28 2016-03-30 京东方科技集团股份有限公司 一种coa基板及其制造方法、显示装置
CN103489826B (zh) * 2013-09-26 2015-08-05 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
KR102248645B1 (ko) * 2013-12-02 2021-05-04 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102471021B1 (ko) * 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN107516647B (zh) * 2017-08-18 2021-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107799466B (zh) * 2017-11-16 2020-04-07 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629591A (zh) * 2012-02-28 2012-08-08 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器

Also Published As

Publication number Publication date
CN111508895A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
KR101593443B1 (ko) 어레이 기판의 제조방법
US7095460B2 (en) Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
US8063856B2 (en) Flexible active matrix display backplane and method
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
KR101287478B1 (ko) 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
US10964790B1 (en) TFT substrate and manufacturing method thereof
US8426259B2 (en) Array substrate and method for manufacturing the same
US7799619B2 (en) Thin film transistor array substrate and fabricating method thereof
US7755708B2 (en) Pixel structure for flat panel display
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN111341849B (zh) 显示基板及其制备方法、显示面板
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN111508895B (zh) 阵列基板、显示面板以及阵列基板的制作方法
US11837609B2 (en) Electro-static discharge protection circuit, display panel and display device
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN210272363U (zh) 阵列基板及显示面板
CN110620080A (zh) 阵列基板的制造方法、阵列基板及显示面板
US20190326332A1 (en) Ltps tft substrate and manufacturing method thereof
CN104752464A (zh) 一种有机发光显示装置及其制备方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
CN107134497B (zh) 薄膜晶体管及其制造方法、显示基板
US20230350255A1 (en) Display substrate and display panel
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
CN102629582B (zh) Tft阵列基板的制造方法、tft阵列基板及显示器件
US7580087B2 (en) Method for manufacturing pixel structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No. 1778, Qinglan Road, Huangjia Street, Shuangliu District, Chengdu, Sichuan 610200

Applicant after: Chengdu BOE Display Technology Co.,Ltd.

Address before: No. 1778, Qinglan Road, Gongxing street, Shuangliu District, Chengdu, Sichuan 610200

Applicant before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant