CN113838867B - 阵列基板及其制作方法、显示面板、显示装置 - Google Patents

阵列基板及其制作方法、显示面板、显示装置 Download PDF

Info

Publication number
CN113838867B
CN113838867B CN202111108256.0A CN202111108256A CN113838867B CN 113838867 B CN113838867 B CN 113838867B CN 202111108256 A CN202111108256 A CN 202111108256A CN 113838867 B CN113838867 B CN 113838867B
Authority
CN
China
Prior art keywords
layer
via hole
metal layer
metal
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111108256.0A
Other languages
English (en)
Other versions
CN113838867A (zh
Inventor
陈俊明
王小元
吴君辉
蒲巡
吴旭
郭建东
万彬
杨国栋
肖遥
李璐
范志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111108256.0A priority Critical patent/CN113838867B/zh
Publication of CN113838867A publication Critical patent/CN113838867A/zh
Application granted granted Critical
Publication of CN113838867B publication Critical patent/CN113838867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本公开涉及一种阵列基板及其制作方法、显示面板、显示装置，该阵列基板包括依次设置的衬底基板、栅极层、绝缘层、TFT、第一透明电极层、金属层、钝化层以及第二透明电极层，所述金属层上形成有金属线，所述金属线通过设于所述钝化层的第一过孔与设于所述第二透明电极层的第二电极连接，所述金属层与所述第一过孔对应的位置区域设有开口，以使所述第一过孔半搭接于所述金属层。本公开能够有效解决显示面板制作过程中PI扩散不均、向下切割与穿刺问题、由于ESD作用导致膜层受损等造成的显示面板不良问题，提高显示面板产品品质。

Description

阵列基板及其制作方法、显示面板、显示装置
技术领域
本公开涉及显示技术领域，具体涉及一种阵列基板及其制作方法、显示面板、显示装置。
背景技术
如今，电子显示产品已成为人们在生产学习中不可或缺的工具。其中教育行业使用的笔记本、平板电脑等电子产品仍占据着较大市场份额，针对教育行业特点，采用DualGate(双栅极)的产品设计在满足消费者需求的前提下，可以有效降低产品成本(Source IC使用数量减半)，因此，采用此类A-Si工艺制作显示面板生产的笔记本产品以及在显示面板的基础上制作的带触控功能的SLOC产品均有着较大需求量。
显示面板产品生产中，往往存在一些不良问题，例如，PI扩散不均、Under Cut与穿刺问题、ESD导致膜层受损等，会直接影响面板产品的良率，增加产品生产成本。特别地，在A-Si HADS产品的6Mask工艺生产中，PI涂覆通常采用注入(Incject)和涂镀(Coater)工艺，实际生产中，由于PI扩散不均，往往会带来像素点(Pixel)不良等显示问题，造成产品良率损失。
发明内容
本公开实施例提供了一种阵列基板及其制作方法、显示面板、显示装置，能够解决现有技术中的上述问题。
根据本公开的方案之一，提供一种阵列基板，包括依次设置的衬底基板、栅极层、绝缘层、TFT、第一透明电极层、金属层、钝化层以及第二透明电极层，所述金属层上形成有金属线，所述金属线通过设于所述钝化层的第一过孔与设于所述第二透明电极层的第二电极连接，所述金属层与所述第一过孔对应的位置区域设有开口，以使所述第一过孔半搭接于所述金属层。
在一些实施例中，所述开口的截面尺寸大小小于所述金属层的截面尺寸的1/2。
在一些实施例中，所述金属线位于相邻的两个像素单元之间。
在一些实施例中，所述第一透明电极层为像素电极层，所述第二透明电极层为公共电极层。
在一些实施例中，所述金属层的下方与所述第一过孔对应的位置形成有台阶部，所述台阶部形成在所述第一透明电极层上。
在一些实施例中，所述栅极层的栅极线在与所述第一过孔对应的位置朝向所述衬底基板延伸。
在一些实施例中，所述栅极线的形状呈梯形或拱形。
根据本公开的方案之一，还提供一种阵列基板的制作方法，所述阵列基板包括在衬底基板上依次加工形成的栅极层、绝缘层、TFT、第一透明电极层、金属层、钝化层以及第二透明电极层，所述方法还包括：
在所述金属层上形成金属线，并在所述金属层上开设开口；
在所述钝化层上与所述开口对应的位置形成第一过孔，以使所述第一过孔半搭接于所述金属层；
在所述第二透明电极层上形成第二电极，其中，所述第二电极通过所述第一过孔与所述金属线连接。
根据本公开的方案之一，还提供一种显示面板，包括上述的阵列基板。
根据本公开的方案之一，还提供一种显示装置，包括上述的显示面板。
本公开的各种实施例提供的阵列基板及其制作方法、显示面板、显示装置，通过在金属层设置开口，以使用于连接金属层上金属线的第一过孔的一部分直接搭接于金属层，另一部分悬空设置(未搭接于金属层)，即将第一过孔通过半搭接的方式刻蚀于金属层上，可以在金属层形成缓坡状结构，在第一过孔处进行PI(聚酰亚胺)涂覆时，有利于PI朝向第一过孔扩散，从而防止液堆积，改善扩散不均的问题，避免产生像素点不良问题，提高阵列基板的产品良率。同时，通过在金属层的下方设置用于包护的台阶部，有效防止对钝化层进行刻蚀时带来的向下切割、穿刺等问题，保证显示面板的正常显示。另外，将栅极层的栅极线在与所述第一过孔对应的位置朝向所述衬底基板延伸，可以增加栅极线与像素电极(ITO)之间的距离，以避免相邻的栅极线通过像素电极进行放电，避免产生ESD不良。
附图说明
图1示出本公开实施例的阵列基板的结构示意图；
图2示出本公开实施例的阵列基板的另一结构示意图；
图3示出图2中方框A部分的放大示意图；
图4示出本公开实施例的阵列基板实物的局部结构示意图；
图5示出本公开实施例的阵列基板的另一局部结构示意图(包含静电放电保护单元)。
附图标记：
1-衬底基板；2-栅极层、21-栅极线；3-绝缘层；4-TFT；5-第一透明电极层；6-金属层、61-开口、62-台阶部；7-钝化层、71-第一过孔；8-第二透明电极层。
具体实施方式
此处参考附图描述本公开的各种方案以及特征。
应理解的是，可以对此处申请的实施例做出各种修改。因此，上述说明书不应该视为限制，而仅是作为实施例的范例。本领域的技术人员将想到在本公开的范围和精神内的其他修改。
包含在说明书中并构成说明书的一部分的附图示出了本公开的实施例，并且与上面给出的对本公开的大致描述以及下面给出的对实施例的详细描述一起用于解释本公开的原理。
通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述，本公开的这些和其它特性将会变得显而易见。
还应当理解，尽管已经参照一些具体实例对本公开进行了描述，但本领域技术人员能够确定地实现本公开的很多其它等效形式。
当结合附图时，鉴于以下详细说明，本公开的上述和其他方面、特征和优势将变得更为显而易见。
此后参照附图描述本公开的具体实施例；然而，应当理解，所申请的实施例仅仅是本公开的实例，其可采用多种方式实施。熟知和/或重复的功能和结构并未详细描述以避免不必要或多余的细节使得本公开模糊不清。因此，本文所申请的具体的结构性和功能性细节并非意在限定，而是仅仅作为权利要求的基础和代表性基础用于教导本领域技术人员以实质上任意合适的详细结构多样地使用本公开。
图1至图5示出了本公开实施例的阵列基板的结构示意图。如图1至图5所示，本公开实施例提供了一种阵列基板，包括依次层叠设置的衬底基板1、栅极层(Gate)2、绝缘层(GI，栅极绝缘层)3、TFT(薄膜晶体管)4、第一透明电极层5、金属层(SD)6、钝化层(PVX)7以及第二透明电极层8，金属层6上形成有金属线，金属线通过设于钝化层7的第一过孔71与设于第二透明电极层8的第二电极连接，金属层6与第一过孔71对应的位置区域设有开口61，以使所述第一过孔71半搭接于金属层6。
本公开实施例提供的阵列基板通过在金属层6设置开口61，以使用于连接金属层6上金属线的第一过孔71的一部分直接搭接于金属层6，另一部分悬空设置(未搭接于金属层6)，即将第一过孔71通过半搭接的方式刻蚀于金属层6上，可以在金属层6形成缓坡状结构，在第一过孔71处进行PI(聚酰亚胺)涂覆时，有利于PI朝向第一过孔71扩散，从而防止PI液堆积，改善PI扩散不均的问题，避免产生像素点不良问题，提高阵列基板的产品良率。
具体地，本实施例的阵列基板为6Mask Array制作工艺，以适用于A-Si HADS显示面板。第一透明电极层5为像素电极层(ITO)，第二透明电极层为公共电极层(COM)。第一透明电极层5和第二透明电极层8均采用ITO材料制成。金属层(SD)6上形成的金属线包括源极线和漏极线。
采用Dual Gate技术的A-Si阵列基板产品，相邻两个像素单元(Pixel)的源极线中存在一根公共电极线(Vcom Line)，其通过第一过孔71与公共电极层上的Com电极连接，从而可以提升面板显示区内公共电极的均一性，配合上述第一过孔71可以有效防止面板闪烁等显示不良问题。
在一些实施例中，如图3和图4所示，开口61的截面尺寸大小小于金属层6的截面尺寸的1/2，保证金属线的顺利通过。通过上述结构设计形成如图4所示的第一过孔71。第一过孔71的形状可以为方形、圆形以及椭圆形等任意形状，本公开不具体限定。
在一些实施例中，金属层6的下方与第一过孔71对应的位置形成有台阶部62，台阶部62形成在第一透明电极层5上。
具体地，如图4所示，在进行钝化层7刻蚀时，由于金属层6的下方设有绝缘层3，绝缘层3与钝化层7的成分相同，均为SiNx。同时，为确保产品开口率，钝化层7与金属层6之间的距离设置的较小，由于制作工艺的波动会存在向下切割(Under Cut)的风险，同时由于第一过孔71为半过孔，因此，第一过孔71在金属层6的搭接处存在穿刺风险(图4中方框B部分所示)。向下切割以及穿刺等不良问题，一方面会使金属层6的金属裸露，长期使用过程中容易造成金属腐蚀等，影响显示面板的显示；另一方面穿刺不良会使栅极线21(Gate Line)与设置在第二透明电极层8的第二过孔(Com过孔)发生短路(Shot)的风险，从而发生显示异常等问题。为有效防止钝化层7进行刻蚀时带来的向下切割、穿刺等问题，本实施例中，在进行金属层6制作前，在第一透明电极层5上形成有台阶部62，进而加工形成金属层6，可以对金属层6进行保护，可以增加第一过孔71生产时的工艺波动边际，即可以允许适量的工艺波动存在，在保证加工出半过孔形式的第一过孔71的同时，保证阵列基板和显示面板的产品质量。
在一些实施例中，如图3和如图5所示，栅极层2的栅极线21在与第一过孔71对应的位置朝向衬底基板1延伸。
为了防止阵列基板中的静电导致的瞬间电流过大击穿GOA单元，影响阵列基板的正常显示，阵列基板还包括静电放电保护单元(ESD单元)，静电放电保护单元与栅极线21连接。
ESD恶化实验表明，当第一透明电极层5的临界尺寸(CD)扩大1um时，会发生ESD不良，使得钝化层7遭到破坏，影响第一过孔71，且第一透明电极层5与栅极层2发生Shot(即GCS不良)，使得显示面板显示异常。而当第一透明电极层5的临界尺寸(CD)朝着栅极线21方向扩大2um时，ESD不良消失，由上述恶化实验可知，ESD不良产生的主要原因是由于不同的栅极之间通过ITO垫片(第一透明电极层5)的桥梁作用放电导致的。因此，为减少ESD不良的发生，保证阵列基板的产品良率，本实施例中，将栅极线21朝向衬底基板1延伸，以增加栅极线21与像素电极(ITO)之间的距离，以避免相邻的栅极线21通过像素电极进行放电。
具体实施中，该位置处栅极线21的形状可以为梯形、拱形等形状，只要与像素电极(ITO)具有一定的距离，保证相邻的栅极线21无法通过像素电极的桥梁作用放电即可。
本公开实施例还提供了一种阵列基板的制作方法，所述阵列基板包括在衬底基板1上依次层叠加工形成的栅极层2、绝缘层3、TFT4、第一透明电极层5、金属层6、钝化层7以及第二透明电极层8，所述方法还包括：
在所述金属层6上形成金属线，并在所述金属层6上开设开口61；
在所述钝化层7上与所述开口61对应的位置形成第一过孔71，以使所述第一过孔71半搭接于所述金属层6；
在所述第二透明电极层8上形成第二电极，其中，所述第二电极通过所述第一过孔71与所述金属线连接。
阵列基板的具体加工过程包括如下步骤：
S101：在衬底基板1上通过镀膜、刻蚀形成栅极层2；
S102：在栅极层2上通过镀膜形成绝缘层3；
S103：在绝缘层3上通过成膜、刻蚀形成TFT沟道(TFT4)；
S104：在TFT4上通过镀膜、刻蚀像素电极(1ITO)形成第一透明电极层5，第一透明电极层5上形成有第一电极；
S105：在第一透明电极层5上通过刻蚀金属形成金属层6，并在金属层6上开设开口61，其中，金属层6上形成有源极线和漏极线等金属线；
S105：在金属层6通过刻蚀形成钝化层7，并通过刻蚀形成半搭接于金属层6的第一过孔71；
S106：在金属层6上形成第二透明电极层8，并通过刻蚀在第二透明电极层8形成第二电极，其中，所述第二电极通过所述第一过孔71与所述金属线连接。
通过上述步骤S101至S106进行6Mask Array工艺制作，形成控制显示面板显示的TFT器件。
本公开实施例提供的阵列基板的制作方法对应于上述实施例的阵列基板，阵列基板实施例中的任何可选项也适用于阵列基板的制作方法的实施例，这里不再详述。
本公开实施例还提供了一种显示面板，包括上述的阵列基板。
其中，显示面板还包括与阵列基板相对设置的彩膜基板(CF)，以及用于连接彩膜基板和阵列基板的密封胶框(Seal)。
本公开实施例还提供了一种显示装置，包括上述的显示面板。
该显示装置的一个示例为液晶显示装置。该显示装置可以是任何具有显示功能的产品或部件，例如手机、平板电脑、电视机、显示器、笔记本电脑、穿戴式手表、导航仪等。
以上实施例仅为本公开的示例性实施例，不用于限制本公开，本公开的保护范围由权利要求书限定。本领域技术人员可以在本公开的实质和保护范围内，对本公开做出各种修改或等同替换，这种修改或等同替换也应视为落在本公开的保护范围内。

Claims (10)

1.一种阵列基板，包括依次设置的衬底基板、栅极层、绝缘层、TFT、第一透明电极层、金属层、钝化层以及第二透明电极层，其特征在于，所述金属层上形成有金属线，所述金属线通过设于所述钝化层的第一过孔与设于所述第二透明电极层的第二电极连接，所述金属层与所述第一过孔对应的位置区域设有开口，以使所述第一过孔半搭接于所述金属层，即连接金属层上金属线的第一过孔的一部分直接搭接于金属层，另一部分悬空设置，从而将第一过孔通过半搭接的方式刻蚀于金属层上，在金属层形成缓坡状结构。
2.根据权利要求1所述的阵列基板，其中，所述开口的截面尺寸大小小于所述金属层的截面尺寸的1/2。
3.根据权利要求1所述的阵列基板，其中，所述金属线位于相邻的两个像素单元之间。
4.根据权利要求1所述的阵列基板，其中，所述第一透明电极层为像素电极层，所述第二透明电极层为公共电极层。
5.根据权利要求1所述的阵列基板，其中，所述金属层的下方与所述第一过孔对应的位置形成有台阶部，所述台阶部形成在所述第一透明电极层上。
6.根据权利要求1所述的阵列基板，其中，所述栅极层的栅极线在与所述第一过孔对应的位置朝向所述衬底基板延伸。
7.根据权利要求6所述的阵列基板，其中，所述栅极线的形状呈梯形或拱形。
8.一种阵列基板的制作方法，所述阵列基板包括在衬底基板上依次加工形成的栅极层、绝缘层、TFT、第一透明电极层、金属层、钝化层以及第二透明电极层，其特征在于，所述方法还包括：
在所述金属层上形成金属线，并在所述金属层上开设开口；
在所述钝化层上与所述开口对应的位置形成第一过孔，以使所述第一过孔半搭接于所述金属层，即连接金属层上金属线的第一过孔的一部分直接搭接于金属层，另一部分悬空设置，从而将第一过孔通过半搭接的方式刻蚀于金属层上，在金属层形成缓坡状结构；
在所述第二透明电极层上形成第二电极，其中，所述第二电极通过所述第一过孔与所述金属线连接。
9.一种显示面板，包括根据权利要求1-7中任一项所述的阵列基板。
10.一种显示装置，包括根据权利要求9所述的显示面板。
CN202111108256.0A 2021-09-22 2021-09-22 阵列基板及其制作方法、显示面板、显示装置 Active CN113838867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111108256.0A CN113838867B (zh) 2021-09-22 2021-09-22 阵列基板及其制作方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111108256.0A CN113838867B (zh) 2021-09-22 2021-09-22 阵列基板及其制作方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN113838867A CN113838867A (zh) 2021-12-24
CN113838867B true CN113838867B (zh) 2024-03-08

Family

ID=78960252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111108256.0A Active CN113838867B (zh) 2021-09-22 2021-09-22 阵列基板及其制作方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN113838867B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332473A (zh) * 2014-08-29 2015-02-04 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板和显示装置
CN106298808A (zh) * 2016-09-21 2017-01-04 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN111508895A (zh) * 2020-04-30 2020-08-07 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332473A (zh) * 2014-08-29 2015-02-04 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板和显示装置
CN106298808A (zh) * 2016-09-21 2017-01-04 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN111508895A (zh) * 2020-04-30 2020-08-07 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法

Also Published As

Publication number Publication date
CN113838867A (zh) 2021-12-24

Similar Documents

Publication Publication Date Title
US7683387B2 (en) Thin film transistor substrate having electrode layers that are formed on insulating layer to cover common voltage line and grounding line
US9461074B2 (en) Motherboard, array substrate and fabrication method thereof, and display device
US8728836B2 (en) Method for preventing electrostatic breakdown, method for manufacturing array substrate and display substrate
CN102053415B (zh) 水平电场液晶显示设备
CN100510867C (zh) 液晶显示器件及其制造方法
US8643799B2 (en) TFT-LCD array substrate and manufacturing method thereof
US8098341B2 (en) Thin film transistor substrate and liquid crystal display device using the same
US20100053530A1 (en) Thin film transistor substrate and method for manufacturing same
US20050157232A1 (en) Transflective liquid crystal display
CN100547470C (zh) 电光装置、其制造方法以及电子设备
US9746731B2 (en) Array substrate, repairing sheet, display panel and method of repairing array substrate
JPH09160076A (ja) 表示装置用アレイ基板及びその製造方法
US10269788B2 (en) Array panel with ESD protection circuit
JP2010128418A (ja) 液晶表示装置及びその製造方法
CN111736398A (zh) 一种显示面板及显示装置
US11929371B2 (en) Array substrate, display panel and display apparatus
KR20130104429A (ko) 액정 표시 장치 및 이의 제조 방법
US20220384488A1 (en) Array substrate and manufacturing method thereof, motherboard and display device
CN102466932A (zh) 液晶面板、tft阵列基板及其制造方法
WO2022160392A1 (zh) 一种阵列基板及显示面板
CN113838867B (zh) 阵列基板及其制作方法、显示面板、显示装置
CN103592801A (zh) 顶栅型tft阵列基板及其制造方法、显示面板及显示装置
JP5143637B2 (ja) 液晶表示パネル
CN108388057B (zh) 阵列基板
US9939693B2 (en) Fringe field switching type liquid crystal display having metal layer for protecting pad

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant