WO2022160392A1 - 一种阵列基板及显示面板 - Google Patents

一种阵列基板及显示面板 Download PDF

Info

Publication number
WO2022160392A1
WO2022160392A1 PCT/CN2021/077286 CN2021077286W WO2022160392A1 WO 2022160392 A1 WO2022160392 A1 WO 2022160392A1 CN 2021077286 W CN2021077286 W CN 2021077286W WO 2022160392 A1 WO2022160392 A1 WO 2022160392A1
Authority
WO
WIPO (PCT)
Prior art keywords
data line
dummy pixel
display
array substrate
pixel unit
Prior art date
Application number
PCT/CN2021/077286
Other languages
English (en)
French (fr)
Inventor
肖邦清
Original Assignee
Tcl华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tcl华星光电技术有限公司 filed Critical Tcl华星光电技术有限公司
Priority to US17/286,479 priority Critical patent/US20230261006A1/en
Publication of WO2022160392A1 publication Critical patent/WO2022160392A1/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Definitions

  • the second data line includes a first part and a second part, the first part is parallel to the first data line, and the second part is disposed in the corresponding opening area of the dummy pixel , wherein the projection of the first part overlaps with the dummy pixel electrode to form an overlapping area.
  • the second data line includes a trunk portion and a branch portion, the trunk portion extends in a vertical direction, and the branch portion extends in a horizontal direction;
  • the projection of the first branch portion overlaps with the adjacent dummy pixel electrodes to form a first overlap area
  • the projection of the second branch portion overlaps with the adjacent dummy pixel electrodes to form a second overlap area
  • the dummy pixel electrode and the common electrode are at the same potential.
  • Capacitive load reduces the charging rate of the display pixel unit 81 corresponding to the second data line 220, ensures that the charging rate of each display pixel unit 81 in the array substrate is equivalent, and further improves the performance of the display pixel unit 81 with the The phenomenon that the display effect at the edge of the display panel of the array substrate is poor.
  • This embodiment provides an array substrate.
  • the array substrate includes a display area 1000 and a non-display area 2000 adjacent to the display area 1000. It can be understood that FIG. 3 is only for illustrating the embodiment of the present application. Part of the film structure of the display area 1000 and the non-display area 2000 is shown.
  • each of the dummy pixel units 82 includes a main area 821 and a sub area 822, the dummy pixel electrodes 820 are disposed corresponding to the main area 821 and the sub area 822, and the dummy pixel electrodes 820 include corresponding
  • the first trunk electrode 8210 of the main region 821 and the second trunk electrode 8220 corresponding to the secondary region 822 are only used for illustration, and are not limited in this embodiment.
  • the design of the second data line 220 located between the display pixel unit 81 and the dummy pixel unit 82 in the data line 200 is changed, so that the second data line 220 includes a trunk portion 221 and a branch part 222, wherein the branch part 222 includes a plurality of first branch parts 2221 extending in a horizontal direction and a plurality of second branch parts 2222 extending in a vertical direction, the first branch parts 2221 and the The second branch portion 2222 intersects vertically, the first branch portion 2221 and the second branch portion 2222 are cross-shaped; the projection of the branch portion 222 overlaps with the adjacent dummy pixel electrode 820 to form an overlapping area, thereby A capacitance is formed between the branch portion 222 of the second data line 220 and other film layers of the dummy pixel unit 82, thereby increasing the capacitance load on the second data line 220, so as to correspond to the second data line 220.
  • FIG. 6 is a top view of a third type of pixel unit of the array substrate provided by the embodiment of the present application.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

提供了一种阵列基板及显示面板，通过改变阵列基板位于显示像素单元（81）和虚拟像素单元（82）之间数据线（200）的设计方式，从而减小对应数据线（200）的显示像素单元（81）的充电率，保证与其他像素单元充电率相当，进而改善显示面板边缘处的显示效果不良的现象。

Description

一种阵列基板及显示面板 技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及显示面板。
 背景技术
在平板显示设备中，薄膜晶体管液晶显示(Thin Film Transistor LiquidCrystal Display，TFT-LCD)面板具有体积小、辐射小和制造成本相对较低等特点，在手机、电脑、电视机等电子产品中得到了广泛的应用。
为了保证液晶显示器制程过程中位于显示区边缘的显示像素的刻蚀均匀性，通常在阵列基板的显示区边缘设置几行或者几列虚拟像素，使显示区边缘具有虚拟薄膜晶体管和虚拟像素电极（dummy pixel）。
其中，在显示面板边缘位置，显示像素与虚拟像素共用一条数据线充电，但是为了保证虚拟像素不显示，通常会使接入虚拟像素的数据线处于断开的状态。在这样的情况下，原本共用一条数据线充电的显示像素与虚拟像素，则会变成该数据线只用给对应的显示像素充电，从而导致数据线负载变小，使边缘处显示像素的充电率高于其他像素，进而导致显示面板边缘处发生显示效果不良的现象，例如在显示面板边缘处产生亮线。
 技术问题
本申请提供了一种阵列基板及显示面板，用以减小对应虚拟像素单元的显示像素单元的充电率，保证与其他像素单元充电率相当，进而改善显示面板边缘处的显示效果不良的现象。
 技术解决方案
为解决上述问题，本申请提供的技术方案如下：
一种阵列基板，包括显示区和与所述显示区相邻的非显示区；
所述阵列基板包括多条沿水平方向延伸的扫描线、多条沿竖直方向延伸数据线以及由所述扫描线和所述数据线交叉限定出的多个像素单元；
所述像素单元包括位于所述显示区的显示像素单元、及位于所述非显示区的虚拟像素单元，所述显示像素单元包括与所述数据线相连接的显示像素电极，所述虚拟像素单元包括与所述数据线断开的虚拟像素电极；
所述数据线包括多条第一数据线和至少一条第二数据线，所述第二数据线位于所述显示像素单元和所述虚拟像素单元之间；
其中，所述第二数据线的投影至少与部分所述虚拟像素电极重叠形成重叠区。
本申请的阵列基板中，所述第二数据线包括主干部分和分支部分，所述主干部分沿竖直方向延伸，所述分支部分沿水平方向延伸；
其中，所述分支部分的投影与相邻的所述虚拟像素电极重叠形成重叠区。
本申请的阵列基板中，所述第二数据线包括主干部分和分支部分，所述主干部分沿竖直方向延伸，所述分支部分包括至少一个沿水平方向延伸的第一分支部分和至少一个沿竖直方向延伸第二分支部分，所述第一分支部分与所述第二分支部分垂直相交；
其中，所述第一分支部分的投影与相邻的所述虚拟像素电极重叠形成第一重叠区，所述第二分支部分的投影与相邻的所述虚拟像素电极重叠形成第二重叠区。
本申请的阵列基板中，所述第二数据线的长度大于所述第一数据线的长度。
本申请的阵列基板中，所述第二数据线包括第一部分和第二部分，所述第一部分与所述第一数据线平行，所述第二部分设置在对应的所述虚拟像素的开口区域的周围，其中，所述第一部分的投影与所述虚拟像素电极重叠形成重叠区。
本申请的阵列基板中，所述第二数据线的第二部分的投影与相邻的所述虚拟像素电极部分重叠。
本申请的阵列基板中，所述数据线的第二部分为曲线。
本申请的阵列基板中，所述阵列基板还包括一公共电极，所述虚拟像素电极与所述公共电极电连接。
本申请的阵列基板中，所述虚拟像素电极与所述公共电极是同一电位。
本申请的阵列基板中，所述公共电极位于非显示区。
本申请提供了一种显示面板，包括阵列基板，所述阵列基板包括显示区和与所述显示区相邻的非显示区；
所述阵列基板包括多条沿水平方向延伸的扫描线、多条沿竖直方向延伸数据线以及由所述扫描线和所述数据线交叉限定出的多个像素单元；
所述像素单元包括位于所述显示区的显示像素单元、及位于所述非显示区的虚拟像素单元，所述显示像素单元包括与所述数据线相连接的显示像素电极，所述虚拟像素单元包括与所述数据线断开的虚拟像素电极；
所述数据线包括多条第一数据线和至少一条第二数据线，所述第二数据线位于所述显示像素单元和所述虚拟像素单元之间；
其中，所述第二数据线的投影至少与部分所述虚拟像素电极重叠形成重叠区。
本申请的显示面板中，所述第二数据线包括主干部分和分支部分，所述主干部分沿竖直方向延伸，所述分支部分沿水平方向延伸；
其中，所述分支部分的投影与相邻的所述虚拟像素电极重叠形成重叠区。
本申请的显示面板中，所述第二数据线包括主干部分和分支部分，所述主干部分沿竖直方向延伸，所述分支部分包括至少一个沿水平方向延伸的第一分支部分和至少一个沿竖直方向延伸第二分支部分，所述第一分支部分与所述第二分支部分垂直相交；
其中，所述第一分支部分的投影与相邻的所述虚拟像素电极重叠形成第一重叠区，所述第二分支部分的投影与相邻的所述虚拟像素电极重叠形成第二重叠区。
本申请的显示面板中，所述第二数据线的长度大于所述第一数据线的长度。
本申请的显示面板中，所述第二数据线包括第一部分和第二部分，所述第一部分与所述第一数据线平行，所述第二部分设置在对应的所述虚拟像素的开口区域的周围，其中，所述第一部分的投影与所述虚拟像素电极重叠形成重叠区。
本申请的显示面板中，所述第二数据线的第二部分的投影与相邻的所述虚拟像素电极部分重叠。
本申请的显示面板中，所述数据线的第二部分为曲线。
本申请的显示面板中，所述阵列基板还包括一公共电极，所述虚拟像素电极与所述公共电极电连接。
本申请的显示面板中，所述虚拟像素电极与所述公共电极是同一电位。
本申请的显示面板中，所述公共电极位于非显示区。
 有益效果
本申请通过改变所述数据线中位于所述显示像素单元和所述虚拟像素单元之间的所述第二数据线的设计方式，使所述第二数据线的投影与相邻的所述虚拟像素电极的主干电极的投影部分重叠形成的重叠区，从而使所述第二数据线与所述虚拟像素单元的其他膜层之间形成电容，进而增大所述第二数据线上的电容负载，使对应所述第二数据线的所述显示像素单元的充电率减小，保证所述阵列基板中每个所述显示像素单元的充电率相当，进而改善了具有所述阵列基板的显示面板边缘处的显示效果不良的现象。
 附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有阵列基板的像素单元俯视图；
图2为本申请所提供的阵列基板的像素单元俯视图；
图3为本申请实施例所提供的阵列基板的结构示意图；
图4为本申请实施例所提供的阵列基板的第一种像素单元俯视图；
图5为本申请实施例所提供的阵列基板的第二种像素单元俯视图；
图6为本申请实施例所提供的阵列基板的第三种像素单元俯视图。
 本发明的实施方式
本申请提供一种阵列基板及显示面板，为使本申请的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本申请进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
请参阅图1，现有阵列基板的像素单元俯视图。
在现有技术中，所述阵列基板包括显示区1000和与所述显示区1000相邻的非显示区2000；所述阵列基板包括多条沿水平方向延伸的扫描线100、多条沿竖直方向延伸数据线200以及由所述扫描线100和所述数据线200交叉限定出的多个像素单元80；所述像素单元80包括位于所述显示区1000的显示像素单元81、及位于所述非显示区2000的虚拟像素单元82，所述显示像素单元81包括与所述数据线200相连接的显示像素电极810，所述虚拟像素单元82包括虚拟像素电极820。
然而，为了保证所述虚拟像素单元82不显示，通常会使接入所述虚拟像素电极820的所述数据线200处于断开的状态，在这样的情况下，原本共用一条所述数据线200充电的所述显示像素单元81与所述虚拟像素单元82，则会变成所述数据线200只用给对应的所述显示像素单元81充电，从而导致所述数据线200负载变小，使与该数据线200连接的所述显示像素单元81的充电率高于其他像素，当所述阵列基板制备成显示面板时，由于其边缘处所述显示像素单元81的充电率高于其他像素，进而导致显示面板的边缘处发生显示效果不良的现象。基于此，本申请提供了一种阵列基板及显示面板，用以解决上述问题。
本申请实施例提供一种阵列基板及显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图2，本申请所提供的阵列基板的像素单元俯视图。
本申请提供一种阵列基板，所述阵列基板包括显示区1000和与所述显示区1000相邻的非显示区2000；所述阵列基板包括多条沿水平方向延伸的扫描线100、多条沿竖直方向延伸数据线200以及由所述扫描线100和所述数据线200交叉限定出的多个像素单元80。
所述像素单元80包括位于所述显示区1000的显示像素单元81、及位于所述非显示区2000的虚拟像素单元82，所述显示像素单元81包括与所述数据线200相连接的显示像素电极810，所述虚拟像素单元82包括与所述数据线200断开的虚拟像素电极820。
所述数据线200包括多条第一数据线210和至少一条第二数据线220，所述第二数据线220位于所述显示像素单元81和所述虚拟像素单元82之间。
其中，所述第二数据线200的投影至少与部分所述虚拟像素电极820重叠形成重叠区2200。
本申请通过改变所述数据线200中位于所述显示像素单元81和所述虚拟像素单元82之间的所述第二数据线220的设计方式，使所述第二数据线220的投影至少与部分所述虚拟像素电极820重叠形成重叠区2200，从而使所述第二数据线220与所述虚拟像素单元82的其他膜层之间形成电容，进而增大所述第二数据线220上的电容负载，使对应所述第二数据线220的所述显示像素单元81的充电率减小，保证所述阵列基板中每个所述显示像素单元81的充电率相当，进而改善了具有所述阵列基板的显示面板边缘处的显示效果不良的现象。
现结合具体实施例对本申请的技术方案进行描述。
实施例一
请参阅图3，本申请实施例所提供的阵列基板的结构示意图。
本实施例提供一种阵列基板，所述阵列基板包括显示区1000和与所述显示区1000相邻的非显示区2000，可以理解的是，图3中仅是为了说明本申请实施例而示意出的所述显示区1000和所述非显示区2000的部分膜层结构。
在本实施例中，所述阵列基板包括叠层设置的衬底基板10、栅极绝缘层30、平坦层50以及钝化层70；所述阵列基板还包括位于所述衬底基板10和所述栅极绝缘层30之间的第一栅极21和第二栅极22、位于所述栅极绝缘层30和所述平坦层50之间的第一有源层41和第二有源层42、位于所述第一有源层41上方的第一源极61和第一漏极62、位于所述第二有源层42上方的第二源极63和第二漏极64以及位于所述钝化层70上方的像素电极层。
在本实施例中，所述衬底基板10的材料包括但不限于聚对苯二甲酸乙二醇酯、聚酰亚胺、三醋酸纤维薄膜或其他柔性材料，进一步的，在本实施例中，所述衬底基板10为PI基板，主要为聚酰亚胺，PI材料可以有效的提高基板的透光率。
所述栅极绝缘层30具有强水氧阻隔能力和绝缘能力，其材料包括但不限于氧化硅、氮化硅、氮氧化硅等或其叠层；所述第一有源层41和所述第二有源层42的材料包括但不限于铟镓锌氧化物；所述第一栅极21、所述第二栅极22、所述第一源极61、所述第一漏极62、所述第二源极63以及所述第二漏极64的材料包括但不限于钼、银、铝等金属或其叠层；所述钝化层70的材料包括但不限于氧化硅、氮化硅、氮氧化硅等或其叠层。
在本实施例中，所述阵列基板还包括像素单元80，所述像素单元80包括位于所述显示区1000的显示像素单元81、及位于所述非显示区2000的虚拟像素单元82，其中，所述显示像素单元81包括叠层设置的所述第一栅极21、所述第一有源层41、所述第一源极61、所述第一漏极62以及位于所述钝化层70上的显示像素电极810；所述虚拟像素单元82包括叠层设置的所述第二栅极22、所述第二有源层42、所述第二源极62、所述第二漏极62以及位于所述钝化层70上的虚拟像素电极820，其中，所述显示像素电极810位于所述显示区1000，所述虚拟像素电极820位于所述非显示区2000。
在本实施例中，所述钝化层70包括第一过孔71和第二过孔72，其中所述第一过孔71贯穿所述钝化层70且位于所述第一漏极62的正上方，所述第二过孔72贯穿所述钝化岑层70且位于所述第二漏极64的正上方；所述显示像素电极810通过所述第一过孔71与所述第一漏极62电连接，所述虚拟像素电极820通过所述第二过孔72与所述第二漏极64电连接。
请结合图4，本申请实施例所提供的阵列基板的第一种像素单元俯视图。
在本实施例中，所述阵列基板包括多条沿水平方向延伸的扫描线100、多条沿竖直方向延伸数据线200；其中，所述扫描线100和所述数据线200交叉限定出的多个所述像素单元80。
其中，所述显示像素电极810通过所述第一源极61与所述数据线200相连接，所述虚拟像素电极820与所述数据线200断开。
在本实施例中，所述数据线200包括多条第一数据线210和至少一条第二数据线220，所述第二数据线220位于所述显示像素单元81和所述虚拟像素单元82之间，本实施例对所述第二数据线220的数量不做具体限制。
在本实施例中，所述第二数据线220包括主干部分221和分支部分222，所述主干部分221沿竖直方向延伸，所述主干部分221位于所述显示像素单元81和所述虚拟像素单元82之间，其中，所述主干部分221通过所述第一源极61与所述显示像素电极810相连接，所述主干部分221与所述虚拟像素电极820断开；所述分支部分222沿水平方向延伸，所述分支部分222与所述扫描线100平行设置，其中，所述分支部分222的投影与相邻的所述虚拟像素电极820重叠形成重叠区2200。
具体的，在本实施例中，每个所述虚拟像素单元82包括主区821和副区822，所述虚拟像素电极820对应所述主区821和所述副区822设置，所述虚拟像素电极820包括对应所述主区821的第一主干电极8210、及对应所述副区822的第二主干电极8220。
其中，所述分支部分222的投影与相邻的所述虚拟像素电极820的第一主干电极8210重叠形成第一重叠区2201，所述分支部分821的投影与相邻的所述虚拟像素电极820的第二主干电极8220重叠形成第一重叠区2201。
本实施例通过改变所述数据线200中位于所述显示像素单元81和所述虚拟像素单元82之间的所述第二数据线220的设计方式，使所述第二数据线220包括主干部分221和分支部分222，其中，所述分支部分222沿水平方向延伸，所述分支部分222的投影与相邻的所述虚拟像素电极820的第一主干电极8210重叠形成第一重叠区2201，所述分支部分821的投影与相邻的所述虚拟像素电极820的第二主干电极8220重叠形成第一重叠区2201，从而使所述第二数据线220的分支部分222与所述虚拟像素单元82的其他膜层之间形成电容，进而增大所述第二数据线220上的电容负载，使对应所述第二数据线220的主干部分221的所述显示像素单元81的充电率减小，保证所述阵列基板中每个所述显示像素单元81的充电率相当，进而改善了具有所述阵列基板的显示面板边缘处的显示效果不良的现象。
可以理解的是，每个所述虚拟像素单元82包括主区821和副区822，所述虚拟像素电极820对应所述主区821和所述副区822设置，所述虚拟像素电极820包括对应所述主区821的第一主干电极8210、及对应所述副区822的第二主干电极8220，仅用于举例说明，本实施例对此不做限制。
需说明的是，本实施例对所述分支部分222的投影面积、所述第一主干电极8210的投影面积以及第二主干电极8220的投影面积均不做具体限制。
请结合图5，本申请实施例所提供的阵列基板的第二种像素单元俯视图。
在本实施例中，所述第二数据线220包括主干部分221和分支部分222，所述主干部分221沿竖直方向延伸，所述主干部分221位于所述显示像素单元81和所述虚拟像素单元82之间，其中，所述主干部分221通过所述第一源极61与所述显示像素电极810相连接，所述主干部分221与所述虚拟像素电极820断开；所述分支部分222包括至少一个沿水平方向延伸的第一分支部分2221和至少一个沿竖直方向延伸第二分支部分2222，所述第一分支部分2221与所述第二分支部分2222垂直相交，所述第一分支部分2221与所述第二分支部分2222呈十字形，其中，所述分支部分222的投影与相邻的所述虚拟像素电极820重叠形成重叠区2200。
在本实施例中，每个所述虚拟像素单元82包括主区821和副区822，所述虚拟像素电极820对应所述主区821和所述副区822设置，所述虚拟像素电极820包括对应所述主区821的第一主干电极8210、及对应所述副区822的第二主干电极8220。
所述第一主干电极8210包括垂直设置的第一子主干电极8211和第二子主干电极8212，所述第二主干电极8220包括垂直设置的第三子主干电极8221和第四子主干电极8222。
在本实施例中，所述分支部分222包括多个沿水平方向延伸的第一分支部分2221和多个沿竖直方向延伸第二分支部分2222，所述第一分支部分2221与所述第二分支部分2222垂直相交，所述第一分支部分2221与所述第二分支部分2222呈十字形。
其中，所述第一分支部分2221的投影与相邻的所述虚拟像素电极820的第一子主干电极8211的投影重叠形成第一重叠区2201、及所述第一分支部分2221的投影与相邻的所述虚拟像素电极820的第三子主干电极8221的投影重叠形成第一重叠区2201；所述第二分支部分2222的投影与相邻的所述虚拟像素电极820的第二子主干电极8212的投影重叠形成第二重叠区2202、及所述第二分支部分2222的投影与相邻的所述虚拟像素电极820的第四子主干电极8222的投影重叠形成第二重叠区2202。
本实施例通过改变所述数据线200中位于所述显示像素单元81和所述虚拟像素单元82之间的所述第二数据线220的设计方式，使所述第二数据线220包括主干部分221和分支部分222，其中，所述分支部分222包括多个沿水平方向延伸的第一分支部分2221和多个沿竖直方向延伸第二分支部分2222，所述第一分支部分2221与所述第二分支部分2222垂直相交，所述第一分支部分2221与所述第二分支部分2222呈十字形；所述分支部分222的投影与相邻的所述虚拟像素电极820重叠形成重叠区，从而使所述第二数据线220的分支部分222与所述虚拟像素单元82的其他膜层之间形成电容，进而增大所述第二数据线220上的电容负载，使对应所述第二数据线220的主干部分221的所述显示像素单元81的充电率减小，保证所述阵列基板中每个所述显示像素单元81的充电率相当，进而改善了具有所述阵列基板的显示面板边缘处的显示效果不良的现象。
需说明的是，本实施例对所述第二数据线220的分支部分222的投影面积、所述第一主干电极8210的投影面积以及所述第二主干电极8220的投影面积均不做具体限制。
请结合图6，本申请实施例所提供的阵列基板的第三种像素单元俯视图。
在本实施例中，所述第二数据线220的长度大于所述第一数据线210的长度，所述第二数据线220包括第一部分223和第二部分224，所述第一部分223与所述第一数据线210平行，所述第二部分224设置在对应的所述虚拟像素82的开口区域的周围，其中，所述第一部分223的投影与所述虚拟像素电极820重叠形成重叠区2200。
在本实施例中，所述第二数据线220的第二部分224的投影与相邻的所述虚拟像素电极820部分重叠，第二数据线220的第二部分224为曲线。
需要说明的是，所述第二数据线220的第二部分224的投影与相邻的所述虚拟像素电极820部分重叠仅用作举例说明，本实施例对此不做具体限制。
具体的，在本实施例中，每个所述虚拟像素单元82包括主区821和副区822，所述虚拟像素电极820对应所述主区821和所述副区822设置，所述虚拟像素电极820包括对应所述主区821的第一主干电极8210、及对应所述副区822的第二主干电极8220。
在本实施例中，所述第二数据线220第一部分223的投影与相邻的所述虚拟像素电极820的所述第一主干电极8210重叠形成重叠区2200，所述第二数据线220第一部分223的投影与相邻的所述虚拟像素电极820的所述第二主干电极8220重叠形成重叠区2200。
本实施例改变所述数据线200中位于所述显示像素单元81和所述虚拟像素单元82之间的所述第二数据线220的设计方式，使所述第二数据线220的长度大于所述第一数据线210的长度，通过增加了所述第二数据线220的长度，进而增大所述第二数据线220上的电阻负载；同时，所述第二数据线220包括第一部分223和第二部分224，所述第一部分223与所述第一数据线210平行，所述第二部分224设置在对应的所述虚拟像素82的开口区域的周围，其中，所述第一部分223的投影与所述虚拟像素电极820重叠形成重叠区2200，从而使所述第二数据线220的第一部分223与所述虚拟像素单元82的其他膜层之间形成电容，进而增大所述第二数据线220上的电容负载。
本实施例通过增加所述第二数据线220的电阻负载和电容负载，使对应所述第二数据线220的所述显示像素单元81的充电率减小，保证所述阵列基板中每个所述显示像素单元81的充电率相当，进而改善了具有所述阵列基板的显示面板边缘处的显示效果不良的现象。
需要说明的是，在本实施例中，所述阵列基板还包括一公共电极23，所述公共电极23位于所述非显示区2000，所述公共电极23与所述第一栅极21和所述第二栅极22同层。
具体的，在本实施例中，所述阵列基板还包括位于所述钝化层70上的第三过孔73，所述第三过孔73贯穿所述钝化层70、所述平坦层50以及所述栅极绝缘层30，且所述第三过孔73位于所述公共电极23的正上方，所述虚拟像素电极820通过所述第三过孔73与所述公共电极23电连接。在实际操作中，由于所述第二数据线220的投影至少与相邻的部分所述虚拟像素电极820重叠形成的重叠区2200，因此所述第二数据线220与所述虚拟像素电极820之间存在产生电容耦合效应的可能，通过将所述虚拟像素电极820与所述公共电极23电连接，所述虚拟像素电极820与所述公共电极23保持同一电位，即使得所述虚拟像素电极820的电位不会随着电压变化而变化，从而以改所述数据线220与所述虚拟像素电极820之间的电容耦合效应，进而提高显示效果。
可以理解的是，所述公共电极23位于所述非显示区2000仅用作举例说明，本实施例对所述公共电极23的位置不做具体限制。
实施例二
本实施例还提供一种显示面板，包括如任一项所述的阵列基板。
其中，所述阵列基板已经在上述实施例中进行了详细的说明，在此不在重复说明。
综上所述，本申请提供一种阵列基板及显示面板。阵列基板包括显示区和与显示区相邻的非显示区；阵列基板包括多条沿水平方向延伸的扫描线、多条沿竖直方向延伸数据线以及多个像素单元；像素单元包括显示像素单元和虚拟像素单元；数据线包括多条第一数据线和至少一条第二数据线，第二数据线位于显示像素单元和虚拟像素单元之间；其中，所述第二数据线的投影至少与部分所述虚拟像素电极重叠形成重叠区。本申请通过改变阵列基板位于显示像素单元和虚拟像素单元之间数据线的设计方式，从而减小对应该数据线的显示像素单元的充电率，保证与其他像素单元充电率相当，进而改善显示面板边缘处的显示效果不良的现象。
可以理解的是，对本领域普通技术人员来说，可以根据本申请的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本申请所附的权利要求的保护范围。

Claims (20)

  1. 一种阵列基板，其中，包括显示区和与所述显示区相邻的非显示区；
    所述阵列基板包括多条沿水平方向延伸的扫描线、多条沿竖直方向延伸数据线以及由所述扫描线和所述数据线交叉限定出的多个像素单元；
    所述像素单元包括位于所述显示区的显示像素单元、及位于所述非显示区的虚拟像素单元，所述显示像素单元包括与所述数据线相连接的显示像素电极，所述虚拟像素单元包括与所述数据线断开的虚拟像素电极；
    所述数据线包括多条第一数据线和至少一条第二数据线，所述第二数据线位于所述显示像素单元和所述虚拟像素单元之间；
    其中，所述第二数据线的投影至少与部分所述虚拟像素电极重叠形成重叠区。
  2. 如权利要求1所述的阵列基板，其中，所述第二数据线包括主干部分和分支部分，所述主干部分沿竖直方向延伸，所述分支部分沿水平方向延伸；
    其中，所述分支部分的投影与相邻的所述虚拟像素电极重叠形成重叠区。
  3. 如权利要求1所述的阵列基板，其中，所述第二数据线包括主干部分和分支部分，所述主干部分沿竖直方向延伸，所述分支部分包括至少一个沿水平方向延伸的第一分支部分和至少一个沿竖直方向延伸第二分支部分，所述第一分支部分与所述第二分支部分垂直相交；
    其中，所述第一分支部分的投影与相邻的所述虚拟像素电极重叠形成第一重叠区，所述第二分支部分的投影与相邻的所述虚拟像素电极重叠形成第二重叠区。
  4. 如权利要求1所述的阵列基板，其中，所述第二数据线的长度大于所述第一数据线的长度。
  5. 如权利要求4所述的阵列基板，其中，所述第二数据线包括第一部分和第二部分，所述第一部分与所述第一数据线平行，所述第二部分设置在对应的所述虚拟像素的开口区域的周围，其中，所述第一部分的投影与所述虚拟像素电极重叠形成重叠区。
  6. 如权利要求5所述的阵列基板，其中，所述第二数据线的第二部分的投影与相邻的所述虚拟像素电极部分重叠。
  7. 如权利要求6所述的阵列基板，其中，所述数据线的第二部分为曲线。
  8. 权利要求1所述的阵列基板，其中，所述阵列基板还包括一公共电极，所述虚拟像素电极与所述公共电极电连接。
  9. 如权利要求8所述的阵列基板，其中，所述虚拟像素电极与所述公共电极是同一电位。
  10. 如权利要求9所述的阵列基板，其中，所述公共电极位于非显示区。
  11. 一种显示面板，其中，包括阵列基板，
    所述阵列基板包括显示区和与所述显示区相邻的非显示区；
    所述阵列基板包括多条沿水平方向延伸的扫描线、多条沿竖直方向延伸数据线以及由所述扫描线和所述数据线交叉限定出的多个像素单元；
    所述像素单元包括位于所述显示区的显示像素单元、及位于所述非显示区的虚拟像素单元，所述显示像素单元包括与所述数据线相连接的显示像素电极，所述虚拟像素单元包括与所述数据线断开的虚拟像素电极；
    所述数据线包括多条第一数据线和至少一条第二数据线，所述第二数据线位于所述显示像素单元和所述虚拟像素单元之间；
    其中，所述第二数据线的投影至少与部分所述虚拟像素电极重叠形成重叠区。
  12. 如权利要求11所述的显示面板，其中，所述第二数据线包括主干部分和分支部分，所述主干部分沿竖直方向延伸，所述分支部分沿水平方向延伸；
    其中，所述分支部分的投影与相邻的所述虚拟像素电极重叠形成重叠区。
  13. 如权利要求11所述的显示面板，其中，所述第二数据线包括主干部分和分支部分，所述主干部分沿竖直方向延伸，所述分支部分包括至少一个沿水平方向延伸的第一分支部分和至少一个沿竖直方向延伸第二分支部分，所述第一分支部分与所述第二分支部分垂直相交；
    其中，所述第一分支部分的投影与相邻的所述虚拟像素电极重叠形成第一重叠区，所述第二分支部分的投影与相邻的所述虚拟像素电极重叠形成第二重叠区。
  14. 如权利要求11所述的显示面板，其中，所述第二数据线的长度大于所述第一数据线的长度。
  15. 如权利要求14所述的显示面板，其中，所述第二数据线包括第一部分和第二部分，所述第一部分与所述第一数据线平行，所述第二部分设置在对应的所述虚拟像素的开口区域的周围，其中，所述第一部分的投影与所述虚拟像素电极重叠形成重叠区。
  16. 如权利要求15所述的显示面板，其中，所述第二数据线的第二部分的投影与相邻的所述虚拟像素电极部分重叠。
  17. 如权利要求16所述的显示面板，其中，所述数据线的第二部分为曲线。
  18. 如权利要求11所述的显示面板，其中，所述阵列基板还包括一公共电极，所述虚拟像素电极与所述公共电极电连接。
  19. 如权利要求18所述的显示面板，其中，所述虚拟像素电极与所述公共电极是同一电位。
  20. 如权利要求19所述的显示面板，其中，所述公共电极位于非显示区。
PCT/CN2021/077286 2021-01-28 2021-02-22 一种阵列基板及显示面板 WO2022160392A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/286,479 US20230261006A1 (en) 2021-01-28 2021-02-22 Array substrate and display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110116613.1 2021-01-28
CN202110116613.1A CN112764281B (zh) 2021-01-28 2021-01-28 一种阵列基板及显示面板

Publications (1)

Publication Number Publication Date
WO2022160392A1 true WO2022160392A1 (zh) 2022-08-04

Family

ID=75706384

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/077286 WO2022160392A1 (zh) 2021-01-28 2021-02-22 一种阵列基板及显示面板

Country Status (3)

Country Link
US (1) US20230261006A1 (zh)
CN (1) CN112764281B (zh)
WO (1) WO2022160392A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113885262B (zh) * 2021-09-29 2023-12-29 厦门天马微电子有限公司 显示面板及显示装置
WO2024065465A1 (zh) * 2022-09-29 2024-04-04 京东方科技集团股份有限公司 显示面板、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07333654A (ja) * 1994-06-10 1995-12-22 Sony Corp アクティブマトリクス型液晶表示装置
CN101699339A (zh) * 2009-06-26 2010-04-28 深超光电（深圳）有限公司 有源元件阵列基板
US20130120671A1 (en) * 2011-11-16 2013-05-16 Sony Corporation Liquid crystal display panel and liquid crystal projector
CN106356381A (zh) * 2016-11-18 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN209946604U (zh) * 2019-06-12 2020-01-14 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN111474789A (zh) * 2020-05-13 2020-07-31 深圳市华星光电半导体显示技术有限公司 一种阵列基板及液晶显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026348A (ja) * 2006-07-18 2008-02-07 Seiko Epson Corp 電気光学装置及び電子機器
KR101330393B1 (ko) * 2007-04-02 2013-11-15 엘지디스플레이 주식회사 액정 표시장치
TWI369530B (en) * 2007-09-19 2012-08-01 Wintek Corp Multi-domain liquid crystal display
JP5853419B2 (ja) * 2010-10-25 2016-02-09 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置用基板
KR102294632B1 (ko) * 2014-12-30 2021-08-27 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치
CN105974690B (zh) * 2016-07-22 2019-04-26 京东方科技集团股份有限公司 一种掩模板、阵列基板、显示面板及显示装置
JP6776060B2 (ja) * 2016-08-29 2020-10-28 株式会社ジャパンディスプレイ 表示装置
KR102538750B1 (ko) * 2016-11-29 2023-06-02 엘지디스플레이 주식회사 액정 표시장치
CN109426041B (zh) * 2017-08-21 2020-11-10 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN210573114U (zh) * 2019-11-28 2020-05-19 京东方科技集团股份有限公司 显示基板和显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07333654A (ja) * 1994-06-10 1995-12-22 Sony Corp アクティブマトリクス型液晶表示装置
CN101699339A (zh) * 2009-06-26 2010-04-28 深超光电（深圳）有限公司 有源元件阵列基板
US20130120671A1 (en) * 2011-11-16 2013-05-16 Sony Corporation Liquid crystal display panel and liquid crystal projector
CN106356381A (zh) * 2016-11-18 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN209946604U (zh) * 2019-06-12 2020-01-14 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN111474789A (zh) * 2020-05-13 2020-07-31 深圳市华星光电半导体显示技术有限公司 一种阵列基板及液晶显示面板

Also Published As

Publication number Publication date
CN112764281A (zh) 2021-05-07
CN112764281B (zh) 2021-11-23
US20230261006A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
JP4731206B2 (ja) 液晶表示装置
US8362491B2 (en) Liquid crystal display device and method for fabricating the same
US10672801B2 (en) TFT substrate
US20120154702A1 (en) Liquid crystal display
US8203516B2 (en) Liquid crystal display
US7626646B2 (en) Substrate for display device and display device equipped therewith
KR102063983B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JPH09162412A (ja) 薄膜トランジスタおよび薄膜トランジスタアレイ
WO2018000810A1 (zh) 薄膜晶体管及显示装置
US10147744B2 (en) Array substrate, method of manufacturing the same, and display device
JP2008304659A (ja) 表示装置
US11929371B2 (en) Array substrate, display panel and display apparatus
WO2022160392A1 (zh) 一种阵列基板及显示面板
WO2016141705A1 (zh) 阵列基板及其制造方法和显示装置
JP2735070B2 (ja) アクティブマトリクス液晶表示パネル
WO2017076153A1 (zh) 阵列基板及显示装置
JPH0713196A (ja) アクティブマトリックス型液晶表示装置
CN113050335A (zh) 一种阵列基板、显示面板及显示装置
US11175548B2 (en) Display panel, display apparatus and driving method for the same
WO2021254052A1 (zh) 显示面板和显示装置
US20130106679A1 (en) Lcd panel and method of manufacturing the same
JP2012083455A (ja) 液晶装置、液晶装置の製造方法、及び電子機器
KR102346086B1 (ko) 보상용 박막 트랜지스터를 구비한 액정 표시장치
CN104460164A (zh) 一种薄膜晶体管阵列基板、液晶显示装置及其制造方法
KR100202224B1 (ko) 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21921991

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21921991

Country of ref document: EP

Kind code of ref document: A1