CN113050335A - 一种阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN113050335A
CN113050335A CN202110273884.8A CN202110273884A CN113050335A CN 113050335 A CN113050335 A CN 113050335A CN 202110273884 A CN202110273884 A CN 202110273884A CN 113050335 A CN113050335 A CN 113050335A
Authority
CN
China
Prior art keywords
sub
pixel
array substrate
pixels
data lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110273884.8A
Other languages
English (en)
Inventor
袁学斌
管延庆
杨从星
田超
汤富雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202110273884.8A priority Critical patent/CN113050335A/zh
Priority to PCT/CN2021/084636 priority patent/WO2022193371A1/zh
Publication of CN113050335A publication Critical patent/CN113050335A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供一种阵列基板、显示面板及显示装置。所述阵列基板包括衬底基板、多条数据线、多条扫描线以及多个像素单元；多条数据线包括多条第一类数据线和多条与第一类数据线平行设置的第二类数据线，所述第一类数据线和所述第二类数据线分别被配置为极性相反的数据电压；每个所述像素单元包括由所述扫描线和所述数据线交叉限定出的多个子像素，所述多个子像素包括与所述第一类数据线电性连接的多个第一子像素、及与所述第二类数据线电性连接的多个第二子像素，任一所述第一子像素对应的遮光层至少与一所述第二子像素对应的遮光层通过连接线电性连接。本申请提供的显示面板和显示装置可有效改善电容耦合引起的画面闪烁问题。

Description

一种阵列基板、显示面板及显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
当今社会科技迅猛发展，手机、电脑和电视等电子产品广泛应用于生活中的各个方面。因此，液晶显示面板(Liquid crystal display，LCD)和有机发光半导体(OrganicElectroluminesence Display，OLED)等电子显示屏被广泛采用。
现有技术通常在显示面板的薄膜晶体管(Thin Film Transistor，TFT)有源层沟道区与衬底基板之间增设一遮光层，所述遮光层可以对射向所述有源层的光进行遮挡，从而减少因光照射有源层产生的光生载流子导致的漏电流增加；然而，所述遮光层的材料通常为金属或不透光的非金属，因此所述遮光层与所述有源层之间会交叠产生电容，当显示面板工作时，所述源级电信号发生变化，通过电容耦合效应对所述显示面板像素的存储电荷产生影响，造成所述像素电压的波动，从而使所述像素产生亮度变化，进而使对应的显示面板出现闪烁异常。
发明内容
本申请提供了一种阵列基板、显示面板及显示装置，可有效减少电容耦合引起的像素亮度变化，改善画面闪烁等问题。
为实现上述功能，本申请提供的技术方案如下：
一种阵列基板，包括：
衬底基板；
沿竖直方向延伸的多条数据线，所述多条数据线包括多条第一类数据线和多条与所述第一类数据线平行设置的第二类数据线，所述第一类数据线和所述第二类数据线分别被配置为极性相反的数据电压；
沿水平方向延伸的多条扫描线；以及
多个像素单元，每个所述像素单元包括由所述扫描线和所述数据线交叉限定出的多个子像素，所述多个子像素包括与所述第一类数据线电性连接的多个第一子像素、及与所述第二类数据线电性连接的多个第二子像素；
其中，任一所述子像素对应设置有一薄膜晶体管、及位于所述薄膜晶体管与所述衬底基板之间的遮光层，任一所述第一子像素对应的所述遮光层至少与一所述第二子像素对应的所述遮光层通过连接线电性连接。
本申请的阵列基板中，所述第一类数据线和所述第二类数据线分别被配置为传输大小相等的数据电压。
本申请的阵列基板中，所述第一类数据线和所述第二类数据线沿水平方向依次交替设置；
所述第一子像素和所述第二子像素沿水平方向依次交替设置形成一像素行，任一所述第一子像素对应的所述遮光层至少与一相邻的所述第二子像素对应的所述遮光层通过所述连接线电性相连接。
本申请的阵列基板中，任一所述像素行中相邻的若干所述子像素组成一像素组，同一所述像素组内的所述子像素对应的所述遮光层之间通过所述连接线电性连接。
本申请的阵列基板中，任一所述像素行包括一个或多个所述像素组。
本申请的阵列基板中，任一所述像素行包括多个所述像素组，且任一所述像素组包括相同数量的所述子像素。
本申请的阵列基板中，任一所述像素行包括连续布置的多个第一像素组，任一所述第一像素组包括N个相邻的所述子像素，其中，N为大于等于2的正整数。
本申请的阵列基板中，位于相邻所述像素行的所述第一像素组之间错位布置。
本申请的阵列基板中，N为偶数，所述错位距离为1～(N-1)个所述子像素的距离。
本申请的阵列基板中，位于相邻所述像素行的所述第一像素组之间的错位距离为N/2个相邻所述子像素的间距。
本申请的阵列基板中，N＝6，且所述第一像素组至少包括一个红色子像素、一个蓝色子像素和一个绿色子像素。
本申请的阵列基板中，至少部分所述像素行还包括位于所述像素行的边缘并与一所述第一像素组相邻的第二像素组，所述第二像素组包括M个相邻的子像素，其中，M为大于等于1的正整数，M≠N，且M<2N。
本申请的阵列基板中，任一所述子像素中，所述薄膜晶体管包括层叠设置的有源层、栅极、源极和漏极；
所述有源层包括沟道区、轻掺杂区以及重掺杂区；
其中，所述遮光层在所述有源层上的正投影覆盖所述沟道区、所述轻掺杂区以及所述重掺杂区。
本申请的阵列基板中，所述遮光层在所述衬底基板上正投影的边界和相邻所述沟道区在所述衬底基板上正投影的边界之间的间距a的范围为a≥2微米。
本申请的阵列基板中，所述连接线在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影不重叠。
本申请的阵列基板中，所述连接线的宽度范围为1微米～15微米。
本申请的阵列基板中，所述遮光层和所述连接线的厚度范围均为
Figure BDA0002975707370000031
本申请的阵列基板中，所述连接线与所述遮光层的厚度相同。
本申请的阵列基板中，所述连接线与所述遮光层同层设置，且所述连接线与所述遮光层材料相同。
本申请提供了一种显示面板，包括上述任一所述的阵列基板、及设置于所述阵列基板的薄膜晶体管上方的第二基板，所述第二基板靠近所述阵列基板的一侧设置有黑色矩阵；
其中，所述黑色矩阵在所述阵列基板上的投影与所述连接线不重叠。
本申请提供了一种显示装置，包括上述任一所述的显示面板或上述任一所述的阵列基板。
本申请的有益效果：本申请通过在阵列基板的有源层和衬底基板之间增加遮光层，从而减少对应显示面板内射向所述有源层的光，进而减少因光照射所述有源层产生的光生载流子导致的漏电流；同时，通过设置具有极性相反数据电压的多条第一类数据线和多条与所述第一类数据线平行设置的第二类数据线，所述第一类数据线电性连接多个第一子像素，所述第二类数据线电性连接多个第二子像素，任一所述第一子像素的遮光层至少与一所述第二子像素的遮光层通过连接线电性连接，从而使对应显示面板工作时，所述第一子像素和所述第二子像素的电容耦合方向相反，降低所述子像素上的电压，进而可有效减少电容耦合引起的像素亮度变化，改善画面闪烁等问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有阵列基板的子像素的等效电路示意图；
图2为本申请所提供的阵列基板的子像素的等效电路示意图；
图3为本申请实施例所提供的阵列基板的结构示意图；
图4为本申请实施例所提供的阵列基板的有源层和遮光层的俯视图；
图5为本申请实施例所提供的阵列基板的子像素的等效电路示意图；
图6为本申请实施例所提供的阵列基板的俯视剖面图；
图7为本申请实施例所提供的阵列基板边缘处的子像素第一种排列示意图；
图8为本申请实施例所提供的阵列基板边缘处的子像素第二种排列示意图；
图9为本申请实施例所提供的阵列基板边缘处的子像素第三种排列示意图；
图10为本申请实施例所提供的显示面板的结构示意图。
附图标记说明：
Figure BDA0002975707370000041
Figure BDA0002975707370000051
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
请参阅图1，现有阵列基板的子像素的等效电路示意图。
现有技术中，阵列基板包括衬底基板、沿竖直方向延伸的多条数据线Data、沿水平方向延伸的多条扫描线Gate以及多个像素单元，每个所述像素单元包括由所述扫描线Gate和所述数据线Data交叉限定出的多个子像素，所述子像素包括一薄膜晶体管TFT、存储电容Cst以及液晶电容Clc，所述薄膜晶体管TFT的栅极与相应的扫描线Gate连接，所述薄膜晶体管TFT的源极与相应的数据线Data连接，所述薄膜晶体管TFT的漏极与所述液晶电容Clc的第一极板和存储电容Cst的第一极板连接，为了减少对应显示面板内射向所述薄膜晶体管TFT有源层的光，进而减少因光照射所述有源层产生的光生载流子导致的漏电流，通常在所述薄膜晶体管TFT与所述衬底基板之间增加遮光层LS。
然而，由于所述遮光层LS的材料为金属或不透光的非金属，因此所述遮光层LS与所述源极之间会形成第一电容CP1，所述遮光层LS与所述漏极之间会形成第二电容CP2，当对应的显示面板工作时，所述源级电信号发生变化，通过电容耦合效应对所述子像素的存储电荷产生影响，造成所述子像素电压的波动，从而使所述子像素产生亮度变化，进而使对应的显示面板出现闪烁异常。基于此，本申请提供了一种阵列基板、显示面板及显示装置，用以解决上述问题。
请参阅图2，本申请所提供的阵列基板的子像素的等效电路示意图。
本申请提供一阵列基板，所述阵列基板包括衬底基板(图中未标出)；沿竖直方向延伸的多条数据线Data，所述多条数据线Data包括多条第一类数据线Data和多条与所述第一类数据线Data1平行设置的第二类数据线Data2，所述第一类数据线Data1和所述第二类数据线Data2分别被配置为极性相反的数据电压；沿水平方向延伸的多条扫描线Gate。
以及多个像素单元(图中未标出)，每个所述像素单元包括由所述扫描线Gate和所述数据线Data交叉限定出的多个子像素(图中未标出)，所述多个子像素包括与所述第一类数据线Data1电性连接的多个第一子像素P1、及与所述第二类数据线Data2电性连接的多个第二子像素P2。
其中，任一所述子像素对应设置有一薄膜晶体管TFT、及位于所述薄膜晶体管TFT与所述衬底基板之间的遮光层LS，任一所述第一子像素P1对应的所述遮光层LS至少与一所述第二子像素P2对应的所述遮光层LS通过连接线Ls电性连接。
需要说明的是，本申请对所述子像素的个数、所述第一子像素P1的个数以及所述第二子像素P2个数均不做具体限制。
在本申请中，所述第一子像素P1和所述第二子像素P2还包括存储电容Cst和液晶电容Clc，所述薄膜晶体管TFT的栅极与相应的扫描线Gate连接，所述薄膜晶体管TFT的源极与相应的数据线Data连接，所述薄膜晶体管TFT的漏极与所述液晶电容Clc的第一极板和存储电容Cst的第一极板连接，所述遮光层LS与所述薄膜晶体管TFT的源极之间形成第一电容CP1，所述遮光层LS与所述薄膜晶体管TFT的漏极之间形成第二电容CP2。
本申请提供的阵列基板包括沿竖直方向延伸的多条数据线，所述多条数据线包括多条第一类数据线Data1和多条与所述第一类数据线Data1平行设置的第二类数据线Data2，所述第一类数据线Data1和所述第二类数据线Data2分别被配置为极性相反的数据电压；多个像素单元，每个所述像素单元包括由所述扫描线和所述数据线交叉限定出的多个子像素，所述多个子像素包括与所述第一类数据线Data1电性连接的多个第一子像素P1、及与所述第二类数据线Data2电性连接的多个第二子像素P2；其中，任一所述第一子像素P1对应的所述遮光层LS至少与一所述第二子像素P2对应的所述遮光层LS通过连接线Ls电性连接，从而使对应显示面板工作时，所述第一子像素P1和所述第二子像素P2的电容耦合方向相反，降低所述子像素上的电压，进而可有效减少电容耦合引起的像素亮度变化，改善画面闪烁等问题。
需要说明的是，在本申请中，所述第一子像素P1和所述第二子像素P2包括但不限于红色子像素(R)、绿色子像素(G)以及蓝色子像素(B)。
可以理解的是，在本申请中，对所述第一子像素P1和所述第二子像素P2的种类不做进一步限制，即，所述第一子像素P1和所述第二子像素P2的种类可以相同也可以不同。
现结合具体实施例对本申请的技术方案进行描述。
实施例一
请结合图3，本申请实施例所提供的阵列基板的结构示意图。
本实施例提供一阵列基板，所述阵列基板包括衬底基板10、及位于所述衬底基板10上的多个像素单元(图中未标出)，每个所述像素单元包括多个子像素(图中未标出)，任一所述子像素对应设置有位于所述衬底基板10上的薄膜晶体管TFT、及位于所述薄膜晶体管TFT与所述衬底基板10之间的遮光层LS。
在本实施例中，所述衬底基板10的材料包括但不限于聚对苯二甲酸乙二醇酯、聚酰亚胺、三醋酸纤维薄膜或其他柔性材料，进一步的，所述衬底基板10为PI基板，主要为聚酰亚胺，PI材料可以有效的提高基板的透光率。
在本实施例中，所述薄膜晶体管TFT包括依次层叠设置于所述遮光层LS上的有源层30、栅极绝缘层40、栅极50、层间绝缘层60、源极71、漏极72、平坦层80、公共电极层90、钝化层100以及像素电极110，其中，所述源极71和所述漏极72同层且间隔设置，所述像素电极110通过一过孔(图中未标出)与所述漏极72电性连接。
在本实施例中，所述有源层30的材料包括但不限于铟镓锌氧化物；所述栅极绝缘层40和层间绝缘层60具有强水氧阻隔能力和绝缘能力，其材料包括但不限于氧化硅、氮化硅、氮氧化硅等或其层叠；所述栅极50、所述源极71和所述漏极72的材料包括但不限于钼、银、铝等金属或其叠层；所述钝化层100的材料包括但不限于氧化硅、氮化硅、氮氧化硅等或其层叠；所述公共电极层90和所述像素电极110的材料包括但不限于氧化铟锡。
在本实施例中，所述阵列基板还包括位于所述有源层30和所述遮光层LS之间的缓冲层20，所述缓冲层20可以由氧化硅或氮化硅所构成。
需要说明的是，本实施例中，所述阵列基板包括依次层叠设置于所述遮光层LS上的缓冲层20、有源层30、栅极绝缘层40、栅极50、层间绝缘层60、源极71、漏极72、平坦层80、公共电极层90、钝化层100以及像素电极110仅用于举例说明，同时，所述像素电极110与所述漏极72电性连接也仅用于举例说明，所述像素电极110也可连接所述源极71，本实施例对此不做具体限制。
请结合图4，本申请实施例所提供的阵列基板的有源层和遮光层的俯视图。
在本实施例中，所述有源层30包括沟道区31、轻掺杂区32以及重掺杂区33，所述沟道区31位于两个所述轻掺杂区32之间，所述沟道区31和所述轻掺杂区32位于两个所述重掺杂区33之间；其中，所述遮光层LS在所述有源层30上的投影覆盖所述沟道区31、所述轻掺杂区32以及所述重掺杂区33。
具体地，所述遮光层LS在所述有源层30上的投影至少与所述重掺杂区33远离所述轻掺杂区32一侧的边界重叠；其中，所述遮光层LS的厚度范围为
Figure BDA0002975707370000091
具体地，所述遮光层LS在所述衬底基板10上正投影的边界和所述沟道区31在所述衬底基板10上正投影的边界之间的间距a的范围为a≥2微米，通过限制所述a的范围，从而减少光线从衬底基板10远离所述有源层30的一侧入射到所述有源层30的沟道区31以及轻掺杂区32中，保证所述沟道区31以及所述轻掺杂区32的遮光性；同时，为了得到遮光性能较好且量产可行性高的所述遮光层LS，优选地，所述遮光层LS的厚度范围为
Figure BDA0002975707370000092
在本实施例中，所述遮光层LS在所述有源层30上的投影至少与所述重掺杂区33远离所述轻掺杂区32一侧的边界重叠，从而对所述有源层30靠近所述衬底基板10的一侧起到平坦化的作用，进而防止所述有源层30发生断线等不良现象。
本实施例通过在所述阵列基板的有源层30和所述衬底基板10之间增加所述遮光层LS，所述有源层30在所述衬底基板10上的正投影位于所述遮光层LS在所述衬底基板10上的正投影内，从而减少所述阵列基板内射向所述有源层30的光，进而减少因光照射所述有源层30产生的光生载流子导致的漏电流。
请参阅图5，本申请实施例所提供的阵列基板的子像素的等效电路示意图。
在本实施例中，所述阵列基板还包括沿竖直方向延伸的多条数据线Data，所述多条数据线Data包括多条第一类数据线Data1和多条与所述第一类数据线Data1平行设置的第二类数据线Data2，所述第一类数据线Data1和所述第二类数据线Data2分别被配置为极性相反的数据电压；沿水平方向延伸的多条扫描线Gate；每个所述像素单元(图中未标出)包括由所述扫描线Gate和所述数据线Data交叉限定出的多个子像素P，所述多个子像素P包括与所述第一类数据线Data1电性连接的多个第一子像素P1、及与所述第二类数据线Data2电性连接的多个第二子像素P2，任一所述第一子像素P1对应的所述遮光层LS至少与一相邻的所述第二子像素P2对应的所述遮光层LS通过所述连接线Ls电性相连接。
本实施例通过设置具有极性相反数据电压的多条第一类数据线Data1和多条与所述第一类数据线Data1平行设置的第二类数据线Data2，所述第一类数据线Data1电性连接多个第一子像素P1，所述第二类数据线Data2电性连接多个第二子像素P2，任一所述第一子像素P1对应的所述遮光层LS至少与一相邻的所述第二子像素P2对应的所述遮光层LS通过所述连接线Ls电性相连接，从而使对应显示面板工作时，所述第一子像素P1和所述第二子像素P2的电容耦合方向相反，降低所述子像素P上的电压，进而可有效减少电容耦合引起的像素亮度变化，改善画面闪烁等问题。
进一步地，所述第一类数据线Data1和所述第二类数据线Data2分别被配置为传输大小相等的数据电压。
具体地，在一种实施例中，所述第一类数据线Data1和所述第二类数据线Data2沿水平方向依次交替设置；所述第一子像素P1和所述第二子像素P2沿水平方向依次交替设置，任一所述第一子像素P1对应的所述遮光层LS至少与一相邻的所述第二子像素P2对应的所述遮光层LS通过所述连接线Ls电性相连接，从而使对应显示面板工作时，所述第一子像素P1和所述第二子像素P2的电容耦合方向相反，所述第一子像素P1中的数据电压变化和所述第二子像素P2中的数据电压变化均为0，进而可有效减少电容耦合引起的像素亮度变化，改善画面闪烁等问题。
在本实施例中，所述第一子像素P1和所述第二子像素P2还包括存储电容Cst和液晶电容Clc，所述薄膜晶体管TFT的栅极50与相应的扫描线Gate连接，所述薄膜晶体管TFT的源极71与相应的数据线Data连接，所述薄膜晶体管TFT的漏极72与所述液晶电容Clc的第一极板和存储电容Cst的第一极板连接，所述遮光层LS与所述薄膜晶体管TFT的源极71之间形成第一电容CP1，所述遮光层LS与所述薄膜晶体管TFT的漏极72之间形成第二电容CP2，所述第一子像素P1对应的所述遮光层LS与相邻的所述第二子像素P2对应的所述遮光层LS通过所述连接线Ls电性相连接。
请结合图6，本申请实施例所提供的阵列基板的俯视剖面图。
在本实施例中，所述连接线Ls与所述遮光层LS同层设置，且所述连接线Ls与所述遮光层LS的材料相同，其中，当所述连接线Ls的材料为金属材料时，为了避免所述连接线Ls与所述扫描线Gate交叠产生寄生电容，因此所述连接线Ls在所述衬底基板10上的正投影与所述扫描线Gate在所述衬底基板10上的正投影不重叠。
可以理解的是，在本实施例中，所述连接线Ls与所述遮光层LS的材料相同，因此所述连接线Ls与所述遮光层LS可以为一体成型结构，从而减少所述阵列基板制备方法的工艺流程，提高制备效率。当然，所述连接线Ls与所述遮光层LS也可以单独成型，本实施例对此不做进一步限制。
本实施例通过设置所述连接线Ls在所述衬底基板10上的正投影与所述扫描线Gate在所述衬底基板10上的正投影不重叠，从而避免当所述连接线Ls的材料为金属材料时，与所述扫描线Gate交叠产生寄生电容，从而影响对应显示面板显示效果的问题。
具体地，所述连接线Ls的宽度b的范围为1微米～15微米，所述连接线Ls的厚度范围为
Figure BDA0002975707370000111
进一步地，所述连接线Ls的厚度与所述遮光层Ls的厚度相同。
请参阅图7，本申请实施例所提供的阵列基板的子像素第一种排列示意图。
在本实施例中，所述第一类数据线Data1和所述第二类数据线Data2沿水平方向依次交替设置；所述第一子像素P1和所述第二子像素P2沿水平方向依次交替设置形成第一像素行120，任一所述第一子像素P1对应的所述遮光层LS至少与一相邻的所述第二子像素P2对应的所述遮光层LS通过所述连接线Ls电性相连接。
在本实施例中，任一所述像素行120中相邻的若干所述子像素P组成一像素组121，同一所述像素组121内的所述子像素P对应的所述遮光层LS之间通过所述连接线Ls电性连接。
在本实施例中，任一所述像素行120包括一个或多个所述像素组121。
具体地，任一所述像素行120包括多个所述像素组121，且任一所述像素组121包括相同数量的所述子像素P；其中，任一所述像素行120包括连续布置的多个第一像素组1211，任一所述第一像素组1211包括N个相邻的所述子像素P，其中，N为大于等于2的正整数。
在本实施例中，位于相邻所述像素行120的所述第一像素组1211之间错位布置。
其中，当N为偶数时，所述错位距离为1～(N-1)个所述子像素P的距离，优选位于相邻所述像素行120的所述第一像素组1211之间的错位距离为N/2个相邻所述子像素P的间距，此时，所述第一子像素P1和所述第二子像素P2的电容耦合方向相反，根据子像素电压变化[2V*CP1*N+(-2V*CP1)*N]/2N可知，所述第一子像素P1中的数据电压变化和所述第二子像素P2中的数据电压变化均为0。
当N为奇数时，所述错位距离为1～(N-1)个所述子像素P的距离，优选位于相邻所述像素行120的所述第一像素组1211之间的错位距离为(N+1)/2个相邻所述子像素P的间距，此时，所述第一子像素P1和所述第二子像素P2的电容耦合方向相反，根据子像素电压变化[2V*CP1*(N+1)+(-2V*CP1)*N]/2N＝(2V*CP1)/(2N+1)可知，当N为奇数时，所述子像素上的电压降低，进一步地，当N足够大时，所述第一子像素P1中的数据电压变化和所述第二子像素P2中的数据电压变化近似于0。
本实施例，通过将任一所述第一子像素P1对应的所述遮光层LS与一所述第二子像素P2对应的所述遮光层LS通过连接线Ls电性连接，从而使对应显示面板工作时，所述第一子像素P1和所述第二子像素P2的电容耦合方向相反，降低所述子像素上的电压，进而可有效减少电容耦合引起的像素亮度变化，改善画面闪烁等问题。
具体地，在本实施例中，所述像素行120包括沿竖直方向交错设置的第一像素行123和第二像素行124，所述第一像素行123包括连续布置的多个第一像素组1211，及位于所述像素行120的边缘并与一所述第一像素组1211相邻的第二像素组1212，所述第二像素行124包括连续布置的多个第一像素组1211，所述第一像素组1211包括6个相邻的所述子像素P，所述第二像素组1212包括3个相邻的子像素P，其中，位于相邻所述像素行120的所述第一像素组1211之间的错位距离为3个相邻所述子像素P的间距，且所述第一像素组1211至少包括一个红色子像素、一个蓝色子像素和一个绿色子像素。
在本实施例中，至少部分所述像素行120还包括位于所述像素行120的边缘并与一所述第一像素组1211相邻的第二像素组1212，所述第二像素组1212包括M个相邻的子像素P，其中，M为大于等于1的正整数，M≠N，且M<2N。
可以理解的是，图7中，所述第一像素行123、所述第二像素行124以及所述第一像素行123交错设置的情况仅用作举例说明，本实施例对所述第一像素行123和所述第二像素行124交错设置的顺序不做具体限制；同时，本实施例对所述第一像素行123的数量和所述第二像素行124的数量均不做具体限制。
请参阅图8，本申请实施例所提供的阵列基板边缘处的子像素第二种排列示意图。
在本实施例中，所述子像素的排列方式与上述实施例所提供的子像素的第一种排列方式相似/相同，具体请参照上述实施例中的子像素排列方式的描述，此处不再赘述，两者的区别仅在于：
在本实施例中，N＝6，M＝9，即所述第一像素组1211包括6个相邻的所述子像素P，所述第二像素组1212包括9个相邻的子像素P，其中，位于相邻所述像素行120的所述第一像素组1211之间的错位距离为3个相邻所述子像素P的间距。
请参阅图9，本申请实施例所提供的阵列基板边缘处的子像素第三种排列示意图。
在本实施例中，所述子像素的排列方式与上述实施例所提供的子像素的第一种排列方式相似/相同，具体请参照上述实施例中的子像素排列方式的描述，此处不再赘述，两者的区别仅在于：
在本实施例中，N＝2，M＝3，即所述第一像素组1211包括2个相邻的所述子像素P，所述第二像素组1212包括3个相邻的子像素P，其中，位于相邻所述像素行120的所述第一像素组1211之间的错位距离为1个相邻所述子像素P的间距。
本实施例通过将相邻所述像素行120的所述第一像素组1211之间错位布置，可以提高相邻所述像素组间隔处的排布均匀性，从而避免当相邻所述像素行120中的所述第一像素组1211对应排布时，相邻所述第一像素组1211之间因没有设置所述连接线Ls，从而造成相邻所述第一像素组1211间隔处的排布均匀性较差，进而出现的该区域显示效果不良的现象。
需要说明的是，上述图7、图8以及图9只是对本申请技术方案的示例性的描述，即在本实施例中，所述第一像素组1211包括6个所述子像素P，所述第二像素组1212包括3个相邻的子像素P；所述第一像素组1211包括6个所述子像素P，所述第二像素组1212包括9个相邻的子像素P；所述第一像素组1211包括2个相邻的所述子像素P，所述第二像素组1212包括3个相邻的子像素P均仅用作举例说明，所述子像素P的个数可以根据实际产品的需求来选定。
可以理解的是，位于相邻所述像素行120的所述第一像素组1211之间的错位距离为N/2个相邻所述子像素P的间距仅用于举例说明，本申请实施例对相邻所述像素行120的所述第一像素组1211之间的错位距离不做具体限制。
实施例二
请参阅图10，本申请实施例所提供的显示面板的结构示意图。
本实施例还提供一种显示面板，包括上述实施例一中阵列基板、及设置于所述阵列基板的薄膜晶体管TFT上方的第二基板130，所述第二基板130靠近所述阵列基板的一侧设置有黑色矩阵131。
其中，所述黑色矩阵131在所述阵列基板上的投影覆盖所述连接线Ls。
在本实施例中，所述阵列基板已经在上述实施例中进行了详细的说明，在此不在重复说明。
本实施例通过将所述黑色矩阵131在所述阵列基板上的投影覆盖所述连接线Ls，即所述连接线Ls位于所述黑色矩阵131的正下方，从而避免了所述显示面板的开口率损失，达到提升显示面板显示效果的目的。
实施例三
本实施例还提供了一种显示装置，所述显示装置包括上述实施例二中的显示面板或上述实施例一中的阵列基板。
其中，所述阵列基板已经在上述实施例中进行了详细的说明，在此不在重复说明。
在具体应用时，所述显示装置可以为智能手机、平板电脑、笔记本电脑、智能手环、智能手表、智能眼镜、智能头盔、台式机电脑、智能电视或者数码相机等设备的显示屏，甚至可以应用在具有柔性显示屏的电子设备上。
本申请提供一种阵列基板、显示面板及显示装置。所述阵列基板包括衬底基板、多条数据线、多条扫描线以及多个像素单元；多条数据线包括多条第一类数据线和多条与第一类数据线平行设置的第二类数据线，所述第一类数据线和所述第二类数据线分别被配置为传输大小相等、极性相反的数据电压；每个所述像素单元包括由所述扫描线和所述数据线交叉限定出的多个子像素，所述多个子像素包括与所述第一类数据线电性连接的多个第一子像素、及与所述第二类数据线电性连接的多个第二子像素，任一所述第一子像素对应的遮光层至少与一所述第二子像素对应的遮光层通过连接线电性连接。本申请提供的显示面板和显示装置可有效改善电容耦合引起的画面闪烁问题。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板、显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (21)

1.一种阵列基板，其特征在于，包括：
衬底基板；
沿竖直方向延伸的多条数据线，所述多条数据线包括多条第一类数据线和多条与所述第一类数据线平行设置的第二类数据线，所述第一类数据线和所述第二类数据线分别被配置为极性相反的数据电压；
沿水平方向延伸的多条扫描线；以及
多个像素单元，每个所述像素单元包括由所述扫描线和所述数据线交叉限定出的多个子像素，所述多个子像素包括与所述第一类数据线电性连接的多个第一子像素、及与所述第二类数据线电性连接的多个第二子像素；
其中，任一所述子像素对应设置有一薄膜晶体管、及位于所述薄膜晶体管与所述衬底基板之间的遮光层，任一所述第一子像素对应的所述遮光层至少与一所述第二子像素对应的所述遮光层通过连接线电性连接。
2.如权利要求1所述的阵列基板，其特征在于，所述第一类数据线和所述第二类数据线分别被配置为传输大小相等的数据电压。
3.如权利要求1所述的阵列基板，其特征在于，所述第一类数据线和所述第二类数据线沿水平方向依次交替设置；
所述第一子像素和所述第二子像素沿水平方向依次交替设置形成一像素行，任一所述第一子像素对应的所述遮光层至少与一相邻的所述第二子像素对应的所述遮光层通过所述连接线电性相连接。
4.如权利要求3所述的阵列基板，其特征在于，任一所述像素行中相邻的若干所述子像素组成一像素组，同一所述像素组内的所述子像素对应的所述遮光层之间通过所述连接线电性连接。
5.如权利要求4所述的阵列基板，其特征在于，任一所述像素行包括一个或多个所述像素组。
6.如权利要求5所述的阵列基板，其特征在于，任一所述像素行包括多个所述像素组，且任一所述像素组包括相同数量的所述子像素。
7.如权利要求5所述的阵列基板，其特征在于，任一所述像素行包括连续布置的多个第一像素组，任一所述第一像素组包括N个相邻的所述子像素，其中，N为大于等于2的正整数。
8.如权利要求7所述的阵列基板，其特征在于，位于相邻所述像素行的所述第一像素组之间错位布置。
9.如权利要求8所述的阵列基板，其特征在于，N为偶数，所述错位距离为1～(N-1)个所述子像素的距离。
10.如权利要求9所述的阵列基板，其特征在于，位于相邻所述像素行的所述第一像素组之间的错位距离为N/2个相邻所述子像素的间距。
11.如权利要求10所述的阵列基板，其特征在于，N＝6，且所述第一像素组至少包括一个红色子像素、一个蓝色子像素和一个绿色子像素。
12.如权利要求7所述的阵列基板，其特征在于，至少部分所述像素行还包括位于所述像素行的边缘并与一所述第一像素组相邻的第二像素组，所述第二像素组包括M个相邻的子像素，其中，M为大于等于1的正整数，M≠N，且M<2N。
13.如权利要求1-12所述的阵列基板，其特征在于，任一所述子像素中，所述薄膜晶体管包括层叠设置的有源层、栅极、源极和漏极；
所述有源层包括沟道区、轻掺杂区以及重掺杂区；
其中，所述遮光层在所述有源层上的正投影覆盖所述沟道区、所述轻掺杂区以及所述重掺杂区。
14.如权利要求13所述的阵列基板，其特征在于，所述遮光层在所述衬底基板上正投影的边界和相邻所述沟道区在所述衬底基板上正投影的边界之间的间距a的范围为a≥2微米。
15.如权利要求13所述的阵列基板，其特征在于，所述连接线在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影不重叠。
16.如权利要求1所述的阵列基板，其特征在于，所述连接线的宽度范围为1微米～15微米。
17.如权利要求1所述的阵列基板，其特征在于，所述遮光层和所述连接线的厚度范围均为
Figure FDA0002975707360000021
18.如权利要求1所述的阵列基板，其特征在于，所述连接线与所述遮光层的厚度相同。
19.如权利要求1所述的阵列基板，其特征在于，所述连接线与所述遮光层同层设置，且所述连接线与所述遮光层材料相同。
20.一种显示面板，其特征在于，所述显示面板包括权利要求1-19中任一权利要求所述的阵列基板、及设置于所述阵列基板的薄膜晶体管上方的第二基板，所述第二基板靠近所述阵列基板的一侧设置有黑色矩阵；
其中，所述黑色矩阵在所述阵列基板上的正投影覆盖所述连接线。
21.一种显示装置，其特征在于，所述显示装置包括权利要求20所述的显示面板或权利要求1-19中任一权利要求所述的阵列基板。
CN202110273884.8A 2021-03-15 2021-03-15 一种阵列基板、显示面板及显示装置 Pending CN113050335A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110273884.8A CN113050335A (zh) 2021-03-15 2021-03-15 一种阵列基板、显示面板及显示装置
PCT/CN2021/084636 WO2022193371A1 (zh) 2021-03-15 2021-03-31 一种阵列基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110273884.8A CN113050335A (zh) 2021-03-15 2021-03-15 一种阵列基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN113050335A true CN113050335A (zh) 2021-06-29

Family

ID=76512077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110273884.8A Pending CN113050335A (zh) 2021-03-15 2021-03-15 一种阵列基板、显示面板及显示装置

Country Status (2)

Country Link
CN (1) CN113050335A (zh)
WO (1) WO2022193371A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114002887A (zh) * 2021-11-01 2022-02-01 武汉华星光电技术有限公司 阵列基板和显示面板
CN115202117A (zh) * 2022-07-29 2022-10-18 惠科股份有限公司 阵列基板、显示装置和驱动电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103034000A (zh) * 2011-09-30 2013-04-10 株式会社日本显示器东 液晶显示装置
CN105093659A (zh) * 2015-09-07 2015-11-25 武汉华星光电技术有限公司 一种液晶显示面板及其制造方法
CN105572998A (zh) * 2016-03-04 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN107256872A (zh) * 2017-07-10 2017-10-17 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN107817636A (zh) * 2017-10-31 2018-03-20 武汉天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN107887398A (zh) * 2017-11-14 2018-04-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板以及显示装置
CN109343284A (zh) * 2018-10-22 2019-02-15 深圳市华星光电技术有限公司 像素结构、阵列基板及显示装置
CN110752221A (zh) * 2019-10-30 2020-02-04 厦门天马微电子有限公司 一种显示装置
CN110931505A (zh) * 2018-09-19 2020-03-27 夏普株式会社 显示装置
CN111916463A (zh) * 2020-08-20 2020-11-10 武汉华星光电技术有限公司 阵列基板、其制备方法及显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197016B2 (ja) * 2006-07-24 2008-12-17 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
US8760479B2 (en) * 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
KR20180061506A (ko) * 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
CN207148492U (zh) * 2017-09-25 2018-03-27 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN110308600A (zh) * 2019-06-29 2019-10-08 上海天马微电子有限公司 阵列基板、显示面板和显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103034000A (zh) * 2011-09-30 2013-04-10 株式会社日本显示器东 液晶显示装置
CN105093659A (zh) * 2015-09-07 2015-11-25 武汉华星光电技术有限公司 一种液晶显示面板及其制造方法
CN105572998A (zh) * 2016-03-04 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN107256872A (zh) * 2017-07-10 2017-10-17 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN107817636A (zh) * 2017-10-31 2018-03-20 武汉天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN107887398A (zh) * 2017-11-14 2018-04-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板以及显示装置
CN110931505A (zh) * 2018-09-19 2020-03-27 夏普株式会社 显示装置
CN109343284A (zh) * 2018-10-22 2019-02-15 深圳市华星光电技术有限公司 像素结构、阵列基板及显示装置
CN110752221A (zh) * 2019-10-30 2020-02-04 厦门天马微电子有限公司 一种显示装置
CN111916463A (zh) * 2020-08-20 2020-11-10 武汉华星光电技术有限公司 阵列基板、其制备方法及显示面板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114002887A (zh) * 2021-11-01 2022-02-01 武汉华星光电技术有限公司 阵列基板和显示面板
CN114002887B (zh) * 2021-11-01 2022-10-04 武汉华星光电技术有限公司 阵列基板和显示面板
WO2023070789A1 (zh) * 2021-11-01 2023-05-04 武汉华星光电技术有限公司 阵列基板和显示面板
CN115202117A (zh) * 2022-07-29 2022-10-18 惠科股份有限公司 阵列基板、显示装置和驱动电路
CN115202117B (zh) * 2022-07-29 2023-06-16 惠科股份有限公司 阵列基板、显示装置和驱动电路

Also Published As

Publication number Publication date
WO2022193371A1 (zh) 2022-09-22

Similar Documents

Publication Publication Date Title
US9647009B1 (en) TFT array substrate structure
JP4731206B2 (ja) 液晶表示装置
US20170038653A1 (en) Method for manufacturing coa liquid crystal panel and coa liquid crystal panel
US11934060B2 (en) Array substrate and display device
US9823525B2 (en) Display panels and electronic devices comprising the same
US11942487B2 (en) Array substrate and display panel
TWI697881B (zh) 半導體基板及驅動方法
US20140160416A1 (en) Array substrate for tft-led, method of manufacturing the same, and display device
CN103616785B (zh) 像素阵列
US9436043B2 (en) Array substrate and liquid crystal display panel
US20210215964A1 (en) Display substrate and display device
KR20170077834A (ko) 디스플레이 장치
CN113109972A (zh) 阵列基板、显示面板及显示装置
CN113050335A (zh) 一种阵列基板、显示面板及显示装置
US20220115407A1 (en) Array substrate and display panel
US20150055043A1 (en) Liquid crystal display device
WO2018176809A1 (zh) 阵列基板及其制作方法、显示装置
WO2021082914A1 (zh) 显示装置及其制备方法、电子设备及控光面板
US11487178B2 (en) Display panel and display device
KR20180059020A (ko) 액정 표시 장치
US10663817B2 (en) Array substrate comprising a blocking element stacked on a thin film transistor and first and second shielding electrodes on a side of a data line facing away from a first substrate
EP3719838A1 (en) Tft substrate, esd protection circuit, and method for manufacturing tft substrate
CN216083350U (zh) 阵列基板、显示面板及显示装置
CN113820891B (zh) Tft基板、液晶显示面板、显示模组及电子设备
CN115016185B (zh) 显示面板以及显示面板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination