CN103034000A - 液晶显示装置 - Google Patents
液晶显示装置 Download PDFInfo
- Publication number
- CN103034000A CN103034000A CN2012103587634A CN201210358763A CN103034000A CN 103034000 A CN103034000 A CN 103034000A CN 2012103587634 A CN2012103587634 A CN 2012103587634A CN 201210358763 A CN201210358763 A CN 201210358763A CN 103034000 A CN103034000 A CN 103034000A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- tft
- thin film
- liquid crystal
- light shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 75
- 239000010409 thin film Substances 0.000 claims abstract description 185
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 230000000903 blocking effect Effects 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 55
- 239000012528 membrane Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 81
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 69
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 51
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 28
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 28
- 229910004444 SUB1 Inorganic materials 0.000 description 28
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 17
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 9
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 9
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 9
- 229910004438 SUB2 Inorganic materials 0.000 description 8
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 101150018444 sub2 gene Proteins 0.000 description 8
- 101000623895 Bos taurus Mucin-15 Proteins 0.000 description 6
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 6
- 101100463573 Komagataella pastoris PEX6 gene Proteins 0.000 description 6
- 101150038023 PEX1 gene Proteins 0.000 description 6
- 101100519629 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX2 gene Proteins 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 101150014555 pas-1 gene Proteins 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 101100220046 Bos taurus CD36 gene Proteins 0.000 description 4
- 101100315759 Komagataella pastoris PEX4 gene Proteins 0.000 description 4
- 101100407813 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX10 gene Proteins 0.000 description 4
- 101100407812 Schizosaccharomyces pombe (strain 972 / ATCC 24843) pas4 gene Proteins 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000013039 cover film Substances 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 206010019133 Hangover Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种液晶显示装置,可降低顶栅型的薄膜晶体管的断开泄漏电流且可提高显示品质。液晶显示装置具有第一基板,该第一基板形成有与来自栅极线的扫描信号同步地将来自漏极线的图像信号向像素电极输出的薄膜晶体管,该薄膜晶体管具备:栅电极形成于比半导体层更远离第一基板的一侧且漏电极与漏极线连接的第一薄膜晶体管;与第一薄膜晶体管串联连接且源电极与像素电极电连接的第二薄膜晶体管;形成于半导体层与第一基板之间且将从第一基板侧入射的背光遮光的遮光层,所述遮光层从平面看与第一薄膜晶体管重叠形成,将向第一薄膜晶体管侧入射的背光遮断,并且使向第二薄膜晶体管侧入射的背光通过。
Description
技术领域
本发明涉及液晶显示装置,特别是涉及对每个像素形成的顶栅型的薄膜晶体管的遮光的液晶显示装置。
背景技术
液晶显示装置为经由液晶层使形成薄膜晶体管等的第一基板和形成滤色器等的第二基板相对配置的构成。特别是如图14所示,在使用具有由两个顶栅型的薄膜晶体管TFT1、TFT2构成的双栅构造的薄膜晶体管的现有的液晶显示装置中,在由沿X方向延伸且在Y方向并行设置的扫描信号线(栅极线)GL和沿Y方向延伸并在X方向并行设置的图像信号线(漏极线)DL包围的每个区域形成像素电极PX,构成像素的区域。在该栅极线GL和漏极线DL交叉的区域的附近形成串联连接的两个薄膜晶体管TFT1、TFT2,经由该两个薄膜晶体管TFT1、TFT2将图像信号从薄膜晶体管TFT2的源电极ST向像素电极PX供给。此时,由图14所示的K-K’线的剖面图即图15可知,形成两个薄膜晶体管TFT1、TFT2的半导体层PS为层叠在与由金属薄膜等形成的栅极线GL相比更接近第一基板SUB1的一侧的构成。因此,提案有为抑制伴随箭头所示的背光BL向半导体层PS入射而产生的光泄漏电流,而形成用于将背光BL遮断的遮光层。此外,在图15中,绝缘膜PAS1~PAS5为将半导体层PS等的各薄膜层绝缘的薄膜层,第一基板SUB1的最上层的薄膜层为配向膜ORI。
作为形成遮光层的液晶显示装置,例如有(日本)特开2001-33822号公报中记载的液晶显示装置。在(日本)特开2001-33822号公报记载的液晶显示装置中,在对每个像素配置一个薄膜晶体管的情况下,相比半导体层的面积,遮光层的面积变小,并且,遮光层以覆盖薄膜晶体管的源电极侧即与像素电极连接的一侧的方式进行配置而构成。另外,在使用具有双栅构造的顶栅型的薄膜晶体管的情况下,为由遮光膜将接近像素电极的一侧的薄膜晶体管遮光的构成。
但是,如图16所示的像素的等效电路所示,另外,在薄膜晶体管TFT的源电极侧形成用于将图像信号保持规定期间的电容(保持电容)Cst,而且,在薄膜晶体管的栅电极与源电极之间也形成有电容(栅极/源极间电容)Cgs。在设为由遮光层覆盖顶栅型的薄膜晶体管的构成的情况下,在上述的电容Cst、Cgs的基础上,在薄膜晶体管TFT的漏电极上,在与遮光层SF之间形成电容C1,同时,形成遮光层SF与栅极线GL之间的电容C2及遮光层SF与薄膜晶体管之间的电容C3。该情况下,薄膜晶体管TFT的栅电极与源电极之间的电容为由经由遮光层SF串联连接的电容C2和电容C3形成的电容和栅极/源极间电容Cgs的合计电容。此时,在使用了顶栅型的薄膜晶体管TFT的情况下,源电极和遮光层SF经由1层的绝缘膜重叠配置,因此,遮光层SF和薄膜晶体管之间的电容C3也成为非常大的电容。因此,通过设置遮光层SF,薄膜晶体管TFT的栅极/源极间的电容大幅增加,栅极断开时的馈通电压可能增大。因此,在专利文献1所记载的构成中,为由遮光层覆盖与像素电极直接连接的一侧的薄膜晶体管的构成,因此,栅极断开时的馈通电压增大,显示品质可能降低。
特别是,从栅极线GL向薄膜晶体管TFT供给的扫描信号(栅极信号)因栅极线的配线负荷而在显示区域内延迟量有所不同,因此,在进行负极写入时,在栅极线GL的负荷减小,栅极波形急剧变化的情况下,馈通电压增大。另一方面,在栅极线GL的负荷大且成为矩形状的扫描信号波形(栅极波形)的情况下,通过再次写入,馈通电压减小。因此,在以覆盖与像素电极连接的薄膜晶体管的方式形成遮光膜的情况下,在显示区域内产生馈通电压的偏差,在显示面内保持电压发生变化,作为该电压变化对画质的影响,残留图像或面内亮度之差可能增大。
发明内容
本发明是鉴于这样的问题点而创立的,本发明的目的在于,可以提供降低顶栅型的薄膜晶体管的断开泄漏电流(Off Leak Current),提高显示品质的技术。
为解决所述课题,本发明提供的液晶显示装置具有:第一基板,其上形成有沿X方向延伸且在Y方向并行设置的栅极线、沿Y方向延伸且在X方向并行设置的漏极线、与来自所述栅极线的扫描信号同步地将来自所述漏极线的图像信号向像素电极输出的薄膜晶体管;第二基板,其经由液晶层与所述第一基板相对配置,其特征在于,所述薄膜晶体管由顶栅型的薄膜晶体管构成,该顶栅型的薄膜晶体管将栅电极形成于比半导体层更远离所述第一基板的一侧,所述薄膜晶体管的构成为具备:第一薄膜晶体管,其将漏电极与所述漏极线电连接;第二薄膜晶体管,其与所述第一薄膜晶体管串联连接且其漏电极与所述第一薄膜晶体管的源电极且源电极与所述像素电极电连接;遮光层,其形成于所述半导体层与所述第一基板之间,将从所述第一基板侧入射的背光遮断,所述遮光层从平面看与所述第一薄膜晶体管重叠形成,将向所述第一薄膜晶体管侧入射的背光遮断,并且使向所述第二薄膜晶体管侧入射的背光通过。
根据本发明,可以降低顶栅型的薄膜晶体管的断开泄漏电流,提高显示品质。
本发明的其它效果将从说明书全文的记载表明。
附图说明
图1是用于说明本发明实施方式1的液晶显示装置的整体构成的图;
图2是用于说明本发明实施方式1的液晶显示装置的像素的详细构成的平面图;
图3是图2所示的B-B’线的剖面图;
图4是图2所示的C-C’线的剖面图;
图5是本发明实施方式2的液晶显示装置的像素的详细构成平面图;
图6是图5所示的D-D’线的剖面图;
图7是用于说明本发明实施方式2的液晶显示装置的图像显示时的栅电极及漏极线以及遮光层的电位的图;
图8是用于说明本发明实施方式3的液晶显示装置的像素的详细构成的平面图;
图9是图8所示的F-F’线的剖面图;
图10是图8所示的G-G’线的剖面图;
图11是用于说明本发明实施方式4的液晶显示装置的像素的详细构成的平面图;
图12是图11所示的H-H’线的剖面图;
图13是图11所示的J-J’线的剖面图;
图14是用于说明现有的液晶显示装置的像素的详细构成的图;
图15是图14所示的K-K’线的剖面图;
图16是具有遮光层SF的像素的等效电路;
图17是用于说明本发明实施方式1的液晶显示装置的图像显示时的栅电极及漏极线以及遮光层的电位的图。
符号说明
SUB1:第一基板、SUB2:第二基板、SL:密封材料、DR:驱动电路、FPC:挠性印刷基板、AR:显示区域、DL:漏极线、GL:栅极线、CT:共通电极、CL:共线、GT:栅电极、GT1:延伸部、TFT、TFT1~TFT3:薄膜晶体管、SF:遮光层、PX:像素电极、DT:漏电极、PS:半导体层、ST:源电极、PAS1~PAS5:绝缘膜、ORI:配向膜、CH:接触孔
具体实施方式
下面,使用附图对应用了本发明的实施方式进行说明。但是,以下的说明中,对于同一构成要素标注同一符号,省略重复的说明。另外,附图所示的X、Y、Z分别表示X轴、Y轴及Z轴。
(实施方式1)
(整体构成)
图1是用于说明本发明实施方式1的液晶显示装置的整体构成图,下面,基于图1说明实施方式1的液晶显示装置的构成。如图1所示,实施方式1的液晶显示装置具有:形成像素电极PX等的第一基板SUB1、形成未图示的滤色器及黑底且与第一基板SUB1相对配置的第二基板SUB2、由第一基板SUB1和第二基板SUB2夹持的未图示的液晶层构成的液晶显示面板,通过将该成为该液晶显示面板的光源的未图示的背光单元(背光装置)组合,构成液晶显示装置。
第一基板SUB1和第二基板SUB2的固定及液晶的密封为由环状涂布于第二基板SUB2的周边部的密封材料SL固定,也密封液晶的构成。另外,第二基板SUB2为比第一基板SUB1小的面积,使第一基板SUB1的图中下侧的边部露出。在该第一基板SUB1的边部搭载有由半导体芯片构成的驱动电路DR。该驱动电路DR驱动后述的显示区域AR的各显示像素(以下简称为像素)。此外,在以下的说明中,在液晶显示面板的说明中也记作液晶显示装置。
另外,作为第一基板SUB1及第二基板SUB2,例如通常使用众所周知的玻璃基板作为基材,但不限于玻璃基板,也可以是石英玻璃或塑料(树脂)那样的其它绝缘性基板。例如,如果使用石英玻璃,则可以提高工艺温度,因此,可以使后述的薄膜晶体管TFT的栅极绝缘膜致密化,因此,可以提高可靠性。另一方面,在使用塑料(树脂)基板的情况下,可提供轻量且耐冲击性优异的液晶显示装置。
另外,实施方式1的液晶显示装置中,由封入了液晶的区域内形成像素的区域为显示区域AR。因此,即使在封入有液晶的区域内,不形成像素而与显示无关的区域不为显示区域AR。
实施方式1的液晶显示装置中,在第一基板SUB1的液晶侧的面即显示区域AR内形成有沿图1中X方向延伸且在Y方向并行设置的扫描信号线(栅极线)GL。另外,形成沿图1中Y方向延伸且在X方向并行设置的图像信号线(漏极线)DL。由漏极线DL和栅极线GL包围的矩形状的区域构成形成像素的区域,由此,各像素在显示区域AR内被矩阵状配置。各像素例如图1中圆圈A的等效电路图A’所示,具备:由来自栅极线GL的扫描信号进行接通/断开驱动的两个顶栅型的薄膜晶体管(第一薄膜晶体管)TFT1和薄膜晶体管(第二薄膜晶体管)TFT2构成的双栅构造的薄膜晶体管TFT、经由该接通的薄膜晶体管TFT1、TFT2供给来自漏极线DL的图像信号的像素电极PX、至少形成于显示区域AR的整个面且从X方向的左右(第一基板SUB1的端部)的一端或两侧经由共线CL对图像信号的电位供给具有作为基准的电位的共通信号的共通电极CT。此时,薄膜晶体管TFT由串联连接的两个薄膜晶体管TFT1、TFT2构成,即由所谓的双栅构造的顶栅型薄膜晶体管构成。因此,一薄膜晶体管TFT1的漏电极与漏极线DL连接,栅电极与栅极线GL连接。另一薄膜晶体管TFT2的源电极与像素电极PX连接,栅电极和薄膜晶体管TFT1相同与栅极线GL连接,将薄膜晶体管TFT1的源电极和薄膜晶体管TFT2的漏电极电连接。
在像素电极PX与共通电极CT之间产生具有与第一基板SUB1的主面平行的成分的电场,由该电场驱动液晶的分子。这样的液晶显示装置已知可以进行所谓的宽视角显示,根据向液晶施加电场的特异性,称作IPS(In-planeSwitching)方式或横电场方式。另外,在这种构成的液晶显示装置中,在对液晶未施加电场的情况下,将光透射率设为最小(黑表示),通过施加电场,提高光透射率,以常黑显示方式进行显示。此外,本发明不限于共通电极CT形成于第一基板SUB1侧的液晶显示装置,也可以适用于共通电极CT形成于第二基板SUB2的TN(Twisted Nematic)方式或VA(Vertical Alignment)方式等其它液晶显示装置。另外,实施方式1的液晶显示装置中,为至少在显示区域AR的整个面形成共通电极CT的构成,但不限于此,例如如等效电路图A’所示,也可以为向对每个像素独立形成的共通电极CT经由共线CL输入共通信号的构成。
各漏极线DL及各栅极线GL在其端部越过密封材料SL分别进行延伸,与基于来自外部系统的显示控制信号生成图像信号或扫描信号等驱动信号的驱动电路DR连接。但是,在实施方式1的液晶显示装置中,设为由半导体芯片DR形成驱动电路DR并将其搭载于第一基板SUB1的构成,但也可以为将输出图像信号的图像信号驱动电路和输出扫描信号的扫描信号驱动电路的任一方或两方的驱动电路以载带方式或COF(Chip On Film)方式搭载于挠性印刷基板FPC上并与第一基板SUB1连接的构成。
(像素的构成)
图2是用于说明本发明实施方式1的液晶显示装置的像素的详细构成的平面图,图3是图2所示的B-B’线下的剖面图,图4是图2所示的C-C’线下的剖面图。
如图2所示,使用了具有双栅构造的顶栅型的薄膜晶体管TFT1、TFT2的液晶显示装置,在由沿X方向延伸且在Y方向并行设置的栅极线GL和沿Y方向延伸且在X方向并行设置的漏极线DL包围的每个区域形成有线状的像素电极PX。在该栅极线GL和漏极线DL交叉的区域的附近形成有两个薄膜晶体管TFT1、TFT2。形成该两个薄膜晶体管TFT1、TFT2的半导体层PS如下形成,即在沿漏极线DL以与栅极线GL交叉的方式延伸后,沿栅极线GL的延伸方向弯曲,并与从栅极线GL延伸的延伸部GT1交叉。即,在实施方式1的半导体层PS中,在各像素中,成为在沿X方向延伸的栅极线GL的图2中下方侧,该半导体层PS的一端侧与漏极线DL电连接,并且,在栅极线GL的图2中上方侧,该半导体层PS的另一端侧与源电极ST即像素电极PX电连接的构成。另外,在由栅极线GL2分割成两部分的区域分别与漏极线DL(漏电极DT)或源电极ST(像素电极PX)连接。通过该构成,在导体层PS和栅极线GL交叉的区域形成以栅极线GL为栅电极的薄膜晶体管TFT1,在半导体层PS和延伸部GT1交叉的区域形成以延伸部GT1为栅电极的薄膜晶体管TFT2。
这样,由于两个薄膜晶体管TFT1、TFT2为沿同一半导体层PS形成的构成,因此,利用两个薄膜晶体管TFT1、TFT2形成双栅构造的薄膜晶体管TFT。而且,在该双栅构造的薄膜晶体管TFT内,为仅在漏电极与漏极线DL直接连接的薄膜晶体管TFT1侧重叠形成遮光层SF的构成。即,为在从液晶显示装置的显示面侧即第一基板SUB1的液晶面侧平面观察与薄膜晶体管TFT1的沟道区域重叠的位置形成遮光层SF,在薄膜晶体管TFT2的沟道区域未形成遮光层SF的构成。特别是如图4所示,实施方式1的遮光层SF为仅从第一基板SUB1侧覆盖薄膜晶体管TFT1的沟道区域的构成,防止在薄膜晶体管TFT1的沟道区域入射图中箭头所示的背光BL。
另外,实施方式1的遮光层SF由沿着半导体层PS的剖面图的图4可知,例如由金属薄膜等具有遮光性的薄膜材料构成,未固定在特定的电位的遮光层SF形成于第一基板SUB1的液晶层侧(相对面侧)。此时,如上所述,遮光层SF以覆盖形成双栅构造的薄膜晶体管TFT的一薄膜晶体管即薄膜晶体管TFT1的沟道区域的方式形成。此时,薄膜晶体管TFT1的沟道方向的遮光层SF的大小形成为比该薄膜晶体管TFT1的沟道长度大,成为覆盖薄膜晶体管TFT1的沟道区域的构成。
即,实施方式1的遮光层SF的一端形成于比薄膜晶体管TFT1的沟道区域更靠漏极区域侧,遮光层SF的另一端形成于比薄膜晶体管TFT1的沟道区域更靠源极区域侧,并以伴随遮光层SF的形成寄生电容变小的方式形成。此外,遮光层SF的另一端侧的形成位置也可以为从薄膜晶体管TFT1的沟道区域的源极侧的端部到薄膜晶体管TFT2的漏极区域之间的区域形成的构成。因此,在实施方式1的双栅构造的薄膜晶体管中,与漏极线DL直接连接的薄膜晶体管TFT1的沟道区域与遮光层SF重叠形成,与源电极ST即像素电极PX直接连接的薄膜晶体管TFT2的沟道区域成为遮光层SF不重叠的构成。
其次,基于图3及图4对实施方式1的像素构造进行详细说明。在第一基板SUB1的上表面形成遮光层SF,且在其上表面以也覆盖该遮光层SF的方式形成绝缘膜PAS1,且在该绝缘膜PAS1的上层形成半导体层PS。实施方式1的半导体层PS例如由在形成众所周知的非晶硅层后,通过激光退火等进行了多晶化的低温多晶硅(LTPS)层构成。此时,在实施方式1的半导体层PS中,与现有的半导体层相同,相对于半导体层PS的延伸方向以夹持与栅电极GT、GT1相对应的沟道区域的方式形成杂质浓度高的区域,该杂质浓度高的区域内的一区域成为漏极区域(例如图4中的栅电极GT的左侧区域),另一区域(例如图4中的栅电极GT的右侧区域)成为源极区域。但是,也可以为在半导体层PS的漏极区域与沟道层之间的区域、及源极区域与沟道层之间的区域设置有杂质浓度低的区域的LDD(Lightly Doped Drain)构造。另外,半导体层PS不限于低温多晶硅,也可以是高温多晶硅或微晶硅等。
在半导体层PS的上表面以也覆盖绝缘膜PAS1的上面的方式形成有绝缘膜PAS2,在该绝缘膜PAS2的上表面形成有从栅极线GL及栅极线GL延伸的延伸部GT1,成为作为薄膜晶体管TFT1、TFT2的栅极绝缘膜起作用的构成。此时,经由绝缘膜PAS2与半导体层PS重叠的栅极线GL成为薄膜晶体管TFT1的栅电极GT,经由绝缘膜PAS2与半导体层PS重叠的延伸部GT1成为薄膜晶体管TFT2的栅电极。
在栅极线GL的上表面以也覆盖延伸部GT1及绝缘膜PAS2的表面的方式形成有绝缘膜PAS3,且在该绝缘膜PAS3的表面形成有薄膜晶体管TFT2的源电极ST及漏极线DL。此时,在半导体层PS的一端侧的上层形成有贯通绝缘膜PAS2、PAS3到达半导体层PS的表面的接触孔,且经由该接触孔将半导体层PS的一端侧和漏极线DL电连接,形成薄膜晶体管TFT1的漏电极DT。同样,在半导体层PS的另一端侧也形成有贯通绝缘膜PAS2、PAS3到达半导体层PS的表面的未图示的接触孔,经由该接触孔将半导体层PS的另一端侧和源电极ST电连接,形成薄膜晶体管TFT2的源电极ST。
在漏极线DL及源电极ST的表面以也覆盖绝缘膜PAS3的表面的方式形成由有机绝缘膜材料形成且也作为第一基板SUB1的液晶面侧的平坦化膜起作用的绝缘膜PAS4,且在该绝缘膜PAS4的表面形成面状的共通电极CT。该共通电极CT由众所周知的ITO(Indium Tin Oxide)或AZO(Aluminum dopedZinc Oxide)、GZO(Gallium doped Zinc Oxide)等透明导电膜材料形成。在该共通电极CT的表面以也覆盖绝缘膜PAS4的表面的方式形成有也作为电容绝缘膜起作用的绝缘膜PAS5,且在该绝缘膜PAS5的表面形成有像素电极PX。此时,从液晶面侧看,以像素电极PX的端部和源电极ST重叠的方式形成。而且,在像素电极PX的端部和源电极ST的重叠区域形成有从绝缘膜PAS5的表面经由绝缘膜PAS4到达源电极ST的表面的接触孔CH,且经由该接触孔CH将源电极ST和像素电极PX电连接。另外,在绝缘膜PAS5的表面以也覆盖像素电极PX的方式形成众所周知的配向膜ORI。
而且,如图3所示,为在沿着在X方向延伸形成的栅极线GL的方向,遮光层SF形成为比半导体层PS的宽度大的构成,因此,能够防止从图3中箭头BL所示的第一基板SUB1的背面侧入射的背光入射到半导体层PS的沟道区域。
如以上所说明,在实施方式1的液晶显示装置中,由栅电极比半导体层更接近上述液晶层的一侧即栅电极比半导体层更远离第一基板SU1的一侧所形成的顶栅型的薄膜晶体管TFT构成。另外,由将漏极侧与漏极线DL电直接连接的薄膜晶体管TFT1和与该薄膜晶体管TFT1串联连接且其漏极侧连接于薄膜晶体管TFT1的源极侧且其源极侧与像素电极PX直接电连接的薄膜晶体管TFT2的双栅构造的薄膜晶体管TFT构成。
形成于上述半导体层和上述第一基板之间且将从上述第一基板侧入射的背光遮断的遮光层为,从平面看仅与薄膜晶体管TFT1重叠而形成,将向薄膜晶体管TFT1侧入射的背光遮断,并且向薄膜晶体管TFT2侧入射的背光通过的构成,因此,薄膜晶体管TFT断开时的背光BL的照射引起的泄漏电流即所谓的光电导(ホトコン)引起的断开泄漏可通过由遮光层SF遮断的一薄膜晶体管TFT1降低。其结果可以抑制像素的保持电压的变动,因此,可以抑制像素的薄膜晶体管TFT的因光电导引起的断开泄漏带来的纵拖尾的产生,能够提高图像品质。
(实施方式2)
图5是用于说明本发明实施方式2的液晶显示装置的像素的详细构成的平面图,图6是图5所示的D-D’线下的剖面图,下面,基于图5及图6说明实施方式2的液晶显示装置。但是,实施方式2的液晶显示装置仅遮光层SF的构成不同,其它构成为与实施方式1相同的构成。因此,在以下的说明中,对遮光层SF做详细说明。另外,图5所示的E-E’线下的剖面构造与图4所示的剖面构造相同。
由图5可知,实施方式2的遮光层SF以与构成双栅构造的薄膜晶体管TFT的薄膜晶体管TFT1一同沿栅极线GL在X方向延伸并与栅极线GL重叠的方式形成。进而,与从栅极线GL延伸的延伸部GT1的一部分也重叠形成,与该延伸部GT1重叠的遮光层SF的端部以从平面看与半导体层PS不重叠的方式形成。根据该构成,遮光层SF不与薄膜晶体管TFT2重叠。即,成为与薄膜晶体管TFT2的源极区域及漏极区域以及沟道区域不重叠的构成。另外,实施方式2的构成中,在沿X方向延伸的薄膜晶体管TFT2的半导体层PS上,以沿Y方向延伸的延伸部GT1重叠且该重叠区域成为薄膜晶体管TFT2的沟道区域的方式形成有薄膜晶体管TFT2的漏极区域及源极区域。
因此,在实施方式2的薄膜晶体管TFT2中,该薄膜晶体管TFT2的作为源电极的延伸部GT1和源极区域(包含源电极)之间的电容仅成为栅极/源极间电容Cgs(图16中所示)。其结果是,即使为设有遮光层SF的构成,也与实施方式1相同,能够防止与像素电极PX直接连接的薄膜晶体管TFT2的栅极断开时的馈通电压的增大,能够提高显示品质。
另外,如图6所示,实施方式2的遮光层SF为经由作为栅极绝缘膜起作用的膜厚较薄的绝缘膜PAS2和绝缘膜PAS1与栅极线GL重叠配置的构成。而且,实施方式2的遮光层SF为经由绝缘膜PASl、PAS2、PAS3及半导体层PS以及栅极线GL与漏极线DL重叠的构成。因此,相比遮光层SF与漏电极DT(漏极线DL)之间的电容(相当于图16中的电容C1),遮光层SF与栅电极GT(栅极线GL)之间的电容(相当于图16中的电容C2)形成为非常大。因此,薄膜晶体管TFT1的寄生电容受遮光层SF与栅电极GT(栅极线GL)之间的电容C2支配。
其结果是,在输入用于使薄膜晶体管TFT1接通的扫描信号时,因遮光层SF与栅电极GT(栅极线GL)之间的电容偶合,从而遮光层SF的电位也与栅电极GT的电位同样发生变动,由于该电位作为背栅而工作,因此,可以增加薄膜晶体管TFT1的接通电流量,可以改善像素写入特性,能够得到可以降低像素电压的收敛的极其有效的效果。
其次,图7是用于说明本发明实施方式2的液晶显示装置的图像显示时的栅电极及漏极线以及遮光层的电位的图,图17表示用于说明本发明实施方式1的液晶显示装置的图像显示时的栅电极及漏极线以及遮光层的电位的图,下面,基于图7及图17说明实施方式2的遮光层SF的效果。
实施方式1的遮光层SF仅形成于薄膜晶体管TFTI的形成区域,并且形成薄膜晶体管TFT1的漏极区域的半导体层PS也为这样的构成。因此,在遮光层SF仅形成于薄膜晶体管TFT1的形成区域的实施方式1的构成中,相比实施方式2的构成,相对于伴随遮光层SF的形成的整体电容,遮光层SF与漏极线DL(漏电极DT)之间的电容C1成为支配性的电容。其结果是,图17中粗线所示的遮光层SF的电位VSF伴随因耦合而漏极电压VDL的变动,因电位差V3有大幅变动。进而,输入扫描信号时(栅极电位VGT为高电位时)的栅极电位VGT和遮光层SF的电位VSF的电位差成为电位差V2。
与之相对,如图7所示,实施方式2的遮光膜SF不仅形成于与薄膜晶体管TFT1的沟道区域重叠的区域,而且还形成于与栅极线GL及延伸部GL1重叠的区域,因此,遮光层SF和漏极线DL(漏电极DT)之间的电容C1相对于伴随遮光层SF的形成的全电容之比可以减小,与栅极线(栅电极GT)之间的电容C2相对于伴随遮光层SF的形成的全电容之比可以增大。其结果是,能够得到可以使伴随耦合引起的漏极电位VDL的变动的遮光层SF的电位VSF的变动比电位差V3极小的特别有效的效果。而且,能够得到输入扫描信号时的栅极电位VGT和遮光层SF的电位VSF的电位差也可以成为比电位差V2极其小的电位差V1的极其有效的效果。
(实施方式3)
图8是用于说明本发明实施方式3的液晶显示装置的像素的详细构成的平面图,图9是图8所示的F-F’线的剖面图,图10是图8所示的G-G’线的剖面图。下面,基于图8~图10说明实施方式3的液晶显示装置。但是,实施方式3的液晶显示装置仅形成具有双栅构造的顶栅型的薄膜晶体管TFT的半导体层PS及遮光层SF的构成不同,其它构成与实施方式2相同。因此,在以下的说明中,对半导体层PS及遮光层SF进行详细说明。
如图8所示,在实施方式3的双栅构造的薄膜晶体管TFT中,为如下构成,将半导体层PS形成为U字状,通过以与同一栅极线GL交叉两次的方式形成,将漏极线DL的一部分作为薄膜晶体管TFT1的漏电极DT使用,并且将栅极线GL的一部分作为薄膜晶体管TFT1、TFT2的栅电极GT。即,实施方式3的半导体层PS以从与栅极线GL的图中上侧即像素电极PX相同的一侧与栅极线6L交叉的方式与漏极线DL重叠并向图中下侧延伸。另外,半导体层PS为如下构成,在与栅极线GL交叉后,向X方向弯曲并向X方向延伸,之后,向Y方向弯曲并在Y方向以与栅极线GL交叉的方式延伸后,与源电极ST电连接。即,半导体层PS为在由一对栅极线GL和漏极线DL包围的区域即形成像素电极PX的像素区域配置半导体层PS的一端和另一端的构成。
根据该构成,在像素的图中右下侧的漏极线DL及栅极线GL以及半导体层PS交叉的区域形成以栅极线GL为栅电极GT的薄膜晶体管TFT1。而且,与薄膜晶体管TFT1串联连接,在像素的图中中央下侧的栅极线GL及半导体层PS交叉的区域形成以栅极线GL为栅电极GT的薄膜晶体管TFT2,从而形成双栅构造的薄膜晶体管TFT。此时,在实施方式3的双栅构造的薄膜晶体管TFT中,为如下结构,也以与接近漏极线DL的一侧形成的即与漏极线DL直接连接的薄膜晶体管TFT1重叠的方式形成遮光层SF,并且,与源电极ST即与像素电极PX直接连接的薄膜晶体管TFT2重叠的遮光层SF未形成。即,如图10所示,成为仅在与成为漏电极DT的漏极线DL直接连接的薄膜晶体管FT1的沟道区域的第一基板SUB1侧形成遮光层SF,在薄膜晶体管TFT2的沟道区域的第一基板SUB1侧未形成遮光层SF的构成。因此,与实施方式2相同,即使在从第一基板SUB1的背面侧入射如箭头所示的背光BL的情况下,也能够防止该背光入射到薄膜晶体管TFT1的沟道区域,因此,能够得到与实施方式2相同的效果。
另外,如图9所示,在实施方式3的双栅构造的薄膜晶体管TFT中,为薄膜晶体管TFT1和薄膜晶体管TFT2沿栅极线GL的延伸方向并行设置的构成。因此,与实施方式2相同,仅将与各像素相对应的遮光层SF设于像素区域内时,遮光层SF和栅极线GL重叠的区域的面积减少。因此,在实施方式9的遮光层SF中,为在将与薄膜晶体管TFT1重叠的遮光层SF沿栅极线GL的延伸方向即X方向延伸形成时,分别延伸到在X方向邻接的像素(邻接像素)的薄膜晶体管TFT2的附近的构成。即,为在沿栅极线GL未形成薄膜晶体管TFT2的区域形成遮光膜SF的构成。通过设为该构成,即使为沿栅极线GL的延伸方向相邻配置两个薄膜晶体管TFT1、TFT2的构成,也能够使遮光层SF和栅极线GL的重叠面积非常大,因此,能够充分增大遮光层SF和栅极线GL(栅电极GT)的电容(耦合电容)。因此,能够确保为得到与实施方式2相同的效果所需的遮光层SF和栅极线GL(栅电极GT)的电容(耦合电容)。
(实施方式4)
图11是用于说明本发明实施方式4的液晶显示装置的像素的详细构成的平面图,图12是图11所示的H-H’线的剖面图,图13是图11所示的J-J’线的剖面图。下面,基于图11~图13说明实施方式4的液晶显示装置。其中,实施方式4的液晶显示装置作为具有多栅构造的顶栅型的薄膜晶体管TFT,仅具有三个栅极构造的顶栅型的薄膜晶体管(以下记为具有三重栅极构造的顶栅型的薄膜晶体管)TFT的构成不同,其它构成为与实施方式3相同的构成。因此,在以下的说明中,详细说明具有三重栅极构造的顶栅型的薄膜晶体管TFT。
如图11所示,在实施方式4的三重栅极构造的薄膜晶体管TFT中,将半导体层PS形成为S字状,并且以与同一栅极线GL交叉三次的方式形成,由此,将漏极线DL的一部分作为薄膜晶体管TFT1的漏电极DT使用,并且将栅极线GL的一部分作为薄膜晶体管TFT1、TFT2、TFT3的栅电极GT。即,实施方式4的半导体层PS以从栅极线GL的图中下侧即图中下侧像素侧与栅极线GL交叉的方式与漏极线DL重叠且向图中上侧延伸。另外,半导体层PS为如下构成,在与栅极线GL交叉后向X方向弯曲并沿X方向延伸,之后,向Y方向弯曲并在Y方向与栅极线GL交叉后,再次向X方向弯曲并沿X方向延伸,之后以向Y方向弯曲并在Y方向与栅极线GL交叉的方式延伸后,与源电极ST电连接。即,与实施方式1相同,成为在由一对栅极线GL和漏极线DL包围的区域即形成像素电极PX的像素区域配置半导体层PS的另一端,并且在Y方向邻接的像素区域配置半导体层PS的一端的构成。
根据该构成,在像素的图中右下侧的漏极线DL及栅极线GL以及半导体层PS交叉的区域形成以栅极线GL为栅电极GT的薄膜晶体管TFT1。另外,在薄膜晶体管TFT1的图中右侧,在栅极线GL及半导体层PS交叉的区域形成以栅极线GL为栅电极GT的薄膜晶体管TFT3,且薄膜晶体管TFT3与薄膜晶体管TFT1串联连接。而且,在薄膜晶体管TFT3的图中右侧,在栅极线GL及半导体层PS交叉的区域形成以栅极线GL为栅电极GT的薄膜晶体管TFT2,经由薄膜晶体管TFT3将薄膜晶体管TFT1~TFT3串联连接,形成三重栅极构造的薄膜晶体管TFT。此时,即使在实施方式4的三重栅极构造的薄膜晶体管TFT中,为仅在与源电极ST即像素电极PX直接连接的薄膜晶体管TFT2上未重叠形成遮光层SF的构成,在接近漏极线DL接近的一侧即与漏极线DL直接连接的薄膜晶体管TFT1、及与薄膜晶体管TFT1和薄膜晶体管TFT2串联连接的薄膜晶体管TFT3成为重叠形成遮光层SF的构成。
这样,在实施方式4的构成中,为在实施方式3的薄膜晶体管TFT1和薄膜晶体管TFT2之间形成被遮光层SF覆盖的薄膜晶体管TFT3的构成。即,如图13所示,为仅在与成为漏电极DT的漏极线DL直接连接的薄膜晶体管TFT1、及与该薄膜晶体管TFT1直接连接的薄膜晶体管TFT3的沟道区域的第一基板SUB1侧形成遮光层SF,在薄膜晶体管TFT2的沟道区域的第一基板SUBl侧未形成遮光层SF的构成。因此,与实施方式3相同,即使在从第一基板SUB1的背面侧入射如箭头所示的背光BL的情况下,也能够防止该背光入射到薄膜晶体管TFT1、TFT3的沟道区域,因此,能够得到与实施方式3相同的效果。
这样,如图12所示,在实施方式4的三重栅极构造的薄膜晶体管TFT中,为在将与薄膜晶体管TFT1、TFT3重叠的遮光层SF沿栅极线GL的延伸方向即X方向延伸形成时,使其分别延伸到在X方向邻接的像素(邻接像素)的薄膜晶体管TFT2的附近的构成。即,成为沿栅极线GL在未形成薄膜晶体管TFT2的区域形成遮光膜SF的构成。因此,与实施方式3相同,能够增大遮光层SF和栅极线GL的重叠面积,能够充分增大遮光层SF和栅极线GL(栅电极GT)的电容(耦合电容)。
另外,在实施方式4的构成中,为在串联连接的三个薄膜晶体管TFTI~TFT3内将两个薄膜晶体管TFT1、TFT3由遮光层SF进行遮光的构成中,能够进一步抑制伴随薄膜晶体管TFT1~TFT3断开时的背光向半导体层入射而产生的光泄漏电流,能够得到进一步提高显示品质的特别有效的效果。
此外,在实施方式1~4的液晶显示装置中,作为薄膜晶体管TFT1、TFT2,TFT3,对使用低温多晶硅薄膜作为半导体层PS的情况进行了说明,但例如也可以为以微晶硅薄膜为半导体层PS的薄膜晶体管TFT1、TFT2、TFT3。
另外,在实施方式1~4的液晶显示装置中,对线状的像素电极PX仅向Y方向延伸的所谓的简单范畴的情况进行了说明,但也可以为线状的像素电极的延伸方向相对于Y方向向两个以上的方向倾斜形成的所谓的多范畴构成。
以上基于上述发明的实施方式具体说明由本发明者创作的发明,本发明不限于上述发明的实施方式,在不脱离其宗旨的范围内可以进行各种变更。
上述的本发明的实施方式应理解为可以对其进行各种修改,在不脱离本发明的精神和请求保护的范围内可以进行各种变更。
Claims (6)
1.一种液晶显示装置,具有:
第一基板,其上形成有沿X方向延伸且在Y方向并行设置的栅极线、沿Y方向延伸且在X方向并行设置的漏极线、与来自所述栅极线的扫描信号同步地将来自所述漏极线的图像信号向像素电极输出的薄膜晶体管;
第二基板,其经由液晶层与所述第一基板相对配置,其特征在于,
所述薄膜晶体管由顶栅型的薄膜晶体管构成,该顶栅型的薄膜晶体管将栅电极形成于比半导体层更远离所述第一基板的一侧,
所述薄膜晶体管的构成为具备:
第一薄膜晶体管,其将漏电极与所述漏极线电连接;
第二薄膜晶体管,其与所述第一薄膜晶体管串联连接且其漏电极与所述第一薄膜晶体管的源电极且源电极与所述像素电极电连接;
遮光层,其形成于所述半导体层与所述第一基板之间,将从所述第一基板侧入射的背光遮断,
所述遮光层从平面看与所述第一薄膜晶体管重叠形成,
将向所述第一薄膜晶体管侧入射的背光遮断,并且使向所述第二薄膜晶体管侧入射的背光通过。
2.如权利要求1所述的液晶显示装置,其特征在于,所述遮光层从平面看与所述第一薄膜晶体管一同与所述栅极线重叠配置。
3.如权利要求2所述的液晶显示装置,其特征在于,所述遮光层由经由绝缘膜及所述半导体层和所述栅极线而形成的导电性薄膜构成,且对于每个像素电气独立地形成。
4.如权利要求1所述的液晶显示装置,其特征在于,
所述第一薄膜晶体管和所述第二薄膜晶体管沿所述栅极线并相对于其延伸方向邻接配置,
所述遮光层沿所述栅极线形成,并且以覆盖与在该栅极线的延伸方向邻接的每个像素所形成的所述第二薄膜晶体管之间的区域的方式形成。
5.如权利要求4所述的液晶显示装置,其特征在于,所述半导体层形成为在两部位与所述栅极线交叉的U字状。
6.如权利要求1所述的液晶显示装置,其特征在于,所述遮光膜形成为所述第一薄膜晶体管的沟道区域的X方向及Y方向的宽度以上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011216936A JP5855888B2 (ja) | 2011-09-30 | 2011-09-30 | 液晶表示装置 |
JP2011-216936 | 2011-09-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103034000A true CN103034000A (zh) | 2013-04-10 |
CN103034000B CN103034000B (zh) | 2016-08-03 |
Family
ID=47992071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210358763.4A Active CN103034000B (zh) | 2011-09-30 | 2012-09-25 | 液晶显示装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9274391B2 (zh) |
JP (1) | JP5855888B2 (zh) |
CN (1) | CN103034000B (zh) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106373966A (zh) * | 2016-09-27 | 2017-02-01 | 上海中航光电子有限公司 | 阵列基板、显示面板及显示装置 |
CN106409203A (zh) * | 2015-07-31 | 2017-02-15 | 乐金显示有限公司 | 使用氧化物晶体管的移位寄存器及使用寄存器的显示装置 |
CN106653763A (zh) * | 2016-09-27 | 2017-05-10 | 上海中航光电子有限公司 | 阵列基板、显示面板及显示装置 |
CN106896610A (zh) * | 2017-02-24 | 2017-06-27 | 厦门天马微电子有限公司 | 阵列基板、显示面板及显示装置 |
CN107422562A (zh) * | 2017-09-22 | 2017-12-01 | 惠科股份有限公司 | 主动开关阵列基板 |
CN107422523A (zh) * | 2017-09-22 | 2017-12-01 | 惠科股份有限公司 | 彩膜基板及显示面板 |
CN107436519A (zh) * | 2017-09-22 | 2017-12-05 | 惠科股份有限公司 | 阵列基板和显示面板 |
CN107450241A (zh) * | 2017-09-22 | 2017-12-08 | 惠科股份有限公司 | 显示面板及液晶显示器 |
CN107450247A (zh) * | 2017-09-22 | 2017-12-08 | 惠科股份有限公司 | 像素结构和阵列基板 |
CN107490915A (zh) * | 2017-09-22 | 2017-12-19 | 惠科股份有限公司 | 阵列基板和显示面板 |
CN107505791A (zh) * | 2017-09-22 | 2017-12-22 | 惠科股份有限公司 | 阵列基板和显示面板 |
CN107589585A (zh) * | 2017-09-22 | 2018-01-16 | 惠科股份有限公司 | 液晶显示面板 |
CN108388369A (zh) * | 2017-02-03 | 2018-08-10 | 三星显示有限公司 | 显示装置 |
WO2018219067A1 (zh) * | 2017-06-02 | 2018-12-06 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置及其驱动方法 |
CN111007687A (zh) * | 2019-05-21 | 2020-04-14 | 友达光电股份有限公司 | 主动元件基板及其驱动方法 |
CN113050335A (zh) * | 2021-03-15 | 2021-06-29 | 武汉华星光电技术有限公司 | 一种阵列基板、显示面板及显示装置 |
US11092861B2 (en) | 2018-11-26 | 2021-08-17 | Innolux Corporation | Electronic device |
CN113436575A (zh) * | 2021-05-17 | 2021-09-24 | 上海天马微电子有限公司 | 显示面板和显示装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5855888B2 (ja) * | 2011-09-30 | 2016-02-09 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
KR102113173B1 (ko) * | 2013-07-03 | 2020-05-21 | 삼성디스플레이 주식회사 | 유기발광표시장치 |
JP2015072434A (ja) * | 2013-10-04 | 2015-04-16 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN104022126B (zh) * | 2014-05-28 | 2017-04-12 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
TWI595296B (zh) * | 2014-09-23 | 2017-08-11 | 元太科技工業股份有限公司 | 顯示器 |
TWI567950B (zh) * | 2015-01-08 | 2017-01-21 | 群創光電股份有限公司 | 顯示面板 |
JP2016200645A (ja) * | 2015-04-07 | 2016-12-01 | 株式会社ジャパンディスプレイ | 表示装置 |
CN104900653B (zh) * | 2015-04-14 | 2017-12-29 | 深圳市华星光电技术有限公司 | Tft布局结构 |
CN104865730A (zh) * | 2015-05-26 | 2015-08-26 | 深圳市华星光电技术有限公司 | 一种液晶面板和阵列基板 |
KR102428434B1 (ko) * | 2015-11-25 | 2022-08-03 | 엘지디스플레이 주식회사 | 백플레인 기판 및 이를 이용한 액정 표시 장치 |
CN106098703B (zh) * | 2016-07-01 | 2020-03-10 | 武汉华星光电技术有限公司 | 显示面板及其制造方法、显示器 |
US10825839B2 (en) * | 2016-12-02 | 2020-11-03 | Innolux Corporation | Touch display device |
CN106684101B (zh) | 2017-02-15 | 2019-12-20 | 厦门天马微电子有限公司 | 阵列基板、显示面板及显示装置 |
CN110794631B (zh) * | 2019-11-21 | 2022-09-30 | 京东方科技集团股份有限公司 | 子像素结构、液晶面板及反射式液晶显示设备 |
CN111681960A (zh) * | 2020-05-12 | 2020-09-18 | 福建华佳彩有限公司 | 一种tft结构的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001033822A (ja) * | 1999-07-16 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
EP1245996A2 (en) * | 2001-03-30 | 2002-10-02 | Sanyo Electric Co., Ltd. | Active matrix display device with storage capacitor for each pixel |
CN1398359A (zh) * | 2000-11-28 | 2003-02-19 | 皇家菲利浦电子有限公司 | 液晶显示器 |
CN1848204A (zh) * | 2005-04-11 | 2006-10-18 | 精工爱普生株式会社 | 电光装置、其制造方法和电子设备 |
US20110109853A1 (en) * | 2009-11-06 | 2011-05-12 | University Of Central Florida Research Foundation, Inc. | Liquid Crystal Displays with Embedded Photovoltaic Cells |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003298069A (ja) * | 2002-01-30 | 2003-10-17 | Sanyo Electric Co Ltd | 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置 |
WO2011027650A1 (ja) * | 2009-09-01 | 2011-03-10 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
JP5855888B2 (ja) * | 2011-09-30 | 2016-02-09 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
-
2011
- 2011-09-30 JP JP2011216936A patent/JP5855888B2/ja active Active
-
2012
- 2012-09-11 US US13/609,340 patent/US9274391B2/en active Active
- 2012-09-25 CN CN201210358763.4A patent/CN103034000B/zh active Active
-
2016
- 2016-01-21 US US15/002,507 patent/US9541808B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001033822A (ja) * | 1999-07-16 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
CN1398359A (zh) * | 2000-11-28 | 2003-02-19 | 皇家菲利浦电子有限公司 | 液晶显示器 |
EP1245996A2 (en) * | 2001-03-30 | 2002-10-02 | Sanyo Electric Co., Ltd. | Active matrix display device with storage capacitor for each pixel |
CN1848204A (zh) * | 2005-04-11 | 2006-10-18 | 精工爱普生株式会社 | 电光装置、其制造方法和电子设备 |
US20110109853A1 (en) * | 2009-11-06 | 2011-05-12 | University Of Central Florida Research Foundation, Inc. | Liquid Crystal Displays with Embedded Photovoltaic Cells |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106409203A (zh) * | 2015-07-31 | 2017-02-15 | 乐金显示有限公司 | 使用氧化物晶体管的移位寄存器及使用寄存器的显示装置 |
CN106409203B (zh) * | 2015-07-31 | 2019-03-19 | 乐金显示有限公司 | 使用氧化物晶体管的移位寄存器及使用寄存器的显示装置 |
US10121406B2 (en) | 2015-07-31 | 2018-11-06 | Lg Display Co., Ltd. | Shift register using oxide transistor and display device using the same |
CN106373966A (zh) * | 2016-09-27 | 2017-02-01 | 上海中航光电子有限公司 | 阵列基板、显示面板及显示装置 |
CN106653763A (zh) * | 2016-09-27 | 2017-05-10 | 上海中航光电子有限公司 | 阵列基板、显示面板及显示装置 |
CN106373966B (zh) * | 2016-09-27 | 2020-03-13 | 上海中航光电子有限公司 | 阵列基板、显示面板及显示装置 |
US10444585B2 (en) | 2016-09-27 | 2019-10-15 | Shanghai Avic Opto Electronics Co., Ltd. | Array substrate, display panel, and display device, including thin film transistor having increased effective length of channel region |
CN106653763B (zh) * | 2016-09-27 | 2019-07-05 | 上海中航光电子有限公司 | 阵列基板、显示面板及显示装置 |
CN108388369A (zh) * | 2017-02-03 | 2018-08-10 | 三星显示有限公司 | 显示装置 |
CN108388369B (zh) * | 2017-02-03 | 2024-04-05 | 三星显示有限公司 | 显示装置 |
CN106896610A (zh) * | 2017-02-24 | 2017-06-27 | 厦门天马微电子有限公司 | 阵列基板、显示面板及显示装置 |
WO2018219067A1 (zh) * | 2017-06-02 | 2018-12-06 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置及其驱动方法 |
US10802363B2 (en) | 2017-06-02 | 2020-10-13 | Hefei Boe Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method therefor, display device and driving method therefor |
CN107422562A (zh) * | 2017-09-22 | 2017-12-01 | 惠科股份有限公司 | 主动开关阵列基板 |
CN107450241A (zh) * | 2017-09-22 | 2017-12-08 | 惠科股份有限公司 | 显示面板及液晶显示器 |
CN107436519A (zh) * | 2017-09-22 | 2017-12-05 | 惠科股份有限公司 | 阵列基板和显示面板 |
CN107422523A (zh) * | 2017-09-22 | 2017-12-01 | 惠科股份有限公司 | 彩膜基板及显示面板 |
CN107490915A (zh) * | 2017-09-22 | 2017-12-19 | 惠科股份有限公司 | 阵列基板和显示面板 |
CN107450247A (zh) * | 2017-09-22 | 2017-12-08 | 惠科股份有限公司 | 像素结构和阵列基板 |
CN107589585A (zh) * | 2017-09-22 | 2018-01-16 | 惠科股份有限公司 | 液晶显示面板 |
CN107505791A (zh) * | 2017-09-22 | 2017-12-22 | 惠科股份有限公司 | 阵列基板和显示面板 |
US11092861B2 (en) | 2018-11-26 | 2021-08-17 | Innolux Corporation | Electronic device |
CN111007687A (zh) * | 2019-05-21 | 2020-04-14 | 友达光电股份有限公司 | 主动元件基板及其驱动方法 |
CN111007687B (zh) * | 2019-05-21 | 2022-05-13 | 友达光电股份有限公司 | 主动元件基板及其驱动方法 |
CN113050335A (zh) * | 2021-03-15 | 2021-06-29 | 武汉华星光电技术有限公司 | 一种阵列基板、显示面板及显示装置 |
CN113436575A (zh) * | 2021-05-17 | 2021-09-24 | 上海天马微电子有限公司 | 显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US9274391B2 (en) | 2016-03-01 |
US20160139471A1 (en) | 2016-05-19 |
CN103034000B (zh) | 2016-08-03 |
US20130082914A1 (en) | 2013-04-04 |
US9541808B2 (en) | 2017-01-10 |
JP5855888B2 (ja) | 2016-02-09 |
JP2013076864A (ja) | 2013-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103034000B (zh) | 液晶显示装置 | |
US10838267B2 (en) | Liquid crystal display comprising a pixel electrode having a transverse stem, a longitudinal stem, and a plurality of minute branches | |
CN101706637B (zh) | 高显示质量的画素电极结构 | |
TW550417B (en) | Liquid crystal display device | |
CN107329339B (zh) | 阵列基板及曲面液晶显示器 | |
CN105549287B (zh) | 像素结构及显示面板 | |
US10591782B2 (en) | Pixel structure, display panel and display device | |
JP4082493B2 (ja) | 液晶表示装置 | |
KR20030063131A (ko) | 액정 표시 장치 및 화상 표시 장치 | |
US10216050B2 (en) | Liquid crystal display device | |
US10684516B2 (en) | Liquid crystal display | |
US8576365B2 (en) | Display panel | |
US20170115522A1 (en) | Liquid crystal display having increased resistance to short circuits and method of manufacturing the same | |
KR20150070776A (ko) | 표시 장치 | |
KR102388820B1 (ko) | 표시 장치 | |
KR20160039725A (ko) | 박막 트랜지스터 표시판 | |
US20160202585A1 (en) | Liquid crystal display | |
CN108153066B (zh) | 液晶显示装置 | |
KR20120050780A (ko) | 액정 표시 패널 및 그 제조 방법 | |
KR102162754B1 (ko) | 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치 | |
CN102213878B (zh) | 有源元件阵列基板及具有该基板的平面显示器 | |
CN102751287A (zh) | 液晶面板及其像素结构 | |
KR20160116099A (ko) | 액정 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent of invention or patent application | ||
CB02 | Change of applicant information |
Address after: Tokyo, Japan, Japan Applicant after: Japan Display Central Inc. Address before: Chiba County, Japan Applicant before: Japan Display East Inc. |
|
COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: Free format text: CORRECT: APPLICANT; FROM: APAN DISPLAY EAST, INC. TO: JAPAN DISPLAY, INC. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |