CN110931505A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110931505A
CN110931505A CN201910882773.XA CN201910882773A CN110931505A CN 110931505 A CN110931505 A CN 110931505A CN 201910882773 A CN201910882773 A CN 201910882773A CN 110931505 A CN110931505 A CN 110931505A
Authority
CN
China
Prior art keywords
light
substrate
oxide semiconductor
wiring
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910882773.XA
Other languages
English (en)
Other versions
CN110931505B (zh
Inventor
森永润一
吉野光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110931505A publication Critical patent/CN110931505A/zh
Application granted granted Critical
Publication of CN110931505B publication Critical patent/CN110931505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Abstract

一种显示装置，该显示装置的有源矩阵基板具有：基板；像素TFT，其支撑于基板的主面侧；栅极配线，其在第1方向上延伸；以及源极配线，其在与第1方向交叉的第2方向上延伸。像素TFT是顶栅结构TFT，具有：氧化物半导体层，其包含沟道区域；栅极电极，其电连接到栅极配线，隔着栅极绝缘层配置在氧化物半导体层上。有源矩阵基板还具有设置在基板与氧化物半导体层之间并被提供规定的电位的遮光性配线。遮光性配线包含：沟道遮光部，其对氧化物半导体层的沟道区域进行遮光；以及非重叠部，其包含在第1方向上延伸的部分，并且与栅极配线不重叠。

Description

显示装置
技术领域
本发明涉及显示装置，特别涉及设置有氧化物半导体TFT作为有源矩阵基板的开关元件的显示装置。
背景技术
目前，具备按每个像素设置有开关元件的有源矩阵基板的显示装置已得到广泛使用。具备薄膜晶体管(Thin Film Transistor：以下称为“TFT”)作为开关元件的有源矩阵基板被称为TFT基板。此外，在本说明书中，与显示装置的像素对应的TFT基板的区域有时也称为像素。另外，有时将作为开关元件设置于有源矩阵基板的各像素的TFT称为“像素TFT”。
近年来，作为TFT的活性层的材料，已提出使用氧化物半导体来代替非晶硅、多晶硅。将具有氧化物半导体膜作为活性层的TFT称为“氧化物半导体TFT”。在专利文献1中公开了将In-Ga-Zn-O系的半导体膜用作TFT的活性层的有源矩阵基板。
氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能以比非晶硅TFT高的速度进行动作。另外，氧化物半导体膜通过比多晶硅膜简便的工艺形成，因此也能够应用于需要大面积的装置。
TFT的结构大体分为底栅结构和顶栅结构。目前，氧化物半导体TFT大多采用底栅结构，但也提出了使用顶栅结构(例如专利文献2)。在顶栅结构中，能够使栅极绝缘层变薄，因此能得到高的电流供应性能。
在液晶显示装置中，以液晶面板的窄边框化、驱动器IC的搭载数量的削减等为目的，有时使栅极驱动器、SSD(Source Shared driving；源极共享驱动)电路一体地(单片地)形成于有源矩阵基板。单片地形成于有源矩阵基板的栅极驱动器有时也称为GDM电路。在单片地形成有GDM电路、SSD电路的有源矩阵基板中，TFT需要对大的电容(总线电容)进行充电，因此，可以说TFT优选为顶栅结构。另外，为了窄边框化，从能节省空间这一方面来看，也可以说优选顶栅结构。
在顶栅结构的TFT中，已知为了防止由于光照射到半导体层而导致产生漏电流，在半导体层的沟道区域的下方设置遮光层的构成。在专利文献3中，公开了具备这种能控制遮光层的电位(也就是说能将信号从外部输入到遮光层)的构成的液晶显示装置。通过适当地控制遮光层的电位，能够实现截止漏电流的降低等、TFT特性的提高。
现有技术文献
专利文献
专利文献1：特开2012-134475号公报
专利文献2：特开2012-204077号公报
专利文献3：特开2008-197359号公报
发明内容
发明要解决的问题
在专利文献3的液晶显示装置中，遮光层从与遮光层形成为一体的控制线被供应信号。然而，控制线是在与扫描线相同的方向上以与扫描线重叠的方式延伸，因此，扫描线的负载(电容性负载)增大，扫描信号的钝化变大。其结果是，容易产生亮度不均。
本发明是鉴于上述问题而完成的，其目的在于，在具备氧化物半导体TFT的显示装置中，抑制由用于提高TFT特性的配线(例如包含对TFT的沟道区域进行遮光的部分的遮光性配线)导致的亮度不均的产生。
用于解决问题的方案
本说明书公开了在以下的项目中记载的显示装置。
[项目1]
一种显示装置，具备有源矩阵基板，具有多个像素区域，其中，
上述有源矩阵基板具有：
基板，其具有主面；
像素TFT，其支撑于上述基板的主面侧，与上述多个像素区域中的每一个像素区域对应设置；
栅极配线，其在第1方向上延伸，对上述像素TFT供应栅极信号；以及
源极配线，其在与上述第1方向交叉的第2方向上延伸，对上述像素TFT供应源极信号，
上述像素TFT是顶栅结构TFT，具有：氧化物半导体层，其包含沟道区域；以及栅极电极，其电连接到上述栅极配线，隔着栅极绝缘层配置在上述氧化物半导体层上，
上述有源矩阵基板还具有遮光性配线，上述遮光性配线设置在上述基板与上述氧化物半导体层之间，由具有遮光性的导电材料形成，并被提供规定的电位，
上述遮光性配线包含：沟道遮光部，其对上述氧化物半导体层的上述沟道区域进行遮光；以及非重叠部，其包含在上述第1方向上延伸的部分，并且在从上述基板的上述主面的法线方向观看时与上述栅极配线不重叠。
[项目2]
根据项目1所述的显示装置，提供到上述遮光性配线的上述规定的电位为固定电位。
[项目3]
根据项目1或2所述的显示装置，包含对与上述多个像素区域中的某像素区域对应的上述像素TFT的上述沟道区域进行遮光的上述沟道遮光部的上述遮光性配线的上述非重叠部位于上述某像素区域外。
[项目4]
根据项目1至3中的任意一项所述的显示装置，
还具备黑矩阵，
在从上述基板的上述主面的法线方向观看时，上述遮光性配线的大致整体与上述黑矩阵重叠。
[项目5]
根据项目1至4中的任意一项所述的显示装置，
上述像素TFT还具有电连接到上述氧化物半导体层的源极电极和漏极电极，
上述源极电极连接到上述源极配线，
在从上述基板的上述主面的法线方向观看时，上述遮光性配线的上述非重叠部相对于上述栅极配线位于上述漏极电极侧。
[项目6]
根据项目5所述的显示装置，
在从上述基板的上述主面的法线方向观看时，上述遮光性配线的上述非重叠部位于上述栅极配线与上述漏极电极之间。
[项目7]
根据项目6所述的显示装置，
上述氧化物半导体层还包含：第1低电阻区域，其位于上述沟道区域的上述源极电极侧，电阻率比上述沟道区域低；以及第2低电阻区域，其位于上述沟道区域的上述漏极电极侧，电阻率比上述沟道区域低，
在从上述基板的上述主面的法线方向观看时，上述遮光性配线包含与上述氧化物半导体层的上述第2低电阻区域的一部分重叠的部分。
[项目8]
根据项目5所述的显示装置，
上述氧化物半导体层还包含：第1低电阻区域，其位于上述沟道区域的上述源极电极侧，电阻率比上述沟道区域低；以及第2低电阻区域，其位于上述沟道区域的上述漏极电极侧，电阻率比上述沟道区域低，
在从上述基板的上述主面的法线方向观看时，上述遮光性配线包含与上述氧化物半导体层的上述第2低电阻区域的一部分和上述漏极电极的一部分重叠的部分。
[项目9]
根据项目5所述的显示装置，
上述氧化物半导体层还包含：第1低电阻区域，其位于上述沟道区域的上述源极电极侧，电阻率比上述沟道区域低；以及第2低电阻区域，其位于上述沟道区域的上述漏极电极侧，电阻率比上述沟道区域低，
在从上述基板的上述主面的法线方向观看时，上述遮光性配线包含与上述氧化物半导体层的上述第2低电阻区域的大致整体和上述漏极电极的大致整体重叠的部分。
[项目10]
根据项目1至9中的任意一项所述的显示装置，
上述遮光性配线不与上述栅极配线和上述源极配线交叉的区域重叠。
[项目11]
一种显示装置，具备有源矩阵基板，具有多个像素区域，其中，上述有源矩阵基板具有：
基板，其具有主面；
像素TFT，其支撑于上述基板的主面侧，与上述多个像素区域中的每一个像素区域对应设置；
栅极配线，其在第1方向上延伸，对上述像素TFT供应栅极信号；以及
源极配线，其在与上述第1方向交叉的第2方向上延伸，对上述像素TFT供应源极信号，
上述像素TFT是底栅结构TFT，具有：氧化物半导体层，其包含沟道区域；以及栅极电极，其电连接到上述栅极配线，隔着栅极绝缘层配置在上述氧化物半导体层之下，
上述有源矩阵基板还具有上部配线，上述上部配线设置在上述氧化物半导体层的上方，被提供规定的电位，
上述上部配线包含：沟道重叠部，其在从上述基板的上述主面的法线方向观看时与上述氧化物半导体层的上述沟道区域重叠；以及非重叠部，其包含在上述第1方向上延伸的部分，并且在从上述基板的上述主面的法线方向观看时与上述栅极配线不重叠。
[项目12]
根据项目1至11中的任意一项所述的显示装置，
上述氧化物半导体层包含In-Ga-Zn-O系半导体。
[项目13]
根据项目12所述的显示装置，
上述In-Ga-Zn-O系半导体包含结晶质部分。
[项目14]
根据项目1至13中的任意一项所述的显示装置，
还具备：
相对基板，其以与上述有源矩阵基板相对的方式配置；以及
液晶层，其设置在上述有源矩阵基板与上述相对基板之间。
发明效果
根据本发明的实施方式，在具备氧化物半导体TFT的显示装置中，能够抑制由用于提高TFT特性的配线(例如包含对TFT的沟道区域进行遮光的部分的遮光性配线)导致的亮度不均的产生。
附图说明
图1是示意性地示出本发明的实施方式的液晶显示装置100的截面图。
图2是示出液晶显示装置100所具备的有源矩阵基板10的平面结构的一个例子的概略图。
图3是有源矩阵基板10的像素区域PIX的等效电路图。
图4是例示出有源矩阵基板10的像素区域PIX的俯视图。
图5是沿着图4中的V-V’线截面图。
图6是沿着图4中的VI-VI’线的截面图。
图7是示出液晶显示装置100所具备的彩色滤光片基板20的构成的例子的示意性截面图。
图8是示出参考例的有源矩阵基板910的像素区域PIX的俯视图。
图9是沿着图8中的IX-IX’线的截面图。
图10是示出有源矩阵基板10的制造方法的一个例子的流程图。
图11是本发明的实施方式的液晶显示装置所具备的另一个有源矩阵基板10A的平面结构的一个例子的概略图。
图12是沿着图11中的XII-XII’线的截面图。
图13是示出本发明的实施方式的液晶显示装置所具备的又一个有源矩阵基板10B的平面结构的一个例子的概略图。
图14是沿着图13中的XIV-XIV’线的截面图。
图15是示出由遮光性配线LsL形成的附加性辅助电容的区域sc1和sc2的图。
图16是示出本发明的实施方式的液晶显示装置所具备的又一个有源矩阵基板10C的平面结构的一个例子的概略图。
图17是沿着图16中的XVII-XVII’线的截面图。
图18是示出由遮光性配线LsL形成的附加性辅助电容的区域sc1和sc2的图。
图19是示出本发明的实施方式的液晶显示装置所具备的又一个有源矩阵基板10D的平面结构的一个例子的概略图。
图20是示出本发明的实施方式的液晶显示装置所具备的又一个有源矩阵基板10E的平面结构的一个例子的概略图。
图21是沿着图20中的XXI-XXI’线的截面图。
具体实施方式
下面，参照附图来说明本发明的实施方式。以下，例示液晶显示装置作为本发明的实施方式的显示装置，但本发明并不限于以下的实施方式。
(实施方式1)
参照图1来说明本实施方式的液晶显示装置100。图1是示意性地示出液晶显示装置100的截面图。
如图1所示，液晶显示装置100具备：有源矩阵基板10；相对基板20，其以与有源矩阵基板10相对的方式配置；以及液晶层30，其设置在有源矩阵基板10与相对基板20之间。液晶显示装置100还具备配置在有源矩阵基板10的背面侧(与观察者侧相反的一侧)的背光源(照明装置)40。
参照图2和图3来说明有源矩阵基板10的构成。以下例示单片地形成有栅极驱动器和源极切换(Source Shared driving：SSD)电路的构成。
图2是示出有源矩阵基板10的平面结构的一个例子的概略图。如图2所示，有源矩阵基板10具有显示区域DR、以及显示区域DR以外的区域(被称为“非显示区域”或“边框区域”)FR。显示区域DR由排列为矩阵状的多个像素区域规定。各像素区域(有时也简称为“像素”)是与液晶显示装置100的1个像素对应的区域。非显示区域FR位于显示区域DR的周边，是无助于显示的区域。
在显示区域DR形成有在第1方向(行方向)D1上延伸的多个栅极配线GL(1)～GL(j)(j为2以上的整数：以下总称为“栅极配线GL”)、以及在与第1方向D1交叉(典型的是正交)的第2方向(列方向)D2上延伸的多个源极配线SL(1)～SL(k)(k为2以上的整数：以下总称为“源极配线SL”)。
图3是示出1个像素区域PIX的等效电路的图。
如图3所示，各像素区域PIX具有薄膜晶体管(像素TFT)11和像素电极PE。像素TFT11的栅极电极电连接到对应的栅极配线GL。像素TFT11的源极电极电连接到对应的源极配线SL。像素TFT11的漏极电极电连接到像素电极PE。在显示模式为FFS(Fringe FieldSwitching；边缘场开关)模式等横电场模式的情况下，在有源矩阵基板10设置有多个像素共用的电极(共用电极)CE。另外，在显示模式为纵电场模式的情况下，共用电极CE设置于相对基板20。
在图2所示的例子中，在非显示区域FR，一体(单片)地形成有驱动栅极配线GL的栅极驱动器GD。栅极配线GL分别连接到栅极驱动器GD的各端子。另外，在非显示区域FR，一体地设置有分时地驱动源极总线SL的SSD电路Sc。源极配线SL分别连接到SSD电路Sc的各端子。
在该例中，在有源矩阵基板10安装有包含源极驱动器和定时控制器等的驱动器IC110。栅极驱动器(GDM电路)GD和SSD电路Sc分别从驱动器IC110被供应信号。驱动器IC110从柔性印刷电路基板(FPC)120被供应信号。
SSD电路Sc是从连接到源极驱动器的各端子的1条视频信号线将视频数据分配到多条源极配线的电路。通过搭载SSD电路Sc，能够进一步使非显示区域FR中的配置端子部的区域(端子部形成区域)变窄。另外，来自源极驱动器的输出数量减少，能够使电路规模变小，因此，能够降低驱动器IC110的成本。
在本实施方式中，如图2所示，在显示区域DR形成有在第1方向D1上延伸的多个遮光性配线LsL(1)～LsL(j)(以下总称为“遮光性配线LsL”)。遮光性配线LsL由具有遮光性的导电材料形成，被提供规定的电位(也就是说从外部被供应信号)。在图2所示的例子中，信号从FPC120供应到遮光性配线LsL。
接下来，以FFS模式的液晶显示装置用的有源矩阵基板为例来具体地说明像素区域PIX的结构。
图4是例示出有源矩阵基板10的像素区域PIX的俯视图。图5和图6分别是沿着图4中的V-V’线和沿着VI-VI’线的截面图。
在图示的例子中，像素区域PIX是由相互相邻的2条源极配线SL和相互相邻的2条栅极配线GL包围的区域。
如图4、图5以及图6所示，有源矩阵基板10具有：基板1，其具有主面1S；像素TFT11，其支撑于基板1的主面1S侧；栅极配线GL，其对像素TFT11供应栅极信号；以及源极配线SL，其对像素TFT11供应源极信号。另外，有源矩阵基板10具有上部透明电极12(在此为像素电极PE)和下部透明电极13(在此为共用电极CE)。有源矩阵基板10还具有遮光性配线LsL。
像素TFT11是与多个像素区域PIX中的每一个像素区域PIX对应设置的。在本实施方式中，像素TFT11为顶栅结构的TFT。
像素TFT11具有：氧化物半导体层11o，其包含沟道区域CR；以及栅极电极11g，其隔着栅极绝缘层14配置在氧化物半导体层11o上。像素TFT11还具有电连接到氧化物半导体层11o的源极电极11s和漏极电极11d。
栅极电极11g电连接到栅极配线GL。在该例中，栅极配线GL的一部分作为栅极电极11g发挥功能，更具体地说，是栅极配线GL中的、在从基板1的主面1S的法线方向(以下称为“基板法线方向”)观看时与氧化物半导体层11o重叠的区域作为栅极电极11g发挥功能。此外，也可以形成从栅极配线GL延伸设置的部分(例如沿着第2方向D2延伸的部分)，使该部分作为栅极电极11g发挥功能。
源极电极11s电连接到源极配线SL。在该例中，源极配线SL的一部分作为源极电极11s发挥功能，更具体地说，是源极配线SL中的、在从基板法线方向观看时与氧化物半导体层11o重叠的区域作为源极电极11s发挥功能。此外，也可以形成从源极配线SL延伸设置的部分(例如沿着第1方向D1延伸的部分)，使该部分作为源极电极11s发挥功能。
漏极电极11d电连接到像素电极12。在图示的例子中，漏极电极11d是与源极配线SL和源极电极11s由相同导电膜(源极金属膜)形成的。
在氧化物半导体层11o上，以在从基板法线方向观看时与氧化物半导体层11o的一部分重叠的方式形成有栅极绝缘层11g。
氧化物半导体层11o中的、在从基板法线方向观看时与栅极绝缘层14(和栅极电极11g)不重叠的部分11ob是电阻率比与栅极绝缘层14(和栅极电极11g)重叠的部分11oa小的低电阻区域。低电阻区域11ob例如能通过将栅极电极11g和栅极绝缘层14作为掩模对氧化物半导体层11o进行低电阻化处理来形成。将被栅极电极11g和栅极绝缘层14遮掩而没有被低电阻化的部分11oa称为“第1半导体区域”。在该例中，第1半导体区域11oa的整体成为像素TFT11的形成沟道的沟道区域CR。低电阻区域11ob包含：第1低电阻区域R1，其位于沟道区域CR的源极电极11s侧；以及第2低电阻区域R2，其位于沟道区域CR的漏极电极11d侧。
在氧化物半导体层11o、栅极绝缘层14以及栅极电极11g上配置有上部绝缘层15。源极电极11s配置于上部绝缘层15上和形成于上部绝缘层15的开口部(源极侧开口部)15a内，在源极侧开口部15a内连接到氧化物半导体层11o的一部分(在此为第1低电阻区域R1的一部分)。同样地，漏极电极11d配置于上部绝缘层15上和形成于上部绝缘层15的开口部(漏极侧开口部)15b内，在漏极侧开口部15b内连接到氧化物半导体层11o的另一部分(在此为第2低电阻区域R2的一部分)。
像素TFT11被层间绝缘层IL覆盖。在该例中，层间绝缘层IL具有包含无机绝缘层16和配置在无机绝缘层16上的有机绝缘层17的层叠结构。
在层间绝缘层IL上配置有下部透明电极13。在下部透明电极13上隔着电介质层18配置有上部透明电极12。下部透明电极13和上部透明电极12中的一方(在此为上部透明电极12)作为像素电极PE发挥功能，另一方(在此为下部透明电极13)作为共用电极CE发挥功能。像素电极PE是按每个像素而分离的。共用电极CE可以不按每个像素分离。
像素电极PE电连接到像素TFT11的漏极电极11d。在此，像素电极PE在形成于层间绝缘层IL和电介质层18的像素接触孔内连接到漏极电极11d。在图示的例子中，像素接触孔包括形成于有机绝缘层17的开口部17a和形成于电介质层18及无机绝缘层16的开口部18a。像素接触孔可以与漏极侧开口部15b部分地或整体地重叠。
像素电极PE具有至少1个狭缝(或切口部)12a。在该例中，像素电极PE具有2个狭缝12a，但狭缝12a的个数不限于2个。
共用电极CE在形成有像素TFT11的像素接触孔的区域上具有开口部13a，且形成在除了该区域之外的整个像素区域PIX。
在图4所示的例子中，像素TFT11以沟道长度方向成为第2方向D2(源极配线SL的延伸方向)的方式配置(TFT纵置结构)，但如后所述，像素TFT11也可以是以沟道长度方向成为第1方向D1(栅极配线GL的延伸方向)的方式配置(TFT横置结构)。在本说明书中，沟道长度方向是指在与基板1的主面1S平行的面内电流流过沟道区域的方向，沟道宽度方向是指与沟道长度方向正交的方向。
另外，在图4所示的例子中，在从基板法线方向观看时，某像素区域PIX(1)的像素TFT11的氧化物半导体层11o从沿着第2方向D2相邻的另一像素区域PIX(2)横穿栅极配线GL而延伸到该像素区域PIX(1)。在氧化物半导体层11o中的与栅极配线GL重叠的部分形成有沟道区域CR。也就是说，栅极配线GL中的与氧化物半导体层11o重叠的部分作为栅极电极11g发挥功能。氧化物半导体层11o的第1低电阻区域R1在另一像素区域PIX(2)中与源极配线SL的一部分重叠，在配置于重叠的部分的源极侧开口部15a内连接到源极配线SL。也就是说，源极配线SL中的与氧化物半导体层11o重叠的部分作为源极电极11s发挥功能。另一方面，第2低电阻区域R2在像素区域PIX(1)内连接到漏极电极11d。
此外，像素TFT11也可以不具有由源极金属形成的漏极电极11d。在该情况下，也可以通过使像素电极PE在像素接触孔内与氧化物半导体层11o的第2低电阻区域R2直接接触，从而将其电连接到氧化物半导体层11o。或者，也能将氧化物半导体层11o的第2低电阻区域R2用作像素电极PE。
如图5和图6所示，遮光性配线LsL设置在基板1与氧化物半导体层11o之间。在图示的例子中，遮光性配线LsL形成在基板1的主面1S上，以覆盖遮光性配线LsL的方式配置有下部绝缘层19。在下部绝缘层19上设置有像素TFT11。
遮光性配线LsL包含对氧化物半导体层11o的沟道区域CR进行遮光的沟道遮光部LP1。沟道遮光部LP1在从基板法线方向观看时与大致整个沟道区域CR重叠，防止来自背光源40的光照射到沟道区域CR。
另外，遮光性配线LsL包含在从基板法线方向观看时与栅极配线GL不重叠的非重叠部LP2。在图示的例子中，非重叠部LP2包含在第1方向D1上延伸的部分(主干部)LP2a、以及从主干部LP2a在第2方向D2上延伸而连接主干部LP2a与沟道遮光部LP1的部分(分支部)LP2b。这样，遮光性配线LsL除了沟道区域CR及其附近以外，不与栅极配线GL重叠。另外，遮光性配线LsL不与栅极配线GL和源极配线SL交叉的区域重叠。
如图4所示，包含对与某像素区域PIX(例如图4中的像素区域PIX(1))对应的像素TFT11的沟道区域CR进行遮光的沟道遮光部LP1的遮光性配线LsL的非重叠部LP2位于该像素区域PIX外，更具体地说，位于沿着第2方向D2与该像素区域PIX相邻的像素区域PIX(例如图4中的像素区域PIX(2))。
图7是示出彩色滤光片基板20的构成的例子的示意性截面图。如图7所示，彩色滤光片基板20具有：基板2，其具有主面2S；以及黑矩阵21和彩色滤光片层22，其支撑于基板2的主面2S侧。
黑矩阵21在与各像素区域PIX对应的位置具有开口部21a。也就是说，黑矩阵21形成为格子状。此外，图4是示出有源矩阵基板10的图，但为了参考，在图中由虚线示出了黑矩阵21的开口部21a。
彩色滤光片层22至少配置在黑矩阵21的开口部21a。典型的是，彩色滤光片层22包含红色彩色滤光片、绿色彩色滤光片以及蓝色彩色滤光片。在图示的例子中，以覆盖黑矩阵21和彩色滤光片层22的方式设置有外涂层(平坦化层)26。
如上所述，在本实施方式的液晶显示装置100中，有源矩阵基板10具有包含沟道遮光部LP1的遮光性配线LsL，因此，能够通过遮光性配线LsL的沟道遮光部LP1对像素TFT11的沟道区域CR进行遮光。由于遮光性配线LsL被提供规定的电位(也就是说从外部被供应信号)，因此，能够控制像素TFT11的非控制侧的信号电位(换言之，能够控制相对于氧化物半导体层11o而与栅极电极11g相反的一侧的电场环境)，使TFT特性稳定化。例如，能够使保持像素电位(施加到像素电极PE的显示信号电压)时的截止状态更加稳定(降低截止漏电流)。
另外，遮光性配线LsL的、作为沟道遮光部LP1以外的部分的非重叠部LP2与栅极配线GL不重叠，因此，能防止由于栅极配线GL的负载的增大而导致的扫描信号的钝化、亮度不均的产生。下面，与图8和图9所示的参考例的有源矩阵基板910进行比较来说明这一点。
图8是示出参考例的有源矩阵基板910的像素区域PIX的俯视图。图9是沿着图8中的IX-IX’线的截面图。参考例的有源矩阵基板910具有与图4等所示的有源矩阵基板10的遮光性配线LsL不同的构成的遮光性配线LsL’。
如图8和图9所示，参考例的有源矩阵基板910的遮光性配线LsL’包含：沟道遮光部LP1，其对氧化物半导体层11o的沟道区域CR进行遮光；以及重叠部LP3，其在第1方向D1上延伸，在从基板法线方向观看时与栅极配线GL重叠。
这样，在参考例的有源矩阵基板910中，遮光性配线LsL’的沟道遮光部LP1以外的部分(重叠部LP3)与栅极配线GL重叠，因此，遮光性配线LsL’与栅极配线GL的重叠面积大幅增加(请关注图9中的由虚线包围的区域)，遮光性配线LsL’与栅极配线GL之间会形成大的电容。因此，栅极配线GL的负载变大，可能会产生由于栅极信号的钝化而导致的像素充电不良等。另外，遮光性配线LsL’的负载也变大，因此，难以通过向遮光性配线LsL’输入外部信号使电位稳定化，难以使TFT特性稳定化。
相对于此，在本实施方式的液晶显示装置100的有源矩阵基板10中，能够仅将栅极配线GL与遮光性配线LsL的重叠面积设为沟道区域CR的遮光所需要的足够的量(例如将重叠面积最小化)，因此能够将栅极信号以其波形不会发生钝化(或者不会发生大的钝化)的状态进行供应。另外，也能够稳定地进行对遮光性配线LsL的信号供应，因此，也能够很好地进行TFT特性的稳定化。
关于图8和图9所示的参考例，估算了栅极配线GL(包含栅极电极11g)与遮光性配线LsL’的重叠面积，结果是每1像素为74μm2。相对于此，关于图4、图5以及图6所示的例子，估算了栅极配线GL(包含栅极电极11g)与遮光性配线LsL的重叠面积，结果是每1像素为20μm2。也就是说，能够将形成在遮光性配线LsL与栅极配线GL之间的电容削减70％以上。
此外，从使遮光性配线LsL的负载变小的观点出发，优选遮光性配线LsL尽量与栅极配线GL以外的配线、电极均不重叠，例如，如图4所示，优选与氧化物半导体层11o的第1低电阻区域(源极电极11s侧的低电阻区域)R1也不重叠。
[输入到遮光性配线的信号]
提供到遮光性配线LsL的电位没有特别限制，但从TFT特性的稳定化的观点出发，优选提供到遮光性配线LsL的电位为固定电位。作为固定电位，具体而言，例如，能够使用栅极信号的低电平电位、GND(接地电位)以及它们之间的电位。
[变形例]
在上述的说明中，例示了FFS模式作为显示模式。FFS模式是在其中一个基板设置一对电极并在与基板面平行的方向(横向)上对液晶分子施加电场的横向电场方式的模式。在该例中，生成由从像素电极PE出发并穿过液晶层(未图示)进而穿过像素电极PE的狭缝状的开口而到达共用电极CE的电力线表示的电场。该电场相对于液晶层具有横向的成分。其结果是，能够对液晶层施加横向的电场。在横向电场方式中，液晶分子不会从基板立起，因此，与纵向电场方式相比，具有能够实现宽视角这样的优点。
在共用电极CE上隔着电介质层18配置像素电极PE的电极结构例如记载于国际公开第2012/086513号中。此外，也可以在像素电极PE上隔着电介质层18配置共用电极CE。即，也可以是下部透明电极13为像素电极PE，上部透明电极12为共用电极CE。这种电极结构例如记载于特开2008-032899号公报、特开2010-008758号公报中。为了参考，将国际公开第2012/086513号、特开2008-032899号公报以及特开2010-008758号公报的所有公开内容援引至本说明书。
作为横向电场方式的模式，除了FFS模式以外还已知IPS模式。本发明的实施方式的液晶显示装置也可以通过IPS模式进行显示。另外，本发明的实施方式的液晶显示装置的有源矩阵基板也可以不具有共用电极CE。这种有源矩阵基板能用于TN(Twisted Nematic；扭曲向列)模式、VA(Vertical Alignment；垂直取向)模式等的液晶显示装置。VA模式、TN模式是通过夹着液晶层配置的一对电极对液晶分子施加电场的纵向电场方式的模式。
另外，本发明的实施方式不限于液晶显示装置，也可以是其它显示装置。
[有源矩阵基板10的制造方法]
下面，参照图4～图6以及图10来说明有源矩阵基板10的制造方法的一个例子。图10是示出有源矩阵基板10的制造方法的一个例子的流程图。
·STEP(步骤)1-1
首先，在基板1上形成包含沟道遮光部LP1和非重叠部LP2的遮光性配线LsL。
作为基板1，例如能够使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
遮光性配线LsL例如能通过利用溅射法等形成遮光性配线用导电膜(厚度：例如50nm以上500nm以下)并进行遮光性配线用导电膜的图案化而得到。
作为遮光性配线用导电膜，例如能够使用包含从铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或者钨(W)中选择的元素的金属膜、或以这些元素为成分的合金膜等。另外，也可以使用包含它们之中的多个膜的层叠膜。例如，能够使用具有钛膜-铝膜-钛膜的3层结构或钼膜-铝膜-钼膜的3层结构的层叠膜。此外，遮光性配线用导电膜不限于3层结构，也可以具有单层或2层结构、或者4层以上的层叠结构。在此，作为遮光性配线用导电膜，使用以Ti膜(厚度：15～70nm)为下层并以Cu膜(厚度：200～400nm)为上层的层叠膜。
·STEP1-2
接着，形成覆盖遮光性配线LsL的下部绝缘层19(厚度：例如200nm以上600nm以下)。
作为下部绝缘层19，能够合适地使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层、氧化铝层或氧化钽层等。下部绝缘层19也可以具有层叠结构。在此，例如使用CVD法形成以氮化硅(SiNx)层(厚度：50～600nm)为下层并以氧化硅(SiO2)层(厚度：50～600nm)为上层的层叠膜作为下部绝缘层19。如果将氧化硅膜等氧化物膜用作下部绝缘层19(在下部绝缘层19具有层叠结构的情况下，作为其最上层)，则能够通过氧化物膜降低在之后形成的氧化物半导体层11o的沟道区域CR产生的氧化缺损，因此，能够抑制沟道区域CR的低电阻化。
·STEP1-3
接下来，在下部绝缘层19上例如使用溅射法形成氧化物半导体膜(厚度：例如15nm以上200nm以下)，进行氧化物半导体膜的图案化，从而形成氧化物半导体层11o。氧化物半导体膜没有特别限定，例如是In-Ga-Zn-O系半导体膜。
·STEP1-4
接着，以覆盖氧化物半导体层11o的方式，依次形成绝缘膜(厚度：例如80nm以上250nm以下)和栅极用导电膜(厚度：例如50nm以上500nm以下)。栅极用导电膜例如能使用溅射法来形成，绝缘膜例如能通过CVD法形成。
作为绝缘膜，能够使用与下部绝缘层19同样的绝缘膜(作为下部绝缘层19例示的绝缘膜)。如果将氧化硅膜等氧化物膜用作绝缘膜，则能够通过氧化物膜降低在氧化物半导体层11o的沟道区域CR产生的氧化缺损，因此，能够抑制沟道区域CR的低电阻化。作为栅极用导电膜，能够使用与遮光性配线用导电膜同样的导电膜。在此，作为绝缘膜，例如使用氧化硅(SiO2)膜。作为栅极用导电膜，例如使用以Ti膜(厚度：15～70nm)为下层并以Cu膜(厚度：200～400nm)为上层的层叠膜。
接下来，使用未图示的抗蚀剂掩模来进行栅极用导电膜的图案化，形成栅极电极11g和栅极配线GL。栅极用导电膜的图案化能够通过湿式蚀刻或干式蚀刻来进行。
之后，使用上述抗蚀剂掩模进行绝缘膜的图案化。或者，也可以在除去上述抗蚀剂掩模之后，将已图案化的栅极电极11g作为掩模来进行绝缘膜的图案化。从而，得到栅极绝缘层14。绝缘膜的图案化能够通过例如干式蚀刻来进行。
此外，在绝缘膜的图案化时，下部绝缘层19中的没有被氧化物半导体层11o覆盖的部分的表层部有时也会被蚀刻(过蚀刻)。
在本工序中，由于使用同一掩模来进行绝缘膜和栅极用导电膜的图案化，因此，栅极绝缘层14的侧面与栅极电极11g的侧面在厚度方向上对齐。也就是说，在从基板法线方向观看时，栅极绝缘层14的周缘与栅极电极11g的周缘对齐。
·STEP1-5
接下来，进行氧化物半导体层11o的低电阻化处理。作为低电阻化处理，例如可以进行等离子体处理。从而，在从基板法线方向观看时，氧化物半导体层11o中的与栅极电极11g和栅极绝缘层14不重叠的区域11ob成为电阻率比与栅极电极11g和栅极绝缘层14重叠的区域11oa低的低电阻区域。低电阻区域11ob也可以是导电体区域(例如片电阻：200Ω/□以下)。
在低电阻化处理(等离子体处理)中，也可以将氧化物半导体层11o中的没有被栅极电极11g覆盖的部分暴露于包含还原性等离子体或掺杂元素的等离子体(例如氩等离子体)中。从而，氧化物半导体层11o中的露出的部分的表面附近电阻下降，成为低电阻区域11ob。
氧化物半导体层11o中的被栅极电极11g遮掩的部分11oa作为第1半导体区域而残留。此外，低电阻化处理的方法和条件等例如记载于特开2008-40343号公报中。为了参考，将特开2008-40343号公报的所有公开内容援引至本说明书。
·STEP1-6
接着，形成覆盖栅极电极11g和氧化物半导体层11o的上部绝缘层15。能够将氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等无机绝缘层形成为单层或层叠形成而作为上部绝缘层15。无机绝缘层的厚度可以为100nm以上500nm以下。如果使用氮化硅膜等使氧化物半导体还原的绝缘膜来形成上部绝缘层11，则能够将氧化物半导体层11o中的与上部绝缘层15接触的区域(在此为低电阻区域11ob)的电阻率维持得较低，因此是优选的。在此，例如，通过CVD法形成SiNx层(厚度：300nm)作为上部绝缘层15。
之后，通过例如干式蚀刻在上部绝缘层15形成到达氧化物半导体层11o的开口部15a、15b。
·STEP1-7
接下来，在上部绝缘层15上形成源极电极11s、漏极电极11d以及源极配线SL。在此，在上部绝缘层15上以及开口部15a、15b内形成源极用导电膜(厚度：例如50nm以上500nm以下)，进行源极用导电膜的图案化，从而得到源极电极11s、漏极电极11d以及源极配线SL。图案化能够通过干式蚀刻或湿式蚀刻来进行。这样，能够得到像素TFT11。
作为源极用导电膜，例如能够使用从铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或者钨(W)中选择的元素、或以这些元素为成分的合金等。例如，也可以具有钛膜-铝膜-钛膜的3层结构、钼膜-铝膜-钼膜等的3层结构等。此外，源极用导电膜不限于3层结构，也可以具有单层或2层结构、或者4层以上的层叠结构。在此，使用以Ti膜(厚度：15～70nm)为下层并以Cu膜(厚度：200～400nm)为上层的层叠膜。
·STEP1-8
接下来，以覆盖像素TFT11和源极配线SL的方式形成层间绝缘层IL。在此，依次形成无机绝缘层(厚度：例如100nm以上400nm以下)16和有机绝缘层17(厚度：例如1～3μm、优选2～3μm)作为层间绝缘层IL。无机绝缘层16的材料可以与作为上部绝缘层15的材料例示的材料相同。在此，通过CVD法形成SiNx层(厚度：例如200nm)，作为无机绝缘层16。有机绝缘层17例如可以是包含感光性树脂材料的有机绝缘膜。之后，进行有机绝缘层17的图案化，形成开口部17a。
·STEP1-9
接下来，形成成为共用电极CE的下部透明电极13。
首先，在层间绝缘层16上和开口部17a内形成第1透明导电膜(厚度：20～300nm)。在此，例如通过溅射法形成铟-锌氧化物膜作为第1透明导电膜。作为第1透明电极膜的材料，能够使用铟-锡氧化物(ITO)、铟-锌氧化物、ZnO等金属氧化物。之后，通过例如湿式蚀刻来进行第1透明导电膜的图案化。从而，得到下部透明电极13。在该例中，下部透明电极13配置在大致整个显示区域。但是，下部透明电极13在形成像素接触孔的区域具有开口部13a。在该例中，第1透明导电膜中的位于开口部13a内的部分被除去。此外，也可以使用第1透明导电膜形成覆盖周边电路的一部分或整体的屏蔽层。
·STEP1-10
接下来，在层间绝缘层IL及下部透明电极13上、以及开口部17a内形成电介质层18(厚度：50～500nm)。电介质层18的材料可以与作为无机绝缘层16的材料例示的材料相同。在此，例如通过CVD法形成SiN膜作为电介质层18。
之后，进行电介质层18和无机绝缘层16(无机绝缘层16中的位于开口部17a内的部分)的蚀刻，形成到达氧化物半导体层11o的第2低电阻区域R2的一部分的开口部18a。也可以是，在从基板法线方向观看时，开口部18a以至少部分地与开口部17a重叠的方式配置。从而，得到包括有机绝缘层17的开口部17a和电介质层18的开口部18a的像素接触孔。
·STEP1-11
接下来，在电介质层18上和像素接触孔内形成第2透明导电膜(厚度：20～300nm)。之后，进行第2透明导电膜的图案化，在电介质层18上形成作为像素电极PE发挥功能的上部透明电极12。在上部透明电极12按每个像素形成至少1个狭缝(或切口部)12a。
第2透明导电膜的材料可以与作为第1透明导电膜的材料例示的材料相同。第2透明导电膜可以是单层的，也可以是层叠膜。在此，例如，通过溅射法形成铟-锌氧化物膜。也可以是以隔着电介质层18与下部透明电极13重叠的方式配置上部透明电极12的一部分，而构成辅助电容。之后，以覆盖像素电极PE和电介质层18的方式形成取向膜。这样，制造有源矩阵基板10。
(实施方式2)
参照图11和图12来说明本实施方式的液晶显示装置所具备的有源矩阵基板10A。图11是例示有源矩阵基板10A的像素区域PIX的俯视图。图12是沿着图11中的XII-XII’线的截面图。以下，以有源矩阵基板10A与实施方式1中的有源矩阵基板10的不同点为中心来进行说明。
如图11所示，在本实施方式中，在从基板法线方向观看时，遮光性配线LsL的非重叠部LP2相对于栅极配线GL不是位于源极电极11s侧而是位于漏极电极11d侧。更具体地说，非重叠部LP2位于栅极配线GL与漏极电极11d之间。
另外，如图11和图12所示，遮光性配线LsL包含在从基板法线方向观看时与氧化物半导体层11o的第2低电阻区域R2的一部分重叠的部分。而且，在本实施方式中，在从基板法线方向观看时，遮光性配线LsL不与黑矩阵21的开口部21a重叠。也就是说，遮光性配线LsL的整体与黑矩阵21重叠。
在实施方式1的有源矩阵基板10中，在黑矩阵21的开口部21a内，遮光性配线LsL的边缘是露出的，因此，可能由于在边缘的锥形部的反射、散射等所致的杂散光而使显示质量下降。另外，由于遮光性配线LsL的一部分位于开口部21a内，因此，可能使开口率下降。
对此，在本实施方式的有源矩阵基板10A中，在从基板法线方向观看时，遮光性配线LsL的整体与黑矩阵21重叠。因此，遮光性配线LsL的边缘(锥形部)被黑矩阵21遮光，因此，能够防止由于在锥形部的反射、散射等所致的杂散光而使显示质量下降。此外，虽然在图11中例示出遮光性配线LsL的整体与黑矩阵21重叠的构成，但只要遮光性配线LsL的“大致整体”与黑矩阵21重叠，就能够得到基本上同样的效果。在本申请说明书中，所谓“遮光性配线LsL的大致整体与黑矩阵21重叠”，具体是指在从基板法线方向观看时，遮光性配线LsL的与黑矩阵21重叠的区域的面积相对于整个遮光性配线LsL的面积的比例为90％以上。
另外，在本实施方式的有源矩阵基板10A中，由于遮光性配线LsL包含与氧化物半导体层11o的第2低电阻区域R2的一部分重叠的部分，因此，会在遮光性配线LsL与第2低电阻区域R2重叠的区域(图11和图12中的由双点划线包围的区域sc1)形成电容，能够使该电容作为像素的辅助电容发挥功能。也就是说，能够使像素的辅助电容的电容值变大。因此，能够使由像素的寄生电容引起的噪声等的影响变小，能够抑制阴影等显示不良的产生，能够提高显示质量。
(实施方式3)
参照图13和图14来说明本实施方式的液晶显示装置所具备的有源矩阵基板10B。图13是例示有源矩阵基板10B的像素区域PIX的俯视图。图14是沿着图13中的XIV-XIV’线的截面图。
如图13所示，本实施方式中的有源矩阵基板10B所具有的遮光性配线LsL的非重叠部LP2与实施方式2中的非重叠部LP2同样，在从基板法线方向观看时，相对于栅极配线GL不是位于源极电极11s侧而是位于漏极电极11d侧。而且，在从基板法线方向观看时，遮光性配线LsL不与黑矩阵21的开口部21a重叠，遮光性配线LsL的整体与黑矩阵21重叠。
另外，如图13和图14所示，有源矩阵基板10B的遮光性配线LsL包含在从基板法线方向观看时与氧化物半导体层11o的第2低电阻区域R2的一部分和漏极电极11d的一部分重叠的部分。
如上所述，在本实施方式的有源矩阵基板10B中，在从基板法线方向观看时，遮光性配线LsL的整体与黑矩阵21重叠。因此，遮光性配线LsL的边缘(锥形部)被黑矩阵21遮光，因此，能够防止由于在锥形部的反射、散射等所致的杂散光而使显示质量下降。此外，虽然在图13中例示出遮光性配线LsL的整体与黑矩阵21重叠的构成，但只要遮光性配线LsL的大致整体(具体而言，是遮光性配线LsL的90％以上)与黑矩阵21重叠，就能够得到基本上同样的效果。
另外，在本实施方式的有源矩阵基板10B中，由于遮光性配线LsL包含与氧化物半导体层11o的第2低电阻区域R2和漏极电极11d重叠的部分，因此，会在遮光性配线LsL与第2低电阻区域R2重叠的区域、遮光性配线LsL与漏极电极11d重叠的区域形成电容。在图15中示出遮光性配线LsL与第2低电阻区域R2重叠的区域sc1、以及遮光性配线LsL与漏极电极11d重叠的区域sc2。在图15中，为了容易理解，对前一区域sc1画有向右下划的阴影线，对后一区域sc2画有向左下划的阴影线，并且省略其它区域的阴影线。由于能够使形成于这些区域sc1和sc2的电容作为像素的辅助电容发挥功能，因此，能够使像素的辅助电容的电容值变大。因此，能够使由像素的寄生电容引起的噪声等的影响变小，能够提高显示质量。在本实施方式中，由于遮光性配线LsL不仅与第2低电阻区域R2重叠，还与漏极电极11d重叠(不仅存在区域sc1还存在区域sc2)，因此，与实施方式2相比，能够使辅助电容值进一步变大。
(实施方式4)
参照图16和图17来说明本实施方式的液晶显示装置所具备的有源矩阵基板10C。图16是例示出有源矩阵基板10C的像素区域PIX的俯视图。图17是沿着图16中的XVII-XVII’线的截面图。
如图16所示，本实施方式中的有源矩阵基板10C所具有的遮光性配线LsL的非重叠部LP2与实施方式2中的非重叠部LP2同样，在从基板法线方向观看时，相对于栅极配线GL不是位于源极电极11s侧，而是位于漏极电极11d侧。而且，在从基板法线方向观看时，遮光性配线LsL不与黑矩阵21的开口部21a重叠，遮光性配线LsL的整体与黑矩阵21重叠。
另外，如图16和图17所示，有源矩阵基板10C的遮光性配线LsL包含在从基板法线方向观看时与氧化物半导体层11o的第2低电阻区域R2的整体和漏极电极11d的整体重叠的部分。
如上所述，在本实施方式的有源矩阵基板10C中，在从基板法线方向观看时，遮光性配线LsL的整体与黑矩阵21重叠。因此，遮光性配线LsL的边缘(锥形部)被黑矩阵21遮光，因此，能够防止由于在锥形部的反射、散射等所致的杂散光而使显示质量下降。此外，虽然在图16中例示出遮光性配线LsL的整体与黑矩阵21重叠的构成，但只要遮光性配线LsL的大致整体(具体而言，是遮光性配线LsL的90％以上)与黑矩阵21重叠，就能够得到基本上同样的效果。
另外，在本实施方式的有源矩阵基板10C中，由于遮光性配线LsL包含与氧化物半导体层11o的第2低电阻区域R2和漏极电极11d重叠的部分，因此，会在遮光性配线LsL与第2低电阻区域R2重叠的区域、遮光性配线LsL与漏极电极11d重叠的区域形成电容。在图18中示出遮光性配线LsL与第2低电阻区域R2重叠的区域sc1、以及遮光性配线LsL与漏极电极11d重叠的区域sc2。在图18中，为了容易理解，对前一区域sc1画有向右下划的阴影线，对后一区域sc2画有向左下划的阴影线，并且省略其它区域的阴影线。由于能够使形成于这些区域sc1和sc2的电容作为像素的辅助电容发挥功能，因此，能够使像素的辅助电容的电容值变大。因此，能够使由像素的寄生电容引起的噪声等的影响变小，能够提高显示质量。在本实施方式中，由于遮光性配线LsL与第2低电阻区域R2的整体及漏极电极11d的整体重叠，因此，与实施方式3相比，能够使辅助电容值进一步变大。
此外，在图16中虽然例示出遮光性配线LsL与第2低电阻区域R2的整体及漏极电极11d的整体重叠的构成，但只要遮光性配线LsL与第2低电阻区域R2的“大致整体”及漏极电极11d的“大致整体”重叠，就能够得到基本上同样的效果。在本申请说明书中，所谓“遮光性配线LsL与第2低电阻区域R2的大致整体重叠”，具体是指在从基板法线方向观看时，第2低电阻区域R2的与遮光性配线LsL重叠的区域的面积相对于整个第2低电阻区域R2的面积的比例为90％以上。另外，所谓“遮光性配线LsL与漏极电极11d的大致整体重叠”，具体是指在从基板法线方向观看时，漏极电极11d的与遮光性配线LsL重叠的区域的面积相对于整个漏极电极11d的面积的比例为90％以上。
[由遮光性配线形成的电容]
从使由像素的寄生电容引起的噪声等的影响变小的观点出发，优选在遮光性配线LsL与氧化物半导体层11o的第2低电阻区域R2和/或漏极电极11d重叠的区域形成的电容(即，附加性辅助电容)的电容值为像素区域PIX原来所具备的辅助电容(在像素电极PE与共用电极CE重叠的区域形成的电容)的电容值的5％以上，更优选为15％以上。对在实施方式4中图示的例子进行了估算，结果是附加性辅助电容的电容值为原来的辅助电容的电容值的19％。
[在遮光性配线中非重叠部所占的比例]
在遮光性配线LsL中，非重叠部LP2所占的比例(在从基板法线方向观看时的、非重叠部LP2相对于整个遮光性配线LsL的面积的比例)没有特别限制，但典型的是50％以上。对在实施方式2中图示的例子进行了估算，结果是在遮光性配线LsL中非重叠部LP2所占的比例约为72％。
(实施方式5)
参照图19来说明本实施方式的液晶显示装置所具备的有源矩阵基板10D。图19是例示有源矩阵基板10D的像素区域PIX的俯视图。
如图19所示，有源矩阵基板10D的像素TFT11A在对应的像素区域PIX内是以沟道长度方向成为第1方向D1的方式配置的(TFT横置结构)。在此，源极配线SL的一部分作为源极电极11s发挥功能。栅极配线GL在从基板法线方向观看时具有在第1方向D1上延伸的主部、以及从主部在第2方向D2上突出的突出部，突出部作为栅极电极11g发挥功能。氧化物半导体层11o从源极配线SL上横穿栅极配线GL的突出部而延伸。
在本实施方式中，有源矩阵基板10D具有包含沟道遮光部LP1和非重叠部LP2的遮光性配线LsL，从而至少能够得到与实施方式1同样的效果。另外，遮光性配线LsL的大致整体与黑矩阵21重叠(也就是说，遮光性配线LsL几乎不与黑矩阵21的开口部21a重叠)，因此，与实施方式2同样地，能够防止由于在遮光性配线LsL的边缘(锥形部)的反射、散射等所致的杂散光而使显示质量下降。
(实施方式6)
参照图20和图21来说明本实施方式的液晶显示装置所具备的有源矩阵基板10E。图20是例示有源矩阵基板10E的像素区域PIX的俯视图。图21是沿着图20中的XXI-XXI’线的截面图。
如图20和图21所示，在本实施方式中，有源矩阵基板10E所具有的像素TFT11B具有底栅结构。TFT11B的栅极电极11g隔着栅极绝缘层14配置在氧化物半导体层11o之下。
另外，有源矩阵基板10E具有设置在氧化物半导体层11o的上方的上部配线UL来代替实施方式1～5中的遮光性配线LsL。上部配线UL被提供规定的电位。
上部配线UL包含在从基板法线方向观看时与氧化物半导体层11o的沟道区域CR重叠的沟道重叠部UP1。沟道重叠部UP1隔着设置在氧化物半导体层11o的一部分上的下部绝缘层19而与沟道区域CR重叠。另外，上部配线UL包含非重叠部UP2，非重叠部UP2包含在第1方向D1上延伸的部分，并且在从基板法线方向观看时与栅极配线GL不重叠。这样，上部配线UL除了沟道区域CR及其附近以外，不与栅极配线GL重叠。另外，上部配线UL不与栅极配线GL和源极配线SL交叉的区域重叠。
而且，在从基板法线方向观看时，上部配线UL不与黑矩阵21的开口部21a重叠。也就是说，上部配线UL的整体与黑矩阵21重叠。
上部配线UL可以由具有遮光性的导电材料形成，也可以由透明的导电材料形成。
如上所述、在本实施方式中，有源矩阵基板10E具有包含沟道重叠部UP1的上部配线UL，上部配线UL被提供规定的电位(也就是说从外部被供应信号)，因此，能够控制像素TFT11B的非控制侧的信号电位(换言之，能够控制相对于氧化物半导体层11o而与栅极电极11g相反的一侧的电场环境)，使TFT特性稳定化。例如，能够使保持像素电位(施加到像素电极PE的显示信号电压)时的截止状态更加稳定(降低截止漏电流)。
另外，上部配线UL的、作为沟道重叠部UP1以外的部分的非重叠部UP2与栅极配线GL不重叠，因此，能防止由于栅极配线GL的负载的增大而导致的扫描信号的钝化、亮度不均的产生。
另外，在本实施方式中，在从基板法线方向观看时，上部配线UL的整体与黑矩阵21重叠。因此，上部配线UL的边缘(锥形部)被黑矩阵21遮光，因此，能够防止由于在锥形部的反射、散射等所致的杂散光而使显示质量下降。此外，虽然在图20中例示出上部配线UL的整体与黑矩阵21重叠的构成，但只要上部配线UL的“大致整体”与黑矩阵21重叠，就能够得到基本上同样的效果。在本申请说明书中，所谓“上部配线UL的大致整体与黑矩阵21重叠”，具体是指在从基板法线方向观看时，上部配线UL的与黑矩阵21重叠的区域的面积相对于整个上部配线UL的面积的比例为90％以上。
[输入到上部配线的信号]
提供到上部配线UL的电位没有特别限制，但从TFT特性的稳定化的观点出发，优选提供到上部配线UL的电位为固定电位。作为固定电位，具体而言，例如能够使用栅极信号的低电平电位、GND(接地电位)以及它们之间的电位。
(关于氧化物半导体)
氧化物半导体层11o所包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可列举多结晶氧化物半导体、微结晶氧化物半导体、c轴大体垂直于层面取向的结晶质氧化物半导体等。
氧化物半导体层11o也可以具有2层以上的层叠结构。在氧化物半导体层11o具有层叠结构的情况下，氧化物半导体层11o可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，还可以包含多个非晶质氧化物半导体层。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法以及具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报中。为了参考，将特开2014-007399号公报的所有公开内容援引至本说明书。
氧化物半导体层11o例如可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层11o例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层11o能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴大体垂直于层面取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如已公开于上述的特开2014-007399号公报、特开2012-134475号公报以及特开2014-209727号公报等。为了参考，将特开2012-134475号公报以及特开2014-209727号公报的所有公开内容援引至本说明书。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此，适合用作驱动TFT(例如，在包含多个像素的显示区域的周边设置在与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层11o也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层11o也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体以及In-Ga-Zn-Sn-O系半导体等。
根据本发明的实施方式，在具备氧化物半导体TFT的显示装置中，能够抑制由用于提高TFT特性的配线(例如包含对TFT的沟道区域进行遮光的部分的遮光性配线)导致的亮度不均的产生。本发明的实施方式例如适用于液晶显示装置。

Claims (14)

1.一种显示装置，具备有源矩阵基板，具有多个像素区域，上述显示装置的特征在于，
上述有源矩阵基板具有：
基板，其具有主面；
像素TFT，其支撑于上述基板的主面侧，与上述多个像素区域中的每一个像素区域对应设置；
栅极配线，其在第1方向上延伸，对上述像素TFT供应栅极信号；以及
源极配线，其在与上述第1方向交叉的第2方向上延伸，对上述像素TFT供应源极信号，
上述像素TFT是顶栅结构TFT，具有：氧化物半导体层，其包含沟道区域；以及栅极电极，其电连接到上述栅极配线，隔着栅极绝缘层配置在上述氧化物半导体层上，
上述有源矩阵基板还具有遮光性配线，上述遮光性配线设置在上述基板与上述氧化物半导体层之间，由具有遮光性的导电材料形成，并被提供规定的电位，
上述遮光性配线包含：沟道遮光部，其对上述氧化物半导体层的上述沟道区域进行遮光；以及非重叠部，其包含在上述第1方向上延伸的部分，并且在从上述基板的上述主面的法线方向观看时与上述栅极配线不重叠。
2.根据权利要求1所述的显示装置，
提供到上述遮光性配线的上述规定的电位为固定电位。
3.根据权利要求1或2所述的显示装置，
包含对与上述多个像素区域中的某像素区域对应的上述像素TFT的上述沟道区域进行遮光的上述沟道遮光部的上述遮光性配线的上述非重叠部位于上述某像素区域外。
4.根据权利要求1或2所述的显示装置，
还具备黑矩阵，
在从上述基板的上述主面的法线方向观看时，上述遮光性配线的大致整体与上述黑矩阵重叠。
5.根据权利要求1或2所述的显示装置，
上述像素TFT还具有电连接到上述氧化物半导体层的源极电极和漏极电极，
上述源极电极连接到上述源极配线，
在从上述基板的上述主面的法线方向观看时，上述遮光性配线的上述非重叠部相对于上述栅极配线位于上述漏极电极侧。
6.根据权利要求5所述的显示装置，
在从上述基板的上述主面的法线方向观看时，上述遮光性配线的上述非重叠部位于上述栅极配线与上述漏极电极之间。
7.根据权利要求6所述的显示装置，
上述氧化物半导体层还包含：第1低电阻区域，其位于上述沟道区域的上述源极电极侧，电阻率比上述沟道区域低；以及第2低电阻区域，其位于上述沟道区域的上述漏极电极侧，电阻率比上述沟道区域低，
在从上述基板的上述主面的法线方向观看时，上述遮光性配线包含与上述氧化物半导体层的上述第2低电阻区域的一部分重叠的部分。
8.根据权利要求5所述的显示装置，
上述氧化物半导体层还包含：第1低电阻区域，其位于上述沟道区域的上述源极电极侧，电阻率比上述沟道区域低；以及第2低电阻区域，其位于上述沟道区域的上述漏极电极侧，电阻率比上述沟道区域低，
在从上述基板的上述主面的法线方向观看时，上述遮光性配线包含与上述氧化物半导体层的上述第2低电阻区域的一部分和上述漏极电极的一部分重叠的部分。
9.根据权利要求5所述的显示装置，
上述氧化物半导体层还包含：第1低电阻区域，其位于上述沟道区域的上述源极电极侧，电阻率比上述沟道区域低；以及第2低电阻区域，其位于上述沟道区域的上述漏极电极侧，电阻率比上述沟道区域低，
在从上述基板的上述主面的法线方向观看时，上述遮光性配线包含与上述氧化物半导体层的上述第2低电阻区域的大致整体和上述漏极电极的大致整体重叠的部分。
10.根据权利要求1或2所述的显示装置，
上述遮光性配线不与上述栅极配线和上述源极配线交叉的区域重叠。
11.一种显示装置，具备有源矩阵基板，具有多个像素区域，上述显示装置的特征在于，
上述有源矩阵基板具有：
基板，其具有主面；
像素TFT，其支撑于上述基板的主面侧，与上述多个像素区域中的每一个像素区域对应设置；
栅极配线，其在第1方向上延伸，对上述像素TFT供应栅极信号；以及
源极配线，其在与上述第1方向交叉的第2方向上延伸，对上述像素TFT供应源极信号，
上述像素TFT是底栅结构TFT，具有：氧化物半导体层，其包含沟道区域；以及栅极电极，其电连接到上述栅极配线，隔着栅极绝缘层配置在上述氧化物半导体层之下，
上述有源矩阵基板还具有上部配线，上述上部配线设置在上述氧化物半导体层的上方，被提供规定的电位，
上述上部配线包含：沟道重叠部，其在从上述基板的上述主面的法线方向观看时与上述氧化物半导体层的上述沟道区域重叠；以及非重叠部，其包含在上述第1方向上延伸的部分，并且在从上述基板的上述主面的法线方向观看时与上述栅极配线不重叠。
12.根据权利要求1或11所述的显示装置，
上述氧化物半导体层包含In-Ga-Zn-O系半导体。
13.根据权利要求12所述的显示装置，
上述In-Ga-Zn-O系半导体包含结晶质部分。
14.根据权利要求1或11所述的显示装置，
还具备：
相对基板，其以与上述有源矩阵基板相对的方式配置；以及
液晶层，其设置在上述有源矩阵基板与上述相对基板之间。
CN201910882773.XA 2018-09-19 2019-09-18 显示装置 Active CN110931505B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862733248P 2018-09-19 2018-09-19
US62/733,248 2018-09-19

Publications (2)

Publication Number Publication Date
CN110931505A true CN110931505A (zh) 2020-03-27
CN110931505B CN110931505B (zh) 2023-12-01

Family

ID=69772943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910882773.XA Active CN110931505B (zh) 2018-09-19 2019-09-18 显示装置

Country Status (3)

Country Link
US (1) US20200089064A1 (zh)
JP (1) JP2020076951A (zh)
CN (1) CN110931505B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113050335A (zh) * 2021-03-15 2021-06-29 武汉华星光电技术有限公司 一种阵列基板、显示面板及显示装置
CN113540122A (zh) * 2020-04-21 2021-10-22 夏普株式会社 有源矩阵基板及显示装置
WO2024007389A1 (zh) * 2022-07-04 2024-01-11 Tcl华星光电技术有限公司 显示面板及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018116228A (ja) * 2017-01-20 2018-07-26 株式会社ジャパンディスプレイ 表示装置
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
CN110634957A (zh) * 2019-08-28 2019-12-31 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
US11333944B2 (en) * 2019-11-28 2022-05-17 Beijing Boe Display Technology Co., Ltd. Array substrate and method of manufacturing the same, and display device
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966193A (en) * 1996-07-15 1999-10-12 Semiconductor Energy Laboratory Co., Ltd. LCD device having coupling capacitances and shielding films
US20010019384A1 (en) * 1997-02-27 2001-09-06 Seiko Epson Corporation Apparatus for providing light shielding in a liquid crystal display
JP2008197359A (ja) * 2007-02-13 2008-08-28 Toshiba Matsushita Display Technology Co Ltd アレイ基板及び液晶表示装置
US20100244029A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102067027A (zh) * 2008-06-24 2011-05-18 夏普株式会社 液晶显示装置
US20140042429A1 (en) * 2012-08-10 2014-02-13 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
US20160254276A1 (en) * 2015-02-26 2016-09-01 Japan Display Inc. Display device
CN107204309A (zh) * 2017-05-22 2017-09-26 深圳市华星光电技术有限公司 双栅极金属氧化物半导体tft基板的制作方法及其结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3371192B2 (ja) * 1998-10-28 2003-01-27 ソニー株式会社 液晶表示装置
TWI551926B (zh) * 2014-01-27 2016-10-01 友達光電股份有限公司 畫素結構
US10297331B2 (en) * 2015-10-30 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6740015B2 (ja) * 2016-06-10 2020-08-12 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966193A (en) * 1996-07-15 1999-10-12 Semiconductor Energy Laboratory Co., Ltd. LCD device having coupling capacitances and shielding films
US20010019384A1 (en) * 1997-02-27 2001-09-06 Seiko Epson Corporation Apparatus for providing light shielding in a liquid crystal display
JP2008197359A (ja) * 2007-02-13 2008-08-28 Toshiba Matsushita Display Technology Co Ltd アレイ基板及び液晶表示装置
CN102067027A (zh) * 2008-06-24 2011-05-18 夏普株式会社 液晶显示装置
US20100244029A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140042429A1 (en) * 2012-08-10 2014-02-13 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
US20160254276A1 (en) * 2015-02-26 2016-09-01 Japan Display Inc. Display device
CN107204309A (zh) * 2017-05-22 2017-09-26 深圳市华星光电技术有限公司 双栅极金属氧化物半导体tft基板的制作方法及其结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540122A (zh) * 2020-04-21 2021-10-22 夏普株式会社 有源矩阵基板及显示装置
CN113540122B (zh) * 2020-04-21 2023-08-15 夏普株式会社 有源矩阵基板及显示装置
CN113050335A (zh) * 2021-03-15 2021-06-29 武汉华星光电技术有限公司 一种阵列基板、显示面板及显示装置
WO2022193371A1 (zh) * 2021-03-15 2022-09-22 武汉华星光电技术有限公司 一种阵列基板、显示面板及显示装置
WO2024007389A1 (zh) * 2022-07-04 2024-01-11 Tcl华星光电技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
CN110931505B (zh) 2023-12-01
JP2020076951A (ja) 2020-05-21
US20200089064A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
CN110931505B (zh) 显示装置
US11563039B2 (en) Display device
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
CN107636841B (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
US9613990B2 (en) Semiconductor device and method for manufacturing same
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
CN111722446B (zh) 有源矩阵基板的制造方法
TW201535033A (zh) 主動矩陣基板及其製造方法
US20210013238A1 (en) Active matrix substrate and method for manufacturing same
CN201438464U (zh) 一种顶栅结构薄膜晶体管
CN110676263B (zh) 有源矩阵基板和有源矩阵基板的制造方法
CN108292685B (zh) 半导体装置和半导体装置的制造方法
US9583515B2 (en) Semiconductor device including substrate which is used in display devices
CN109698205B (zh) 有源矩阵基板及其制造方法
CN113078167A (zh) 有源矩阵基板及其制造方法
CN113345914B (zh) 有源矩阵基板和显示装置
CN112054031B (zh) 有源矩阵基板及其制造方法
CN114883340A (zh) 有源矩阵基板
CN112051690A (zh) 有源矩阵基板及带触摸传感器的液晶显示装置
US11581340B2 (en) Active matrix substrate
US20230215877A1 (en) Active matrix substrate and display device
CN110783344B (zh) 薄膜晶体管基板和薄膜晶体管基板的制造方法
CN117276285A (zh) 有源矩阵基板和显示装置
CN115377115A (zh) 有源矩阵基板和液晶显示装置
JP2023038651A (ja) アクティブマトリクス基板および液晶表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant