JP2008197359A - アレイ基板及び液晶表示装置 - Google Patents

Abstract

【課題】ＴＦＴへの光リークを防止するとともに、ＴＦＴの特性のズレを補正し、表示ムラを抑制する。
【解決手段】ＴＦＴ１３５のチャネルに対向して遮光層１２５を配置する。これにより、アレイ基板側からＴＦＴ１３５のチャネルに光が入射することを防ぐことができるので、ＴＦＴ１３５の特性の劣化を防止することが可能となる。また、電圧制御回路４により、遮光層１２５に印加する電圧を制御する。これにより、ＴＦＴ１３５の特性のプロセスバラツキを補正することができるので、表示ムラの発生を抑えることが可能となる。
【選択図】図２

Description

本発明は、液晶表示装置に関し、特に投影型液晶表示装置の技術に関する。

従来、強い光を液晶表示装置に照射する液晶プロジェクタなどにおいては、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）への光リークを避けるために、ＴＦＴチャネルの反対側から光を照射する処置が取られている。例えば、トップゲートのＴＦＴアレイ基板が用いられている場合には、ブラックマトリックスが形成されている対向基板側から光を照射し、ＴＦＴへの光リークを防止している。

しかしながら、車載用ヘッドアップディスプレイにおいては、映像を車のフロントガラスに投射するための強力なバックライト光が液晶表示装置に照射されるとともに、フロントガラス側からも太陽光が液晶表示装置に照射されるために、アレイ基板に形成されたＴＦＴは両面から光にさらされることとなり、光リークによるコントラスト比の低下などを引き起こす問題があった。

そこで、ＴＦＴに対向する位置に遮光層を形成し、光リークを防止する技術が提案されている（特許文献１参照）。

一方、液晶表示装置の表示部の外側に配置されたドライバ部は、表示に寄与していないことから、ベゼルや遮光テープなどで遮光することが可能である。ドライバ部のＴＦＴに遮光層を形成することは、回路の動作マージンや歩留まりの低下などからあまり望ましくはない。そのため、表示部のＴＦＴにのみ遮光層を形成することが歩留まりなどの観点からは有効である。
特開２００３−２８００３８号公報

しかしながら、表示部のＴＦＴにのみ遮光層を形成した場合には、遮光層に給電する電位によってＴＦＴの特性が変化してしまい、ドライバ部のＴＦＴと表示部のＴＦＴの特性にズレが生じ、表示ムラなどを引き起こすという問題があった。

また、プロセスバラツキによる表示部のＴＦＴのオン電流不足やオフ時のリークは表示品位を著しく低下させるものである。

本発明は、上記に鑑みてなされたものであり、その課題とするところは、ＴＦＴへの光リークを防止するとともに、ＴＦＴの特性のズレを補正し、表示ムラの発生を抑制することにある。

第１の本発明に係るアレイ基板は、スイッチング素子と、スイッチング素子のチャネルに対向して絶縁層を挟んで配置された遮光層と、遮光層に印加する電位を制御する制御手段と、を有することを特徴とする。

本発明にあっては、スイッチング素子のチャネルに対向して遮光層を配置することにより、スイッチング素子のチャネルへの光の入射を防ぐことを可能とする。また、制御手段により、遮光層に印加する電位を制御することで、スイッチング素子の特性のバラツキを補正することができるので、表示ムラの発生を抑えることを可能とする。

上記アレイ基板において、電源オフ時には、遮光層にスイッチング素子のオン電位を印加することを特徴とする。

本発明にあっては、電源オフ時に、遮光層にスイッチング素子のオン電位を印加することにより、スイッチング素子をより速く反応させることを可能とする。

第２の本発明に係る液晶表示装置は、マトリックス状に設けられた複数の画素電極と、画素電極のそれぞれに接続されたスイッチング素子と、スイッチング素子のチャネルに対向して絶縁層を挟んで配置された遮光層と、を備えたアレイ基板と、遮光層に印加する電位を制御する制御手段と、ブラックマトリックス層を備えた対向基板と、アレイ基板と対向基板に挟持された液晶と、を有することを特徴とする。

上記液晶表示装置において、電源オフ時には、遮光層にスイッチング素子のオン電位を印加することを特徴とする。

本発明によれば、ＴＦＴへの光リークを防止するとともに、ＴＦＴの特性のズレを補正し、表示ムラの発生を抑制することが可能となる。

以下、本発明の実施の形態について図面を用いて説明する。

図１は、本実施の形態における液晶表示装置の構成を示す平面図である。同図に示す液晶表示装置は、液晶パネル１と、電圧制御回路４とを備えている。

液晶パネル１は、アレイ基板と対向基板により液晶層を挟持した構成であり、アレイ基板上には、マトリックス状に配線された信号線と走査線との交点付近にＴＦＴ、画素電極などが形成されて画素部２を構成している。ＴＦＴの下層には、アレイ基板側から入射する光がＴＦＴチャネルにリークしないように、遮光層が設けられている。一方、対向基板上には、対向電極が配置されており、画素電極と対向電極との間に電界を発生させることにより、液晶層を透過する光を制御する。また、対向基板には、画素の開口部以外に対応する部分にブラックマトリックス層を備え、遮光している。

電圧制御回路４は、ＴＦＴチャネルの下層に配置された遮光層に印加するＤＣ電位を制御する回路である。各遮光層は制御線３により電圧制御回路４と接続されており、電圧制御回路４は、制御線３を介して各遮光層に電位を印加する。遮光層に印加する電位を制御することにより、ＴＦＴの特性のズレを補正することができる。なお、電圧制御回路４はアレイ基板上に形成してもよい。以下、遮光層の詳細について図を用いて説明する。

図２は、上記液晶表示装置の１画素の構成を示す平面図であり、図３は、図２のＡ−Ａ線に沿った位置における断面図である。

図２の平面図で示すように、信号線１５０および走査線１４５の交点にＴＦＴ１３５が配置され、ＴＦＴ１３５のチャネルに対応する位置に遮光層１２５が形成されている。隣接する画素の遮光層１２５は、走査線１４５の下層に配線された制御線３によって接続されているので、開口率を低下させることなく、遮光層１２５に電位を印加することができる。なお、ＴＦＴ１３５のゲート電極１４５ａ，１４５ｂは、走査線１４５の一部と、走査線１４５から枝分かれした部分により構成されたダブルゲート構成となっている。

図３の断面図に示すように、アレイ基板１１０上には、導電性の遮光層１２５が形成され、その上層に絶縁膜１２０を介してＴＦＴ１３５が形成されている。また、ＴＦＴ１３５の上層には、絶縁膜１３０を介してゲート電極１４５ａ，１４５ｂが形成され、その上層には、絶縁膜１４０を介して信号線１５０が形成されている。信号線１５０とＴＦＴ１３５のドレイン領域とは、コンタクトホール１５５を介して接続されている。なお、ＴＦＴ１３５のソース領域は、信号線１５０と同じ階層に形成されたメタル層（図示せず）を介して画素電極１７０に接続されている。画素電極１７０の上には、液晶の配向を揃えるための配向膜１８０が形成されている。

一方、対向基板３１０には、ブラックマトリックス層３５０、対向電極３７０および配向膜３８０が形成されており、液晶層２００は、アレイ基板１１０と対向基板３１０とにより挟持されている。

図４は、遮光層に印加する電位によって変化するｎ型ＴＦＴにおけるＴＦＴ特性を示すグラフである。横軸は、ＴＦＴのゲート電極に印加する電圧を表し、縦軸は、ドレイン−ソース間に流れる電流の大きさを表している。

符号４１は、遮光層に電位を印加しないときの特性を示すグラフである。遮光層に正の電位を印加したときは、符号４２で示すグラフのようにＴＦＴの特性が補正され、閾値電圧Ｖ_thが低くなり、より低いゲート電圧Ｖ_gsでＴＦＴがオンするようになるので、オン電流不足による表示ムラを改善することが可能となる。

一方、遮光層に負の電位を印加したときは、符号４３で示すグラフのように、ＴＦＴの特性が補正され、閾値電圧Ｖ_thが高くなるので、ＴＦＴオフ時のリークによる表示ムラを改善することができる。

このように、電圧制御回路４により遮光層１２５に印加するＤＣ電位を制御することで、プロセスバラツキによるＴＦＴの特性を補正することができ、表示ムラを改善することが可能となる。

図５は、遮光層１２５に接続されたオフ残像対策スイッチの構成を示す回路図である。同図に示すオフ残像対策スイッチは、遮光層１２５に遮光層制御電位を給電する遮光電位供給配線とＴＦＴ１３５をオンする画素ＯＮ電位を給電する電源電圧配線とをトランスミッションゲート５１，５２により接続したものであり、電源オン時には、ＳＨＵＴは高電位であり、トランスミッションゲート５２がオンして遮光層制御電位が遮光層１２５に供給され、電源オフ時には、ＳＨＵＴが低電位となり、トランスミッションゲート５１がオンして画素ＯＮ電位が遮光層１２５に供給される。ＴＦＴ１３５は、ゲート電極１４５ａ，１４５ｂと遮光層１２５との両側から画素ＯＮ電位が供給され、画素電位が速やかに書き換えられるので、オフ残像が発生しにくくなる。

したがって、本実施の形態によれば、ＴＦＴ１３５のチャネルに対向して遮光層１２５を配置することにより、アレイ基板側からＴＦＴ１３５のチャネルに光が入射することを防ぐことができるので、ＴＦＴ１３５の特性の劣化を防止することが可能となる。また、電圧制御回路４により、遮光層１２５に印加する電位を制御することで、ＴＦＴ１３５の特性のプロセスバラツキを補正することができるので、表示ムラの発生を抑えることが可能となる。

本実施の形態によれば、電源オフ時に、遮光層１２５にＴＦＴ１３５の画素ＯＮ電位を印加することにより、ＴＦＴ１３５をより速く反応させることができるので、画素電位を速やかに書き換え、オフ残像の発生を抑制することが可能となる。

一実施の形態における液晶表示装置の構成を示す平面図である。 図１における１画素の詳細な構成を示す平面図である。 図２のＡ−Ａ線に沿った位置における断面図である。 遮光層に印加する電位によって変化するＴＦＴ特性を示すグラフである。 遮光層に接続されたオフ残像対策スイッチの構成を示す回路図である。

符号の説明

１…液晶パネル
２…画素部
３…制御線
４…電圧制御回路
１１０…アレイ基板
１２０，１３０，１４０…絶縁膜
１２５…遮光層
１３５…ＴＦＴ
１４５…走査線
１４５ａ，１４５ｂ…ゲート電極
１５０…信号線
１５５…コンタクトホール
１７０…画素電極
１８０…配向膜
２００…液晶層
３１０…対向基板
３５０…ブラックマトリックス層
３７０…対向電極
３８０…配向膜
５１，５２…トランスミッションゲート

Claims (4)

1. スイッチング素子と、
   前記スイッチング素子のチャネルに対向して絶縁層を挟んで配置された遮光層と、
   前記遮光層に印加する電位を制御する制御手段と、
   を有することを特徴とするアレイ基板。
2. 電源オフ時には、前記遮光層に前記スイッチング素子のオン電位を印加することを特徴とする請求項１記載のアレイ基板。
3. マトリックス状に設けられた複数の画素電極と、
   前記画素電極のそれぞれに接続されたスイッチング素子と、
   前記スイッチング素子のチャネルに対向して絶縁層を挟んで配置された遮光層と、を備えたアレイ基板と、
   前記遮光層に印加する電位を制御する制御手段と、
   ブラックマトリックス層を備えた対向基板と、
   前記アレイ基板と前記対向基板に挟持された液晶と、
   を有することを特徴とする液晶表示装置。
4. 電源オフ時には、前記遮光層に前記スイッチング素子のオン電位を印加することを特徴とする請求項３記載の液晶表示装置。