CN117276285A - 有源矩阵基板和显示装置 - Google Patents

有源矩阵基板和显示装置 Download PDF

Info

Publication number
CN117276285A
CN117276285A CN202310734644.2A CN202310734644A CN117276285A CN 117276285 A CN117276285 A CN 117276285A CN 202310734644 A CN202310734644 A CN 202310734644A CN 117276285 A CN117276285 A CN 117276285A
Authority
CN
China
Prior art keywords
layer
insulating layer
active matrix
matrix substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310734644.2A
Other languages
English (en)
Inventor
高畑仁志
大东彻
菊池哲郎
铃木正彦
西宫节治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Publication of CN117276285A publication Critical patent/CN117276285A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提高具备顶栅结构的氧化物半导体TFT的有源矩阵基板的成品率和可靠性。有源矩阵基板具备：像素TFT，其具有氧化物半导体层、设置在栅极电极氧化物半导体层上的栅极绝缘层、以及以隔着栅极绝缘层与氧化物半导体层相对的方式配置的栅极电极；多个栅极配线；层间绝缘层，其以覆盖栅极电极和多个栅极配线的方式设置；多个源极配线，其设置在层间绝缘层上；上部绝缘层，其以覆盖多个源极配线的方式设置；以及有机绝缘层，其设置在上部绝缘层上。层间绝缘层包含：第1层，其由氧化硅形成；第2层，其设置在第1层上，由氮化硅形成；以及第3层，其设置在第2层上，由氧化硅形成。

Description

有源矩阵基板和显示装置
技术领域
本发明涉及有源矩阵基板和显示装置。
背景技术
目前，具备按每个像素设置有开关元件的有源矩阵基板的显示装置已广泛使用。具备薄膜晶体管(Thin Film Transistor：以下称为“TFT”)作为开关元件的有源矩阵基板被称为TFT基板。此外，在本说明书中，有时将与显示装置的像素对应的TFT基板的区域称为像素区域，将在有源矩阵基板的各像素区域作为开关元件设置的TFT称为“像素TFT”。另外，有时将TFT的栅极电极或栅极配线等统称为“栅极金属层”，有时将TFT的源极电极和漏极电极或源极配线等统称为“源极金属层”。
近年来，作为TFT的活性层的材料，提出了使用氧化物半导体来代替非晶硅或多晶硅。将具有氧化物半导体膜作为活性层的TFT称为“氧化物半导体TFT”。在专利文献1中公开了将In-Ga-Zn-O系的半导体膜用于TFT的活性层的有源矩阵基板。
氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能以高速进行动作。另外，由于氧化物半导体膜由比多晶硅膜简便的工艺形成，因此，也能够应用于需要大面积的装置。
TFT的结构大致分为底栅结构和顶栅结构。目前，氧化物半导体TFT大多采用底栅结构，但也提出了使用顶栅结构(例如专利文献2)。在顶栅结构中，由于能够使栅极绝缘层变薄，因此，能得到较高的电流供应性能。
现有技术文献
专利文献
专利文献1：特开2012-134475号公报
专利文献2：特开2020-76951号公报
发明内容
发明要解决的问题
在具备顶栅结构的氧化物半导体TFT的有源矩阵基板中，从避免氧化物半导体具有耗尽(depletion)特性的观点出发，覆盖栅极金属层的层间绝缘层有时采用层叠结构，该层叠结构包含氧化硅(SiO2)层作为下层，包含氮化硅(SiN)层作为上层。另外，覆盖源极金属层的上部绝缘层有时也采用同样的层叠结构。
另外，在具备顶栅结构的氧化物半导体TFT的有源矩阵基板中，有时会跨作为平坦化层设置在上部绝缘层上的有机绝缘层以及上部绝缘层这两者形成开口部。根据本发明的发明人的研究发现，当在层间绝缘层和上部绝缘层采用了如上所述的层叠结构的有源矩阵基板形成这种开口部时，会有如下可能：在形成有开口部的区域中栅极金属层与源极金属层之间的耐压下降而产生漏电流，成品率和可靠性下降。
本发明的实施方式是鉴于上述问题而完成的，其目的在于，提高具备顶栅结构的氧化物半导体TFT的有源矩阵基板的成品率和可靠性。
用于解决问题的方案
本说明书公开了以下的项目所述的有源矩阵基板和显示装置。
[项目1]
一种有源矩阵基板，
具有排列成矩阵状的多个像素区域，
具备：
基板；
像素TFT，其支撑于所述基板，与所述多个像素区域中的每一个像素区域对应地设置，并且具有：氧化物半导体层；栅极绝缘层，其设置在所述氧化物半导体层上；以及栅极电极，其以隔着所述栅极绝缘层与所述氧化物半导体层相对的方式配置；
多个栅极配线，其在行方向上延伸，并且是与所述栅极电极由相同的导电膜形成的；
层间绝缘层，其以覆盖所述栅极电极和所述多个栅极配线的方式设置；
多个源极配线，其在列方向上延伸，并且设置在所述层间绝缘层上；
上部绝缘层，其以覆盖所述多个源极配线的方式设置；以及
有机绝缘层，其设置在所述上部绝缘层上，
在所述有源矩阵基板中，
所述层间绝缘层包含：
第1层，其由氧化硅形成；
第2层，其设置在所述第1层上，由氮化硅形成；以及
第3层，其设置在所述第2层上，由氧化硅形成。
[项目2]
根据项目1所述的有源矩阵基板，其中，
所述层间绝缘层的所述第3层的厚度为50nm以上。
[项目3]
根据项目1或2所述的有源矩阵基板，其中，
所述上部绝缘层包含：
第4层，其由氧化硅形成；以及
第5层，其设置在所述第4层上，由氮化硅形成。
[项目4]
根据项目1或2所述的有源矩阵基板，其中，
所述上部绝缘层包含：
第4层，其由氮化硅形成；
第5层，其设置在所述第4层上，由氧化硅形成；以及
第6层，其设置在所述第5层上，由氮化硅形成。
[项目5]
根据项目1或2所述的有源矩阵基板，其中，
所述上部绝缘层仅包含由氮化硅形成的第4层。
[项目6]
根据项目1至5中的任意一项所述的有源矩阵基板，其中，
具备：
栅极金属层，其包含所述栅极电极和所述多个栅极配线；以及
源极金属层，其包含所述多个源极配线，
当将所述栅极金属层与所述源极金属层隔着所述层间绝缘层重叠的区域称为交叉区域时，
所述有机绝缘层和所述上部绝缘层具有跨所述有机绝缘层和所述上部绝缘层这两者形成的开口部，并且所述开口部与所述交叉区域重叠。
[项目7]
根据项目6所述的有源矩阵基板，其中，
所述层间绝缘层在与所述开口部重叠的区域中具有包含所述第1层和所述第2层且不包含所述第3层的部分。
[项目8]
根据项目7所述的有源矩阵基板，其中，
所述层间绝缘层的所述部分中包含的所述第2层的厚度为50nm以上。
[项目9]
根据项目6所述的有源矩阵基板，其中，
所述层间绝缘层在与所述开口部重叠的整个区域中包含所述第1层、所述第2层以及所述第3层。
[项目10]
根据项目6至9中的任意一项所述的有源矩阵基板，其中，
还具备栅极配线驱动电路，所述栅极配线驱动电路驱动所述多个栅极配线，并且单片地形成在所述基板上，
所述有机绝缘层和所述上部绝缘层所具有的所述开口部位于所述栅极配线驱动电路内。
[项目11]
根据项目1至10中的任意一项所述的有源矩阵基板，其中，
所述氧化物半导体层包含In-Ga-Zn-O系半导体。
[项目12]
根据项目11所述的有源矩阵基板，其中，
所述In-Ga-Zn-O系半导体包含结晶质部分。
[项目13]
一种显示装置，
具备项目1至12中的任意一项所述的有源矩阵基板。
[项目14]
根据项目13所述的显示装置，其是液晶显示装置，具备：
相对基板，其以与所述有源矩阵基板相对的方式配置；以及
液晶层，其设置在所述有源矩阵基板与所述相对基板之间。
发明效果
根据本发明的实施方式，能够提高具备顶栅结构的氧化物半导体TFT的有源矩阵基板的成品率和可靠性。
附图说明
图1是示意性地示出本发明的实施方式的有源矩阵基板100的俯视图。
图2是示意性地示出有源矩阵基板100的截面图。
图3A是示出有源矩阵基板100的制造工序的工序截面图。
图3B是示出有源矩阵基板100的制造工序的工序截面图。
图3C是示出有源矩阵基板100的制造工序的工序截面图。
图3D是示出有源矩阵基板100的制造工序的工序截面图。
图3E是示出有源矩阵基板100的制造工序的工序截面图。
图3F是示出有源矩阵基板100的制造工序的工序截面图。
图3G是示出有源矩阵基板100的制造工序的工序截面图。
图3H是示出有源矩阵基板100的制造工序的工序截面图。
图3I是示出有源矩阵基板100的制造工序的工序截面图。
图3J是示出有源矩阵基板100的制造工序的工序截面图。
图3K是示出有源矩阵基板100的制造工序的工序截面图。
图3L是示出有源矩阵基板100的制造工序的工序截面图。
图3M是示出有源矩阵基板100的制造工序的工序截面图。
图3N是示出有源矩阵基板100的制造工序的工序截面图。
图4是示意性地示出比较例的有源矩阵基板900的截面图。
图5是示意性地示出本发明的实施方式的另一有源矩阵基板200的截面图。
图6是示意性地示出本发明的实施方式的又一有源矩阵基板300的截面图。
图7是示意性地示出有源矩阵基板100的截面图。
图8是示意性地示出具备有源矩阵基板100、200或300的液晶显示装置1000的截面图。
附图标记说明
1：基板，2：遮光层，3：下部绝缘层，4：氧化物半导体层，5：栅极绝缘层，6：栅极电极，7：源极电极，8：漏极电极，9：层间绝缘层，9a：层间绝缘层的第1层(下层)，9b：层间绝缘层的第2层(中间层)，9c：层间绝缘层的第3层(上层)，10：像素TFT，11：上部绝缘层，11a：上部绝缘层的第4层(下层)，11b：上部绝缘层的第5层(上层)，11c：上部绝缘层的第4层(下层)，11d：上部绝缘层的第5层(中间层)，11e：上部绝缘层的第6层(上层)，11f：上部绝缘层的单一绝缘层，12：有机绝缘层，13：触摸配线，13a：下层配线层，13b：上层配线层，14：保护电极层，15：下部配线，16：上部配线，17a、17b：包覆层，30：液晶层，100、200、300：有源矩阵基板，500：相对基板，1000：液晶显示装置，P：像素区域，PE：像素电极，CE：共用电极，CHs：源极接触孔，CHd：漏极接触孔，CHp：像素接触孔，CHt：触摸接触孔，Op：开口部，GL：栅极配线，SL：源极配线，GD：栅极配线驱动电路(栅极驱动器)，SD：源极配线驱动电路(源极驱动器)，DR：显示区域，FR：周边区域(边框区域)。
具体实施方式
以下，参照附图来说明本发明的实施方式。此外，本发明的实施方式不限于以下例示的实施方式。
[实施方式1]
首先，参照图1来说明本实施方式的有源矩阵基板100的结构的概略。图1是示出有源矩阵基板100的平面结构的一个例子的概略图。
如图1所示，有源矩阵基板100具有显示区域DR和周边区域(有时也称为“边框区域”)FR。显示区域DR包含排列成矩阵状的多个像素区域P。像素区域(有时也简称为“像素”)P是与显示装置的像素对应的区域。周边区域FR位于显示区域DR的周围。
在显示区域DR形成有：多个栅极配线GL，其在行方向上延伸；以及多个源极配线SL，其在与行方向交叉(典型来说是正交)的列方向上延伸。各像素区域P例如是被相互相邻的2根栅极配线GL和相互相邻的2根源极配线SL包围的区域。
有源矩阵基板100具备：基板1；以及像素TFT10，其支撑于基板1，与各像素区域P对应地设置。像素TFT10是包含氧化物半导体层作为活性层的氧化物半导体TFT。
各像素区域P除了具有上述像素TFT10之外，还具有像素电极PE。像素TFT10的栅极电极电连接到对应的栅极配线GL。像素TFT10的源极电极电连接到对应的源极配线SL。像素TFT10的漏极电极电连接到像素电极PE。在将有源矩阵基板100用于FFS(Fringe FieldSwitching；边缘场开关)模式等横电场模式的液晶显示装置的情况下，在有源矩阵基板100中设置多个像素共用的电极(共用电极)CE。
在周边区域FR配置有驱动栅极配线GL的栅极驱动器(栅极配线驱动电路)GD和驱动源极配线SL的源极驱动器(源极配线驱动电路)SD。在此，栅极驱动器GD一体(单片；monolithic)地形成在基板1上，源极驱动器SD安装在基板1上。虽未图示，但也可以在周边区域FR还配置有SSD(Source Shared driving：源极共享驱动)电路(有时也称为“解复用电路”)等。
接下来，参照图2来说明有源矩阵基板100的更具体的结构。图2是示意性地示出有源矩阵基板100的截面图。在图2的左侧示出了显示区域DR的像素区域P的一部分，在图2的右侧示出了周边区域FR的一部分。图2中例示的有源矩阵基板100用于以FFS模式进行显示的内嵌式触摸面板型液晶显示装置。
首先，说明像素区域P的结构。在图2的左侧示出了像素区域P中的像素TFT10附近。如图2所示，像素区域P具有：遮光层2、像素TFT(氧化物半导体TFT)10、像素电极PE以及共用电极CE。
遮光层2设置在基板1上。以覆盖遮光层2的方式设置有下部绝缘层3。在下部绝缘层3上形成有像素TFT10。
像素TFT10具有：氧化物半导体层4、栅极绝缘层5、栅极电极6、源极电极7以及漏极电极8。像素TFT10具有顶栅结构。
氧化物半导体层4为岛状，设置在下部绝缘层3上。氧化物半导体层4包含：沟道区域4a、源极接触区域4b以及漏极接触区域4c。沟道区域4a在从基板面法线方向观看时与遮光层2重叠。也就是说，沟道区域4a被遮光层2遮光。源极接触区域4b和漏极接触区域4c位于沟道区域4a的两侧。
栅极绝缘层5设置在氧化物半导体层4的沟道区域4a上。栅极电极6设置在栅极绝缘层5上。栅极电极6以隔着栅极绝缘层5与氧化物半导体层4(更具体来说是与沟道区域4a)相对的方式配置。栅极电极6与栅极配线GL是由相同的导电膜(栅极金属膜)形成的。以覆盖栅极电极6和栅极配线GL的方式设置有层间绝缘层9。
层间绝缘层9具有层叠结构。具体来说，层间绝缘层9包含：下层(第1层)9a；中间层(第2层)9b，其设置在下层9a上；以及上层(第3层)9c，其设置在中间层9b上。下层9a由氧化硅(SiO2)形成。中间层9b由氮化硅(SiNx)形成。上层9c由氧化硅(SiO2)形成。
源极电极7和漏极电极8设置在层间绝缘层9上。源极电极7在形成于层间绝缘层9的源极接触孔CHs中连接到源极接触区域4b。漏极电极8在形成于层间绝缘层9的漏极接触孔CHd中连接到漏极接触区域4c。源极电极7和漏极电极8是与源极配线SL由相同的导电膜(源极金属膜)形成的。也就是说，源极配线SL也设置在层间绝缘层9上。
以覆盖源极电极7、漏极电极8以及源极配线SL的方式形成有上部绝缘层(钝化层)11。上部绝缘层11具有层叠结构。具体来说，上部绝缘层11包含：下层(第4层)11a；以及上层(第5层)11b，其设置在下层11a上。下层11a由氧化硅(SiO2)形成。上层11b由氮化硅(SiNx)形成。
在上部绝缘层11上设置有有机绝缘层(平坦化层)12。有机绝缘层12例如由感光性树脂材料形成。
在有机绝缘层12上设置有像素电极PE。像素电极PE由透明导电材料(例如ITO或IZO)形成。像素电极PE配置在各像素区域P，电连接到像素TFT10。更具体来说，像素电极PE电连接到像素TFT10的漏极电极8。在此，像素电极PE在形成于有机绝缘层12和上部绝缘层11的像素接触孔CHp中连接到漏极电极8。以覆盖像素电极PE的方式设置有电介质层19。
共用电极CE设置在电介质层19上。共用电极CE由透明导电材料(例如ITO或IZO)形成。在共用电极CE，按每个像素区域P形成有至少1个狭缝s。共用电极CE被分割为多个分段，各分段作为触摸传感器用的电极(以下称为“触摸传感器电极”)发挥功能。
各触摸传感器电极(共用电极CE的分段)电连接到触摸传感器用的配线(以下称为“触摸配线”)13。触摸配线13形成在有机绝缘层12上。具体来说，各触摸传感器电极在形成于电介质层19的触摸接触孔CHt中连接到触摸配线13。在图示的例子中，触摸配线13具有层叠结构，该层叠结构包含下层配线层13a以及位于下层配线层13a上的上层配线层13b。下层配线层13a是与像素电极PE由相同的透明导电膜形成的。上层配线层13b由金属材料形成。此外，在图示的例子中，在像素电极PE上以与像素接触孔CHp重叠的方式设置有保护电极层14。保护电极层14是与触摸配线13的上层配线层13b由相同的金属膜形成的。
接下来，说明周边区域FR的结构。在图2的右侧示出了与形成在周边区域FR的栅极配线驱动电路GD的一部分对应的区域。更具体来说，示出了栅极金属层中包含的(也就是与栅极电极6等由相同的导电膜形成的)下部配线15与源极金属层中包含的(也就是与源极电极7等由相同的导电膜形成的)上部配线16隔着层间绝缘层9重叠的区域(以下称为“交叉区域”)附近。
以与交叉区域重叠的方式跨有机绝缘层12和上部绝缘层11这两者形成有开口部Op。在开口部Op内，上部配线16被包覆层17a和17b覆盖。包覆层17a是与像素电极PE由相同的透明导电膜形成的。设置在包覆层17a上的包覆层17b是与触摸配线13的上层配线层13b由相同的金属膜形成的。
构成栅极配线驱动电路GD等单片地形成的周边电路的TFT(称为“电路TFT”)也可以与像素TFT10同样地是氧化物半导体TFT。
接着，参照图3A～图3N来说明有源矩阵基板100的制造方法。图3A～图3N是用于说明有源矩阵基板100的制造方法的工序截面图。
首先，如图3A所示，在基板1上形成遮光层2。具体来说，通过在具有绝缘性的基板1上利用溅射法等形成遮光层用导电膜(厚度：例如50nm以上且500nm以下)之后，将遮光层用导电膜图案化，能够形成遮光层2。
作为基板1，例如能够使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
作为遮光层用导电膜，例如能够使用包含从铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)中选择的元素的金属膜、或者是以这些元素为成分的合金膜等。另外，也可以使用包含它们中的多个膜的层叠膜。例如，能够使用具有钛膜-铝膜-钛膜的3层结构或者钼膜-铝膜-钼膜的3层结构的层叠膜。此外，遮光层用导电膜不限于3层结构，也可以具有单层、2层结构、或者4层以上的层叠结构。在此，作为遮光层用导电膜，使用以Ti膜(厚度：15～70nm)为下层、以Cu膜(厚度：200～400nm)为上层的层叠膜。
接下来，如图3B所示，以覆盖遮光层2的方式形成下部绝缘层3(厚度：例如200nm以上且500nm以下)。
作为下部绝缘层3，能够适当地使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层、氧化铝层或氧化钽层等。下部绝缘层3也可以具有层叠结构。在此，例如，使用CVD法形成下部绝缘层3，下部绝缘层3具有形成以氮化硅(SiNx)层(厚度：100～500nm)为下层、以氧化硅(SiO2)层(厚度：20～300nm)为上层的层叠膜的结构。
接着，如图3C所示，在下部绝缘层3上形成氧化物半导体层4。具体来说，首先，通过在下部绝缘层3上例如利用溅射法沉积了氧化物半导体膜(厚度：例如15nm以上且200nm以下)之后，将氧化物半导体膜图案化，能够形成氧化物半导体层4。氧化物半导体膜的图案化例如能够通过湿式蚀刻来进行。氧化物半导体膜没有特别限定，例如是In-Ga-Zn-O系半导体膜。
然后，如图3D所示，在氧化物半导体层4上形成栅极绝缘层5。具体来说，例如通过以覆盖氧化物半导体层4的方式利用CVD法沉积了绝缘膜(厚度：例如80nm以上且250nm以下)之后，将绝缘膜图案化，能够形成栅极绝缘层5。绝缘膜的图案化例如能够通过干式蚀刻来进行。作为用于形成栅极绝缘层5的绝缘膜，能够使用与下部绝缘层3同样的绝缘膜(作为下部绝缘层3而例示的绝缘膜)。在此，作为绝缘膜，使用氧化硅(SiO2)膜。
接下来，如图3E所示，在栅极绝缘层5上形成栅极电极6。具体来说，通过在栅极绝缘层5上例如利用溅射法沉积了栅极用导电膜(厚度：例如50nm以上且500nm以下)之后，将栅极用导电膜图案化，能够形成栅极电极6。此时，也形成栅极配线GL和下部配线15。栅极用导电膜的图案化例如能够通过湿式蚀刻或干式蚀刻来进行。
作为栅极用导电膜，能够使用与遮光层用导电膜同样的导电膜。在此，作为栅极用导电膜，使用以Ti膜(厚度：15～70nm)为下层、以Cu膜(厚度：200～400nm)为上层的层叠膜。
接着，以栅极电极6为掩模，进行氧化物半导体层4的低电阻化处理。低电阻化处理例如是等离子体处理。从而，氧化物半导体层4中的与栅极电极6和栅极绝缘层5不重叠的区域成为比与栅极电极6和栅极绝缘层5重叠的区域(沟道区域4a)的电阻率低的低电阻区域(源极接触区域4b和漏极接触区域4c)。
接下来，如图3F所示，以覆盖栅极电极6和下部配线15等的方式形成层间绝缘层9。层间绝缘层9整体的厚度例如是200nm以上且600nm以下。由氧化硅形成的下层9a的厚度例如是200nm以上且400nm以下。由氮化硅形成的中间层9b的厚度例如是50nm以上且200nm以下。由氧化硅形成的上层9c的厚度例如是50nm以上且200nm以下。在此，例如，通过CVD法依次形成具有300nm的厚度的下层9a、具有120nm的厚度的中间层9b以及具有100nm的厚度的上层9c。
然后，在层间绝缘层9以使氧化物半导体层4的源极接触区域4b的一部分和漏极接触区域4c的一部分露出的方式形成源极接触孔CHs和漏极接触孔CHd。源极接触孔CHs和漏极接触孔CHd例如能通过包含干式蚀刻工序的光刻工艺来形成。
接着，如图3G所示，在层间绝缘层9上形成源极电极7和漏极电极8。具体来说，通过在层间绝缘层9上、源极接触孔CHs内和漏极接触孔CHd内形成源极用导电膜(厚度：例如50nm以上且500nm以下)，然后将源极用导电膜图案化，能够形成源极电极7和漏极电极8。此时，也形成源极配线SL和上部配线16。源极用导电膜的图案化例如能够通过干式蚀刻或湿式蚀刻来进行。
作为源极用导电膜，例如能够使用从铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)中选择的元素、或者是以这些元素为成分的合金等。例如，可以具有钛膜-铝膜-钛膜的3层结构、钼膜-铝膜-钼膜等的3层结构等。此外，源极用导电膜不限于3层结构，也可以具有单层、2层结构、或者4层以上的层叠结构。在此，使用以Ti膜(厚度：15～70nm)为下层、以Cu膜(厚度：200～400nm)为上层的层叠膜。
然后，如图3H所示，以覆盖像素TFT10的方式依次形成上部绝缘层11和有机绝缘层12。上部绝缘层11整体的厚度例如是100nm以上且400nm以下。由氧化硅形成的下层11a的厚度例如是50nm以上且200nm以下。由氮化硅形成的上层11b的厚度例如是25nm以上且200nm以下。在此，例如，通过CVD法依次形成具有75nm的厚度的下层11a和具有50nm的厚度的上层11b。
有机绝缘层12的厚度例如是1～3μm，优选是2～3μm。有机绝缘层12例如能通过在向上部绝缘层11上赋予感光性树脂材料之后对感光性树脂材料进行曝光和显影来形成。显影时，感光性树脂材料的一部分被除去，在有机绝缘层12形成第1孔h1和第2孔h2。第1孔h1成为像素接触孔CHp的一部分。第2孔h2成为与周边区域FR的交叉区域重叠的开口部Op的一部分。
接下来，如图3I所示，在上部绝缘层11形成从有机绝缘层12的第1孔h1和第2孔h2分别连续的第3孔h3和第4孔h4。具体来说，通过以有机绝缘层12为掩模进行干式蚀刻，能够在上部绝缘层11形成第3孔h3和第4孔h4，而完成像素接触孔CHp、以及与交叉区域重叠的开口部Op。干式蚀刻例如能够使用氟系气体。
接着，在有机绝缘层12上形成像素电极PE和触摸配线13。具体来说，首先，如图3J所示，在有机绝缘层12上和开口部Op内形成第1透明导电膜TC1(厚度：例如20nm以上且300nm以下)。在此，例如通过溅射法形成铟-锡氧化物(ITO)膜作为第1透明导电膜TC1。作为第1透明导电膜TC1，也可以使用铟-锌氧化物(IZO)膜等。第1透明导电膜TC1中的形成在开口部Op内的部分成为包覆层17a。
接下来，如图3K所示，在第1透明导电膜TC1上形成触摸配线用金属膜TM。在此，作为触摸配线用金属膜TM，例如通过溅射法形成Cu膜(厚度：100nm以上且500nm以下)。触摸配线用金属膜TM中的形成在开口部Op内的部分成为包覆层17b。
接着，如图3L所示，通过将触摸配线用金属膜TM和第1透明导电膜TC1图案化，能得到像素电极PE和触摸配线13。触摸配线用金属膜TM和第1透明导电膜TC1的图案化例如能够通过湿式蚀刻来进行。
然后，如图3M所示，通过光刻工艺除去残留在像素电极PE上的触摸配线用金属膜TM中的除了成为保护电极层14的部分以外的部分。
接下来，如图3N所示，以覆盖像素电极PE等的方式形成电介质层(厚度：例如50nm以上且500nm以下)19。作为电介质层19的材料，使用无机绝缘材料。在此，作为电介质层19，例如通过CVD法形成氮化硅膜。然后，例如通过干式蚀刻在电介质层19形成触摸接触孔CHt。
接着，通过在电介质层19上形成共用电极CE，然后以覆盖共用电极CE的方式形成取向膜，能得到图2所示的有源矩阵基板100。共用电极CE能通过在电介质层19上形成第2透明导电膜(厚度：例如20nm以上且300nm以下)之后进行第2透明导电膜的图案化来得到。第2透明导电膜的材料也可以与作为第1透明导电膜的材料例示的材料相同。
这样一来，能够得到有源矩阵基板100。
在本实施方式的有源矩阵基板100中，层间绝缘层9具有层叠结构，该层叠结构包含：下层(第1层)9a，其由氧化硅形成；中间层(第2层)9b，其由氮化硅形成；以及上层(第3层)9c，其由氧化硅形成，从而，得以抑制交叉区域中的栅极金属层与源极金属层之间(例如下部配线15与上部配线16之间)的耐压的下降。以下，将本实施方式的有源矩阵基板100与图4所示的比较例的有源矩阵基板900进行比较来说明其理由。
在比较例的有源矩阵基板900中，覆盖栅极电极6等的层间绝缘层9’的层叠结构与本实施方式的有源矩阵基板100中的层间绝缘层9的层叠结构不同。比较例的有源矩阵基板900的层间绝缘层9’具有层叠结构，该层叠结构包括由氧化硅形成的下层9a’和由氮化硅形成的上层9b’。
在比较例的有源矩阵基板900中，在以有机绝缘层12为掩模在上部绝缘层11形成孔的工序(是完成与周边区域FR的交叉区域重叠的开口部Op的工序，对应于有源矩阵基板100的图3I所示的工序)中，有时会由于过蚀刻而除去层间绝缘层9’的上层9b’，上层9b’的厚度变小。一般来说，在干式蚀刻工序中，氮化硅(SiNx)的蚀刻速率比氧化硅(SiO2)的蚀刻速率高，因此，会有如下可能：容易发生由于过蚀刻而导致的上层9b’的除去，交叉区域附近的层间绝缘层9’的厚度tc变小，下部配线15与上部配线16之间的耐压下降而产生漏电流，成品率和可靠性下降。
相对于此，在本实施方式的有源矩阵基板100中，层间绝缘层9除了包含由氧化硅形成的下层(第1层)9a和由氮化硅形成的中间层(第2层)9b之外，还包含由氧化硅形成的上层(第3层)9c。因此，在以有机绝缘层12为掩模在上部绝缘层11形成第4孔h4的工序(参照图3I)中，即使产生过蚀刻，由氮化硅形成的中间层9b也不易被除去(也就是说，中间层9b的厚度容易维持原样)，能够充分确保交叉区域附近的层间绝缘层9的厚度tc。因此，得以抑制下部配线15与上部配线16之间的耐压的下降，因而成品率和可靠性提高。
此外，层间绝缘层9的下层9a、中间层9b以及上层9c各自的厚度不限于以上的说明中例示的厚度，但从更可靠地防止由于过蚀刻而导致的中间层9b的除去的观点出发，上层9c的厚度优选为50nm以上，更优选为100nm以上。
[实施方式2]
参照图5来说明本实施方式的有源矩阵基板200。图5是示意性地示出有源矩阵基板200的截面图。在以下的说明中，以有源矩阵基板200与实施方式1中的有源矩阵基板100的不同点为中心进行说明(在以后的实施方式中也是同样的)。
本实施方式的有源矩阵基板200的上部绝缘层11的层叠结构与实施方式1的有源矩阵基板100不同。有源矩阵基板200的上部绝缘层11包含：下层(第4层)11c，其由氮化硅(SiNx)形成；中间层(第5层)11d，其设置在下层11c上，由氧化硅(SiO2)形成；以及上层(第6层)11e，其设置在中间层11d上，由氮化硅(SiNx)形成。
在本实施方式的有源矩阵基板200中，由于层间绝缘层9也包含由氧化硅形成的上层(第3层)9c，因而，即使是在以有机绝缘层12为掩模在上部绝缘层11形成第4孔h4的工序中产生了过蚀刻，由氮化硅形成的中间层9b也不易被除去，因此，也能够充分确保交叉区域附近的层间绝缘层9的厚度tc。
另外，在本实施方式的有源矩阵基板200中，由于上部绝缘层11包含由氮化硅形成的下层11c，因此，能够基于下层11c的氮化硅的EPD(End Point Detection；端点检测)波形来控制对上部绝缘层11的干式蚀刻，因此，能够不易产生对层间绝缘层9的过蚀刻。因此，能够进一步提升成品率和可靠性的提高效果。
[实施方式3]
参照图6来说明本实施方式的有源矩阵基板300。图6是示意性地示出有源矩阵基板300的截面图。
本实施方式的有源矩阵基板300的上部绝缘层11的构成与实施方式1的有源矩阵基板100不同。有源矩阵基板300的上部绝缘层11仅包含由氮化硅(SiNx)形成的绝缘层(第4层)11f(即，是单层)。
在本实施方式的有源矩阵基板300中，由于层间绝缘层9也包含由氧化硅形成的上层(第3层)9c，因而，即使是在以有机绝缘层12为掩模在上部绝缘层11形成第4孔h4的工序中产生了过蚀刻，由氮化硅形成的中间层9b也不易被除去，因此，也能够充分确保交叉区域附近的层间绝缘层9的厚度tc。
另外，在本实施方式的有源矩阵基板300中，由于上部绝缘层11是由氮化硅形成的绝缘层11f的单层，因此，能够基于绝缘层11f的氮化硅的EPD(End Point Detection；端点检测)波形来控制对上部绝缘层11的干式蚀刻，因此，能够不易产生对层间绝缘层9的过蚀刻。因此，能够进一步提升成品率和可靠性的提高效果。
此外，在以上的说明中，例示了有机绝缘层12和上部绝缘层11所具有的开口部Op位于栅极配线驱动电路GD内的情况，但有机绝缘层12和上部绝缘层11的开口部Op也可以形成在其它位置。例如，当在基板1上单片地形成有SSD电路的情况下，有机绝缘层12和上部绝缘层11的开口部Op也可以是以与SSD电路内的交叉区域(栅极金属层与源极金属层隔着层间绝缘层9重叠的区域)重叠的方式形成。
另外，在以上的说明中，例示了层间绝缘层9在与开口部Op重叠的整个区域中包含第1层9a、第2层9b以及第3层9c的构成、也就是即使经过了过蚀刻也残留有上层(第3层)9c的构成。相对于此，如图7所示，层间绝缘层9也可以在与开口部Op重叠的区域中具有包含第1层9a和第2层9b且不包含第3层9c的部分。也就是说，也可以存在由于过蚀刻而上层(第3层)9c被除去的部分。在这种情况下，从充分得到成品率和可靠性的提高效果的观点出发，优选上层9c被除去的部分中包含的中间层(第2层)9b的厚度tm为50nm以上。
另外，在以上的说明中，例示了以FFS模式进行显示的内嵌式触摸面板型液晶显示装置所使用的有源矩阵基板，但本发明的实施方式的有源矩阵基板也适用于以FFS模式以外的显示模式进行显示的液晶显示装置，还适用于内嵌式触摸面板型以外的液晶显示装置。
[显示装置]
本发明的实施方式的有源矩阵基板100、200以及300例如能够适用于液晶显示装置。在图8中示出液晶显示装置的例子。
图8所示的液晶显示装置1000具备：有源矩阵基板100(或有源矩阵基板200、300)；相对基板500，其以与有源矩阵基板100相对的方式配置；以及液晶层30，其设置在有源矩阵基板100与相对基板500之间。
有源矩阵基板100具备：像素TFT10(在此未图示)，其配置在各像素区域P；像素电极PE，其电连接到像素TFT10；电介质层19，其以覆盖像素电极PE的方式设置；以及共用电极CE，其设置在电介质层19上，与像素电极PE相对。在共用电极CE，按各个像素区域P形成有至少1个狭缝s。
在有源矩阵基板100和相对基板500的液晶层30侧的最表面分别设置有取向膜31、32。典型来说，相对基板500具有彩色滤光片层(未图示)。液晶层30的厚度(单元间隙)由设置在相对基板500的液晶层30侧的柱状间隔件(未图示)规定。
此外，本发明的实施方式的有源矩阵基板也可以用于液晶显示装置以外的显示装置(例如有机EL显示装置)。
[关于氧化物半导体]
氧化物半导体层4中包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴大体垂直于层面进行取向的结晶质氧化物半导体等。
氧化物半导体层4也可以具有2层以上的层叠结构。具有层叠结构的氧化物半导体层4可以包含非晶质氧化物半导体层和结晶质氧化物半导体层，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，具有层叠结构的氧化物半导体层4也可以包含多个非晶质氧化物半导体层。在氧化物半导体层4具有包含上层和下层的2层结构的情况下，优选下层中包含的氧化物半导体的能隙比上层中包含的氧化物半导体的能隙大。不过，在这些层的能隙的差比较小的情况下，也可以是上层的氧化物半导体的能隙比下层的氧化物半导体的能隙大。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报。为了参考，将特开2014-007399号公报的所有公开内容援引至本说明书中。
氧化物半导体层4例如可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层11例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层11能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴大体垂直于层面进行取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的所有公开内容援引至本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(是a-SiTFT的20多倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此，适合用作驱动TFT(例如，在包含多个像素的显示区域的周边，设置在与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层4也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层11也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体等。
工业上的可利用性
根据本发明的实施方式，能够提高具备顶栅结构的氧化物半导体TFT的有源矩阵基板的成品率和可靠性。本发明的实施方式的有源矩阵基板适用于液晶显示装置、有机EL显示装置等各种显示装置。

Claims (14)

1.一种有源矩阵基板，
具有排列成矩阵状的多个像素区域，
具备：
基板；
像素TFT，其支撑于所述基板，与所述多个像素区域中的每一个像素区域对应地设置，并且具有：氧化物半导体层；栅极绝缘层，其设置在所述氧化物半导体层上；以及栅极电极，其以隔着所述栅极绝缘层与所述氧化物半导体层相对的方式配置；
多个栅极配线，其在行方向上延伸，并且是与所述栅极电极由相同的导电膜形成的；
层间绝缘层，其以覆盖所述栅极电极和所述多个栅极配线的方式设置；
多个源极配线，其在列方向上延伸，并且设置在所述层间绝缘层上；
上部绝缘层，其以覆盖所述多个源极配线的方式设置；以及
有机绝缘层，其设置在所述上部绝缘层上，
所述有源矩阵基板的特征在于，
所述层间绝缘层包含：
第1层，其由氧化硅形成；
第2层，其设置在所述第1层上，由氮化硅形成；以及
第3层，其设置在所述第2层上，由氧化硅形成。
2.根据权利要求1所述的有源矩阵基板，其中，
所述层间绝缘层的所述第3层的厚度为50nm以上。
3.根据权利要求1或2所述的有源矩阵基板，其中，
所述上部绝缘层包含：
第4层，其由氧化硅形成；以及
第5层，其设置在所述第4层上，由氮化硅形成。
4.根据权利要求1或2所述的有源矩阵基板，其中，
所述上部绝缘层包含：
第4层，其由氮化硅形成；
第5层，其设置在所述第4层上，由氧化硅形成；以及
第6层，其设置在所述第5层上，由氮化硅形成。
5.根据权利要求1或2所述的有源矩阵基板，其中，
所述上部绝缘层仅包含由氮化硅形成的第4层。
6.根据权利要求1或2所述的有源矩阵基板，其中，
具备：
栅极金属层，其包含所述栅极电极和所述多个栅极配线；以及
源极金属层，其包含所述多个源极配线，
当将所述栅极金属层与所述源极金属层隔着所述层间绝缘层重叠的区域称为交叉区域时，
所述有机绝缘层和所述上部绝缘层具有跨所述有机绝缘层和所述上部绝缘层这两者形成的开口部，并且所述开口部与所述交叉区域重叠。
7.根据权利要求6所述的有源矩阵基板，其中，
所述层间绝缘层在与所述开口部重叠的区域中具有包含所述第1层和所述第2层且不包含所述第3层的部分。
8.根据权利要求7所述的有源矩阵基板，其中，
所述层间绝缘层的所述部分中包含的所述第2层的厚度为50nm以上。
9.根据权利要求6所述的有源矩阵基板，其中，
所述层间绝缘层在与所述开口部重叠的整个区域中包含所述第1层、所述第2层以及所述第3层。
10.根据权利要求6所述的有源矩阵基板，其中，
还具备栅极配线驱动电路，所述栅极配线驱动电路驱动所述多个栅极配线，并且单片地形成在所述基板上，
所述有机绝缘层和所述上部绝缘层所具有的所述开口部位于所述栅极配线驱动电路内。
11.根据权利要求1或2所述的有源矩阵基板，其中，
所述氧化物半导体层包含In-Ga-Zn-O系半导体。
12.根据权利要求11所述的有源矩阵基板，其中，
所述In-Ga-Zn-O系半导体包含结晶质部分。
13.一种显示装置，其特征在于，
具备权利要求1或2所述的有源矩阵基板。
14.根据权利要求13所述的显示装置，其是液晶显示装置，具备：
相对基板，其以与所述有源矩阵基板相对的方式配置；以及
液晶层，其设置在所述有源矩阵基板与所述相对基板之间。
CN202310734644.2A 2022-06-22 2023-06-20 有源矩阵基板和显示装置 Pending CN117276285A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022100162A JP7461988B2 (ja) 2022-06-22 2022-06-22 アクティブマトリクス基板および表示装置
JP2022-100162 2022-06-22

Publications (1)

Publication Number Publication Date
CN117276285A true CN117276285A (zh) 2023-12-22

Family

ID=89218491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310734644.2A Pending CN117276285A (zh) 2022-06-22 2023-06-20 有源矩阵基板和显示装置

Country Status (3)

Country Link
US (1) US20230418123A1 (zh)
JP (1) JP7461988B2 (zh)
CN (1) CN117276285A (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698062B1 (ko) 2004-04-01 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP5227563B2 (ja) 2006-10-26 2013-07-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5030535B2 (ja) 2006-11-02 2012-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5205042B2 (ja) 2006-12-20 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP6193401B2 (ja) 2013-11-21 2017-09-06 シャープ株式会社 表示装置
CN105793773B (zh) 2013-12-02 2019-01-01 夏普株式会社 液晶面板及其使用的有源矩阵基板
EP2911202B1 (en) * 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
WO2015151337A1 (ja) 2014-03-31 2015-10-08 株式会社 東芝 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法
WO2018043472A1 (ja) 2016-09-02 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN107818986A (zh) * 2016-09-14 2018-03-20 天马日本株式会社 半导体装置及其制造方法和显示设备及其制造方法
DE112018000567T5 (de) 2017-01-27 2019-10-17 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und anzeigevorrichtung, die dieses verwendet
JP6924943B2 (ja) 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
CN107170762B (zh) 2017-06-16 2019-04-30 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
US11145679B2 (en) 2019-03-22 2021-10-12 Sharp Kabushiki Kaisha Method for manufacturing active matrix board
US11557679B2 (en) 2020-03-02 2023-01-17 Sharp Kabushiki Kaisha Active matrix substrate and display device

Also Published As

Publication number Publication date
JP7461988B2 (ja) 2024-04-04
JP2024001482A (ja) 2024-01-10
US20230418123A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
US10276593B2 (en) Active matrix substrate and method for manufacturing same, display device using active matrix substrate
CN110931508B (zh) 有源矩阵基板及其制造方法
TWI600165B (zh) 半導體裝置及其製造方法
CN110931505B (zh) 显示装置
CN110521003B (zh) 有源矩阵基板及其制造方法
US9608008B2 (en) Active matrix substrate and method for producing same
US10388676B2 (en) Active matrix substrate and method for producing same, and in-cell touch panel-type display device
CN112071860B (zh) 有源矩阵基板以及其制造方法
CN111722446B (zh) 有源矩阵基板的制造方法
US11721704B2 (en) Active matrix substrate
CN113257835A (zh) 有源矩阵基板及其制造方法
CN110676263B (zh) 有源矩阵基板和有源矩阵基板的制造方法
CN109698205B (zh) 有源矩阵基板及其制造方法
US20230307465A1 (en) Active matrix substrate and method for manufacturing same
CN113345914B (zh) 有源矩阵基板和显示装置
US20210124220A1 (en) Active matrix substrate, liquid crystal display device with touch sensor using active matrix substrate, and method for manufacturing active matrix substrate
JP7461988B2 (ja) アクティブマトリクス基板および表示装置
US11971641B2 (en) Active matrix substrate and liquid crystal display device
US20230135065A1 (en) Active matrix substrate
US20230178561A1 (en) Active matrix substrate and method for manufacturing same
US20220285405A1 (en) Active matrix substrate and manufacturing method thereof
CN117690930A (zh) 有源矩阵基板以及液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination