DE112018000567T5 - Aktivmatrixsubstrat und anzeigevorrichtung, die dieses verwendet - Google Patents

Aktivmatrixsubstrat und anzeigevorrichtung, die dieses verwendet Download PDF

Info

Publication number
DE112018000567T5
DE112018000567T5 DE112018000567.4T DE112018000567T DE112018000567T5 DE 112018000567 T5 DE112018000567 T5 DE 112018000567T5 DE 112018000567 T DE112018000567 T DE 112018000567T DE 112018000567 T5 DE112018000567 T5 DE 112018000567T5
Authority
DE
Germany
Prior art keywords
electrode
tft
layer
capacitance electrode
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112018000567.4T
Other languages
English (en)
Inventor
Toshifumi Yagi
Meng-Yi Hung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE112018000567T5 publication Critical patent/DE112018000567T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

Ein Aktivmatrixsubstrat schließt eine periphere Schaltung (GD(1)) einschließlich eines ersten TFT (T5), der in einem Nichtanzeigebereich angeordnet ist, und eines Kapazitätsabschnitts (CAP(1)) und eine untere transparente Elektrode und eine obere transparente Elektrode, die in jedem Pixel angeordnet sind, ein. Das Aktivmatrixsubstrat schließt eine Gate-Metallschicht (M1) einschließlich einer Gate-Elektrode des ersten TFT, eine Source-Metallschicht (M2) einschließlich einer Source-Elektrode des ersten TFT, eine untere transparente leitfähige Schicht (M3), die über der Gate-Metallschicht und der Source-Metallschicht angeordnet ist und die untere transparente Elektrode einschließt, und eine obere transparente leitfähige Schicht (M4) einschließlich der oberen transparenten Elektrode ein. Der Kapazitätsabschnitt schließt eine erste untere Kapazitätselektrode (21), die in der unteren transparenten leitfähigen Schicht ausgebildet ist, eine erste obere Kapazitätselektrode (23), die in der oberen transparenten leitfähigen Schicht ausgebildet ist, und einen ersten Kondensator (Ca) einschließlich eines Abschnitts, der zwischen diesen Kapazitätselektroden in einer dielektrischen Schicht (17) angeordnet ist, ein.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Aktivmatrixsubstrat und eine Anzeigevorrichtung, die dieses verwendet.
  • STAND DER TECHNIK
  • Ein Aktivmatrixsubstrat, das in einer Flüssigkristallanzeigevorrichtung und dergleichen verwendet wird, schließt einen Anzeigebereich einschließlich einer Vielzahl von Pixeln und einen Bereich mit Ausnahme des Anzeigebereichs (einen Nichtanzeigebereich oder einen Rahmenbereich) ein. Der Anzeigebereich schließt ein Schaltelement wie einen Dünnschichtransistor (nachstehend als „TFT“ bezeichnet) für jedes der Pixel ein. Als ein solches Schaltelement finden üblicherweise ein TFT mit einem als aktive Schicht dienenden amorphen Siliciumfilm (nachstehend als „amorpher Silicium-TFT“ bezeichnet) und ein TFT mit einem als aktive Schicht dienenden polykristallinen Siliciumfilm (nachstehend als „polykristalliner Silicium-TFT“ bezeichnet) breite Anwendung.
  • Die Verwendung eines Oxidhalbleiters als Material der aktiven Schicht des TFT anstelle von amorphem Silicium und polykristallinem Silicium wurde vorgeschlagen. Ein solcher TFT wird als „Oxidhalbleiter-TFT“ bezeichnet. Der Oxidhalbleiter weist eine Mobilität auf, die höher ist als die Mobilität von amorphem Silicium. Somit kann der Oxidhalbleiter-TFT mit einer höheren Geschwindigkeit wirken als der amorphe Silicium-TFT.
  • In dem Nichtanzeigebereich des Aktivmatrixsubstrats kann eine Treiberschaltung wie ein Gate-Treiber und ein Source-Treiber auf monolithische Weise (einstückig) bereitgestellt werden. Die auf monolithische Weise ausgebildete Treiberschaltung wird als „monolithischer Treiber“ bezeichnet. Der monolithische Treiber wird in der Regel unter Verwendung eines TFT gebildet. Seit einigen Jahren wird eine Technik zur Herstellung des monolithischen Treibers unter Verwendung des Oxidhalbleiter-TFT verwendet.
  • Dementsprechend wird eine Kostenreduktion durch Verengung des Nichtanzeigebereichs und Vereinfachung eines Montageprozesses erreicht. In einer Vorrichtung mit einem hohen Bedarf an Verengung eines Rahmens kann eine Gate-Treiberschaltung auf monolithische Weise in dem Nichtanzeigebereich ausgebildet werden, und eine Source-Treiberschaltung kann in dem Nichtanzeigebereich beispielsweise durch ein Chip-On-Glass-(COG-)Verfahren montiert werden.
  • Eine Flüssigkristallanzeigevorrichtung vom Aktivmatrixtyp wird beispielsweise hergestellt, indem ein Gegensubstrat dem vorstehend beschriebenen Aktivmatrixsubstrat gegenüberliegend bereitgestellt wird und ein Flüssigkristallmaterial in einem Raum zwischen diesen Substraten umschlossen wird. Das Flüssigkristallmaterial wird mit einem Dichtungselement umschlossen. Das Dichtungselement wird so angeordnet, dass es einen Anzeigebereich umgibt.
  • Beispielsweise offenbart PTL 1 eine Flüssigkristallanzeigevorrichtung eines Aktivmatrixtyps einschließlich eines monolithischen Gate-Treibers. In der in PTL 1 offenbarten Anzeigevorrichtung ist ein Ausgangstransistor, der den Gate-Treiber bildet, näher zu einem Anzeigebereich angeordnet als ein Dichtungselement und ein anderer TFT und ein Kondensator, die den Gate-Treiber bilden, sind so angeordnet, dass sie mit einem Bereich überlappen, in dem das Dichtungselement aufgebracht ist. In PTL 1 wurde eine Öffnung oder ein ausgeschnittener Abschnitt vorgeschlagen, die bzw. der in einem Kondensator bereitgestellt ist, der mit einem Gate des Ausgangstransistors (einem Bootstrap-Kapazitätsabschnitt) verbunden ist, um einen Prüfschritt des Dichtungselements zu erleichtern oder um das Dichtungselement mit Licht zu bestrahlen, wenn das lichthärtbare Dichtungselement verwendet wird.
  • LISTE DER ENTGEGENHALTUNGEN
  • Patentliteratur
  • PTL 1 : JP 2016-167093 A
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Technisches Problem
  • In den letzten Jahren erfordert ein Anzeigepanel mit einer auf monolithische Weise bereitgestellten Treiberschaltung eine weitere Verengung eines Nichtanzeigebereichs (Rahmenbereichs). Somit besteht ein Bedarf nach einer weiteren Reduzierung der Schaltungsfläche oder einer Schaltungsbreite der Treiberschaltung (des monolithischen Treibers).
  • Gemäß der Studie durch die betreffenden Erfinder sind jedoch beispielsweise bei einem herkömmlichen monolithischen Gate-Treiber ein Ausgangstransistor und ein Bootstrap-Kapazitätsabschnitt groß, und somit ist es schwierig, die Schaltungsfläche weiter zu verengen. Außerdem muss, wenn ein Aktivmatrixsubstrat auf eine Flüssigkristallanzeigevorrichtung angewendet wird, ein transparenter Abschnitt (wie eine Öffnung) in einem Bootstrap-Kapazitätsabschnitt bereitgestellt werden, um ein Dichtungselement auszuhärten oder eine Prüfung durchzuführen, und es besteht ein Problem der weiteren Vergrößerung des Schaltungsbereichs.
  • Ausführungsformen der vorliegenden Erfindung werden angesichts der vorstehend beschriebenen Umstände hergestellt, und eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Aktivmatrixsubstrats und einer Anzeigevorrichtung, die zur Reduzierung der Schaltungsfläche oder einer Schaltungsbreite eines monolithischen Treibers in der Lage sind.
  • Lösung des Problems
  • Ein Aktivmatrixsubstrat einer Ausführungsform der vorliegenden Erfindung ist ein Aktivmatrixsubstrat, das einen Anzeigebereich einschließlich einer Vielzahl von Pixeln und einen Nichtanzeigebereich, der in einem Umfang des Anzeigebereichs bereitgestellt ist, ein Substrat, eine periphere Schaltung, die durch das Substrat getragen wird, in dem Nichtanzeigebereich angeordnet ist und einen ersten TFT und einen Kapazitätsabschnitt einschließt, eine untere transparente Elektrode, die in jedem der Vielzahl von Pixeln angeordnet ist, und eine obere transparente Elektrode, die auf der unteren transparenten Elektrode über eine dielektrische Schicht in dem Anzeigebereich angeordnet ist, einschließt, wobei das Aktivmatrixsubstrat eine Gate-Metallschicht einschließlich einer Gate-Elektrode des ersten TFT, eine Source-Metallschicht einschließlich einer Source-Elektrode des ersten TFT, eine untere transparente leitfähige Schicht, die über der Gate-Metallschicht und der Source-Metallschicht angeordnet ist und die untere transparente Elektrode einschließt, und eine obere transparente leitfähige Schicht, die über der unteren transparenten leitfähigen Schicht angeordnet ist und die obere transparente Elektrode einschließt, einschließt und der Kapazitätsabschnitt eine erste untere Kapazitätselektrode, die in der unteren transparenten leitfähigen Schicht ausgebildet ist, eine erste obere Kapazitätselektrode, die in der oberen transparenten leitfähigen Schicht ausgebildet ist, und einen ersten Kondensator einschließlich eines Abschnitts, der zwischen der ersten unteren Kapazitätselektrode und der ersten oberen Kapazitätselektrode in der dielektrischen Schicht angeordnet ist, einschließt.
  • In einer Ausführungsform ist eine der unteren transparenten Elektrode und der oberen transparenten Elektrode eine Pixelelektrode, und die andere ist eine gemeinsame Elektrode.
  • In einer Ausführungsform schließt der Kapazitätsabschnitt ferner einen zweiten Kondensator ein, der zu dem ersten Kondensator parallel geschaltet und auf der Substratseite des ersten Kondensators angeordnet ist, und der zweite Kondensator schließt eine zweite untere Kapazitätselektrode und eine zweite obere Kapazitätselektrode ein, die auf der zweiten unteren Kapazitätselektrode über einen Isolator angeordnet ist, und eine von der zweiten unteren Kapazitätselektrode und der zweiten oberen Kapazitätselektrode ist in der Gate-Metallschicht ausgebildet und die andere ist in der Source-Metallschicht ausgebildet.
  • In einer Ausführungsform überlappen der erste Kondensator und der zweite Kondensator bei Betrachtung aus einer Normalenrichtung des Substrats mindestens teilweise einander.
  • In einer Ausführungsform schließen die zweite untere Kapazitätselektrode und die zweite obere Kapazitätselektrode jeweils einen ausgeschnittenen Abschnitt und/oder eine Öffnung ein, und der ausgeschnittene Abschnitt und/oder die Öffnung der zweiten unteren Kapazitätselektrode und der ausgeschnittene Abschnitt und/oder die Öffnung der zweiten oberen Kapazitätselektrode sind einander gegenüberliegend angeordnet.
  • In einer Ausführungsform ist eine der ersten unteren Kapazitätselektrode und der ersten oberen Kapazitätselektrode des Kapazitätsabschnitts mit der Gate-Elektrode des ersten TFT elektrisch verbunden und die andere ist mit der Source-Elektrode des ersten TFT elektrisch verbunden.
  • In einer Ausführungsform ist die periphere Schaltung ein Gate-Treiber, der ein Schieberegister einschließlich einer Vielzahl von Schaltungseinheiten einschließt, und jede der Vielzahl von Schaltungseinheiten schließt den ersten TFT und den Kapazitätsabschnitt ein, der erste TFT ist ein Ausgangstransistor und der Kapazitätsabschnitt ist ein Bootstrap-Kapazitätsabschnitt.
  • In einer Ausführungsform schließt das Aktivmatrixsubstrat ferner einen zweiten TFT ein, der in jedem der Vielzahl von Pixeln angeordnet ist, und der zweite TFT ist ein Oxidhalbleiter-TFT, der eine Oxidhalbleiterschicht einschließt.
  • In einer Ausführungsform schließt die Oxidhalbleiterschicht einen In-Ga-Zn-O-basierten Halbleiter ein.
  • Der In-Ga-Zn-O-basierte Halbleiter kann einen kristallinen Abschnitt einschließen.
  • In einer Ausführungsform ist der zweite TFT ein TFT vom kanalgeätzten Typ.
  • In einer Ausführungsform ist der zweite TFT ein TFT vom Ätzstopptyp.
  • Eine Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung ist eine Anzeigevorrichtung, die das Aktivmatrixsubstrat nach einem des Vorstehenden, ein Gegensubstrat, das dem Aktivmatrixsubstrat gegenüberliegend angeordnet ist, eine Flüssigkristallschicht, die zwischen dem Aktivmatrixsubstrat und dem Gegensubstrat bereitgestellt ist, und einen Dichtungsabschnitt, der aus einem Dichtungselement, das ein lichthärtbares Harz einschließt, gebildet ist und die Flüssigkristallschicht umgibt, einschließt, wobei mindestens ein Abschnitt des ersten Kondensators bei Betrachtung aus einer Normalenrichtung des Substrats mit dem Dichtungsabschnitt überlappt.
  • Eine Anzeigevorrichtung einer anderen Ausführungsform der vorliegenden Erfindung ist eine Anzeigevorrichtung, die ein Aktivmatrixsubstrat einschließt, das einen Anzeigebereich einschließlich einer Vielzahl von Pixeln und einen Nichtanzeigebereich, der in einem Umfang des Anzeigebereichs bereitgestellt ist, ein Substrat, eine periphere Schaltung, die durch das Substrat getragen wird, in dem Nichtanzeigebereich angeordnet ist und einen ersten TFT und einen Kapazitätsabschnitt einschließt, und eine Pixelelektrode, die in jedem der Vielzahl von Pixeln in dem Anzeigebereich angeordnet ist, ein Gegensubstrat, das dem Aktivmatrixsubstrat gegenüberliegend angeordnet ist, und eine Flüssigkristallschicht, die zwischen dem Aktivmatrixsubstrat und dem Gegensubstrat bereitgestellt ist, einschließt, wobei das Aktivmatrixsubstrat eine Gate-Metallschicht einschließlich einer Gate-Elektrode des ersten TFT, eine Source-Metallschicht einschließlich einer Source-Elektrode des ersten TFT und eine untere transparente leitfähige Schicht, die über der Gate-Metallschicht und der Source-Metallschicht angeordnet ist und die Pixelelektrode einschließt, einschließt, das Gegensubstrat eine obere transparente leitfähige Schicht einschließlich einer gemeinsamen Elektrode, die der Pixelelektrode gegenüberliegend angeordnet ist, einschließt, der Kapazitätsabschnitt einen ersten Kondensator und einen zweiten Kondensator, der zu dem ersten Kondensator parallel geschaltet und auf der Substratseite des ersten Kondensators angeordnet ist, einschließt und der erste Kondensator und der zweite Kondensator bei Betrachtung aus einer Normalrichtung des Substrats mindestens teilweise einander überlappen, der erste Kondensator eine erste untere Kapazitätselektrode, die in der unteren transparenten leitfähigen Schicht ausgebildet ist, eine erste obere Kapazitätselektrode, die in der oberen transparenten leitfähigen Schicht ausgebildet ist, und einen Abschnitt, der zwischen der ersten unteren Kapazitätselektrode und der ersten oberen Kapazitätselektrode in der Flüssigkristallschicht angeordnet ist, einschließt und der zweite Kondensator eine zweite untere Kapazitätselektrode und eine zweite obere Kapazitätselektrode, die auf der zweiten unteren Kapazitätselektrode über einen Isolator angeordnet ist, einschließt und eine von der zweiten unteren Kapazitätselektrode und der zweiten oberen Kapazitätselektrode in der Gate-Metallschicht ausgebildet ist und die andere in der Source-Metallschicht ausgebildet ist.
  • Die Anzeigevorrichtung schließt ferner einen Dichtungsabschnitt ein, der die Flüssigkristallschicht umgibt, und der Dichtungsabschnitt weist elektrische Leitfähigkeit auf oder schließt Partikel mit elektrischer Leitfähigkeit ein, die untere transparente leitfähige Schicht schließt ferner einen transparenten Verbindungsabschnitt ein, der in dem Nichtanzeigebereich angeordnet ist und von der ersten oberen Kapazitätselektrode elektrisch getrennt ist, und die erste untere Kapazitätselektrode ist über den Dichtungsabschnitt und den transparenten Verbindungsabschnitt mit der zweiten unteren Kapazitätselektrode oder der zweiten oberen Kapazitätselektrode des zweiten Kondensators elektrisch verbunden.
  • Die Anzeigevorrichtung schließt ferner einen zweiten TFT ein, der in jedem der Vielzahl von Pixeln angeordnet ist, und der zweite TFT ist ein Oxidhalbleiter-TFT, der eine Oxidhalbleiterschicht einschließt.
  • In einer Ausführungsform schließt die Oxidhalbleiterschicht einen In-Ga-Zn-O-basierten Halbleiter ein.
  • Der In-Ga-Zn-O-basierte Halbleiter kann einen kristallinen Abschnitt einschließen.
  • In einer Ausführungsform ist der zweite TFT ein TFT vom kanalgeätzten Typ.
  • In einer Ausführungsform ist der zweite TFT ein TFT vom Ätzstopptyp.
  • Vorteilhafte Auswirkungen der Erfindung
  • Gemäß einer Ausführungsform der vorliegenden Erfindung werden ein Aktivmatrixsubstrat und eine Anzeigevorrichtung bereitgestellt, die in der Lage sind, die Schaltungsfläche oder eine Schaltungsbreite eines monolithischen Treibers zu reduzieren.
  • Figurenliste
    • 1A ist eine schematische Ansicht, die ein Beispiel für eine ebene Struktur eines Aktivmatrixsubstrats 100 der vorliegenden Ausführungsform veranschaulicht, und 1B ist eine schematische Querschnittsansicht einer Flüssigkristallanzeigevorrichtung, die das Aktivmatrixsubstrat 100 verwendet.
    • 2A und 2B sind eine Draufsicht eines Pixelbereichs P in dem Aktivmatrixsubstrat 100 bzw. eine Querschnittsansicht entlang Linie II-II' des einen Pixelbereichs P.
    • 3 ist ein Diagramm, das eine Schieberegisterschaltung, die einen Gate-Treiber (monolithischen Gate-Treiber) GD bildet, beispielhaft veranschaulicht.
    • 4A ist ein Diagramm, das ein Beispiel einer Schaltungseinheit SRk veranschaulicht, und
    • 4B ist ein Diagramm, das eine Signalwellenform in der Schaltungseinheit SRk veranschaulicht.
    • 5A und 5B sind eine Draufsicht, die einen Abschnitt eines Gate-Treibers GD(1) in einer ersten Ausführungsform beispielhaft veranschaulicht, bzw. eine Querschnittsansicht entlang Linie III-III' des Abschnitts, und 5C ist eine schematische Ansicht zur Erläuterung eines Kapazitätsabschnitts CAP(1) in dem Gate-Treiber GD(1).
    • 6A und 6B sind eine Querschnittsansicht bzw. eine schematische Ansicht, die einen anderen Kapazitätsabschnitt CAP(2) in der ersten Ausführungsform veranschaulichen.
    • 7A und 7B sind Draufsichten, die den Gate-Treiber GD(1) bzw. einen anderen Gate-Treiber GD(3) schematisch veranschaulichen.
    • 8A und 8B sind eine Draufsicht, die einen Abschnitt eines Gate-Treibers GD(4) in einer zweiten Ausführungsform beispielhaft veranschaulicht, bzw. eine Querschnittsansicht entlang Linie IV-IV' des Abschnitts, und 8C ist eine schematische Ansicht zur Erläuterung eines Kapazitätsabschnitts CAP(4) in dem Gate-Treiber GD(4).
    • 9A und 9B sind eine Querschnittsansicht bzw. eine schematische Ansicht, die einen anderen Kapazitätsabschnitt CAP(5) in der ersten Ausführungsform veranschaulichen.
    • 10A bis 10D sind Draufsichten, die einen Gate-Treiber 900 eines Vergleichsbeispiels und die Gate-Treiber GD(1), GD(4) bzw. GD(3) der Ausführungsformen schematisch veranschaulichen.
    • 11A und 11B sind eine Querschnittsansicht bzw. eine schematische Ansicht eines Kapazitätsabschnitts CAP(6) eines Gate-Treibers in einer dritten Ausführungsform.
    • 12A und 12B sind eine Querschnittsansicht bzw. eine schematische Ansicht eines Kapazitätsabschnitts CAP(7) eines anderen Gate-Treibers in der dritten Ausführungsform.
    • 13 ist eine schematische Querschnittsansicht, die einen Abschnitt eines Aktivmatrixsubstrats 700 einer vierten Ausführungsform veranschaulicht.
    • 14A und 14B sind eine Draufsicht bzw. eine Querschnittsansicht entlang Linie V-V' eines Ausgangstransistors T5 und eines Kapazitätsabschnitts CAP(900) in einem Gate-Treiber 900 eines Vergleichsbeispiels.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Erste Ausführungsform
  • Nachstehend werden ein Aktivmatrixsubstrat einer ersten Ausführungsform und eine Anzeigevorrichtung (Flüssigkristallanzeige-Panel), das dieses verwendet, unter Bezugnahme auf die Zeichnungen beschrieben. Das Aktivmatrixsubstrat einschließlich eines auf monolithische Weise ausgebildeten Gate-Treibers wird nachstehend beschrieben. Es ist zu beachten, dass in dem Aktivmatrixsubstrat der vorliegenden Ausführungsform eine Schaltung (periphere Schaltung) einschließlich eines TFT und eines Kapazitätsabschnitts auf monolithische Weise in einem Nichtanzeigebereich ausgebildet sein kann. Die Schaltung einschließlich des TFT und des Kapazitätsabschnitts kann eine andere Schaltung als der Gate-Treiber sein.
  • Strukturen eines Aktivmatrixsubstrats und eines Flüssigkristallanzeige-Panels vom Aktivmatrixtyp
  • 1A ist eine schematische Ansicht, die ein Beispiel einer ebenen Struktur eines Aktivmatrixsubstrats 100 der vorliegenden Ausführungsform veranschaulicht.
  • Das Aktivmatrixsubstrat 100 schließt einen Anzeigebereich DR und einen Bereich (einen Nichtanzeigebereich oder einen Rahmenbereich) FR mit Ausnahme des Anzeigebereichs DR ein. Der Anzeigebereich DR schließt einen Pixelbereich P ein, in dem Pixel in einer Matrixform angeordnet sind. Der Pixelbereich P ist ein Bereich, der einem Pixel der Anzeigevorrichtung entspricht, und kann einfach als „Pixel“ bezeichnet werden. Der Nichtanzeigebereich FR ist ein Bereich, der in einem Umfang des Anzeigebereichs DR angeordnet ist und nicht zur Anzeige beiträgt. Der Nichtanzeigebereich FR schließt einen Anschlussabschnitts-Bildungsbereich, in dem ein Anschlussabschnitt ausgebildet ist, einen Treiberschaltungs-Bildungsbereich, in dem eine Treiberschaltung einstückig (auf monolithische Weise) bereitgestellt ist, und dergleichen ein. In dem Treiberschaltungs-Bildungsbereich sind ein Gate-Treiber GD, eine Prüfschaltung (nicht veranschaulicht) und dergleichen auf monolithische Weise bereitgestellt, zum Beispiel ist ein Source-Treiber SD beispielsweise in dem Aktivmatrixsubstrat 100 angebracht. In dem Anzeigebereich DR sind eine Vielzahl von Gate-Busleitungen GL, die sich in einer Zeilenrichtung erstrecken, und eine Vielzahl von Source-Busleitungen SL, die sich in einer Spaltenrichtung erstrecken, ausgebildet. Jeweilige Pixel werden beispielsweise durch die Gate-Busleitungen GL und die Source-Busleitungen SL bestimmt. Die Gate-Busleitungen GL sind jeweils mit jedem Anschluss des Gate-Treibers GD verbunden.
  • Die Source-Busleitungen SL sind jeweils mit jedem Anschluss des in dem Aktivmatrixsubstrat 100 angebrachten Source-Treibers SD verbunden. 1B ist eine schematische Querschnittsansicht, die eine Flüssigkristallanzeigevorrichtung (nachstehend als „Flüssigkristallanzeige-(LCD-)Panel“ bezeichnet) 200 einschließlich des Aktivmatrixsubstrats 100 beispielhaft veranschaulicht. 1B veranschaulicht eine Querschnittsstruktur entlang Linie I-I' des in 1A veranschaulichten Aktivmatrixsubstrats 100.
  • Das LCD-Panel 200 schließt das Aktivmatrixsubstrat 100, ein Gegensubstrat 210 und eine zwischen diesen Substraten bereitgestellte Flüssigkristallschicht 220 ein. Obwohl nicht veranschaulicht, schließt das LCD-Panel 200 ein Paar von Elektroden (eine Pixelelektrode und eine Gegenelektrode) ein, die dazu konfiguriert sind, eine Spannung an die Flüssigkristallschicht 220 anzulegen. Die Pixelelektrode ist für jeden Pixelbereich P des Aktivmatrixsubstrats 100 angeordnet. Die Gegenelektrode ist in dem Aktivmatrixsubstrat 100 oder dem Gegensubstrat 210 angeordnet. Die Gegenelektrode ist gemeinsam für eine Vielzahl der Pixel bereitgestellt, die den Anzeigebereich DR bilden, und wird somit auch als „gemeinsame Elektrode“ bezeichnet. Wenn ein Funktionsmodus des LCD-Panels 200 ein Modus mit vertikalem elektrischem Feld wie ein Twisted-Nematic-(TN-)Modus und ein Vertikalausrichtungs-(VA-)Modus ist, ist die gemeinsame Elektrode in dem Gegensubstrat 210 bereitgestellt. Wenn der Funktionsmodus des LCD-Panels 200 ein Modus mit transversalem elektrischem Feld wie ein Streufeldschaltungs-(FFS-)Modus ist, ist die gemeinsame Elektrode so bereitgestellt, dass sie der Pixelelektrode über eine Isolierschicht (dielektrische Schicht) in dem Aktivmatrixsubstrat 100 gegenüberliegt. Ein Dichtungsabschnitt 230 dichtet den Anzeigebereich DR ab, der ein Flüssigkristallmaterial enthält. Der Dichtungsabschnitt 230 ist bei Betrachtung aus einer Normalenrichtung des LCD-Panels 200 so angeordnet, dass er die Flüssigkristallschicht 220 umgibt. Außerdem bindet und befestigt der Dichtungsabschnitt 230 das Aktivmatrixsubstrat 100 und das Gegensubstrat 210 aneinander. Der Dichtungsabschnitt 230 wird unter Verwendung eines Dichtungselements, das ein lichthärtbares Harz (zum Beispiel ein UV-härtbares Harz) einschließt, gebildet. Insbesondere wird das Dichtungselement zuerst auf eines des Aktivmatrixsubstrats 100 und des Gegensubstrats 210 aufgebracht, um einen Bereich zu umgeben, welcher der Anzeigebereich sein soll, und das Flüssigkristallmaterial wird in das Innere des Dichtungselements getropft. Anschließend werden die zwei Substrate aneinander gebunden, und ein von dem Dichtungselement umgebener Abschnitt wird vollständig mit dem Flüssigkristallmaterial gefüllt. Dann wird das Dichtungselement mit ultraviolettem Licht (UV-Licht) bestrahlt, um das Dichtungselement auszuhärten. Dementsprechend wird der Dichtungsabschnitt 230 erhalten.
  • Konfiguration des Pixelbereichs P im Aktivmatrixsubstrat 100
  • Dann wird eine Konfiguration jedes Pixelbereichs P in dem Aktivmatrixsubstrat 100 beschrieben. Hier wird ein Aktivmatrixsubstrat, das auf ein LCD-Panel eines FFS-Modus aufgebracht ist, als ein Beispiel beschrieben.
  • 2A und 2B sind eine Draufsicht eines Pixelbereichs P in dem Aktivmatrixsubstrat 100 bzw. eine Querschnittsansicht entlang Linie II-II' des einen Pixelbereichs P.
  • Der Pixelbereich P ist ein Bereich, der von der Source-Busleitung SL und der Gate-Busleitung GL, die sich in einer die Source-Busleitung SL schneidenden Richtung erstreckt, umgeben ist. Der Pixelbereich P schließt ein Substrat 1, einen TFT (nachstehend als „Pixel TFT“ bezeichnet) 10, der durch das Substrat 1 getragen wird, eine untere transparente Elektrode 15 und eine obere transparente Elektrode 19 ein. In diesem Beispiel ist die untere transparente Elektrode 15 eine gemeinsame Elektrode CE, und die obere transparente Elektrode 19 ist eine Pixelelektrode PE. Der Pixel-TFT 10 ist beispielsweise ein Oxidhalbleiter-TFT mit einer Bottom-Gate-Struktur.
  • Jede Schicht, die das Aktivmatrixsubstrat 100 bildet, ist wie folgt.
  • Das Aktivmatrixsubstrat 100 schließt von der Seite des Substrats 1 aus eine untere Metallschicht M1, eine obere Metallschicht M2, eine untere transparente leitfähige Schicht M3 und eine obere transparente leitfähige Schicht M4 ein. Die untere Metallschicht M1 und die obere Metallschicht M2 sind jeweils in der Regel eine Schicht, die aus einem Metallfilm gebildet ist. Die untere transparente leitfähige Schicht M3 und die obere transparente leitfähige Schicht M4 sind jeweils eine Schicht, die aus einem transparenten leitfähigen Film gebildet ist, der beispielsweise aus einem Indium-Zinn-Oxid (ITO), einem Indium-Zink-Oxid (IZO) oder dergleichen gebildet ist.
  • Wenn der Pixel-TFT 10 eine Bottom-Gate-Struktur aufweist, kann die untere Metallschicht M1 eine Gate-Metallschicht sein, die aus dem gleichen leitfähigen Film wie ein leitfähiger Film der Gate-Busleitung GL gebildet ist, und die obere Metallschicht M2 kann eine Source-Metallschicht sein, die aus dem gleichen leitfähigen Film wie ein leitfähiger Film der Source-Busleitung SL gebildet ist. Wenn der Pixel-TFT 10 eine Top-Gate-Struktur aufweist, kann die untere Metallschicht M1 eine Source-Metallschicht sein, und die obere Metallschicht M2 kann eine Gate-Metallschicht sein.
  • Die untere transparente leitfähige Schicht M3 ist eine Schicht, die aus dem gleichen transparenten leitfähigen Film wie ein transparenter leitfähiger Film der unteren transparenten Elektrode 15 gebildet ist, die in dem Anzeigebereich DR angeordnet ist, und die obere transparente leitfähige Schicht M4 ist eine Schicht, die aus dem gleichen transparenten leitfähigen Film wie ein transparenter leitfähiger Film der oberen transparenten Elektrode 19 gebildet ist, die in dem Anzeigebereich DR angeordnet ist. Eine der unteren transparenten Elektrode 15 und der oberen transparenten Elektrode 19 kann die gemeinsame Elektrode CE sein, und die andere kann die Pixelelektrode PE sein. In diesem Fall weist, obwohl nicht veranschaulicht, die obere transparente Elektrode 19 einen Schlitz oder einen ausgeschnittenen Abschnitt für jedes Pixel auf.
  • In dem veranschaulichten Beispiel sind die untere Metallschicht M1, die Gate-Isolierschicht 5, eine Halbleiterschicht einschließlich einer aktiven Schicht (hier eine Oxidhalbleiterschicht) des Pixel-TFT 10, die obere Metallschicht M2, eine Zwischenschicht-Isolierschicht 13, die den Pixel-TFT 10 bedeckt, die untere transparente leitfähige Schicht M3, eine dielektrische Schicht 17 und die obere transparente leitfähige Schicht M4 in dieser Reihenfolge von der Seite des Substrats 1 aus bereitgestellt. Zwischen der Halbleiterschicht und der oberen Metallschicht M2 kann eine Kanalschutzschicht 16 ausgebildet sein. Der Pixel-TFT 10 weist die Bottom-Gate-Struktur auf, und die untere Metallschicht M1 ist eine Gate-Metallschicht und die obere Metallschicht M2 ist eine Source-Metallschicht. Die Gate-Metallschicht kann zusätzlich zu der Gate-Busleitung GL eine Gate-Elektrode 3A, eine CS-Kapazitätsverdrahtungsleitung (nicht veranschaulicht) und dergleichen des Pixel-TFT 10 einschließen. Die Source-Metallschicht kann zusätzlich zu der Source-Busleitung SL eine Source-Elektrode 8A und eine Drain-Elektrode 9A des Pixel-TFT 10 einschließen. Die untere transparente leitfähige Schicht M3 schließt die gemeinsame Elektrode CE als die untere transparente Elektrode 15 ein, und die obere transparente leitfähige Schicht M4 schließt die Pixelelektrode PE als die obere transparente Elektrode 19 ein.
  • Als Nächstes wird eine Struktur des Pixel-TFT 10 ausführlicher beschrieben.
  • Der Pixel-TFT 10 ist ein TFT mit einer Bottom-Gate-Struktur einschließlich der Gate-Elektrode 3A, die durch das Substrat 1 getragen wird, der Gate-Isolierschicht 5, welche die Gate-Elektrode 3A bedeckt, einer Oxidhalbleiterschicht 7A, die auf der Gate-Isolierschicht 5 ausgebildet ist, und der Source-Elektrode 8A und der Drain-Elektrode 9A, die so angeordnet sind, dass sie mit der Oxidhalbleiterschicht 7A in Kontakt kommen. Wie veranschaulicht, kann zwischen der Oxidhalbleiterschicht 7A und der Source-Elektrode 8A und der Drain-Elektrode 9A die Kanalschutzschicht (Ätzstoppschicht) 16 bereitgestellt sein, die einen Kanalbereich der Oxidhalbleiterschicht 7A bedeckt. Die Source-Elektrode 8A und die Drain-Elektrode 9A können jeweils in einer Öffnung der Kanalschutzschicht 16 mit der Oxidhalbleiterschicht 7A in Kontakt sein.
  • Die Gate-Elektrode 3A ist mit der entsprechenden der Gate-Busleitungen GL verbunden, und die Source-Elektrode 8A ist mit der entsprechenden der Source-Busleitungen SL verbunden. Die Drain-Elektrode 9A ist mit der Pixelelektrode PE elektrisch verbunden. Die Gate-Elektrode 3A und die Gate-Busleitung GL können einstückig in der Gate-Metallschicht (hier der unteren Metallschicht M1) ausgebildet sein. Die Source-Elektrode 8A und die Source-Busleitung SL können einstückig in der Source-Metallschicht (hier der oberen Metallschicht M2) ausgebildet sein.
  • Die Zwischenschicht-Isolierschicht 13 ist nicht besonders beschränkt und kann beispielsweise eine anorganische Isolierschicht (Passivierungsfilm) 11 und eine organische Isolierschicht 12, die auf der anorganischen Isolierschicht 11 angeordnet ist, einschließen. Es ist zu beachten, dass die Zwischenschicht-Isolierschicht 13 möglicherweise nicht die organische Isolierschicht 12 einschließt.
  • Die Pixelelektrode PE und die gemeinsame Elektrode CE sind so angeordnet, dass sie über die dielektrische Schicht 17 teilweise einander überlappen. Die Pixelelektroden PE sind für jedes Pixel getrennt. Die gemeinsamen Elektroden CE sind möglicherweise nicht für jedes Pixel getrennt. In diesem Beispiel ist die gemeinsame Elektrode CE auf der Zwischenschicht-Isolierschicht 13 ausgebildet. Die Pixelelektrode PE ist auf der dielektrischen Schicht 17 ausgebildet und ist in einer Öffnung CH1, die in der Zwischenschicht-Isolierschicht 13 und der dielektrischen Schicht 17 bereitgestellt ist, mit der Drain-Elektrode 9A elektrisch verbunden. Obwohl nicht veranschaulicht, weist die Pixelelektrode PE mindestens einen Schlitz oder einen ausgeschnittenen Abschnitt für jedes Pixel auf. Die gemeinsame Elektrode CE kann vollständig über den gesamten Pixelbereich P mit Ausnahme eines Bereichs, in dem die Öffnung CH1 ausgebildet ist, ausgebildet sein.
  • Solch ein Aktivmatrixsubstrat 100 kann beispielsweise auf eine Anzeigevorrichtung des FFS-Modus angewendet werden. Der FFS-Modus ist ein Modus eines Verfahrens mit seitlichem elektrischem Feld zur Bereitstellung eines Paars von Elektroden in einem von Substraten und Anlegen eines elektrischen Felds an ein Flüssigkristallmolekül in einer Richtung (Querrichtung) parallel zu einer Substratebene. In diesem Beispiel ein elektrisches Feld, das durch eine elektrische Feldlinie dargestellt wird, die von der Pixelelektrode PE durch eine Flüssigkristallschicht (nicht veranschaulicht) und weiter durch die schlitzförmige Öffnung der Pixelelektrode PE zur gemeinsamen Elektrode CE ausgegeben wird. Dieses elektrische Feld weist eine Komponente in Querrichtung in Bezug auf die Flüssigkristallschicht auf. Infolgedessen kann das elektrische Feld in Querrichtung an die Flüssigkristallschicht angelegt werden. Bei dem Verfahren mit seitlichem elektrischem Feld besteht, da kein Flüssigkristallmolekül aus dem Substrat aufsteigt, ein Vorteil der Erzielung eines breiteren Betrachtungswinkels als ein Betrachtungswinkel bei einem Verfahren mit länglichem elektrischem Feld.
  • Die Elektrodenstruktur, in der die Pixelelektrode PE über die dielektrische Schicht 17 auf der gemeinsamen Elektrode CE angeordnet ist, ist zum Beispiel in WO 2012/086513 beschrieben. Es ist zu beachten, dass die gemeinsame Elektrode CE über die dielektrische Schicht 17 auf der Pixelelektrode PE angeordnet sein kann. Und zwar kann die untere transparente Elektrode 15, die in der unteren transparenten leitfähigen Schicht M3 ausgebildet ist, die Pixelelektrode PE sein, und die obere transparente Elektrode 19, die in der oberen transparenten leitfähigen Schicht M4 ausgebildet ist, kann die gemeinsame Elektrode CE sein. Solch eine Elektrodenstruktur ist zum Beispiel in JP 2008-032899 A und JP 2010-008758 A beschrieben. Der gesamte Inhalt der vorliegenden Erfindung von WO 2012/086513 , JP 2008-032899 A und JP 2010-008758 A ist durch Bezugnahme hierin aufgenommen.
  • Ein Material und eine Dicke jeder Schicht in der vorliegenden Ausführungsform sind zum Beispiel wie folgt.
  • Das Substrat 1 kann zum Beispiel ein Glassubstrat, ein Siliciumsubstrat, ein Kunststoffsubstrat (Harzsubstrat) mit Wärmebeständigkeit oder dergleichen sein. Die Gate-Metallschicht (zum Beispiel eine Dicke von 50 nm oder mehr und 500 nm oder weniger) ist beispielsweise aus einem Metall wie Aluminium (Al), Wolfram (W), Molybdän (Mo), Tantal (Ta), Chrom (Cr), Titan (Ti) und Kupfer (Cu) oder einer Legierung davon oder einem Metallnitrid davon gebildet. Außerdem kann die Gate-Metallschicht auch aus einem geschichteten Film, der eine Vielzahl dieser Filme einschließt, gebildet sein. Die Gate-Isolierschicht (zum Beispiel eine Dicke von 200 nm oder mehr und 500 nm oder weniger) 5 ist beispielsweise eine Schicht aus Siliciumoxid (SiOx), eine Schicht aus Siliciumnitrid (SiNx), eine Schicht aus Siliciumoxynitrid (SiOxNy; x > y), eine Schicht aus Siliciumnitridoxid (SiNxOy; x > y) oder dergleichen. Die Gate-Isolierschicht 5 kann eine geschichtete Struktur aufweisen. Die Halbleiterschicht kann beispielsweise aus einem Oxidhalbleiterfilm (zum Beispiel eine Dicke von 15 nm oder mehr und 200 nm oder weniger) gebildet sein. Die Kanalschutzschicht 16 (zum Beispiel eine Dicke von 30 nm oder mehr und 200 nm oder weniger) ist beispielsweise eine Siliciumoxid-Schicht, eine Siliciumnitrid-Schicht, eine Siliciumoxynitrid-Schicht oder dergleichen. Die Kanalschutzschicht 16 kann eine geschichtete Struktur aufweisen. Die Source-Metallschicht (zum Beispiel eine Dicke von 50 nm oder mehr und 500 nm oder weniger) ist beispielsweise unter Verwendung eines Films gebildet, der ein Metall wie Aluminium (AI), Wolfram (W), Molybdän (Mo), Tantal (Ta), Chrom (Cr), Titan (Ti) und Kupfer (Cu) oder eine Legierung davon oder ein Metallnitrid davon enthält. Außerdem kann die Source-Metallschicht auch aus einem geschichteten Film, der eine Vielzahl dieser Filme einschließt, gebildet sein. Die anorganische Isolierschicht (zum Beispiel eine Dicke von 100 nm bis 500 nm, vorzugsweise 200 nm bis 500 nm) 11 ist beispielsweise ein anorganischer Isolierfilm (Passivierungsfilm) wie ein Film aus Siliciumoxid (SiOx), ein Film aus Siliciumnitrid (SiNx), ein Film aus Siliciumoxynitrid (SiOxNy; x > y), ein Film aus Siliciumnitridoxid (SiNxOy; x > y) oder dergleichen. Die anorganische Isolierschicht 11 kann eine geschichtete Struktur aufweisen. Die organische Isolierschicht (zum Beispiel eine Dicke von 1 µm bis 3 µm, vorzugsweise 2 µm bis 3 µm) 12 ist beispielsweise aus einem organischen Isolierfilm gebildet, der ein lichtempfindliches Harzmaterial enthält. Die untere transparente leitfähige Schicht M3 und die obere transparente leitfähige Schicht M4 (zum Beispiel eine Dicke von 50 nm oder mehr und 200 nm oder weniger) können jeweils beispielsweise aus einem Indium-Zinn-Oxid-(ITO-)Film, einem In-Zn-O-basierten Oxid-(Indium-Zink-Oxid-)Film, einem ZnO-Film (Zinkoxid-Film) oder dergleichen gebildet sein. Eine zweite anorganische Isolierschicht (zum Beispiel eine Dicke von 70 nm oder mehr und 300 nm oder weniger) kann beispielsweise aus einem Film aus Siliciumnitrid (SiNx), einem Film aus Siliciumoxid (SiOx), einem Film aus Siliciumoxynitrid (SiOxNy; x > y), einem Film aus Siliciumnitridoxid (SiNxOy; x > y) oder dergleichen gebildet sein.
  • Konfiguration der peripheren Schaltung
  • In dem Nichtanzeigebereich FR des Aktivmatrixsubstrats 100 ist eine periphere Schaltung einschließlich eines TFT und eines Kapazitätsabschnitts CAP auf monolithische Weise ausgebildet. Es ist zu beachten, dass hierin mindestens ein TFT (Schaltungs-TFT), der die auf monolithische Weise ausgebildete periphere Schaltung bildet, als „erster TFT“ bezeichnet werden kann und der vorstehend beschriebene Pixel-TFT als „zweiter TFT“ bezeichnet werden kann. Die periphere Schaltung einschließlich des ersten TFT und des Kapazitätsabschnitts CAP ist nicht besonders beschränkt und kann beispielsweise der Gate-Treiber GD sein.
  • In der vorliegenden Ausführungsform schließt der Kapazitätsabschnitt CAP in der peripheren Schaltung einen Kondensator (als „erster Kondensator“ bezeichnet) ein, der unter Verwendung der unteren transparenten leitfähigen Schicht M3 und der oberen transparenten leitfähigen Schicht M4 ausgebildet ist, die vorstehend beschrieben sind. Das heißt, der erste Kondensator schließt eine untere Kapazitätselektrode, die in der unteren transparenten leitfähigen Schicht M3 ausgebildet ist, eine obere Kapazitätselektrode, die in der oberen transparenten leitfähigen Schicht M4 ausgebildet ist, und einen zwischen diesen Elektroden angeordneten Kapazitätsisolator (hier die dielektrische Schicht 17) ein. Solch ein erster Kondensator ist transparent. Es ist zu beachten dass der Kapazitätsabschnitt CAP ferner einen Kondensator (als „zweiter Kondensator“ bezeichnet) einschließen kann, der unter Verwendung der unteren Metallschicht M1 und der oberen Metallschicht M2 ausgebildet ist.
  • In einem herkömmlichen Aktivmatrixsubstrat ist eine Kapazitätselektrode einer peripheren Schaltung unter Verwendung einer Gate-Metallschicht und einer Source-Metallschicht ausgebildet. Solch eine Kapazitätselektrode ist in der Regel aus einem Metallfilm gebildet, und somit war es notwendig, transparente Abschnitte (eine Vielzahl von Öffnungen oder ausgeschnittenen Abschnitten) bereitzustellen, die so konfiguriert sind, dass sie Licht durchlassen, um ein Dichtungselement auszuhärten. Dagegen schließt in der vorliegenden Ausführungsform der Kapazitätsabschnitt CAP den ersten Kondensator ein, der unter Verwendung der unteren transparenten leitfähigen Schicht M3 und der oberen transparenten leitfähigen Schicht M4 ausgebildet ist. Der erste Kondensator ist transparent, und es ist nicht notwendig, einen transparenten Abschnitt bereitzustellen, um ein Dichtungselement auszuhärten. Daher kann eine Fläche oder eine Breite (Layout-Fläche oder eine Layout-Breite), die zur Bildung das Kapazitätsabschnitts CAP erforderlich ist, unter Sicherstellung eines vorher festgelegten Kapazitätswerts reduziert werden, und die Schaltungsfläche kann reduziert werden.
  • Nachstehend wird der Gate-Treiber GD spezifisch als Beispiel einer Konfiguration des Kapazitätsabschnitts CAP in der vorliegenden Ausführungsform beschrieben.
  • Konfiguration und Funktionsweise eines monolithischen Gate-Treibers Schaltungskonfiguration des Gate-Treibers
  • Zuerst werden eine Schaltungskonfiguration und Funktionsweise des in dem Aktivmatrixsubstrat 100 ausgebildeten Gate-Treibers GD beschrieben. Der Gate-Treiber GD schließt ein Schieberegister ein. Das Schieberegister schließt eine Vielzahl von Schaltungseinheiten ein, die mehrstufig verbunden sind.
  • 3 ist ein Diagramm, das eine Schieberegisterschaltung, die den Gate-Treiber (monolithischen Gate-Treiber) GD bildet, beispielhaft veranschaulicht.
  • Die Schieberegisterschaltung schließt eine Vielzahl von Schaltungseinheiten SR1 bis SRn ein. Schaltungseinheiten SRk in den Stufen (k ist eine natürliche Zahl von 1 ≤ k ≤ n) schließen jeweils einen Setzanschluss, der dazu konfiguriert ist, ein Setzsignal SET zu empfangen, einen Ausgangsanschluss, der dazu konfiguriert ist, ein Ausgangssignal GOUT auszugeben, einen Rücksetzanschluss, der dazu konfiguriert ist, ein Rücksetzsignal RESET zu empfangen, einen Niederstromquellen-Eingangsanschluss, der dazu konfiguriert ist, ein Niederstromquellenpotenzial VSS zu empfangen, und Takteingangsanschlüsse, die dazu konfiguriert sind, Taktsignale CLK1 und CLK2 zu empfangen, ein. In jeder der Schaltungseinheiten SRk (k ≥ 2) empfängt der Setzanschluss ein Ausgangssignal GOUTk - 1 von einer Schaltungseinheit SRk - 1 in einer vorherigen Stufe. Der Setzanschluss der Schaltungseinheit SRI in der ersten Stufe empfängt ein Gate-Startimpulssignal GSP. In jeder der Schaltungseinheiten SRk (k ≥ 1) in den Stufen gibt der Ausgangsanschluss ein Ausgangssignal GOUTk an die entsprechende Abtastsignalleitung aus, die in dem Anzeigebereich angeordnet ist. Der Rücksetzanschluss jeder der Schaltungseinheiten SRk (k ≤ n - 1) empfängt ein Ausgangssignal GOUTk + 1 von der Schaltungseinheit SRk + 1 in der nächsten Stufe. Der Rücksetzanschluss der Schaltungseinheit SRn in der Endstufe empfängt ein Löschsignal CLR.
  • Der Niederstromquellen-Eingangsanschluss empfängt das Niederstromquellenpotenzial VSS, das eine Versorgungsspannung ist, auf der Niederpotenzialseite in jeder der Schaltungseinheiten SRk. Einer der zwei Takteingangsanschlüsse empfängt das Taktsignal CLK1, und der andere der Takteingangsanschlüsse empfängt das Taktsignal CLK2. Die in die jeweiligen Takteingangsanschlüsse einzuspeisenden Taktsignale sind so konfiguriert, dass sie abwechselnd zwischen benachbarten Stufen umgeschaltet werden.
  • Das Taktsignal CLK1 und das Taktsignal CLK2 weisen eine komplementäre Phasenbeziehung auf, bei der aktive Taktperioden (hier Hochpegelperioden) einander nicht überlappen. Eine Spannung auf der Hochpegelseite (aktive Seite) jedes der Taktsignale CLK1 und CLK2 ist VGH, und eine Spannung auf der Niederpegelseite (nicht aktive Seite) jedes der Taktsignale CLK1 und CLK2 ist VGL. Die Niederversorgungsspannung VSS ist gleich der Spannung VGL auf der Niederpegelseite jedes der Taktsignale CLK1 und CLK2. Das Taktsignal CLK1 und das Taktsignal CLK2 können eine Beziehung aufweisen, bei der Phasen des Taktsignals CLK1 und des Taktsignals CLK2 einander entgegengesetzt sind. Als Alternative kann die aktive Taktperiode eines der Taktsignale in einer nicht aktiven Periode des anderen der Taktsignale vorhanden sein (und zwar beträgt ein Takttastverhältnis weniger als 1/2).
  • Das Gate-Startimpulssignal GSP ist ein Signal, das in einer ersten Taktperiode einer Flame-Periode aktiv ist. Das Löschsignal CLR ist ein Signal, das in einer Endtaktperiode der einen Flame-Periode aktiv (hier hoch) ist.
  • In der Schieberegisterschaltung wird das Gate-Startimpulssignal GSP in der ersten Stufe als Schaltimpuls am Anfang einer Flame-Periode in den Setzanschluss der Schaltungseinheit SR1 eingespeist. In der Schieberegisterschaltung liefern die in Kaskade geschalteten Schaltungseinheiten SRk in den Stufen diesen Verschiebeimpuls der Reihe nach, und entsprechend wird ein aktiver Impuls des Ausgangssignals GOUTk ausgegeben.
  • 4A ist ein Diagramm, das ein Beispiel jeder Schaltungseinheit SRk veranschaulicht. 4B ist ein Diagramm, das eine Signalwellenform in der Schaltungseinheit SRk veranschaulicht.
  • Die Schaltungseinheit SRk schließt fünf Dünnschichttransistoren eines n-Kanal-Typs T1 bis T5 und den Kapazitätsabschnitt CAP ein.
  • Der T1 ist ein Eingangstransistor. Ein Gate und ein Drain des T1 sind mit dem Setzanschluss verbunden, und eine Source des T1 ist mit einem Gate des T5 verbunden. Der T5 ist ein Ausgangstransistor. Ein Drain des T5 ist mit dem Takteingangsanschluss verbunden, und eine Source des T5 ist mit dem Ausgangsanschluss verbunden. Und zwar dient der T5 als Übertragungsgatter, um das Durchlassen und Blockieren des in den Takteingangsanschluss einzuspeisenden Taktsignals CLK1 auszuführen.
  • Der Kapazitätsabschnitt CAP ist zwischen das Gate und die Source des T5 geschaltet, der ein Ausgangstransistor ist. Hierin kann der Kapazitätsabschnitt CAP als „Bootstrap-Kapazitätsabschnitt“ bezeichnet werden. Außerdem wird ein Knoten, der mit einem Gate des T5 verbunden ist, als „Knoten netA“ bezeichnet, und ein Knoten, der mit dem Ausgangsanschluss verbunden ist, wird als „Knoten GOUT“ bezeichnet. Eine der Elektroden des Kapazitätsabschnitts CAP ist mit dem Gate des T5 und dem Knoten netA verbunden, und die andere Elektrode ist mit der Source des T5 und dem Knoten GOUT verbunden.
  • Der T3 ist zwischen dem Niederstromquellen-Eingangsanschluss und dem Knoten netA angeordnet. Der T3 dient als Pull-Down-Transistor, um ein Potenzial an dem Knoten netA zu reduzieren. Ein Gate des T3 ist mit dem Rücksetzanschluss verbunden, und ein Drain des T3 ist mit dem Knoten netA verbunden, und eine Source des T3 ist mit dem Niederstromquellen-Eingangsanschluss verbunden. Ein Knoten, der mit dem Gate des Pull-Down-Transistors (hier der T3) verbunden ist, wird als „Knoten netB“ bezeichnet.
  • Der Knoten GOUT ist mit dem T2 und dem T4 verbunden. Ein Gate des T4 ist mit dem Rücksetzanschluss verbunden, und ein Drain des T4 ist mit dem Ausgangsanschluss verbunden, und eine Source des T4 ist mit dem Niederstromquellen-Eingangsanschluss verbunden. Ein Gate des T2 ist mit dem Eingangsanschluss des Taktsignals CLK2 verbunden, und ein Drain des T2 ist mit dem Knoten GOUT verbunden, und eine Source des T2 ist mit dem Niederstromquellen-Eingangsanschluss verbunden.
  • In der Schaltungseinheit SRk ist eine Periode bis zum Einspeisen eines Verschiebeimpulses in den Setzanschluss eine Periode, in welcher der T4 und der T5 sich jeweils in einem Zustand hoher Impedanz befinden und der T2 immer dann einen EIN-Zustand annimmt, wenn das aus dem Takteingangsanschluss eingespeiste Taktsignal CLK2 einen hohen Pegel annimmt, und der Ausgangsanschluss bleibt auf niedrig.
  • Wie in 4B veranschaulicht, wird, wenn der Verschiebeimpuls in den Setzanschluss eingespeist wird, eine Periode der Erzeugung eines Gate-Impulses, der ein aktiver Impuls des Ausgangssignals GOUT ist, gestartet, und der T1 nimmt einen EIN-Zustand an, um den Kapazitätsabschnitt CAP zu laden. Der Kapazitätsabschnitt CAP wird geladen, und entsprechend steigt ein Potenzial V(netA) an dem Knoten netA auf VGH - Vth (V(netA) = VGH - Vth), wobei ein hoher Pegel des Gate-Impulses VGH ist und eine Schwellenspannung des T1 Vth ist. Infolgedessen nimmt der T5 den EIN-Zustand an, und das aus dem Takteingangsanschluss eingespeiste Taktsignal CLK 1 tritt in der Source des T5 auf. In dem Moment, in dem dieser Taktimpuls (hoher Pegel) eingespeist wird, wird ein Potenzial an dem Knoten netA aufgrund eines Bootstrap-Effekts des Kapazitätsabschnitts CAP plötzlich erhöht, und somit erhält der T5 eine große Übersteuerspannung. Dementsprechend wird fast eine gesamte Amplitude des VGH des in den Takteingangsanschluss eingespeisten Taktimpulses an den Ausgangsanschluss übertragen und wird der Gate-Impuls.
  • Wenn die Einspeisung des Verschiebeimpulses in den Setzanschluss endet, nimmt der T1 einen AUS-Zustand an, und der netA wird in einem Schwebezustand gehalten. Nachdem die Gate-Ausgabe (GOUT) abgeschlossen ist, wird ein Schwebezustand jedes Knotens durch ein Rücksetzimpulssignal aufgehoben. Insbesondere wird ein Gate-Impuls der Schaltungseinheit SRk + 1 in der nächsten Stufe in den Rücksetzanschluss eingespeist. Dementsprechend nehmen der T3 und der T4 einen EIN-Zustand an, und der Knoten netA und der Ausgangsanschluss sind mit der Niederversorgungsspannung VSS verbunden. Daher nimmt der T5 einen AUS-Zustand an. Wenn die Einspeisung des Rücksetzimpulses endet, endet eine Periode der Erzeugung des Gate-Impulses dieser Schaltungseinheit SRk, und der Ausgangsanschluss befindet sich wieder in einer Periode, in der er auf niedrig bleibt.
  • Konfiguration des Ausgangstransistors T5 und des Kapazitätsabschnitts CAP
  • Dann wird eine Konfiguration von jedem des Ausgangstransistors T5 und des Kapazitätsabschnitts (Bootstrap-Kapazitätsabschnitt) CAP in dem Gate-Treiber GD beschrieben.
  • 5A und 5B sind eine Draufsicht, die einen Abschnitt eines Gate-Treibers GD(1) in der vorliegenden Ausführungsform beispielhaft veranschaulicht, bzw. eine Querschnittsansicht entlang Linie III-III' des Abschnitts. 5C ist eine schematische Ansicht zur Erläuterung eines Kapazitätsabschnitts CAP(1) in dem Gate-Treiber GD(1).
  • Der Gate-Treiber GD(1) schließt den Ausgangstransistor T5 und den Kapazitätsabschnitt CAP(1) ein. In diesem Beispiel sind der Ausgangstransistor T5 und der Kapazitätsabschnitt CAP(1) benachbart zueinander in einer Richtung (X-Richtung) angeordnet, und der Ausgangstransistor T5 ist näher an der Seite des Anzeigebereichs angeordnet als der Kapazitätsabschnitt CAP(1). Es ist zu beachten, dass der Kapazitätsabschnitt CAP(1) näher an der Seite des Anzeigebereichs angeordnet sein kann als der Ausgangstransistor T5.
  • Bei Betrachtung aus einer Normalenrichtung des Substrats kann mindestens ein Abschnitt des Gate-Treibers GD(1) so angeordnet sein, dass er mit einem Bereich (nachstehend als „Dichtungsbereich“ bezeichnet) 230R überlappt, in dem der Dichtungsabschnitt 230 (1B) ausgebildet ist. Beispielsweise kann mindestens ein Abschnitt des Kapazitätsabschnitts CAP(1) mit dem Dichtungsbereich 230R überlappen.
  • Der Dichtungsbereich 230R kann sich beispielsweise über den Gate-Treiber GD(1) in einer Y-Richtung erstrecken.
  • In diesem Beispiel ist bei Betrachtung aus der Normalenrichtung des Substrats der Ausgangstransistor T5 in der Schaltungseinheit SRk des Gate-Treibers GD(1) näher an der Seite des Anzeigebereichs angeordnet als der Dichtungsbereich 230R, und andere Schalt-TFT, die den Gate-Treiber und den Kapazitätsabschnitt CAP(1) bilden, sind so angeordnet, dass sie mit dem Dichtungsbereich 230R überlappen. Es ist zu beachten, dass eine Anordnungsbeziehung zwischen dem Dichtungsbereich 230R und dem Gate-Treiber nicht auf dieses Beispiel beschränkt ist. In der Regel ist der Dichtungsbereich 230R so angeordnet, dass er mindestens teilweise mit dem Kapazitätsabschnitt CAP(1) überlappt, oder ist nahe oder an dem Kapazitätsabschnitt CAP(1) angeordnet.
  • Der Ausgangstransistor T5 ist ein Oxidhalbleiter-TFT mit einer Bottom-Gate-Struktur. Der Ausgangstransistor T5 schließt eine Gate-Elektrode 3B, die Gate-Isolierschicht 5, welche die Gate-Elektrode 3B bedeckt, eine Oxidhalbleiterschicht 7B, die so angeordnet ist, dass sie über die Gate-Isolierschicht 5 mit der Gate-Elektrode 3B überlappt, und eine Source-Elektrode 8B und eine Drain-Elektrode 9B, die mit der Oxidhalbleiterschicht 7B elektrisch verbunden sind, ein. Die Gate-Elektrode 3B ist in der unteren Metallschicht M1 ausgebildet, und die Source-Elektrode 8B und die Drain-Elektrode 9B sind in der oberen Metallschicht M2 ausgebildet. Die Kanalschutzschicht 16 kann zwischen der Oxidhalbleiterschicht 7B und der Source-Elektrode 8B und der Drain-Elektrode 9B bereitgestellt sein.
  • Der Ausgangstransistor T5 und andere Schaltungs-TFT, die den Gate-Treiber bilden, können beispielsweise in dem Schritt gebildet werden, der dem Schritt für den Pixel-TFT 10 gemeinsam ist. Der Ausgangstransistor T5 kann so konfiguriert sein, dass er eine Kanalbreite aufweist, die größer ist als eine Kanalbreite jedes der anderen Schaltungs-TFT. Beispielsweise kann jede der Source-Elektrode 8B und der Drain-Elektrode 9B des Ausgangstransistors T5 eine sogenannte Kammzahnstruktur aufweisen. Das heißt, die Source-Elektrode 8B und die Drain-Elektrode 9B können jeweils beispielsweise einen Hauptabschnitt, der sich in der X-Richtung erstreckt, und eine Vielzahl von Zweigabschnitten (Kammzahnabschnitt), die sich von dem Hauptabschnitt in einer Richtung (Y-Richtung) erstrecken, welche die X-Richtung schneidet, einschließen und können einander gegenüberliegend angeordnet sein, sodass die Kammzahnabschnitte der Source-Elektrode 9B und der Drain-Elektrode 8B ineinandergreifen.
  • Wie in 5B und 5C veranschaulicht, schließt der Kapazitätsabschnitt CAP(1) einen transparenten Kondensator (erster Kondensator) Ca ein, der unter Verwendung der unteren transparenten leitfähigen Schicht M3 und der oberen transparenten leitfähigen Schicht M4 ausgebildet ist. Der Kapazitätsabschnitt CAP(1) kann ferner einen Kondensator (zweiter Kondensator) Cb einschließen, der auf der Substratseite des ersten Kondensators Ca unter Verwendung der unteren Metallschicht M1 und der oberen Metallschicht M2 ausgebildet ist. Der erste Kondensator Ca und der zweite Kondensator Cb sind parallel geschaltet.
  • Der erste Kondensator Ca schließt eine untere Kapazitätselektrode (kann als „erste untere Kapazitätselektrode“ bezeichnet werden) 21, eine obere Kapazitätselektrode (kann als „erste obere Kapazitätselektrode“ bezeichnet werden) 23 und einen Abschnitt, der zwischen diesen Kapazitätselektroden in der dielektrischen Schicht 17 angeordnet ist, ein. Die untere Kapazitätselektrode 21 ist eine transparente Elektrode, die in der unteren transparenten leitfähigen Schicht M3 ausgebildet ist, und die obere Kapazitätselektrode 23 ist eine transparente Elektrode, die in der oberen transparenten leitfähigen Schicht M4 ausgebildet ist.
  • Die untere Kapazitätselektrode 21 und die obere Kapazitätselektrode 23 sind so angeordnet, dass sie über die dielektrische Schicht 17 mindestens teilweise einander überlappen. Eine der unteren Kapazitätselektrode 21 und der oberen Kapazitätselektrode 23 ist an einem ersten Kontaktabschnitt CT1 mit der Gate-Elektrode 3B des Ausgangstransistors T5 und dem Knoten netA elektrisch verbunden. Die andere der unteren Kapazitätselektrode 21 und der oberen Kapazitätselektrode 23 ist an einem zweiten Kontaktabschnitt CT2 mit der Source-Elektrode 8B des Ausgangstransistors T5 und dem Knoten GOUT elektrisch verbunden.
  • Unterdessen schließt der zweite Kondensator Cb eine untere Kapazitätselektrode (kann als „zweite untere Kapazitätselektrode“ bezeichnet werden) 31, die in der unteren Metallschicht M1 ausgebildet ist, eine obere Kapazitätselektrode 33 (kann als „zweite obere Kapazitätselektrode“ bezeichnet werden), die in der oberen Metallschicht M2 ausgebildet ist, und einen zwischen diesen Elektroden angeordneten Kapazitätsisolator ein. Die untere Kapazitätselektrode 31 kann ein Erstreckungsabschnitt der Gate-Elektrode 3B des Ausgangstransistors T5 sein, und die obere Kapazitätselektrode 33 kann ein Erstreckungsabschnitt der Source-Elektrode 8B des Ausgangstransistors T5 sein. Zwischen diesen Kapazitätselektroden ist die Gate-Isolierschicht 5 (oder die Gate-Isolierschicht 5 und die Kanalschutzschicht 16) angeordnet. Die untere Kapazitätselektrode 31 ist mit der Gate-Elektrode 3B des Ausgangstransistors T5 und dem Knoten netA elektrisch verbunden, und die obere Kapazitätselektrode 33 ist mit der Source-Elektrode 8B des Ausgangstransistors T5 und dem Knoten GOUT elektrisch verbunden.
  • In dem in 5A bis 5C veranschaulichten Gate-Treiber GD(1) kann die untere Kapazitätselektrode 21 des ersten Kondensators Ca in einer Öffnung, die in der Zwischenschicht-Isolierschicht 13 in dem ersten Kontaktabschnitt CT1 ausgebildet ist, mit dem oberen Metallverbindungsabschnitt 25 in Kontakt sein, und der obere Metallverbindungsabschnitt 25 des ersten Kondensators Ca kann in einer Öffnung, die in der Gate-Isolierschicht 5 (oder der Gate-Isolierschicht 5 und der Kanalschutzschicht 16) ausgebildet ist, mit dem unteren Metallverbindungsabschnitt 26 in Kontakt sein. Der obere Metallverbindungsabschnitt 25 ist in der oberen Metallschicht M2 ausgebildet und bildet den Knoten netA. Der untere Metallverbindungsabschnitt 26 ist in der unteren Metallschicht M1 ausgebildet und ist mit der unteren Kapazitätselektrode 31 und der Gate-Elektrode 3B elektrisch verbunden (hier einstückig damit ausgebildet).
  • Die obere Kapazitätselektrode 23 kann in der Öffnung, die in der Zwischenschicht-Isolierschicht 13 und der dielektrischen Schicht 17 in dem zweiten Kontaktabschnitt CT2 ausgebildet ist, mit der oberen Kapazitätselektrode 33 in Kontakt sein. Die obere Kapazitätselektrode 33 ist mit der Source-Elektrode 8B und dem Knoten GOUT elektrisch verbunden (hier einstückig damit ausgebildet).
  • Der erste Kondensator Ca kann über eine gesamte Schaltungsbreite in der Y-Richtung angeordnet sein. Unterdessen kann der zweite Kondensator Cb in einem Abschnitt der Schaltungsbreite in der Y-Richtung angeordnet sein. Beispielsweise kann der zweite Kondensator Cb benachbart zu dem Ausgangstransistor T5 in der Y-Richtung bereitgestellt sein. Dementsprechend kann der zweite Kondensator Cb ohne Erhöhen einer Schaltungsbreite (Layout-Breite) in der X-Richtung gebildet werden. Wie veranschaulicht, wird eine Breite eines Abschnitts (Hauptabschnitt), der sich in der X-Richtung der Source-Elektrode 8B erstreckt, erhöht, und der erste Kontaktabschnitt CT1 und der zweite Kondensator Cb können in einem Bereich in dem Hauptabschnitt bereitgestellt sein, in dem der erste Kontaktabschnitt CT1 und der zweite Kondensator Cb nicht mit der Oxidhalbleiterschicht 7B überlappen.
  • Eine Überlappungsfläche der unteren Kapazitätselektrode 21 und der oberen Kapazitätselektrode 23 und eine Überlappungsfläche der unteren Kapazitätselektrode 31 und der oberen Kapazitätselektrode 33 sind in geeigneter Weise festgelegt, um den Kapazitätsabschnitt CAP mit einer vorher festgelegten Kapazität zu versehen.
  • Auf einem anderen Abschnitt als dem Ausgangstransistor T5 und dem Kapazitätsabschnitt CAP des Gate-Treibers kann eine Abschirmschicht 28 ausgebildet sein. Die Abschirmschicht 28 kann beispielsweise in der unteren transparenten leitfähigen Schicht M3 oder der oberen transparenten leitfähigen Schicht M4 (hier der oberen transparenten leitfähigen Schicht M4) ausgebildet sein. Wenn die Abschirmschicht unter Verwendung der unteren transparenten leitfähigen Schicht M3 oder der oberen transparenten leitfähigen Schicht M4 ausgebildet ist, sind die Abschirmschicht 28 und die untere Kapazitätselektrode 21 oder die obere Kapazitätselektrode 23 des Kapazitätsabschnitts CAP beispielsweise so angeordnet, dass sie in einem Intervall, das gleich oder größer ist als ein Abstand zwischen den Pixeln in dem Anzeigebereich, beabstandet sind.
  • 6A und 6B sind eine Querschnittsansicht bzw. eine schematische Ansicht, die einen anderen Kapazitätsabschnitt CAP(2) der vorliegenden Ausführungsform veranschaulichen.
  • Wie in 6A und 6B beispielhaft veranschaulicht, kann die untere Kapazitätselektrode 21 in einer Öffnung, die in der Zwischenschicht-Isolierschicht 13 in dem zweiten Kontaktabschnitt CT2 ausgebildet ist, mit der oberen Kapazitätselektrode 33 in Kontakt sein und kann über die obere Kapazitätselektrode 33 mit der Source-Elektrode 8B und dem Knoten GOUT elektrisch verbunden sein. Die obere Kapazitätselektrode 23 kann in einer Öffnung, die in der dielektrischen Schicht 17 und der Zwischenschicht-Isolierschicht 13 in dem ersten Kontaktabschnitt CT1 ausgebildet ist, mit dem oberen Metallverbindungsabschnitt 25 in Kontakt sein, und der obere Metallverbindungsabschnitt 25 kann in einer Öffnung, die in der Gate-Isolierschicht 5 und der Kanalschutzschicht 16 ausgebildet ist, mit dem unteren Metallverbindungsabschnitt 26 in Kontakt sein. Die obere Kapazitätselektrode 23 kann über den oberen Metallverbindungsabschnitt 25 mit dem Knoten netA verbunden sein und kann über den unteren Metallverbindungsabschnitt 26 mit der Gate-Elektrode 3B und der unteren Kapazitätselektrode 31 elektrisch verbunden sein.
  • Wie vorstehend beschrieben, ist bei einem Aktivmatrixsubstrat des Stands der Technik ein Kapazitätsabschnitt (Bootstrap-Kapazitätsabschnitt) unter Verwendung einer Gate-Metallschicht und einer Source-Metallschicht ausgebildet, und der Kapazitätsabschnitts ist groß, und somit ist es schwierig, die Schaltungsfläche eines Gate-Treibers zu reduzieren. Außerdem ist, wenn der Gate-Treiber und der Dichtungsbereich dazu gebracht werden, einander zu überlappen, um einen Rahmen zu verengen, eine Elektrode des Kapazitätsabschnitts mit transparenten Abschnitten (einer Vielzahl von Öffnungen oder ausgeschnittenen Abschnitten) versehen, die dazu konfiguriert sind, Licht zu übertragen, um ein Dichtungselement auszuhärten, und somit besteht das Problem einer weiteren Erhöhung der Fläche, die für den Kapazitätsabschnitt erforderlich ist. Dagegen sind in der vorliegenden Ausführungsform die untere Kapazitätselektrode 21 und die obere Kapazitätselektrode 23 des ersten Kondensators Ca jeweils aus einem transparenten leitfähigen Film gebildet, und somit ist es nicht notwendig, einen transparenten Abschnitt bereitzustellen, um das Dichtungselement auszuhärten. Außerdem ist der zweite Kondensator Cb nur in einem Abschnitt der Schaltungsbreite in der Y-Richtung angeordnet, und das Dichtungselement kann ausgehärtet werden, ohne einen transparenten Abschnitt in dem zweiten Kondensator Cb bereitzustellen. Somit kann im Vergleich zu dem Aktivmatrixsubstrat des Stands der Technik die Fläche oder eine Breite (Layout-Fläche oder eine Layout-Breite), die zur Bildung des Kapazitätsabschnitts CAP erforderlich ist, reduziert werden, und die Schaltungsfläche kann reduziert werden.
  • In der vorliegenden Ausführungsform sind die untere Kapazitätselektrode 21 und die obere Kapazitätselektrode 23 jeweils unter Verwendung des gleichen transparenten leitfähigen Films wie eines transparenten leitfähigen Films der gemeinsamen Elektrode oder der Pixelelektrode ausgebildet, jedoch können, solange diese Kapazitätselektroden unter Verwendung eines transparenten leitfähigen Films ausgebildet sind, diese Kapazitätselektroden jeweils unter Verwendung eines Films ausgebildet sein, der sich von dem Film von jeder der gemeinsamen Elektrode und der Pixelelektrode unterscheidet. Außerdem sind das Layout des Kapazitätsabschnitts CAP und des Ausgangstransistors T5 und die Positionsbeziehung mit dem Dichtungsbereich 230R nicht auf das veranschaulichte Beispiel beschränkt. Beispielsweise kann der Kapazitätsabschnitt CAP näher an der Seite des Anzeigebereichs angeordnet sein kann als der Ausgangstransistor T5.
  • Es ist zu beachten, dass möglicherweise keine Abschirmschicht auf dem Gate-Treiber GD bereitgestellt ist. In diesem Fall kann ein Abschnitt oder die Gesamtheit des ersten Kondensators Ca oder des Kapazitätsabschnitts CAP auf einem Schaltungselement und einer Verdrahtungsleitung angeordnet sein, die den Gate-Treiber GD bilden. 7A und 7B sind Draufsichten, die den Gate-Treiber GD(1) bzw. einen anderen Gate-Treiber GD(3) in der vorliegenden Ausführungsform schematisch veranschaulichen. Wie in 7B veranschaulicht, ist der erste Kondensator Ca des Kapazitätsabschnitts CAP so angeordnet, dass er mit anderen Schaltungselementen oder Verdrahtungsleitungen überlappt, und dementsprechend kann die Fläche oder eine Breite, die für den Gate-Treiber erforderlich ist, weiter reduziert werden.
  • Zweite Ausführungsform
  • In einem Aktivmatrixsubstrat einer zweiten Ausführungsform schließt ein Kapazitätsabschnitt CAP einen ersten Kondensator Ca, der aus einer unteren transparenten leitfähigen Schicht M3 und einer oberen transparenten leitfähigen Schicht M4 gebildet ist, und einen zweiten Kondensator Cb, der aus einer unteren Metallschicht M1 und einer oberen Metallschicht M2 gebildet ist, ein. Der erste Kondensator Ca und der zweite Kondensator Cb sind parallel geschaltet. Außerdem sind der erste Kondensator Ca und der zweite Kondensator Cb so angeordnet, dass sie bei Betrachtung aus einer Normalenrichtung des Substrats mindestens teilweise einander überlappen. Andere Konfigurationen können ähnlich zu den Konfigurationen des Aktivmatrixsubstrats der ersten Ausführungsform sein. Nachstehend wird hauptsächlich ein Unterschied gegenüber der der ersten Ausführungsform beschrieben, und die Beschreibung einer ähnlichen Konfiguration wird ausgelassen.
  • 8A und 8B sind eine Draufsicht, die einen Abschnitt eines Gate-Treibers GD(4) beispielhaft veranschaulicht, bzw. eine Querschnittsansicht entlang Linie IV-IV' des Abschnitts. 8C ist eine schematische Ansicht zur Erläuterung eines Kapazitätsabschnitts CAP(4) in dem Gate-Treiber GD(4).
  • Wie bei der vorstehend beschriebenen Ausführungsform (5A bis 5C) schließt der erste Kondensator Ca eine untere Kapazitätselektrode 21, die in der oberen transparenten leitfähigen Schicht M3 ausgebildet ist, eine obere Kapazitätselektrode 23, die in der oberen transparenten leitfähigen Schicht M4 ausgebildet ist, und einen zwischen diesen Kapazitätselektroden angeordneten Abschnitt einer dielektrischen Schicht 17 ein. Der erste Kondensator Ca ist ein transparenter Kondensator, und somit ist möglicherweise ein transparenter Abschnitt, der zum Aushärten eines Dichtungselements konfiguriert ist, nicht bereitgestellt.
  • Der zweite Kondensator Cb schließt eine untere Kapazitätselektrode 31, die in der unteren Metallschicht M1 ausgebildet ist, eine obere Kapazitätselektrode 33, die in der oberen transparenten leitfähigen Schicht M4 ausgebildet ist, und einen zwischen diesen Elektroden angeordneten Kapazitätsisolator ein. Der Kapazitätsisolator schließt einen Abschnitt ein, der zwischen der unteren Kapazitätselektrode 31 und der oberen Kapazitätselektrode 33 einer Gate-Isolierschicht 5 angeordnet ist. Wenn ein Ausgangstransistor T5 ein TFT eines Ätzstopptyps ist, kann der Kapazitätsisolator die Gate-Isolierschicht 5 und eine Kanalschutzschicht 16 einschließen. Die untere Metallschicht M1 ist zum Beispiel eine Gate-Metallschicht, und die obere Metallschicht M2 ist zum Beispiel eine Source-Metallschicht.
  • Die untere Kapazitätselektrode 31 ist mit einer Gate-Elektrode 3B des Ausgangstransistors T5 und einem Knoten netA elektrisch verbunden, und die obere Kapazitätselektrode 33 ist mit einer Source-Elektrode 8B des Ausgangstransistors T5 und einem Knoten GOUT elektrisch verbunden. Wie veranschaulicht, kann die untere Kapazitätselektrode 31 einstückig mit der Gate-Elektrode 3B ausgebildet sein, und die obere Kapazitätselektrode 33 kann einstückig mit der Source-Elektrode 8B ausgebildet sein.
  • Die untere Kapazitätselektrode 31 und die obere Kapazitätselektrode 33 können so angeordnet sein, dass sie über den Kapazitätsisolator (hier die Gate-Isolierschicht 5 und die Kanalschutzschicht 16) mindestens teilweise einander überlappen. Die untere Kapazitätselektrode 31 und die obere Kapazitätselektrode 33 sind jeweils eine Metallelektrode. Die untere Kapazitätselektrode 31 und die obere Kapazitätselektrode 33 schließen transparente Abschnitte (Öffnungen) 31p und 33p ein, die jeweils zum Aushärten eines Dichtungselements konfiguriert sind. Die Anzahl und Formen der transparenten Abschnitte (Öffnungen) 31p und 33p sind nicht auf die Anzahl und die Formen in dem veranschaulichten Beispiel beschränkt. Jedoch sind die Öffnung 31p der unteren Kapazitätselektrode 31 und die Öffnung 33p der oberen Kapazitätselektrode 33 so angeordnet, dass sie bei Betrachtung aus der Normalenrichtung mindestens teilweise einander überlappen. Es ist zu beachten, dass die untere Kapazitätselektrode 31 und die obere Kapazitätselektrode 33 ausgeschnittene Abschnitte anstelle der Öffnungen 31p und 33p oder zusätzlich zu den Öffnungen 31p und 33p einschließen können. Wenn der zweite Kondensator Cb über eine gesamte Schaltungsbreite in einer Y-Richtung angeordnet ist, ist bevorzugt, einen transparenten Abschnitt bereitzustellen. Jedoch kann, wenn der zweite Kondensator Cb nur in einem Abschnitt der Schaltungsbreite in der Y-Richtung angeordnet ist und die Lichteinstrahlung des Dichtungselements nicht blockiert ist, der zweite Kondensator Cb ohne transparenten Abschnitt bereitgestellt werden.
  • Die untere Kapazitätselektrode 31 kann in einer (unteren Metallschicht M1) der Gate-Metallschicht und der Source-Metallschicht, die auf der Substratseite angeordnet sind, ausgebildet sein, und die obere Kapazitätselektrode 33 kann in der anderen (oberen Metallschicht M2) der Gate-Metallschicht und der Source-Metallschicht ausgebildet sein. In diesem Beispiel ist die untere Kapazitätselektrode 31 in der Gate-Metallschicht ausgebildet und die obere Kapazitätselektrode 33 ist in der Source-Metallschicht ausgebildet, jedoch kann, wenn der Ausgangstransistor T5 eine Top-Gate-Struktur aufweist, die untere Kapazitätselektrode 31 in der Source-Metallschicht ausgebildet sein, und die obere Kapazitätselektrode 33 kann in der Gate-Metallschicht ausgebildet sein.
  • Ferner können die untere Kapazitätselektrode 31 und/oder die obere Kapazitätselektrode 33 in einer leitfähigen Schicht mit Ausnahme der Source-Metallschicht und der Gate-Metallschicht, wie einer Oxidhalbleiterschicht eines Pixel-TFT oder einer leitfähigen Schicht, die durch Reduzieren des Widerstands einer Halbleiterschicht erhalten wird, ausgebildet sein. Und zwar können die untere Metallschicht M1 und/oder die obere Metallschicht M2 jeweils eine leitfähige Schicht mit Ausnahme der Source-Metallschicht und der Gate-Metallschicht sein.
  • Während in diesem Beispiel sowohl die untere Kapazitätselektrode 31 und die obere Kapazitätselektrode 33 Metallelektroden sind, kann nur eine der unteren Kapazitätselektrode 31 und der oberen Kapazitätselektrode 33 eine Metallelektrode sein. Die Metallelektrode schließt einen transparenten Abschnitt ein, der zum Aushärten des Dichtungselements konfiguriert ist.
  • Eine der unteren Kapazitätselektrode 21 und der oberen Kapazitätselektrode 23 des ersten Kondensators Ca ist mit der unteren Kapazitätselektrode 31 des zweiten Kondensators Cb in einem ersten Kontaktabschnitt CT1 verbunden und ist über die untere Kapazitätselektrode 31 mit der Gate-Elektrode 3B des Ausgangstransistors T5 und dem Knoten netA elektrisch verbunden. Die andere der unteren Kapazitätselektrode 21 und der oberen Kapazitätselektrode 23 ist mit der oberen Kapazitätselektrode 33 und der Source-Elektrode 8B des zweiten Kondensators Cb in einem zweiten Kontaktabschnitt CT2 verbunden und ist über die Source-Elektrode 8B mit dem Knoten GOUT elektrisch verbunden.
  • In diesem Beispiel kann die obere Kapazitätselektrode 21 in einer Öffnung, die in einer Zwischenschicht-Isolierschicht 13 in dem ersten Kontaktabschnitt CT1 ausgebildet ist, mit dem oberen Metallverbindungsabschnitt 25 in Kontakt sein, und der obere Metallverbindungsabschnitt 25 kann in einer Öffnung, die in der Gate-Isolierschicht 5 ausgebildet ist, mit der unteren Kapazitätselektrode 31 in Kontakt sein. Der obere Metallverbindungsabschnitt 25 ist in der oberen Metallschicht M2 ausgebildet und bildet den Knoten netA. Die Kapazitätselektrode 31 ist in der unteren Metallschicht M1 ausgebildet und ist mit der Gate-Elektrode 3B elektrisch verbunden (hier einstückig damit ausgebildet).
  • Die obere Kapazitätselektrode 23 kann in einer Öffnung, die in der Zwischenschicht-Isolierschicht 13 und der dielektrischen Schicht 17 in dem zweiten Kontaktabschnitt CT2 ausgebildet ist, mit der oberen Kapazitätselektrode 33 in Kontakt sein. Die obere Kapazitätselektrode 33 ist mit der Source-Elektrode 8B des Ausgangstransistors T5 und dem Knoten GOUT elektrisch verbunden (hier einstückig damit ausgebildet).
  • 9A und 9B sind eine Querschnittsansicht bzw. eine schematische Ansicht, die einen anderen Kapazitätsabschnitt CAP(5) der vorliegenden Ausführungsform veranschaulichen.
  • Wie in 9A und 9B beispielhaft veranschaulicht, kann die untere Kapazitätselektrode 21 in einer Öffnung, die in der Zwischenschicht-Isolierschicht 13 in dem zweiten Kontaktabschnitt CT2 ausgebildet ist, mit der oberen Kapazitätselektrode 33 in Kontakt sein und kann über die obere Kapazitätselektrode 33 mit der Source-Elektrode 8B und dem Knoten GOUT elektrisch verbunden sein. Die obere Kapazitätselektrode 23 kann in einer Öffnung, die in der dielektrischen Schicht 17 und der Zwischenschicht-Isolierschicht 13 in dem ersten Kontaktabschnitt CT1 ausgebildet ist, mit dem oberen Metallverbindungsabschnitt 25 in Kontakt sein, und der obere Metallverbindungsabschnitt 25 kann in einer Öffnung, die in der Gate-Isolierschicht 5 ausgebildet ist, mit der unteren Kapazitätselektrode 31 in Kontakt sein. Die obere Kapazitätselektrode 23 kann über den oberen Metallverbindungsabschnitt 25 mit dem Knoten netA verbunden sein und kann über die untere Kapazitätselektrode 31 mit der Gate-Elektrode 3B elektrisch verbunden sein.
  • In der vorliegenden Ausführungsform überlappen der erste Kondensator Ca und der zweite Kondensator Cb bei Betrachtung aus der Normalenrichtung des Substrats mindestens teilweise einander. Dementsprechend kann im Vergleich zu der ersten Ausführungsform die Fläche oder eine Breite (Layout-Fläche oder eine Layout-Breite), die für den Kapazitätsabschnitt CAP erforderlich ist, weiter reduziert werden. In ähnlicher Weise sind in der vorliegenden Ausführungsform die Überlappungsfläche der unteren Kapazitätselektrode 21 und der oberen Kapazitätselektrode 23 und die Überlappungsfläche der unteren Kapazitätselektrode 31 und der oberen Kapazitätselektrode 33 in geeigneter Weise festgelegt, um den Kapazitätsabschnitt CAP mit einer vorher festgelegten Kapazität zu versehen.
  • Wenn keine Abschirmschicht 28 auf dem Gate-Treiber GD bereitgestellt ist, kann der erste Kondensator Ca nicht nur auf dem zweiten Kondensator Cb, sondern auch auf einem anderen Schaltungselement angeordnet sein. Dementsprechend kann die Schaltungsfläche weiter reduziert werden.
  • Schätzung der Fläche und Kapazität des Kapazitätsabschnitts CAP
  • Hier wurden die Kapazität und eine Größe des Kapazitätsabschnitts CAP in jeder der ersten und der zweiten Ausführungsform geschätzt, und die Ergebnisse der Schätzung werden beschrieben.
  • Es ist zu beachten, dass zum Vergleich auch eine Größe des Kapazitätsabschnitts CAP, der nur den zweiten Kondensator Cb unter Verwendung der unteren Metallschicht M1 und der oberen Metallschicht M2 einschließt, geschätzt wurde. 14A und 14B sind eine Draufsicht bzw. eine Querschnittsansicht eines Ausgangstransistors T5 und eines Kapazitätsabschnitts CAP(900) in einem Gate-Treiber 900 eines Vergleichsbeispiels. In 14A und 14B bedeuten die gleichen Bezugszeichen die gleichen Konfigurationen wie die Konfigurationen in 8A und 8B. Der Kapazitätsabschnitt CAP(900) des Vergleichsbeispiels schließt den zweiten Kondensator Cb ein und schließt nicht den ersten Kondensator Ca ein, der transparent ist. Eine beliebige der Kapazitätselektroden 31 und 33 des zweiten Kondensators Cb ist eine Metallelektrode und weist die Vielzahl von Öffnungen 31p und 33p auf, die als transparente Abschnitte dienen.
  • 10A bis 10D sind Draufsichten, die den Gate-Treiber 900 (14A und 14B) eines Vergleichsbeispiels und Gate-Treiber 301, 302 bzw. 303 der Beispiele 1 bis 3 schematisch veranschaulichen. Die Gate-Treiber 301, 302 und 303 der Beispiele 1 bis 3 weisen Strukturen ähnlich den Strukturen des Gate-Treibers GD(1) (5A bis 5C), des Gate-Treibers GD(4) (8A bis 8C) bzw. des Gate-Treibers GD(3) (7A und 7B) auf. Hier wird angenommen, dass eine Richtung, in der sich ein Dichtungsbereich 230R erstreckt, eine Y-Richtung ist, und eine Richtung senkrecht zu der Y-Richtung eine X-Richtung ist und jede Schaltung über den Dichtungsbereich 230R in der X-Richtung ausgebildet ist. Außerdem wurde eine Breite Wc in der X-Richtung, die erforderlich ist, um den Kapazitätsabschnitt CAP zu bilden, unter der Annahme berechnet, dass eine Breite Wy in der Y-Richtung jeder Schaltung konstant ist, und ein Maß der Reduzierung einer Breite Wx in der X-Richtung jeder Schaltung wurde untersucht.
  • Bei der Schätzung betrug die Kapazitätseinheit pro Flächeneinheit des zweiten Kondensators Cb unter Verwendung der unteren Metallschicht M1 und der oberen Metallschicht M2 9,67 × 10-5 pF/µm2, die Kapazitätseinheit pro Flächeneinheit des ersten Kondensators Ca unter Verwendung der unteren transparenten leitfähigen Schicht M3 und der oberen transparenten leitfähigen Schicht M4 betrug 4,43 × 10-4 pF/µm2. Die Ergebnisse sind in Tabelle 1 gezeigt. Tabelle 1
    Vergleichsbeispiel Beispiel 1 Beispiel 2 Beispiel 3
    Überlappungsfläche M1-M2 (µm2) 16552,75 6238,325 8783,75 6238,325
    Kapazität M1-M2 (pF) 1,6008 0,6033 0,8495 0,6033
    Überlappungsfläche M3-M4 (µm2) 0 9839,2 4410 9839,2
    Kapazität M3-M4 (pF) 0 4,3559 1,9523 4,3559
    Gesamtkapazität (pF) 1,6008 4,9592 2,8018 4,9592
    Breite Wc (µm) 159,0 103,4 48,5 0
    Reduzierte Breite (µm) des Rahmenbereichs in Bezug auf Vergleichsbeispiel - 55,6 110,5 159,0
  • Es ist zu beachten, dass in Beispiel 1 ein Layout in Anbetracht von Lichttransmission in dem Dichtungsbereich 230R unter der Annahme verwendet wird, dass eine Position des Dichtungsbereichs 230R in einem Nichtanzeigebereich die gleiche ist wie eine Position in dem Vergleichsbeispiel. In den Beispielen 2 und 3 wird ein Layout verwendet, das eine weitere Reduzierung der Schaltungsbreite ermöglicht, und gemäß dem Layout ist eine Position des Dichtungsbereichs 230R gegenüber der Position in dem Vergleichsbeispiel versetzt.
  • In dem Vergleichsbeispiel ist es notwendig, die transparenten Abschnitte bereitzustellen, die jeweils eine vorher festgelegte Fläche in den Elektroden des Kapazitätsabschnitts CAP(900) aufweisen. Die Breite Wc in der X-Richtung, die erforderlich ist, um den Kapazitätsbereich CAP(900) zu bilden, wird durch eine Summe der Überlappungsfläche der Elektroden, um die vorher festgelegte Kapazität zu erhalten, und die Fläche der transparenten Abschnitte bestimmt. Um zum Beispiel den Kapazitätsabschnitt CAP(900) mit einer Kapazität von etwa 1,6 pF zu bilden, wird die Breite Wc, die für den Kapazitätsabschnitt CAP erforderlich ist, 159 µm.
  • Dagegen ist es bei dem Gate-Treiber 301 nicht notwendig, den transparenten Abschnitt in dem Kapazitätsabschnitt CAP(1) bereitzustellen. Somit kann, selbst wenn die für den Kapazitätsabschnitt CAP(1) erforderliche Breite (Breite des ersten Kondensators Ca) Wc auf 103,4 µm reduziert wird, der Kapazitätsabschnitt CAP(1) eine Kapazität von etwa 5,0 pF aufweisen. Außerdem kann bei dem Gate-Treiber 303, selbst wenn die für den Kapazitätsabschnitt CAP(4) erforderliche Breite Wc auf 48,5 µm reduziert wird, der Kapazitätsabschnitt CAP(4) eine Kapazität (Gesamtkapazität des ersten Kondensators Ca und des zweiten Kondensators Cb) von etwa 2,8 pF sicherstellen. Ferner ist der erste Kondensator Ca überlappend mit anderen Schaltungselementen wie dem Gate-Treiber 302 angeordnet, und dementsprechend wird es nicht notwendig, die Breite Wc zur Bildung des Kapazitätsabschnitts CAP sicherzustellen (Wc = 0). Daher kann, obwohl eine Kapazität, die zu der Kapazität des Kapazitätsabschnitts CAP(1) äquivalent ist, sichergestellt werden kann, die Breite Wx der gesamten Schaltung im Vergleich zu dem Gate-Treiber GD(1) weiter um 103,4 µm reduziert werden. Somit versteht es sich gemäß der ersten und der zweiten Ausführungsform von selbst, dass die für die Schaltung erforderliche Fläche oder Breite im Vergleich zu dem Vergleichsbeispiel weiter reduziert werden kann und eine Verengung des Nichtanzeigebereichs erreicht werden kann.
  • Dritte Ausführungsform
  • Eine dritte Ausführungsform ist eine Anzeigevorrichtung mit einem Aktivmatrixsubstrat einschließlich einer auf monolithische Weise ausgebildeten peripheren Schaltung, einer Flüssigkristallschicht und eines Gegensubstrats. Die Anzeigevorrichtung der vorliegenden Ausführungsform unterscheidet sich von den vorstehend beschriebenen Ausführungsformen dadurch, dass eine obere Kapazitätselektrode eines Kapazitätsabschnitts CAP auf dem Gegensubstrat statt auf dem Aktivmatrixsubstrat bereitgestellt ist.
  • Die vorliegende Ausführungsform kann in geeigneter Weise auf eine Anzeigevorrichtung eines Modus mit vertikalem elektrischem Feld wie beispielsweise eines TN-Modus und eines VA-Modus angewendet werden. Außerdem kann die vorliegende Ausführungsform auf geeignete Weise auf eine Anzeigevorrichtung eines In-Cell-Touchpanel-Typs angewendet werden. Bei der Anzeigevorrichtung eines In-Cell-Touchpanel-Typs kann ein transparenter leitfähiger Film, der auf dem Gegensubstrat ausgebildet ist, so strukturiert werden, dass er auf dem Gegensubstrat eine transparente Elektrode, die als gemeinsame Elektrode dient, und eine Elektrode für einen Berührungssensor bildet. Wenn die vorliegende Ausführungsform auf eine solche Anzeigevorrichtung angewendet wird, kann die obere Kapazitätselektrode des Kapazitätsabschnitts CAP bei dem Strukturierungsschritt zur Bildung der transparenten Elektrode gleichzeitig auf dem Gegensubstrat gebildet werden, und somit kann der Kapazitätsabschnitt CAP, der einen ersten Kondensator Ca einschließt, der transparent ist, ohne Hinzufügen des Herstellungsschritts gebildet werden. Es ist zu beachten, dass eine Struktur und Funktionsweise einer Anzeigevorrichtung eines In-Cell-Touchpanel-Typs beispielsweise in JP 2014-109904 A und dergleichen offenbart sind. Der gesamte Inhalt der vorliegenden Erfindung von JP 2014-109904 A ist durch Bezugnahme hierin aufgenommen.
  • 11A ist eine Querschnittsansicht eines Kapazitätsabschnitts CAP(6) eines Gate-Treibers in der vorliegenden Ausführungsform, und 11B ist eine schematische Ansicht des Kapazitätsabschnitts CAP(6).
  • Die Anzeigevorrichtung der vorliegenden Ausführungsform schließt ein Aktivmatrixsubstrat 101, ein Gegensubstrat 211 und eine Flüssigkristallschicht 220 ein. Die Flüssigkristallschicht 220 ist zwischen dem Aktivmatrixsubstrat 101 und dem Gegensubstrat 211 angeordnet. In einem Umfang der Flüssigkristallschicht 220 ist ein Dichtungsabschnitt 230 bereitgestellt, der so konfiguriert ist, dass er ein Flüssigkristallmaterial umschließt. Der Dichtungsabschnitt 230 kann leitfähige Partikel 51 enthalten. Als Alternative kann der Dichtungsabschnitt 230 aus einem Harz mit elektrischer Leitfähigkeit gebildet sein.
  • Das Aktivmatrixsubstrat 101 unterscheidet sich von dem vorstehend beschriebenen Aktivmatrixsubstrat 100 dadurch, dass das Aktivmatrixsubstrat 101 eine untere Metallschicht M1, eine obere Metallschicht M2 und eine untere transparente leitfähige Schicht M3 einschließt, jedoch keine dielektrische Schicht 17 und keine obere transparente leitfähige Schicht M4 einschließt. Bei dem Aktivmatrixsubstrat 101 schließt die untere transparente leitfähige Schicht M3 eine untere transparente Elektrode (nicht veranschaulicht), die in einem Anzeigebereich angeordnet ist und als Pixelelektrode PE funktioniert, und eine untere Kapazitätselektrode 41 des ersten Kondensators Ca, die in einem Nichtanzeigebereich angeordnet ist, ein. Die untere transparente leitfähige Schicht M3 kann ferner einen transparenten Verbindungsabschnitt 35 einschließen, der in dem Nichtanzeigebereich angeordnet ist.
  • Das Gegensubstrat 211 schließt ein Substrat (zum Beispiel ein Glassubstrat) (nicht veranschaulicht), eine Farbfilterschicht (nicht veranschaulicht) und eine obere transparente leitfähige Schicht M4, die auf der Flüssigkristallschichtseite des Substrats angeordnet ist, ein. Die obere transparente leitfähige Schicht M4 schließt eine obere transparente Elektrode (nicht veranschaulicht), die in dem Anzeigebereich angeordnet ist und als gemeinsame Elektrode CE funktioniert, und eine obere Kapazitätselektrode 43 des ersten Kondensators Ca, die in dem Nichtanzeigebereich angeordnet ist, ein.
  • Eine Konfiguration des Kapazitätsabschnitts CAP(6) eines Gate-Treibers GD in der vorliegenden Ausführungsform wird genauer beschrieben.
  • Der Kapazitätsabschnitt CAP(6) schließt den ersten Kondensator Ca und einen zweiten Kondensator Cb, der parallel zu dem ersten Kondensator Ca geschaltet ist, ein. Der Kapazitätsabschnitt CAP(6) ist näher an der Seite des Anzeigebereichs angeordnet als der Dichtungsabschnitt 230. Es ist zu beachten, dass mindestens der erste Kondensator Ca des Gate-Treibers GD näher an der Seite des Anzeigebereichs angeordnet sein kann als der Dichtungsabschnitt 230.
  • Der erste Kondensator Ca schließt eine untere Kapazitätselektrode (erste untere Kapazitätselektrode) 41, die in der unteren transparenten leitfähigen Schicht M3 in dem Aktivmatrixsubstrat 101 ausgebildet ist, eine obere Kapazitätselektrode (erste obere Kapazitätselektrode) 43, die in der oberen transparenten leitfähigen Schicht M4 in dem Gegensubstrat 211 ausgebildet ist, und einen Kapazitätsisolator, der zwischen der unteren Kapazitätselektrode 41 und der oberen Kapazitätselektrode 43 angeordnet ist, ein. Der Kapazitätsisolator schließt die Flüssigkristallschicht 220 ein. Die untere Kapazitätselektrode 41 und die obere Kapazitätselektrode 43 sind einander gegenüberliegend unter Anordnung der Flüssigkristallschicht 220 zwischen der unteren Kapazitätselektrode 41 und der oberen Kapazitätselektrode 43 in dem Nichtanzeigebereich angeordnet.
  • Der zweite Kondensator Cb schließt eine untere Kapazitätselektrode 31, die in der unteren Metallschicht M1 ausgebildet ist, und eine obere Kapazitätselektrode 33, die in der oberen Metallschicht M2 ausgebildet ist, ein. Der zweite Kondensator Cb weist eine Konfiguration auf, die der vorstehend unter Bezugnahme auf 8A bis 8C beschriebenen Konfiguration ähnlich ist.
  • Eine der unteren Kapazitätselektrode 41 und der oberen Kapazitätselektrode 43 des ersten Kondensators Ca ist mit der unteren Kapazitätselektrode 31 des zweiten Kondensators Cb in einem ersten Kontaktabschnitt CT1 verbunden und ist über die untere Kapazitätselektrode 31 mit einer Gate-Elektrode 3B eines Ausgangstransistors T5 und einem Knoten netA elektrisch verbunden. Die andere der unteren Kapazitätselektrode 41 und der oberen Kapazitätselektrode 43 ist mit der oberen Kapazitätselektrode 33 des zweiten Kondensators Cb in einem zweiten Kontaktabschnitt CT2 verbunden und ist über die obere Kapazitätselektrode 33 mit einer Source-Elektrode 8B des Ausgangstransistors T5 und einem Knoten GOUT elektrisch verbunden.
  • In dem in 11A und 11B veranschaulichten Beispiel ist die untere Kapazitätselektrode 41 über den Dichtungsabschnitt 230 mit dem transparenten Verbindungsabschnitt 35 in dem ersten Kontaktabschnitt CT1 elektrisch verbunden. In diesem Beispiel enthält der Dichtungsabschnitt 230 die leitfähigen Partikel 51 wie Au-Partikel, und die untere Kapazitätselektrode 41 und der transparente Verbindungsabschnitt 35 können durch diese leitfähigen Partikel 51 elektrisch verbunden sein. Der transparente Verbindungsabschnitt 35 ist beispielsweise in der unteren transparenten leitfähigen Schicht M3 ausgebildet. Der transparente Verbindungsabschnitt 35 ist von der unteren Kapazitätselektrode 41 elektrisch getrennt. Der transparente Verbindungsabschnitt 35 kann in einer Öffnung, die in Isolierschichten (hier eine Zwischenschicht-Isolierschicht 13, eine Gate-Isolierschicht 5 und eine Kanalschutzschicht 16) ausgebildet ist, mit der unteren Kapazitätselektrode 31 in Kontakt sein. Die untere Kapazitätselektrode 31 ist mit der Gate-Elektrode 3B und dem Knoten netA elektrisch verbunden (hier einstückig damit ausgebildet).
  • Die obere Kapazitätselektrode 43 ist in der Öffnung, die in der Zwischenschicht-Isolierschicht 13 in dem zweiten Kontaktabschnitt CT2 ausgebildet ist, mit der oberen Kapazitätselektrode 33 in Kontakt. Die obere Kapazitätselektrode 33 ist mit der Source-Elektrode 8B des Ausgangstransistors T5 und dem Knoten GOUT elektrisch verbunden (hier einstückig damit ausgebildet).
  • 12A ist eine Querschnittsansicht eines Kapazitätsabschnitts CAP(7) eines anderen Gate-Treibers in der vorliegenden Ausführungsform, und 12B ist eine schematische Ansicht des Kapazitätsabschnitts CAP(7).
  • Wie veranschaulicht, kann die untere Kapazitätselektrode 41 in der Öffnung, die in der Zwischenschicht-Isolierschicht 13, der Gate-Isolierschicht 5 und der Kanalschutzschicht 16 in dem ersten Kontaktabschnitt CT1 ausgebildet ist, mit der unteren Kapazitätselektrode 31 Kontakt sein und kann über die untere Kapazitätselektrode 31 mit dem Knoten netA und der Gate-Elektrode 3B elektrisch verbunden sein. Die obere Kapazitätselektrode 43 kann über den Dichtungsabschnitt 230 in dem zweiten Kontaktabschnitt CT2 mit dem transparenten Verbindungsabschnitt 35 in Kontakt sein. Der transparente Verbindungsabschnitt 35 kann in der Öffnung, die in der Zwischenschicht-Isolierschicht 13 ausgebildet ist, mit der oberen Kapazitätselektrode 33 in Kontakt sein und kann über die obere Kapazitätselektrode 33 mit der Source-Elektrode 8B des Ausgangstransistors T5 und dem Knoten GOUT elektrisch verbunden sein.
  • Der erste Kondensator Ca und der zweite Kondensator Cb können bei Betrachtung aus einer Normalenrichtung des Substrats mindestens teilweise einander überlappen. Dementsprechend kann die Fläche oder eine Breite (Layout-Fläche oder eine Layout-Breite), die für den Kapazitätsabschnitt CAP erforderlich ist, weiter reduziert werden.
  • Es ist zu beachten dass die untere transparente leitfähige Schicht M3 die Pixelelektrode einschließt und die obere transparente leitfähige Schicht M4 die transparente leitfähige Schicht ist, welche die gemeinsame Elektrode einschließt, wie vorstehend beschrieben, jedoch können, solange die untere transparente leitfähige Schicht M3 und die obere transparente leitfähige Schicht M4 transparente leitfähige Schichten sind, die auf dem Aktivmatrixsubstrat bzw. dem Gegensubstrat ausgebildet sind, die untere transparente leitfähige Schicht M3 und die obere transparente leitfähige Schicht M4 jeweils eine Schicht sein, die eine weitere transparente Elektrode einschließt.
  • TFT-Struktur
  • Der Pixel-TFT und der Schaltungs-TFT (einschließlich des Ausgangstransistors T5) jeder der vorstehend beschriebenen ersten bis dritten Ausführungsform können von einem Ätzstopptyp sein oder können von einem kanalgeätzten Typ sein.
  • In dem TFT eines kanalgeätzten Typs ist eine Ätzstoppschicht nicht auf einem Kanalbereich ausgebildet, und eine untere Fläche eines Endabschnitts auf der Kanalseite jeder der Source- und der Drain-Elektrode ist so angeordnet, dass sie mit einer oberen Fläche einer Oxidhalbleiterschicht in Kontakt kommt (siehe einen Dünnschichttransistor 710B von 13). Der TFT eines kanalgeätzten Typs wird zum Beispiel gebildet, indem ein leitfähiger Film für Source- und Drain-Elektrode auf der Oxidhalbleiterschicht gebildet wird und eine Source- und Drain-Trennung durchgeführt wird. Bei dem Source- und Drain-Trennschritt kann ein Oberflächenabschnitt des Kanalbereichs geätzt werden.
  • Unterdessen ist bei dem TFT eines Ätzstopptyps eine Ätzstoppschicht auf einem Kanalbereich ausgebildet, und eine untere Fläche eines Endabschnitts auf der Kanalseite jeder der Source- und der Drain-Elektrode ist beispielsweise auf der Ätzstoppschicht angeordnet. Der TFT eines Ätzstopptyps wird beispielsweise durch Bilden der Ätzstoppschicht, die einen Abschnitt bedeckt, welcher der Kanalbereich der Oxidhalbleiterschicht sein soll, anschließendes Bilden des leitfähigen Films für Source- und Drain-Elektrode auf der Oxidhalbleiterschicht und der Ätzstoppschicht und Durchführen der Source- und Drain-Trennung gebildet.
  • Oxidhalbleiter
  • Eine Halbleiterschicht von jedem eines Pixel-TFT 10 und eines Schaltungs-TFT (einschließlich des Ausgangstransistors T5) kann ein Siliciumhalbleiterschicht sein oder kann eine Oxidhalbleiterschicht sein.
  • Der in der Oxidhalbleiterschicht vorhandene Oxidhalbleiter kann ein amorpher Oxidhalbleiter sein oder kann ein kristalliner Oxidhalbleiter einschließlich eines kristallinen Abschnitts sein. Beispiele für den kristallinen Oxidhalbleiter schließen einen polykristallinen Oxidhalbleiter, einen mikrokristallinen Oxidhalbleiter und einen kristallinen Oxidhalbleiter mit einer c-Achse, die im Wesentlichen senkrecht zu einer Schichtfläche ausgerichtet ist, ein.
  • Die Oxidhalbleiterschicht kann eine geschichtete Struktur mit zwei oder mehr Schichten aufweisen. In einem Fall, in dem die Oxidhalbleiterschicht eine geschichtete Struktur einschließt, kann die Oxidhalbleiterschicht eine amorphe Oxidhalbleiterschicht und eine kristalline Oxidhalbleiterschicht einschließen. Als Alternative kann die Oxidhalbleiterschicht eine Vielzahl von kristallinen Oxidhalbleiterschichten mit unterschiedlichen Kristallstrukturen einschließen. Außerdem kann die Oxidhalbleiterschicht eine Vielzahl von amorphen Oxidhalbleiterschichten einschließen. Wenn die Oxidhalbleiterschicht eine Zweischichtstruktur mit einer Oberschicht und einer Unterschicht einschließt, ist eine Energielücke eines in der Oberschicht vorhandenen Oxidhalbleiters vorzugsweise größer als eine Energielücke eines in der Unterschicht vorhandenen Oxidhalbleiters. Wenn jedoch eine Differenz der Energielücke zwischen diesen Schichten relativ klein ist, kann die Energielücke des Oxidhalbleiters in der Unterschicht größer sein als die Energielücke des Oxidhalbleiters in der Oberschicht.
  • Materialien, Strukturen und Filmbildungsverfahren eines amorphen Oxidhalbleiters und der vorstehend beschriebenen kristallinen Oxidhalbleiter, eine Konfiguration einer Oxidhalbleiterschicht mit einer geschichteten Struktur und dergleichen sind beispielsweise in JP 2014-007399 A beschrieben. Der gesamte Inhalt der vorliegenden Erfindung von JP 2014-007399 A ist als Bezugnahme hierin aufgenommen.
  • Die Oxidhalbleiterschicht kann beispielsweise mindestens ein Metallelement einschließen, das aus In, Ga und Zn ausgewählt ist. In der vorliegenden Ausführungsform schließt die Oxidhalbleiterschicht zum Beispiel einen In-Ga-Zn-O-basierten Halbleiter (zum Beispiel ein Indium-Gallium-Zinkoxid) ein. Hier ist der In-Ga-Zn-O-basierte Halbleiter ein ternäres Oxid von In (Indium), Ga (Gallium) und Zn (Zink), und ein Verhältnis (Zusammensetzungsverhältnis) von In, Ga und Zn ist nicht besonders beschränkt. Beispielsweise schließt das Verhältnis In:Ga:Zn = 2:2:1, In:Ga:Zn = 1:1:1 oder In:Ga:Zn = 1:1:2 ein. Solch eine Oxidhalbleiterschicht kann aus einem Oxidhalbleiterfilm gebildet sein, der einen In-Ga-Zn-O-basierten Halbleiter einschließt.
  • Der In-Ga-Zn-O-basierte Halbleiter kann ein amorpher Halbleiter sein oder kann ein kristalliner Halbleiter sein. Ein kristalliner In-Ga-Zn-O-basierter Halbleiter, bei dem eine c-Achse im Wesentlichen senkrecht zu einer Schichtoberfläche ausgerichtet ist, ist als der kristalline In-Ga-Zn-O-basierte Halbleiter bevorzugt.
  • Es ist zu beachten, dass eine Kristallstruktur des kristallinen In-Ga-Zn-O-basierten Halbleiters zum Beispiel in JP 2014-007399 A , JP 2012-134475 A und JP 2014-209727 A wie vorstehend beschrieben offenbart ist. Der gesamte Inhalt der vorliegenden Erfindung von JP 2012-134475 A und JP 2014-209727 A ist als Bezugnahme hierin aufgenommen. Ein TFT mit einer In-Ga-Zn-O-basierten Halbleiterschicht weist eine hohe Mobilität (mehr als das 20-Fache im Vergleich zu einem a-Si-TFT) und einen niedrigen Leckstrom (weniger als 1/100 im Vergleich zu einem a-Si-TFT) auf, und somit kann ein solcher TFT in geeigneter Weise als ein Treiber-TFT (beispielsweise ein TFT, der in einer Treiberschaltung vorhanden ist, die in einem Umfang eines Anzeigebereichs mit einer Vielzahl von Pixeln und auf dem gleichen Substrat wie der Anzeigebereich bereitgestellt ist) und ein Pixel-TFT (in einem Pixel bereitgestellter TFT) verwendet werden.
  • Anstelle des In-Ga-Zn-O-basierten Halbleiters kann die Oxidhalbleiterschicht einen anderen Oxidhalbleiter einschließen. Beispielsweise kann die Oxidhalbleiterschicht einen In-Sn-Zn-O-basierten Halbleiter (zum Beispiel In2O3-SnO2-ZnO; InSnZnO) einschließen. Der In-Sn-Zn-O-basierte Halbleiter ist ein ternäres Oxid von In (Indium), Sn (Zinn) und Zn (Zink). Als Alternative kann die Oxidhalbleiterschicht einen In-Al-Zn-O-basierten Halbleiter, einen In-Al-Sn-Zn-O-basierten Halbleiter, einen Zn-O-basierten Halbleiter, einen In-Zn-O-basierten Halbleiter, einen Zn-Ti-O-basierten Halbleiter, einen Cd-Ge-O-basierten Halbleiter, einen Cd-Pb-O-basierten Halbleiter, einen CdO (Cadmiumoxid), einen Mg-Zn-O-basierten Halbleiter, einen In-Ga-Sn-O-basierten Halbleiter, einen In-Ga-O-basierten Halbleiter, einen Zr-In-Zn-O-basierten Halbleiter, einen Hf-In-Zn-O-basierten Halbleiter, einen Al-Ga-Zn-O-basierten Halbleiter oder einen Ga-Zn-O-basierten Halbleiter einschließen.
  • Vierte Ausführungsform
  • Nachstehend wird eine vierte Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Die Halbleitervorrichtung der vorliegenden Ausführungsform ist ein Aktivmatrixsubstrat, das einen Oxidhalbleiter-TFT und einen kristallinen Silicium-TFT einschließt, die auf demselben Substrat ausgebildet sind.
  • Das Aktivmatrixsubstrat schließt einen TFT (Pixel-TFT) für jedes Pixel ein. Als der Pixel-TFT wird beispielsweise ein Oxidhalbleiter-TFT mit einem In-Ga-Zn-O-basierten Halbleiterfilm verwendet, der als aktive Schicht dient.
  • Ein Abschnitt oder die Gesamtheit der peripheren Treiberschaltung kann auch einstückig auf dem gleichen Substrat wie der Pixel-TFT ausgebildet sein. Solch ein Aktivmatrixsubstrat wird als treibermonolithisches Aktivmatrixsubstrat bezeichnet. Bei dem treibermonolithischen Aktivmatrixsubstrat ist die periphere Treiberschaltung in einem Bereich (einem Nichtanzeigebereich oder einem Rahmenbereich) mit Ausnahme eines Bereichs (Anzeigebereich), der eine Vielzahl von Pixeln einschließt, bereitgestellt. Als TFT (Schaltungs-TFT), der die periphere Treiberschaltung bildet, wird zum Beispiel ein kristalliner Silicium-TFT mit einem polykristallinen Siliciumfilm, der als aktive Schicht dient, verwendet. Somit kann, wenn der Oxidhalbleiter-TFT als der Pixel-TFT verwendet wird und der kristalline Silicium-TFT als der Schaltungs-TFT verwendet wird, die Leistungsaufnahme in dem Anzeigebereich reduziert werden, und ein Rahmenbereich kann ebenfalls reduziert werden.
  • Der in 2A und 2B veranschaulichte Pixel-TFT 10 kann als der Pixel-TFT verwendet werden. Dieser Punkt wird nachstehend beschrieben.
  • 13 ist eine schematische Querschnittsansicht, die einen Abschnitt eines Aktivmatrixsubstrats 700 der vorliegenden Ausführungsform veranschaulicht.
  • Wie in 13 veranschaulicht, ist in dem Aktivmatrixsubstrat 700 ein zweiter Dünnschichttransistor 710B als der Pixel-TFT in jedem Pixel in einem Anzeigebereich DR ausgebildet, und ein erster Dünnschichttransistor 710A ist als der Schaltungs-TFT in einem Treiberschaltungs-Bildungsbereich in einem Nichtanzeigebereich FR ausgebildet. Als der Ausgangstransistor T5 jeder der vorstehend beschriebenen Ausführungsformen kann der erste Dünnschichttransistor 710A verwendet werden.
  • Das Aktivmatrixsubstrat 700 schließt ein Substrat 711, einen Grundfilm 712, der auf der Oberfläche des Substrats 711 ausgebildet ist, den ersten Dünnschichttransistor 710A, der auf einem Grundfilm 712 ausgebildet ist, und den zweiten Dünnschichttransistor 710B, der auf dem Grundfilm 712 ausgebildet ist, ein. Der erste Dünnschichttransistor 710A ist ein kristalliner Silicium-TFT mit einem aktiven Bereich, der hauptsächlich kristallines Silicium enthält. Der zweite Dünnschichttransistor 710B ist ein Oxidhalbleiter-TFT mit einem aktiven Bereich, der hauptsächlich einen Oxidhalbleiter enthält. Der erste Dünnschichttransistor 710A und der zweite Dünnschichttransistor 710B sind einstückig in dem Substrat 711 ausgebildet. Der „aktive Bereich“ bezieht sich hier auf einen Bereich in einer Halbleiterschicht als eine aktive Schicht eines TFT, und in dem Bereich ist ein Kanal ausgebildet.
  • Der erste Dünnschichttransistor 710A schließt eine kristalline Siliciumhalbleiterschicht (beispielsweise eine Polysiliciumschicht mit niedriger Temperatur) 713, die auf dem Grundfilm 712 ausgebildet ist, eine erste Isolierschicht 714, welche die kristalline Siliciumhalbleiterschicht 713 bedeckt, und eine Gate-Elektrode 715A, die auf der ersten Isolierschicht 714 bereitgestellt ist, ein. Die erste Isolierschicht 714 schließt einen Abschnitt ein, der zwischen der kristallinen Siliciumhalbleiterschicht 713 und der Gate-Elektrode 715A angeordnet ist und als Gate-Isolierfilm des ersten Dünnschichttransistors 710A funktioniert. Die kristalline Siliciumhalbleiterschicht 713 schließt einen Bereich (aktiver Bereich) 713c, in dem ein Kanal ausgebildet ist, und einen Source-Bereich 713s und einen Drain-Bereich 713d, die jeweils auf beiden Seiten des aktiven Bereichs angeordnet sind, ein. In diesem Beispiel dient in der kristallinen Siliciumhalbleiterschicht 713 ein Abschnitt, der über die erste Isolierschicht 714 mit der Gate-Elektrode 715A überlappt, als der aktive Bereich 713c. Außerdem schließt der erste Dünnschichttransistor 710A eine Source-Elektrode 718sA und eine Drain-Elektrode 718dA, die mit dem Source-Bereich 713s bzw. dem Drain-Bereich 713d verbunden sind, ein. Die Source-Elektrode 718sA und die Drain-Elektrode 718dA können auf einem Zwischenschicht-Isolierfilm (hier eine zweite Isolierschicht 716), welche die Gate-Elektrode 715A und die kristalline Siliciumhalbleiterschicht 713 bedeckt, bereitgestellt sein und können jeweils mit der kristallinen Siliciumhalbleiterschicht 713 in einem Kontaktloch verbunden sein, das in dem Zwischenschicht-Isolierfilm ausgebildet ist.
  • Der zweite Dünnschichttransistor 710B schließt eine Gate-Elektrode 715B, die auf dem Grundfilm 712 bereitgestellt ist, die zweite Isolierschicht 716, welche die Gate-Elektrode 715B bedeckt, und eine Oxidhalbleiterschicht 717, die auf der zweiten Isolierschicht 716 angeordnet ist, ein. Wie veranschaulicht, kann sich die erste Isolierschicht 714, die als Gate-Isolierfilm des ersten Dünnschichttransistors 710A dient, auf einen Bereich erstrecken, in dem der zweite Dünnschichttransistor 710B ausgebildet werden soll. In diesem Fall kann die Oxidhalbleiterschicht 717 auf der ersten Isolierschicht 714 ausgebildet sein. Die zweite Isolierschicht 716 schließt einen Abschnitt ein, der zwischen der Gate-Elektrode 715B und der Oxidhalbleiterschicht 717 angeordnet ist und als Gate-Isolierfilm des zweiten Dünnschichttransistors 710B funktioniert. Die Oxidhalbleiterschicht 717 schließt einen Bereich (aktiver Bereich) 717c, in dem ein Kanal ausgebildet ist, und einen Source-Kontaktbereich 717s und einen Drain-Kontaktbereich 717d, die jeweils auf beiden Seiten des aktiven Bereichs angeordnet sind, ein. In diesem Beispiel dient in der Oxidhalbleiterschicht 717 ein Abschnitt, der über die zweite Isolierschicht 716 mit der Gate-Elektrode 715B überlappt, als der aktive Bereich 717c. Außerdem schließt der zweite Dünnschichttransistor 710B ferner eine Source-Elektrode 718sB und eine Drain-Elektrode 718dB, die mit dem Source-Kontaktbereich 717s bzw. dem Drain-Kontaktbereich 717d verbunden sind, ein. Es ist zu beachten, dass eine Konfiguration, in welcher der Grundfilm 712 nicht auf dem Substrat 711 bereitgestellt ist, verwendet werden kann.
  • Die Dünnschichttransistoren 710A und 710B sind mit einem Passivierungsfilm 719 und einem Abflachungsfilm 720 bedeckt. Bei dem zweiten Dünnschichttransistor 710B, der als Pixel-TFT funktioniert, ist die Gate-Elektrode 715B mit einer Gate-Busleitung verbunden (nicht veranschaulicht), die Source-Elektrode 718sB ist mit einer Source-Busleitung verbunden (nicht veranschaulicht), und die Drain-Elektrode 718dB ist mit einer Pixelelektrode 723 verbunden. In diesem Beispiel ist die Drain-Elektrode 718dB mit der entsprechenden Pixelelektrode 723 in einer Öffnung verbunden, die in dem Passivierungsfilm 719 und dem Abflachungsfilm 720 ausgebildet ist. Ein Videosignal wird der Source-Elektrode 718sB über die Source-Busleitung zugeführt, und eine notwendige elektrische Ladung wird auf der Basis eines Gate-Signals aus der Gate-Busleitung in die Pixelelektrode 723 geschrieben.
  • Es ist zu beachten, dass wie veranschaulicht eine transparente leitfähige Schicht 721 auf dem Abflachungsfilm 720 als gemeinsame Elektrode ausgebildet sein kann und eine dritte Isolierschicht 722 zwischen der transparenten leitfähigen Schicht (gemeinsame Elektrode) 721 und der Pixelelektrode 723 ausgebildet sein kann. In diesem Fall kann die Pixelelektrode 723 mit einer Öffnung versehen sein, welche die Form eines Schlitzes aufweist. Solch ein Aktivmatrixsubstrat 700 kann beispielsweise auf eine Anzeigevorrichtung eines FFS-Modus angewendet werden.
  • Als der zweite Dünnschichttransistor 710B der vorliegenden Ausführungsform kann der Pixel-TFT 10 jeder der vorstehend beschriebenen Ausführungsformen verwendet werden.
  • Wenn der Pixel-TFT 10 angewendet wird, können die Gate-Elektrode 3A, die Gate-Isolierschicht 5, die Oxidhalbleiterschicht 7A, die Source-Elektrode 8A und die Drain-Elektrode 9A in dem Pixel-TFT 10 der Gate-Elektrode 715B, der zweiten Isolierschicht (Gate-Isolierschicht) 716, der Oxidhalbleiterschicht 717, der Source-Elektrode 718sB bzw. der Drain-Elektrode 718dB entsprechen, die in 13 veranschaulicht sind.
  • Außerdem kann eine Prüfschaltung einstückig in dem Nichtanzeigebereich ausgebildet sein. Als TFT (Prüf-TFT), der die Prüfschaltung bildet, kann der Dünnschichttransistor 710B, der ein Oxidhalbleiter-TFT ist, verwendet werden. Es ist zu beachten, dass der Prüf-TFT und die Prüfschaltung beispielsweise in einem Bereich ausgebildet sein können, in dem ein Halbleiterchip montiert ist.
  • In dem veranschaulichten Beispiel weist der erste Dünnschichttransistor 710A eine Top-Gate-Struktur auf, bei der die kristalline Siliciumhalbleiterschicht 713 zwischen der Gate-Elektrode 715A und dem Substrat 711 (Grundfilm 712) angeordnet ist. Unterdessen weist der zweite Dünnschichttransistor 710B eine Bottom-Gate-Struktur auf, bei der die Gate-Elektrode 715B zwischen der Oxidhalbleiterschicht 717 und dem Substrat 711 (Grundfilm 712) angeordnet ist. Solche Strukturen werden verwendet, und dementsprechend kann ein Anstieg der Anzahl von Herstellungsprozessen und der Herstellungskosten wirksamer unterdrückt werden, wenn zwei Arten von Dünnschichttransistoren wie die Dünnschichttransistoren 710A und 710B einstückig auf dem gleichen Substrat 711 ausgebildet sind.
  • Eine TFT-Struktur jedes des ersten Dünnschichttransistors 710A und des zweiten Dünnschichttransistors 710B ist nicht auf das Vorstehende beschränkt. Beispielsweise können die Dünnschichttransistoren 710A und 710B jeweils die gleiche TFT-Struktur aufweisen. Als Alternative kann der erste Dünnschichttransistor 710A eine Bottom-Gate-Struktur aufweisen, und der zweite Dünnschichttransistor 710B kann eine Top-Gate-Struktur aufweisen. Außerdem kann in dem Fall der Bottom-Gate-Struktur die TFT-Struktur von einem kanalgeätzten Typ sein wie der Dünnschichttransistor 710B oder kann von einem Ätzstopptyp sein. Außerdem kann die TFT-Struktur von einem Bottom-Contact-Typ sein, bei dem eine Source-Elektrode und eine Drain-Elektrode unter einer Halbleiterschicht angeordnet sind.
  • Die zweite Isolierschicht 716, die ein Gate-Isolierfilm des zweiten Dünnschichttransistors 710B ist, kann sich auf einen Bereich erstrecken, in dem der erste Dünnschichttransistor 710A ausgebildet ist, und kann als Zwischenschicht-Isolierfilm funktionieren, der die Gate-Elektrode 715A und die kristalline Siliciumhalbleiterschicht 713 des ersten Dünnschichttransistors 710A bedeckt. Somit kann, wenn der Zwischenschicht-Isolierfilm des ersten Dünnschichttransistors 710A und der Gate-Isolierfilm des zweiten Dünnschichttransistors 710B in derselben Schicht (zweite Isolierschicht) 716 ausgebildet sind, die zweite Isolierschicht 716 eine geschichtete Struktur aufweisen. Beispielsweise kann die zweite Isolierschicht 716 eine geschichtete Struktur aufweisen, die eine Wasserstoffdonatorschicht (zum Beispiel eine Siliciumnitridschicht), die Wasserstoff liefern kann, und eine Sauerstoffdonatorschicht (zum Beispiel eine Siliciumoxidschicht), die auf der Wasserstoffdonatorschicht angeordnet ist und Sauerstoff liefern kann, einschließt.
  • Die Gate-Elektrode 715A des ersten Dünnschichttransistors 710A und die Gate-Elektrode 715B des zweiten Dünnschichttransistors 710B können in derselben Schicht ausgebildet sein. Außerdem können die Source-Elektrode 718sA und die Drain-Elektrode 718dA des ersten Dünnschichttransistors 710A und die Source-Elektrode 718sB und die Drain-Elektrode 718dB des zweiten Dünnschichttransistors 710B in derselben Schicht ausgebildet sein. „In derselben Schicht ausgebildet“ bedeutet, unter Verwendung des gleichen Films (leitfähiger Film) ausgebildet zu sein. Dementsprechend kann ein Anstieg der Anzahl von Herstellungsschritten und der Herstellungskosten unterdrückt werden.
  • INDUSTRIELLE ANWENDBARKEIT
  • Jede der Ausführungsformen der vorliegenden Erfindung kann in geeigneter Weise auf einen monolithischen Gate-Treiber in einem Aktivmatrixsubstrat angewendet werden. Solch ein Aktivmatrixsubstrat kann auf verschiedene elektronische Vorrichtungen wie eine Anzeigevorrichtung wie eine Flüssigkristallanzeigevorrichtung, eine organische Elektrolumineszenz-(EL-)Anzeigevorrichtung und eine anorganische Elektrolumineszenz-Anzeigevorrichtung, eine Bildgebungsvorrichtung wie einen Bildsensor, eine Bildeingabevorrichtung, einen Fingerabdruckleser und einen Halbleiterspeicher angewendet werden.
  • Bezugszeichenliste
    • 1
    Substrat
    3A, 3B
    Gate-Elektrode
    5
    Gate-Isolierschicht
    7A, 7B
    Oxidhalbleiterschicht
    8A, 8B
    Source-Elektrode
    9A, 9B
    Drain-Elektrode
    10
    Pixel-TFT
    11
    Anorganische Isolierschicht
    12
    Organische Isolierschicht
    13
    Zwischenschicht-Isolierschicht
    15
    Untere transparente Elektrode
    15p
    Öffnung
    16
    Kanalschutzschicht
    17
    Dielektrische Schicht
    19
    Obere transparente Elektrode
    21, 31, 41
    Untere Kapazitätselektrode
    23, 33, 43
    Obere Kapazitätselektrode
    25
    Oberer Metallverbindungsabschnitt
    26
    Unterer Metallverbindungsabschnitt
    28
    Abschirmschicht
    31p, 33p
    Öffnung
    35
    Transparenter Verbindungsabschnitt
    51
    Leitfähige Partikel
    100, 101
    Aktivmatrixsubstrat
    200
    Flüssigkristallanzeigevorrichtung (LCD-Panel)
    210, 211
    Gegensubstrat
    220
    Flüssigkristallschicht
    230
    Dichtungsabschnitt
    230R
    Dichtungsbereich
    CAP, CAP(1) bis CAP(7)
    Kapazitätsabschnitt
    T1 bis T5
    Dünnschichttransistor vom N-Kanal-Typ
    Ca
    Erster Kondensator
    Cb
    Zweiter Kondensator
    M1
    Untere Metallschicht
    M2
    Obere Metallschicht
    M3
    Untere transparente leitfähige Schicht
    M4
    Obere transparente leitfähige Schicht
    DR
    Anzeigebereich
    FR
    Nichtanzeigebereich
    GD
    Gate-Treiber
    SD
    Source-Treiber
    P
    Pixelbereich
    CE
    Gemeinsame Elektrode
    PE
    Pixelelektrode
    GL
    Gate-Busleitung
    SL
    Source-Busleitung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2016167093 A [0008]
    • WO 2012/086513 [0052]
    • JP 2008032899 A [0052]
    • JP 2010008758 A [0052]
    • JP 2014109904 A [0121]
    • JP 2014007399 A [0143, 0146]
    • JP 2012134475 A [0146]
    • JP 2014209727 A [0146]

Claims (20)

  1. Aktivmatrixsubstrat, umfassend: einen Anzeigebereich einschließlich einer Vielzahl von Pixeln und einen Nichtanzeigebereich, der in einem Umfang des Anzeigebereichs bereitgestellt ist; ein Substrat; eine periphere Schaltung, die durch das Substrat getragen wird, in dem Nichtanzeigebereich angeordnet ist und einen ersten TFT und einen Kapazitätsabschnitt einschließt; und eine untere transparente Elektrode, die in jedem der Vielzahl von Pixeln angeordnet ist, und eine obere transparente Elektrode, die auf der unteren transparenten Elektrode über eine dielektrische Schicht in dem Anzeigebereich angeordnet ist, wobei das Aktivmatrixsubstrat eine Gate-Metallschicht einschließlich einer Gate-Elektrode des ersten TFT, eine Source-Metallschicht einschließlich einer Source-Elektrode des ersten TFT, eine untere transparente leitfähige Schicht, die über der Gate-Metallschicht und der Source-Metallschicht angeordnet ist und die untere transparente Elektrode einschließt, und eine obere transparente leitfähige Schicht, die über der unteren transparenten leitfähigen Schicht angeordnet ist und die obere transparente Elektrode einschließt, einschließt und der Kapazitätsabschnitt eine erste untere Kapazitätselektrode, die in der unteren transparenten leitfähigen Schicht ausgebildet ist, eine erste obere Kapazitätselektrode, die in der oberen transparenten leitfähigen Schicht ausgebildet ist, und einen ersten Kondensator einschließlich eines Abschnitts, der zwischen der ersten unteren Kapazitätselektrode und der ersten oberen Kapazitätselektrode in der dielektrischen Schicht angeordnet ist, einschließt.
  2. Aktivmatrixsubstrat nach Anspruch 1, wobei eine der unteren transparenten Elektrode und der oberen transparenten Elektrode eine Pixelelektrode ist und die andere eine gemeinsame Elektrode ist.
  3. Aktivmatrixsubstrat nach Anspruch 1 oder 2, wobei der Kapazitätsabschnitt ferner einen zweiten Kondensator einschließt, der parallel zu dem ersten Kondensator geschaltet ist und auf der Substratseite des ersten Kondensators angeordnet ist, und der zweite Kondensator eine zweite untere Kapazitätselektrode und eine zweite obere Kapazitätselektrode, die auf der zweiten unteren Kapazitätselektrode über einen Isolator angeordnet ist, einschließt und eine von der zweiten unteren Kapazitätselektrode und der zweiten oberen Kapazitätselektrode in der Gate-Metallschicht ausgebildet ist und die andere in der Source-Metallschicht ausgebildet ist.
  4. Aktivmatrixsubstrat nach Anspruch 3, wobei der erste Kondensator und der zweite Kondensator bei Betrachtung aus einer Normalenrichtung des Substrats mindestens teilweise einander überlappen.
  5. Aktivmatrixsubstrat nach Anspruch 3 oder 4, wobei die zweite untere Kapazitätselektrode und die zweite obere Kapazitätselektrode jeweils einen ausgeschnittenen Abschnitt und/oder eine Öffnung einschließen und der ausgeschnittene Abschnitt und/oder die Öffnung der zweiten unteren Kapazitätselektrode und der ausgeschnittene Abschnitt und/oder die Öffnung der zweiten oberen Kapazitätselektrode einander gegenüberliegend angeordnet sind.
  6. Aktivmatrixsubstrat nach einem der Ansprüche 1 bis 5, wobei eine der ersten unteren Kapazitätselektrode und der ersten oberen Kapazitätselektrode des Kapazitätsabschnitts mit der Gate-Elektrode des ersten TFT elektrisch verbunden ist und die andere mit der Source-Elektrode des ersten TFT elektrisch verbunden ist.
  7. Aktivmatrixsubstrat nach Anspruch 6, wobei die periphere Schaltung ein Gate-Treiber ist, der ein Schieberegister einschließlich einer Vielzahl von Schaltungseinheiten einschließt, und jede der Vielzahl von Schaltungseinheiten den ersten TFT und den Kapazitätsabschnitt einschließt, der erste TFT ein Ausgangstransistor ist und der Kapazitätsabschnitt ein Bootstrap-Kapazitätsabschnitt ist.
  8. Aktivmatrixsubstrat nach einem der Ansprüche 1 bis 7, ferner umfassend: einen zweiten TFT, der in jedem der Vielzahl von Pixeln angeordnet ist, wobei der zweite TFT ein Oxidhalbleiter-TFT ist, der eine Oxidhalbleiterschicht einschließt.
  9. Aktivmatrixsubstrat nach Anspruch 8, wobei die Oxidhalbleiterschicht einen In-Ga-Zn-O-basierten Halbleiter einschließt.
  10. Aktivmatrixsubstrat nach Anspruch 9, wobei der In-Ga-Zn-O-basierte Halbleiter einen kristallinen Abschnitt einschließt.
  11. Aktivmatrixsubstrat nach Anspruch 8, wobei der zweite TFT ein TFT vom kanalgeätzten Typ ist.
  12. Aktivmatrixsubstrat nach Anspruch 8, wobei der zweite TFT ein TFT vom Ätzstopptyp ist.
  13. Anzeigevorrichtung, umfassend: das Aktivmatrixsubstrat nach einem der Ansprüche 1 bis 12; ein Gegensubstrat, das dem Aktivmatrixsubstrat gegenüberliegend angeordnet ist; eine Flüssigkristallschicht, die zwischen dem Aktivmatrixsubstrat und dem Gegensubstrat bereitgestellt ist; und einen Dichtungsabschnitt, der aus einem Dichtungselement, das ein lichthärtbares Harz einschließt, gebildet ist und die Flüssigkristallschicht umgibt, wobei mindestens ein Abschnitt des ersten Kondensators bei Betrachtung aus einer Normalenrichtung des Substrats mit dem Dichtungsabschnitt überlappt.
  14. Anzeigevorrichtung, umfassend: ein Aktivmatrixsubstrat, einschließend einen Anzeigebereich einschließlich einer Vielzahl von Pixeln und einen Nichtanzeigebereich, der in einem Umfang des Anzeigebereichs bereitgestellt ist, ein Substrat, eine periphere Schaltung, die durch das Substrat getragen wird, in dem Nichtanzeigebereich angeordnet ist und einen ersten TFT und einen Kapazitätsabschnitt einschließt, und eine Pixelelektrode, die in jedem der Vielzahl von Pixeln in dem Anzeigebereich angeordnet ist; ein Gegensubstrat, das dem Aktivmatrixsubstrat gegenüberliegend angeordnet ist; und eine Flüssigkristallschicht, die zwischen dem Aktivmatrixsubstrat und dem Gegensubstrat bereitgestellt ist, wobei das Aktivmatrixsubstrat eine Gate-Metallschicht einschließlich einer Gate-Elektrode des ersten TFT, eine Source-Metallschicht einschließlich einer Source-Elektrode des ersten TFT und eine untere transparente leitfähige Schicht, die über der Gate-Metallschicht und der Source-Metallschicht angeordnet ist und die Pixelelektrode einschließt, einschließt, das Gegensubstrat eine obere transparente leitfähige Schicht einschließlich einer gemeinsamen Elektrode, die der Pixelelektrode gegenüberliegend angeordnet ist, einschließt, der Kapazitätsabschnitt einen ersten Kondensator und einen zweiten Kondensator, der zu dem ersten Kondensator parallel geschaltet und auf der Substratseite des ersten Kondensators angeordnet ist, einschließt und der erste Kondensator und der zweite Kondensator bei Betrachtung aus einer Normalrichtung des Substrats mindestens teilweise einander überlappen, der erste Kondensator eine erste untere Kapazitätselektrode, die in der unteren transparenten leitfähigen Schicht ausgebildet ist, eine erste obere Kapazitätselektrode, die in der oberen transparenten leitfähigen Schicht ausgebildet ist, und einen Abschnitt, der zwischen der ersten unteren Kapazitätselektrode und der ersten oberen Kapazitätselektrode in der Flüssigkristallschicht angeordnet ist, einschließt und der zweite Kondensator eine zweite untere Kapazitätselektrode und eine zweite obere Kapazitätselektrode, die auf der zweiten unteren Kapazitätselektrode über einen Isolator angeordnet ist, einschließt und eine von der zweiten unteren Kapazitätselektrode und der zweiten oberen Kapazitätselektrode in der Gate-Metallschicht ausgebildet ist und die andere in der Source-Metallschicht ausgebildet ist.
  15. Anzeigevorrichtung nach Anspruch 14, ferner umfassend: einen Dichtungsabschnitt, der die Flüssigkristallschicht umgibt, wobei der Dichtungsabschnitt elektrische Leitfähigkeit aufweist oder Partikel mit elektrischer Leitfähigkeit einschließt, die untere transparente leitfähige Schicht ferner einen transparenten Verbindungsabschnitt einschließt, der in dem Nichtanzeigebereich angeordnet ist und von der ersten oberen Kapazitätselektrode elektrisch getrennt ist, und die erste untere Kapazitätselektrode über den Dichtungsabschnitt und den transparenten Verbindungsabschnitt mit der zweiten unteren Kapazitätselektrode oder der zweiten oberen Kapazitätselektrode des zweiten Kondensators elektrisch verbunden ist.
  16. Anzeigevorrichtung nach Anspruch 14 oder 15, ferner umfassend: einen zweiten TFT, der in jedem der Vielzahl von Pixeln angeordnet ist, wobei der zweite TFT ein Oxidhalbleiter-TFT ist, der eine Oxidhalbleiterschicht einschließt.
  17. Anzeigevorrichtung nach Anspruch 16, wobei die Oxidhalbleiterschicht einen In-Ga-Zn-O-basierten Halbleiter einschließt.
  18. Anzeigevorrichtung nach Anspruch 17, wobei der In-Ga-Zn-O-basierte Halbleiter einen kristallinen Abschnitt einschließt.
  19. Anzeigevorrichtung nach einem der Ansprüche 16 bis 18, wobei der zweite TFT ein TFT vom kanalgeätzten Typ ist.
  20. Anzeigevorrichtung nach einem der Ansprüche 16 bis 18, wobei der zweite TFT ein TFT vom Ätzstopptyp ist.
DE112018000567.4T 2017-01-27 2018-01-23 Aktivmatrixsubstrat und anzeigevorrichtung, die dieses verwendet Withdrawn DE112018000567T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017012838 2017-01-27
JP2017-012838 2017-01-27
PCT/JP2018/001983 WO2018139450A1 (ja) 2017-01-27 2018-01-23 アクティブマトリクス基板およびそれを用いた表示装置

Publications (1)

Publication Number Publication Date
DE112018000567T5 true DE112018000567T5 (de) 2019-10-17

Family

ID=62979389

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018000567.4T Withdrawn DE112018000567T5 (de) 2017-01-27 2018-01-23 Aktivmatrixsubstrat und anzeigevorrichtung, die dieses verwendet

Country Status (5)

Country Link
US (1) US10725352B2 (de)
JP (1) JP6718988B2 (de)
CN (1) CN110226193A (de)
DE (1) DE112018000567T5 (de)
WO (1) WO2018139450A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7159031B2 (ja) * 2018-12-18 2022-10-24 株式会社ジャパンディスプレイ 表示装置
CN114706242B (zh) * 2022-04-07 2024-03-08 友达光电（昆山）有限公司 显示面板
JP7461988B2 (ja) 2022-06-22 2024-04-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および表示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008032899A (ja) 2006-07-27 2008-02-14 Epson Imaging Devices Corp 液晶表示装置
JP2010008758A (ja) 2008-06-27 2010-01-14 Epson Imaging Devices Corp 液晶表示パネル
WO2012086513A1 (ja) 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
JP2012134475A (ja) 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
JP2014007399A (ja) 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014109904A (ja) 2012-11-30 2014-06-12 Japan Display Inc タッチ検出機能付き表示装置及び電子機器
JP2014209727A (ja) 2013-03-25 2014-11-06 株式会社半導体エネルギー研究所 半導体装置
JP2016167093A (ja) 2012-04-20 2016-09-15 シャープ株式会社 表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4454713B2 (ja) 1999-03-17 2010-04-21 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN101256297B (zh) * 2008-03-28 2010-06-23 昆山龙腾光电有限公司 液晶显示装置及其阵列基板和母基板
CN101978504A (zh) * 2008-06-12 2011-02-16 夏普株式会社 Tft、移位寄存器、扫描信号线驱动电路以及显示装置
RU2471266C2 (ru) * 2008-06-12 2012-12-27 Шарп Кабушики Каиша Тонкопленочный транзистор, сдвиговый регистр, схема управления шиной сигналов развертки, дисплейное устройство и способ подстройки тонкопленочного транзистора
KR20130094209A (ko) * 2010-04-28 2013-08-23 샤프 가부시키가이샤 시프트 레지스터 및 표시 장치
CN103163699B (zh) * 2011-12-08 2016-05-04 上海中航光电子有限公司 用于非晶硅栅极驱动电路的电容器及液晶显示器
CN104285177B (zh) * 2012-05-16 2017-10-27 夏普株式会社 液晶显示器
CN103943660B (zh) * 2014-04-02 2017-10-27 上海中航光电子有限公司 一种显示装置
WO2015159800A1 (ja) * 2014-04-16 2015-10-22 シャープ株式会社 液晶表示パネルおよびその製造方法
CN104483771B (zh) * 2014-10-28 2018-02-06 上海中航光电子有限公司 一种tft阵列基板、显示面板及显示装置
CN104635392A (zh) * 2015-01-22 2015-05-20 上海天马微电子有限公司 一种阵列基板、阵列基板的制造方法、显示面板
CN104733478A (zh) * 2015-04-07 2015-06-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US10197874B2 (en) 2015-06-30 2019-02-05 Sharp Kabushiki Kaisha Liquid crystal display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008032899A (ja) 2006-07-27 2008-02-14 Epson Imaging Devices Corp 液晶表示装置
JP2010008758A (ja) 2008-06-27 2010-01-14 Epson Imaging Devices Corp 液晶表示パネル
JP2012134475A (ja) 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
WO2012086513A1 (ja) 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
JP2016167093A (ja) 2012-04-20 2016-09-15 シャープ株式会社 表示装置
JP2014007399A (ja) 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014109904A (ja) 2012-11-30 2014-06-12 Japan Display Inc タッチ検出機能付き表示装置及び電子機器
JP2014209727A (ja) 2013-03-25 2014-11-06 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20190391428A1 (en) 2019-12-26
JP6718988B2 (ja) 2020-07-08
JPWO2018139450A1 (ja) 2019-11-14
CN110226193A (zh) 2019-09-10
WO2018139450A1 (ja) 2018-08-02
US10725352B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE102014118009B4 (de) Anordnungssubstrat
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE102015006948B4 (de) Array-Substrat und Anzeigevorrichtung
DE102016102102A1 (de) Berührungsgesteuerte Anzeigevorrichtung und Herstellverfahren derselben
DE102014112932A1 (de) Anzeigevorrichtung
DE112014003894T5 (de) Displays mit Silicium- und Halbleiteroxid-Dünnfilmtransistoren
DE102014116263B4 (de) Organische lichtemittierende Anzeigevorrichtung
DE102016124935A1 (de) Flüssigkristallanzeige mit Berührungserfassfunktion
DE112016004928B4 (de) Dünnschichttransistor-Substrat
DE10228517A1 (de) Schutzschaltung und -verfahren gegen elektrostatische Entladung in einem TFT-LCD
DE102016225549A1 (de) Flüssigkristall-displayvorrichtung und deren herstellungsverfahren
DE102018202462B4 (de) Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung
DE102006026218A1 (de) Flüssigkristalldisplay-Tafel und Herstellungsverfahren für diese
DE112016004099T5 (de) Dünnschichttransistorsubstrat und Verfahren zum Produzieren desselben
DE102014107983B4 (de) Array-Substrat, dessen Herstellungsverfahren und Flüssigkristalldisplay
DE112017004841T5 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69433614T2 (de) Anzeigevorrichtung mit aktiver matrix
DE102014108184A1 (de) Array-Substrat, Anzeigefeld und Display
DE112018000567T5 (de) Aktivmatrixsubstrat und anzeigevorrichtung, die dieses verwendet
DE112017004423T5 (de) Aktivmatrixsubstrat und Verfahren zu dessen Herstellung
DE102006060734A1 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE112020005545T5 (de) Anzeigesubstrat und Herstellungsverfahren dafür, Anzeigevorrichtung
DE112016000311B4 (de) Dünnschicht-Transistorsubstrat, Verfahren zur Herstellung eines Dünnschicht-Transistorsubstrats und Flüssigkristallanzeige
DE102019135199A1 (de) Flüssigkristallanzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G09F0009300000

Ipc: G02F0001136800

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G02F0001136800

Ipc: H01L0027120000

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee