DE112016004099T5 - Dünnschichttransistorsubstrat und Verfahren zum Produzieren desselben - Google Patents

Dünnschichttransistorsubstrat und Verfahren zum Produzieren desselben Download PDF

Info

Publication number
DE112016004099T5
DE112016004099T5 DE112016004099.7T DE112016004099T DE112016004099T5 DE 112016004099 T5 DE112016004099 T5 DE 112016004099T5 DE 112016004099 T DE112016004099 T DE 112016004099T DE 112016004099 T5 DE112016004099 T5 DE 112016004099T5
Authority
DE
Germany
Prior art keywords
layer
electrode
insulating layer
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112016004099.7T
Other languages
English (en)
Inventor
Kazunori Inoue
Ken IMAMURA
Naoki Tsumura
Koji Oda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016004099T5 publication Critical patent/DE112016004099T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Die vorliegende Erfindung betrifft ein TFT-Substrat, und ein Pixel umfasst eine Gateelektrode, die selektiv an einem Substrat vorhanden ist, eine Gateisolierschicht, die die Gateelektrode abdeckt, eine Halbleiterkanalschicht, die selektiv an der Gateisolierschicht vorhanden ist, eine schützende Isolierschicht, die an der Halbleiterkanalschicht vorhanden ist, eine erste Zwischenisolierschicht, die an dem Substrat vorhanden ist, eine Sourceelektrode und eine Drainelektrode, die voneinander getrennt sind und über jeweilige Kontaktlöcher, die die erste Zwischenisolierschicht und die schützende Isolierschicht durchdringen, direkt in Kontakt mit der Halbleiterkanalschicht stehen, und eine Pixelelektrode, die sich von der Drainelektrode erstreckt. Eine erste Lichtabschirmschicht ist an der schützenden Isolierschicht vorhanden, um in Draufsicht zumindest einen Kanalbereich zu überlappen, und eine zweite Lichtabschirmschicht ist an der Sourceelektrode und der Drainelektrode vorhanden, um in Draufsicht die Halbleiterkanalschicht und die erste Lichtabschirmschicht zu überlappen.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein aktives TFT-Matrixsubstrat, das einen Dünnschichttransistor (TFT; thin film transistor) als ein Schaltelement verwendet (Dünnschichttransistorsubstrat: nachfolgend als „TFT-Substrat“ bezeichnet), und ein Verfahren zum Herstellen desselben.
  • Technologischer Hintergrund
  • Ein TFT-Substrat wird beispielsweise in einer elektrooptischen Anordnung, wie beispielsweise einer Anzeigeanordnung (Flüssigkristallanzeigeanordnung) eingesetzt, die Flüssigkristall verwendet. Eine Halbleiteranordnung, wie beispielsweise ein TFT, hat als Eigenschaften einen geringen Energieverbrauch und eine dünne Art, und ist aktiv auf Flachbildschirme angewendet worden.
  • Flüssigkristallanzeigeanordnungen (LCDs; liquid crystal display devices) umfassen eine einfache Matrix-LCD und eine TFT-LCD, die einen TFT als ein Schaltelement verwendet. Insbesondere ist der TFT-LCD besser als eine Kathodenstrahlröhre (CRT; cathode-ray tube) und eine einfache Matrix-LCD bezüglich Tragbarkeit und Darstellungsqualität, und ist weit verbreitet in praktischer Anwendung in Anzeigeprodukten, wie beispielsweise einem mobilen Computer, einem Notebook-Computer und einem Fernseher; eingesetzt worden.
  • Üblicherweise umfasst die TFT-LCD ein Flüssigkristallanzeigefeld, das einen Aufbau aufweist, bei dem eine Flüssigkristallschicht zwischen einem TFT-Substrat, das mit einer Vielzahl von TFTs, die in einem Matrixzustand angeordnet sind, ausgestattet ist, und einem Zählsubstrat, das mit einem Farbfilter und dergleichen ausgestattet ist, angeordnet ist. Eine Lichtpolarisationsplatte ist sowohl an der Vorderseite als auch an der Rückseite des Flüssigkristallanzeigefeldes vorhanden, und ein Hintergrundlicht ist weiter außen an einer von diesen vorhanden. Dieser Aufbau ermöglicht das Erreichen einer guten Farbdarstellung.
  • Verfahren zum Antreiben von Flüssigkristall in einer Flüssigkristallanzeigeanordnung umfassen ein Verfahren mit vertikalem elektrischem Feld, wie beispielsweise einen Twisted-Nematic(TN)-Betrieb und ein Vertical-Alignment(VA)-Betrieb, und ein Verfahren mit elektrischem Querfeld, wie beispielsweise einen In-Plane-Switching(IPS)-Betrieb („IPS“ ist eine eingetragene Marke) und einen Fringe-Field-Switching(FFS)-Betrieb. Allgemein kann eine Flüssigkristallanzeigeanordnung des Verfahrens mit elektrischem Querfeld einen großen Blickwinkel, eine hohe Auflösung und eine hohe Helligkeit im Vergleich zu demjenigen bzw. derjenigen des Verfahrens mit vertikalem elektrischen Feld erreichen, und hat sich in kleinen und mittelgroßen Feldern etabliert, wie beispielsweise in einer Fahrzeuganzeigeausstattung, einem Smartphone und einem Tablet.
  • Bei einem Flüssigkristallanzeigefeld des Verfahrens mit vertikalem elektrischen Feld ist eine Pixelelektrode, an die eine Spannung in Abhängigkeit eines Bildsignals angelegt wird, an einem TFT-Substrat angeordnet, und eine gemeinsame Elektrode, die auf einem konstanten elektrischen Potential (gemeinsames elektrisches Potential) festzulegen ist, ist an einer Zählelektrode angeordnet. Folglich wird das Flüssigkristall in einer Flüssigkristallschicht durch ein elektrisches Feld angetrieben, das im Wesentlichen senkrecht zu der Oberfläche des Flüssigkristallanzeigefeldes ist.
  • Im Gegensatz dazu sind bei einem Flüssigkristallanzeigefeld des Verfahrens mit elektrischem Querfeld sowohl eine Pixelelektrode als auch eine gemeinsame Elektrode an einem TFT-Substrat angeordnet, und das Flüssigkristall in einer Flüssigkristallschicht wird durch ein elektrisches Feld angetrieben, das im Wesentlichen parallel zu der Oberfläche des Flüssigkristallanzeigefeldes ist. Insbesondere sind bei dem TFT-Substrat des FFS-Betriebs eine Pixelelektrode und eine gemeinsame Elektrode angeordnet, um über eine Isolierschicht einander vertikal gegenüberzuliegen. Irgendeine von der Pixelelektrode und der gemeinsamen Elektrode kann ausgebildet sein, um an der Unterseite angeordnet zu sein, jedoch ist diejenige, die an der Unterseite angeordnet ist, in einer flachen Plattenform ausgebildet, und diejenige, die an der Oberseite (die Seite, die näher an der Flüssigkristallschicht ist) angeordnet ist, in einer Gitterform mit Schlitzen oder einer Kammzahnform mit Schlitzen ausgebildet.
  • Herkömmlich ist in einem Schaltelement eines TFT-Substrats für eine Flüssigkristallanzeigeanordnung amorphes Silicium (a-Si) für eine Halbleiterschicht zur Ausbildung einer aktiven Schicht (Kanalschicht) des TFT verwendet worden. Derzeit ist eine Entwicklung eines TFT, der einen Oxid-Halbleiter für eine aktive Schicht verwendet, aktiv durchgeführt worden. Ein Oxid-Halbleiter hat eine höhere Driftbeweglichkeit als diejenige von herkömmlichem amorphem Silicium, und hat einen Vorteil der Schaffung eines kleinen Hochleistungs-TFT.
  • Als der Oxid-Halbleiter werden hauptsächlich Zinkoxidserienmaterialien (ZnO) und amorphe InGaZnO-Serienmaterialien verwendet, in denen Galliumoxid (Ga2O3) und Indiumoxid (ln2O3) einem Zinkoxid hinzugefügt sind. Patentdokumente 1 und 2 und Nicht-Patentdokument 1 offenbaren solche Techniken.
  • Solche Oxid-Halbleitermaterialien sind üblicherweise geeignet, durch eine schwache Säurenserienlösung, wie beispielsweise einer Oxalsäure und einer Carboxylsäure geätzt zu werden, ähnlich zu Oxidleitern, wie beispielsweise einem amorphen ITO (Indiumoxid (ln2O3) + Zinnoxid (SnO2)) und einem amorphen InZnO (Indiumoxid (ln2O3) + Zinkoxid (ZnO)), die transparente Leiter sind, was einen Vorteil darin hat, dass eine Strukturbearbeitung einfach ist.
  • Jedoch leiden solche Oxid-Halbleitermaterialien auch unter einem Ätzschaden durch eine Säurenserienlösung, die bei einem Ätzprozess einer typischen Metallschicht (z.B. Cr, Ti, Mo, Ta, Al, Cu und eine Legierung davon), die für eine Sourceelektrode und eine Drainelektrode eines TFT verwendet wird, verwendet wird, wodurch ihre Eigenschaften in manchen Fällen verschlechtert werden. Des Weiteren werden Oxid-Halbleitermaterialien in manchen Fällen abhängig von ihrer Sorte nachteiliger Weise in der Säurenserienlösung aufgelöst. Daher wird, wenn ein TFT, bei dem eine Sourceelektrode und eine Drainelektrode an einer Kanalschicht angeordnet sind, die durch einen Oxid-Halbleiter (allgemein Back-Channel-Etching(BCE)-artiger TFT genannt) ausgebildet ist, wie beispielsweise in Abschnitt (b) von 11 von Patentdokument 2 offenbart, die Kanalschicht in manchen Fällen durch die Säurenserienlösung beschädigt, die zum Bearbeiten der Sourceelektrode und der Drainelektrode verwendet wird, wodurch die Eigenschaften des TFT in manchen Fällen leider beeinträchtigt werden. Wenn eine Metallschicht ausgebildet wird, die eine Sourceelektrode und eine Drainelektrode an einer Oxid-Halbleiterschicht (Kanalschicht) wird, wird zudem in manchen Fällen die Kanalschicht durch eine Oxidations-Reduktions-Reaktion an ihrer Grenzfläche beschädigt, wodurch die Eigenschaften des TFT in manchen Fällen leider verschlechtert werden.
  • Um das Problem zu lösen, gibt es eine Idee der Verwendung eines TFT-Aufbaus, bei dem eine schützende Isolierschicht an der oberen Schicht an einer Halbleiterschicht ausgebildet wird, wie in Patentdokument 3 dargestellt. Dieser TFT-Aufbau macht es möglich, die Oxid-Halbleiterschicht davon abzuhalten, durch Ätzen für die Bearbeitung zur Umformung einer Metallschicht in eine Sourceelektrode und eine Drainelektrode beschädigt zu werden oder zu verschwinden. Der TFT, der den Aufbau hat, wird üblicherweise Etching-Stopper oder Etching-Stopper(ES)-artiger TFT genannt.
  • Beispielsweise offenbaren 1 und 2 von Patentdokument 1, das ein Metalloxid, wie beispielsweise ZnO, für eine Halbleiterschicht verwendet, ein ES-artiges TFT-Substrat im TN-Modus, bei dem eine Kanalschutzschicht (Kanalschutzlage), die aus Oxid-Silicium oder Nitrit-Silicium hergestellt ist, an einer Halbleiterschicht (Kanallage), die aus Metalloxid hergestellt ist, vorhanden ist.
  • Wenn ein TFT-Substrat im TN-Modus, das einen Back-Channel-Etching-artigen TFT aufweist, bei dem eine a-Si-Halbleiterschicht als eine Kanalschicht verwendet wird, wie beispielsweise in 1 und 2 von Patentdokument 5 offenbart, hergestellt wird, ist die Herstellung typischerweise über insgesamt fünf Fotolithografieschritte möglich, die (1) ein Schritt zur Ausbildung einer Gateelektrode, (2) ein Schritt zur Ausbildung einer Gateisolierschicht und einer Kanalschicht, (3) ein Schritt zur Ausbildung einer Sourceelektrode und einer Drainelektrode, (4) ein Schritt zur Ausbildung einer Kontakthalle in einer schützenden Isolierschicht und (5) ein Schritt zur Ausbildung einer Pixelelektrode sind.
  • Des Weiteren ist, wie beispielsweise in 2 und 3 von Patentdokument 6 offenbart, wenn ein FFS-TFT-Substrat hergestellt wird, das mit einem Back-Channel-Etching-artigen TFT ausgestattet ist, die Herstellung durch insgesamt Fotolithografieschritte möglich, die (1) ein Schritt zur Ausbildung einer Gateelektrode, (2) ein Schritt zur Ausbildung einer Gateisolierschicht und einer Kanalschicht, (3) ein Schritt zur Ausbildung einer Sourceelektrode und einer Drainelektrode, (4) ein Schritt zur Ausbildung eines Kontaktlochs in einer schützenden Isolierschicht, (5) ein Schritt zur Ausbildung einer Pixelelektrode, (6) ein Schritt zur Ausbildung eines Kontaktlochs an einer Zwischenisolierschicht und (7) ein Schritt zur Ausbildung einer gemeinsamen Elektrode sind.
  • Jedoch ist es zum Herstellen eines TFT-Substrats, das mit einem typischen Etch-Stopper-artigen TFT ausgestattet ist, in dem ein Oxid-Halbleiter für seine Kanalschicht verwendet wird, erforderlich, wenigstens einen Fotolithografieschritt zum Ausbilden einer schützenden Isolierschicht an der Oxid-Halbleiterschicht hinzuzufügen. Daher gibt es ein Problem, dass die Produktionsfähigkeit reduziert wird, was Herstellungskosten erhöht.
  • Obwohl ein Oxid-Halbleitermaterial herkömmlich derart betrachtet worden ist, dass es schwierig ist, seine Eigenschaften aufgrund einer geringen Absorption bezüglich des sichtbaren Lichts, da er üblicherweise eine Transluzenz unter der Bedingung aufweist, bei der eine Energiebandlücke nicht kleiner als 3 eV ist, zu ändern, wurde darauf hingewiesen, dass es ein Problem gibt, das seine Eigenschaften bezüglich des sichtbaren Lichts in einem Kurzwellenlängenbereich verschlechtert werden, wie beispielsweise in Nicht-Patentdokument 2 und dergleichen offenbart.
  • Stand der Technik Dokumente
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungsoffenlegung Nr. 2005-77822
    • Patentdokument 2: Japanische Patentanmeldungsoffenlegung Nr. 2007-281409
    • Patentdokument 3: Japanische Patentanmeldungsoffenlegung Nr. 62-235784 (1987)
    • Patentdokument 4: Internationale PCT-Veröffentlichung Nr. 2001/077607
    • Patentdokument 5: Japanische Patentanmeldungsoffenlegung Nr. 10-268353 (1998)
    • Patentdokument 6: Japanische Patentanmeldungsoffenlegung Nr. 2009-151285
  • Nicht-Patentdokumente
  • Nicht-Patentdokument 1: Geschrieben von Kenji Nomura et al. „Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors“, Nature 2004, Band 432, Seite 488 bis Seite 492
  • Nicht-Patentdokument 2: Geschrieben von Dharam Pal Gosain et al. „Instability of Amorphous Indium Gallium Zinc Oxide Thin Film Transistors under Light Illumination“, Japanese Journal of Applied Physics 2009, Band 48, Seite 03B018-1 bis Seite 03B018-5
  • Zusammenfassung
  • Mit der Erfindung zu lösende Probleme
  • Beispielsweise schlägt Patentdokument 4 ein Verfahren zum Herstellen eines Etch-Stopper-artigen TFT-Substrats im TN-Modus unter Verwendung von insgesamt vier Fotolithografieschritten vor, die (1) ein Schritt zur Ausbildung einer Gateelektrode, (2) ein Schritt zur Ausbildung einer Kanalschicht unter Verwendung eines Oxid-Halbleiters, (3) ein Schritt zur Ausbildung eines Kontaktlochs an einer schützenden Isolierschicht und (4) ein Schritt zur Ausbildung einer Pixelelektrode, einer Sourceelektrode und einer Drainelektrode sind. Es ist anzumerken, dass es einen Fall gibt, bei dem ein Fotolithografieschritt zum Ausbildung einer Sourceverdrahtung, die mit der Sourceelektrode zu verbinden ist, zwischen dem Schritt (2) und dem Schritt (3) durchgeführt wird, um insgesamt fünf Fotolithografieschritte zu haben.
  • Wenn ein TFT-Substrat durch das in Patentdokument 4 offenbarte Verfahren hergestellt wird, sind eine erste Isolierschicht in derselben Schicht wie die Gateisolierschicht und eine zweite Isolierschicht in derselben Schicht wie die schützende Isolierschicht unter der mit der Sourceelektrode eines TFT zu verbindenden Sourceverdrahtung gegeben. Des Weiteren wird ein Schritt zum Ätzen einer Oxid-Halbleiterschicht zwischen dem Schritt zum Ausbilden einer Schicht, die eine erste Isolierschicht ist, und dem Schritt zum Ausbilden einer Schicht, die eine zweite Isolierschicht ist, durchgeführt. Folglich wird eine Oberfläche der ersten Isolierschicht durch den Schritt zum Ätzen der Oxid-Halbleiterschicht beschädigt, was eine Haftung zwischen der ersten Isolierschicht und der zweiten Isolierschicht verschlechtern kann. Dies verursacht einfach eine Abtrennung der Sourceverdrahtung an einem Abschnitt, an dem die Haftung zwischen der ersten Isolierschicht und der zweiten Isolierschicht während der Verwendung der Flüssigkristallanzeigeanordnung für einen langen Zeitraum schlecht ist, was die Betriebssicherheit nachteiliger Weise verringert.
  • Obwohl Patentdokument 4 ein Verfahren zum Reduzieren der Anzahl von Fotolithografieschritten für eine LCD, der einen Etch-Stopper-artigen TFT verwendet, beschreibt, gibt es keine Beschreibung über Verfahren zum Reduzieren der Anzahl von Fotolithografieschritten und Produktionskosten, wenn eine LCD des Verfahrens mit elektrischem Querfeld hergestellt wird (insbesondere eine FFS-LCD). Des Weiteren gibt es keine Beschreibung über ein Verfahren zum Verhindern einer Eigenschaftsverschlechterung (optische Verschlechterung) in dem Fall, bei dem Licht auf die Oxid-Halbleiterschicht einfällt. Es ist anzumerken, dass die Anzahl von Fotolithografieschritten nachteiliger Weise ansteigt, wenn eine Lichtabschirmschicht neu ausgebildet wird, um die Eigenschaftsverschlechterung zu verhindern.
  • Die vorliegende Erfindung ist erdacht worden, um die oben beschriebenen Probleme zu lösen, und eine Aufgabe davon ist es, ein TFT-Substrat und ein Verfahren zum Herstellen desselben bereitzustellen, die geeignet sind, eine Eigenschaftsverschlechterung einer Kanalschicht aufgrund von Hintergrundlicht, externem Licht und Streulicht davon zu verhindern, eine Verringerung einer Haftung zwischen Schichten zu verhindern und ein Anwachsen einer Anzahl von Fotolithografieschritten zu unterdrücken, wenn ein Oxid-Halbleiter für eine Kanalschicht eines TFT in einem TFT-Substrat verwendet wird, das einen Etch-Stopper-artigen TFT und ein TFT-Substrat einer LCD des Verfahrens mit elektrischem Querfeld (insbesondere FFS-LCD) aufweist.
  • Mittel zum Lösen der Probleme
  • Ein Dünnschichttransistorsubstrat gemäß der vorliegenden Erfindung ist ein Dünnschichttransistorsubstrat, in dem eine Vielzahl von Pixeln matrixartig vorhanden sind, und jedes der Pixel eine Gateelektrode, die selektiv an einem Substrat vorhanden ist, eine Gateisolierschicht, die die Gateelektrode abdeckt, eine Halbleiterkanalschicht, die durch eine Oxid-Halbleiterschicht ausgebildet ist und selektiv an der Gateisolierschicht vorhanden ist, eine schützende Isolierschicht, die an der Halbleiterkanalschicht vorhanden ist, eine erste Zwischenisolierschicht, die an dem Substrat vorhanden ist, um die schützende Isolierschicht und die Halbleiterkanalschicht abzudecken, eine Sourceelektrode und eine Drainelektrode, die durch eine transparente leitfähige Schicht gebildet und separat voneinander und über jeweilige Kontaktlöcher, die die erste Zwischenisolierschicht und die schützende Isolierschicht durchdringen, direkt in Kontakt mit der Halbleiterkanalschicht sind, und eine Pixelelektrode, die sich von der Drainelektrode erstreckt, aufweist. Ein Bereich zwischen der Sourceelektrode und der Drainelektrode an der Halbleiterkanalschicht bildet einen Kanalbereich, eine erste Lichtabschirmschicht ist an der schützenden Isolierschicht vorhanden, um in Draufsicht zumindest den Kanalbereich zu überlappen, und eine zweite Lichtabschirmschicht ist an der Sourceelektrode und der Drainelektrode vorhanden, um in Draufsicht die Halbleiterkanalschicht und die erste Lichtabschirmschicht zu überlappen.
  • Wirkungen der Erfindung
  • Gemäß dem Dünnschichttransistorsubstrat gemäß der vorliegenden Erfindung ist die Halbleiterkanalschicht derart aufgebaut, dass ihr gesamter Bereich gegen Licht abgeschirmt ist, auch durch die erste und die zweite Lichtabschirmschicht an der Oberseite der Halbleiterkanalschicht zusätzlich zu einer Lichtabschirmung durch die Gateelektrode an der Unterseite der Halbleiterkanalschicht, was es möglich macht, eine Verschlechterung (optische Verschlechterung) der Kanalschicht aufgrund von Absorption von Hintergrundlicht während des Betriebs einer Flüssigkristallanzeigeanordnung und externem Licht zu verhindern.
  • Figurenliste
    • 1 ist eine Draufsicht, die einen Aufbau eines TFT-Substrats gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 2 ist eine Querschnittsdarstellung, die den Aufbau des TFT-Substrats gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 3 ist eine Draufsicht, die ein Verfahren zum Herstellen des TFT-Substrats gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 4 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 5 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 6 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 7 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 8 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 9 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 10 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 11 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 12 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 13 ist eine Draufsicht, die einen Aufbau eines TFT-Substrats gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 14 ist eine Querschnittsdarstellung, die den Aufbau des TFT-Substrats gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 15 ist eine Draufsicht, die ein Verfahren zum Herstellen des TFT-Substrats gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 16 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 17 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 18 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 19 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 20 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 21 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 22 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 23 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 24 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 25 ist eine Draufsicht, die einen Aufbau eines TFT-Substrats gemäß einer Abwandlung des zweiten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 26 ist eine Querschnittsdarstellung, die den Aufbau des TFT-Substrats gemäß der Abwandlung des zweiten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 27 ist eine Draufsicht, die ein Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des zweiten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 28 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des zweiten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 29 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des zweiten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 30 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des zweiten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 31 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des zweiten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 32 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des zweiten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 33 ist eine Draufsicht, die einen Aufbau eines TFT-Substrats gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 34 ist eine Querschnittsdarstellung, die den Aufbau des TFT-Substrats gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 35 ist eine Draufsicht, die ein Verfahren zum Herstellen des TFT-Substrats gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 36 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 37 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 38 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 39 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 40 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 41 ist eine Draufsicht, die einen Aufbau eines TFT-Substrats gemäß einer Abwandlung des dritten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 42 ist eine Querschnittsdarstellung, die einen Aufbau des TFT-Substrats gemäß der Abwandlung des dritten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 43 ist eine Draufsicht, die einen Aufbau eines TFT-Substrats gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 44 ist eine Querschnittsdarstellung, die den Aufbau eines TFT-Substrats gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 45 ist eine Draufsicht, die ein Verfahren zum Herstellen des TFT-Substrats gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 46 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 47 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 48 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 49 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 50 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 51 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 52 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 53 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 54 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 55 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 56 ist eine Draufsicht, die einen Aufbau eines TFT-Substrats gemäß einer Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 57 ist eine Querschnittsdarstellung, die den Aufbau des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 58 ist eine Draufsicht, die ein Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 59 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 60 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 61 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 62 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 63 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 64 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 65 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 66 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 67 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 68 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 69 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 70 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 71 ist eine Draufsicht, die einen Aufbau eines TFT-Substrats gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 72 ist eine Querschnittsdarstellung, die den Aufbau eines TFT-Substrats gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 73 ist eine Draufsicht, die ein Verfahren zum Herstellen des TFT-Substrats gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 74 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 75 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 76 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 77 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 78 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 79 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 80 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 81 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 82 ist eine Draufsicht, die einen Aufbau eines TFT-Substrats gemäß einer Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 83 ist eine Querschnittsdarstellung, die den Aufbau eines TFT-Substrats gemäß der Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 84 ist eine Draufsicht, die ein Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 85 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 86 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 87 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 88 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 89 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 90 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 91 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 92 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 93 ist eine Draufsicht, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
    • 94 ist eine Querschnittsdarstellung, die das Verfahren zum Herstellen des TFT-Substrats gemäß der Abwandlung des fünften Ausführungsbeispiels der vorliegenden Erfindung zeigt.
  • Beschreibung von Ausführungsbeispielen
  • Erstes Ausführungsbeispiel
  • Aufbau eines Pixels des TFT-Substrats
  • Zuerst wird mit Bezug auf 1 und 2 ein Aufbau eines TFT-Substrats 100 gemäß einem ersten Ausführungsbeispiel beschrieben. Es ist anzumerken, dass, obwohl die vorliegende Erfindung ein TFT-Substrat betrifft, die vorliegende Erfindung eine Charakteristik insbesondere in einem Aufbau eines Pixels aufweist, so dass der Aufbau des Pixels unten beschrieben wird. 1 ist eine Draufsicht, die einen ebenen Aufbau eines Pixels gemäß dem ersten Ausführungsbeispiel zeigt, und 2 ist eine Querschnittsdarstellung, die einen Querschnittsaufbau genommen entlang Linie X-X (Querschnittsaufbau eines TFT-Abschnitts und Querschnittsaufbau eines Pixelabschnitts), einen Querschnittsaufbau genommen entlang der Linie Y-Y (Querschnittsaufbau eines Gateanschlussabschnitts) und einen Querschnittsaufbau genommen entlang der Linie Z-Z (Querschnittsaufbau eines Sourceanschlussabschnitts) aus 1 zeigt. Es ist anzumerken, dass in der folgenden Beschreibung das TFT-Substrat 100 für eine Flüssigkristallanzeigeanordnung im TN-Modus vom lichtdurchlässigen Typ verwendet werden soll.
  • Wie in 1 gezeigt, sind bei dem TFT-Substrat 100 eine Vielzahl von Gateverdrahtungen 3 (Scansignallinien) und eine Vielzahl von Sourceverdrahtungen 151 (Anzeigesignallinien) rechtwinklig angeordnet, und ein TFT ist in der Nähe von jedem der Schnittpunkte beider Linien angeordnet, und eine Gateelektrode 2 des TFT ist durch einen Abschnitt der Gateverdrahtung 3 gebildet. Das heißt, ein Abschnitt, der von der Gateverdrahtung 3 abzweigt (brunched), um sich in einen Ausbildungsbereich des TFT (TFT-Abschnitt) zu erstrecken, bildet die Gateelektrode 2. Bei dem Ausführungsbeispiel sind die Tiefe und die Breite des Abschnitts, der die Gateelektrode 2 werden soll, größer als die Breite der Gateverdrahtung 3, um eine Größe zu haben, die es ermöglicht, dass eine Sourceelektrode und eine Drainelektrode 23 oberhalb der Gateelektrode 2 angeordnet werden können.
  • Wie in 1 gezeigt, sind die Gateverdrahtungen 3 angeordnet, um sich in einer Querrichtung (X-Richtung) zu erstrecken, und die Sourceverdrahtungen 151 sind angeordnet, um sich in einer vertikalen Richtung (Y-Richtung) zu erstrecken. Es ist anzumerken, dass die Sourceverdrahtung 151 durch eine Unterschicht-Sourceverdrahtung 15 und eine Oberschicht-Sourceverdrahtung 26 gebildet ist.
  • Ein Ende der Gateverdrahtung 3 ist elektrisch mit einem Gateanschluss 4 verbunden, und eine Gateanschlussextraktionselektrode 25 ist über ein erstes Gateanschlussabschnittkontaktloch 19 mit dem Gateanschluss 4 verbunden. Es ist anzumerken, dass als der Gateanschluss 4, wie unten beschrieben, eine erste leitfähige Schicht verwendet wird, die aus einem Metall oder einer Legierung mit Lichtabschirmungseigenschaften gebildet ist, beispielsweise einem Metall, wie etwa Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird.
  • Des Weiteren ist ein Ende der Unterschicht-Sourceverdrahtung 15 mit einem Sourceanschluss 15T verbunden, und eine Sourceanschlussextraktionselektrode 26T ist über ein erstes Sourceanschlussabschnittkontaktloch 20 mit dem Sourceanschluss 15T verbunden.
  • Durch das Verbinden der Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, über ein erstes Sourceverdrahtungskontaktloch 10 mit der Unterschicht-Sourceverdrahtung 15 ist die Sourceelektrode 22 elektrisch mit der Unterschicht-Sourceverdrahtung 15 verbunden. Zudem erstreckt sich die Drainelektrode 23 zu einem Pixelbereich, um eine durchlässige Pixelelektrode 24 von lichtdurchlässiger Art auszubilden. Des Weiteren sind Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an den Bereichen der Sourceelektrode 22 und der Drainelektrode 23 vorhanden.
  • Es sei angemerkt, dass der Bereich, der durch die benachbarten Gateverdrahtungen 3 und die benachbarten Unterschicht-Sourceverdrahtungen 15 umgeben ist, ein Pixelbereich wird, so dass die Pixelbereiche matrixartig an dem TFT-Substrat 100 angeordnet sind.
  • Als nächstes wird ein Querschnittsaufbau des TFT-Substrats 100 unter Verwendung von 2 beschrieben. Wie in 2 gezeigt, umfasst das TFT-Substrat 100 ein Substrat 1, das ein transparentes Isoliersubstrat, wie beispielsweise ein Glas, als sein Basismaterial, und die Gateelektrode 2 (aufweisend die Gateverdrahtung 3) und der Gateanschluss 4 sind an dem Substrat 1 angeordnet.
  • Dann ist eine Isolierschicht 6 (erste Isolierschicht) angeordnet, um die Gateelektrode 2 und den Gateanschluss 4 abzudecken. Die Isolierschicht 6 dient als eine Gateisolierschicht an dem TFT-Abschnitt, so dass die Isolierschicht 6 in manchen Fällen als eine Gateisolierschicht 6 bezeichnet wird.
  • An dem TFT-Abschnitt ist eine Oxid-Halbleiterschicht 7 an der Isolierschicht 6 an der Position angeordnet, die die Gateelektrode 2 überlappt. Die Oxid-Halbleiterschicht 7 dient als eine Kanalschicht des TFT, so dass die Oxid-Halbleiterschicht 7 in manchen Fällen als eine Halbleiterkanalschicht 7 bezeichnet wird. Es ist anzumerken, dass bei dem Ausführungsbeispiel die ebene Struktur der Halbleiterkanalschicht 7 in Draufsicht kleiner gemacht ist als die ebene Struktur der Gateelektrode 2, so dass die Außenlinie der Halbleiterkanalschicht 7 innerhalb der Außenlinie der Gateelektrode 2 gegeben ist.
  • Für die Halbleiterkanalschicht 7 kann beispielsweise ein Oxid-Halbleiter aus Zinkoxidserien (ZnO), ein Oxid-Halbleiter aus InZnSnO-Serien, in denen Indiumoxid (In2O3) und Zinnoxid (SnO2) einem Zinkoxid hinzugefügt sind, oder ein Oxid-Halbleiter aus InGaZnO-Serien, in denen Galliumoxid (Ga203) und Indiumoxid (ln2O3) einem Zinkoxid hinzugefügt sind, verwendet werden. Das Ausbilden der Halbleiterkanalschicht 7 aus einem Oxid-Halbleiter macht es möglich, die Driftbeweglichkeit im Vergleich zu einem herkömmlichen Aufbau zu erhöhen, bei dem amorphes Silicium für die Halbleiterkanalschicht verwendet wird.
  • Eine schützende Isolierschicht 8 (zweite Isolierschicht) ist an der Halbleiterkanalschicht 7 angeordnet, und eine Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht), die aus einer Metallschicht mit Lichtabschirmeigenschaften gebildet ist, ist an der schützenden Isolierschicht 8 angeordnet.
  • Bei dem Ausführungsbeispiel wird als die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs beispielsweise ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu diesen Metallen erhalten wird, verwendet. Dann werden ein erstes Sourceelektrodenkontaktloch 11 und ein erstes Drainelektrodenkontaktloch an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs oberhalb der Halbleiterkanalschicht 7 bereitgestellt. Es sei angemerkt, dass die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs in manchen Fällen in Abhängigkeit von ihrer Position für beschreibende Zwecke als Unterschicht-Lichtabschirmschicht 9a, 9b oder 9c bezeichnet wird.
  • Des Weiteren ist an dem Sourceanschlussabschnitt eine Oxid-Halbleiterschicht 13 in derselben Schicht des TFT-Abschnitts wie die Halbleiterkanalschicht 7 vorhanden, und eine Isolierschicht 14 in derselben Schicht wie die schützende Isolierschicht 8 ist an Oxid-Halbleiterschicht 13 vorhanden. Dann ist der Sourceanschluss 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) in derselben Schicht wie die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht) an der Isolierschicht 14 vorhanden, so dass der Sourceanschluss 15T die oberste Schicht des Schichtverbunds aus drei Schichten ist.
  • Zudem ist in dem Gateanschlussabschnitt die Isolierschicht 6 ausgebildet, um den Gateanschluss 4 (aufweisend die Gateverdrahtung 3) abzudecken.
  • Dann ist eine Zwischenisolierschicht 16 (dritte Isolierschicht) über der gesamten Oberfläche des Substrats 1 angeordnet, um die Isolierschicht 6, die Halbleiterkanalschicht 7, die schützende Isolierschicht 8 und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs abzudecken. Dann sind an dem TFT-Abschnitt ein zweites Sourceelektrodenkontaktloch 17 und ein zweites Drainelektrodenkontaktloch 18 vorhanden, die die Zwischenisolierschicht 16 und die schützende Isolierschicht 8 durchdringen, um die Halbleiterkanalschicht 7 zu erreichen. Das zweite Sourceelektrodenkontaktloch 17 ist angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Sourceelektrodenkontaktlochs 11 vorhanden zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist. Des Weiteren ist das zweite Drainelektrodenkontaktloch 18 angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Drainelektrodenkontaktlochs 12 vorhanden zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist.
  • Dann sind die Sourceelektrode 22 und die Drainelektrode 23, die als eine dritte leitfähige Schicht ausgebildet sind, angeordnet, um voneinander getrennt zu sein und jeweils über das zweite Sourceelektrodenkontaktloch 17 und das zweite Drainelektrodenkontaktloch 18 mit der Halbleiterkanalschicht 7 verbunden zu sein. Der Bereich zwischen der Sourceelektrode 22 und der Drainelektrode 23 an der Halbleiterkanalschicht 7 bildet einen Kanalbereich BC. Es ist anzumerken, dass bei dem Ausführungsbeispiel eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet wird.
  • Die Oberschicht-Lichtabschirmschichten 22b und 23b (vierte leitfähige Schicht) sind jeweils an der Sourceelektrode 22 und der Drainelektrode 23 vorhanden. Wenn die Oberschicht-Lichtabschirmschichten 22b und 23b beispielsweise durch eine Metallschicht mit Lichtabschirmeigenschaften ausgebildet sind, sind die Oberschicht-Lichtabschirmschichten 22b und 23b ausgebildet, um voneinander getrennt zu sein, um einen elektrischen Kurzschluss zwischen der Sourceelektrode 22 und der Drainelektrode 23 zu verhindern. Bei dem Ausführungsbeispiel kann als die Oberschicht-Lichtabschirmschichten 22b, 23b ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu den Metallen erhalten wird, verwendet werden.
  • Wie in 1 gezeigt, ist der obere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart ausgebildet, dass Licht von einer Oberseite in Draufsicht in seinem gesamten Bereich durch die Oberschicht-Lichtabschirmschichten 22b, 23b und die Unterschicht-Lichtabschirmschichten 9a, 9b, 9c abgeschirmt wird. Des Weiteren ist der untere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitt derart ausgebildet, dass Licht von einer Unterseite (Oberfläche auf der Seite des Substrats 1) in Draufsicht in seinem gesamten Bereich durch die Gateelektrode 2 abgeschirmt wird. Das Ausbilden des TFT-Abschnitts auf diese Weise macht es möglich, annähernd vollständig zu verhindern, dass Hintergrundlicht, externes Licht und Streulicht davon auf die Halbleiterkanalschicht 7 einfällt (Lichtabschirmung), was es möglich macht, eine Eigenschaftsverschlechterung der Halbleiterkanalschicht 7 aufgrund von Lichtabsorption zu verhindern.
  • Des Weiteren ist in dem Sourceanschlussabschnitt die Sourceextraktionselektrode 26T vorhanden, um direkt über das erste Sourceanschlussabschnittkontaktloch 20, das die Zwischenisolierschicht 16 durchdringt, um den Sourceanschluss 15T zu erreichen, mit dem Sourceanschluss 15T verbunden zu sein.
  • Des Weiteren ist in dem Gateanschlussabschnitt die Gateanschlussextraktionselektrode 25 vorhanden, um über das erste Gateanschlussabschnittkontaktloch 19, das die Zwischenisolierschicht 16 und die Isolierschicht 6 durchdringt, um den Gateanschluss zu erreichen, direkt mit dem Gateanschluss 4 verbunden zu sein.
  • Es sei angemerkt, dass die Sourceextraktionselektrode 26T und die Gateanschlussextraktionselektrode 25 durch die dritte leitfähige Schicht in derselben Schicht des TFT-Abschnitts wie die Sourceelektrode 22 und die Drainelektrode 23 ausgebildet sind.
  • Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen des TFT-Substrats 100 gemäß dem ersten Ausführungsbeispiel mit Bezug auf die 3 bis 12 beschrieben. Es sei angemerkt, dass eine Draufsicht und eine Querschnittsdarstellung, die den abschließenden Schritt zeigen, der 1 bzw. der 2 entsprechen.
  • Zuerst wird das Substrat 1, das heißt ein transparentes Isoliersubstrat, wie beispielsweise Glas, unter Verwendung einer Reinigungsflüssigkeit oder reinem Wasser gewaschen. Bei dem Ausführungsbeispiel wird ein Glassubstrat mit einer Dicke von 0,6 mm als das Substrat 1 verwendet. Dann wird die erste leitfähige Schicht, die das Material der Gateelektrode 2, der Gateverdrahtung 3 und dergleichen ist, an einer der gesamten Hauptseiten des Substrats 1, das gewaschen worden ist, ausgebildet. Es sein angemerkt, dass eine der gesamten Hauptseiten, an der die Gateelektrode 2, die Gateverdrahtung 3 und dergleichen vorhanden sind, die obere Hauptseite des Substrats 1 sein soll.
  • Als die erste leitfähige Schicht kann beispielsweise ein Metall, wie beispielsweise Chrom (Cr), Molybdän (Mo), Titan (Ti), Kupfer (Cu), Tantal (Ta), Wolfram (W) und Aluminium (AI), und eine Legierung, in der nicht weniger als ein anderes Element dem Metallelement als einem Hauptelement hinzugefügt ist, und dergleichen verwendet werden. Hierbei soll das Element der Hauptkomponente dasjenige Element bezeichnen, das den größten Anteil unter den die Legierung bildenden Elementen aufweist. Des Weiteren kann eine geschichtete Struktur, die nicht weniger als zwei Schichten aus der Schicht aus dem Metall oder der Schicht aus der Legierung aufweist, eingesetzt werden. Die Verwendung des Metalls oder der Legierung ermöglicht das Erreichen einer leitfähigen Schicht, die einen geringen Widerstand von nicht mehr als 50 µΩcm als spezifischen Widerstandswert hat. Bei dem Ausführungsbeispiel soll eine Aluminiumlegierungsschicht (AI) als die erste leitfähige Schicht verwendet werden, und die AI-Legierungsschicht wird unter Verwendung eines Sputterverfahrens, das ein Argongas (Ar) verwendet, ausgebildet, um eine Dicke von 200 nm aufzuweisen.
  • Erster Fotolithografieschritt
  • Dann wird ein Fotoresistmaterial auf die erste leitfähige Schicht aufgebracht, wird eine Fotoresiststruktur in einem ersten Fotolithografieschritt ausgebildet, und die erste leitfähige Schicht wird einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Hierbei wird ein Nassätzen unter Verwendung einer Lösung verwendet, die Phosphorsäure, Essigsäure und Salpetersäure (Phosphor-Essig-Salpeter-Säure: chemische PAN-Lösung (Phosphoric-Acetic-Nitric)) verwendet. Dann werden durch Entfernen der Fotoresiststruktur, wie in 3 und 4 gezeigt, die Gateelektrode 2, die Gateverdrahtung 3 (nicht in 4 gezeigt) und der Gateanschluss 4 an der oberen Hauptseite des Substrats 1 ausgebildet.
  • Zweiter Fotolithografieschritt
  • Als nächstes werden in einem zweiten Fotolithografieschritt, nachdem die Isolierschicht 6 (erste Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1 ausgebildet worden ist, um die Gateelektrode 2, die Gateverdrahtung 3 und den Gateanschluss 4 abzudecken, die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht in dieser Reihenfolge an der Isolierschicht 6 geschichtet und einer Strukturierung durch Ätzen unterworfen, um im Wesentlichen dieselbe Form aufzuweisen, was das Erreichen des Schichtverbunds aus der Halbleiterkanalschicht 7, der schützenden Isolierschicht 8 und der Unterschicht-Abschirmschicht 9 des Kanalbereichs oberhalb der Gateelektrode 2 an dem TFT-Abschnitt ermöglicht, wie in 5 und 6 gezeigt. Der Schichtverbund ist derart angeordnet, dass seine Außenlinie in Draufsicht innerhalb der Außenlinie der Gateelektrode 2 gegeben ist. Des Weiteren wird in einem Sourceverdrahtungsausbildungsbereich ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und der Unterschicht-Sourceverdrahtung 15 ausgebildet, und in einem Sourceanschlussausbildungsbereich wird ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und dem Sourceanschluss 15T durch denselben Prozess wie der obige Prozess ausgebildet.
  • Nachfolgend wird das Herstellungsverfahren spezieller beschrieben. Bei dem Ausführungsbeispiel wird die Isolierschicht 6 durch Ausbilden einer Siliciumnitridschicht (SiN) und einer Siliciumoxidschicht (SiO) in dieser Reihenfolge unter Verwendung eines chemischen Gasphasenabscheidungsverfahrens (CVD) ausgebildet. Die Oxidsiliciumschicht umfasst ein Sauerstoffatom (O), was es möglich macht, den Einfluss von Sauerstoffatomen zu unterdrücken, die in der Schicht der Isolierschicht 6 von der Oxid-Halbleiterschicht zu zerstreuen (zu entladen) sind, wenn die Oxid-Halbleiterschicht in dem nachfolgenden Prozess an der Isolierschicht 6 ausgebildet wird. Auf der anderen Seite ist die SiO-Schicht schwach bezüglich Barriereeigenschaften (Brecheigenschaften) mit Bezug auf ein Fremdstoffelement, das einen Einfluss auf TFT-Eigenschaften ausübt, wie beispielsweise Feuchtigkeit (H2O), Wasserstoff (H2), Natrium (Na) und Kalium (K). Daher wird bei dem Ausführungsbeispiel eine SiN-Schicht, die besser in Barriereeigenschaften ist, unterhalb der SiO-Schicht bereitgestellt. Um genauer zu sein, wird die Isolierschicht 6 als eine geschichtete Schicht aus einer SiN-Schicht mit einer Dicke von 400 nm und einer SiO-Schicht mit einer Dicke von 50 nm hergestellt. Es sei angemerkt, dass die Isolierschicht 6 als eine Gate-Isolierschicht in dem TFT-Abschnitt dient.
  • Des Weiteren wird für die Oxid-Halbleiterschicht, die an der Isolierschicht 6 auszubilden ist, bei dem Ausführungsbeispiel ein Oxid, aufweisend In, Ga und Zn (z.B.: InGaZnO), als der Oxid-Halbleiter verwendet. Um genauer zu sein, wird eine InGaZnO-Schicht durch ein Spritzverfahren unter Verwendung eines InGaZnO-Targets ausgebildet, in dem sein Atomzusammensetzungsverhältnis von In:Ga:Zn:O 1:1:1:4 beträgt [In2O3•Ga2O3•2(ZnO)].
  • Des Weiteren wird bei dem Ausführungsbeispiel eine SiO-Schicht als die zweite Isolierschicht unter Verwendung eines CVD-Verfahrens ausgebildet. Der Grund der Verwendung der SiO-Schicht, die Sauerstoffatome enthält, ist, den Einfluss von Sauerstoffatomen zu unterdrücken, die von der Schicht der Oxid-Halbleiterschicht, die die untere Schicht ist, zu zerstreuen (zu entladen) sind. Hierbei wird eine SiO-Schicht mit einer Dicke von 100 nm ausgebildet.
  • Des Weiteren wird bei dem Ausführungsbeispiel als die zweite leitfähige Schicht eine Aluminiumlegierungsschicht (AI) mit einer Dicke von 200 nm ausgebildet. Die zweite leitfähige Schicht ist nicht auf die AI-Legierung eingeschränkt, und ein Metall oder eine Legierung mit Lichtabschirmeigenschaften kann verwendet werden.
  • Ein Fotoresistmaterial wird auf den Schichtverbund aus der Oxid-Halbleiterschicht, der zweiten Isolierschicht und der zweiten leitfähigen Schicht aufgebracht, der auf diese Weise an der Isolierschicht 6 geschichtet ist, eine Fotoresiststruktur wird in dem zweiten Fotolithografieschritt ausgebildet, und der obige Schichtverbund wird einer Strukturierung unterworfen, indem er sequentiell unter Verwendung der Fotoresiststruktur als eine Maske geätzt wird.
  • Zuerst wird die erste leitfähige Schicht (AI-Legierungsschicht) einem Ätzen unterworfen. Bei dem Ätzen der zweiten leitfähigen Schicht (AI-Legierungsschicht) wird ein Nassätzverfahren verwendet, das eine Lösung verwendet, aufweisend Phosphorsäure, Essigsäure und Salpetersäure (Phosphor-Essig-Salpeter-Säure: chemische PAN-Lösung). In diesem Fall wird die Oxid-Halbleiterschicht mit der zweiten Isolierschicht abgedeckt, was die Oxid-Halbleiterschicht davon abhält, durch die chemische Lösung zum Ätzen beschädigt zu werden.
  • Nachdem die zweite leitfähige Schicht dem Ätzen unterworfen worden ist, wird nachfolgend die zweite Isolierschicht (SiO-Schicht) einem Ätzen unterworfen. Für das Ätzen kann ein Trockenätzverfahren verwendet werden, das ein Fluor enthaltendes Gas verwendet. Bei dem Ausführungsbeispiel wird das Trockenätzen unter Verwendung eines Gases durchgeführt, in dem Oxid (O2) einem Schwefelhexafluorid (SF6) hinzugefügt wird. Das Hinzufügen des O2-Gases macht es möglich, das Auftreten eines Schadens der Oxid-Halbleiterschicht unterhalb der zweiten Isolierschicht aufgrund einer Reduktionsreaktion während des Ätzens zu unterdrücken.
  • Nach dem Ätzen der zweiten Isolierschicht wird nachfolgend die Oxid-Halbleiterschicht (InGaZnO-Schicht) einem Ätzen unterworfen. Bei diesem Ätzen wird ein Nassätzverfahren verwendet, das eine chemische Oxalsäurenserienlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Dann wird die Fotoresiststruktur entfernt. Auf diese Weise wird jeder der in 5 und 6 gezeigten Schichtverbunde gleichzeitig in demselben Prozess ausgebildet.
  • Dritter Fotolithografieschritt
  • Als nächstes wird ein Fotoresistmaterial auf die gesamte obere Hauptseite des Substrats 1, an der jeder obige Schichtverbund ausgebildet ist, aufgebracht, eine Fotoresiststruktur wird in einem dritten Fotolithografieschritt ausgebildet, und die Unterschicht-Lichtabschirmschicht des Kanalbereichs, die an dem TFT-Abschnitt ausgebildet wird, wird einer Strukturierung durch ein Nassätzverfahren unter Verwendung einer chemischen PAN-Lösung unter Verwendung der Fotoresiststruktur als eine Maske unterworfen.
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 7 und 8 gezeigt, das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs ausgebildet.
  • Für beschreibende Zwecke wird die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die zwischen dem ersten Sourceelektrodenkontaktloch 11 und dem ersten Drainelektrodenkontaktloch 12 verbleibt, als die Unterschicht-Lichtabschirmschicht 9a bezeichnet, die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Sourceelektrodenkontaktlochs 11 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9b bezeichnet, und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Drainelektrodenkontaktlochs 12 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9c bezeichnet.
  • Es sei angemerkt, dass obwohl die schützende Isolierschicht 8 an der Unterseite des ersten Sourceelektrodenkontaktlochs 11 und des ersten Drainelektrodenkontaktlochs 12 freigelegt ist, die Halbleiterkanalschicht 7, die die untere Schicht ist, die mit der schützenden Isolierschicht 8 abgedeckt ist, davon abgehalten wird, beschädigt zu werden.
  • Als nächstes wird die Zwischenisolierschicht 16 (dritte Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1 ausgebildet. Bei dem Ausführungsbeispiel wird eine Kunststoffserienisolierschicht durch ein organisches Kunststoffmaterial ausgebildet. Insbesondere wird beispielsweise ein organisches Kunststoffmaterial aus einem Acryl mit Fotosensitivität durch ein Drehbeschichtungsverfahren als die Zwischenisolierschicht 16 auf das Substrat 1 aufgetragen, um eine Dicke von 2,0 bis 3,0 µm aufzuweisen.
  • Vierter Fotolithografieschritt
  • Als nächstes werden durch Belichten und Entwickeln der Zwischenisolierschicht 16 in einem vierten Fotolithografieschritt, wie in 9 und 10 gezeigt, das erste Sourceverdrahtungskontaktloch 10 (nicht in 10 gezeigt), das zweite Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20, die die Zwischenisolierschicht 16 durchdringen, ausgebildet.
  • Dann werden die schützende Isolierschicht 8, die an den Bodenabschnitten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt sind, einem Ätzen unterworfen. Für das Ätzen kann ein Trockenätzverfahren verwendet werden, das ein Fluor enthaltendes Gas verwendet.
  • Bei dem Ausführungsbeispiel wird ein Trockenätzen unter Verwendung eines Gases durchgeführt, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt wird. Das Hinzufügen von O2-Gas macht es möglich, zu unterdrücken, dass die Oxid-Halbleiterschicht unterhalb der schützenden Isolierschicht 8 durch eine Reduktionsreaktion während des Ätzens beschädigt wird. Durch das Ätzen wird, wie in 9 und 10 gezeigt, die Halbleiterkanalschicht 7 an den Unterseiten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt.
  • Obwohl das erste Gateanschlussabschnittkontaktloch 19 auch die Isolierschicht 6 durchdringt, und der Gateanschluss 4 aus der AI-Legierung an seiner Unterseite freigelegt ist, und die Unterschicht-Sourceverdrahtung 15 und der Sourceanschluss 15T aus der Al-Legierung jeweils an den Unterseiten des ersten Sourceverdrahtungskontaktlochs 10 und des ersten Sourceanschlussabschnittkontaktlochs 20 freigelegt sind, wird des Weiteren die Al-Legierung nicht durch Trockenätzen unter Verwendung eines Gases geätzt, in dem Sauerstoff (O2) dem Schwefelhexafluorid (SF6) hinzugefügt ist, geätzt, so dass die Strukturen verbleiben wie sie sind.
  • Es sei angemerkt, dass als ein Material der Kunststoffserienisolierschicht, die für die Zwischenisolierschicht 16 verwendet wird, neben einem organischen Acrylkunststoffmaterial ein Olefinserienmaterial, ein Novolacserienmaterial, ein Polyimidserienmaterial und ein Siloxanserienmaterial verwendet werden kann. Solche beschichtungsartigen organischen Isoliermaterialien haben eine geringe dielektrische Konstante und können einfach in eine dicke Schicht geformt werden, die eine Dicke von nicht weniger 2,0 µm aufweist, was es möglich macht, die Verdrahtungskapazität auf eine geringe Kapazität zu unterdrücken. Daher macht die Verwendung solcher Materialien es möglich, das TFT-Substrat bei einer geringen Spannung zu betreiben, was es möglich macht, zur Reduzierung des Energieverbrauchs beizutragen. Dies macht es möglich, dass die durchlässige Pixelelektrode 24 überlappend an der Gateverdrahtung oder der Sourceverdrahtung angeordnet werden kann, was es zudem möglich macht, das Öffnungsverhältnis hoch zu machen.
  • Des Weiteren kann für die Zwischenisolierschicht 16 statt des Kunststoffserienisolierschichtmaterials ein anorganisches Serienisoliermaterial, wie beispielsweise Siliciumnitrid (SiN) und Siliciumoxid (SiO) verwendet werden. Wenn ein solches anorganisches Serienisoliermaterial verwendet wird, werden das erste Sourceverdrahtungskontaktloch 10, das zweite Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20 unter Verwendung einer Fotoresiststruktur als einer Maske ausgebildet. Alternativ können ein anorganisches Serienisolierschichtmaterial und ein Kunststoffserienisolierschichtmaterial zur Verwendung angemessen miteinander kombiniert werden.
  • Als nächstes wird die dritte leitfähige Schicht an der gesamten Oberseite der Zwischenisolierschicht 16 ausgebildet. Bei dem Ausführungsbeispiel wird eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet. Als die transparente leitfähige Schicht wird ITO (in dem ein Mischungsverhältnis von Indiumoxid (ln2O3) und Zinnoxid (SnO2) beispielsweise 90:10 (Massen-%) beträgt) verwendet. Hierbei wird durch ein Spritzverfahren eine ITO-Schicht mit einer Dicke von 100 nm in einem amorphen Zustand unter Verwendung eines Gases ausgebildet, indem ein Gas, aufweisend Wasserstoff (H), beispielsweise ein Wasserstoffgas (H2), Feuchtigkeit (H2O) oder dergleichen, mit Argon (Ar) vermischt ist.
  • Fünfter Fotolithografieschritt
  • Dann wird ein Fotoresistmaterial auf die gesamte Oberseite der dritten leitfähigen Schicht (amorphes ITO) aufgebracht, und eine Fotoresiststruktur wird in einem fünften Fotolithografieschritt ausgebildet, und die dritte leitfähige Schicht wird einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Bei dem Ätzen der dritten leitfähigen Schicht wird ein Nassätzverfahren verwendet, das eine chemische Oxalsäurenserienlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Nachdem die Fotoresiststruktur entfernt worden ist, wird das gesamte Substrat 1 auf 200°C erwärmt. Diese Erwärmung führt zu einer Kristallisierung der amorphen ITO-Schicht, um eine polykristalline ITO-Schicht zu werden. Die Substrattemperatur ist nicht auf 200°C eingeschränkt, und die Kristallisation kann realisiert sein, wenn die Temperatur nicht weniger als 140°C in dem Fall einer typischen amorphen ITO-Schicht beträgt, die ein Mischungsverhältnis aufweist, bei dem Indiumoxid (ln2O3) nicht weniger als 85 Massenprozent und nicht mehr als 95 Massenprozent beträgt und Zinnoxid (SnO2) nicht weniger als 5 Massenprozent und nicht mehr als 15 Massenprozent beträgt (die Gesamtheit von beiden beträgt 100 Massenprozent). Im Gegensatz dazu kann auf der Hochtemperaturseite die Temperatur willkürlich in Abhängigkeit von der Wärmebeständigkeitstemperatur eines Materials oder dergleichen festgelegt werden, das für die Schicht und die Struktur verwendet wird, die an dem TFT-Substrat ausgebildet werden. Beispielsweise muss bei dem Ausführungsbeispiel die Temperatur nicht höher als 230°C sein, was die Wärmebeständigkeitstemperatur des Materials ist, da eine organische Acrylkunststoffschicht als die dritte Isolierschicht verwendet wird.
  • Durch die oben beschriebene Strukturierung der dritten leitfähigen Schicht werden, wie in 11 und 12 gezeigt, die Gateanschlussextraktionselektrode 25, die Sourceelektrode 22, die Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, die Sourceanschlussextraktionselektrode 26T, die Drainelektrode 23 und die durchlässige Pixelelektrode 24, die sich von der Drainelektrode 23 erstreckt, ausgebildet, die durch die transparente leitfähige Schicht (polykristalline ITO-Schicht) gebildet werden.
  • Hierbei ist die Gateanschlussextraktionselektrode 25 über das erste Gateanschlussabschnittkontaktloch 19 direkt mit dem Gateanschluss 4 verbunden. Des Weiteren ist die Sourceelektrode 22 über das zweite Sourceelektrodenkontaktloch 17 direkt mit der Halbleiterkanalschicht 7 verbunden. Des Weiteren ist die Oberschicht-Sourceverdrahtung 26 über das erste Sourceverdrahtungskontaktloch 10 direkt mit der Unterschicht-Sourceverdrahtung 15 verbunden. Des Weiteren ist die Sourceanschlussextraktionselektrode 26T über das erste Sourceanschlussabschnittkontaktloch 20 direkt mit dem Sourceanschluss 15T verbunden.
  • Als nächstes wird die vierte leitfähige Schicht an der gesamten oberen Hauptseite des Substrats 1 ausgebildet, an der die Sourceelektrode 22 und dergleichen ausgebildet sind. Bei dem Ausführungsbeispiel wird eine AI-Legierungsschicht mit Lichtabschirmeigenschaften als die vierte leitfähige Schicht verwendet. Hierbei wird eine AI-Legierungsschicht mit einer Dicke von 100 nm durch ein Spritzverfahren unter Verwendung eines Ar-Gases ausgebildet. Es sei angemerkt, dass die vierte leitfähige Schicht nicht auf eine AI-Legierung eingeschränkt ist, und ein anderes Metall oder eine andere Legierung, das bzw. die Lichtabschirmeigenschaften aufweiset, kann verwendet werden.
  • Sechster Fotolithografieschritt
  • Als nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der vierten leitfähigen Schicht (AI-Legierungsschicht) aufgebracht, eine Fotoresiststruktur wird durch einen sechsten Fotolithografieschritt ausgebildet, und die vierte leitfähige Schicht wird einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Bei dem Ätzen der vierten leitfähigen Schicht wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet. Die ITO-Schicht, das heißt eine transparente leitfähige Schicht, die die untere Schicht ist, wird polykristallisiert, so dass die ITO-Schicht chemisch sehr stabil ist, was es in diesem Zusammenhang möglich macht, ausschließlich die AI-Legierungsschicht zu ätzen, die die obere Schicht ist, ohne stark durch das Ätzen mit Bezug auf die chemische PAN-Lösung beschädigt zu werden (Verschwinden der Schicht, Verschlechterung von elektrischen Eigenschaften und optischen Eigenschaften).
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 1 und 2 gezeigt, die Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an dem oberen Abschnitt der Sourceelektrode 22 und dem oberen Abschnitt der Drainelektrode 23 des TFT-Abschnitts ausgebildet. Die Oberschicht-Lichtabschirmschichten 22b und 23b werden ausgebildet, um in Draufsicht im Wesentlichen die gesamte ebene Struktur der Halbleiterkanalschicht 7, ausgenommen den Kanalbereich BC, abzudecken.
  • Durch die oben beschriebenen Schritte wird das TFT-Substrat 100 wie in 1 und 2 gezeigt fertiggestellt. Es sei angemerkt, dass nach der Montage eines Flüssigkristallanzeigefeldes eine Ausrichtungsschicht und ein Distanzstück an einer Oberfläche des fertiggestellten TFT-Substrats 100 ausgebildet werden. Die Ausrichtungsschicht ist eine Schicht zur Ausrichtung von Flüssigkristall und ist durch Polyimid oder dergleichen gebildet. Des Weiteren werden ein separat hergestelltes Zählsubstrat, das mit einem Farbfilter, einer Zählelektrode, einer Ausrichtungsschicht und dergleichen ausgestattet ist, mit dem TFT-Substrat 100 zusammengefügt. In diesem Zusammenhang wird durch das Distanzstück ein Spalt zwischen dem TFT-Substrat und dem Zählsubstrat ausgebildet, und ein Einschließen von Flüssigkristall in dem Spalt bildet ein Flüssigkristallanzeigefeld im TN-Modus oder VA-Modus des Verfahrens mit vertikalem elektrischen Feld. Abschließend wird eine Flüssigkristallanzeigeanordnung durch Montage einer Lichtpolarisationsplatte, einer Phasenunterschiedplatte, einer Treiberschaltung, einer Hintergrundlichteinheit und dergleichen an einer Außenseite des Flüssigkristallanzeigefeldes fertiggestellt.
  • Wie oben beschrieben, macht es das erste Ausführungsbeispiel möglich, das TFT-Substrat 100, das mit einem Etch-Stopper-artigen TFT ausgestattet ist, der eine Oxid-Halbleiterschicht verwendet, die eine hohe Leistung in ihrer Kanalschicht aufweist, mit sechs Fotolithografieschritten auszubilden. Insbesondere wird die schützende Isolierschicht 8, die ein Etch-Stopper wird, fortlaufend nach Ausbildung der Oxid-Halbleiterschicht ausgebildet, so dass die Halbleiterkanalschicht 7 nahezu davon abgehalten wird, in ihren Eigenschaften aufgrund eines Prozessschadens des nachfolgenden TFT-Herstellungsschritts verschlechtert zu werden. Dies macht es möglich, eine Halbleiterkanalschicht 7 als die Kanalschicht des TFT in dem Zustand zu verwenden, in dem Hochleistungseigenschaften des Oxid-Halbleiters beibehalten werden.
  • Des Weiteren hat die Sourceverdrahtung 151 eine zweischichtige Struktur aus der Unterschicht-Sourceverdrahtung 15 und der Oberschicht-Sourceverdrahtung 26, die über die Zwischenisolierschicht unabhängig ausgebildet werden, was eine sogenannte redundante Verdrahtung ist. Des Weiteren ist die Oberschicht-Sourceverdrahtung 26 über eine Vielzahl von ersten Sourceverdrahtung-Kontaktlöchern 10, die in der Zwischenisolierschicht 16 vorhanden sind, direkt mit der Unterschicht-Sourceverdrahtung 15 verbunden, was es möglich macht, die Funktion der anderen Verdrahtung zu ergänzen, selbst wenn eine der Verdrahtungen abgetrennt ist. Dies macht es möglich, die Erzeugung eines linearen Fehlers aufgrund der Abtrennung der Sourceverdrahtung 151 zu reduzieren, um ein Ertragsverhältnis während der Herstellung und die Betriebssicherheit des Produkts zu verbessern.
  • Des Weiteren wird die Unterschicht-Sourceverdrahtung 15 fortlaufend mit der Oxid-Halbleiterschicht und der Isolierschicht ausgebildet, was es möglich macht, die Unterschicht-Sourceverdrahtung 15 (zweite leitfähige Schicht) mit einer guten Haftung auszubilden, was es möglich macht, die Erzeugung eines Trennfehlers aufgrund einer Ablösung des Films, der durch einen Mangel an Klebekraft verursacht wird, zu reduzieren. Diese Wirkung ist insbesondere stark an einem Stufenabschnitt an der Gateverdrahtungsstruktur in dem Bereich, in dem sich die Gateverdrahtung 3 und die Unterschicht-Sourceverdrahtung 15 kreuzen.
  • Des Weiteren ist die Halbleiterkanalschicht 7 derart aufgebaut, dass ihr gesamter Bereich durch die zweischichtigen Lichtabschirmschichten gegen Licht auch an der Oberseite der Halbleiterkanalschicht 7 abgeschirmt ist, zusätzlich zu der Lichtabschirmung durch die Gateelektrode 2 an der Unterseite der Halbleiterkanalschicht 7, was es möglich macht, eine Verschlechterung (optische Verschlechterung) der Kanalschicht aufgrund von Absorption von Hintergrundlicht während des Betriebs der Flüssigkristallanzeigeanordnung und von externem Licht zu verhindern.
  • Des Weiteren können die folgenden Wirkungen ebenfalls erreicht werden, durch Ausbilden der Oberschicht-Lichtabschirmschichten 22b und 23b mit einer leitfähigen Schicht, die aus einem Metall, wie beispielsweise Mo und AI, oder einer Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, und Anordnen derselben an dem Ausbildungsbereich des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 an der Sourceelektrode 22 und der Drainelektrode 23. Das heißt, Seitenwandabschnitte des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 sind eine zweischichtige Struktur aus der Sourceelektrode 22 und der Oberschicht-Lichtabschirmschicht 22b bzw. aus der Drainelektrode 23 und der Oberschicht-Lichtabschirmschicht 23b, die aus redundanten Verdrahtungen hergestellt sind. Dadurch kann an den Seitenwandabschnitten, selbst wenn die Sourceelektrode 22 und die Drainelektrode 23 abgetrennt sind, die Leitungsfunktion durch die Oberschicht-Lichtabschirmschichten 22b und 23b, die durch eine leitfähige Schicht gebildet sind, ergänzt werden. Dies macht es möglich, die Erzeugung einer schlechten Verbindung aufgrund einer Abtrennung der Sourceelektrode 22 und der Drainelektrode 23 zu reduzieren, was es möglich macht, das Ertragsverhältnis während der Herstellung und die Betriebssicherheit des Produkts zu verbessern.
  • Des Weiteren macht das Ausbilden der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs mit einer leitfähigen Schicht und das elektrische Trennen der Sourceelektrode 22 und der Drainelektrode 23 (kein Kurzschluss tritt auf), um in einem Schwebezustand zu sein, möglich, einen elektrostatischen Abschirmeffekt bezüglich der Halbleiterkanalschicht 7 zu erhalten, um Schwankungen von TFT-Eigenschaften aufgrund eines unspezifischen externen Rauschens oder dergleichen zu unterdrücken, was es möglich macht, die Betriebssicherheit zu verbessern.
  • Des Weiteren macht es die Verwendung der Kunststoffserienisolierschicht mit geringer Permittivität, die in ihrer Schichtdicke dick gemacht wird, um nicht dünner als 2,0 µm zu sein, und die eine Abflachungsmaßnahme bezüglich der Hauptseite des Substrats 1 aufweist, als die Zwischenisolierschicht 16 (dritte Isolierschicht) es möglich, die Verdrahtungskapazität auf ein geringes Niveau zu unterdrücken. Dies macht es möglich, dass TFT-Substrat bei einer niedrigen Spannung zu betreiben, was es möglich macht, zur Reduzierung des Energieverbrauchs beizutragen. Dies macht es möglich, dass die durchlässige Pixelelektrode 24 überlappend an der Gateverdrahtung oder der Sourceverdrahtung angeordnet werden kann, was es auch möglich macht, dass Öffnungsverhältnis hoch zu machen.
  • Es ist anzumerken, dass nach dem Überlappen der durchlässigen Pixelelektrode 24 an der Sourceverdrahtung zum vorzugsweisen Schaffen eines hohen Öffnungsverhältnisses es bevorzugt ist, die Oberschicht-Sourceverdrahtung 26 in derselben Schicht wie die durchlässige Pixelelektrode 24 wegzulassen, insbesondere den Abschnitt, der überflüssig an der Unterschicht-Sourceverdrahtung 15 angeordnet ist, das heißt die Oberschicht-Sourceverdrahtung 26 zwischen den benachbarten ersten Sourceverdrahtungskontaktlöchern 10. Obwohl der oben beschriebene Vorgang der Reduzierung eines linearen Fehlers aufgrund der Abtrennung der Sourceverdrahtung nicht erreicht wird, bewirkt dies, dass die durchlässige Pixelelektrode 24 an der Unterschicht-Sourceverdrahtung 15 überlappt, ohne die Oberschicht-Sourceverdrahtung 26 zu beeinträchtigen, was es möglich macht, das Öffnungsverhältnis auf ein höheres Niveau zu bringen.
  • Zweites Ausführungsbeispiel
  • Aufbau von Pixel und TFT-Substrat
  • Zuerst wird mit Bezug auf 13 und 14 ein Aufbau eines TFT-Substrats 200 gemäß einem zweiten Ausführungsbeispiel beschrieben. Es sei angemerkt, dass dieselben Bezugszeichen denselben Komponenten wie denjenigen des TFT-Substrats 100, das unter Verwendung von 1 und 2 gezeigt ist, zugeordnet sind, und die überlappende Beschreibung wird weggelassen.
  • Das Ausführungsbeispiel stellt einen Aufbau und ein Herstellungsverfahren bereit, die zur effizienten Herstellung durch Reduzierung der Anzahl von Fotolithografieschritten eingerichtet sind, während die Wirkungen der vorliegenden Erfindung des TFT-Substrats gemäß dem ersten Ausführungsbeispiel beibehalten werden.
  • 13 ist eine Draufsicht, die einen ebenen Aufbau eines Pixels gemäß dem zweiten Ausführungsbeispiel zeigt, und 14 ist eine Querschnittsdarstellung, die einen Querschnittsaufbau genommen entlang der Linie X-X (Querschnittsaufbau des TFT-Abschnitts und Querschnittsaufbau des Pixelabschnitts), einen Querschnittsaufbau genommen der Linie Y-Y (Querschnittsaufbau des Gateanschlussabschnitts) und einen Querschnittsaufbau genommen entlang der Linie Z-Z (Querschnittsaufbau des Sourceanschlussabschnitts) aus 13 zeigt. Es wird angemerkt, dass in der folgenden Beschreibung das TFT-Substrat 200 für eine Flüssigkristallanzeigeanordnung im TN-Modus von lichtdurchlässigen Art verwendet werden soll.
  • Wie in 13 gezeigt, ist bei dem TFT-Substrat 200 eine Gateelektrode 2 des TFT durch einen Abschnitt einer Gateverdrahtung 3 gebildet. Das heißt, ein Abschnitt, der von der Gateverdrahtung 3 abzweigt, um sich in einen Ausbildungsbereich des TFT (TFT-Abschnitt) zu erstrecken, bildet die Gateelektrode 2. Bei dem Ausführungsbeispiel sind die Tiefe und die Breite des Abschnitts, der die Gateelektrode 2 werden soll, breiter als die Breite der Gateverdrahtung 3 gemacht, um eine Größe zu haben, die es ermöglicht, eine Sourceelektrode 22 und eine Drainelektrode 23 oberhalb der Gateelektrode 2 anzuordnen.
  • Ein Ende der Gateverdrahtung 3 ist elektrisch mit einem Gateanschluss 4 verbunden, und eine Gateanschlussextraktionselektrode 25 ist über ein erstes Gateanschlussabschnittkontaktloch 19 mit dem Gateanschluss 4 verbunden. Es sei angemerkt, dass als die erste Gateverdrahtung 3 und die zweite Gateverdrahtung 4, wie unten beschrieben, eine erste leitfähige Schicht verwendet wird, die aus einem Metall oder aus einer Legierung mit Lichtabschirmeigenschaften hergestellt ist, beispielsweise einem Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder einer Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird.
  • Wie in 13 gezeigt, sind die Gateverdrahtungen 3 angeordnet, um sich in einer Querrichtung (X-Richtung) zu erstrecken, und die Sourceverdrahtungen 151 sind angeordnet, um sich in einer vertikalen Richtung (Y-Richtung) zu erstrecken. Es sei angemerkt, dass die Sourceverdrahtung 151 durch eine Unterschicht-Sourceverdrahtung 15 und eine Oberschicht-Sourceverdrahtung 26 gebildet ist.
  • Des Weiteren ist ein Ende der Unterschicht-Sourceverdrahtung 15 mit einem Sourceanschluss 15T verbunden, und eine Sourceanschlussextraktionselektrode 26T ist über ein erstes Sourceanschlussabschnittkontaktloch 20 mit dem Sourceanschluss 15T verbunden.
  • Durch das Verbinden der Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, mit der Unterschicht-Sourceverdrahtung 15 über das erste Sourceverdrahtungskontaktloch 10 ist die Sourceelektrode 22 elektrisch mit der Unterschicht-Sourceverdrahtung 15 verbunden. Des Weiteren erstreckt sich die Drainelektrode 23 zu einem Pixelbereich, um eine durchlässige Pixelelektrode 24 zu bilden. Des Weiteren sind Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an den Bereichen der Sourceelektrode 22 und der Drainelektrode 23 vorhanden.
  • Es sei angemerkt, dass der Bereich, der durch die benachbarten Gateverdrahtungen 3 und die benachbarten Unterschicht-Sourceverdrahtungen 15 umgeben ist, ein Pixelbereich wird, so dass die Pixelbereiche matrixartig an dem TFT-Substrat 200 angeordnet sind.
  • Als nächstes wird ein Querschnittsaufbau des TFT-Substrats 200 unter Verwendung von 14 beschrieben. Wie in 14 gezeigt, umfasst das TFT-Substrat 200 ein Substrat 1, das heißt ein transparentes Isoliersubstrat, wie beispielsweise ein Glas, als sein Basismaterial, und die Gateelektrode 2 (aufweisend die Gateverdrahtung 3) und der Gateanschluss 4 sind an dem Substrat 1 angeordnet.
  • Dann ist eine Isolierschicht 6 (erste Isolierschicht) angeordnet, um die Gateelektrode 2 und den Gateanschluss 4 abzudecken. Die Isolierschicht 6 dient als eine Gateisolierschicht an dem TFT-Abschnitt, so dass die Isolierschicht 6 in manchen Fällen als eine Gateisolierschicht 6 bezeichnet wird.
  • An dem TFT-Abschnitt ist eine Oxid-Halbleiterschicht 7 an der Isolierschicht 6 an dem Abschnitt, der die Gateelektrode 2 überlappt, angeordnet. Die Oxid-Halbleiterschicht 7 dient als eine Kanalschicht des TFT, so dass die Oxid-Halbleiterschicht 7 in manchen Fällen als Halbleiterkanalschicht 7 bezeichnet wird. Es sei angemerkt, dass bei dem Ausführungsbeispiel die ebene Struktur der Halbleiterkanalschicht 7 in Draufsicht kleiner ist als die ebene Struktur der Gateelektrode 2, so dass die Außenlinie der Halbleiterkanalschicht 7 innerhalb der Außenlinie der Gateelektrode 2 gegeben ist. Es sei angemerkt, dass das Material der Halbleiterkanalschicht 7 dasselbe ist wie dasjenige, das bei dem ersten Ausführungsbeispiel beschrieben worden ist, was es möglich macht, die Driftbeweglichkeit im Vergleich zu einem herkömmlichen Aufbau zu erhöhen, bei dem amorphes Silicium für die Halbleiterkanalschicht verwendet wird.
  • Eine schützende Isolierschicht 8 (zweite Isolierschicht) ist an der Halbleiterkanalschicht 7 angeordnet, und eine Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht), die aus einer Metallschicht mit Lichtabschirmeigenschaften oder dergleichen gebildet ist, ist an der schützenden Isolierschicht 8 angeordnet.
  • Bei dem Ausführungsbeispiel wird als die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs beispielsweise ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet. Dann werden das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs oberhalb der Halbleiterkanalschicht 7 bereitgestellt. Es sei angemerkt, dass die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs in manchen Fällen abhängig von ihrer Position für beschreibende Zwecke als Unterschicht-Lichtabschirmschicht 9a, 9b oder 9c bezeichnet wird. Des Weiteren ist die Außenlinie der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs innerhalb der Außenlinien der schützenden Isolierschicht 8 und der Halbleiterkanalschicht 7 gegeben, was sich von dem ersten Ausführungsbeispiel wegen des Unterschieds in ihren Herstellungsverfahren unterscheidet.
  • Des Weiteren ist in dem Sourceanschlussabschnitt eine Oxid-Halbleiterschicht 13 in derselben Schicht des TFT-Abschnitts wie die Halbleiterkanalschicht 7 vorhanden, und eine Isolierschicht 14 ist in derselben Schicht wie die schützende Isolierschicht 8 an der Oxid-Halbleiterschicht 13 vorhanden. Dann wird der Sourceanschluss 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) in derselben Schicht wie die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht) an der Isolierschicht 14 bereitgestellt, so dass der Sourceanschluss 15T die oberste Schicht eines Schichtverbunds aus drei Schichten ist. Es sei angemerkt, dass die Außenlinie des Sourceanschlusses 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) innerhalb der Außenlinie der Isolierschicht 14 und der Oxid-Halbleiterschicht 13 gegeben ist, was sich von dem ersten Ausführungsbeispiel aufgrund des Unterschieds in ihren Herstellungsverfahren unterscheidet.
  • Des Weiteren ist in dem Gateanschlussabschnitt die Isolierschicht 6 ausgebildet, um den Gateanschluss 4 (aufweisend die Gateverdrahtung 3) abzudecken.
  • Dann ist eine Zwischenisolierschicht 16 (dritte Isolierschicht) über der gesamten Fläche des Substrats 1 angeordnet, um die Isolierschicht 6, die Halbleiterkanalschicht 7, die schützende Isolierschicht 8 und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs abzudecken. Dann werden an dem TFT-Abschnitt ein zweites Sourceelektrodenkontaktloch 17 und ein zweites Drainelektrodenkontaktloch 18, die die Zwischenisolierschicht 16 und die schützende Isolierschicht 8 durchdringen, um die Halbleiterkanalschicht 7 zu erreichen, bereitgestellt. Das zweite Sourceelektrodenkontaktloch 17 ist angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Sourceelektrodenkontaktlochs 11 zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist. Des Weiteren ist das zweite Drainelektrodenkontaktloch 18 angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Drainelektrodenkontaktlochs 12 angeordnet zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist.
  • Dann sind die Sourceelektrode 22 und die Drainelektrode 23, die als eine dritte leitfähige Schicht ausgebildet sind, angeordnet, um voneinander getrennt zu sein und über das zweite Sourceelektrodenkontaktloch 17 und das zweite Drainelektrodenkontaktloch 18 jeweils direkt mit der Halbleiterkanalschicht 7 verbunden zu sein. Der Bereich zwischen der Sourceelektrode 22 und der Drainelektrode 23 an der Halbleiterkanalschicht 7 bildet einen Kanalbereich BC. Es sei angemerkt, dass bei dem Ausführungsbeispiel eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet wird.
  • Die Oberschicht-Lichtabschirmschichten 22b und 23b (vierte leitfähige Schicht) sind jeweils an der Sourceelektrode 22 und der Drainelektrode 23 vorhanden. Wenn die Oberschicht-Lichtabschirmschichten 22b und 23b beispielsweise aus einer Metallschicht mit Lichtabschirmeigenschaften gebildet sind, werden die Oberschicht-Lichtabschirmschichten 22b und 23b ausgebildet, um voneinander getrennt zu sein, um einen elektrischen Kurzschluss zwischen der Sourceelektrode 22 und der Drainelektrode 23 zu verhindern. Bei dem Ausführungsbeispiel kann als die Oberschicht-Lichtabschirmschichten 22b, 23b ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet werden.
  • Wie in 13 gezeigt, ist der obere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart ausgebildet, dass Licht in Draufsicht von einer Oberseite in seinem gesamten Bereich durch die Oberschicht-Lichtabschirmschichten 22b, 23b und die Unterschicht-Lichtabschirmschichten 9a, 9b, 9c abgeschirmt wird. Des Weiteren ist der untere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart ausgebildet, dass Licht in Draufsicht von einer Unterseite (Seite auf der Seite des Substrats 1) in seinem gesamten Bereich durch die Gateelektrode 2 abgeschirmt wird. Das Ausbilden des TFT-Abschnitts auf diese Weise macht es möglich, nahezu vollständig zu verhindern, dass Hintergrundlicht, externes Licht und Streulicht davon auf die Halbleiterkanalschicht 7 einfällt (Lichtabschirmung), was es möglich macht, eine Eigenschaftsverschlechterung der Halbleiterkanalschicht 7 aufgrund von Lichtabsorption zu verhindern.
  • Des Weiteren ist an dem Sourceanschlussabschnitt die Sourceextraktionselektrode 26T vorhanden, um über das erste Sourceanschlussabschnittkontaktloch 20, das die Zwischenisolierschicht 16 durchdringt, um den Sourceanschluss 15T zu erreichen, direkt mit dem Sourceanschluss 15T verbunden zu sein.
  • Des Weiteren ist an dem Gateanschlussabschnitt die Gateanschlussextraktionselektrode 25 vorhanden, um über das erste Gateanschlussabschnittkontaktloch 19, das die Zwischenisolierschicht 16 und die Isolierschicht 6 durchdringt, um den Gateanschluss zu erreichen, direkt mit dem Gateanschluss 4 verbunden zu sein.
  • Es sei angemerkt, dass die Sourceextraktionselektrode 26T und die Gateanschlussextraktionselektrode 25 durch die dritte leitfähige Schicht in derselben Schicht des TFT-Abschnitts wie die Sourceelektrode 26 und die Drainelektrode 23 ausgebildet sind.
  • Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen des TFT-Substrats 200 gemäß dem ersten Ausführungsbeispiel mit Bezug auf die 15 bis 24. Es sei angemerkt, dass eine Draufsicht und eine Querschnittsdarstellung, die den abschließenden Schritt zeigen, der 13 bzw. der 14 entsprechen.
  • Zuerst wird das Substrat 1, das ein transparentes Isoliersubstrat, wie beispielsweise Glas, ist, unter Verwendung einer Reinigungsflüssigkeit oder reinem Wasser gewaschen. Bei dem Ausführungsbeispiel wird ein Glassubstrat mit einer Dicke von 0,6 mm als das Substrat 1 verwendet. Dann wird die erste leitfähige Schicht, das heißt das Material der Gateelektrode 2, der Gateverdrahtung 3 und dergleichen, an einer der gesamten Hauptseiten des Substrats 1, das gewaschen worden ist, ausgebildet. Das Material, das als die erste leitfähige Schicht verwendet werden kann, ist in dem ersten Ausführungsbeispiel beschrieben, so dass eine überlappende Beschreibung weggelassen wird. Bei dem Ausführungsbeispiel soll eine Aluminiumlegierungsschicht (AI) als die erste leitfähige Schicht verwendet werden, und die Al-Legierungsschicht wird unter Verwendung eines Sputterverfahrens, das ein Argongas (Ar) verwendet, ausgebildet, um eine Dicke von 200 nm aufzuweisen.
  • Erster Fotolithografieschritt
  • Dann wird ein Fotoresistmaterial auf die erste leitfähige Schicht aufgebracht, eine Fotoresiststruktur wird in einem ersten Fotolithografieschritt ausgebildet, und die erste leitfähige Schicht wird einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Hierbei wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet. Dann werden durch Entfernen der Fotoresiststruktur, wie in 15 und 16 gezeigt, die Gateelektrode 2, die Gateverdrahtung 3 (nicht in 16 gezeigt) und der Gateanschluss 4 an der oberen Hauptseite des Substrats 1 ausgebildet.
  • Zweiter Fotolithografieschritt
  • Als nächstes werden nach der Ausbildung der Isolierschicht 6 (erste Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1 zum Abdecken der Gateelektrode 2, der Gateverdrahtung 3 und des Gateanschlusses 4 die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht in dieser Reihenfolge an der Isolierschicht 6 geschichtet, und in einem zweiten Fotolithografieschritt wird eine Fotoresiststruktur, die verschiedene Dicken aufweist, durch Belichten (Halbbelichten) unter Verwendung einer halben Halbbelichtungsmaske ausgebildet, und die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht werden einer Strukturierung durch Ätzen unterworfen. Wie in 17 und 18 gezeigt, wird hiermit der Schichtverbund aus der Halbleiterkanalschicht 7, der schützenden Isolierschicht 8 und der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs oberhalb der Gateelektrode 2 an dem TFT-Abschnitt erhalten, und das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 sind an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs ausgebildet. Hierbei ist die Außenlinie der Halbleiterkanalschicht 7 in Draufsicht angeordnet, um innerhalb der Außenlinie der Gateelektrode 2 gegeben zu sein.
  • Des Weiteren werden für beschreibende Zwecke die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die zwischen dem ersten Sourceelektrodenkontaktloch 11 und dem ersten Drainelektrodenkontaktloch 12 verbleibt, als die Unterschicht-Lichtabschirmschicht 9a bezeichnet, die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Sourceelektrodenkontaktlochs 11 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9b bezeichnet, und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Drainelektrodenkontaktlochs 12 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9c bezeichnet.
  • Des Weiteren wird in einem Sourceverdrahtungsausbildungsbereich ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und der Unterschicht-Sourceverdrahtung 15 ausgebildet, und in einem Sourceanschlussausbildungsbereich wird ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und dem Sourceanschluss 15T durch denselben Prozess wie der obige Prozess ausgebildet.
  • Bei dem Ausführungsbeispiel wird in dem zweiten Fotolithografieschritt eine Belichtung (Halbbelichtung) unter Verwendung einer Halbbelichtungsmaske, die „Grautonmaske“ oder „Halbtonmaske“ genannt wird, durchgeführt, um eine Fotoresiststruktur auszubilden, die verschiedene Dicken aufweist, und die Fotoresiststruktur wird zum Strukturieren verwendet, um verschiedene Strukturformen zu haben, wobei Fotolithografieschritte, die inhärent zweifach erforderlich sind, gemeinsam gemacht werden, wodurch es lediglich eines Fotolithografieschritts bedarf. Nachfolgend wird der zweite Fotolithografieschritt unter Verwendung der 19 bis 22 weiter beschrieben.
  • Die erste Isolierschicht ist an der gesamten oberen Hauptseite des Substrats 1 ausgebildet, an der die Gateelektrode 2, die Gateverdrahtung 3 und der Gateanschluss 4 ausgebildet sind. Bei dem Ausführungsbeispiel werden unter Verwendung eines CVD-Verfahrens eine Nitridsiliciumschicht (SiN) und eine Oxidsiliciumschicht (SiO) in dieser Reihenfolge an der Isolierschicht 6 (erste Isolierschicht) ausgebildet. Die Oxidsiliciumschicht umfasst ein Sauerstoffatom (O), was es möglich macht, den Einfluss von Sauerstoffatomen zu unterdrücken, die in der Schicht der Isolierschicht 6 von der Oxid-Halbleiterschicht zu zerstreuen (zu entladen) sind, wenn die Oxid-Halbleiterschicht in dem späteren Prozess an der Isolierschicht 6 ausgebildet wird. Auf der anderen Seite ist die SiO-Schicht schwach in Barriereeigenschaften (Brecheigenschaften) bezüglich eines Fremdstoffelements, das einen Einfluss auf TFT-Eigenschaften ausübt, wie beispielsweise Feuchtigkeit (H2O), Wasserstoff (H2), Natrium (Na) und Kalium (K). Daher wird bei dem Ausführungsbeispiel eine SiN-Schicht, die besser in Barriereeigenschaften ist, unterhalb der SiO-Schicht bereitgestellt. Um genauer zu sein, ist die Isolierschicht 6 als eine geschichtete Schicht aus einer SiN-Schicht mit einer Dicke von 400 nm und einer SiO-Schicht mit einer Dicke von 50 nm hergestellt. Es sei angemerkt, dass die Isolierschicht 6 als eine Gateisolierschicht in dem TFT-Abschnitt dient.
  • Dann wird die Oxid-Halbleiterschicht 7, die das Material der Kanalschicht ist, an der Isolierschicht 6 ausgebildet. Bei dem Ausführungsbeispiel wird ein Oxid, aufweisend ein In, GA und Zn (z.B.: InGaZnO) als der Oxid-Halbleiter verwendet. Um genauer zu sein, wird eine InGaZnO-Schicht durch ein Spritzverfahren unter Verwendung eines InGaZnO-Targets ausgebildet, in dem das Atomzusammensetzungsverhältnis von In:Ga:Zn:O 1:1:1:4 beträgt [In2O2•Ga2O3•2(ZnO)].
  • Als nächstes wird die Isolierschicht 8 (zweite Isolierschicht) an der Oxid-Halbleiterschicht 7 ausgebildet. Bei dem Ausführungsbeispiel wird eine SiO-Schicht als die Isolierschicht 8 unter Verwendung eines CVD-Verfahrens ausgebildet. Der Grund der Verwendung der SiO-Schicht, aufweisend Sauerstoffatome, ist, den Einfluss der Sauerstoffatome zu unterdrücken, die von der Schicht der Oxid-Halbleiterschicht 7, die die untere Schicht ist, zu zerstreuen (entladen) sind. Hierbei wird eine SiO-Schicht mit einer Dicke von 100 nm ausgebildet.
  • Als nächstes wird die leitfähige Schicht 9 (zweite leitfähige Schicht) an der Isolierschicht 8 ausgebildet. Bei dem Ausführungsbeispiel wird als die leitfähige Schicht 9 eine Aluminiumlegierungsschicht (Al) ausgebildet, die eine Dicke von 200 nm aufweist. Die zweite leitfähige Schicht ist nicht auf AI-Legierungen eingeschränkt, und ein Metall oder eine Legierung mit Lichtabschirmeigenschaften kann verwendet werden.
  • Durch die obigen Schritte kann, wie in 19 gezeigt, der Schichtverbund an dem Isoliersubstrat 6 erhalten werden, in dem die Oxid-Halbleiterschicht 7, die Isolierschicht 8 und die leitfähige Schicht 9 geschichtet sind.
  • Ein Fotoresistmaterial wird auf den somit erhaltenen Schichtverbund aufgebracht, Fotoresiststrukturen werden in dem zweiten Fotolithografieschritt ausgebildet, und die obigen geschichteten Schichten werden einer Strukturierung durch sequentielles Ätzen unter Verwendung der Fotoresiststrukturen als Masken unterworfen.
  • Die hierbei ausgebildeten Fotoresiststrukturen sind eine Fotoresiststruktur PR1, die in dem Ausbildungsbereich der Halbleiterkanalschicht 7 ausgebildet ist, und eine Fotoresiststruktur PR2, die in dem Ausbildungsbereich der Unterschicht-Sourceverdrahtung 15 und dem Sourceanschluss 15T ausgebildet ist, wie in 20 gezeigt. Jedoch werden nach Ausbildung der Fotoresiststruktur PR1 durch Durchführen einer Halbbelichtung die Schichtdicke einer Fotoresiststruktur PR1d über dem Ausbildungsbereich des ersten Sourceelektrodenkontaktlochs 11 und die Schichtdicke einer Fotoresiststruktur PR1e über dem Ausbildungsbereich des ersten Drainelektrodenkontaktlochs 12 dünner gemacht als diejenigen der Fotoresiststrukturen PR1a, PR1b, PR1c und PR2, die andere Abschnitte sind.
  • Als nächstes wird die leitfähige Schicht (AI-Legierungsschicht) 9 einem Ätzen unter Verwendung der Fotoresiststrukturen PR1 und PR2 als Masken unterworfen. Bei dem Ätzen der leitfähigen Schicht 9 wird ein Nassätzen unter Verwendung einer chemischen PRN-Lösung verwendet. In diesem Fall wird die Oxid-Halbleiterschicht 7 davon abgehalten, durch die chemische Lösung zum Ätzen beschädigt zu werden, da sie mit der Isolierschicht 8 abgedeckt ist.
  • Nachdem die leitfähige Schicht 9 dem Ätzen unterworfen worden ist, wird nachfolgend die Isolierschicht (SiO-Schicht) 8 einem Ätzen unterworfen. Für das Ätzen kann ein Trockenätzverfahren unter Verwendung eines Fluor aufweisenden Gases verwendet werden. Bei dem Ausführungsbeispiel wird ein Trockenätzen unter Verwendung eines Gases durchgeführt, in dem Oxid (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist. Das Hinzufügen von O2-Gas macht es möglich, das Auftreten eines Schadens aufgrund einer Reduktionsreaktion in der Oxid-Halbleiterschicht 7 unterhalb der Isolierschicht 8 während des Ätzens zu unterdrücken.
  • Nachdem die Isolierschicht 8 dem Ätzen unterworfen worden ist, wird nachfolgend die Oxid-Halbleiterschicht (InGaZnO-Schicht) 7 einem Ätzen unterworfen. Bei diesem Ätzen wird ein Nassätzverfahren verwendet, das eine chemische Oxalsäurenserienlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Auf diese Weise wird, wie in 21 gezeigt, die Struktur des Schichtverbunds aus der Oxid-Halbleiterschicht 7, der Isolierschicht 8 und der leitfähigen Schicht 9 unterhalb von jeder der Fotoresiststrukturen PR1 und PR2 ausgebildet.
  • Dann wird durch eine Oxidveraschung die Schichtdicke der Fotoresiststrukturen PR1 und PR2 insgesamt reduziert, um die Fotoresiststrukturen PR1d und 1e, die eine dünne Schichtdicke aufweisen, vollständig zu entfernen. Im Gegensatz dazu werden die Fotoresiststrukturen PR1a, PR1b, PR1c und PR2, die eine dicke Schichtdicke aufweisen, in ihrer Schichtdicke reduziert, um zurückzubleiben.
  • Als nächstes werden durch wiederholtes Ätzen der leitfähigen Schicht 9 unter Verwendung der zurückgebliebenen Fotoresiststrukturen PR1 und PR2 als Masken, wie in 22 gezeigt, das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 an der leitfähigen Schicht 9 ausgebildet. Bei dem Ätzen wird ein Nassätzen unter Verwendung einer chemischen PRN-Lösung verwendet.
  • Dann wird durch Entfernen der Fotoresiststrukturen, wie in 18 gezeigt, an dem TFT-Abschnitt oberhalb der Gateelektrode 2 der Schichtverbund aus der Halbleiterkanalschicht 7, der schützenden Isolierschicht 8 und der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs erhalten, und das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 werden an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs ausgebildet. Es sei angemerkt, dass, obwohl die Außenlinie der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs innerhalb der Außenlinie der schützenden Isolierschicht 8 und der Halbleiterkanalschicht 7 gegeben ist, dies deshalb so ist, da die Fotoresiststruktur PR1 in ihrer Schichtdicke reduziert wird, um in Draufsicht schmal zu werden.
  • Es sei angemerkt, dass, obwohl die schützende Isolierschicht 8 an der Unterseite des ersten Sourceelektrodenkontaktlochs 11 und des ersten Drainelektrodenkontaktlochs 12 freigelegt ist, die Halbleiterkanalschicht 7, die die untere Schicht ist, die mit der schützenden Isolierschicht 8 abgedeckt ist, davon abgehalten wird, beschädigt zu werden.
  • Des Weiteren werden in dem Sourceverdrahtungsausbildungsbereich ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und der Unterschicht-Sourceverdrahtung 15 ausgebildet, und in dem Sourceanschlussausbildungsbereich wird ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und dem Sourceanschluss 15T durch denselben Prozess wie der obige Prozess ausgebildet.
  • Es sei angemerkt, dass, obwohl die Außenlinie des Sourceanschlusses 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) innerhalb der Außenlinie der Isolierschicht 14 und der Oxid-Halbleiterschicht 13 gegeben ist, dies deshalb so ist, da die Fotoresiststruktur PR2 in ihrer Dicke reduziert wird, um in Draufsicht dünn zu sein.
  • Als nächstes wird die Zwischenisolierschicht 16 (dritte Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1 ausgebildet. Bei dem Ausführungsbeispiel wird eine Kunststoffserienisolierschicht durch ein organisches Kunststoffmaterial ausgebildet. Insbesondere wird beispielsweise ein organisches Kunststoffmaterial aus einem Acryl, das fotosensitiv ist, durch ein Drehbeschichtungsverfahren als die Zwischenisolierschicht 16 auf das Substrat 1 aufgebracht, um eine Dicke von 2,0 bis 3,0 µm aufzuweisen.
  • Dritter Fotolithografieschritt
  • Als nächstes werden durch Belichten und Entwickeln der Zwischenisolierschicht 16 in einem dritten Fotolithografieschritt, wie in 23 und 24 gezeigt, das erste Sourceverdrahtungskontaktloch 10 (nicht in 24 gezeigt), das zweite Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20, die die Zwischenisolierschicht 16 durchdringen, ausgebildet.
  • Dann werden die schützende Isolierschicht 8, die an Unterseiten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt ist, einem Ätzen unterworfen. Für das Ätzen kann ein Trockenätzverfahren verwendet werden, das ein Fluor enthaltendes Gas verwendet.
  • Bei dem Ausführungsbeispiel wird ein Trockenätzen durchgeführt unter Verwendung eines Gases, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist. Das Hinzufügen von O2-Gas macht es möglich, zu unterdrücken, dass die Oxid-Halbleiterschicht 7 unterhalb der schützenden Isolierschicht 8 durch die Reduktionsreaktion während des Ätzens beschädigt wird. Durch das Ätzen wird, wie in 23 und 24 gezeigt, die Halbleiterkanalschicht 7 an den Unterseiten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt.
  • Obwohl das erste Gateanschlussabschnittkontaktloch 19 auch die Isolierschicht 6 durchdringt, und der Gateanschluss 4 aus AI-Legierung an seiner Unterseite freiliegt, und die Unterschicht-Sourceverdrahtung 15 und der Sourceanschluss 15T aus AI-Legierung jeweils an den Unterseiten des ersten Sourceverdrahtungskontaktlochs 10 und des ersten Sourceanschlussabschnittkontaktlochs freigelegt sind, wird des Weiteren die AI-Legierung nicht durch das Trockenätzen geätzt, das ein Gas verwendet, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist, so dass die Strukturen verbleiben wie sie sind.
  • Es sei angemerkt, dass als ein Material der Kunststoffserienisolierschicht, die für die Zwischenisolierschicht 16 verwendet wird, neben einem organischen Acrylkunststoffmaterial auch ein Olefinserienmaterial, ein Novolacserienmaterial, ein Polyimidserienmaterial und ein Siloxanserienmaterial verwendet werden können. Derartige beschichtungsartige organische Isoliermaterialien haben eine niedrige dielektrische Konstante und können einfach in eine dicke Schicht geformt werden, die eine Dicke von nicht weniger als 2,0 µm aufweist, was es möglich macht, die Verdrahtungskapazität auf eine geringe Kapazität zu unterdrücken. Daher ermöglicht die Verwendung solcher Materialien, dass das TFT-Substrat bei einer geringen Spannung betrieben werden kann, was es möglich macht, zu einer Reduzierung eines Energieverbrauchs beizutragen. Dies macht es möglich, die transmissive Pixelelektrode 24 überlappend an der Gateverdrahtung oder Sourceverdrahtung anzuordnen, und macht es zudem möglich, ein hohes Öffnungsverhältnis zu schaffen.
  • Des Weiteren kann für die Zwischenisolierschicht 16 statt des Kunststoffserienisolierschichtmaterials ein anorganisches Serienisoliermaterial, wie beispielsweise Siliciumnitrid (SiN) und Siliciumoxid (SiO) verwendet werden. Wenn ein solches anorganisches Serienisoliermaterial verwendet wird, werden das erste Sourceverdrahtungskontaktloch 10, das Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20 unter Verwendung einer Fotoresiststruktur als eine Maske ausgebildet. Alternativ können ein anorganisches Serienisolierschichtmaterial und ein Kunststoffserienisolierschichtmaterial zur Verwendung angemessen kombiniert werden.
  • Als nächstes werden die dritte leitfähige Schicht und die vierte leitfähige Schicht in dieser Reihenfolge an der gesamten Oberseite der Zwischenisolierschicht 16 geschichtet. Bei dem Ausführungsbeispiel wird eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet. Als die transparente leitfähige Schicht wird ITO (in dem das Mischungsverhältnis von Indiumoxid (ln2O3) und Zinnoxid (SnO2) beispielsweise 90:10 (Massenprozent) beträgt) verwendet. Hierbei wird durch ein Spritzverfahren eine ITO-Schicht mit einer Dicke von 100 nm in einem amorphen Zustand unter Verwendung eines Gases ausgebildet, in dem ein Gas, aufweisend Wasserstoff (H), beispielsweise ein Wasserstoffgas (H2), Feuchtigkeit (H2O) und der dergleichen, mit Argon (Ar) gemischt ist. Des Weiteren wird eine AI-Legierungsschicht mit Lichtabschirmeigenschaften als die vierte leitfähige Schicht verwendet. Hierbei wird eine AI-Legierungsschicht mit einer Dicke von 100 nm durch ein Spritzverfahren unter Verwendung des Ar-Gases ausgebildet.
  • Vierter Fotolithografieschritt
  • Als nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der vierten leitfähigen Schicht (AI-Legierungsschicht) aufgebracht, und eine Fotoresiststruktur wird in einem vierten Fotolithografieschritt ausgebildet. Hierbei wird durch Durchführen einer Halbbelichtung unter Verwendung der in dem zweiten Fotolithografieschritt beschriebenen Halbbelichtungsmaske eine Fotoresiststruktur mit verschiedenen Dicken ausgebildet. Das heißt, Abschnitte zum Zurücklassen der vierten leitfähigen Schicht zum Ausbilden der Strukturen der Oberschicht-Lichtabschirmschichten 22b und 23b werden in ihren Dicken dicker gemacht. Es ist anzumerken, dass die vierte leitfähige Schicht in zwei Schritten einem Ätzen unterworfen wird, und die Schichtdicke der Fotoresiststruktur für den Abschnitt, der durch das zweite Ätzen entfernt wird, wird dünn gemacht. Beispielsweise wird die Schichtdicke in dem Bereich dünn gemacht, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, so dass die vierte leitfähige Schicht in dem Bereich, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, nicht durch das erste Ätzen entfernt wird. Des Weiteren wird die Schichtdicke der Fotoresiststruktur auch an dem Gateanschlussabschnitt und dem Sourceanschlussabschnitt dünn gemacht.
  • Dann wird die vierte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die vierte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur abgedeckt ist. Bei dem Ätzen der vierten leitfähigen Schicht wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet.
  • Danach wird die dritte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung derselben Fotoresiststruktur als eine Maske unterworfen, um die dritte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur und der vierten leitfähigen Schicht abgedeckt ist. Bei dem Ätzen der dritten leitfähigen Schicht (amorphes ITO) wird ein Nassätzen unter Verwendung einer chemischen Oxalsäurenserienlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Dann wird das gesamte Substrat 1 auf 150°C erwärmt. Diese Erwärmung führt zu einer Kristallisierung der amorphen ITO-Schicht, um eine polykristalline ITO-Schicht zu werden. Diese Substrattemperatur ist nicht auf 150°C eingeschränkt, und in dem Fall einer typischen amorphen ITO-Schicht, die ein Mischungsverhältnis aufweist, bei dem Indiumoxid (ln2O3) nicht weniger als 85 Gew.-% und nicht höher als 95 Gew.-% beträgt und Zinnoxid (SnO2) nicht weniger als 5 Gew.-% und nicht mehr als 15 Gew.-% beträgt (das Gesamte davon beträgt 100 Gew.-%), ermöglichen nicht mehr als 140°C die Kristallisation. Im Gegensatz dazu kann auf der Hochtemperaturseite die Temperatur willkürlich in Abhängigkeit der Wärmebeständigkeitstemperatur eines Materials oder dergleichen, das für die Schicht und die Struktur verwendet wird, die an dem TFT-Substrat ausgebildet sind, festgelegt werden. Beispielsweise sind bei dem Ausführungsbeispiel, da eine organische Kunststoffschicht aus Acryl als die dritte Isolierschicht verwendet wird, nicht mehr als 230°C, was die Wärmebeständigkeitstemperatur des Materials ist, bevorzugt, jedoch sind beispielsweise in dem Fall der Verwendung eines typischen fotosensitiven Kunststoffs aus Novalacserien für das Fotoresistmaterial nicht mehr als 160°C bevorzugt.
  • Als nächstes wird durch Sauerstoffveraschung die Schichtdicke der Fotoresiststruktur vollständig reduziert, um die Fotoresiststruktur, deren Schichtdicke dünn ist, vollständig zu entfernen. Im Gegensatz dazu wird die Fotoresiststruktur, deren Schichtdicke dick ist, dünn gemacht, um zurückzubleiben.
  • Als nächstes wird die vierte leitfähige Schicht wiederholt einem Ätzen unterworfen unter Verwendung eines Nassätzverfahrens, das eine chemische PAN-Lösung verwendet, wobei die zurückgebliebene Fotoresiststruktur als eine Maske verwendet wird. Da die ITO-Schicht, das heißt die transparente leitfähige Schicht, die die untere Schicht ist, polykristallisiert wird, so dass die ITO-Schicht chemisch sehr stabil ist, ist es in diesem Zusammenhang möglich, die AI-Legierungsschicht, die nicht mit einer Fotoresiststruktur abgedeckt ist, zu ätzen, beispielsweise die AI-Legierungsschicht in dem Bereich, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, und die AI-Legierungsschicht des Gateanschlussabschnitts und des Sourceanschlussabschnitts, praktisch ohne einen Ätzschaden bezüglich der chemischen PAN-Lösung zu erleiden (Verschwinden der Schicht oder Verschlechterung der elektrischen Eigenschaften oder optischen Eigenschaften).
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 13 und 14 gezeigt, die Gateanschlussextraktionselektrode 25, die Sourceelektrode 22, die Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, die Sourceanschlussextraktionselektrode 26T, die Drainelektrode 23 und die durchlässige Pixelelektrode 24, die sich von der Drainelektrode 23 erstreckt. Ausgebildet, die durch die transparente leitfähige Schicht (polykristalline ITO-Schicht) gebildet sind. Des Weiteren werden die Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an dem oberen Abschnitt der Sourceelektrode 22 und dem oberen Abschnitt der Drainelektrode 23 des TFT-Abschnitts ausgebildet. Die Oberschicht-Lichtabschirmschichten 22b und 23b werden ausgebildet, um in Draufsicht im Wesentlichen die gesamte ebene Struktur der Halbleiterkanalschicht 7, ausgenommen den Kanalbereich BC, abzudecken.
  • Hierbei wird die Gateanschlussextraktionselektrode 25 über das erste Gateanschlussabschnittkontaktloch 19 direkt mit dem Gateanschluss 4 verbunden. Des Weiteren wird die Sourceelektrode 22 über das zweite Sourceelektrodenkontaktloch 17 direkt mit der Halbleiterkanalschicht 7 verbunden. Des Weiteren wird die Oberschicht-Sourceverdrahtung 26 über das erste Sourceverdrahtungskontaktloch 10 direkt mit der Unterschicht-Sourceverdrahtung 15 verbunden. Des Weiteren wird die Sourceanschlussextraktionselektrode 26T über das erste Sourceanschlussabschnittkontaktloch 20 direkt mit dem Sourceanschluss 15T verbunden.
  • Dann wird das Flüssigkristallanzeigefeld zusammengebaut, und eine Lichtpolarisierungsplatte, eine Phasenunterschiedplatte, eine Treiberschaltung, eine Hintergrundlichteinheit und dergleichen werden außerhalb des Flüssigkristallanzeigefeldes angeordnet, um die Flüssigkristallanzeigeanordnung fertigzustellen, jedoch das Detail davon ist in dem ersten Ausführungsbeispiel beschrieben, so dass die Beschreibung davon weggelassen wird.
  • Wie oben beschrieben wird in dem zweiten Fotolithografieschritt eine Fotoresiststruktur mit verschiedenen Dicken durch Belichten (Halbbelichten) unter Verwendung einer Halbbelichtungsmaske ausgebildet, und die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht werden einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur unterworfen. Dies macht es möglich, das TFT-Substrat 200, das mit einem Etch-Stopper-artigen TFT ausgestattet ist, der eine Oxid-Halbleiterschicht mit einer hohen Leistung als die Kanalschicht verwendet, durch vier Fotolithografieschritte herzustellen, um zwei Schritte reduziert im Vergleich zu dem Fall des ersten Ausführungsbeispiels.
  • Des Weiteren wird ähnlich zu dem ersten Ausführungsbeispiel die schützende Isolierschicht 8, die ein Etch-Stopper wird, nach der Ausbildung der Oxid-Halbleiterschicht nachfolgend ausgebildet, was nahezu verhindert, dass die Halbleiterkanalschicht 7 in ihren Eigenschaften aufgrund eines Prozessschadens des nachfolgenden TFT-Herstellungsschritts verschlechtert wird. Dies macht es möglich, die Halbleiterkanalschicht 7 als die Kanalschicht des TFT in dem Zustand zu verwenden, in dem Hochleistungseigenschaften des Oxid-Halbleiters beibehalten werden.
  • Des Weiteren wird die Sourceverdrahtung 151 zu einer redundanten Verdrahtung gemacht, und die Oberschicht-Sourceverdrahtung 26 wird hergestellt, um über die Vielzahl von ersten Sourceverdrahtungskontaktlöchern 10, die in der Zwischenisolierschicht 16 vorhanden sind, direkt mit der Unterschicht-Sourceverdrahtung 15 verbunden zu sein, was es möglich macht, die Funktion der anderen Verdrahtung zu ergänzen, selbst wenn eine der Verdrahtungen abgetrennt ist. Dies macht es möglich, die Erzeugung von linearen Fehlern aufgrund einer Abtrennung der Sourceverdrahtung 151 zu reduzieren, um das Ertragsverhältnis während der Herstellung und die Betriebssicherheit des Produkts zu verbessern.
  • Des Weiteren wird die Unterschicht-Sourceverdrahtung 15 fortlaufend mit der Oxid-Halbleiterschicht und der Isolierschicht ausgebildet, was es möglich macht, die Unterschicht-Sourceverdrahtung 15 (zweite leitfähige Schicht) mit guter Haftung auszubilden, was es möglich macht, die Erzeugung von Trennungsfehlern aufgrund einer Ablösung der Schicht, verursacht durch eine fehlende Klebekraft, zu reduzieren. Dieser Effekt ist insbesondere groß an einem Stufenabschnitt an der Gateverdrahtungsstruktur in dem Bereich, in dem sich die Gateverdrahtung 3 und die Unterschicht-Sourceverdrahtung 15 kreuzen.
  • Des Weiteren ist die Halbleiterkanalschicht 7 derart aufgebaut, dass ihr gesamter Bereich gegen Licht durch die zweischichtigen Lichtabschirmschichten ebenso an der Oberseite der Halbleiterkanalschicht 7 zusätzlich zu der Lichtabschirmung durch die Gateelektrode 2 an der Unterseite der Halbleiterkanalschicht 7 abgeschirmt ist, was es möglich macht, eine Verschlechterung (optische Verschlechterung) der Kanalschicht aufgrund von Absorption von Hintergrundlicht während des Betriebs der Flüssigkristallanzeigeanordnung und externem Licht zu verhindern.
  • Des Weiteren ermöglicht die Ausbildung der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs mit einer leitfähigen Schicht und die elektrische Trennung der Sourceelektrode 22 und der Drainelektrode 23 (keine Kurzschlüsse treten auf), um in einem elektrischen Schwebezustand zu sein, das Erreichen eines elektrostatischen Abschirmeffekts bezüglich der Halbleiterkanalschicht 7, um eine Schwankung von TFT-Eigenschaften aufgrund eines unspezifischen externen Rauschens oder dergleichen zu unterdrücken, was es möglich macht, die Betriebssicherheit zu verbessern.
  • Des Weiteren macht die Verwendung einer Kunststoffserienisolierschicht, die eine geringe Permittivität aufweist und die in ihrer Schichtdicke dick gemacht ist, um nicht dünner als 2,0 µm zu sein, und die eine Abflachungsmaßnahme bezüglich der Hauptseite des Substrats 1 aufweist, als die Zwischenisolierschicht 16 (dritte Isolierschicht) es möglich, die Verdrahtungskapazität auf ein niedriges Niveau zu unterdrücken. Dies macht es möglich, das TFT-Substrat bei einer geringen Spannung zu betreiben, was es möglich macht, zur Reduzierung des Energieverbrauchs beizutragen. Dies macht es möglich, die durchlässige Pixelelektrode 24 überlappend an der Gateverdrahtung oder der Sourceverdrahtung anzuordnen, und macht es zudem möglich, das Öffnungsverhältnis hoch zu machen.
  • Abwandlung
  • Als nächstes wird mit Bezug auf 25 und 26 ein Aufbau eines TFT-Substrats 200A gemäß einer Abwandlung des zweiten Ausführungsbeispiels beschrieben. Das TFT-Substrat 200A hat einen Aufbau, der zudem eine gemeinsame Elektrode aufweist, die eine Hilfskapazität einer Pixelelektrode in dem Pixelabschnitt des TFT-Substrats 200 wird. Es sei angemerkt, dass dieselben Bezugszeichen denselben Komponenten wie denjenigen des TFT-Substrats 200, das unter Verwendung von 13 und 14 gezeigt wird, zugeordnet sind, und die überlappende Beschreibung wird weggelassen.
  • Aufbau von Pixel und TFT-Substrat
  • 25 ist eine Draufsicht, die einen ebenen Aufbau eines Pixels gemäß der Abwandlung des zweiten Ausführungsbeispiels zeigt, und 26 ist eine Querschnittsdarstellung, die einen Querschnittsaufbau genommen entlang der Linie X-X (Querschnittsaufbau des TFT-Abschnitts, Querschnittsaufbau des Pixelabschnitts und Querschnittsaufbau des gemeinsamen Elektrodenabschnitts), einen Querschnittsaufbau genommen entlang Linie Y-Y (Querschnittsaufbau des Gateanschlussabschnitts) und einen Querschnittsaufbau genommen Linie Z-Z (Querschnittsaufbau eines Sourceanschlussabschnitts) aus 25 zeigt. Es ist anzumerken, dass das TFT-Substrat 200A in der folgenden Beschreibung als eine Flüssigkristallanzeigeanordnung im TN-Modus von lichtdurchlässiger Art verwendet werden soll.
  • Wie in 25 gezeigt, ist bei dem TFT-Substrat 200A eine Gateelektrode 2 des TFT durch einen Abschnitt einer Gateverdrahtung 3 gebildet. Das heißt, ein Abschnitt, der von der Gateverdrahtung 3 abzweigt, um sich zu einem Ausbildungsbereich des TFT (TFT-Abschnitt) zu erstrecken, bildet die Gateelektrode 2. Bei dem Ausführungsbeispiel sind die Tiefe und die Breite des Abschnitts, der die Gateelektrode 2 werden soll, breiter als die Breite der Gateverdrahtung 3, um eine Größe zu haben, die es ermöglicht, eine Sourceelektrode 22 und eine Drainelektrode 23 oberhalb der Gateelektrode 2 anzuordnen. Des Weiteren ist eine gemeinsame Elektrode 5 bereitgestellt, um sich parallel zu der Gateverdrahtung 3 zu erstrecken.
  • Ein Ende der Gateverdrahtung 3 ist elektrisch mit einem Gateanschluss 4 verbunden, und eine Gateanschlussextraktionselektrode 25 ist über das erste Gateanschlussabschnittkontaktloch 19 mit dem Gateanschluss 4 verbunden. Es sei angemerkt, dass, wie unten beschrieben, als die Gateverdrahtung 3, der Gateanschluss 4 und die gemeinsame Elektrode 5 eine erste leitfähige Schicht verwendet wird, die aus einem Metall oder einer Legierung mit Lichtabschirmeigenschaften, wie beispielsweise einem Metall wie Molybdän (Mo) und Aluminium (AI), oder einer Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet wird.
  • Wie in 25 gezeigt, sind die Gateverdrahtung 3 und die gemeinsame Elektrode 5 angeordnet, um sich in der Querrichtung (X-Richtung) zu erstrecken, und die Sourceverdrahtung 151 ist angeordnet, um sich in der vertikalen Richtung (Y-Richtung) zu erstrecken. Es sei angemerkt, dass die Sourceverdrahtung 151 durch eine Unterschicht-Sourceverdrahtung 15 und eine Oberschicht-Sourceverdrahtung 26 gebildet ist.
  • Des Weiteren ist ein Ende der Unterschicht-Sourceverdrahtung 15 mit einem Sourceanschluss 15T verbunden, und eine Sourceanschlussextraktionselektrode 26T ist über ein erstes Sourceanschlussabschnittkontaktloch 20 mit dem Sourceanschluss 15T verbunden.
  • Durch die Verbindung der Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, über das erste Sourceverdrahtungskontaktloch 10 mit der Unterschicht-Sourceverdrahtung 15 ist die Sourceelektrode 22 elektrisch mit der Unterschicht-Sourceverdrahtung 15 verbunden. Des Weiteren erstreckt sich die Drainelektrode 23 zu dem Pixelbereich, um eine durchlässige Pixelelektrode 24 zu bilden. Des Weiteren sind Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an den Bereichen der Sourceelektrode 22 und der Drainelektrode 23 vorhanden.
  • Es ist anzumerken, dass der Bereich, der durch die benachbarten Gateverdrahtungen 3 und die benachbarten Unterschicht-Sourceverdrahtungen 15 umgeben ist, ein Pixelbereich wird, so dass die Pixelbereiche matrixartig an dem TFT-Substrat 200A angeordnet sind.
  • Als nächstes wird ein Querschnittsaufbau des TFT-Substrats 200A unter Verwendung von 26 beschrieben. Wie in 26 gezeigt, umfasst das TFT-Substrat 200A ein Substrat 1 mit einem transparenten Isoliersubstrat, wie beispielsweise Glas, als sein Basismaterial, und die Gateelektrode 2 (aufweisend die Gateverdrahtung 3), der Gateanschluss 4 und die gemeinsame Elektrode 5 sind an dem Substrat 1 angeordnet.
  • Dann ist eine Isolierschicht 6 (erste Isolierschicht) angeordnet, um die Gateelektrode 2, den Gateanschluss 4 und die gemeinsame Elektrode 5 abzudecken. Die Isolierschicht 6 dient als eine Gateisolierschicht an dem TFT-Abschnitt, so dass die Isolierschicht 6 in manchen Fällen als eine Gateisolierschicht 6 bezeichnet wird.
  • An dem TFT-Abschnitt ist eine Oxid-Halbleiterschicht 7 an der Isolierschicht 6 an der Position angeordnet, die die Gateelektrode 2 überlappt. Die Oxid-Halbleiterschicht 7 dient als eine Kanalschicht für den TFT, so dass die Oxid-Halbleiterschicht 7 in manchen Fällen als eine Halbleiterkanalschicht 7 bezeichnet wird. Es ist anzumerken, dass bei der Abwandlung die ebene Struktur der Halbleiterkanalschicht 7 in Draufsicht kleiner als die ebene Struktur der Gateelektrode 2, und die Außenlinie der Halbleiterkanalschicht 7 ist innerhalb der Außenlinie der Gateelektrode 2 gegeben. Es ist anzumerken, dass das Material der Halbleiterkanalschicht 7 dasselbe ist wie dasjenige, das beim ersten Ausführungsbeispiel beschrieben ist, was es möglich macht, die Driftbeweglichkeit im Vergleich zu einem herkömmlichen Aufbau zu erhöhen, bei dem amorphes Silicium für die Halbleiterkanalschicht verwendet wird.
  • Eine schützende Isolierschicht 8 (zweite Isolierschicht) ist an der Halbleiterkanalschicht 7 angeordnet, und eine Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht), die aus einer Metallschicht mit Lichtabschirmeigenschaften oder dergleichen gebildet ist, ist an der schützenden Isolierschicht 8 angeordnet.
  • Bei der Abwandlung wird als die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs beispielsweise ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet. Dann werden das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 oberhalb der Halbleiterkanalschicht 7 an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs bereitgestellt. Es ist anzumerken, dass die Unterschicht-Lichtabschirmschicht des Kanalbereichs in manchen Fällen in Abhängigkeit ihrer Position zu beschreibenden Zwecken als Unterschicht-Lichtabschirmschichten 9a, 9b oder 9c bezeichnet wird.
  • Des Weiteren ist in dem Sourceanschlussabschnitt eine Oxid-Halbleiterschicht 13 in derselben Schicht des TFT-Abschnitts wie die Halbleiterkanalschicht 7 vorhanden, und eine Isolierschicht 14 ist in derselben Schicht wie die schützende Isolierschicht 8 an der Oxid-Halbleiterschicht 13 vorhanden. Dann ist der Sourceanschluss 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) in derselben Schicht wie die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht) an der Isolierschicht 14 vorhanden, so dass der Sourceanschluss 15T die oberste Schicht des Schichtverbunds aus drei Schichten ist.
  • Des Weiteren ist an dem Gateanschlussabschnitt die Isolierschicht 6 ausgebildet, um den Gateanschluss 4 (aufweisend die Gateverdrahtung 3) abzudecken.
  • Dann ist eine Zwischenisolierschicht 16 (dritte Isolierschicht) über der gesamten Oberfläche des Substrats 1 angeordnet, um die Isolierschicht 6, die Halbleiterkanalschicht 7, die schützende Isolierschicht 8 und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs abzudecken. Dann sind an dem TFT-Abschnitt ein zweites Sourceelektrodenkontaktloch 17 und ein zweites Drainelektrodenkontaktloch 18 vorhanden, die die Zwischenisolierschicht 16 und die schützende Isolierschicht 8 durchdringen, um die Halbleiterkanalschicht 7 zu erreichen. Das zweite Sourceelektrodenkontaktloch 17 ist angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Sourceelektrodenkontaktlochs 11 zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freiliegt. Des Weiteren ist das zweite Drainelektrodenkontaktloch 18 angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Drainelektrodenkontaktlochs 12 zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist.
  • Dann sind die Sourceelektrode 22 und die Drainelektrode 23, die aus einer dritten leitfähigen Schicht gebildet sind, angeordnet, um voneinander getrennt und jeweils über das zweite Sourceelektrodenkontaktloch 17 und das zweite Drainelektrodenkontaktloch 18 mit der Halbleiterkanalschicht 7 verbunden zu sein. Der Bereich zwischen der Sourceelektrode 22 und der Drainelektrode 23 an der Halbleiterkanalschicht 7 bildet einen Kanalbereich BC. Es ist anzumerken, dass bei dem Ausführungsbeispiel eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet wird.
  • Während die Drainelektrode 23 sich zu dem Pixelbereich erstreckt, um die durchlässige Pixelelektrode 24 zu bilden, überlappt die durchlässige Pixelelektrode 24 in Draufsicht teilweise die gemeinsame Elektrode 5 des gemeinsamen Elektrodenabschnitts, wodurch eine Hilfskapazität für das elektrische Pixelpotential über die Isolierschicht 6 und die Zwischenisolierschicht 16 gebildet wird.
  • Die Oberschicht-Lichtabschirmschichten 22b und 23b (vierte leitfähige Schicht) sind jeweils an der Sourceelektrode 22 und der Drainelektrode 23 vorhanden. Wenn die Oberschicht-Lichtabschirmschichten 22b und 23b beispielsweise aus einer Metallschicht mit Lichtabschirmeigenschaften gebildet sind, sind die Oberschicht-Lichtabschirmschichten 22b und 23b ausgebildet, um voneinander getrennt zu sein, um einen elektrischen Kurzschluss zwischen der Sourceelektrode 22 und der Drainelektrode 23 zu verhindern. Bei dem Ausführungsbeispiel kann als die Oberschicht-Lichtabschirmschichten 22b, 23b ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet werden.
  • Wie in 25 gezeigt, ist der obere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart aufgebaut, dass Licht in Draufsicht von einer Oberseite in seinem gesamten Bereich durch die Unterschicht-Lichtabschirmschichten 22b, 23b und die Unterschicht-Lichtabschirmschichten 9a, 9b, 9c abgeschirmt wird. Des Weiteren ist der untere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart aufgebaut, dass Licht in Draufsicht von einer Unterseite (Oberfläche auf der Seite des Substrats 1) durch die Gateelektrode 2 in seinem gesamten Bereich abgeschirmt wird. Das Ausbilden des TFT-Abschnitts auf diese Weise macht es möglich, annähernd vollständig zu verhindern, dass Hintergrundlicht, externes Licht und Streulicht davon auf die Halbleiterkanalschicht 7 einfällt (Lichtabschirmung), was es möglich macht, eine Eigenschaftsverschlechterung der Halbleiterkanalschicht 7 aufgrund von Lichtabsorption zu verhindern.
  • Des Weiteren ist an dem Sourceanschlussabschnitt die Sourceextraktionselektrode 26T vorhanden, um über das erste Sourceanschlussabschnittkontaktloch 20, das die Zwischenisolierschicht 16 durchdringt, um den Sourceanschluss 15T zu erreichen, direkt mit dem Sourceanschluss 15T verbunden zu sein.
  • Des Weiteren ist an dem Gateanschlussabschnitt die Gateanschlussextraktionselektrode 25 vorhanden, um über das erste Gateanschlussabschnittkontaktloch 19, das die Zwischenisolierschicht 16 und die Isolierschicht 6 durchdringt, um den Gateanschluss zu erreichen, direkt mit dem Gateanschluss 4 verbunden zu sein.
  • Es ist anzumerken, dass die Sourceextraktionselektrode 26T und die Gateanschlussextraktionselektrode 25 durch die dritte leitfähige Schicht in derselben Schicht des TFT-Abschnitts wie die Sourceelektrode 22 und die Drainelektrode 23 ausgebildet sind.
  • Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen des TFT-Substrats 200A gemäß der Abwandlung des zweiten Ausführungsbeispiels unter Verwendung von 27 bis 36 beschrieben. Es ist anzumerken, dass eine Draufsicht und eine Querschnittsdarstellung, die jeweils den abschließenden Schritt darstellen, der 25 bzw. der 26 entsprechen.
  • Die erste leitfähige Schicht, die das Material der Gateelektrode 2, der Gateverdrahtung 3 und dergleichen ist, ist an einer der gesamten Hauptseiten des Substrats 1 ausgebildet, das gewaschen worden ist. Das Material, das zur Verwendung als die erste leitfähige Schicht geeignet ist, ist in dem ersten Ausführungsbeispiel beschrieben, so dass eine überlappende Beschreibung weggelassen wird. Bei der Abwandlung soll eine AI-Legierungsschicht (AI) als die erste leitfähige Schicht verwendet werden, und die AI-Legierungsschicht wird durch Sputterverfahren unter Verwendung einer Argongases (Ar) ausgebildet, um eine Dicke von 200 nm aufzuweisen.
  • Erster Fotolithografieschritt
  • Dann wird ein Fotoresistmaterial auf die erste leitfähige Schicht aufgebracht, eine Fotoresiststruktur wird in einem ersten Fotolithografieschritt ausgebildet, und die erste leitfähige Schicht wird einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Hierbei wird Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet. Dann wird durch Entfernen der Fotoresiststruktur, wie in 27 und 28 gezeigt, die Gateelektrode 2, die Gateverdrahtung 2 (nicht in 28 gezeigt), der Gateanschluss 4 und die gemeinsame Elektrode 5 an der oberen Hauptseite des Substrats 1 ausgebildet.
  • Zweiter Fotolithografieschritt
  • Nachdem die Isolierschicht 6 (erste Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1 zum Abdecken der Gateelektrode 2, der Gateverdrahtung 3, des Gateanschlusses 4 und der gemeinsamen Elektrode 5 ausgebildet worden ist, werden dann die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht in dieser Reihenfolge an der Isolierschicht 6 geschichtet. Dann wird in einem zweiten Fotolithografieschritt eine Fotoresiststruktur, die verschiedene Dicken aufweist, durch eine Halbbelichtung unter Verwendung einer Halbbelichtungsmaske ausgebildet, und die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht werden einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur unterworfen. Hierdurch werden, wie in 29 und 30 gezeigt, der Schichtverbund aus der Halbleiterkanalschicht 7, der schützenden Isolierschicht 8 und der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs oberhalb der Gateelektrode 2 erhalten, und das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 werden an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs ausgebildet. Hierbei ist die Außenlinie der Halbleiterkanalschicht 7 angeordnet, um in Draufsicht innerhalb der Außenlinie der Gateelektrode 2 gegeben zu sein.
  • Des Weiteren wird für beschreibende Zwecke die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die zwischen dem ersten Sourceelektrodenkontaktloch 11 und dem erste Drainelektrodenkontaktloch 12 verbleibt, als die Unterschicht-Lichtabschirmschicht 9a bezeichnet, die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Sourceelektrodenkontaktlochs 11 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9b bezeichnet, und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Drainelektrodenkontaktlochs 12 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9c bezeichnet.
  • Des Weiteren wird in einem Sourceverdrahtungsausbildungsbereich ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und der Unterschicht-Sourceverdrahtung 15 ausgebildet, und in einem Sourceanschlussausbildungsbereich wird ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und dem Sourceanschluss 15T durch denselben Prozess wie der obige Prozess ausgebildet.
  • Es ist anzumerken, dass für das Material und das Ausbildungsverfahren der Isolierschicht 6, der Oxid-Halbleiterschicht, der zweiten Isolierschicht und der zweiten leitfähigen Schicht und das Ätzen unter Verwendung einer Fotoresiststruktur, die durch eine Halbbelichtung ausgebildet wird, die Beschreibung unter Verwendung von 19 bis 22 des zweiten Ausführungsbeispiels gemacht wird, so dass die Beschreibung weggelassen wird.
  • Dritter Fotolithografieschritt
  • Als nächstes wird die Zwischenisolierschicht 16 (dritte Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1 ausgebildet, und durch Belichten und Entwickeln der Zwischenisolierschicht 16 in einem dritten Fotolithografieschritt, wie in 31 und 32 gezeigt, werden das erste Sourceverdrahtungskontaktloch 10 (nicht in 32 gezeigt), das Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20, die die Zwischenisolierschicht 16 durchdringen, ausgebildet.
  • Dann wird die schützende Isolierschicht 8, die an den unteren Abschnitten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt ist, einem Ätzen unterworfen. Es ist anzumerken, dass das Ätzverfahren dasselbe ist wie dasjenige des zweiten Ausführungsbeispiels. Wie in 31 und 32 gezeigt, wird die Halbleiterkanalschicht 7 durch das Ätzen an den Unterseiten des zweiten Sourceelektrodenkontaktlochs 17 und des zweite Drainelektrodenkontaktlochs 18 freigelegt.
  • Als nächstes werden die dritte leitfähige Schicht und die vierte leitfähige Schicht in dieser Reihenfolge an der gesamten Oberseite der Zwischenisolierschicht 16 geschichtet. Bei der Abwandlung wird eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet, und eine AI-Legierungsschicht mit Lichtabschirmeigenschaften wird als die vierte leitfähige Schicht verwendet. Es ist anzumerken, dass das Material, die Schichtdicke und das Verfahren zum Herstellen der transparenten leitfähigen Schicht und das Material, die Schichtdicke und das Verfahren zum Herstellen der Al-Legierungsschicht dieselben sind wie diejenigen des dritten Ausführungsbeispiels, so dass die Beschreibung davon weggelassen wird.
  • Vierter Fotolithografieschritt
  • Als nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der vierten leitfähigen Schicht (AI-Legierungsschicht) aufgebracht, und eine Fotoresiststruktur wird in einem vierten Fotolithografieschritt ausgebildet. Hierbei wird durch Durchführen einer Halbbelichtung unter Verwendung der Halbbelichtungsmaske, die in dem zweiten Fotolithografieschritt beschrieben worden ist, eine Fotoresiststruktur mit verschiedenen Dicken ausgebildet.
  • Dann wird die vierte leitfähige Schicht einer Strukturierung durch Nassätzen unter Verwendung einer chemischen PAN-Lösung unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die vierte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur abgedeckt ist.
  • Danach wird die dritte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung einer chemischen Oxalsäurenserienlösung aus Oxalsäure 5 Gew.-% + Wasser unter Verwendung derselben Fotoresiststruktur als eine Maske unterworfen, um die dritte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur und der vierten leitfähigen Schicht abgedeckt ist.
  • Dann wird das gesamte Substrat 1 auf 150°C erwärmt, um die amorphe ITO-Schicht zu kristallisieren, um eine polykristalline ITO-Schicht zu sein.
  • Als nächstes wird durch Sauerstoffveraschung die Schichtdicke der Fotoresiststruktur vollständig reduziert, um die Fotoresiststruktur, deren Schichtdicke dünn ist, vollständig zu entfernen. Im Gegensatz dazu wird die Fotoresiststruktur, deren Dicke dick ist, dünn gemacht, um zurückzubleiben.
  • Als nächstes wird die vierte leitfähige Schicht wieder einem Ätzen unter Verwendung eines Nassätzverfahrens unter Verwendung einer chemischen PAN-Lösung unter Verwendung der zurückgebliebenen Fotoresiststruktur als eine Maske unterworfen. Die ITO-Schicht, die die transparente leitfähige Schicht ist, die die untere Schicht ist, wird polykristallisiert, was es in diesem Zusammenhang möglich macht, eine AI-Legierungsschicht, die nicht mit der Fotoresiststruktur abgedeckt ist, zu ätzen, beispielsweise die AI-Legierungsschicht in dem Bereich, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, und die Al-Legierungsschicht des Gateanschlussabschnitts und des Sourceanschlussabschnitts, praktisch ohne einen Ätzschaden mit Bezug auf die chemische PAN-Lösung zu erleiden (Verschwinden der Schicht oder Verschlechterung von elektrischen Eigenschaften oder optischen Eigenschaften).
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 25 und 26 gezeigt, die Gateanschlussextraktionselektrode 25, die Sourceelektrode 22, die Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, die Sourceanschlussextraktionselektrode 26T, die Drainelektrode 23 und die durchlässige Pixelelektrode 24, die sich von der Drainelektrode 23 erstreckt, ausgebildet, die durch die transparente leitfähige Schicht (polykristalline ITO-Schicht) gebildet sind. Des Weiteren werden die Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an dem oberen Abschnitt der Sourceelektrode 22 und dem oberen Abschnitt der Drainelektrode 23 des TFT-Abschnitts ausgebildet. Die Oberschicht-Lichtabschirmschichten 22b und 23b werden ausgebildet, um in Draufsicht im Wesentlichen die gesamte ebene Struktur der Halbleiterkanalschicht 7 abzudecken, ausgenommen den Kanalbereich BC.
  • Dann wird das Flüssigkristallanzeigefeld zusammengebaut und eine Lichtpolarisationsplatte, eine Phasenunterschiedplatte, eine Treiberschaltung, eine Hintergrundlichteinheit und dergleichen werden außerhalb des Flüssigkristallanzeigefeldes angeordnet, um die Flüssigkristallanzeigeanordnung fertigzustellen, jedoch ist das Detail davon in dem ersten Ausführungsbeispiel beschrieben, so dass die Beschreibung davon weggelassen wird.
  • Wie oben beschrieben, kann bei der Abwandlung eine Hilfskapazität durch Bereitstellen der gemeinsamen Elektrode 5 der durchlässigen Pixelelektrode 24 hinzugefügt werden, was es möglich macht, eine Lecktoleranz eines elektrischen Potentials eines Anzeigesignals, das an die durchlässige Pixelelektrode 24 angelegt wird, zusätzlich zu den Effekten, die dieselben wie diejenigen des zweiten Ausführungsbeispiels sind, zu erhöhen. Dies macht es möglich, Anzeigefehler, die durch ein Retentionsversagen des elektrischen Signalpotentials verursacht wird, zu reduzieren, um eine Flüssigkristallanzeigeanordnung höherer Qualität zu erhalten.
  • Drittes Ausführungsbeispiel
  • Aufbau von Pixel und TFT-Substrat
  • Zuerst wird mit Bezug auf 33 und 34 ein Aufbau eines TFT-Substrats 300 gemäß einem dritten Ausführungsbeispiel beschrieben. Es ist anzumerken, dass dieselben Bezugszeichen denselben Komponenten wie denjenigen des TFT-Substrats 100 zugeführt sind, das unter Verwendung von 1 und 2 gezeigt ist, und die überlappende Beschreibung weggelassen wird.
  • 33 ist eine Draufsicht, die einen ebenen Aufbau eines Pixels gemäß dem dritten Ausführungsbeispiel zeigt, und 34 ist eine Querschnittsdarstellung, die einen Querschnittsaufbau genommen entlang der Linie X-X (Querschnittsaufbau eines TFT-Abschnitts und Querschnittsaufbau eines Pixelabschnitts), ein Querschnittsaufbau genommen der Linie Y-Y (Querschnittsaufbau eines Gateanschlussabschnitts) und ein Querschnittsaufbau genommen der Linie Z-Z (Querschnittsaufbau eines Sourceanschlussabschnitts) aus 33 ist.
  • Es ist anzumerken, dass in der folgenden Beschreibung das TFT-Substrat 300 für eine Flüssigkristallanzeigeanordnung im TN-Modus vom lichtdurchlässigen Typ verwendet werden soll.
  • Wie in 33 gezeigt, wird bei dem TFT-Substrat 300 eine Gateelektrode 2 des TFT durch einen Abschnitt einer Gateverdrahtung 3 gebildet. Das heißt, ein Abschnitt, der von der Gateverdrahtung 3 abzweigt, um sich in einen Ausbildungsabschnitt des TFT (TFT-Abschnitt) zu erstrecken, bildet die Gateelektrode 2. Bei dem Ausführungsbeispiel sind die Tiefe und Breite des Abschnitts, der die Gateelektrode 2 werden soll, breiter gemacht als die Breite der Gateverdrahtung 3, um eine Größe zu haben, die es ermöglicht, eine Sourceelektrode 22 und eine Drainelektrode 23 oberhalb der Gateelektrode 2 anzuordnen.
  • Ein Ende der Gateverdrahtung 3 ist elektrisch mit einem Gateanschluss 4 verbunden, und eine Gateanschlussextraktionselektrode 25 ist über ein erstes Gateanschlussabschnittkontaktloch 19 mit dem Gateanschluss 4 verbunden. Es ist anzumerken, dass als die Gateverdrahtung 3 und der Gateanschluss 4, wie unten beschrieben, eine erste leitfähige Schicht verwendet wird, die aus einem Metall oder einer Legierung mit Lichtabschirmeigenschaften hergestellt ist, beispielsweise einem Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder einer Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird.
  • Wie in 33 gezeigt, sind die Gateverdrahtungen 3 angeordnet, um sich in einer Querrichtung (X-Richtung) zu erstrecken, und die Sourceverdrahtungen 151 sind angeordnet, um sich in einer vertikalen Richtung (Y-Richtung) zu erstrecken. Es ist anzumerken, dass die Sourceverdrahtung 151 durch eine Unterschicht-Sourceverdrahtung 15 und eine Oberschicht-Sourceverdrahtung 26 gebildet ist.
  • Des Weiteren ist eine Ende der Unterschicht-Sourceverdrahtung 15 mit einem Sourceanschluss 15T verbunden, und eine Sourceanschlussextraktionselektrode 26T ist über ein erstes Sourceanschlussabschnittkontaktloch 20 mit dem Sourceanschluss 15T verbunden.
  • Durch das Verbinden der Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, mit der Unterschicht-Sourceverdrahtung 15 über ein erstes Sourceverdrahtungskontaktloch 10 ist die Sourceelektrode 22 elektrisch mit der Unterschicht-Sourceverdrahtung 15 verbunden. Des Weiteren erstreckt sich die Drainelektrode 23 zu einem Pixelbereich, um eine durchlässige Pixelelektrode 24 zu bilden. Des Weiteren sind Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an den Bereichen der Sourceelektrode 22 und der Drainelektrode 23 vorhanden.
  • Es ist anzumerken, dass der Bereich, der durch die benachbarten Gateverdrahtungen 3 und die benachbarten Unterschicht-Sourceverdrahtungen 15 umgeben ist, ein Pixelbereich wird, so dass die Pixelbereiche matrixartig an dem TFT-Substrat 300 angeordnet sind.
  • Als Nächstes wird ein Querschnittsaufbau des TFT-Substrats 300 unter Verwendung von 34 beschrieben. Wie in 34 gezeigt, umfasst das TFT-Substrat 300 ein Substrat 1, das heißt ein transparentes Isoliersubstrat, wie beispielsweise ein Glas, als sein Basismaterial, und die Gateelektrode 2 (aufweisend die Gateverdrahtung 3) und der Gateanschluss 4 sind an dem Substrat 1 angeordnet.
  • Dann ist eine Isolierschicht 6 (erste Isolierschicht) angeordnet, um die Gateelektrode 2 und den Gateanschluss 4 abzudecken. Die Isolierschicht 6 dient als eine Gateisolierschicht an dem TFT-Abschnitt, so dass die Isolierschicht 6 in manchen Fällen als Gateisolierschicht 6 bezeichnet wird.
  • An dem TFT-Abschnitt ist eine Oxid-Halbleiterschicht 7 an der Isolierschicht 6 an der Position angeordnet, die die Gateelektrode 2 überlappt. Die Oxid-Halbleiterschicht 7 dient als eine Kanalschicht des TFT, so dass die Oxid-Halbleiterschicht 7 in manchen Fällen als eine Halbleiterkanalschicht 7 bezeichnet wird. Es ist anzumerken, dass bei dem Ausführungsbeispiel die ebene Struktur der Halbleiterkanalschicht 7 in Draufsicht kleiner als die ebene Struktur der Gateelektrode 2 gemacht ist, so dass die Außenlinie der Halbleiterkanalschicht 7 innerhalb der Außenlinie der Gateelektrode 2 gegeben ist. Es ist anzumerken, dass das Material der Halbleiterkanalschicht 7 dasselbe ist, wie das im ersten Ausführungsbeispiel beschriebene, was es möglich macht, die Driftbeweglichkeit im Vergleich zu einem herkömmlichen Aufbau zu erhöhen, bei dem amorphes Silicium für die Halbleiterkanalschicht verwendet wird.
  • Eine schützende Isolierschicht 8 (zweite Isolierschicht) ist an der Halbleiterkanalschicht 7 angeordnet, und eine Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht), die aus einer Metallschicht mit Lichtabschirmeigenschaften oder dergleichen gebildet ist, ist an der schützenden Isolierschicht 8 angeordnet.
  • Bei dem Ausführungsbeispiel wird als die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs beispielsweise ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (Al), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet. Dann wird ein erstes Sourceelektrodenkontaktloch 11 und ein erstes Drainelektrodenkontaktloch 12 oberhalb der Halbleiterkanalschicht 7 an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs bereitgestellt. Es ist anzumerken, dass die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs in manchen Fällen abhängig von ihrer Position für beschreibende Zwecke als eine Unterschicht-Lichtabschirmschicht 9a, 9b oder 9c bezeichnet wird. Des Weiteren ist die Außenlinie der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs innerhalb der Außenlinien der schützenden Isolierschicht 8 und der Halbleiterkanalschicht 7 gegeben, was sich von dem ersten Ausführungsbeispiel wegen eines Unterschieds in ihren Herstellungsverfahren unterscheidet.
  • Des Weiteren ist an dem Sourceanschlussabschnitt eine Oxid-Halbleiterschicht 13 in derselben Schicht des TFT-Abschnitts wie die Halbleiterkanalschicht 7 vorhanden, und eine Isolierschicht 14 ist in derselben Schicht wie die schützende Isolierschicht 8 an der Oxid-Halbleiterschicht 13 vorhanden. Dann ist der Sourceanschluss 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) in derselben Schicht wie die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht) an der Isolierschicht 14 vorhanden, so dass der Sourceanschluss 15T die oberste Schicht des Schichtverbunds aus drei Schichten ist. Es ist anzumerken, dass die Außenlinie des Sourceanschlusses 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) innerhalb der Außenlinien der Isolierschicht 14 und der Oxid-Halbleiterschicht 13 gegeben ist, was sich von dem ersten Ausführungsbeispiel wegen eines Unterschieds in ihren Herstellungsverfahren unterscheidet.
  • Des Weiteren ist in dem Gateanschlussabschnitt die Isolierschicht 6 ausgebildet, um den Gateanschluss 4 (aufweisend die Gateverdrahtung 3) abzudecken.
  • Dann ist eine Zwischenisolierschicht 16 (dritte Isolierschicht) oberhalb der gesamten Oberfläche des Substrats 1 angeordnet, um die Isolierschicht 6, die Halbleiterkanalschicht 7, die schützende Isolierschicht 8 und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs abzudecken. Dann sind an dem TFT-Abschnitt ein zweites Sourceelektrodenkontaktloch 17 und ein zweites Drainelektrodenkontaktloch 18, die die Zwischenisolierschicht 16 und die schützende Isolierschicht 8 durchdringen, um die Halbleiterkanalschicht 7 zu erreichen, vorhanden. Das zweite Sourceelektrodenkontaktloch 17 ist angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Sourceelektrodenkontaktlochs 11 angeordnet zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist. Des Weiteren ist das zweite Drainelektrodenkontaktloch 18 angeordnet, so dass in Draufsicht wenigstens ein Abschnitt davon außerhalb des äußeren Umfangs des Drainelektrodenkontaktlochs 12 angeordnet ist, und ist ausgebildet, so dass beide Oberflächen der Halbleiterkanalschicht 7 und die Oberfläche von wenigstens einem Abschnitt des Bereichs der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (Bereich der Unterschicht-Lichtabschirmschicht 9a in dem Ausführungsbeispiel) freigelegt sind.
  • Dann sind die Sourceelektrode 22 und die Drainelektrode 23, die als eine dritte leitfähige Schicht ausgebildet sind, angeordnet, um voneinander getrennt zu sein und über das zweite Sourceelektrodenkontaktloch 17 und das zweite Drainelektrodenkontaktloch 18 jeweils mit der Halbleiterkanalschicht 7 verbunden zu sein.
  • Der Bereich zwischen der Sourceelektrode 22 und der Drainelektrode 23 an der Halbleiterkanalschicht 7 bildet einen Kanalbereich BC. Es ist anzumerken, dass die Drainelektrode 23 mit der Halbleiterkanalschicht 7 verbunden ist und zudem direkt mit der Unterschicht-Lichtabschirmschicht 9a verbunden ist.
  • Die Oberschicht-Lichtabschirmschichten 22b und 23b (vierte leitfähige Schicht) sind jeweils an der Sourceelektrode 22 und der Drainelektrode 23 vorhanden. Wenn die Oberschicht-Lichtabschirmschichten 22b und 23b beispielsweise aus einer Metallschicht mit Lichtabschirmeigenschaften gebildet sind, sind die Oberschicht-Lichtabschirmschichten 22b und 23b ausgebildet, um voneinander getrennt zu sein, um einen elektrischen Kurzschluss zwischen der Sourceelektrode 22 und der Drainelektrode 23 zu verhindern. Bei dem Ausführungsbeispiel können als die Oberschicht-Lichtabschirmschichten 22b, 23b ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet werden.
  • Wie in 33 gezeigt, ist der obere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart ausgebildet, dass Licht von einer Oberseite in Draufsicht in seinem gesamten Bereich durch die Oberschicht-Lichtabschirmschichten 22b, 23b und die Unterschicht-Lichtabschirmschichten 9a, 9b, 9c abgeschirmt ist. Des Weiteren ist der untere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart ausgebildet, dass Licht von einer Unterseite (Oberfläche auf der Seite des Substrats 1) in Draufsicht in seinem gesamten Bereich durch die Gateelektrode 2 abgeschirmt ist. Das Ausbilden des TFT-Abschnitts auf diese Weise macht es möglich, nahezu vollständig zu verhindern, dass Hintergrundlicht, externes Licht und Streulicht davon auf die Halbleiterkanalschicht 7 einfällt (Lichtabschirmung), was es möglich macht, eine Eigenschaftsverschlechterung der Halbleiterkanalschicht 7 aufgrund von Lichtabsorption zu verhindern.
  • Des Weiteren ist an dem Sourceanschlussabschnitt die Sourceextraktionselektrode 26T vorhanden, um über das erste Sourceanschlussabschnittkontaktloch 20, das die Zwischenisolierschicht 16 durchdringt, um den Sourceanschluss 15T zu erreichen, direkt mit dem Sourceanschluss 15T verbunden zu sein.
  • Des Weiteren ist an dem Gateanschlussabschnitt die Gateanschlussextraktionselektrode 25 vorhanden, um über das erste Gateanschlussabschnittkontaktloch 19, das die Zwischenisolierschicht 16 und die Isolierschicht 6 durchdringt, um den Gateanschluss zu erreichen, direkt mit dem Gateanschluss 4 verbunden zu sein.
  • Es ist anzumerken, dass die Sourceextraktionselektrode 26T und die Gateanschlussextraktionselektrode 25 durch die dritte leitfähige Schicht in derselben Schicht des TFT-Abschnitts wie die Sourceelektrode 22 und die Drainelektrode 23 gebildet sind.
  • Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen des TFT-Substrats 300 gemäß dem dritten Ausführungsbeispiel unter Verwendung von 35 bis 40 beschrieben. Es ist anzumerken, dass eine Draufsicht und eine Querschnittsdarstellung, die den abschließenden Schritt darstellen, der 33 bzw. der 34 entsprechen.
  • Zuerst wird das Substrat 1, das heißt ein transparentes Isoliersubstrat, wie beispielsweise ein Glas, unter Verwendung einer Reinigungsflüssigkeit oder reinem Wasser gewaschen. Bei dem Ausführungsbeispiel wird ein Glassubstrat mit einer Dicke von 0,6 mm als das Substrat 1 verwendet. Dann wird die erste leitfähige Schicht, die das Material der Gateelektrode 2, der Gateverdrahtung 3 und dergleichen ist, an einer der gesamten Hauptseiten des Substrats 1, das gewaschen worden ist, ausgebildet. Das zur Verwendung als die erste leitfähige Schicht geeignete Material ist in dem ersten Ausführungsbeispiel beschrieben, so dass eine überlappende Beschreibung weggelassen wird. Bei dem Ausführungsbeispiel soll eine Aluminium-Legierungsschicht (AI) als die erste leitfähige Schicht verwendet werden, und die AI-Legierungsschicht wird durch ein Sputterverfahren unter Verwendung eines Argongases (Ar) ausgebildet, um eine Dicke von 200 nm aufzuweisen.
  • Erster Fotolithografieschritt
  • Dann wird ein Fotoresistmaterial auf die erste leitfähige Schicht aufgebracht, eine Fotoresiststruktur wird in einem ersten Fotolithografieschritt ausgebildet, und die erste leitfähige Schicht wird einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Hierbei wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet. Dann werden durch Entfernen der Fotoresiststruktur, wie in 35 und 36 gezeigt, die Gateelektrode 2, die Gateverdrahtung 3 (nicht in 16 gezeigt) und der Gateanschluss 4 an der oberen Hauptseite des Substrats 1 ausgebildet.
  • Zweiter Fotolithografieschritt
  • Nach der Ausbildung der Isolierschicht 6 (erste Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1, um die Gateelektrode 2, die Gateverdrahtung 3 und den Gateanschluss 4 abzudecken, werden als nächstes die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht in dieser Reihenfolge an der Isolierschicht 6 geschichtet, und in einem zweiten Fotolithografieschritt wird eine Fotoresiststruktur mit verschiedenen Dicken durch Belichten (Halbbelichten) unter Verwendung einer Halbbelichtungsmaske ausgebildet. Dann werden durch Durchführen einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur, wie in 37 und 38 gezeigt, an dem TFT-Abschnitt ein Schichtverbund aus der Halbleiterkanalschicht 7, der schützenden Isolierschicht 8 und der Unterschicht-Isolierschicht 9 des Kanalbereichs oberhalb der Gateelektrode 2 erhalten, und das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 werden an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs ausgebildet.
  • Es ist anzumerken, dass für das Material und das Ausbildungsverfahren der Isolierschicht 6, der Oxid-Halbleiterschicht, der zweiten Isolierschicht und der zweiten leitfähigen Schicht, und das Ätzen unter Verwendung einer Fotoresiststruktur, die durch Halbbelichtung ausgebildet wird, die Beschreibung unter Verwendung von 9 bis 22 in dem zweiten Ausführungsbeispiel gemacht wird, so dass die Beschreibung weggelassen wird.
  • Obwohl die Außenlinie der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs innerhalb der Außenlinie der schützenden Isolierschicht 8 und der Halbleiterkanalschicht 7 gegeben ist, ist dies des Weiteren deshalb so, da die Fotoresiststruktur in ihrer Schichtdicke reduziert wird, um auch in Draufsicht schmal zu sein.
  • Des Weiteren wird für beschreibende Zwecke die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die zwischen dem ersten Sourceelektrodenkontaktloch 11 und dem ersten Drainelektrodenkontaktloch 12 verbleibt, als die Unterschicht-Lichtabschirmschicht 9a bezeichnet, die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Sourceelektrodenkontaktlochs 11 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9b bezeichnet, und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Drainelektrodenkontaktlochs 12 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9b bezeichnet.
  • Des Weiteren wird in einem Sourceverdrahtungsausbildungsbereich ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und der Unterschicht-Sourceverdrahtung 15 ausgebildet, und in einem Sourceanschlussausbildungsbereich wird ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und dem Sourceanschluss 15T durch denselben Prozess wie der obige Prozess ausgebildet.
  • Es ist anzumerken, dass, obwohl die Außenlinie des Sourceanschlusses 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) innerhalb der Außenlinie der Isolierschicht 14 und der Oxid-Halbleiterschicht 13 gegeben ist, dies deshalb so ist, da die Fotoresiststruktur in ihrer Schichtdicke reduziert wird, um auch in Draufsicht schmal zu sein.
  • Als Nächstes wird die Zwischenisolierschicht 16 (dritte Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1 ausgebildet. Bei dem Ausführungsbeispiel wird eine Kunststoffserienisolierschicht durch ein organisches Kunststoffmaterial ausgebildet. Insbesondere wird beispielsweise ein organisches Kunststoffmaterial aus einem Acryl mit Fotosensitivität durch ein Drehbeschichtungsverfahren als die Zwischenisolierschicht 16 auf das Substrat 1 aufgebracht, um eine Dicke von 2,0 bis 3,0 µm aufzuweisen. Es ist anzumerken, dass das Material und das Verfahren zum Herstellen der Zwischenisolierschicht 16 in dem ersten Ausführungsbeispiel beschrieben sind, und auch ihre Wirkungen dieselben sind, so dass die Beschreibung davon weggelassen wird.
  • Dritter Fotolithografieschritt
  • Als Nächstes werden durch Belichten und Entwickeln der Zwischenisolierschicht 16 in einem dritten Fotolithografieschritt, wie in 39 und 40 gezeigt, das erste Sourceverdrahtungskontaktloch 10 (nicht in 40 gezeigt), das zweite Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20 ausgebildet, die die Zwischenisolierschicht 16 durchdringen.
  • Dann wird die schützende Isolierschicht 8, die an den unteren Abschnitten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt ist, einem Ätzen unterworfen. Für das Ätzen kann ein Trockenätzverfahren unter Verwendung eines Fluor enthaltenden Gases verwendet werden.
  • Bei dem Ausführungsbeispiel wird ein Trockenätzen durchgeführt unter Verwendung eines Gases, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist. Das Hinzufügen des O2-Gases macht es möglich, zu unterdrücken, dass die Oxid-Halbleiterschicht 7 unterhalb der schützenden Isolierschicht 8 durch die Reduktionsreaktion während des Ätzens beschädigt wird. Durch das Ätzen wird, wie in 39 und 40 gezeigt, die Halbleiterkanalschicht 7 an der Unterseite des zweiten Sourceelektrodenkontaktlochs 17 freigelegt. Des Weiteren werden die Halbleiterkanalschicht 7 und ein Abschnitt der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (Unterschicht-Lichtabschirmschicht 9a in dem Ausführungsbeispiel) an der Unterseite des zweiten Drainelektrodenkontaktlochs 18 freigelegt.
  • Obwohl der Gateanschluss 4 aus einer AI-Legierung an der Unterseite des ersten Gateanschlussabschnittkontaktlochs 19 angelegt ist, und die Unterschicht-Sourceverdrahtung 15 und der Sourceanschluss 15T, die aus einer AI-Legierung hergestellt sind, jeweils an den Unterseiten des ersten Sourceverdrahtungskontaktlochs 10 und des ersten Sourceanschlussabschnittkontaktlochs 20 freigelegt sind, wird die AI-Legierung des Weiteren nicht dem Ätzen durch ein Trockenätzen unter Verwendung eines Gases, in dem Sauerstoff (O2) einen Schwefelhexafluorid (SF6) hinzugefügt ist, unterworfen, so dass die Strukturen verbleiben wie sie sind.
  • Als Nächstes werden die dritte leitfähige Schicht und die vierte leitfähige Schicht in dieser Reihenfolge an der gesamten Oberseite der Zwischenisolierschicht 16 geschichtet. Bei dem Ausführungsbeispiel wird eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet, und eine Al-Legierungsschicht mit Lichtabschirmeigenschaften wird als die vierte leitfähige Schicht verwendet. Es ist anzumerken, dass das Material, die Schichtdicke und das Herstellungsverfahren der transparenten leitfähigen Schicht und das Material, die Schichtdicke und das Herstellungsverfahren der Al-Legierungsschicht dieselben sind wie diejenigen des ersten Ausführungsbeispiels, so dass die Beschreibung weggelassen wird.
  • Vierter Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der vierten leitfähigen Schicht (AI-Legierungsschicht) aufgebracht, und eine Fotoresiststruktur wird in einem vierten Fotolithografieschritt ausgebildet. Hierbei wird durch Durchführen eines Halbbelichtung unter Verwendung einer Halbbelichtungsmaske eine Fotoresiststruktur mit verschiedenen Dicken ausgebildet. Das heißt, Abschnitte zum Zurücklassen der vierten leitfähigen Schicht zum Ausbilden der Strukturen der Oberschicht-Lichtabschirmschichten 22b und 23b werden in ihren Schichtdicken dick gemacht. Es ist anzumerken, dass die vierte leitfähige Schicht in zwei Schritten einem Ätzen unterworfen wird, und die Schichtdicke der Fotoresiststruktur an dem Abschnitt, der durch das zweite Ätzen entfernt wird, wird dünn gemacht. Beispielsweise wird die Schichtdicke in dem Bereich dünn gemacht, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, so dass die vierte leitfähige Schicht in dem Bereich, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, nicht durch das erste Ätzen entfernt wird. Des Weiteren wird die Schichtdicke der Fotoresiststruktur auch an dem Gateanschlussabschnitt und dem Sourceanschlussabschnitt dünn gemacht.
  • Dann wird die vierte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die vierte leitfähige Schicht an dem Abschnitt, der nicht mit der Fotoresiststruktur abgedeckt ist, zu entfernen. Bei dem Ätzen der vierten leitfähigen Schicht wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet.
  • Danach wird die dritte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung derselben Fotoresiststruktur als eine Maske unterworfen, um die dritte leitfähige Schicht an dem Abschnitt, der nicht mit der Fotoresiststruktur und der vierten leitfähigen Schicht abgedeckt ist, zu entfernen. Bei dem Ätzen der dritten leitfähigen Schicht (amorphes ITO) wird ein Nassätzen unter Verwendung einer chemischen Oxalsäurenlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Dann wird das gesamte Substrat 1 auf 150°C erwärmt. Diese Erwärmung führt zu einer Kristallisierung der amorphen ITO-Schicht, um eine polykristalline ITO-Schicht zu werden. Die Substrattemperatur ist nicht auf 150°C eingeschränkt, und in dem Fall einer typischen amorphen ITO-Schicht, die ein Mischungsverhältnis aufweist, bei dem Indiumoxid (In2O3) nicht weniger als 85 Gew.-% und nicht mehr als 95 Gew.-% beträgt und Zinnoxid (SnO2) nicht weniger als 5 Gew.-% und nicht mehr als 15 Gew.-% beträgt (das Gesamte davon beträgt 100 Gew.-%) ermöglichen nicht weniger als 140°C die Kristallisation. Im Gegensatz dazu kann auf der Hochtemperaturseite die Temperatur willkürlich in Abhängigkeit von der Wärmebeständigkeitstemperatur eines Materials oder dergleichen festgelegt werden, das für die Schicht und Struktur, die an dem TFT-Substrat ausgebildet sind, verwendet wird. Beispielsweise sind bei dem Ausführungsbeispiel, da eine organische Kunststoffschicht aus Acryl als die dritte Isolierschicht verwendet wird, nicht mehr als 230°C, das heißt die Wärmebeständigkeitstemperatur des Materials, bevorzugt, jedoch sind beispielsweise in dem Fall der Verwendung eines typischen fotosensitiven Kunststoffs aus Novolacserien für das Fotoresistmaterial nicht mehr als 160°C bevorzugt.
  • Als Nächstes wird durch Sauerstoffveraschung die Schichtdicke der Fotoresiststruktur vollständig reduziert, um die Fotoresiststruktur, deren Schichtdicke dünn ist, vollständig zu entfernen. Im Gegensatz dazu wird die Fotoresiststruktur, deren Schichtdicke dick ist, dünn gemacht, um zurückzubleiben.
  • Als Nächstes wird die vierte leitfähige Schicht wieder einem Ätzen unterworfen unter Verwendung eines Nassätzverfahrens unter Verwendung einer chemischen PAN-Lösung unter Verwendung der zurückgebliebenen Fotoresiststruktur als eine Maske. Da die ITO-Schicht, das heißt die transparente leitfähige Schicht, die die untere Schicht ist, polykristallisiert wird, so dass die ITO-Schicht chemisch sehr stabil ist, ist es in diesem Zusammenhang möglich, die AI-Legierungsschicht, die nicht mit der Fotoresiststruktur abgedeckt ist, zu ätzen, beispielsweise die AI-Legierungsschicht an dem Bereich, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, und die AI-Legierungsschicht des Gateanschlussabschnitts und des Sourceanschlussabschnitts, praktisch ohne einen Ätzschaden mit Bezug auf die chemische PAN-Lösung zu erleiden (Verschwinden der Schicht oder Verschlechterung von elektrischen Eigenschaften oder optischen Eigenschaften).
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 33 und 34 gezeigt, die Gateanschlussextraktionselektrode 25, die Sourceelektrode 22, die Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, die Sourceanschlussextraktionselektrode 26T, die Drainelektrode 23 und die durchlässige Pixelelektrode 24, die sich von der Drainelektrode 23 erstreckt, ausgebildet, die durch die transparente leitfähige Schicht (polykristalline ITO-Schicht) gebildet sind. Des Weiteren werden die Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an dem oberen Abschnitt der Sourceelektrode 22 und dem oberen Abschnitt der Drainelektrode 23 des TFT-Abschnitts ausgebildet. Die Oberschicht-Lichtabschirmschichten 22b und 23b werden ausgebildet, um in Draufsicht im Wesentlichen die gesamte ebene Struktur der Halbleiterkanalschicht 7 abzudecken, ausgenommen den Kanalbereich BC.
  • Hierbei wird die Gateanschlussextraktionselektrode 25 über das erste Gateanschlussabschnittkontaktloch 19 direkt mit dem Gateanschluss 4 verbunden. Des Weiteren wird die Sourceelektrode 22 über das zweite Sourceelektrodenkontaktloch direkt mit der Halbleiterkanalschicht 7 verbunden. Des Weiteren wird die Oberschicht-Sourceverdrahtung 26 über das erste Sourceverdrahtungskontaktloch 16 direkt mit der Unterschicht-Sourceverdrahtung 15 verbunden. Des Weiteren wird die Sourceanschlussextraktionselektrode 26T über das erste Sourceanschlussabschnittkontaktloch 20 direkt mit dem Sourceanschluss 15T verbunden.
  • Dann wird das Flüssigkristallanzeigefeld zusammengebaut, und eine Lichtpolarisationsplatte, eine Phasenunterschiedplatte, eine Treiberschaltung, eine Hintergrundlichteinheit und dergleichen werden außerhalb des Flüssigkristallanzeigefeldes angeordnet, um die Flüssigkristallanzeigeanordnung fertigzustellen, jedoch das Detail davon ist in dem ersten Ausführungsbeispiel beschrieben, so dass die Beschreibung davon weggelassen wird.
  • Wie oben beschrieben, macht es das dritte Ausführungsbeispiel möglich, das TFT-Substrat 300, das mit einem Etch-Stopper-artigen TFT ausgestattet ist, der eine Oxid-Halbleiterschicht mit hoher Leistung in seiner Kanalschicht verwendet, mit vier Fotolithografieschritten, das heißt um zwei Schritte im Vergleich zu dem Fall des ersten Ausführungsbeispiels reduziert, herzustellen. Des Weiteren wird ähnlich zu dem ersten Ausführungsbeispiel die schützende Isolierschicht 8, die ein Etch-Stopper wird, nach der Ausbildung der Oxid-Halbleiterschicht ausgebildet, wodurch nahezu verhindert wird, dass die Halbleiterkanalschicht 7 in ihren Eigenschaften aufgrund eines Prozessschadens des nachfolgenden TFT-Herstellungsschritts verschlechtert wird. Dies macht es möglich, eine Halbleiterkanalschicht 7 als die Kanalschicht des TFT in dem Zustand zu verwenden, in dem Hochleistungseigenschaften des Oxid-Halbleiters beibehalten werden.
  • Des Weiteren wird die Sourceverdrahtung 151 zu einer redundanten Verdrahtung gemacht, und die Oberschicht-Sourceverdrahtung 26 ist über die Vielzahl von ersten Sourceverdrahtungskontaktlöchern 10, die an der Zwischenisolierschicht 16 vorhanden sind, direkt mit der Unterschicht-Sourceverdrahtung 15 verbunden, was es möglich macht, die Funktion durch die andere Verdrahtung zu ergänzen, selbst wenn eine der Verdrahtungen abgetrennt ist. Dies macht es möglich, die Erzeugung eines linearen Fehlers aufgrund der Trennung der Sourceverdrahtung 151 zu reduzieren, um das Ertragsverhältnis während der Herstellung und die Betriebssicherheit des Produkts zu erhöhen.
  • Des Weiteren wird die Unterschicht-Sourceverdrahtung 15 fortlaufend mit der Oxid-Halbleiterschicht und der Isolierschicht ausgebildet, was es möglich macht, die Unterschicht-Sourceverdrahtung 15 (zweite leitfähige Schicht) mit einer guten Haftung auszubilden, was es möglich macht, die Erzeugung eines Abtrennfehlers aufgrund einer Ablösung einer Schicht, die durch eine mangelnde Klebkraft verursacht wird, zu reduzieren. Diese Wirkung ist insbesondere groß an einem Stufenabschnitt der Gateverdrahtungsstruktur in dem Bereich, in dem sich die Gateverdrahtung 3 und die Unterschicht-Sourceverdrahtung 15 kreuzen.
  • Des Weiteren ist die Halbleiterkanalschicht 7 derart ausgebildet, dass ihr gesamter Bereich gegen Licht durch die zweischichtigen Lichtabschirmschichten auch an der Oberseite der Halbleiterkanalschicht 7 zusätzlich zu der Lichtabschirmung durch die Gateelektrode 2 an der Unterseite der Halbleiterkanalschicht 7 abgeschirmt ist, was es möglich macht, eine Verschlechterung (optische Verschlechterung) der Kanalschicht aufgrund von Absorption von Hintergrundlicht während eines Betriebs der Flüssigkristallanzeigeanordnung und von externem Licht zu verhindern.
  • Des Weiteren macht es die Verwendung einer Kunststoffserienisolierschicht mit geringer Permittivität, die in ihrer Schichtdicke dick gemacht ist, um nicht dünner als 2,0 µm zu sein, und die eine Abflachungsmaßnahme bezüglich der Hauptseite des Substrats 1 aufweist, als die Zwischenisolierschicht 16 (dritte Isolierschicht) es möglich, die Verdrahtungskapazität auf ein niedriges Niveau zu unterdrücken. Dies macht es möglich, das TFT-Substrat bei geringer Spannung zu betreiben, was es möglich macht, zur Reduzierung des Energieverbrauchs beizutragen. Dies macht es möglich, dass die durchlässige Pixelelektrode 24 überlappend an der Gateverdrahtung oder der Sourceverdrahtung angeordnet werden kann, und macht es zudem möglich, ein Öffnungsverhältnis hoch zu machen.
  • Des Weiteren wird das elektrische Potential der durchlässigen Pixelelektrode 24 an dem Kanalbereich BC als elektrisches Vorspannungspotential angelegt, da die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs durch eine leitfähige Schicht gebildet ist und die Drainelektrode 23 und die durchlässige Pixelelektrode 24 direkt verbunden sind. Dies macht es möglich, eine Schwankung einer Grenzspannung (Vth) der Vielzahl von TFTs, die Displaypixel bilden, zu reduzieren und eine Schwankung von TFT-Eigenschaften aufgrund unspezifischem externem Rauschen oder dergleichen zu unterdrücken, was es möglich macht, die Anzeigeeigenschaften und Betriebssicherheit weiter zu verbessern. Es ist anzumerken, dass die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs statt mit der Drainelektrode 23 direkt mit der Sourceelektrode 22 verbunden sein kann.
  • Abwandlung
  • Als Nächstes wird mit Bezug auf 41 und 42 ein Aufbau eines TFT-Substrats 300A gemäß einer Abwandlung des dritten Ausführungsbeispiels beschrieben. Das TFT-Substrat 300A hat einen Aufbau, weiter aufweisend eine gemeinsame Elektrode, die eine Hilfskapazität einer Pixelelektrode in dem Pixelabschnitt des TFT-Substrats 300 wird. Es sei angemerkt, dass dieselben Bezugszeichen denselben Komponenten wie denjenigen des TFT-Substrats 300, das unter Verwendung von 33 und 34 beschrieben worden ist, zugeordnet sind, und die überlappende Beschreibung wird weggelassen.
  • Aufbau von Pixel und TFT-Substrat
  • 41 ist eine Draufsicht, die einen ebenen Aufbau eines Pixels gemäß der Abwandlung des dritten Ausführungsbeispiels zeigt, und 42 ist eine Querschnittsdarstellung, die einen Querschnittsaufbau genommen entlang der Linie X-X (Querschnittsaufbau des TFT-Abschnitts, Querschnittsaufbau des Pixelabschnitts und Querschnittsaufbau des gemeinsamen Elektrodenabschnitts), einen Querschnittsaufbau genommen entlang der Linie Y-Y (Querschnittsaufbau eines Gateanschlussabschnitts) und einen Querschnittsaufbau genommen entlang der Linie Z-Z (Querschnittsaufbau des Sourceanschlussabschnitts) aus 41 zeigt. Es sei angemerkt, dass in der folgenden Beschreibung das TFT-Substrat 300A für eine Flüssigkristallanzeigeanordnung im TN-Modus vom lichtdurchlässigen Typ verwendet werden soll.
  • Wie in 41 gezeigt, wird bei dem TFT-Substrat 300A eine Gateelektrode 2 des TFT durch einen Abschnitt einer Gateverdrahtung 3 gebildet. Das heißt, ein Abschnitt, der von der Gateverdrahtung 3 abzweigt, um sich zu einem Ausbildungsbereich des TFT (TFT-Abschnitt) zu erstrecken, bildet die Gateelektrode 2. Bei dem Ausführungsbeispiel werden die Tiefe und die Breite des Abschnitts, der die Gateelektrode 2 werden soll, breiter gemacht als die Breite der Gateverdrahtung 3, um eine Größe zu haben, die es ermöglicht, dass eine Sourceelektrode 22 und eine Drainelektrode 23 oberhalb der Gateelektrode 2 angeordnet werden können. Des Weiteren ist eine gemeinsame Elektrode 5 vorhanden, die sich parallel zu der Gateverdrahtung 3 erstreckt.
  • Ein Ende der Gateverdrahtung 3 ist elektrisch mit einem Gateanschluss 4 verbunden, und eine Gateanschlussextraktionselektrode 25 ist über erstes Gateanschlussabschnittkontaktloch 19 mit dem Gateanschluss 4 verbunden. Es ist anzumerken, dass, wie oben beschrieben, als die Gateverdrahtung 3, der Gateanschluss 4 und die gemeinsame Elektrode 5 eine erste leitfähige Schicht verwendet wird, die aus einem Metall oder einer Legierung mit Lichtabschirmeigenschaften hergestellt ist, beispielsweise einem Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder einer Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird.
  • Wie in 41 gezeigt, sind die Gateverdrahtung 3 und die gemeinsame Elektrode 5 angeordnet, um sich in einer Querrichtung (X-Richtung) zu erstrecken, und eine Sourceverdrahtung 151 ist angeordnet, um sich in einer vertikalen Richtung (Y-Richtung) zu erstrecken. Es ist anzumerken, dass die Sourceverdrahtung 151 durch eine Unterschicht-Sourceverdrahtung 15 und eine Oberschicht-Sourceverdrahtung 26 gebildet ist.
  • Des Weiteren ist ein Ende der Unterschicht-Sourceverdrahtung 15 mit einem Sourceanschluss 15T verbunden, und eine Sourceanschlussextraktionselektrode 26T ist über ein erstes Sourceanschlussabschnittkontaktloch 20 mit dem Sourceanschluss 15T verbunden.
  • Das Verbinden der Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 26 erstreckt, mit der Unterschicht-Sourceverdrahtung 15 über das erste Sourceverdrahtungskontaktloch 10 verbindet die Sourceelektrode 22 elektrisch mit der Unterschicht-Sourceverdrahtung 15. Des Weiteren erstreckt sich die Drainelektrode 23 zu einem Pixelbereich, um eine durchlässige Pixelelektrode 24 zu bilden. Des Weiteren sind Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an den Bereichen der Sourceelektrode 22 und der Drainelektrode 23 vorhanden.
  • Es ist anzumerken, dass der Bereich der von den benachbarten Gateverdrahtungen 3 und den benachbarten Unterschicht-Sourceverdrahtungen 15 umgeben ist, ein Pixelbereich wird, so dass die Pixelbereiche matrixartig an dem TFT-Substrat 200A angeordnet sind.
  • Als Nächstes wird ein Querschnittsaufbau des TFT-Substrats 200A unter Verwendung von 42 beschrieben. Wie in 42 gezeigt, umfasst das TFT-Substrat 200A ein Substrat 1, das heißt ein transparentes Isoliersubstrat, wie beispielsweise ein Glas, als sein Basismaterial, und die Gateelektrode 2 (aufweisend die Gateverdrahtung 3), der Gateanschluss 4 und die gemeinsame Elektrode 5 sind an dem Substrat 1 angeordnet.
  • Dann ist eine Isolierschicht 6 (erste Isolierschicht) angeordnet, um die Gateelektrode 2, den Gateanschluss 4 und die gemeinsame Elektrode 5 abzudecken. Die Isolierschicht 6 dient als eine Gateisolierschicht an dem TFT-Abschnitt, so dass die Isolierschicht 6 in manchen Fällen als eine Gateisolierschicht 6 bezeichnet wird.
  • An dem TFT-Abschnitt ist eine Oxid-Halbleiterschicht 7 an der Isolierschicht 7 an dem Abschnitt angeordnet, der die Gateelektrode 2 überlappt. Die Oxid-Halbleiterschicht 7 dient als eine Kanalschicht des TFT, so dass die Oxid-Halbleiterschicht 7 in manchen Fällen als eine Halbleiterkanalschicht 7 bezeichnet wird. Es ist anzumerken, dass bei dem Ausführungsbeispiel die ebene Struktur der Halbleiterkanalschicht 7 in Draufsicht kleiner gemacht ist als die ebene Struktur der Gateelektrode 2, so dass die Außenlinie der Halbleiterkanalschicht 7 innerhalb der Außenlinie der Gateelektrode 2 gegeben ist. Es sei angemerkt, dass das Material der Halbleiterkanalschicht 7 dasselbe wie dasjenige ist, das in dem ersten Ausführungsbeispiel beschrieben ist, was es möglich macht, die Driftbeweglichkeit im Vergleich zu einem herkömmlichen Aufbau zu erhöhen, bei dem amorphes Silicium für die Halbleiterkanalschicht verwendet wird.
  • Eine schützende Isolierschicht 8 (zweite Isolierschicht) ist an der Halbleiterkanalschicht 7 angeordnet, und eine Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht), die aus einer Metallschicht mit Lichtabschirmeigenschaften gebildet ist oder dergleichen, ist an der schützenden Isolierschicht 8 angeordnet.
  • Bei dem Ausführungsbeispiel wird als die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs beispielsweise ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet. Dann sind das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 oberhalb der Halbleiterkanalschicht 7 an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs vorhanden. Es sei angemerkt, dass die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs in manchen Fällen abhängig von ihrer Position für beschreibende Zwecke als eine Unterschicht-Lichtabschirmschicht 9a, 9b oder 9c bezeichnet wird.
  • Des Weiteren ist in dem Sourceanschlussabschnitt eine Oxid-Halbleiterschicht 13 in derselben Schicht wie die Halbleiterkanalschicht 7 des TFT-Abschnitts vorhanden, und eine Isolierschicht 14 ist in derselben Schicht wie die schützende Isolierschicht 8 an Oxid-Halbleiterschicht 13 vorhanden. Dann ist der Sourceanschluss 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) in derselben Schicht wie die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht) an der Isolierschicht 14 vorhanden, so dass der Sourceanschluss 15T die oberste Schicht des Schichtverbunds aus drei Schichten ist.
  • Des Weiteren ist in dem Gateanschlussabschnitt die Isolierschicht 6 ausgebildet, um den Gateanschluss 4 (aufweisend die Gateverdrahtung 3) abzudecken.
  • Dann ist eine Zwischenisolierschicht 16 (dritte Isolierschicht) oberhalb der gesamten Oberfläche des Substrats 1 angeordnet, um die Isolierschicht 6, die Halbleiterkanalschicht 7, die schützende Isolierschicht 8 und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs abzudecken. Dann sind an dem TFT-Abschnitt ein zweites Sourceelektrodenkontaktloch 17 und ein zweites Drainelektrodenkontaktloch 18, die die Zwischenisolierschicht 16 und die schützende Isolierschicht 8 durchdringen, um die Halbleiterkanalschicht 7 zu erreichen, vorhanden. Das zweite Sourceelektrodenkontaktloch 17 ist angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Sourceelektrodenkontaktlochs 11 angeordnet zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist. Des Weiteren ist das zweite Drainelektrodenkontaktloch 18 angeordnet, so dass wenigstens ein Abschnitt davon in Draufsicht außerhalb des äußeren Umfangs des ersten Drainelektrodenkontaktlochs 12 angeordnet ist, und ist ausgebildet, so dass beide Oberflächen der Halbleiterkanalschicht 7 und die Oberfläche von wenigstens einem Abschnitt des Bereichs der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (Bereich der Unterschicht-Lichtabschirmschicht 9a in dem Ausführungsbeispiel) freigelegt sind.
  • Dann sind die Sourceelektrode 22 und die Drainelektrode 23 als eine dritte leitfähige Schicht angeordnet, um voneinander getrennt zu sein und jeweils über das zweite Sourceelektrodenkontaktloch 17 und das zweite Drainelektrodenkontaktloch 18 direkt mit der Halbleiterkanalschicht 7 verbunden zu sein. Der Bereich zwischen der Sourceelektrode 22 und der Drainelektrode 23 an der Halbleiterkanalschicht 7 bildet einen Kanalbereich BC. Es sei angemerkt, dass die Drainelektrode 23 mit der Halbleiterkanalschicht 7 und zudem direkt mit der Unterschicht-Lichtabschirmschicht 9a verbunden ist.
  • Während die Drainelektrode 23 sich zu dem Pixelbereich erstreckt, um die durchlässige Pixelelektrode 24 auszubilden, überlappt des Weiteren die durchlässige Pixelelektrode 24 in Draufsicht teilweise die gemeinsame Elektrode 5 des gemeinsamen Elektrodenabschnitts, wodurch eine Hilfskapazität für das elektrische Pixelpotential über die Isolierschicht 6 und die Zwischenisolierschicht 16 ausgebildet wird.
  • Die Oberschicht-Lichtabschirmschichten 22b und 23b (vierte leitfähige Schicht) sind jeweils an der Sourceelektrode 22 und der Drainelektrode 23 vorhanden. Wenn die Oberschicht-Lichtabschirmschichten 22b und 23b beispielsweise durch eine Metallschicht mit Lichtabschirmeigenschaften ausgebildet sind, sind die Oberschicht-Lichtabschirmschichten 22b und 23b ausgebildet, um voneinander getrennt zu sein, um einen elektrischen Kurzschluss zwischen der Sourceelektrode 22 und der Drainelektrode 23 zu verhindern. Bei dem Ausführungsbeispiel werden als die Oberschicht-Lichtabschirmschichten 22b, 23b ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet.
  • Wie in 41 gezeigt, ist der obere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart aufgebaut, dass Licht in Draufsicht von einer Oberseite in seinem gesamten Bereich durch die Oberschicht-Lichtabschirmschichten 22b, 23b und die Unterschicht-Lichtabschirmschichten 9a, 9b, 9c abgeschirmt wird. Des Weiteren ist der untere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart aufgebaut, dass Licht in Draufsicht von einer Unterseite (Oberfläche auf der Seite des Substrats 1) in seinem gesamten Bereich durch die Gateelektrode 2 abgeschirmt wird. Das Ausbilden des TFT-Abschnitts auf diese Weise macht es möglich, nahe vollständig zu verhindern, dass Hintergrundlicht, externes Licht und Streulicht davon auf die Halbleiterkanalschicht 7 einfällt (Lichtabschirmung), was es möglich macht, eine Eigenschaftsverschlechterung der Halbleiterkanalschicht 7 aufgrund von Lichtabsorption zu verhindern.
  • Des Weiteren ist an dem Sourceanschlussabschnitt die Sourceextraktionselektrode 26T vorhanden, um über das erste Sourceanschlussabschnittkontaktloch 20, das die Zwischenisolierschicht 16 durchdringt, um den Sourceanschluss 15T zu erreichen, direkt mit dem Sourceanschluss 15T verbunden zu sein.
  • Des Weiteren ist an dem Gateanschlussabschnitt die Gateanschlussextraktionselektrode 25 vorhanden, um über das erste Gateanschlussabschnittkontaktloch 19, das die Zwischenisolierschicht 16 und die Isolierschicht 6 durchdringt, um den Gateanschluss zu erreichen, direkt mit dem Gateanschluss 4 verbunden.
  • Es sei angemerkt, dass die Sourceextraktionselektrode 26T und die Gateanschlussextraktionselektrode 25 durch die dritte leitfähige Schicht in derselben Schicht des TFT-Abschnitts wie die Sourceelektrode 22 und die Drainelektrode 23 ausgebildet sind.
  • Herstellungsverfahren
  • Bei einem Verfahren zum Herstellung des TFT-Substrats 300A gemäß der Abwandlung des dritten Ausführungsbeispiels wird zuerst, wie bei dem Herstellungsverfahren des TFT-Substrats 200A gemäß der Abwandlung des zweiten Ausführungsbeispiels, das unter Verwendung von 27 bis 30 beschrieben worden ist, nachdem die erste leitfähige Schicht an dem Substrat 1 ausgebildet worden ist, eine Struktur aus der Gateelektrode 2, der Gateverdrahtung 3, dem Gateanschluss 4 und der gemeinsamen Elektrode 5 an dem Substrat 1 durch den ersten Fotolithografieschritt und Ätzen ausgebildet. Es sei angemerkt, dass das Material der ersten leitfähigen Schicht, das Ätzverfahren während der Strukturbearbeitung und dergleichen dieselben sind wie diejenigen des dritten Ausführungsbeispiels.
  • Dann kann durch die Schritte ähnlich zu dem zweiten bis vierten Fotolithografieschritt, die in dem dritten Ausführungsbeispiel unter Verwendung von 37 bis 40 beschrieben worden sind, das TFT-Substrat 300A, das in 41 und 42 gezeigt ist, erhalten werden.
  • Dann wird das Flüssigkristallanzeigefeld zusammengebaut und eine Lichtpolarisationsplatte, eine Phasenunterschiedplatte, eine Treiberschaltung, eine Hintergrundlichteinheit und dergleichen werden außerhalb des Flüssigkristallanzeigefeldes angeordnet, um die Flüssigkristallanzeigeanordnung fertigzustellen, jedoch das Detail davon ist in dem ersten Ausführungsbeispiel beschrieben, so dass die Beschreibung davon weggelassen wird.
  • Wie oben beschrieben, kann bei der Abwandlung eine Hilfskapazität der durchlässigen Pixelelektrode 24 hinzugefügt werden durch Bereitstellen der gemeinsamen Elektrode 5, was es möglich macht, eine Lecktoleranz eines elektrischen Anzeigesignalpotentials, das an die durchlässige Pixelelektrode 24 angelegt wird, zu erhöhen, zusätzlich zu den Wirkungen, die dieselben wie diejenigen des dritten Ausführungsbeispiels sind. Dies macht es möglich, einen Anzeigefehler, der durch einen Retentionsfehler des elektrischen Signalpotentials verursacht wird, zu reduzieren, um eine Flüssigkristallanzeigeanordnung von höherer Qualität zu erhalten.
  • Viertes Ausführungsbeispiel
  • Bei dem oben beschriebenen ersten bis dritten Ausführungsbeispiel, obwohl Beispiele gezeigt sind, bei denen die vorliegende Erfindung auf das TFT-Substrat angewendet wird, das in der Flüssigkristallanzeigeanordnung im TN-Modus vom lichtdurchlässigen Typ verwendet werden soll, wird in einem vierten Ausführungsbeispiel ein Beispiel gezeigt, bei dem die vorliegende Erfindung auf ein TFT-Substrat angewendet wird, das in einer Flüssigkristallanzeigeanordnung im FFS-Modus vom lichtdurchlässigen Typ angewendet werden soll.
  • Aufbau von Pixel und TFT-Substrat
  • Zuerst wird mit Bezug auf 43 und 44 ein Aufbau eines TFT-Substrats 400 gemäß dem vierten Ausführungsbeispiel beschrieben. Es sei angemerkt, dass dieselben Bezugszeichen denselben Komponenten wie denjenigen des TFT-Substrats 200, das unter Verwendung von 13 und 14 gezeigt ist, zugeordnet sind, und die überlappende Beschreibung wird weggelassen.
  • 43 ist eine Draufsicht, die einen ebenen Aufbau eines Pixels gemäß dem vierten Ausführungsbeispiel zeigt, und 44 ist eine Querschnittsdarstellung, die einen Querschnittsaufbau genommen entlang der Linie X-X (Querschnittsaufbau des TFT-Abschnitts und Querschnittsaufbau des Pixelabschnitts), einem Querschnittsaufbau genommen entlang der Linie Y-Y (Querschnittsaufbau des Gateanschlussabschnitts) und einen Querschnittsaufbau genommen entlang der Linie Z-Z (Querschnittsaufbau des Sourceanschlussabschnitts) aus 43 zeigt.
  • Wie in 43 gezeigt, ist bei dem TFT-Substrat 400 eine Gateelektrode 2 des TFT durch einen Abschnitt einer Gateverdrahtung 3 gebildet. Das heißt, ein Abschnitt, der von der Gateverdrahtung 3 abzweigt, um sich zu einem Ausbildungsabschnitt des TFT (TFT-Abschnitt) zu erstrecken, bildet die Gateelektrode 2. Bei dem Ausführungsbeispiel sind die Tiefe und die Breite des Abschnitts, der die Gateelektrode 2 werden soll, breiter gemacht als die Breite der Gateverdrahtung 3, um eine Größe zu haben, die es ermöglicht, dass eine Sourceelektrode 22 und eine Drainelektrode 23 oberhalb der Gateelektrode 2 angeordnet werden können.
  • Ein Ende der Gateverdrahtung 3 ist elektrisch mit einem Gateanschluss 4 verbunden, und eine Gateanschlussextraktionselektrode 25 ist über ein erstes Gateanschlussabschnittkontaktloch 19 mit dem Gateanschluss 4 verbunden. Dann ist mit der Gateanschlussextraktionselektrode 25 ein Gateanschlusskontaktfeld 34 an der Oberseite über ein zweites Gateanschlussabschnittkontaktloch 29 verbunden. Es sei angemerkt, dass als die Gateverdrahtung 3 und der Gateanschluss 4, wie unten beschrieben, eine erste leitfähige Schicht verwendet wird, die aus einem Metall oder einer Legierung mit Lichtabschirmeigenschaften hergestellt ist, beispielsweise einem Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder einer Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird.
  • Wie in 43 gezeigt, ist die Gateverdrahtung 3 angeordnet, um sich in der Querrichtung (X-Richtung) zu erstrecken, und die Sourceverdrahtung 151 ist angeordnet, um sich in der vertikalen Richtung (Y-Richtung) zu erstrecken. Es sei angemerkt, dass die Sourceverdrahtung 151 durch eine Unterschicht-Sourceverdrahtung 15 und eine Oberschicht-Sourceverdrahtung 26 gebildet ist.
  • Des Weiteren ist ein Ende der Unterschicht-Sourceverdrahtung 15 mit einem Sourceanschluss 15T verbunden, und eine Sourceanschlussextraktionselektrode 26T ist über ein erstes Sourceanschlussabschnittkontaktloch 20 mit dem Sourceanschluss 15T verbunden. Dann ist mit der Sourceextraktionselektrode 26T eine Sourceanschlusskontaktfläche 35 an der Oberseite über ein zweites Sourceanschlussabschnittkontaktloch 30 verbunden.
  • Durch das Verbinden der Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, mit der Unterschicht-Sourceverdrahtung 15 über ein erstes Sourceverdrahtungskontaktloch 10 ist die Sourceelektrode 22 elektrisch mit der Unterschicht-Sourceverdrahtung 15 verbunden. Des Weiteren erstreckt sich die Drainelektrode 23 zu einem Pixelbereich, um eine durchlässige Pixelelektrode 24 auszubilden. Des Weiteren sind Oberschicht-Lichtabschirmschichten 22b und 23b jeweils vorhanden an den Bereichen der Sourceelektrode 22 und der Drainelektrode 23.
  • Dann ist eine Zählelektrode 32, die eine Vielzahl von Schlitzöffnungsabschnitten SL (fünfte leitfähige Schicht) aufweist, angeordnet, um der durchlässigen Pixelelektrode 24 gegenüberzuliegen, und die in der Querrichtung (X-Richtung) benachbarten Zählelektroden 32 sind wechselseitig verbunden, um über die entsprechende Sourceverdrahtung 151 zu schreiten.
  • Es sei angemerkt, dass der Bereich, der durch die benachbarten Gateverdrahtungen 3 und die benachbarten Unterschicht-Sourceverdrahtungen 15 umgeben ist, ein Pixelbereich wird, so dass bei dem TFT-Substrat 400 die Pixelbereiche matrixartig angeordnet sind.
  • Als nächstes wird ein Querschnittsaufbau des TFT-Substrats 400 unter Verwendung von 44 beschrieben. Wie in 44 gezeigt, umfasst das TFT-Substrat 400 ein Substrat 1, das heißt ein transparentes Isoliersubstrat, wie beispielsweise ein Glas, als sein Basismaterial, und die Gateelektrode 2 (aufweisend die Gateverdrahtung 3) und der Gateanschluss 4 sind an dem Substrat 1 angeordnet.
  • Dann ist eine Isolierschicht 6 (erste Isolierschicht) angeordnet, um die Gateelektrode 2 und den Gateanschluss 4 abzudecken. Die Isolierschicht 6 dient als eine Gateisolierschicht an dem TFT-Abschnitt, so dass die Isolierschicht 7 in manchen Fällen als eine Gateisolierschicht 6 bezeichnet wird.
  • An dem TFT-Abschnitt ist eine Oxid-Halbleiterschicht 7 an der Isolierschicht 6 an dem Abschnitt angeordnet, der die Gateelektrode 2 überlappt. Die Oxid-Halbleiterschicht 7 dient als eine Kanalschicht des TFT, so dass die Oxid-Halbleiterschicht 7 in manchen Fällen als eine Halbleiterkanalschicht 7 bezeichnet wird. Es ist anzumerken, dass bei dem Ausführungsbeispiel die ebene Struktur der Halbleiterkanalschicht 7 in Draufsicht kleiner gemacht ist als die ebene Struktur der Gateelektrode 2, so dass die Außenlinie der Halbleiterkanalschicht 7 innerhalb der Außenlinie der Gateelektrode 2 gegeben ist. Es sei angemerkt, dass das Material der Halbleiterkanalschicht 7 dasselbe ist wie dasjenige, das in dem ersten bis dritten Ausführungsbeispiel beschrieben worden ist, was es möglich macht, die Driftbeweglichkeit im Vergleich zu einem herkömmlichen Aufbau zu erhöhen, bei dem amorphes Silicium für die Halbleiterkanalschicht verwendet wird.
  • Eine schützende Isolierschicht 8 (zweite Isolierschicht) ist an der Halbleiterkanalschicht 7 angeordnet, und eine Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht), die aus einer Metallschicht mit Lichtabschirmeigenschaften oder dergleichen gebildet ist, ist an der schützenden Isolierschicht 8 angeordnet.
  • Bei dem Ausführungsbeispiel wird als die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs beispielsweise ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet. Dann sind ein erstes Sourceelektrodenkontaktloch 11 und ein erstes Drainelektrodenkontaktloch 12 oberhalb der Halbleiterkanalschicht 7 an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs vorhanden. Es ist anzumerken, dass die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs in manchen Fällen abhängig von ihrer Position für beschreibende Zwecke als eine Unterschicht-Lichtabschirmschicht 9a, 9b oder 9c bezeichnet wird.
  • Des Weiteren ist in dem Sourceanschlussabschnitt eine Oxid-Halbleiterschicht 13 in derselben Schicht des TFT-Abschnitts wie die Halbleiterkanalschicht 7 vorhanden, und eine Isolierschicht 14 ist in derselben Schicht wie die schützende Isolierschicht 8 an der Oxid-Halbleiterschicht 13 vorhanden. Dann ist der Sourceanschluss 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) in derselben Schicht wie die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht) an der Isolierschicht 14 vorhanden, so dass der Sourceanschluss 15T die oberste Schicht des Schichtverbunds aus den drei Schichten ist.
  • Des Weiteren ist an dem Gateanschlussabschnitt die Isolierschicht 6 ausgebildet, um den Gateanschluss 4 (aufweisend die Gateverdrahtung 3) abzudecken.
  • Dann ist eine Zwischenisolierschicht 16 (dritte Isolierschicht) oberhalb der gesamten Oberfläche des Substrats 1 angeordnet, um die Isolierschicht 6, die Halbleiterkanalschicht 7, die schützende Isolierschicht 8 und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs abzudecken. Dann sind an dem TFT-Abschnitt ein zweites Sourceelektrodenkontaktloch 17 und ein zweites Drainelektrodenkontaktloch 18, die die Zwischenisolierschicht 16 und die schützende Isolierschicht 8 durchdringen, um die Halbleiterkanalschicht 7 zu erreichen, vorhanden. Das zweite Sourceelektrodenkontaktloch 17 ist angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Sourceelektrodenkontaktlochs 11 angeordnet zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist. Des Weiteren ist das zweite Drainelektrodenkontaktloch 18 angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Drainelektrodenkontaktlochs 12 angeordnet zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist.
  • Dann sind die Sourceelektrode 22 und die Drainelektrode 23, die als eine dritte leitfähige Schicht ausgebildet sind, angeordnet, um voneinander getrennt zu sein und über das zweite Sourceelektrodenkontaktloch 17 und das zweite Drainelektrodenkontaktloch 18 jeweils direkt mit der Halbleiterkanalschicht 7 verbunden zu sein. Der Bereich zwischen der Sourceelektrode 22 und der Drainelektrode 23 an der Halbleiterkanalschicht 7 bildet einen Kanalbereich BC. Es sei angemerkt, dass bei dem Ausführungsbeispiel eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet wird.
  • Die Oberschicht-Lichtabschirmschichten 22b und 23b (vierte leitfähige Schicht) sind jeweils an der Sourceelektrode 22 und der Drainelektrode 23 vorhanden. Wenn die Oberschicht-Lichtabschirmschichten 22b und 23b beispielsweise aus einer Metallschicht mit Lichtabschirmeigenschaften ausgebildet sind, sind die Oberschicht-Lichtabschirmschichten 22b und 23b ausgebildet, um voneinander getrennt zu sein, um einen elektrischen Kurzschluss zwischen der Sourceelektrode 22 und der Drainelektrode 23 zu verhindern. Bei dem Ausführungsbeispiel kann als die Oberschicht-Lichtabschirmschichten 22b, 23b ein Metall, wie beispielsweise Mo und AI, oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet werden.
  • Wie in 43 gezeigt, ist der obere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart aufgebaut, dass Licht in Draufsicht von einer Oberseite in seinem gesamten Bereich durch die Oberschicht-Lichtabschirmschichten 22b, 23b und die Unterschicht-Lichtabschirmschichten 9a, 9b, 9c abgeschirmt wird. Des Weiteren ist der untere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart aufgebaut, dass Licht in Draufsicht von einer Unterseite (Oberfläche auf der Seite des Substrats 1) in seinem gesamten Bereich durch die Gateelektrode 2 abgeschirmt wird. Das Ausbilden des TFT-Abschnitts auf diese Weise macht es möglich, nahezu vollständig zu verhindern, dass Hintergrundlicht, externes Licht und Streulicht davon auf die Halbleiterkanalschicht 7 einfällt (Lichtabschirmung), was es möglich macht, eine Eigenschaftsverschlechterung der Halbleiterkanalschicht 7 aufgrund von Lichtabsorption zu verhindern.
  • Dann ist eine Zwischenisolierschicht 27 (vierte Isolierschicht) an dem gesamten Substrat 1 ausgebildet, um die Sourceelektrode 22, die Drainelektrode 23, die durchlässige Pixelelektrode 24 und die Oberschicht-Lichtabschirmschichten 22b, 23b abzudecken, und die Zählschicht 32 (fünfte leitfähige Schicht) ist an der Zwischenisolierschicht 27 vorhanden. Die Zählelektrode 32 ist, wie in 43 gezeigt, angeordnet, um in Draufsicht an der Unterseite die durchlässige Pixelelektrode 24 zu überlappen. Bei dem Ausführungsbeispiel sind die Zählelektroden 32 in fortlaufender Form ausgebildet, um zwischen in der Querrichtung (X-Richtung) benachbarten Pixeln zu schreiten, und sind derart aufgebaut, dass der Zählelektrode 32 an einem Randabschnitt (nicht gezeigt) des Anzeigebereichs ein konstantes gemeinsames elektrisches Potential zugeführt wird. Des Weiteren sind die Schlitzöffnungsabschnitte SL an der Zählelektrode 32 vorhanden, und ein Anlegen einer Spannung zwischen der durchlässigen Pixelelektrode 24 und der Zählelektrode 32 macht es möglich, dazwischen ein elektrisches Feld mit der durchlässigen Pixelelektrode 24 im Wesentlichen in Querrichtung mit Bezug auf die Hauptseite des Substrats 1 oberhalb der Zählelektrode 32 zu erzeugen. Es sei angemerkt, dass, obwohl der Aufbau, bei dem schlitzförmige Öffnungsabschnitte an der Zählelektrode 32 ausgebildet sind, wie in dem Ausführungsbeispiel gezeigt, es bevorzugt ist, dass ein Öffnungsabschnitt ausgebildet wird, der eine Kammzahnform aufweist, bei der die einen Enden einer Vielzahl von Schlitzen verbunden sind.
  • Des Weiteren ist an dem Sourceanschlussabschnitt die Sourceextraktionselektrode 26T vorhanden, um über das erste Sourceanschlussabschnittkontaktloch 20, das die Zwischenisolierschicht 16 durchdringt, um den Sourceanschluss 15T zu erreichen, direkt mit dem Sourceanschluss 15T verbunden zu sein. Dann ist die Sourceanschlusskontaktfläche 35 an der Oberseite über das zweite Sourceanschlussabschnittkontaktloch 30, das die Zwischenisolierschicht 27 durchdringt, mit der Sourceextraktionselektrode 26T verbunden, um in Draufsicht zu überlappen.
  • Des Weiteren ist an dem Gateanschlussabschnitt die Gateanschlussextraktionselektrode 25 vorhanden, um über das erste Gateanschlussabschnittkontaktloch 19, das die Zwischenisolierschicht 16 und die Isolierschicht 6 durchdringt, um den Gateanschluss zu erreichen, direkt mit dem Gateanschluss 4 verbunden. Dann ist die Gateanschlusskontaktfläche 34 an der Oberseite über das zweite Gateanschlussabschnittkontaktloch 29, das die Zwischenisolierschicht 27 durchdringt, mit der Gateanschlussextraktionselektrode 25 verbunden, um in Draufsicht zu überlappen.
  • Es sei angemerkt, dass die Sourceextraktionselektrode 26T und die Gateanschlussextraktionselektrode 25 durch die dritte leitfähige Schicht in derselben Schicht des TFT-Abschnitts wie die Sourceelektrode 22 und die Drainelektrode 23 gebildet sind.
  • Des Weiteren sind die Sourceanschlusskontaktfläche 35 und die Gateanschlusskontaktfläche 34 durch die fünfte leitfähige Schicht derselben Schicht des TFT-Abschnitts wie die Zählelektrode 32 gebildet.
  • Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen des TFT-Substrats 400 gemäß dem vierten Ausführungsbeispiel unter Verwendung von 45 bis 52 beschrieben. Es ist anzumerken, dass eine Draufsicht und eine Querschnittsdarstellung, die den abschließenden Schritt zeigen, der 43 bzw. der 44 entsprechen.
  • Zuerst wird das Substrat 1, das heißt ein transparentes Isoliersubstrat, wie beispielsweise ein Glas, unter Verwendung einer Reinigungsflüssigkeit oder reinem Wasser gewaschen. Bei dem Ausführungsbeispiel wird ein Glassubstrat mit einer Dicke von 0,6 mm als das Substrat 1 verwendet. Dann wird die erste leitfähige Schicht, die das Material der Gateelektrode 2, der Gateverdrahtung 3 und dergleichen ist, an einer der gesamten Hauptseiten des Substrats 1, das gewaschen worden ist, ausgebildet. Das zur Verwendung als die erste leitfähige Schicht geeignete Material ist in dem ersten Ausführungsbeispiel beschrieben, so dass eine überlappende Beschreibung weggelassen wird. Bei dem Ausführungsbeispiel soll eine Aluminiumlegierungsschicht (AI) als die erste leitfähige Schicht verwendet werden, und die AI-Legierungsschicht wird durch ein Sputterverfahren unter Verwendung eines Argongases (Ar) ausgebildet, um eine Dicke von 200 nm aufzuweisen.
  • Erster Fotolithografieschritt
  • Dann wird ein Fotoresistmaterial auf die erste leitfähige Schicht aufgebracht, eine Fotoresiststruktur wird in einem ersten Fotolithografieschritt ausgebildet, und die erste leitfähige Schicht wird einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Hierbei wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet. Dann werden durch Entfernen der Fotoresiststruktur, wie in 45 und 46 gezeigt, die Gateelektrode 2, die Gateverdrahtung 3 (nicht in 46 gezeigt), und der Gateanschluss 4 an der oberen Hauptseite des Substrats 1 ausgebildet.
  • Zweiter Fotolithografieschritt
  • Als Nächstes werden nach Ausbildung der Isolierschicht 6 (erster Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1, um die Gateelektrode 2, die Gateverdrahtung 3 und den Gateanschluss 4 abzudecken, die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht in dieser Reihenfolge an der Isolierschicht 6 geschichtet, und in einem zweiten Fotolithografieschritt wird eine Fotoresiststruktur mit verschiedenen Dicken durch Belichten (Halbbelichten) unter Verwendung einer Halbbelichtungsmaske ausgebildet. Dann wird durch Strukturieren der Oxid-Halbleiterschicht, der zweiten Isolierschicht und der zweiten leitfähigen Schicht durch Ätzen unter Verwendung der Fotoresiststruktur, wie in 47 und 48 gezeigt, an dem TFT-Abschnitt der Schichtverbund aus der Halbleiterkanalschicht 7, der schützenden Isolierschicht 8 und der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs oberhalb der Gateelektrode 2 erhalten, und das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 werden an der Unterschicht-Lichtabschirmschicht 9 ausgebildet. Hierbei ist die Außenlinie der Halbleiterkanalschicht 7 in Draufsicht angeordnet, um innerhalb der Außenlinie der Gateelektrode 2 gegeben zu sein.
  • Des Weiteren wird für beschreibende Zwecke die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die zwischen dem ersten Sourceelektrodenkontaktloch 11 und dem ersten Drainelektrodenkontaktloch 12 verbleibt, als die Unterschicht-Lichtabschirmschicht 9a bezeichnet, die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Sourceelektrodenkontaktlochs 11 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9b bezeichnet, und die Unterschicht-Lichtabschirmschicht 9, die auf der Seite des ersten Drainelektrodenkontaktlochs 12 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9c bezeichnet.
  • Obwohl die Außenlinie der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs innerhalb der Außenlinie der schützenden Isolierschicht 8 und der Halbleiterkanalschicht 7 gegeben ist, ist dies des Weiteren so, da die Fotoresiststruktur in ihrer Schichtdicke reduziert ist, um auch in Draufsicht schmal zu sein.
  • Des Weiteren wird in einem Sourceverdrahtungsausbildungsbereich ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und der Unterschicht-Sourceverdrahtung 15 ausgebildet, und in einem Sourceanschlussausbildungsbereich wird ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und dem Sourceanschluss 15T durch denselben Prozess wie der obige Prozess ausgebildet.
  • Es sei angemerkt, dass, obwohl die Außenlinie des Sourceanschlusses 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) innerhalb der Außenlinie der Isolierschicht 14 und der Oxid-Halbleiterschicht 13 gegeben ist, dies deshalb so ist, da die Fotoresiststruktur in ihrer Schichtdicke reduziert wird, um auch in Draufsicht schmal zu sein.
  • Es sei angemerkt, dass für das Material und das Ausbildungsverfahren der Isolierschicht 6, der Oxid-Halbleiterschicht, der zweiten Isolierschicht und der zweiten leitfähigen Schicht, und das Ätzen unter Verwendung einer Fotoresiststruktur durch eine Halbbelichtung, die Beschreibung unter Verwendung 19 bis 22 des zweiten Ausführungsbeispiels gemacht wird, so dass die Beschreibung weggelassen wird.
  • Als Nächstes wird die Zwischenisolierschicht 16 (dritte Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1 ausgebildet. Bei dem Ausführungsbeispiel wird eine Kunststoffserienisolierschicht durch ein organisches Kunststoffmaterial ausgebildet. Insbesondere wird beispielsweise ein organisches Kunststoffmaterial aus einem Acryl mit Fotosensitivität durch ein Drehbeschichtungsverfahren als die Zwischenisolierschicht 16 auf das Substrat 1 aufgebracht, um eine Dicke von 2,0 bis 3,0 µm aufzuweisen.
  • Dritter Fotolithografieschritt
  • Als Nächstes wird die Zwischenisolierschicht 16 in einem dritten Fotolithografieschritt belichtet und entwickelt, und, wie in 49 und 50 gezeigt, werden das erste Sourceverdrahtungskontaktloch 10 (nicht in 50 gezeigt), das zweite Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20 ausgebildet, die die Zwischenisolierschicht 16 durchdringen.
  • Dann wird die schützende Isolierschicht 8, die an den Unterseiten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt ist, einem Ätzen unterworfen. Für das Ätzen kann ein Trockenätzverfahren unter Verwendung eines Fluor enthaltenden Gases verwendet werden.
  • Bei dem Ausführungsbeispiel wird ein Trockenätzen durchgeführt unter Verwendung eines Gases, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist. Das Hinzufügen des O2-Gases macht es möglich, zu unterdrücken, dass die Oxid-Halbleiterschicht 7 unterhalb der schützenden Isolierschicht 8 durch eine Reduktionsreaktion während des Ätzens beschädigt wird. Durch das Ätzen wird, wie in 49 und 50 gezeigt, die Halbleiterkanalschicht 7 an den Unterseiten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt.
  • Obwohl der Gateanschluss 4 aus einer AI-Legierung an der Unterseite des ersten Gateanschlussabschnittkontaktlochs 19 freigelegt wird und die Unterschicht-Sourceverdrahtung 15 und der Sourceanschluss 15T, die aus einer AI-Legierung hergestellt sind, jeweils an den Unterseiten des ersten Sourceverdrahtungskontaktlochs 10 und des ersten Sourceanschlussabschnittkontaktlochs 20 freigelegt sind, wird zudem die AI-Legierung nicht dem Ätzen durch ein Trockenätzen unter Verwendung eines Gases unterworfen, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist, so dass die Strukturen verbleiben wie sie sind.
  • Es sei angemerkt, dass als ein Material der Kunststoffserienisolierschicht, die für die Zwischenisolierschicht 16 verwendet wird, neben einem organischen Acrylkunststoffmaterial auch ein Olefinserienmaterial, ein Novolacserienmaterial, ein Polyimidserienmaterial und ein Siloxanserienmaterial verwendet werden kann. Derartige beschichtungsartige organische Isoliermaterialien haben eine geringe dielektrische Konstante und können einfach in eine dicke Schicht mit einer Dicke von nicht weniger von 2,0 µm geformt werden, was es möglich macht, die Verdrahtungskapazität auf eine geringe Kapazität zu unterdrücken. Daher macht es die Verwendung solcher Materialien möglich, das TFT-Substrat bei einer geringen Spannung zu betreiben, was es möglich macht, zur Reduzierung des Energieverbrauchs beizutragen. Dies macht es möglich, dass die durchlässige Pixelelektrode 24 überlappend an der Gateverdrahtung oder der Sourceverdrahtung angeordnet werden kann, und macht es zudem möglich, das Öffnungsverhältnis hoch zu machen.
  • Des Weiteren kann für die Zwischenisolierschicht 16 statt des Kunststoffserienisolierschichtmaterials auch ein anorganisches Serienisoliermaterial, wie beispielsweise Siliciumnitrid (SiN) und Siliciumoxid (SiO), verwendet werden. Wenn ein solches anorganisches Isoliermaterial verwendet wird, werden das erste Sourceverdrahtungskontaktloch 10, das zweite Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20 unter Verwendung einer Fotoresiststruktur als eine Maske ausgebildet. Alternativ können ein anorganisches Serienisolierschichtmaterial und ein Kunststoffserienisolierschichtmaterial zur Verwendung geeignet kombiniert werden.
  • Als Nächstes werden die dritte leitfähige Schicht und die vierte leitfähige Schicht in dieser Reihenfolge an der gesamten Oberfläche der Zwischenisolierschicht 16 geschichtet. Bei dem Ausführungsbeispiel wird eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet. Als die transparente leitfähige Schicht wird ITO (in dem das Mischungsverhältnis von Indiumoxid (In2O3) und Zinnoxid (SnO2) beispielsweise 90:10 (Masseprozent) beträgt) verwendet. Hierbei wird durch ein Spritzverfahren eine ITO-Schicht mit einer Dicke von 100 nm in einem amorphen Zustand unter Verwendung eines Gases ausgebildet, in dem ein Gas, aufweisend Wasserstoff (H), beispielsweise ein Wasserstoffgas (H2), Feuchtigkeit (H2O) oder dergleichen, mit Argon (Ar) gemischt ist. Des Weiteren wird eine AI-Legierungsschicht mit Lichtabschirmeigenschaften als die vierte leitfähige Schicht verwendet. Hierbei wird eine AI-Legierungsschicht mit einer Dicke von 100 nm durch ein Spritzverfahren unter Verwendung eines Ar-Gases ausgebildet.
  • Vierter Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der vierten leitfähigen Schicht (AI-Legierungsschicht) aufgebracht, eine Fotoresiststruktur wird durch einen vierten Fotolithografieschritt gebildet, und die AI-Legierungsschicht und die amorphe ITO-Schicht werden nacheinander einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen.
  • Hierbei wird durch Durchführen einer Halbbelichtung unter Verwendung einer Halbbelichtungsmaske eine Fotoresiststruktur mit verschiedenen Dicken ausgebildet. Das heißt, Abschnitte zum Zurücklassen der vierten leitfähigen Schicht zum Ausbilden der Strukturen der Oberschicht-Lichtabschirmschichten 22b und 23b werden in ihren Schichtdicken dicker gemacht. Es ist anzumerken, dass die vierte leitfähige Schicht in zwei Schritten einem Ätzen unterworfen wird, und die Schichtdicke der Fotoresiststruktur an dem Abschnitt, der durch das zweite Ätzen entfernt wird, wird dünn gemacht. Beispielsweise wird die Schichtdicke in dem Bereich dünn gemacht, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, so dass die vierte leitfähige Schicht in dem Bereich, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, nicht durch das erste Ätzen entfernt wird. Des Weiteren wird die Schichtdicke der Fotoresiststruktur auch an dem Gateanschlussabschnitt und dem Sourceanschlussabschnitt dünn gemacht.
  • Dann wird die vierte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als einer Maske unterworfen, um die vierte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur abgedeckt ist. Bei dem Ätzen der vierten leitfähigen Schicht wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet.
  • Danach wird die dritte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung derselben Fotoresiststruktur als einer Maske unterworfen, um die dritte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur und der vierten leitfähigen Schicht abgedeckt ist. Bei dem Ätzen der dritten leitfähigen Schicht (amorphe ITO-Schicht) wird ein Nassätzen verwendet unter Verwendung einer chemischen Oxalsäurenserienlösung aus Oxalsäure 5 Gew.-% + Wasser.
  • Dann wird das gesamte Substrat 1 auf 150°C erwärmt. Diese Erwärmung führt zur Kristallisierung der amorphen ITO-Schicht, um eine polykristalline ITO-Schicht zu werden. Die Substrattemperatur ist nicht auf 150°C eingeschränkt, und in dem Fall einer typischen amorphen ITO-Schicht, die ein Mischungsverhältnis aufweist, in dem Indiumoxid (In2O3) nicht weniger als 85 Gew.-% und nicht mehr als 95 Gew.-% beträgt und Zinnoxid (SnO2) nicht weniger als 5 Gew.-% und nicht mehr als 15 Gew.-% beträgt (das Gesamte davon beträgt 100 Gew.-%) ermöglichen nicht weniger als 140°C die Kristallisation. Des Weiteren kann die Temperatur auf der Hochtemperaturseite optional in Abhängigkeit von der Wärmebeständigkeitstemperatur des zu verwendenden Fotoresistmaterials oder dergleichen festgelegt werden. Beispielsweise sind bei dem Ausführungsbeispiel, da eine organische Kunststoffschicht aus Acryl als die Zwischenisolierschicht 16 (dritte Isolierschicht) verwendet wird, nicht mehr als 230°C, das heißt die Wärmebeständigkeitstemperatur des Materials bevorzugt, jedoch sind beispielsweise in dem Fall der Verwendung eines typischen Kunststoffs aus Novolacserien als das Fotoresistmaterial nicht mehr als 160°C bevorzugt.
  • Als Nächstes wird durch Sauerstoffveraschung die Schichtdicke der Fotoresiststruktur vollständig reduziert, um die Fotoresiststruktur vollständig zu entfernen, deren Schichtdicke dünn ist. Im Gegensatz dazu wird die Fotoresiststruktur, deren Schichtdicke dick ist, dünn gemacht, um zurückzubleiben.
  • Als Nächstes wird die vierte leitfähige Schicht wieder einem Ätzen unterworfen unter Verwendung eines Nassätzverfahrens unter Verwendung einer chemischen PAN-Lösung unter Verwendung der zurückgebliebenen Fotoresiststruktur als eine Maske. Da die ITO-Schicht, das heißt die transparente leitfähige Schicht, die die untere Schicht ist, polykristallisiert wird, so dass die ITO-Schicht chemisch sehr stabil ist, wird es in diesem Zusammenhang möglich, die AI-Legierungsschicht, die nicht mit einer Fotoresiststruktur abgedeckt ist, zu ätzen, beispielsweise die Al-Legierungsschicht an dem Bereich, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, und die Al-Legierungsschicht des Gateanschlussabschnitts und des Sourceanschlussabschnitts, praktisch ohne einen Ätzschaden mit Bezug auf die chemische PAN-Lösung zu erleiden (Verschwinden der Schicht oder Verschlechterung von elektrischen Eigenschaften oder optischen Eigenschaften).
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 51 und 52 gezeigt, die Gateanschlussextraktionselektrode 25, die Sourceelektrode 22, die Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, die Sourceanschlussextraktionselektrode 26T, die Drainelektrode 23 und die durchlässige Pixelelektrode 24, die sich von der Drainelektrode 23 erstreckt, ausgebildet, die durch die transparente leitfähige Schicht (polykristalline ITO-Schicht) gebildet sind. Des Weiteren werden die Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an dem oberen Abschnitt der Sourceelektrode 22 und dem oberen Abschnitt der Drainelektrode 23 des TFT-Abschnitts ausgebildet. Die Oberschicht-Lichtabschirmschichten 22b und 23b werden ausgebildet, um in Draufsicht im Wesentlichen die gesamte ebene Struktur der Halbleiterkanalschicht 7 abzudecken, ausgenommen den Kanalbereich BC.
  • Hierbei ist die Gateanschlussextraktionselektrode 25 über das erste Gateanschlussabschnittkontaktloch 19 direkt mit dem Gateanschluss 4 verbunden. Des Weiteren ist die Sourceelektrode 22 über das zweite Sourceelektrodenkontaktloch 17 direkt mit der Halbleiterkanalschicht 7 verbunden. Des Weiteren ist die Oberschicht-Sourceverdrahtung 26 über das erste Sourceverdrahtungskontaktloch 10 direkt mit der Unterschicht-Sourceverdrahtung 15 verbunden. Des Weiteren ist die Sourceanschlussextraktionselektrode 26T über das erste Sourceanschlussabschnittkontaktloch 20 mit dem Sourceanschluss 15T verbunden.
  • Als Nächstes wird die Zwischenisolierschicht 27 (vierte Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1 ausgebildet. Bei dem Ausführungsbeispiel wird eine Siliciumnitridschicht (SiN) mit einer Dicke von 400 nm unter Verwendung eines CVD-Verfahrens ausgebildet.
  • Fünfter Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der Zwischenisolierschicht 27 (SiN-Schicht) aufgebracht, eine Fotoresiststruktur wird durch einen fünften Fotolithografieschritt ausgebildet, und die Zwischenisolierschicht 27 wird einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen.
  • Für das Ätzen wird ein Trockenätzverfahren unter Verwendung eines Fluor enthaltenden Gases verwendet. Bei dem Ausführungsbeispiel wird das Trockenätzen durchgeführt unter Verwendung eines Gases, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist.
  • Dann wird durch Entfernen der Fotoresiststruktur, wie in 51 und 52 gezeigt, die Zwischenisolierschicht 27 oberhalb der Gateanschlussextraktionselektrode 25 und der Sourceverdrahtungsextraktionselektrode 26T entfernt, und das zweite Gateanschlussabschnittkontaktloch 29 und das zweite Sourceanschlussabschnittkontaktloch 30 werden jeweils ausgebildet.
  • Dann wird die fünfte leitfähige Schicht 340, die das Material der Zählelektrode 32 ist, an der gesamten Oberseite der Zwischenisolierschicht 27 ausgebildet, einschließlich der Innenseite des zweiten Gateanschlussabschnittkontaktlochs 29 und der Innenseite des zweiten Sourceanschlussabschnittkontaktlochs, wie in 53 gezeigt. Bei dem Ausführungsbeispiel wird als die fünfte leitfähige Schicht eine amorphe ITO-Schicht mit einer Dicke von 100 nm durch ein Spritzverfahren ausgebildet, die dieselbe ist wie die transparente leitfähige Schicht, die die dritte leitfähige Schicht ist.
  • Sechster Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der fünften leitfähigen Schicht 340 (amorphe ITO-Schicht) aufgebracht, eine Fotoresiststruktur wird durch einen sechsten Fotolithografieschritt ausgebildet, und die fünfte leitfähige Schicht 340 wird einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Bei diesem Ätzen kann ein Nassätzverfahren verwendet werden, das eine chemische Oxalsäurenlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 43 und 44 gezeigt, die Zählelektrode 42 mit Schlitzöffnungsabschnitten, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35, die durch eine amorphe ITO-Schicht gebildet sind, die die transparente leitfähige Schicht ist, ausgebildet. Die Gateanschlusskontaktfläche 34 ist über das zweite Gateanschlussabschnittkontaktloch 29 an der Unterseite direkt mit der Gateanschlussextraktionselektrode 25 verbunden. Des Weiteren ist die Sourceanschlusskontaktfläche 35 über das zweite Sourceanschlussabschnittkontaktloch 30 an der Unterseite direkt mit der Sourceanschlussextraktionselektrode 26T verbunden.
  • Dann wird das gesamte Substrat 1 auf 200°C erwärmt, um zu bewirken, dass die amorphe ITO-Schicht, die die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 bildet, polykristallisiert wird, um das TFT-Substrat 400 fertigzustellen, das in 43 und 44 gezeigt ist.
  • Es sei angemerkt, dass nach Zusammenbau eines Flüssigkristallanzeigefeldes eine Ausrichtungsschicht und ein Distanzstück an einer Oberfläche des gesamten TFT-Substrats 400 ausgebildet werden. Die Ausrichtungsschicht ist eine Schicht zum Ausrichten von Flüssigkristall und ist durch Polyimid oder dergleichen gebildet. Des Weiteren werden ein separat hergestelltes Zählsubstrat, das mit einem Farbfilter, einer Zählelektrode, einer Ausrichtungsschicht und dergleichen ausgestattet ist, mit dem TFT-Substrat 400 zusammengebracht. In diesem Zusammenhang wird durch das Distanzstück ein Spalt zwischen dem TFT-Substrat und dem Zählsubstrat ausgebildet, und durch Einschließen von Flüssigkristall in dem Spalt wird ein Flüssigkristallanzeigefeld im FFS-Modus vom lichtdurchlässigen Typ des Verfahrens mit elektrischem Querfeld ausgebildet. Zuletzt wird eine Flüssigkristallanzeigeanordnung fertiggestellt durch Anordnen einer Lichtpolarisationsplatte, einer Phasendifferenzplatte, einer Treiberschaltung, einer Hintergrundlichteinheit und dergleichen an einer Außenseite des Flüssigkristallanzeigefeldes.
  • Wie oben beschrieben, macht es das vierte Ausführungsbeispiel möglich, das TFT-Substrat 400 mit sechs Fotolithografieschritten herzustellen, das für eine Flüssigkristallanzeigeanordnung im FFS-Modus vom Etch-Stopper-Typ unter Verwendung einer Hochleistungs-Oxid-Halbleiterschicht als seine Kanalschicht verwendet wird. Insbesondere wird die schützende Isolierschicht 8, die ein Etch-Stopper wird, nachfolgend ausgebildet, nach Ausbildung der Oxid-Halbleiterschicht, so dass die Halbleiterkanalschicht 7 nahezu davon abgehalten wird, in seinen Eigenschaften aufgrund eines Prozessschadens in dem nachfolgenden TFT-Herstellungsschritt verschlechtert zu werden. Dies macht es möglich, die Halbleiterkanalschicht 7 als die Kanalschicht des TFT in dem Zustand zu verwenden, in dem Hochleistungseigenschaften des Oxid-Halbleiters erhalten bleiben.
  • Des Weiteren hat die Sourceverdrahtung 151 eine zweischichtige Struktur aus der Unterschicht-Sourceverdrahtung 15 und der Oberschicht-Sourceverdrahtung 26, die unabhängig über die Zwischenisolierschicht ausgebildet werden, was eine sogenannte redundante Verdrahtung ist. Des Weiteren ist die Oberschicht-Sourceverdrahtung 26 über eine Vielzahl der ersten Sourceverdrahtungskontaktlöcher 10, die an der Zwischenisolierschicht 16 vorhanden sind, direkt mit der Unterschicht-Sourceverdrahtung 15 verbunden, was es möglich macht, die Funktion durch die andere Verdrahtung zu ergänzen, selbst wenn eine der Verdrahtungen abgetrennt. Dies macht es möglich, die Erzeugung eines linearen Fehlers aufgrund einer Abtrennung einer Sourceverdrahtung 151 zu reduzieren, um das Ertragsverhältnis während der Herstellung und die Betriebssicherheit des Produkts zu verbessern.
  • Des Weiteren wird die Unterschicht-Sourceverdrahtung 15 fortlaufend mit der Oxid-Halbleiterschicht und der Isolierschicht ausgebildet, was es möglich macht, die Unterschicht-Sourceverdrahtung 15 (zweite leitfähige Schicht) mit guter Haftung auszubilden, was es möglich macht, die Erzeugung eines Abtrennfehlers aufgrund einer Ablösung der Schicht, die durch einen Mangel an Klebekraft verursacht wird, zu reduzieren. Dieser Effekt ist insbesondere groß an einem Stufenabschnitt an der Gateverdrahtungsstruktur in dem Bereich, in dem sich die Gateverdrahtung 3 und die Unterschicht-Sourceverdrahtung 15 kreuzen.
  • Des Weiteren ist die Halbleiterkanalschicht 7 derart ausgebildet, dass ihr gesamter Bereich gegen Licht durch die zweischichtigen Lichtabschirmschichten auch an der Oberseite der Halbleiterkanalschicht 7 zusätzlich zu der Lichtabschirmung durch die Gateelektrode 2 an der Unterseite der Halbleiterkanalschicht 7 abgeschirmt ist, was es möglich macht, eine Verschlechterung (optisch Verschlechterung) der Kanalschicht aufgrund von Absorption von Hintergrundlicht während des Betriebs der Flüssigkristallanzeigeanordnung und von externem Licht zu verhindern.
  • Des Weiteren ermöglichen die Ausbildung der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs mit einer leitfähigen Schicht und das elektrische Trennen von Sourceelektrode 22 und Drainelektrode 23 (kein Kurzschluss tritt auf), um in einem elektrischen Schwebezustand zu sein, das Erreichen eines elektrostatischen Abschirmeffekts bezüglich der Halbleiterkanalschicht 7, um eine Schwankung von TFT-Eigenschaften aufgrund eines unspezifischen externen Rauschens oder dergleichen zu unterdrücken, was es möglich macht, die Betriebssicherheit zu verbessern.
  • Des Weiteren macht die Verwendung einer Kunststoffserienisolierschicht, die eine geringe Permittivität aufweist und die in ihrer Schichtdicke dick gemacht ist, um nicht dünner als 2,0 µm zu sein, und die eine Abflachungsmaßnahme mit Bezug auf die Hauptseite des Substrats 1 aufweist, als die Zwischenisolierschicht 16 (dritte Isolierschicht) es möglich, die Verdrahtungskapazität auf ein niedriges Niveau zu unterdrücken. Dies macht es möglich, das TFT-Substrat bei einer geringen Spannung zu betreiben, was es möglich macht, zur Reduzierung des Energieverbrauchs beizutragen. Dies macht es möglich, dass die durchlässige Pixelelektrode 24 überlappend an der Gateverdrahtung oder Sourceverdrahtung angeordnet werden kann, und macht es zudem möglich, das Öffnungsverhältnis hoch zu machen.
  • Es sei angemerkt, dass nach dem Überlappen der durchlässigen Pixelelektrode 24 und der Zählelektrode (gemeinsamen Elektrode) 32 an der Sourceverdrahtung, um vorzugsweise das Öffnungsverhältnis hoch zu machen, es bevorzugt ist, die Oberschicht-Sourceverdrahtung 26 in derselben Schicht wie die durchlässige Pixelelektrode 24 wegzulassen, insbesondere den redundant an der Unterschicht-Sourceverdrahtung 15 angeordneten Abschnitt, das heißt die Oberschicht-Sourceverdrahtung 26 zwischen benachbarten ersten Sourceverdrahtungskontaktlöchern 10. Obwohl dies nicht den oben beschriebenen Vorgang der Reduzierung des linearen Fehlers aufgrund der Abtrennung der Sourceverdrahtung erreicht, führt dies dazu, dass die durchlässige Pixelelektrode 24 und die Zählelektrode 32 an der Unterschicht-Sourceverdrahtung überlappen, ohne störend auf die Oberschicht-Sourceverdrahtung 26 einzuwirken, was es möglich macht, das Öffnungsverhältnis der Flüssigkristallanzeigeanordnung im FFS-Modus auf ein höheres Niveau zu bringen.
  • Ausbilden der Lichtabschirmschicht der obersten Schicht
  • In dem oben beschrieben sechsten Fotolithografieschritt, obwohl die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 durch Strukturierung der fünften leitfähigen Schicht ausgebildet werden, wird eine Fotoresiststruktur mit verschiedenen Dicken durch weiteres Ausbilden einer leitfähigen Schicht mit Lichtabschirmeigenschaften (sechste leitfähige Schicht) an der fünften leitfähigen Schicht und Durchführen einer Halbbelichtung unter Verwendung einer Halbbelichtungsmaske an der geschichteten Schicht aus der fünften leitfähigen Schicht und der sechsten leitfähigen Schicht ausgebildet. Dann können durch aufeinanderfolgendes Ätzen der geschichteten Schicht aus der fünften leitfähigen Schicht und der sechsten leitfähigen Schicht unter Verwendung der Fotoresiststruktur, wie in 54 und 55 gezeigt, eine Lichtabschirmschicht 33 der obersten Schicht (Unterschicht-Schicht) und eine Lichtabschirmschicht 33b der obersten Schicht (Oberschicht-Schicht), die den Kanalbereich in Draufsicht abdecken, oberhalb des Kanalbereichs des TFT-Abschnitts ausgebildet werden.
  • Um genauer zu sein, wird nach Ausbilden der fünften leitfähigen Schicht (amorphe ITO-Schicht) an der gesamten Oberseite der Zwischenisolierschicht 27 eine AI-Legierungsschicht mit Lichtabschirmeigenschaften als die sechste leitfähige Schicht ausgebildet, eine Fotoresiststruktur mit verschiedenen Dicken wird daran durch Halbbelichten ausgebildet, und die sechste leitfähige Schicht (AI-Legierungsschicht) und die fünfte leitfähige Schicht (amorphe ITO-Schicht) werden aufeinanderfolgend einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 auszubilden. Des Weiteren werden oberhalb des Kanalbereichs des TFT-Abschnitts die geschichtete Schicht aus der Lichtabschirmschicht 33 der obersten Schicht, die durch eine ITO-Schicht gebildet ist, und der Lichtabschirmschicht 33b der obersten Schicht, die durch eine AI-Legierungsschicht gebildet ist, gleichzeitig ausgebildet. Dies macht es möglich, die Anzahl von Herstellungsprozessen zu reduzieren.
  • In diesem Fall werden in der Fotoresiststruktur mit verschiedenen Dicken, die durch Halbbelichten ausgebildet wird, Abschnitte zur Ausbildung der Strukturen der Lichtabschirmschichten 33 und 33b der obersten Schicht durch Zurücklassen der fünften und der sechsten leitfähigen Schicht in ihren Schichtdicken dick gemacht. Es ist anzumerken, dass die sechste leitfähige Schicht in zwei Schritten einem Ätzen unterworfen wird, und der Abschnitt, der durch das zweite Ätzen entfernt wird, wird in seiner Schichtdicke der Fotoresiststruktur dick gemacht. Beispielsweise wird die Schichtdicke in den Bereichen dünn gemacht, in denen die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und Sourceanschlusskontaktfläche 35 ausgebildet werden, und bei dem ersten Ätzen wird die sechste leitfähige Schicht in dem Bereich, in dem diese ausgebildet werden, derart gemacht, um nicht entfernt zu werden.
  • Dann wird die sechste leitfähige Schicht zuerst einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die sechste leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur abgedeckt ist. Bei dem Ätzen der sechsten leitfähigen Schicht wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet.
  • Danach wird die fünfte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung derselben Fotoresiststruktur als eine Maske unterworfen, um die vierte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur und der sechsten leitfähigen Schicht abgedeckt ist. Bei dem Ätzen der sechsten leitfähigen Schicht (amorphe ITO) wird ein Nassätzen verwendet, das eine chemische Oxalsäurenlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Dann wird das gesamte Substrat 1 auf 150°C erwärmt, um die amorphe ITO-Schicht, die die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 bildet, und die Lichtabschirmschicht 33 der obersten Schicht zu polykristallisieren. Es ist anzumerken, dass die Substrattemperatur nicht auf 150°C eingeschränkt ist, und in dem Fall einer typischen amorphen ITO-Schicht, die ein Mischungsverhältnis aufweist, in dem Indiumoxid (In2O3) nicht weniger als 85 Gew.-% und nicht mehr als 95 Gew.-% beträgt und Zinnoxid (SnO2) nicht weniger als 5 Gew.-% und nicht mehr als 15 Gew.-% beträgt (das Gesamte davon beträgt 100 Gew.-%), ermöglichen nicht weniger als 140°C die Kristallisation. Im Gegensatz dazu kann auf der Hochtemperaturseite die Temperatur willkürlich in Abhängigkeit der Wärmebeständigkeitstemperatur eines Materials oder dergleichen festgelegt werden, das für die Schicht und die Struktur verwendet wird, die an dem TFT-Substrat ausgebildet werden. Beispielsweise sind bei dem Ausführungsbeispiel, da eine organische Kunststoffschicht aus Acryl als die dritte Isolierschicht verwendet wird, nicht mehr als 230°C, das heißt die Wärmebeständigkeitstemperatur des Materials, bevorzugt, jedoch sind beispielsweise in dem Fall der Verwendung eines typischen fotosensitiven Kunststoffs aus Novolacserien für das Fotoresistmaterial nicht mehr als 160°C bevorzugt.
  • Als Nächstes wird durch Sauerstoffveraschung die Schichtdicke der Fotoresiststruktur vollständig reduziert, um die Fotoresiststruktur vollständig zu entfernen, deren Schichtdicke dünn ist. Im Gegensatz dazu wird die Fotoresiststruktur, deren Schichtdicke dick ist, dünn gemacht, um zurückzubleiben.
  • Als Nächstes wird die sechste leitfähige Schicht wieder einem Ätzen unter Verwendung eines Nassätzverfahrens unter Verwendung einer chemischen PAN-Lösung unter Verwendung der zurückgebliebenen Fotoresiststruktur als eine Maske unterworfen. Da die ITO-Schicht, das heißt eine transparente leitfähige Schicht, die die untere Schicht ist, polykristallisiert wird, so dass die ITO-Schicht chemisch sehr stabil ist, ist es in diesem Zusammenhang möglich, die AI-Legierungsschicht, die nicht mit einer Fotoresiststruktur abgedeckt ist, zu ätzen, beispielsweise die Al-Legierungsschicht an der Zählelektrode 32 und die Al-Legierungsschicht an dem Gateanschlussabschnitt und dem Sourceanschlussabschnitt, praktisch ohne einen Ätzschaden in Bezug auf die chemische PAN-Lösung zu erleiden (Verschwinden der Schicht oder Verschlechterung von elektrischen Eigenschaften oder optischen Eigenschaften).
  • Dann kann durch Entfernen der Fotoresiststruktur, wie in 54 und 55 gezeigt, das TFT-Substrat 401 erhalten werden, bei dem die Lichtabschirmschichten 33 und 33b der obersten Schicht, die in Draufsicht den Kanalbereich abdecken, oberhalb des Kanalbereichs des TFT-Abschnitts ausgebildet sind.
  • Bei dem TFT-Substrat 401 ist in Draufsicht der obere Abschnitt der Halbleiterkanalschicht 7 derart ausgebildet, dass Licht perfekt durch die Lichtabschirmschichten der drei Schichten, aufweisend die Lichtabschirmschichten 33 und 33b der obersten Schicht zusätzlich zu den Unterschicht-Lichtabschirmschichten 9a, 9b, 9c und den Oberschicht-Lichtabschirmschichten 22b, 23b, abgeschirmt wird, was es möglich macht, eine Verschlechterung (optische Verschlechterung) der Kanalschicht aufgrund von Absorption aufgrund von Hintergrundlicht während des Betriebs der Flüssigkristallanzeigeanordnung und von externem Licht weiter zu unterdrücken.
  • Abwandlung
  • Als Nächstes wird mit Bezug auf 56 und 57 ein Aufbau eines TFT-Substrats 400A gemäß einer Abwandlung des vierten Ausführungsbeispiels beschrieben. Das TFT-Substrat 400A hat einen Aufbau, weiter aufweisend eine gemeinsame Elektrode, die eine Hilfskapazität einer Pixelelektrode in dem Pixelabschnitt in dem TFT-Substrats 400 wird. Es ist anzumerken, dass dieselben Bezugszeichen denselben Komponenten wie denjenigen des TFT-Substrats 400, das unter Verwendung von 43 und 44 beschrieben ist, zugeordnet sind und dass die überlappende Beschreibung weggelassen wird.
  • Aufbau von Pixel und TFT-Substrat
  • 56 ist eine Draufsicht, die einen ebenen Aufbau eines Pixels gemäß der Abwandlung des vierten Ausführungsbeispiels zeigt, und 57 ist eine Querschnittsdarstellung, die einen Querschnittsaufbau genommen entlang der Linie X-X (Querschnittsaufbau des TFT-Abschnitts, Querschnittsaufbau des Pixelabschnitts und Querschnittsaufbau des gemeinsamen Elektrodenabschnitts), einen Querschnittsaufbau genommen entlang der Linie Y-Y (Querschnittsaufbau des Gateanschlussabschnitts) und einen Querschnittsaufbau genommen entlang der Linie Z-Z (Querschnittsaufbau des Sourceanschlussabschnitts) aus 56 zeigt. Es ist anzumerken, dass in der folgenden Beschreibung das TFT-Substrat 400A für eine Liquidkristallanzeigeanordnung im FFS-Modus vom lichtdurchlässigen Typ verwendet werden soll.
  • Wie in 56 gezeigt, ist an dem TFT-Substrat 400A zusätzlich zu dem Aufbau des TFT-Substrats 400 eine gemeinsame Elektrode 5 vorhanden, die angeordnet ist, um sich parallel zu der Gateverdrahtung 3 zu erstrecken, und die durch eine erste leitfähige Schicht gebildet ist, die dieselbe wie die Gateverdrahtung 3 ist. Die gemeinsame Elektrode 5 bildet eine Hilfskapazität einer durchlässigen Pixelelektrode 24 in dem Pixelabschnitt und führt einer Zählelektrode 32 des Pixelabschnitts ein gemeinsames elektrisches Potential zu. Dadurch ist die Zählelektrode 32 unabhängig für jeden Pixel, und ist über eine gemeinsame Elektrodenextraktionselektrode 28, die in einem ersten gemeinsamen Elektrodenabschnittkontaktloch 21 vorhanden ist, elektrisch mit der gemeinsamen Elektrode 5 verbunden.
  • Als Nächstes wird ein Querschnittsaufbau des TFT-Substrats 400A unter Verwendung von 57 beschrieben. Wie in 57 gezeigt, umfasst das TFT-Substrat 400A ein Substrat 1, das heißt ein transparentes Isoliersubstrat, wie beispielsweise ein Glas, als sein Basismaterial, und eine Gateelektrode 2 (aufweisend die Gateverdrahtung 3), ein Gateanschluss 4 und die gemeinsame Elektrode 5 sind an dem Substrat 1 angeordnet.
  • Dann ist eine Isolierschicht 6 (erste Isolierschicht) angeordnet, um die Gateelektrode 2, den Gateanschluss 4 und die gemeinsam Elektrode 5 abzudecken. Die Isolierschicht 6 dient als eine Gateisolierschicht an dem TFT-Abschnitt, so dass die Isolierschicht 6 in manchen Fällen als eine Gateisolierschicht 6 bezeichnet wird.
  • In dem TFT-Abschnitt ist eine Oxid-Halbleiterschicht 7 an der Isolierschicht 6 an dem Abschnitt angeordnet, der die Gateelektrode 2 überlappt. Eine schützende Isolierschicht 8 (zweite Isolierschicht) ist an einer Halbleiterkanalschicht 7 angeordnet, und eine Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht), die aus einer Metallschicht mit Lichtabschirmeigenschaften oder dergleichen gebildet ist, ist an der schützenden Isolierschicht 8 angeordnet.
  • Dann ist eine Zwischenisolierschicht 16 (dritte Isolierschicht) oberhalb der gesamten Oberfläche des Substrats 1 angeordnet, um die Isolierschicht 6, die Halbleiterkanalschicht 7, die schützende Isolierschicht 8 und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs abzudecken. Dann sind an dem TFT-Abschnitt ein zweites Sourceelektrodenkontaktloch 17 und ein zweites Drainelektrodenkontaktloch 18, die die Zwischenisolierschicht 16 und die schützende Isolierschicht 8 durchdringen, um die Halbleiterkanalschicht 7 zu erreichen, vorhanden. Das zweite Sourceelektrodenkontaktloch 17 ist angeordnet, um in Draufsicht innerhalb des äußeren Umfangs eines ersten Sourceelektrodenkontaktlochs 11 angeordnet zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist. Des Weiteren ist das zweite Drainelektrodenkontaktloch 18 angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Drainelektrodenkontaktlochs 12 angeordnet zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist. Des Weiteren sind an dem gemeinsamen Elektrodenabschnitt das erste gemeinsame Elektrodenabschnittkontaktloch 21, das die Zwischenisolierschicht 16 und die Isolierschicht 6 durchdringt, um die gemeinsame Elektrode 5 zu erreichen, in dem Bereich vorhanden, der die Struktur der gemeinsamen Elektrode 5 an der Unterseite überlappt.
  • Dann sind eine Sourceelektrode 22 und eine Drainelektrode 23, die als eine dritte leitfähige Schicht gebildet sind, angeordnet, um voneinander getrennt zu sein, und über das zweite Sourceelektrodenkontaktloch 17 und das zweite Drainelektrodenkontaktloch 18 jeweils direkt mit der Halbleiterkanalschicht 7 verbunden zu sein. Der Bereich zwischen der Sourceelektrode 22 und der Drainelektrode 23 an der Halbleiterkanalschicht 7 bildet einen Kanalbereich BC. Es sei angemerkt, dass bei dem Ausführungsbeispiel eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet wird.
  • Des Weiteren ist die durchlässige Pixelelektrode 24, die sich von der Drainelektrode 23 erstreckt, vorhanden, so dass ein Abschnitt davon in Draufsicht die gemeinsame Elektrode 5 an der Unterseite in einem gemeinsamen Elektrodenausbildungsbereich überlappt, und eine Hilfskapazität für das elektrische Pixelpotential wird über die Isolierschicht 6 und die Zwischenisolierschicht 16 ausgebildet.
  • Des Weiteren ist in dem ersten gemeinsamen Elektrodenabschnittkontaktloch 21 die gemeinsame Elektrodenextraktionselektrode 28, die als die dritte leitfähige Schicht ausgebildet ist, vorhanden, um an der Unterseite direkt mit der gemeinsamen Elektrode 5 verbunden zu sein. Es sei angemerkt, dass die gemeinsame Elektrodenextraktionselektrode 28 als eine Struktur ausgebildet ist, die von der Sourceelektrode 22 und der Drainelektrode 23 (aufweisend die durchlässige Pixelelektrode 24) getrennt ist, um nicht damit elektrisch verbunden zu sein (um keinen Kurzschluss zu verursachen).
  • Die Oberschicht-Lichtabschirmschichten 22b und 23b (vierte leitfähige Schicht) sind jeweils an der Sourceelektrode 22 und der Drainelektrode 23 vorhanden, und wie in 56 gezeigt, ist der obere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart aufgebaut, dass Licht in Draufsicht von einer Oberseite in seinem gesamten Bereich durch die Oberschicht-Lichtabschirmschichten 22b und 23b und die Unterschicht-Lichtabschirmschichten 9a, 9b, 9c abgeschirmt wird. Des Weiteren ist der untere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart aufgebaut, dass Licht in Draufsicht von einer Unterseite (Oberfläche auf der Seite des Substrats 1) in seinem gesamten Bereich durch die Gateelektrode 2 abgeschirmt wird.
  • Dann ist eine Zwischenisolierschicht 27 (vierte Isolierschicht) oberhalb der Gesamtheit des Substrats 1 ausgebildet, um die Sourceelektrode 22, die Drainelektrode 23, die durchlässige Pixelelektrode 24 und die Oberschicht-Lichtabschirmschichten 22b, 23b und die gemeinsame Elektrodenextraktionselektrode 28 abzudecken. Es ist anzumerken, dass an dem gemeinsamen Elektrodenabschnitt ein zweites gemeinsames Elektrodenabschnittkontaktloch 31 an der Zwischenisolierschicht 27 vorhanden ist. Das zweite gemeinsame Elektrodenabschnittkontaktloch 31 ist in dem Bereich angeordnet, der in Draufsicht die Struktur der gemeinsamen Elektrode 5 und die gemeinsame Elektrodenextraktionselektrode 28 an der Unterseite überlappt, und ist ausgebildet, so dass die Oberfläche der gemeinsamen Elektrodenextraktionselektrode 28, die die untere Schicht ist, freigelegt ist.
  • Die Zählelektrode 32 (fünfte leitfähige Schicht) ist an der Zwischenisolierschicht 27 vorhanden. Wie in 57 gezeigt, ist die Zählelektrode 32 vorhanden, um über das zweite gemeinsame Elektrodenabschnittkontaktloch 31 direkt mit der gemeinsamen Elektrodenextraktionselektrode 28, die die untere Schicht ist, verbunden zu sein, und ist über die gemeinsame Elektrodenextraktionselektrode 28 an der Unterseite elektrisch mit der gemeinsamen Elektrode 5 verbunden, so dass der Zählelektrode 32 ein konstantes gemeinsames elektrisches Potential zugeführt wird.
  • Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen des TFT-Substrats 400A gemäß der Abwandlung des vierten Ausführungsbeispiels unter Verwendung von 58 bis 68 beschrieben. Es ist anzumerken, dass eine Draufsicht und eine Querschnittsdarstellung, die den abschließenden Schritt zeigen, der 56 bzw. der 57 entsprechen.
  • Die erste leitfähige Schicht, die das Material der Gateelektrode 2, der Gateverdrahtung 3, der gemeinsamen Elektrode 5 und dergleichen ist, ist an einer der gesamten Hauptseiten des Substrats 1 ausgebildet, das gewaschen worden ist. Das zur Verwendung als die erste leitfähige Schicht geeignete Material ist in dem vierten Ausführungsbeispiel beschrieben, so dass eine überlappende Beschreibung weggelassen wird. Bei der Abwandlung soll eine Aluminium-Legierungsschicht (AI) als die erste leitfähige Schicht verwendet werden, und die AI-Legierungsschicht wird durch ein Sputterverfahren unter Verwendung eines Argongases (Ar) ausgebildet, um eine Dicke von 200 nm aufzuweisen.
  • Erster Fotolithografieschritt
  • Dann wird ein Fotoresistmaterial auf die erste leitfähige Schicht aufgebracht, eine Fotoresiststruktur wird in einem ersten Fotolithografieschritt ausgebildet, und die erste leitfähige Schicht wird einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Hierbei wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet. Dann werden durch Entfernen der Fotoresiststruktur, wie in 58 und 59 gezeigt, die Gateelektrode 2, die Gateverdrahtung 3 (nicht in 59 gezeigt), der Gateanschluss 4 und die gemeinsame Elektrode 5 an der oberen Hauptseite des Substrats ausgebildet.
  • Zweiter Fotolithografieschritt
  • Nachdem die Isolierschicht 6 (erste Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1 ausgebildet worden ist, um die Gateelektrode 2, die Gateverdrahtung 3, den Gateanschluss 4 und die gemeinsame Elektrode 5 abzudecken, werden als nächstes die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht in dieser Reihenfolge an der Isolierschicht 6 geschichtet. Dann wird in einem zweiten Fotolithografieschritt eine Fotoresiststruktur mit verschiedenen Dicken durch ein Belichten (Halbbelichten) unter Verwendung einer Halbbelichtungsmaske ausgebildet, und die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht werden einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur unterworfen. Hierdurch wird, wie in 60 und 61 gezeigt, der Schichtverbund aus der Halbleiterkanalschicht 7, der schützenden Isolierschicht 8 und der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs oberhalb der Gateelektrode 2 an dem TFT-Abschnitt erhalten, und das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 werden an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs ausgebildet. Hierbei ist die Außenlinie der Halbleiterkanalschicht 7 angeordnet, um in Draufsicht innerhalb der Außenlinie der Gateelektrode 2 gegeben zu sein.
  • Des Weiteren wird für beschreibende Zwecke die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die zwischen dem ersten Sourceelektrodenkontaktloch 11 und dem ersten Drainelektrodenkontaktloch 12 verbleibt, als die Unterschicht-Lichtabschirmschicht 9a bezeichnet, die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Sourceelektrodenkontaktlochs 11 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9b bezeichnet, und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Drainelektrodenkontaktlochs 12 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9c bezeichnet.
  • Des Weiteren wird in einem Sourceverdrahtungsausbildungsbereich ein Schichtverbund aus einer Oxid-Halbleiterschicht 13, einer Isolierschicht 14 und einer Unterschicht-Sourceverdrahtung 15 ausgebildet, und in einem Sourceanschlussausbildungsabschnitt wird ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und einem Sourceanschluss 15T durch denselben Prozess wie der obige Prozess ausgebildet.
  • Es sei angemerkt, dass für das Material und Ausbildungsverfahren der Isolierschicht 6, der Oxid-Halbleiterschicht, der zweiten Isolierschicht und der zweiten leitfähigen Schicht, und dem Ätzen unter Verwendung einer Fotoresiststruktur, die durch eine Halbbelichtung ausgebildet worden ist, die Beschreibung unter Verwendung von 19 bis 22 in dem zweiten Ausführungsbeispiel gemacht wird, so dass die Beschreibung weggelassen wird.
  • Als Nächstes wird die Zwischenisolierschicht 16 (dritte Isolierschicht) oberhalb der gesamten oberen Hauptseite des Substrats 1 ausgebildet. Bei der Abwandlung wird eine Kunststoffserienisolierschicht durch ein organisches Kunststoffmaterial ausgebildet. Insbesondere wird beispielsweise ein organisches Kunststoffmaterial aus einem Acryl mit Fotosensitivität durch ein Drehbeschichtungsverfahren als die Zwischenisolierschicht 16 auf das Substrat 1 aufgebracht, um eine Dichtung von 2,0 bis 3,0 µm aufzuweisen.
  • Dritter Fotolithografieschritt
  • Als Nächstes wird die Zwischenisolierschicht 16 in einem dritten Fotolithografieschritt belichtet und entwickelt, und wie in 62 und 63 gezeigt, werden ein erstes Sourceverdrahtungskontaktloch 10 (nicht in 63 gezeigt), das zweite Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19, ein erstes Sourceanschlussabschnittkontaktloch 20 und das erste gemeinsame Elektrodenabschnittkontaktloch 21 ausgebildet, die die Zwischenisolierschicht 16 durchdringen.
  • Dann wird die schützende Isolierschicht 8, die an den Unterseiten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt ist, einem Ätzen unterworfen. Bei dem Ätzen wird ein Trockenätzen durchgeführt unter Verwendung eines Gases, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist. Durch das Ätzen wird, wie in 62 und 63 gezeigt, die Halbleiterkanalschicht 7 an den Unterseiten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt.
  • Obwohl das erste Gateanschlussabschnittkontaktloch 19 und das erste gemeinsame Elektrodenabschnittkontaktloch 21 auch die Isolierschicht 6 durchdringen und der Gateanschluss 4 und die gemeinsame Elektrode 5 aus einer AI-Legierung jeweils an ihren Unterseiten freigelegt sind, und die Unterschicht-Sourceverdrahtung 15 und der Sourceanschluss 15T aus einer AI-Legierung jeweils an den Unterseiten des ersten Sourceverdrahtungskontaktlochs 10 und des ersten Sourceanschlussabschnittkontaktlochs 20 freigelegt sind, wird des Weiteren die AI-Legierung nicht durch das Trockenätzen unter Verwendung eines Gases geätzt, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist, so dass die Strukturen verbleiben wie sie sind.
  • Es sei angemerkt, dass als ein Material der Kunststoffserienisolierschicht, die für die Zwischenisolierschicht 16 verwendet wird, neben einem organischen Acrylkunststoffmaterial auch ein Olefinserienmaterial, ein Novolacserienmaterial, ein Polyimidserienmaterial und ein Siloxanserienmaterial verwendet werden kann. Solche beschichtungsartigen Isoliermaterialien haben eine geringe elektrische Konstante und können einfach in eine dicke Schicht mit einer Schichtdicke von nicht weniger als 2,0 µm geformt werden, was es möglich macht, die Verdrahtungskapazität auf eine geringe Kapazität zu unterdrücken. Dadurch macht es die Verwendung solcher Materialien möglich, das TFT-Substrat bei einer geringen Spannung zu betreiben, was es möglich macht, zur Reduzierung des Energieverbrauchs beizutragen. Dies macht es möglich, dass die durchlässige Pixelelektrode 24 überlappend an der Gateverdrahtung oder der Sourceverdrahtung angeordnet werden kann, was es zudem möglich macht, das Öffnungsverhältnis hoch zu machen.
  • Des Weiteren kann für die Zwischenisolierschicht 16 statt des Kunststoffserienisolierschichtmaterials auch ein anorganisches Serienisoliermaterial, wie beispielsweise Siliciumnitrid (SiN) und Siliciumoxid (SiO), verwendet werden. Wenn ein solches anorganisches Serienisoliermaterial verwendet wird, werden das erste Sourceverdrahtungskontaktloch 18, das zweite Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20 unter Verwendung einer Fotoresiststruktur als eine Maske ausgebildet. Alternativ können ein anorganisches Serienisolierschichtmaterial und ein Kunststoffserienisolierschichtmaterial zur Verwendung geeignet kombiniert werden.
  • Als Nächstes werden die dritte leitfähige Schicht und die vierte leitfähige Schicht in dieser Reihenfolge an der gesamten Oberfläche der Zwischenisolierschicht 16 geschichtet. Bei der Abwandlung wird eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet, und eine AI-Legierungsschicht mit Lichtabschirmeigenschaften wird als die vierte leitfähige Schicht verwendet. Es sei angemerkt, dass das Material, die Schichtdicke und das Herstellungsverfahren der transparenten leitfähigen Schicht und das Material, die Schichtdicke und das Herstellungsverfahren der AI-Legierungsschicht dieselben sind wie diejenigen des vierten Ausführungsbeispiels, so dass die Beschreibung weggelassen wird.
  • Vierter Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der vierten leitfähigen Schicht (AI-Legierungsschicht) aufgebracht, und eine Fotoresiststruktur wird in einem vierten Fotolithografieschritt ausgebildet. Hierbei wird durch Durchführen einer Halbbelichtung unter Verwendung der Halbbelichtungsmaske, die in dem zweiten Fotolithografieschritt beschrieben ist, eine Fotoresiststruktur mit verschiedenen Dicken ausgebildet.
  • Dann wird die vierte leitfähige Schicht einer Strukturierung durch Nassätzen unter Verwendung einer chemischen PAN-Lösung unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die vierte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur abgedeckt ist.
  • Danach wird die dritte leitfähige Schicht einer Strukturierung durch Nassätzen unter Verwendung einer chemischen Oxalsäurenlösung aus Oxalsäure 5 Gew.-% + Wasser unter Verwendung derselben Fotoresiststruktur als eine Maske unterworfen, um die dritte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur und der vierten leitfähigen Schicht abgedeckt ist.
  • Dann wird das gesamte Substrat 1 auf 150°C erwärmt, um die amorphe ITO-Schicht zu kristallisieren, um eine polykristalline ITO-Schicht zu sein.
  • Als Nächstes wird durch Sauerstoffveraschung die Schichtdicke der Fotoresiststruktur vollständig reduziert, um die Fotoresiststruktur vollständig zu entfernen, deren Schichtdicke dünn ist. Im Gegensatz dazu wird die Fotoresiststruktur, deren Schichtdicke dick ist, dünn gemacht, um zurückzubleiben.
  • Als Nächstes wird die vierte leitfähige Schicht wieder einem Ätzen unter Verwendung eines Nassätzverfahrens unter Verwendung einer chemischen PAN-Lösung unter Verwendung der zurückgebliebenen Fotoresiststruktur als eine Maske unterworfen. Die ITO-Schicht, das heißt die transparente leitfähige Schicht, die die untere Schicht ist, wird polykristallisiert, was es in diesem Zusammenhang möglich macht, die AI-Legierungsschicht, die nicht mit einer Fotoresiststruktur abgedeckt ist, zu ätzen, beispielsweise die AI-Legierungsschicht in dem Bereich, in dem die durchlässige Pixelelektrode und die gemeinsame Elektrodenextraktionselektrode 28 ausgebildet werden, und die AI-Legierungsschicht des Gateanschlussabschnitts und des Sourceanschlussabschnitts, praktisch ohne einen Ätzschaden mit Bezug auf die chemische PAN-Lösung zu erleiden (Verschwinden der Schicht oder Verschlechterung von elektrischen Eigenschaften oder optischen Eigenschaften).
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 64 und 65 gezeigt, eine Gateanschlussextraktionselektrode 25, die Sourceelektrode 22, eine Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, eine Sourceanschlussextraktionselektrode 26T, die Drainelektrode 23 und die durchlässige Pixelelektrode 24, die sich von der Drainelektrode 23 erstreckt, und die gemeinsame Elektrodenextraktionselektrode 28 ausgebildet, die durch die transparente leitfähige Schicht (polykristalline ITO-Schicht) gebildet sind. Es sei angemerkt, dass die gemeinsame Elektrodenextraktionselektrode 28 durch eine unabhängige Struktur gebildet wird, die elektrisch von der durchlässigen Pixelelektrode 24 getrennt ist. Des Weiteren werden die Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an dem oberen Abschnitt der Sourceelektrode 22 und dem oberen Abschnitt der Drainelektrode 23 des TFT-Abschnitts ausgebildet. Die Oberschicht-Lichtabschirmschichten 22b und 23b werden ausgebildet, um in Draufsicht im Wesentlichen die gesamte ebene Struktur der Halbleiterkanalschicht 7, ausgenommen den Kanalbereich BC, abzudecken.
  • Hierbei ist die Gateanschlussextraktionselektrode 25 über das erste Gateanschlussabschnittkontaktloch 19 direkt mit dem Gateanschluss 4 verbunden. Des Weiteren ist die Sourceelektrode 22 über das zweite Sourceelektrodenkontaktloch 17 direkt mit der Halbleiterkanalschicht 7 verbunden. Des Weiteren ist die Oberschicht-Sourceverdrahtung 26 über das erste Sourceverdrahtungskontaktloch 10 direkt mit der Unterschicht-Sourceverdrahtung 15 verbunden. Des Weiteren ist die Sourceverdrahtungsextraktionselektrode 26T über das erste Sourceanschlussabschnittkontaktloch 20 direkt mit dem Sourceanschluss 15T verbunden. Dann ist die gemeinsame Elektrodenextraktionselektrode 28 über das erste gemeinsame Elektrodenabschnittkontaktloch 21 direkt mit der gemeinsamen Elektrode 5 verbunden.
  • Als Nächstes wird die Zwischenisolierschicht 27 (vierte Isolierschicht) oberhalb der gesamten oberen Hauptseite des Substrats 1 ausgebildet. Bei dem Ausführungsbeispiel wird eine Siliciumnitridschicht (SiN) mit einer Dicke von 400 nm unter Verwendung eines CVD-Verfahrens ausgebildet.
  • Fünfter Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der Zwischenisolierschicht 27 (SiN-Schicht) aufgebracht, eine Fotoresiststruktur wird durch einen fünften Fotolithografieschritt ausgebildet, und die Zwischenisolierschicht 27 wird einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen.
  • Für das Ätzen kann ein Trockenätzverfahren verwendet werden, das ein Fluor enthaltendes Gas verwendet. Bei der Abwandlung wird ein Trockenätzen unter Verwendung eines Gases durchgeführt, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist.
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 66 und 67 gezeigt, die Zwischenisolierschicht 27 oberhalb der Gateanschlussextraktionselektrode 25, die Sourceverdrahtungsextraktionselektrode 26T, und die gemeinsame Elektrodenextraktionselektrode 28 wird entfernt, und ein zweites Gateanschlussabschnittkontaktloch 29, ein zweites Sourceanschlussabschnittkontaktloch 30 und das zweite gemeinsame Elektrodenabschnittkontaktloch 31 jeweils ausgebildet.
  • Dann wird die fünfte leitfähige Schicht 340, die das Material der Zählelektrode 32 ist, an der gesamten Oberseite der Zwischenisolierschicht 27 ausgebildet, einschließlich der Innenseite des zweiten Gateanschlussabschnittkontaktlochs 29, der Innenseite des zweiten Sourceanschlussabschnittkontaktlochs und der Innenseite des zweiten gemeinsamen Elektrodenabschnittkontaktlochs 31, wie in 68 gezeigt. Bei der Abwandlung wird als die fünfte leitfähige Schicht eine amorphe ITO-Schicht mit einer Dicke von 100 nm, die dieselbe wie die transparente leitfähige Schicht ist, die die dritte leitfähige Schicht ist, durch ein Spritzverfahren ausgebildet.
  • Sechster Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der fünften leitfähigen Schicht 340 (amorphe ITO-Schicht) aufgebracht, eine Fotoresiststruktur wird durch einen sechsten Fotolithografieschritt ausgebildet, und die fünfte leitfähige Schicht 340 wird einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Bei diesem Ätzen kann ein Nassätzverfahren verwendet werden, das eine chemische Oxalsäurenlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 56 und 57 gezeigt, die Zählelektrode 32 mit Schlitzöffnungsabschnitten, eine Gateanschlusskontaktfläche 34 und eine Sourceanschlusskontaktfläche 35, die durch eine amorphe ITO-Schicht gebildet sind, die eine transparente leitfähige Schicht ist, ausgebildet. Die Gateanschlusskontaktfläche 34 ist über das zweite Gateanschlussabschnittkontaktloch 29 an der Unterseite direkt mit der Gateanschlussextraktionselektrode 25 verbunden. Des Weiteren ist die Sourceanschlusskontaktfläche 35 über das zweite Sourceanschlussabschnittkontaktloch 30 an der Unterseite direkt mit der Sourceanschlussextraktionselektrode 26T verbunden. Des Weiteren ist die Zählelektrode 32 über das zweite gemeinsame Elektrodenabschnittkontaktloch 31 direkt mit der gemeinsamen Elektrodenextraktionselektrode 28 verbunden.
  • Dann wird das gesamte Substrat 1 auf 200°C erwärmt, um die amorphe ITO-Schicht, das heißt die Zählelektrode 32 mit Schlitzöffnungsabschnitten, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35, zu polykristallisieren. Durch die obigen Prozesse wird das TFT-Substrat 400A der Abwandlung, das in 56 und 57 gezeigt ist, fertiggestellt.
  • Dann wird das Flüssigkristallanzeigefeld zusammengebaut und eine Lichtpolarisationsplatte, eine Phasenunterschiedplatte, eine Treiberschaltung, eine Hintergrundlichteinheit und dergleichen werden außerhalb des Flüssigkristallanzeigefeldes angeordnet, um die Flüssigkristallanzeigeanordnung fertigzustellen, jedoch das Detail davon ist in dem ersten Ausführungsbeispiel beschrieben, so dass die Beschreibung davon weggelassen wird.
  • Wie oben beschrieben, kann bei der Abwandlung eine Hilfskapazität der durchlässigen Pixelelektrode 24 durch Bereitstellen der gemeinsamen Elektrode 5 hinzugefügt werden, was es möglich macht, eine Lecktoleranz eines elektrischen Anzeigesignalpotentials zu erhöhen, das an die durchlässige Pixelelektrode 24 angelegt wird, zusätzlich zu den Effekten, die dieselben wie diejenigen des vierten Ausführungsbeispiels sind. Dies macht es möglich, einen Anzeigefehler zu reduzieren, der durch einen Retentionsfehler eines elektrischen Signalpotentials verursacht wird, um eine Flüssigkristallanzeigeanordnung von höherer Qualität zu erhalten.
  • Des Weiteren ist die Zählelektrode 32 über das erste gemeinsame Elektrodenabschnittkontaktloch 21 und das zweite gemeinsame Elektrodenabschnittkontaktloch 31, die für jeden Pixel vorhanden sind, an der Unterseite elektrisch direkt mit der gemeinsamen Elektrode 5 verbunden, so dass ein konstantes gemeinsames elektrisches Potentialsignal sicher jedem Pixel zugeführt wird, was es möglich macht, die Erzeugung eines Anzeigeproblems, wie beispielsweise eines Punktfehlers, zu reduzieren.
  • Statt dem Bereitstellen der Struktur der Zählelektrode 32 als eine unabhängige Struktur für jeden Pixel, wie in 43 des vierten Ausführungsbeispiels gezeigt, kann des Weiteren die Zählelektrode 32 in einer konsekutiven Form ausgebildet werden, um zwischen wenigstens in der Querrichtung benachbarten Pixeln zu schreiten, um ein konstantes gemeinsames elektrischen Potential von einem Ende (nicht gezeigt) des Anzeigebereichs zuzuführen. In diesem Fall ist ein konstantes gemeinsames elektrisches Potential der Zählelektrode 32 von der gemeinsamen Elektrode 5 und dem Ende des Anzeigebereichs zuzuführen, so dass selbst wenn ein Abtrennungsproblem in einem von ihnen auftritt, das gemeinsame elektrische Potential von dem anderen zugeführt wird, wodurch der Effekt des Verhinderns der Erzeugung eines Anzeigeproblems, wie beispielsweise eines Punktfehlers und eines Linienfehlers, erhöht wird.
  • Ausbilden der Lichtabschirmschicht der obersten Schicht
  • Obwohl die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 durch Strukturieren der fünften leitfähigen Schicht ausgebildet werden, ist es in dem oben beschriebenen sechsten Fotolithografieschritt auch bevorzugt, dass eine Lichtabschirmschicht 33 der obersten Schicht (Unterschicht-Schicht) und eine Lichtabschirmschicht 33b der obersten Schicht (Oberschicht-Schicht), die in Draufsicht den Kanalbereich abdecken, oberhalb des Kanalbereichs des TFT-Abschnitts ausgebildet werden können, wie in 69 und 70 gezeigt, durch Ausbilden einer Fotoresiststruktur mit verschiedenen Dicken durch Ausbilden einer leitfähigen Schicht mit Lichtabschirmeigenschaften (sechste leitfähige Schicht) an der fünften leitfähigen Schicht und Durchführung einer Halbbelichtung unter Verwendung einer Halbbelichtungsmaske an der geschichteten Schicht aus der fünften leitfähigen Schicht und der sechsten leitfähigen Schicht, und sequentielles Unterwerfen der geschichteten Schicht aus der fünften leitfähigen Schicht und der sechsten leitfähigen Schicht einem Ätzen unter Verwendung der Fotoresiststruktur.
  • Um genauer zu sein, wird nach Ausbildung der fünften leitfähigen Schicht (amorphe ITO-Schicht) an der gesamten Oberseite der Zwischenisolierschicht 27 eine AI-Legierungsschicht mit Lichtabschirmeigenschaften als die sechste leitfähige Schicht ausgebildet, um eine geschichtete Schicht zu sein, und eine Fotoresiststruktur mit verschiedenen Dicken wird daran durch Halbbelichten ausgebildet, und die sechste leitfähige Schicht (AI-Legierungsschicht) und die fünfte leitfähige Schicht (amorphe ITO-Schicht) werden nacheinander einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 auszubilden, und um die geschichtete Schicht aus der Lichtabschirmschicht 33 der obersten Schicht, die durch eine ITO-Schicht gebildet ist, und der Lichtabschirmschicht 33b der obersten Schicht, die durch eine AI-Legierungsschicht gebildet ist, oberhalb des Kanalbereichs des TFT-Abschnitts auszubilden.
  • In diesem Fall werden an der Fotoresiststruktur mit verschiedenen Dicken, die durch eine Halbbelichtung ausgebildet wird, Abschnitte zum Ausbilden der Strukturen der Lichtabschirmschichten 33 und 33b der obersten Schicht durch Zurücklassen der fünften und der sechsten leitfähigen Schicht in ihren Schichtdicken dick gemacht. Es sei angemerkt, dass die sechste leitfähige Schicht in zwei Schritten einem Ätzen unterworfen wird, und der Abschnitt, der durch das zweite Ätzen entfernt wird, wird in der Schichtdicke der Fotoresiststruktur dünn gemacht. Beispielsweise wird die Schichtdicke in den Bereichen dünn gemacht, in denen die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 ausgebildet werden, und bei dem ersten Ätzen wird die sechste leitfähige Schicht in dem Bereich, in dem diese ausgebildet werden, gemacht, um nicht entfernt zu werden.
  • Dann wird die sechste leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die sechste leitfähige Schicht an dem Abschnitt, der nicht mit der Fotoresiststruktur abgedeckt ist, zu entfernern. Bei dem Ätzen der vierten leitfähigen Schicht wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet.
  • Danach wird die fünfte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung derselben Fotoresiststruktur als eine Maske unterworfen, um die vierte leitfähige Schicht an dem Abschnitt, der nicht mit der Fotoresiststruktur und der sechsten leitfähigen Schicht abgedeckt ist, zu entfernen. Bei dem Ätzen der vierten leitfähigen Schicht (amorphes ITO) wird ein Nassätzen verwendet, das eine chemische Oxalsäurenlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Dann wird das gesamte Substrat 1 auf 150°C erwärmt, um die amorphe ITO-Schicht, die die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 bildet, und die Lichtabschirmschicht 33 der obersten Schicht zu polykristallisieren. Es ist anzumerken, dass die Substrattemperatur nicht auf 150°C eingeschränkt ist, und in dem Fall einer typischen amorphen ITO-Schicht, die ein Mischungsverhältnis aufweist, in dem Indiumoxid (In2O3) nicht weniger als 85 Gew.-% und nicht mehr als 95 Gew.-% beträgt und Zinnoxid (SnO2) nicht weniger als 5 Gew.-% und nicht mehr als 15 Gew.-% beträgt (das Gesamte davon beträgt 100 Gew.-%) ermöglichen nicht weniger als 140°C die Kristallisation. Im Gegensatz dazu kann auf der Hochtemperaturseite die Temperatur willkürlich in Abhängigkeit der Wärmebeständigkeitstemperatur eines Materials oder dergleichen festgelegt werden, dass für die Schicht und die Struktur verwendet wird, die an dem TFT-Substrat ausgebildet werden. Beispielsweise sind bei dem Ausführungsbeispiel, da eine organische Kunststoffschicht aus Acryl als die dritte Isolierschicht verwendet wird, nicht mehr als 230°C, das heißt die Wärmebeständigkeitstemperatur des Materials, bevorzugt, jedoch sind beispielsweise in dem Fall der Verwendung eines typischen fotosensitiven Kunststoffs aus Novolacserien für das Fotoresistmaterial nicht mehr als 160°C bevorzugt.
  • Als Nächstes wird durch Sauerstoffveraschung die Schichtdicke der Fotoresiststruktur vollständig reduziert, um die Fotoresiststruktur vollständig zu entfernen, deren Schichtdicke dünn ist. Im Gegensatz dazu wird die Fotoresiststruktur, deren Schichtdicke dick ist, dünn gemacht, um zurückzubleiben.
  • Als Nächstes wird die sechste leitfähige Schicht wieder einem Ätzen unter Verwendung eines Nassätzverfahrens unter Verwendung einer chemischen PAN-Lösung unter Verwendung der zurückgebliebenen Fotoresiststruktur als eine Maske unterworfen. Da die ITO-Schicht, das heißt eine transparente leitfähige Schicht, die die untere Schicht ist, polykristallisiert wird, so dass die ITO-Schicht chemisch sehr stabil ist, ist es in diesem Zusammenhang möglich, die Al-Legierungsschicht, die nicht mit einer Fotoresiststruktur abgedeckt ist, zu ätzen, beispielsweise die Al-Legierungsschicht an der Zählelektrode 32 und die Al-Legierungsschicht an dem Gateanschlussabschnitt und dem Sourceanschlussabschnitt, praktisch ohne einen Ätzschaden mit Bezug auf die chemische PAN-Lösung zu erleiden (Verschwinden der Schicht oder Verschlechterung von elektrischen Eigenschaften oder optischen Eigenschaften).
  • Dann kann durch Entfernen der Fotoresiststruktur, wie in 69 und 70 gezeigt, ein TFT-Substrat 402 erhalten werden, bei dem die Lichtabschirmschichten 33 und 33b der obersten Schicht, die in Draufsicht den Kanalbereich abdecken, oberhalb des Kanalbereichs des TFT-Abschnitts ausgebildet werden.
  • Bei dem TFT-Substrat 402 ist in Draufsicht der obere Abschnitt der Halbleiterkanalschicht 7 derart aufgebaut, dass Licht perfekt durch die Lichtabschirmschichten der drei Lagen, aufweisend die Lichtabschirmschichten 33 und 33b der obersten Schicht zusätzlich zu den Unterschicht-Lichtabschirmschichten 9a, 9b, 9c und die Oberschicht-Lichtabschirmschichten 22b, 23b, abgeschirmt wird, was es möglich macht, eine Verschlechterung (optische Verschlechterung) der Kanalschicht aufgrund von Absorption von Hintergrundlicht während des Betriebs der Flüssigkristallanzeigeanordnung und von externem Licht weiter zu unterdrücken.
  • Fünftes Ausführungsbeispiel
  • Auch in dem Fall einer Flüssigkristallanzeigeanordnung im FFS-Modus, ähnlich zu der Flüssigkristallanzeigeanordnung im TN-Modus des dritten Ausführungsbeispiels, ist es möglich, dass die Unterschicht-Lichtabschirmschicht des Kanalbereichs direkt mit der Drainelektrode und der Pixelelektrode verbunden ist, um das elektrische Potential der Pixelelektrode an die Unterschicht-Lichtabschirmschichten anzulegen.
  • Aufbau von Pixel und TFT-Substrat
  • Zuerst wird mit Bezug auf 71 und 72 ein Aufbau eines TFT-Substrats 500 gemäß einem fünften Ausführungsbeispiel beschrieben. Es ist anzumerken, dass dieselben Bezugszeichen denselben Komponenten wie denjenigen des TFT-Substrats 400, das unter Verwendung von 43 und 44 beschrieben ist, zugeordnet sind, und die überlappende Beschreibung wird weggelassen.
  • 71 ist eine Draufsicht, die einen ebenen Aufbau eines Pixels gemäß dem fünften Ausführungsbeispiel zeigt, und 72 ist eine Querschnittsdarstellung, die einen Querschnittsaufbau genommen entlang der Linie X-X (Querschnittsaufbau des TFT-Abschnitts und Querschnittsaufbau des Pixelabschnitts), einen Querschnittsaufbau genommen entlang der Linie Y-Y (Querschnittsaufbau des Gateanschlussabschnitts) und einen Querschnittsaufbau entlang der Linie Z-Z (Querschnittsaufbau des Sourceanschlussabschnitts) aus 71 zeigt. Es ist anzumerken, dass in der folgenden Beschreibung das TFT-Substrat 500 für eine Flüssigkristallanzeigeanordnung im FFS-Modus vom lichtdurchlässigen Typ verwendet werden soll.
  • Wie in 71 gezeigt, ist bei dem TFT-Substrat 500 eine Gateelektrode 2 des TFT durch einen Abschnitt einer Gateverdrahtung 3 gebildet. Das heißt, ein Abschnitt, der von der Gateverdrahtung 3 abzweigt, um sich zu einem Ausbildungsbereich des TFT (TFT-Abschnitt) zu erstrecken, bildet die Gateelektrode 2. Bei dem Ausführungsbeispiel sind die Tiefe und die Breite des Abschnitts, der die Gateelektrode 2 wird, breiter als die Breite der Gateverdrahtung 3, um eine Größe zu haben, die es ermöglicht, eine Sourceelektrode 22 und eine Drainelektrode 23 oberhalb der Gateelektrode 2 anordnen zu können.
  • Ein Ende der Gateverdrahtung 3 ist elektrisch mit einem Gateanschluss 4 verbunden, und eine Gateanschlussextraktionselektrode 25 ist über ein erstes Gateanschlussabschnittkontaktloch 19 mit dem Gateanschluss 4 verbunden. Dann ist eine Gateanschlusskontaktfläche 34 an der Oberseite über ein zweites Gateanschlussabschnittkontaktloch 29 mit der Gateanschlussextraktionselektrode 25 verbunden. Es sei angemerkt, dass als die Gateverdrahtung 3 und der Gateanschluss 4, wie unten beschrieben, eine erste leitfähige Schicht verwendet wird, die aus einem Metall oder einer Legierung mit Lichtabschirmeigenschaften hergestellt ist, beispielsweise einem Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder einer Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird.
  • Wie in 71 gezeigt, ist die Gateverdrahtung 3 angeordnet, um sich in der Querrichtung (X-Richtung) zu erstrecken, und eine Sourceverdrahtung 151 ist angeordnet, um sich in der vertikalen Richtung (Y-Richtung) zu erstrecken. Es ist anzumerken, dass die Sourceverdrahtung 151 durch eine Unterschicht-Sourceverdrahtung 15 und eine Oberschicht Sourceverdrahtung 26 gebildet ist.
  • Des Weiteren ist ein Ende der Unterschicht-Sourceverdrahtung 15 mit einem Sourceanschluss 15T verbunden, und eine Sourceanschlussextraktionselektrode 26T ist über ein erstes Sourceanschlussabschnittkontaktloch 20 mit dem Sourceanschluss 15T verbunden. Dann ist eine Sourceanschlusskontaktfläche 35 an der Oberseite über ein zweites Sourceanschlussabschnittkontaktloch 30 mit der Sourceanschlussextraktionselektrode 26T verbunden.
  • Durch das Verbinden der Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, mit der Unterschicht-Sourceverdrahtung 15 über ein erstes Sourceverdrahtungskontaktloch 10 ist die Sourceelektrode 22 elektrisch mit der Unterschicht-Sourceverdrahtung 15 verbunden. Des Weiteren erstreckt sich die Drainelektrode 23 zu einem Pixelbereich, um eine durchlässige Pixelelektrode 24 zu bilden. Des Weiteren sind Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an den Bereichen der Sourceelektrode 22 und der Drainelektrode 23 vorhanden.
  • Es sei angemerkt, dass der Bereich, der von den benachbarten Gateverdrahtungen 3 und den benachbarten Unterschicht-Sourceverdrahtungen 15 umgeben ist, ein Pixelbereich wird, so dass bei dem TFT-Substrat 500 die Pixelbereiche matrixartig angeordnet sind.
  • Als Nächstes wird ein Querschnittsaufbau des TFT-Substrats 500 unter Verwendung von 72 beschrieben. Wie in 72 gezeigt, umfasst das TFT-Substrat 500 ein Substrat 1, das heißt ein transparentes Isoliersubstrat, wie beispielsweise ein Glas, als sein Basismaterial, und die Gateelektrode 2 (aufweisend die Gateverdrahtung 3) und der Gateanschluss 4 sind an dem Substrat 1 angeordnet.
  • Dann ist eine Isolierschicht 6 (erste Isolierschicht) angeordnet, um die Gateelektrode 2 und den Gateanschluss 4 abzudecken. Die Isolierschicht 6 dient als eine Gateisolierschicht an dem TFT-Abschnitt, so dass die Isolierschicht 6 in manchen Fällen als eine Gateisolierschicht 6 bezeichnet wird.
  • An dem TFT-Abschnitt ist eine Oxid-Halbleiterschicht 7 an der Isolierschicht 6 an dem Abschnitt angeordnet, der die Gateelektrode 2 überlappt. Die Oxid-Halbleiterschicht 7 dient als eine Kanalschicht für den TFT, so dass die Oxid-Halbleiterschicht 7 in manchen Fällen als eine Halbleiterkanalschicht 7 bezeichnet wird. Es sei angemerkt, dass bei dem Ausführungsbeispiel die ebene Struktur der Halbleiterkanalschicht 7 in Draufsicht kleiner als die ebene Struktur der Gateelektrode 2 gemacht ist, so dass die Außenlinie der Halbleiterkanalschicht 7 innerhalb der Außenlinie der Gateelektrode 2 gegeben ist. Es ist anzumerken, dass das Material der Halbleiterkanalschicht 7 dasselbe ist, wie das in dem ersten Ausführungsbeispiel beschriebene, was es möglich macht, die Driftbeweglichkeit im Vergleich zu einem herkömmlichen Aufbau zu erhöhen, bei dem amorphes Silicium für die Halbleiterkanalschicht verwendet wird.
  • Eine schützende Isolierschicht 8 (zweite Isolierschicht) ist an der Halbleiterkanalschicht 7 angeordnet, und eine Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht), die aus einer Metallschicht mit Lichtabschirmeigenschaften oder dergleichen hergestellt ist, ist an der schützenden Isolierschicht 8 angeordnet.
  • Bei dem Ausführungsbeispiel wird als die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs beispielsweise ein Metall, wie Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet. Dann sind ein erstes Sourceelektrodenkontaktloch 11 und ein erstes Drainelektrodenkontaktloch 12 an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs oberhalb der Halbleiterkanalschicht 7 vorhanden. Es sei angemerkt, dass die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs in manchen Fällen abhängig von ihrer Anordnung für beschreibende Zwecke als eine Unterschicht-Lichtabschirmschicht 9a, 9b oder 9c bezeichnet wird.
  • Des Weiteren ist an dem Sourceanschlussabschnitt eine Oxid-Halbleiterschicht 13 in derselben Schicht des TFT-Abschnitts wie die Halbleiterkanalschicht 7 vorhanden, und eine Isolierschicht 14 ist in derselben Schicht wie die schützende Isolierschicht 8 an der Oxid-Halbleiterschicht 13 vorhanden. Dann ist der Sourceanschluss 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) in derselben Schicht wie die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht) an der Isolierschicht 14 vorhanden, so dass der Sourceanschluss 15T die oberste Schicht des Schichtverbunds aus drei Schichten ist. Des Weiteren ist an dem Gateanschlussabschnitt die Isolierschicht 6 ausgebildet, um den Gateanschluss 4 (aufweisend die Gateverdrahtung 3) abzudecken.
  • Dann ist eine Zwischenisolierschicht 16 (dritte Isolierschicht) oberhalb der gesamten Oberfläche des Substrats 1 angeordnet, um die Isolierschicht 6, die Halbleiterkanalschicht 7, die schützende Isolierschicht 8 und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs abzudecken. Dann sind in dem TFT-Abschnitt ein zweites Sourceelektrodenkontaktloch 17 und ein zweites Drainelektrodenkontaktloch 18, die die Zwischenisolierschicht 16 und die schützende Isolierschicht 8 durchdringen, um die Halbleiterkanalschicht 7 zu erreichen, vorhanden. Das zweite Sourceelektrodenkontaktloch 17 ist angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Sourceelektrodenkontaktlochs 11 angeordnet zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist. Des Weiteren ist das zweite Drainelektrodenkontaktloch 18 angeordnet, so dass wenigstens ein Abschnitt davon in Draufsicht außerhalb des äußeren Umfangs des ersten Drainelektrodenkontaktlochs 12 angeordnet ist, und ist ausgebildet, so dass beide Oberflächen der Halbleiterkanalschicht 7 und die Oberfläche von wenigstens einem Abschnitt des Bereichs der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (Bereich der Unterschicht-Lichtabschirmschicht 9a bei dem Ausführungsbeispiel) freigelegt sind.
  • Dann sind die Sourceelektrode 22 und die Drainelektrode 23, die als eine dritte leitfähige Schicht ausgebildet sind, angeordnet, um voneinander getrennt zu sein und über das zweite Sourceelektrodenkontaktloch 17 und das zweite Drainelektrodenkontaktloch 18 jeweils direkt mit der Halbleiterkanalschicht 7 verbunden zu sein. Der Bereich zwischen der Sourceelektrode 22 und der Drainelektrode 23 an der Halbleiterkanalschicht 7 bildet einen Kanalbereich BC. Es sei angemerkt, dass die Drainelektrode 23 mit der Halbleiterkanalschicht 7 verbunden ist und zudem direkt mit der Unterschicht-Lichtabschirmschicht 9a verbunden ist.
  • Die Oberschicht-Lichtabschirmschichten 22b und 23b (vierte leitfähige Schicht) sind jeweils an der Sourceelektrode 22 und der Drainelektrode 23 vorhanden. Wenn die Oberschicht-Lichtabschirmschichten 22b und 23b beispielsweise durch eine Metallschicht mit Lichtabschirmeigenschaften ausgebildet sind, sind die Oberschicht-Lichtabschirmschichten 22b und 23b ausgebildet, um voneinander getrennt zu sein, um einen elektrischen Kurzschluss zwischen der Sourceelektrode 22 und der Drainelektrode 23 zu verhindern. Bei dem Ausführungsbeispiel kann als die Oberschicht-Lichtabschirmschichten 22b, 23b ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet werden.
  • Wie in 71 gezeigt, ist der obere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart aufgebaut, dass Licht in Draufsicht von einer Oberseite in seinem gesamten Bereich durch die Oberschicht-Lichtabschirmschichten 22b, 23b und die Unterschicht-Lichtabschirmschichten 9a, 9b, 9c abgeschirmt wird. Des Weiteren ist der untere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart aufgebaut, dass Licht in Draufsicht von einer Unterseite (Oberfläche auf der Seite des Substrats 1) in seinem gesamten Bereich durch die Gateelektrode 2 abgeschirmt wird. Das Ausbilden des TFT-Abschnitts auf diese Weise macht es möglich, nahezu vollständig zu verhindern, dass Hintergrundlicht, externes Licht und Streulicht davon auf die Halbleiterkanalschicht 7 einfällt (Lichtabschirmung), was es möglich macht, eine Eigenschaftsverschlechterung der Halbleiterkanalschicht 7 aufgrund von Lichtabsorption zu verhindern.
  • Dann ist eine Zwischenisolierschicht 27 (vierte Isolierschicht) an dem gesamten Substrat 1 ausgebildet, um die Sourceelektrode 22, die Drainelektrode 23, die durchlässige Pixelelektrode 24 und die Oberschicht-Lichtabschirmschichten 22b, 23b abzudecken, und eine Zählelektrode 32 (fünfte leitfähige Schicht) ist an der Zwischenisolierschicht 27 vorhanden. Wie in 71 gezeigt, ist die Zählelektrode 32 angeordnet, um in Draufsicht an der Unterseite die durchlässige Pixelelektrode 24 zu überlappen. Bei dem Ausführungsbeispiel sind die Zählelektroden 32 in einer fortlaufenden Form ausgebildet, um zwischen in der Querrichtung (X-Richtung) benachbarten Pixeln zu schreiten, und sind ausgebildet, so dass der Zählelektrode 32 an einen Randabschnitt (nicht gezeigt) des Anzeigebereichs ein konstantes gemeinsames elektrisches Potential zugeführt wird.
  • Des Weiteren sind Schlitzöffnungsabschnitte SL an der Zählelektrode 32 vorhanden, und das Anlegen einer Spannung zwischen der durchlässigen Pixelelektrode 24 und der Zählelektrode 32 macht es möglich, mit der durchlässigen Pixelelektrode 24 dazwischen ein elektrisches Feld im Wesentlichen in der Querrichtung mit Bezug auf die Hauptseite des Substrats 1 oberhalb der Zählelektrode 32 zu erzeugen. Es sei angemerkt, dass, obwohl der Aufbau, bei dem schlitzförmige Öffnungsabschnitte an der Zählelektrode 32 ausgebildet sind, in dem Ausführungsbeispiel gezeigt ist, es auch bevorzugt ist, dass ein Öffnungsabschnitt ausgebildet werden kann, der eine Kammzahnform aufweist, bei der die einen Enden einer Vielzahl von Schlitzen verbunden sind.
  • Des Weiteren ist an dem Sourceanschlussabschnitt die Sourceextraktionselektrode 26T vorhanden, um über das erste Sourceanschlussabschnittkontaktloch 20, das die Zwischenisolierschicht 16 durchdringt, um den Sourceanschluss 15T zu erreichen, direkt mit dem Sourceanschluss 15T verbunden zu sein. Dann ist die Sourceanschlusskontaktfläche 35 an der Oberseite über das zweite Sourceanschlussabschnittkontaktloch 30, das die Zwischenisolierschicht 27 durchdringt, mit der Sourceextraktionselektrode 26T verbunden, um in einer Draufsicht zu überlappen.
  • Des Weiteren ist an dem Gateanschlussabschnitt die Gateanschlussextraktionselektrode 25 vorhanden, um über das erste Gateanschlussabschnittkontaktloch 19, das die Zwischenisolierschicht 16 und die Isolierschicht durchdringt, um den Gateanschluss zu erreichen, direkt mit dem Gateanschluss 4 verbunden zu sein. Dann ist die Gateanschlusskontaktfläche 34 an der Oberseite über das zweite Gateanschlussabschnittkontaktloch 29, das die Zwischenisolierschicht 27 durchdringt, mit der Gateanschlussextraktionselektrode 25 verbunden, um in Draufsicht zu überlappen.
  • Es sei angemerkt, dass die Sourceextraktionselektrode 26T und die Gateanschlussextraktionselektrode 25 durch die dritte leitfähige Schicht in derselben Schicht des TFT-Abschnitts wie die Sourceelektrode 22 und die Drainelektrode 23 ausgebildet sind. Des Weiteren sind die Sourceanschlusskontaktfläche 35 und die Gateanschlusskontaktfläche 34 durch die fünfte leitfähige Schicht in derselben Schicht des TFT-Abschnitts wie die Zählelektrode 32 ausgebildet.
  • Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen des TFT-Substrats 500 gemäß dem fünften Ausführungsbeispiel unter Verwendung von 73 bis 79 beschrieben. Es ist anzumerken, dass eine ebene Darstellung und eine Querschnittsdarstellung, die den abschließenden Schritt zeigen, der 71 bzw. der 72 entsprechen.
  • Zuerst wird das Substrat 1, das ein transparentes Isoliersubstrat, wie beispielsweise ein Glas, ist, unter Verwendung einer Reinigungsflüssigkeit oder reinem Wasser gewaschen. Bei dem Ausführungsbeispiel wird ein Glassubstrat mit einer Dicke von 0,6 mm als das Substrat 1 verwendet. Dann wird die erste leitfähige Schicht, die das Material der Gateelektrode 2, der Gateverdrahtung 3 und dergleichen ist, an einer der gesamten Hauptseiten des Substrats 1 ausgebildet, das gewaschen worden ist. Das zur Verwendung als die erste leitfähige Schicht geeignete Material ist in dem ersten Ausführungsbeispiel beschrieben, so dass eine überlappende Beschreibung weggelassen wird. Bei dem Ausführungsbeispiel soll eine Aluminium-Legierungsschicht (AI) als die erste leitfähige Schicht verwendet werden, und die AI-Legierungsschicht wird durch ein Sputterverfahren unter Verwendung eines Argongases (Ar) gebildet, um eine Dicke von 200 nm aufzuweisen.
  • Erster Fotolithografieschritt
  • Dann wird ein Fotoresistmaterial auf die erste leitfähige Schicht aufgebracht, eine Fotoresiststruktur wird in einem ersten Fotolithografieschritt gebildet, und die erste leitfähige Schicht wird einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Hierbei wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet. Dann werden durch Entfernen der Fotoresiststruktur, wie in 73 und 74 gezeigt, die Gateelektrode 2, die Gateverdrahtung 3 (nicht in 74 gezeigt) und der Gateanschluss 4 an der oberen Hauptseite des Substrats 1 ausgebildet.
  • Zweiter Fotolithografieschritt
  • Nach der Ausbildung der Isolierschicht 6 (erste Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1, um die Gateelektrode 2, die Gateverdrahtung 3 und den Gateanschluss 4 abzudecken, werden als nächstes die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht in dieser Reihenfolge an der Isolierschicht 6 geschichtet, um eine Fotoresiststruktur mit verschiedenen Dicken durch Belichten (Halbbelichtung) unter Verwendung einer Halbbelichtungsmaske in einem zweiten Fotolithografieschritt auszubilden, und durch Verwenden der Fotoresiststruktur wird durch Strukturieren der Oxid-Halbleiterschicht, der zweiten Isolierschicht und der zweiten leitfähigen Schicht durch Ätzen (wie in 37 und 38 des dritten Ausführungsbeispiels gezeigt) an dem TFT-Abschnitt der Schichtverbund aus der Halbleiterkanalschicht 7, der schützenden Isolierschicht 8 und der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs oberhalb der Gateelektrode 2 erhalten, und das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 werden an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs ausgebildet. Hierbei ist die Außenlinie der Halbleiterkanalschicht 7 angeordnet, um in Draufsicht innerhalb der Außenlinie der Gateelektrode 2 gegeben zu sein.
  • Des Weiteren wird für beschreibende Zwecke die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die zwischen dem ersten Sourceelektrodenkontaktloch 11 und dem ersten Drainelektrodenkontaktloch 12 verbleibt, als die Unterschicht-Lichtabschirmschicht 9a bezeichnet, die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Sourceelektrodenkontaktlochs 11 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9b bezeichnet, und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Drainelektrodenkontaktlochs 12 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9c bezeichnet.
  • Des Weiteren wird in einem Sourceverdrahtungsausbildungsbereich ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und der Unterschicht-Sourceverdrahtung 15 ausgebildet, und in einem Sourceanschlussausbildungsbereich wird ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und dem Sourceanschluss 15T durch denselben Prozess wie der obige Prozess ausgebildet.
  • Es sei angemerkt, dass für das Material und das Ausbildungsverfahren der Isolierschicht 6, der Oxid-Halbleiterschicht, der zweiten Isolierschicht und der zweiten leitfähigen Schicht, und dem Ätzen unter Verwendung einer Fotoresiststruktur, die durch eine Halbbelichtung ausgebildet worden ist, eine Beschreibung unter Verwendung von 19 bis 22 in dem zweiten Ausführungsbeispiel gemacht wird, so dass die Beschreibung weggelassen wird.
  • Als Nächstes wird die Zwischenisolierschicht 16 (dritte Isolierschicht) oberhalb der gesamten oberen Hauptseite des Substrats 1 ausgebildet. Bei dem Ausführungsbeispiel wird eine Kunststoffserienisolierschicht durch ein organisches Kunststoffmaterial ausgebildet. Insbesondere wird beispielsweise ein organisches Kunststoffmaterial aus einem Acryl mit Fotosensitivität durch ein Drehbeschichtungsverfahren als die Zwischenisolierschicht 16 auf das Substrat 1 aufgebracht, um eine Dicke von 2,0 bis 3,0 µm aufzuweisen.
  • Dritter Fotolithografieschritt
  • Als Nächstes wird die Zwischenisolierschicht 16 in einem dritten Fotolithografieschritt belichtet und entwickelt, und wie in 39 und 40 des dritten Ausführungsbeispiels gezeigt, werden das erste Sourceverdrahtungskontaktloch 10 (nicht in 40 gezeigt), das zweite Sourceelektrodenkontaktloch 17, das zweite Sourceelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20 ausgebildet, die die Zwischenisolierschicht 16 durchdringen.
  • Dann wird die schützende Isolierschicht 8, die an den Unterseiten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt ist, einem Ätzen unterworfen. Für das Ätzen kann ein Trockenätzverfahren verwendet werden, das ein Fluor enthaltendes Gas verwendet.
  • Bei dem Ausführungsbeispiel wird ein Trockenätzen unter Verwendung eines Gases durchgeführt, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist. Das Hinzufügen des O2-Gases macht es möglich zu unterdrücken, dass die Oxid-Halbleiterschicht 7 unterhalb der schützenden Isolierschicht 8 durch die Reduktionsreaktion während des Ätzens beschädigt wird. Durch das Ätzen wird, wie in 39 und 40 gezeigt, die Halbleiterkanalschicht 7 an der Unterseite des zweiten Sourceelektrodenkontaktlochs 17 freigelegt. Des Weiteren werden die Halbleiterkanalschicht 7 und ein Abschnitt der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (Unterschicht-Lichtabschirmschicht 9a bei dem Ausführungsbeispiel) an der Unterseite des zweiten Drainelektrodenkontaktlochs 18 freigelegt.
  • Obwohl der Gateanschluss 4 aus einer AI-Legierung an der Unterseite des ersten Gateanschlussabschnittkontaktlochs 19 freigelegt wird und die Unterschicht-Sourceverdrahtung 15 und der Sourceanschluss 15T, die aus einer AI-Legierung hergestellt sind, jeweils an den Unterseiten des ersten Sourceverdrahtungskontaktlochs 10 und des ersten Sourceanschlussabschnittkontaktlochs 20 freigelegt werden, wird die AI-Legierung nicht einem Ätzen durch ein Trockenätzen unter Verwendung eines Gases unterworfen, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist, so dass die Strukturen verbleiben wie sie sind.
  • Es sei angemerkt, dass als ein Material für die Kunststoffserienisolierschicht, die für die Zwischenisolierschicht 16 verwendet wird, neben einem organischen Acrylkunststoffmaterial auch ein Olefinserienmaterial, ein Novolacserienmaterial, ein Polyimidserienmaterial und ein Siloxanserienmaterial verwendet werden kann. Solche beschichtungsartigen organischen Isoliermaterialien haben eine geringe dielektrische Konstante und können einfach in eine dicke Schicht mit einer Schichtdicke von nicht weniger als 2,0 µm geformt werden, was es möglich macht, die Verdrahtungskapazität auf eine geringe Kapazität zu unterdrücken. Dadurch macht die Verwendung solcher Materialien es möglich, dass TFT-Substrat bei einer geringen Spannung zu betreiben, was es möglich macht, zur Reduzierung des Energieverbrauchs beizutragen. Dies macht es möglich, dass die durchlässige Pixelelektrode 24 überlappend an der Gateverdrahtung oder der Sourceverdrahtung angeordnet werden kann, was es zudem möglich macht, dass Öffnungsverhältnis hoch zu machen.
  • Des Weiteren kann für die Zwischenisolierschicht 16 statt des Kunststoffserienisolierschichtmaterials auch ein anorganisches Serienisoliermaterial, wie beispielsweise Siliciumnitrid (SiN) und Siliciumoxid (SiO), verwendet werden. Wenn ein solches anorganisches Serienisoliermaterial verwendet wird, werden das erste Sourceverdrahtungskontaktloch 10, das zweite Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20 unter Verwendung einer Fotoresiststruktur als eine Maske ausgebildet. Alternativ kann ein anorganisches Serienisolierschichtmaterial und ein Kunststoffserienisolierschichtmaterial zur Verwendung geeignet kombiniert werden.
  • Als Nächstes werden die dritte leitfähige Schicht und die vierte leitfähige Schicht in dieser Reihenfolge an der gesamten Oberfläche der Zwischenisolierschicht 16 geschichtet. Bei dem Ausführungsbeispiel wird eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet. Als die transparente leitfähige Schicht wird ITO-Schicht (in dem ein Mischungsverhältnis von Indiumoxid (In2O3) und Zinnoxid (SnO2) beispielsweise 90:10 (Masseprozent) beträgt) verwendet. Hierbei kann durch ein Spritzverfahren eine ITO-Schicht mit einer Dicke von 100 nm in einem amorphen Zustand unter Verwendung eines Gases ausgebildet werden, in dem ein Gas, aufweisend Wasserstoff (H), beispielsweise ein Wasserstoffgas (H2), Feuchtigkeit (H2O) oder dergleichen, mit Argon (Ar) vermischt ist. Des Weiteren wird eine AI-Legierungsschicht mit Lichtabschirmeigenschaften als die vierte leitfähige Schicht verwendet. Hierbei kann eine AI-Legierungsschicht mit einer Dicke von 100 nm durch ein Spritzverfahren unter Verwendung eines Ar-Gases ausgebildet werden.
  • Vierter Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der vierten leitfähigen Schicht (AI-Legierungsschicht) aufgebracht, eine Fotoresiststruktur wird durch einen vierten Fotolithografieschritt ausgebildet, und die AI-Legierungsschicht und die amorphe ITO-Schicht werden nacheinander einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen.
  • Hierbei durch Durchführung einer Halbbelichtung unter Verwendung einer Halbbelichtungsmaske eine Fotoresiststruktur mit verschiedenen Dicken ausgebildet. Das heißt, Abschnitte zum Zurücklassen der vierten leitfähigen Schicht zum Ausbilden der Strukturen der Oberschicht-Lichtabschirmschichten 22b und 23b werden in ihren Schichtdicken dick gemacht. Es ist anzumerken, dass die vierte leitfähige Schicht in zwei Schritten einem Ätzen unterworfen wird, und die Schichtdicke der Fotoresiststruktur an dem Abschnitt, der durch das zweite Ätzen entfernt wird, wird dünn gemacht. Beispielsweise wird die Schichtdicke in dem Bereich dünn gemacht, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, so dass die vierte leitfähige Schicht in dem Bereich, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, bei dem ersten Ätzen nicht entfernt wird. Des Weiteren wird die Schichtdicke der Fotoresiststruktur auch an dem Gateanschlussabschnitt und dem Sourceanschlussabschnitt dünn gemacht.
  • Dann wird die vierte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die vierte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur abgedeckt ist. Bei dem Ätzen der vierten leitfähigen Schicht wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet.
  • Danach wird die dritte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung derselben Fotoresiststruktur als eine Maske unterworfen, um die dritte leitfähige Struktur an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur und der vierten leitfähigen Schicht abgedeckt ist. Bei dem Ätzen der dritten leitfähigen Schicht (amorphe ITO-Schicht) wird ein Nassätzen verwendet, das eine chemische Oxalsäurenlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Dann wird das gesamte Substrat 1 auf 150°C erwärmt. Diese Erwärmung führt zu einer Kristallisierung der amorphen ITO-Schicht, um eine polykristalline ITO-Schicht zu werden. Die Substrattemperatur ist nicht auf 150°C eingeschränkt, und in dem Fall einer typischen amorphen ITO-Schicht, die ein Mischungsverhältnis aufweist, in dem Indiumoxid (In2O3) nicht weniger 85 Gew.-% und nicht mehr als 95 Gew.-% beträgt und Zinnoxid (SnO2) nicht weniger als 5 Gew.-% und nicht mehr als 15 Gew.-% beträgt (das Gesamte davon beträgt 100 Gew.-%), ermöglichen nicht weniger als 140°C die Kristallisation. Des Weiteren kann die Temperatur auf der Hochtemperaturseite optional in Abhängigkeit von der Wärmebeständigkeitstemperatur des zu verwendenden Fotoresistmaterials oder dergleichen festgelegt werden. Beispielsweise sin bei dem Ausführungsbeispiel, da eine organische Kunststoffschicht aus Acryl als die Zwischenisolierschicht 16 (dritte Isolierschicht) verwendet wird, nicht mehr als 230°C, das heißt die Wärmebeständigkeitstemperatur des Materials, bevorzugt, jedoch sind in dem Fall der Verwendung eines typischen fotosensitiven Kunststoffs aus Novolacserien als das Fotoresistmaterial nicht mehr als 160°C bevorzugt.
  • Als Nächstes wird durch Sauerstoffveraschung die Schichtdicke der Fotoresiststruktur vollständig reduziert, um die Fotoresiststruktur vollständig zu entfernen, deren Schichtdicke dünn ist. Im Gegensatz dazu wird die Fotoresiststruktur, deren Schichtdicke dick ist, dünn gemacht, um zurückzubleiben.
  • Als Nächstes wird die vierte leitfähige Schicht wieder einem Ätzen unter Verwendung eines Nassätzverfahrens unter Verwendung einer chemischen PAN-Lösung unter Verwendung der zurückgebliebenen Fotoresiststruktur als eine Maske unterworfen. Da die ITO-Schicht, das heißt die durchlässige leitfähige Schicht, die die untere Schicht ist, polykristallisiert wird, so dass die ITO-Schicht chemisch sehr stabil ist, ist es in diesem Zusammenhang möglich, die AI-Legierungsschicht, die nicht mit einer Fotoresiststruktur abgedeckt ist, zu ätzen, beispielsweise die AI-Legierungsschicht in dem Bereich, in dem die durchlässige Pixelelektrode 24 ausgebildet wird, und die AI-Legierungsschicht des Gateanschlussabschnitts und des Sourceanschlussabschnitts, praktisch ohne einen Ätzschaden mit Bezug auf die chemische PAN-Lösung zu erleiden (Verschwinden der Schicht oder Verschlechterung von elektrischen Eigenschaften oder optischen Eigenschaften).
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 75 und 76 gezeigt, die Gateanschlussextraktionselektrode 25, die Sourceelektrode 22, die Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, die Sourceanschlussextraktionselektrode 26T, die Drainelektrode 23 und die durchlässige Pixelelektrode 24, die sich von der Drainelektrode 23 erstreckt, ausgebildet, die durch die transparente leitfähige Schicht (polykristalline ITO-Schicht) gebildet sind. Des Weiteren werden die Oberschicht Lichtabschirmschichten 22b und 23b jeweils an dem oberen Abschnitt der Sourceelektrode 22 und dem oberen Abschnitt der Drainelektrode des TFT-Abschnitts ausgebildet. Die Oberschicht-Lichtabschirmschichten 22b und 23b werden ausgebildet, um in Draufsicht im Wesentlichen die gesamte ebene Struktur der Halbleiterkanalschicht 7, ausgenommen den Kanalbereich BC, abzudecken.
  • Hierbei ist die Gateanschlussextraktionselektrode 25 über das erste Gateanschlussabschnittkontaktloch 19 direkt mit dem Gateanschluss 4 verbunden. Des Weiteren ist die Sourceelektrode 22 über das zweite Sourceelektrodenkontaktloch 17 direkt mit der Halbleiterkanalschicht 7 verbunden. Des Weiteren ist die Oberschicht Sourceverdrahtung 26 über das erste Sourceverdrahtungskontaktloch 10 direkt mit der Unterschicht-Sourceverdrahtung 15 verbunden. Des Weiteren ist die Sourceverdrahtungsextraktionselektrode 26T über das erste Sourceanschlussabschnittkontaktloch 20 direkt mit dem Sourceanschluss 15T verbunden.
  • Als Nächstes wird die Zwischenisolierschicht 27 (vierte Isolierschicht) oberhalb der gesamten oberen Hauptseite des Substrats 1 ausgebildet. Bei dem Ausführungsbeispiel wird eine Siliciumnitridschicht (SiN) mit einer Dicke von 400 nm unter Verwendung eines CVD-Verfahrens ausgebildet.
  • Fünfter Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der Zwischenisolierschicht 27 (SiN-Schicht) aufgebracht, eine Fotoresiststruktur wird durch einen fünften Fotolithografieschritt gebildet, und die Zwischenisolierschicht 27 wird einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen.
  • Für das Ätzen kann ein Trockenätzverfahren verwendet werden, das ein Fluor enthaltendes Gas verwendet. Bei dem Ausführungsbeispiel wird ein Trockenätzen unter Verwendung eines Gases durchgeführt, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist.
  • Dann wird durch Entfernen der Fotoresiststruktur, wie in 77 und 78 gezeigt, die Zwischenisolierschicht 27 oberhalb der Gateanschlussextraktionselektrode 25 und der Sourceverdrahtungsextraktionselektrode 26T entfernt, und das zweite Gateanschlussabschnittkontaktloch 29 und das zweite Sourceanschlussabschnittkontaktloch 30 werden jeweils ausgebildet.
  • Dann wird die fünfte leitfähige Schicht 340, die das Material der Zählelektrode 32 ist, an der gesamten Oberseite der Zwischenisolierschicht 27 ausgebildet, einschließlich der Innenseite des zweiten Gateanschlussabschnittkontaktlochs 29 und der Innenseite des zweiten Sourceanschlussabschnittkontaktlochs 30. Bei dem Ausführungsbeispiel wird als die fünfte leitfähige Schicht eine amorphe ITO-Schicht mit einer Dicke von 100 nm, die dieselbe ist wie die transparente leitfähige Schicht, die die dritte leitfähige Schicht ist, durch ein Spritzverfahren ausgebildet.
  • Sechster Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der fünften leitfähigen Schicht 340 (amorphe ITO-Schicht) aufgebracht, eine Fotoresiststruktur wird durch einen sechsten Fotolithografieschritt ausgebildet, und die fünfte leitfähige Schicht 340 wird einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Bei diesem Ätzen kann ein Nassätzverfahren verwendet werden, das eine chemische Oxalsäurenlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 71 und 72 gezeigt, die Zählelektrode 32 mit Schlitzöffnungsabschnitten, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 ausgebildet, die durch eine amorphe ITO-Schicht gebildet sind, die eine transparente leitfähig Schicht ist. Die Gateanschlusskontaktfläche 34 ist an der Unterseite über das zweite Gateanschlussabschnittkontaktloch 29 direkt mit der Gateanschlussextraktionselektrode 25 verbunden. Des Weiteren ist die Sourceanschlusskontaktfläche 35 an der Unterseite über das Sourceanschlussabschnittkontaktloch 30 direkt mit der Sourceanschlussextraktionselektrode 26T verbunden.
  • Dann wird das gesamte Substrat 1 auf 200°C erwärmt, um die amorphe ITO-Schicht, die die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 bildet, zu polykristallisieren, um das TFT-Substrat 500 fertigzustellen, das in 71 und in 72 gezeigt ist.
  • Es sei angemerkt, dass nach Zusammenbau eines Flüssigkristallanzeigefeldes eine Ausrichtungsschicht und ein Distanzstück an einer Oberfläche des vollständigen TFT-Substrats 500 ausgebildet werden. Die Ausrichtungsschicht ist eine Schicht zur Ausrichtung von Flüssigkristall und ist durch Polyimid oder dergleichen gebildet. Des Weiteren werden ein separat hergestelltes Zählsubstrat, das mit einem Farbfilter, einer Zählelektrode, einer Ausrichtungsschicht und dergleichen ausgestattet ist, mit dem TFT-Substrat 500 zusammengebracht. In diesem Zusammenhang wird ein Spalt zwischen dem TFT-Substrat und dem Zählsubstrat durch das Distanzstück ausgebildet, und durch Einschließen von Flüssigkristall in dem Spalt wird ein Flüssigkristallanzeigefeld im FFS-Modus vom lichtdurchlässigen Typ des Verfahrens mit elektrischem Querfeld ausgebildet. Abschließend wird eine Flüssigkristallanzeigeanordnung durch Anordnen einer Lichtpolarisationsplatte, einer Phasenunterschiedplatte, einer Treiberschaltung, einer Hintergrundlichteinheit und dergleichen an einer Außenseite des Flüssigkristallanzeigefeldes fertiggestellt.
  • Wie oben beschrieben, macht es das fünfte Ausführungsbeispiel möglich, das TFT-Substrat 500 mit sechs Fotolithografieschritten herzustellen, das für eine Flüssigkristallanzeigeanordnung im FFS-Modus vom Etch-Stopper-Typ unter Verwendung einer Hochleistungsoxid-Halbleiterschicht als ihre Kanalschicht verwendet wird. Insbesondere wird die schützende Isolierschicht 8, die ein Etch-Stopper wird, nach Ausbildung der Oxid-Halbleiterschicht nachfolgend ausgebildet, so dass die Halbleiterkanalschicht 7 nahezu davon abgehalten wird, in ihren Eigenschaften aufgrund eines Prozessschadens in dem nachfolgenden TFT-Herstellungsschritt beschädigt zu werden. Dies macht es möglich, die Halbleiterkanalschicht 7 als die Kanalschicht des TFT in einem Zustand zu verwenden, in dem Hochleistungseigenschaften des Oxid-Halbleiters erhalten bleiben.
  • Des Weiteren hat die Sourceverdrahtung 151 eine zweischichtige Struktur aus der Unterschicht-Sourceverdrahtung 15 und der Oberschicht-Sourceverdrahtung 26, die über die Zwischenisolierschicht unabhängig ausgebildet sind, was eine sogenannte redundante Verdrahtung ist. Des Weiteren ist die Oberschicht-Sourceverdrahtung 26 über eine Vielzahl von ersten Sourceverdrahtungskontaktlöchern 10, die an der Zwischenisolierschicht 16 vorhanden sind, direkt mit der Unterschicht-Sourceverdrahtung 15 verbunden, was es möglich macht, die Funktion durch die andere Verdrahtung zu ergänzen, selbst wenn eine der Verdrahtungen abgetrennt ist. Dies macht es möglich, die Erzeugung eines linearen Fehlers aufgrund einer Abtrennung der Sourceverdrahtung 151 zu reduzieren, um ein Ertragsverhältnis während der Herstellung und die Betriebssicherheit des Produkts zu verbessern.
  • Des Weiteren wird die Unterschicht-Sourceverdrahtung 15 fortlaufend mit der Oxid-Halbleiterschicht der Isolierschicht ausgebildet, was es möglich macht, die Unterschicht-Sourceverdrahtung 15 (zweite leitfähige Schicht) mit guter Haftung auszubilden, was es möglich macht, das Erzeugen eines Abtrenneffekts aufgrund einer Ablösung der Schicht, die durch mangelnde Klebkraft verursacht wird, zu reduzieren. Dieser Effekt ist insbesondere groß an einem Stufenabschnitt an der Gateverdrahtungsstruktur in dem Bereich, in dem sich die Gateverdrahtung 3 und die Unterschicht-Sourceverdrahtung 15 kreuzen.
  • Des Weiteren ist die Halbleiterkanalschicht 7 derart aufgebaut, dass Licht in ihrem gesamten Bereich durch die Lichtabschirmschichten aus zwei Schichten auch an der Oberseite der Halbleiterkanalschicht 7 zusätzlich zu der Lichtabschirmung durch die Gateelektrode 2 an der Unterseite der Halbleiterkanalschicht 7 abgeschirmt wird, was es möglich macht, eine Verschlechterung (optische Verschlechterung) der Kanalschicht aufgrund von Absorption von Hintergrundlicht während des Betriebs der Flüssigkristallanzeigeanordnung und von externem Licht zu verhindern.
  • Des Weiteren macht es die Verwendung einer Kunststoffserienisolierschicht mit geringer Permittivität, die in ihrer Schichtdicke dick gemacht ist, um nicht dünner als 2,0 µm zu sein, und die eine Abflachungsmaßnahme bezüglich der Hauptseite des Substrats 1 aufweist, als die Zwischenisolierschicht 16 (dritte Isolierschicht) es möglich, die Verdrahtungskapazität auf ein niedriges Niveau zu unterdrücken. Dies macht es möglich, das TFT-Substrat bei einer geringen Spannung zu betreiben, was es möglich macht, zur Reduzierung des Energieverbrauchs beizutragen. Dies macht es möglich, dass die durchlässige Pixelelektrode 24 überlappend an der Gateverdrahtung oder Sourceverdrahtung angeordnet werden kann, und macht es zudem möglich, dass Öffnungsverhältnis hoch zu machen.
  • Da die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs durch eine leitfähige Schicht gebildet ist und die Drainelektrode 23 und die durchlässige Pixelelektrode 24 direkt verbunden sind, wird zudem das elektrische Potential der durchlässigen Pixelelektrode 24 an dem Kanalbereich BC als ein elektrisches Vorspannungspotential angelegt. Dies macht es möglich, eine Schwankung einer Grenzspannung (Vth) der Vielzahl von TFTs, die Anzeigepixel bilden, zu reduzieren, und eine Schwankung von TFT-Schwankungen aufgrund von unspezifiziertem externen Rauschen oder dergleichen zu unterdrücken, was es möglich macht, Anzeigeeigenschaften und die Betriebssicherheit weiter zu verbessern. Es sei angemerkt, dass die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs statt mit der Drainelektrode 23 direkt mit der Sourceelektrode 22 verbunden sein kann.
  • Ausbilden der Lichtabschirmschicht der obersten Schicht
  • In dem oben beschriebenen sechsten Fotolithografieschritt, obwohl die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 durch Strukturieren der fünften leitfähigen Schicht ausgebildet werden, ist es auch bevorzugt, dass eine Lichtabschirmschicht 33 der obersten Schicht (Unterschicht-Schicht) und eine Lichtabschirmschicht 33b der obersten Schicht (Oberschicht-Schicht), die in Draufsicht den Kanalbereich abdecken, oberhalb des Kanalbereichs des TFT-Abschnitts ausgebildet werden kann, wie in 80 und 81 gezeigt, durch Ausbilden einer Fotoresiststruktur mit verschiedenen Dicken durch Ausbilden einer leitfähigen Schicht mit Lichtabschirmeigenschaften (sechste leitfähige Schicht) an der fünften leitfähigen Schicht und Durchführen einer Halbbelichtung unter Verwendung einer Halbbelichtungsmaske an der geschichteten Schicht aus der fünften leitfähigen Schicht und der sechsten leitfähigen Schicht und durch aufeinanderfolgendes Unterwerfen der geschichteten Schicht aus der fünften leitfähigen Schicht und der sechsten leitfähigen Schicht einem Ätzen unter Verwendung der Fotoresiststruktur.
  • Um genauer zu sein, wird nach Ausbildung der fünften leitfähigen Schicht (amorphe ITO-Schicht) an der gesamten Oberseite der Zwischenisolierschicht 27 eine AI-Legierungsschicht mit Lichtabschirmeigenschaften als die sechste leitfähige Schicht ausgebildet, um eine geschichtete Schicht zu sein, eine Fotoresiststruktur mit verschiedenen Dicken wird daran durch Halbbelichten ausgebildet, und die sechste leitfähige Schicht (AI-Legierungsschicht) und die fünfte leitfähige Schicht (amorphe ITO-Schicht) werden nacheinander einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 auszubilden, und um die geschichtete Schicht an der Lichtabschirmschicht 33 der obersten Schicht, die aus einer ITO-Schicht gebildet ist, und an der Lichtabschirmschicht 33b der obersten Schicht, die aus einer AI-Legierungsschicht gebildet ist, oberhalb des Kanalbereichs des TFT-Abschnitts auszubilden.
  • In diesem Fall werden an der Fotoresiststruktur mit verschiedenen Dicken, die durch eine Halbbelichtung ausgebildet worden ist, Abschnitte zum Ausbilden der Strukturen der Lichtabschirmschichten 33 und 33b der obersten Schicht durch Zurücklassen der fünften und der sechsten leitfähigen Schicht in ihren Dicken dicker gemacht. Es ist anzumerken, dass die sechste leitfähige Schicht in zwei Schritten einem Ätzen unterworfen wird, und der Abschnitt, der durch das zweite Ätzen entfernt wird, wird in der Schichtdicke der Fotoresiststruktur dünn gemacht. Beispielsweise wird die Schichtdicke in den Bereichen dünn gemacht, in denen die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 ausgebildet werden, und bei dem ersten Ätzen wird die sechste leitfähige Schicht in dem Bereich, in dem diese ausgebildet werden, gemacht, um nicht entfernt zu werden.
  • Dann wird die sechste leitfähige Schicht zuerst einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die sechste leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mehr der Fotoresiststruktur abgedeckt ist. Bei dem Ätzen der vierten leitfähigen Schicht wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet.
  • Danach wird die fünfte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung derselben Fotoresiststruktur als eine Maske unterworfen, um die vierte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur und der sechsten leitfähigen Schicht abgedeckt ist. Bei dem Ätzen der vierten leitfähigen Schicht (amorphes ITO) wird ein Nassätzen verwendet, das eine chemische Oxalsäurenlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Dann wird das gesamte Substrat 1 auf 150°C erwärmt, um die amorphe ITO-Schicht, die die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 bildet, und die Lichtabschirmschicht 33 der obersten Schicht zu polykristallisieren. Es sei angemerkt, dass die Substrattemperatur nicht auf 150°C eingeschränkt ist, und in dem Fall einer typischen amorphen ITO-Schicht, die ein Mischungsverhältnis aufweist, in dem Indiumoxid (In2O3) nicht weniger als 85 Gew.-% und nicht mehr als 85 Gew.-% beträgt und Zinnoxid (SnO2) nicht weniger als 5 Gew.-% und nicht mehr als 15 Gew.-% beträgt (das Gesamte davon beträgt 100 Gew.-%), ermöglichen nicht weniger als 140°C die Kristallisation. Im Gegensatz dazu kann auf der Hochtemperaturseite die Temperatur willkürlich in Abhängigkeit der Wärmebeständigkeitstemperatur eines Materials oder dergleichen, das für die Schicht und die Struktur, die an dem TFT-Substrat ausgebildet werden, verwendet wird, festgelegt werden. Beispielsweise sind bei dem Ausführungsbeispiel, da eine organische Kunststoffschicht aus Acryl als die dritte Isolierschicht verwendet wird, nicht mehr als 230°C, das heißt die Wärmebeständigkeitstemperatur des Materials, bevorzugt, jedoch sind beispielsweise in dem Fall der Verwendung eines typischen fotosensitiven Kunststoffs aus Novolacserien für das Fotoresistmaterial nicht mehr als 160°C bevorzugt.
  • Als Nächstes wird durch Sauerstoffveraschung die Schichtdicke der Fotoresiststruktur vollständig reduziert, um die Fotoresiststruktur vollständig zu entfernt, deren Schichtdicke dünn ist. Im Gegensatz dazu wird die Fotoresiststruktur, deren Schichtdicke dick ist, dünn gemacht, um zurückzubleiben.
  • Als Nächstes wird die sechste leitfähige Schicht wieder einem Ätzen unter Verwendung eines Nassätzverfahrens unter Verwendung einer chemischen PAN-Lösung unter Verwendung der zurückgebliebenen Fotoresiststruktur als eine Maske unterworfen. Da die ITO-Schicht, das heißt eine transparente leitfähig Schicht, die die untere Schicht ist, polykristallisiert wird, so dass die ITO-Schicht chemisch sehr stabil ist, ist es in diesem Zusammenhang möglich, die Al-Legierungsschicht, die nicht mit einer Fotoresiststruktur abgedeckt ist, zu ätzen, beispielsweise die Al-Legierungsschicht an der Zählelektrode 32 und die Al-Legierungsschicht an dem Gateanschlussabschnitt und dem Sourceanschlussabschnitt, praktisch ohne einen Ätzschaden in Bezug auf die chemische PAN-Lösung zu erleiden (Verschwinden der Schicht oder Verschlechterung von elektrischen Eigenschaften oder optischen Eigenschaften).
  • Dann wird durch Entfernen der Fotoresiststruktur, wie in 80 und 81 gezeigt, ein TFT-Substrat 501 erhalten werden, bei dem die Lichtabschirmschichten 33 und 33b der obersten Schicht, die in Draufsicht den Kanalbereich abdecken, oberhalb des Kanalbereichs des TFT-Abschnitts ausgebildet sind.
  • Bei dem TFT-Substrat 501 ist in Draufsicht der obere Abschnitt der Halbleiterkanalschicht 7 derart ausgebildet, dass Licht vollständig durch die Lichtabschirmschichten aus den drei Schichten abgeschirmt wird, die die Lichtabschirmschichten 33 und 33b der obersten Schicht zusätzlich zu den Unterschicht-Lichtabschirmschichten 9a, 9b, 9c und den Oberschicht-Lichtabschirmschichten 22b, 23b aufweisen, was es möglich macht, eine Verschlechterung (optische Verschlechterung) der Kanalschicht aufgrund von Absorption von Hintergrundlicht während des Betriebs der Flüssigkristallanzeigeanordnung und von externem Licht weiter zu unterdrücken.
  • Abwandlung
  • Als Nächstes wird mit Bezug auf 82 und 83 ein Aufbau eines TFT-Substrats 500A gemäß einer Abwandlung des fünften Ausführungsbeispiels mit Bezug auf 82 und 83 beschrieben. Das TFT-Substrat 500A hat einen Aufbau, weiter aufweisend eine gemeinsame Elektrode, die eine Hilfskapazität einer Pixelelektrode in dem Pixelabschnitt des TFT-Substrats 500 wird. Es ist anzumerken, dass dieselben Bezugszeichen denselben Komponenten wie denjenigen des TFT-Substrats 500, das unter Verwendung von 71 und 72 beschrieben ist, zugeordnet sind, und dass die überlappende Beschreibung weggelassen wird.
  • Aufbau von Pixel und TFT-Substrat
  • 82 ist eine Draufsicht, die einen ebenen Aufbau eines Pixels gemäß der Abwandlung des fünften Ausführungsbeispiels zeigt, und 83 ist eine Querschnittsdarstellung, die einen Querschnittsaufbau genommen entlang der Linie X-X (Querschnittsaufbau des TFT-Abschnitts, Querschnittsaufbau des Pixelabschnitts und Querschnittsaufbau des gemeinsamen Elektrodenabschnitts), einen Querschnittsaufbau genommen entlang der Linie Y-Y (Querschnittsaufbau des Gateanschlussabschnitts) und einen Querschnittsaufbau genommen entlang der Linie Z-Z (Querschnittsaufbau des Sourceanschlussabschnitts) aus 82 zeigt. Es ist anzumerken, dass das TFT-Substrat 500A für eine Flüssigkristallanzeigeanordnung im FFS-Modus vom lichtdurchlässigen Typ in der folgenden Beschreibung verwendet werden soll.
  • Wie in 82 gezeigt, ist in dem TFT-Substrat 500A zusätzlich zu dem Aufbau des TFT-Substrats 500 eine gemeinsame Elektrode 5 enthalten, die angeordnet ist, um sich parallel zu einer Gateverdrahtung 3 zu erstrecken, und die durch eine erste leitfähige Schicht, die dieselbe wie die Gateverdrahtung 3 ist, ausgebildet ist. Die gemeinsame Elektrode 5 bildet eine Hilfskapazität einer durchlässigen Pixelelektrode 24 in dem Pixelabschnitt und führt einer Zählelektrode 32 des Pixelabschnitts ein konstantes gemeinsames elektrisches Potential zu. Daher ist die Zählelektrode 32 unabhängig für jeden Pixel und ist über eine gemeinsame Elektrodenextraktionselektrode 28, die in einem ersten gemeinsamen Elektrodenabschnittkontaktloch 21 vorhanden ist, elektrisch mit der gemeinsamen Elektrode 5 verbunden.
  • Als Nächstes wird ein Querschnittsaufbau des TFT-Substrats 500A unter Verwendung von 83 beschrieben. Wie in 83 gezeigt, umfasst das TFT-Substrat 500A ein Substrat 1, das heißt ein transparentes Isoliersubstrat, wie beispielsweise ein Glas, als sein Basismaterial, und eine Gateelektrode 2 (aufweisend die Gateverdrahtung 3), ein Gateanschluss 4 und die gemeinsame Elektrode 5 sind an dem Substrat 1 angeordnet.
  • Dann ist eine Isolierschicht 6 (erste Isolierschicht) angeordnet, um die Gateelektrode 2, den Gateanschluss 4 und die gemeinsame Elektrode 5 abzudecken. Die Isolierschicht 6 dient als eine Gateisolierschicht an dem TFT-Abschnitt, so dass die Isolierschicht 6 in manchen Fällen als eine Gateisolierschicht 6 bezeichnet wird.
  • In dem TFT-Abschnitt ist eine Oxid-Halbleiterschicht 7 an der Isolierschicht an der Position angeordnet, die die Gateelektrode 2 überlappt. Eine schützende Isolierschicht 8 (zweite Isolierschicht) ist an der Halbleiterkanalschicht 7 angeordnet, und eine Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (zweite leitfähige Schicht), die aus einer Metallschicht mit Lichtabschirmeigenschaften oder dergleichen hergestellt ist, ist an der schützenden Isolierschicht 8 angeordnet.
  • Bei der Abwandlung wird als die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs beispielsweise ein Metall, wie beispielsweise Mo und AI, oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet. Dann sind ein erstes Sourceelektrodenkontaktloch 11 und ein erstes Drainelektrodenkontaktloch 12 an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs oberhalb der Halbleiterkanalschicht 7 vorhanden. Es sei angemerkt, dass die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs in manchen Fällen abhängig von ihrer Position für beschreibende Zwecke als eine Unterschicht-Lichtabschirmschicht 9a, 9b oder 9c bezeichnet wird.
  • Des Weiteren ist an dem Sourceanschlussabschnitt eine Oxid-Halbleiterschicht 13 in derselben Schicht des TFT-Abschnitts wie die Halbleiterkanalschicht 7 vorhanden, und eine Isolierschicht 14 ist in derselben Schicht wie die schützende Isolierschicht 8 an der Oxid-Halbleiterschicht 13 vorhanden. Dann ist der Sourceanschluss 15T (aufweisend die Unterschicht-Sourceverdrahtung 15) in derselben Schicht wie die Unterschicht-Lichtabschirmschicht des Kanalbereichs 9 (zweite leitfähige Schicht) an der Isolierschicht 14 vorhanden, so dass der Sourceanschluss 15T die oberste Schicht eines Schichtverbunds aus drei Schichten ist. Des Weiteren ist an dem Gateanschlussabschnitt die Isolierschicht 6 ausgebildet, um den Gateanschluss 4 (aufweisend die Gateverdrahtung 3) abzudecken.
  • Dann ist eine Zwischenisolierschicht 16 (dritte Isolierschicht) oberhalb der gesamten Oberfläche des Substrats 1 angeordnet, um die Isolierschicht 6, die Halbleiterkanalschicht 7, die schützende Isolierschicht 8 und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs abzudecken. Dann sind an dem TFT-Abschnitt ein zweites Sourceelektrodenkontaktloch 17 und ein zweites Drainelektrodenkontaktloch 18, die die Zwischenisolierschicht 16 und die schützende Isolierschicht 8 durchdringen, um die Halbleiterkanalschicht 7 zu erreichen, ausgebildet. Das zweite Sourceelektrodenkontaktloch 17 ist angeordnet, um in Draufsicht innerhalb des äußeren Umfangs des ersten Sourceelektrodenkontaktlochs 11 angeordnet zu sein, und ist ausgebildet, so dass eine Oberfläche der Halbleiterkanalschicht 7 an seiner Unterseite freigelegt ist. Des Weiteren ist das zweite Drainelektrodenkontaktloch 18 angeordnet, so dass in Draufsicht wenigstens ein Abschnitt davon außerhalb des äußeren Umfangs des ersten Drainelektrodenkontaktlochs 12 angeordnet ist, und ist ausgebildet, so dass beide Oberflächen der Halbleiterkanalschicht 7 und die Oberfläche von wenigstens einem Abschnitt des Bereichs der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (Bereich der Unterschicht-Lichtabschirmschicht 9a bei dem Ausführungsbeispiel) freigelegt sind.
  • Des Weiteren ist in dem gemeinsamen Elektrodenabschnitt das erste gemeinsame Elektrodenabschnittkontaktloch 21, das die Zwischenisolierschicht 16 und die Isolierschicht 6 durchdringt, um die gemeinsame Elektrode 5 zu erreichen, in dem Bereich vorhanden, der in Draufsicht an der Unterseite die Struktur der gemeinsamen Elektrode 5 überlappt.
  • Dann sind eine Sourceelektrode 22 und eine Drainelektrode 23, die als eine dritte leitfähige Schicht gebildet sind, angeordnet, um voneinander getrennt zu sein und über das zweite Sourceelektrodenkontaktloch 17 und das zweite Drainelektrodenkontaktloch 18 jeweils direkt mit der Halbleiterkanalschicht 7 verbunden zu sein. Der Bereich zwischen der Sourceelektrode 22 und der Drainelektrode 23 an der Halbleiterkanalschicht 7 bildet einen Kanalbereich BC. Es ist anzumerken, dass bei der Modifikation eine transparente leitfähige Schicht (transluzente leitfähige Schicht) für die dritte leitfähige Schicht verwendet wird.
  • Des Weiteren ist die durchlässige Pixelelektrode 24, die sich von der Drainelektrode 23 erstreckt, vorhanden, so dass ein Abschnitt davon in Draufsicht die gemeinsame Elektrode 5 an der Unterseite in einem gemeinsamen Elektrodenausbildungsbereich überlappt, und eine Hilfskapazität für das elektrische Pixelpotential wird über die Isolierschicht 6 und die Zwischenisolierschicht 16 ausgebildet.
  • Des Weiteren ist in dem ersten gemeinsamen Elektrodenabschnittkontaktloch 21 die gemeinsame Elektrodenextraktionselektrode 28, die als die dritte leitfähige Schicht gebildet ist, vorhanden, um an der Unterseite direkt mit der gemeinsamen Elektrode 5 verbunden zu sein. Es sei angemerkt, dass die gemeinsame Elektrodenextraktionselektrode 28 als eine Struktur gebildet ist, die von der Sourceelektrode 22 und der Drainelektrode 23 (aufweisend die durchlässige Pixelelektrode 24) getrennt ist, um nicht elektrisch damit verbunden zu sein (nicht einen Kurzschluss zu verursachen).
  • Oberschicht-Lichtabschirmschichten 22b und 23b (vierte leitfähige Schicht) sind jeweils an der Sourceelektrode 22 und der Drainelektrode 23 vorhanden. Wenn die Oberschicht-Lichtabschirmschichten 22b und 23b beispielsweise durch eine Metallschicht mit Lichtabschirmeigenschaften gebildet sind, sind die Oberschicht-Lichtabschirmschichten 22b und 23b ausgebildet, um voneinander getrennt zu sein, um einen elektrischen Kurschluss zwischen der Sourceelektrode 22 und der Drainelektrode 23 zu verhindern. Bei dem Ausführungsbeispiel kann als die Oberschicht-Lichtabschirmschichten 22b, 23b ein Metall, wie beispielsweise Molybdän (Mo) und Aluminium (AI), oder eine Legierung, die durch Hinzufügen eines anderen Elements zu dem Metall erhalten wird, verwendet werden.
  • Wie in 82 gezeigt, ist der obere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart ausgebildet, dass in Draufsicht sein gesamter Bereich von dem Licht von einer Oberseite durch die Oberschicht-Lichtabschirmschichten 22b, 23b und die Unterschicht-Lichtabschirmschichten 9a, 9b, 9c abgeschirmt ist. Des Weiteren ist der untere Bereich der Halbleiterkanalschicht 7 des TFT-Abschnitts derart ausgebildet, dass Licht von einer Unterseite (Oberfläche auf der Seite des Substrats 1) in Draufsicht in seinem gesamten Bereich durch die Gateelektrode 2 abgeschirmt ist. Das Ausbilden des TFT-Abschnitts auf diese Weise macht es möglich, nahezu vollständig zu verhindern, dass Hintergrundlicht, externes Licht und Streulicht davon auf die Halbleiterkanalschicht 7 einfällt (Lichtabschirmung), was es möglich macht, eine Eigenschaftsverschlechterung der Halbleiterkanalschicht 7 aufgrund von Lichtabsorption zu verhindern.
  • Dann ist eine Zwischenisolierschicht 27 (vierte Isolierschicht) oberhalb des gesamten Substrats 1 ausgebildet, um die Sourceelektrode 22, die Drainelektrode 23, die durchlässige Pixelelektrode 24 und die Oberschicht-Lichtabschirmschichten 22b, 23b und die gemeinsame Elektrodenextraktionselektrode 28 abzudecken. Es sei angemerkt, dass in dem gemeinsamen Elektrodenabschnitt ein zweites gemeinsames Elektrodenabschnittkontaktloch 31 an der Zwischenisolierschicht 27 vorhanden ist. Das zweite gemeinsame Elektrodenabschnittkontaktloch 31 ist in dem Bereich angeordnet, der in Draufsicht an der Unterseite die Struktur der gemeinsamen Elektrode 5 und die gemeinsamen Elektrodenextraktionselektrode 28 überlappt, und ist ausgebildet, so dass die Oberfläche der gemeinsamen Elektrodenextraktionselektrode 28, die die untere Schicht ist, freigelegt ist.
  • Die Zählelektrode 32 (fünfte leitfähige Schicht) ist an der Zwischenisolierschicht 27 vorhanden. Wie in 83 gezeigt, ist die Zählelektrode 32 vorhanden, um über das zweite gemeinsame Elektrodenabschnittkontaktloch 31 direkt mit der gemeinsamen Elektrodenextraktionselektrode 28, die die untere Schicht ist, verbunden zu sein, und ist über die gemeinsame Elektrodenextraktionselektrode 28 an der Unterseite elektrisch mit der gemeinsamen Elektrode 5 verbunden, so dass der Zählelektrode 32 ein konstantes gemeinsames elektrisches Potential zugeführt wird.
  • Des Weiteren sind Schlitzöffnungsabschnitte SL an der Zählelektrode 32 vorhanden, und ein Anlegen einer Spannung zwischen der durchlässigen Pixelelektrode 24 und der Zählelektrode 32 macht es möglich, mit der durchlässigen Pixelelektrode 24 dazwischen ein elektrisches Feld im Wesentlichen in Querrichtung mit Bezug auf die Hauptseite des Substrats 1 oberhalb der Zählelektrode 32 zu erzeugen. Es sei angemerkt, dass, obwohl der Aufbau, bei dem schlitzförmige Öffnungsabschnitte an der Zählelektrode 32 ausgebildet sind, in dem Ausführungsbeispiel gezeigt ist, es ebenso bevorzugt ist, dass ein Öffnungsabschnitt ausgebildet werden kann, der eine Kammzahnform aufweist, bei der die einen Enden einer Vielzahl von Schlitzen verbunden sind.
  • Des Weiteren ist an dem Sourceanschlussabschnitt eine Sourceextraktionselektrode 26T vorhanden, um über ein erstes Sourceanschlussabschnittkontaktloch 20, das die Zwischenisolierschicht 16 durchdringt, um den Sourceanschluss 15T zu erreichen, direkt mit dem Sourceanschluss 15T verbunden zu sein. Dann ist eine Sourceanschlusskontaktfläche 35 an der Oberseite über ein zweites Sourceanschlussabschnittkontaktloch 30, das die Zwischenisolierschicht 27 durchdringt, mit der Sourceextraktionselektrode 26T verbunden, um in Draufsicht zu überlappen.
  • Des Weiteren ist an einem Gateanschlussabschnitt eine Gateanschlussextraktionselektrode 25 vorhanden, um über ein erstes Gateanschlussabschnittkontaktloch 19, das die Zwischenisolierschicht 16 und die Isolierschicht 6 durchdringt, um den Gateanschluss zu erreichen, direkt mit dem Gateanschluss 4 verbunden. Dann ist eine Gateanschlusskontaktfläche 34 an der Oberseite über ein zweites Gateanschlussabschnittkontaktloch 29, das die Zwischenisolierschicht 27 durchdringt, mit der Gateanschlussextraktionselektrode 25 verbunden, um in Draufsicht zu überlappen.
  • Es sei angemerkt, dass die Sourceextraktionselektrode 26T und die Gateanschlussextraktionselektrode 25 durch die dritte leitfähige Schicht in derselben Schicht des TFT-Abschnitts wie die Sourceelektrode 22 und die Drainelektrode 23 ausgebildet sind. Des Weiteren sind die Sourceanschlusskontaktfläche 35 und die Gateanschlusskontaktfläche 34 durch die fünfte leitfähige Schicht in derselben Schicht des TFT-Abschnitts wie die Zählelektrode 32 ausgebildet.
  • Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen des TFT-Substrats 500A gemäß der Abwandlung des fünften Ausführungsbeispiels unter Verwendung von 84 bis 92 beschrieben. Es ist anzumerken, dass eine Draufsicht und eine Querschnittsdarstellung, die den abschließenden Schritt zeigen, der 82 bzw. der 83 entsprechen.
  • Die erste leitfähige Schicht, die das Material der Gateelektrode 2, der Gateverdrahtung 3, der gemeinsamen Elektrode 5 und dergleichen ist, wird an einer der gesamten Hauptseiten des Substrats 1 ausgebildet, das gewaschen worden ist. Das zur Verwendung als die erste leitfähige Schicht geeignete Material ist in dem fünften Ausführungsbeispiel beschrieben, so dass eine überlappende Beschreibung weggelassen wird. Bei der Abwandlung soll eine Aluminium-Legierungsschicht (AI) als die erste leitfähige Schicht verwendet werden, und die AI-Legierungsschicht wird durch ein Sputterverfahren unter Verwendung von Argongas (Ar) gebildet, um eine Dicke von 200 nm aufzuweisen.
  • Erster Fotolithografieschritt
  • Dann wird ein Fotoresistmaterial auf die erste leitfähige Schicht aufgebracht, eine Fotoresiststruktur wird in einem ersten Fotolithografieschritt ausgebildet, und die erste leitfähige Schicht wird einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Hierbei wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet. Dann werden durch Entfernen der Fotoresiststruktur, wie in 84 und 85 gezeigt, die Gateelektrode 2, die Gateverdrahtung 3 (nicht in 85 gezeigt) der Gateanschluss 4 und die gemeinsame Elektrode 5 an der oberen Hauptseite des Substrats 1 ausgebildet.
  • Zweiter Fotolithografieschritt
  • Nachdem die Isolierschicht 6 (erste Isolierschicht) an der gesamten oberen Hauptseite des Substrats 1 ausgebildet worden ist, um die Gateelektrode 2, die Gateverdrahtung 3, den Gateanschluss 4, die gemeinsame Elektrode 5 abzudecken, werden dann die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht in dieser Reihenfolge an der Isolierschicht 6 geschichtet. Dann wird in einem zweiten Fotolithografieschritt eine Fotoresiststruktur mit verschiedenen Dicken durch ein Belichten (Halbbelichten) unter Verwendung einer Halbbelichtungsmaske ausgebildet, und die Oxid-Halbleiterschicht, die zweite Isolierschicht und die zweite leitfähige Schicht werden einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur unterworfen. Hierdurch wird, wie in 60 und 61 des vierten Ausführungsbeispiels gezeigt, an dem TFT-Abschnitt der Schichtverbund aus der Halbleiterkanalschicht 7, der schützenden Isolierschicht 8 und der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs oberhalb der Gateelektrode 2 erhalten, und das erste Sourceelektrodenkontaktloch 11 und das erste Drainelektrodenkontaktloch 12 werden an der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs ausgebildet. Hierbei ist die Außenlinie der Halbleiterschicht 7 angeordnet, um in Draufsicht innerhalb der Außenlinie der Gateelektrode 2 gegeben zu sein.
  • Des Weiteren wird für beschreibende Zwecke die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die zwischen dem ersten Sourceelektrodenkontaktloch 11 und dem ersten Drainelektrodenkontaktloch 12 verbleibt, als die Unterschicht-Lichtabschirmschicht 9a bezeichnet, die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Sourceelektrodenkontaktlochs 11 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9b bezeichnet, und die Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs, die auf der Seite des ersten Drainelektrodenkontaktlochs 12 gegenüberliegend zu der Unterschicht-Lichtabschirmschicht 9a verbleibt, wird als die Unterschicht-Lichtabschirmschicht 9c bezeichnet.
  • Des Weiteren ist in einem Sourceverdrahtungsausbildungsbereich ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und der Unterschicht-Sourceverdrahtung 14 ausgebildet, und in einem Sourceanschlussausbildungsbereich wird ein Schichtverbund aus der Oxid-Halbleiterschicht 13, der Isolierschicht 14 und dem Sourceanschluss 15T durch denselben Prozess wie der obige Prozess ausgebildet.
  • Es sei angemerkt, dass für das Material und Ausbildungsverfahren der Isolierschicht 6, der Oxid-Halbleiterschicht, der zweiten Isolierschicht und der zweiten leitfähigen Schicht, und das Ätzen unter Verwendung einer Fotoresiststruktur, die durch ein Halbbelichten ausgebildet worden ist, die Beschreibung unter Verwendung von 19 bis 22 des zweiten Ausführungsbeispiels gemacht wird, so dass die Beschreibung weggelassen wird.
  • Als Nächstes wird die Zwischenisolierschicht 16 (dritte Isolierschicht) oberhalb der gesamten oberen Hauptseite des Substrats 1 ausgebildet. Bei der Abwandlung wird eine Kunststoffserienisolierschicht durch ein organisches Kunststoffmaterial ausgebildet. Insbesondere wird beispielsweise ein organisches Kunststoffmaterial aus einem Acryl mit Fotosensitivität durch ein Drehbeschichtungsverfahren als die Zwischenisolierschicht 16 auf das Substrat 1 aufgebracht, um eine Dicke von 2,0 bis 3,0 µm aufzuweisen.
  • Dritter Fotolithografieschritt
  • Als Nächstes wird die Zwischenisolierschicht 16 in einem dritte Fotolithografieschritt belichtet und entwickelt, und wie in 86 und in 87 gezeigt, werden das erste Sourceverdrahtungskontaktloch 10 (nicht in 63), das zweite Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20 und das erste gemeinsame Elektrodenabschnittkontaktloch 21 ausgebildet, die die Zwischenisolierschicht 16 durchdringen.
  • Dann wird die schützende Isolierschicht 8, die an den unteren Abschnitten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt ist, einem Ätzen unterworfen. Bei dem Ätzen wird ein Trockenätzen unter Verwendung eines Gases durchgeführt, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist. Durch das Ätzen wird, wie in 86 und 87 gezeigt, die Halbleiterkanalschicht 7 an den Unterseiten des zweiten Sourceelektrodenkontaktlochs 17 und des zweiten Drainelektrodenkontaktlochs 18 freigelegt. Des Weiteren werden die Halbleiterkanalschicht 7 und ein Abschnitt der Unterschicht-Lichtabschirmschicht 9 des Kanalbereichs (Unterschicht-Lichtabschirmschicht 9a bei dem Ausführungsbeispiel) an der Unterseite des zweiten Drainelektrodenkontaktlochs 18 freigelegt.
  • Obwohl das erste Gateanschlussabschnittkontaktloch 19 und das erste gemeinsame Elektrodenabschnittkontaktloch 21 auch die Isolierschicht 6 durchdringen, und der Gateanschluss 4 und die gemeinsame Elektrode 5 aus einer AI-Legierung jeweils an ihren Unterseiten freigelegt sind, und die Unterschicht-Sourceverdrahtung 15 und der Sourceanschluss 15T aus einer Al-Legierung jeweils an den Unterseiten des ersten Sourceverdrahtungskontaktlochs 10 und des ersten Sourceanschlussabschnittkontaktlochs 20 freigelegt sind, wird die Al-Legierung nicht durch Trockenätzen unter Verwendung eines Gases geätzt, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist, so dass die Strukturen verbleiben wie sie sind.
  • Es sei angemerkt, dass als ein Material der Kunststoffserienisolierschicht, die für die Zwischenisolierschicht 16 verwendet wird, neben einem organischen Acrylkunststoffmaterial auch ein Olefinserienmaterial, ein Novolacserienmaterial, ein Polyimidserienmaterial und ein Siloxanserienmaterial verwendet werden kann. Solche beschichtungsartigen organischen Isoliermaterialien haben eine geringe dielektrische Konstante und können einfach in eine dicke Schicht mit einer Dicke von nicht weniger als 2, 0 µm geformt werden, was es möglich macht, die Verdrahtungskapazität auf eine geringe Kapazität zu unterdrücken. Daher macht es die Verwendung eines solchen Materials möglich, das TFT-Substrat bei einer geringen Spannung zu betreiben, was es möglich macht, zur Reduzierung des Energieverbrauchs beizutragen. Dies macht es möglich, dass die durchlässige Pixelelektrode 24 überlappend an der Gateverdrahtung oder der Sourceverdrahtung angeordnet werden kann, und macht es zudem möglich, das Öffnungsverhältnis hoch zu machen.
  • Des Weiteren kann für die Zwischenisolierschicht 16 statt des Kunststoffserienisolierschichtmaterials auch ein anorganisches Serienisoliermaterial, wie Siliciumnitrid (SiN) und Siliciumoxid (SiO), verwendet werden. Wenn ein solches anorganisches Serienisoliermaterial verwendet wird, werden das erste Sourceverdrahtungskontaktloch 10, das zweite Sourceelektrodenkontaktloch 17, das zweite Drainelektrodenkontaktloch 18, das erste Gateanschlussabschnittkontaktloch 19 und das erste Sourceanschlussabschnittkontaktloch 20 unter Verwendung einer Fotoresiststruktur als eine Maske ausgebildet. Alternativ können ein anorganisches Serienisolierschichtmaterial und ein Kunststoffserienisolierschichtmaterial zur Verwendung angemessen kombiniert werden.
  • Als Nächstes werden die dritte leitfähige Schicht und die vierte leitfähige Schicht in dieser Reihenfolge an der gesamten Oberfläche der Zwischenisolierschicht 16 geschichtet.
  • Bei der Abwandlung wird eine transparente leitfähige Schicht (transluzente leitfähige Schicht) als die dritte leitfähige Schicht verwendet, und eine AI-Legierungsschicht mit Lichtabschirmeigenschaften wird als die vierte leitfähige Schicht verwendet. Es sei angemerkt, dass das Material, die Schichtdicke und das Herstellungsverfahren der transparenten leitfähigen Schicht und das Material, die Schichtdicke und das Herstellungsverfahren der AI-Legierungsschicht dieselben sind wie diejenigen des fünften Ausführungsbeispiels, so dass die Beschreibung weggelassen wird.
  • Vierter Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der vierten leitfähigen Schicht (AI-Legierungsschicht) aufgebracht, und eine Fotoresiststruktur wird in einem vierten Fotolithografieschritt ausgebildet. Hierbei wird durch Durchführen einer Halbbelichtung unter Verwendung einer Halbbelichtungsmaske, was in dem zweiten Fotolithografieschritt beschrieben ist, eine Fotoresiststruktur mit verschiedenen Dicken ausgebildet.
  • Dann wird die vierte leitfähige Schicht einer Strukturierung durch ein Nassätzen unter Verwendung einer chemischen PAN-Lösung unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die vierte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur abgedeckt ist.
  • Danach wird die dritte leitfähige Schicht einer Strukturierung durch ein Nassätzen unter Verwendung einer chemischen Oxalsäurenserienlösung aus Oxalsäure 5 Gew.-% + Wasser unter Verwendung derselben Fotoresiststruktur als eine Maske unterworfen, um die dritte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur und der vierten leitfähigen Schicht abgedeckt ist.
  • Dann wird das gesamte Substrat 1 auf 150°C erwärmt, um die amorphe ITO-Schicht zu kristallisieren, um eine polykristalline ITO-Schicht zu sein.
  • Als Nächstes wird durch Sauerstoffveraschung die Schichtdicke der Fotoresiststruktur vollständig reduziert, um die Fotoresiststruktur vollständig zu entfernen, deren Schichtdicke dünn ist. Im Gegensatz dazu wird die Fotoresiststruktur, deren Schichtdicke dick ist, dünn gemacht, um zurückzubleiben.
  • Als Nächstes wird die vierte leitfähige Schicht wieder einem Ätzen unter Verwendung eines Nassätzverfahrens unter Verwendung einer chemischen PAN-Lösung unter Verwendung der zurückgebliebenen Fotoresiststruktur als eine Maske unterworfen. Die ITO-Schicht, das heißt die transparente leitfähige Schicht, die die untere Schicht ist, wird polykristallisiert, was es in diesem Zusammenhang möglich macht, die AI-Legierungsschicht, die nicht mit einer Fotoresiststruktur abgedeckt ist, zu ätzen, beispielsweise die AI-Legierungsschicht in dem Bereich, in dem die durchlässige Pixelelektrode 24 und die gemeinsamen Elektrodenextraktionselektrode 28 ausgebildet werden, und die AI-Legierungsschicht des Gateanschlussabschnitts und des Sourceanschlussabschnitts, praktisch ohne einen Ätzschaden mit Bezug auf die chemische PAN-Lösung zu erleiden (Verschwinden der Schicht oder Verschlechterung von elektrischen Eigenschaften oder optischen Eigenschaften).
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 88 und 89 gezeigt, die Gateanschlussextraktionselektrode 25, die Sourceelektrode 22, eine Oberschicht-Sourceverdrahtung 26, die sich von der Sourceelektrode 22 erstreckt, die Sourceanschlussextraktionselektrode 26T, die Drainelektrode 23, die durchlässige Pixelelektrode 24, die sich von der Drainelektrode 23 erstreckt, und die gemeinsame Elektrodenextraktionselektrode 28 ausgebildet, die durch die transparente leitfähige Schicht (polykristalline ITO-Schicht) gebildet sind. Es sei angemerkt, dass die gemeinsame Elektrodenextraktionselektrode 28 durch eine unabhängige Struktur gebildet wird, die elektrisch von der durchlässigen Pixelelektrode 24 getrennt ist. Des Weiteren werden die Oberschicht-Lichtabschirmschichten 22b und 23b jeweils an dem oberen Abschnitt der Sourceelektrode 22 und dem oberen Abschnitt der Drainelektrode 23 des TFT-Abschnitts ausgebildet. Die Oberschicht-Lichtabschirmschichten 22b und 23b werden ausgebildet, um im Wesentlichen die gesamte ebene Struktur der Halbleiterkanalschicht 7, ausgenommen den Kanalbereich BC, in Draufsicht abzudecken.
  • Hierbei ist die Gateanschlussextraktionselektrode 25 über das erste Gateanschlussabschnittkontaktloch 19 direkt mit dem Gateanschluss 4 verbunden. Des Weiteren ist die Sourceelektrode 22 über das zweite Sourceelektrodenkontaktloch 17 direkt mit der Halbleiterkanalschicht 7 verbunden. Des Weiteren ist die Oberschicht-Sourceverdrahtung 26 über das erste Sourceverdrahtungskontaktloch 10 direkt mit der Unterschicht-Sourceverdrahtung 15 verbunden. Des Weiteren ist die Sourceverdrahtungsextraktionselektrode 26T über das erste Sourceanschlussabschnittkontaktloch 20 direkt mit dem Sourceanschluss 15T verbunden. Dann ist die gemeinsame Elektrodenextraktionselektrode 28 über das erste gemeinsame Elektrodenabschnittkontaktloch 21 direkt mit der gemeinsamen Elektrode 5 verbunden.
  • Als Nächstes wird die Zwischenisolierschicht 27 (vierte Isolierschicht) oberhalb der gesamten oberen Hauptseite des Substrats 1 ausgebildet. Bei dem Ausführungsbeispiel wird eine Siliciumnitridschicht (SiN) mit einer Dicke von 400 nm unter Verwendung eines CVD-Verfahrens ausgebildet.
  • Fünfter Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der Zwischenisolierschicht 27 (SiN-Schicht) aufgebracht. Eine Fotoresiststruktur wird in einem fünften Fotolithografieschritt ausgebildet, und die Zwischenisolierschicht 27 wird einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen.
  • Für das Ätzen kann ein Trockenätzverfahren verwendet werden, das ein Fluor enthaltendes Gas verwendet. Bei der Abwandlung wird das Trockenätzen unter Verwendung eines Gases durchgeführt, in dem Sauerstoff (O2) einem Schwefelhexafluorid (SF6) hinzugefügt ist.
  • Dann wird durch Entfernen der Fotoresiststruktur, wie in 90 und 91 gezeigt, die Zwischenisolierschicht 27 oberhalb der Gateanschlussextraktionselektrode 25, der Sourceverdrahtungsextraktionselektrode 26T und der gemeinsamen Elektrodenextraktionselektrode 28 entfernt, und das zweite Gateanschlussabschnittkontaktloch 29, das zweite Sourceanschlussabschnittkontaktloch 30 und das zweite gemeinsame Elektrodenabschnittkontaktloch 31 werden jeweils ausgebildet.
  • Dann wird die fünfte leitfähige Schicht 340, die das Material der Zählelektrode 32 ist, an der gesamten Oberseite der Zwischenisolierschicht 27 ausgebildet, einschließlich der Innenseite des zweiten Gateanschlussabschnittkontaktlochs 29, der Innenseite des zweiten Sourceanschlussabschnittkontaktlochs und der Innenseite des zweiten gemeinsamen Elektrodenabschnittkontaktlochs 31, wie in 92 gezeigt. Bei der Abwandlung wird als die fünfte leitfähige Schicht eine amorphe ITO-Schicht mit einer Dicke von 100 nm, die dieselben wie die transparente leitfähige Schicht ist, die die dritte leitfähige Schicht ist, durch ein Spritzverfahren ausgebildet.
  • Sechster Fotolithografieschritt
  • Als Nächstes wird ein Fotoresistmaterial auf die gesamte Oberfläche der fünften leitfähigen Schicht 340 (amorphe ITO-Schicht) aufgebracht, eine Fotoresiststruktur wird durch einen sechsten Fotolithografieschritt ausgebildet, und die fünfte leitfähige Schicht 340 wird einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen. Bei diesem Ätzen kann ein Nassätzverfahren verwendet werden, das eine chemische Oxalsäurenserienlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Dann werden durch Entfernen der Fotoresiststruktur, wie in 82 und 83 gezeigt, die Zählelektrode 32 mit Schlitzöffnungsabschnitten, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 ausgebildet, die durch eine amorphe ITO-Schicht gebildet sind, die eine transparente leitfähige Schicht ist. Die Gateanschlusskontaktfläche 34 ist an der Unterseite über das zweite Gateanschlussabschnittkontaktloch 29 direkt mit der Gateanschlussextraktionselektrode 25 verbunden. Des Weiteren ist die Sourceanschlusskontaktfläche 35 an der Unterseite über das zweite Sourceanschlussabschnittkontaktloch 30 direkt mit der Sourceanschlussextraktionselektrode 26T verbunden. Des Weiteren ist die Zählelektrode 32 über das zweite gemeinsame Elektrodenabschnittkontaktloch 31 direkt mit der gemeinsamen Elektrodenextraktionselektrode 28, die die untere Schicht verbunden.
  • Dann wird das gesamte Substrat 1 auf 200°C erwärmt, um herbeizuführen, dass die amorphe ITO-Schicht, das heißt die Zählelektrode 32 mit Schlitzöffnungsabschnitten, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35, polykristallisiert. Durch den obigen Prozess wird das TFT-Substrat 500A der Abwandlung, das in 82 und 83 gezeigt ist, fertiggestellt.
  • Dann wird das Flüssigkristallanzeigefeld zusammengebaut und eine Lichtpolarisationsplatte, eine Phasenunterschiedplatte, eine Treiberschaltung, eine Hintergrundlichteinheit und dergleichen werden außerhalb des Flüssigkristallanzeigefeldes angeordnet, um die Flüssigkristallanzeigeanordnung fertigzustellen, jedoch das Detail davon ist in dem ersten Ausführungsbeispiel beschrieben, so dass die Beschreibung davon weggelassen wird.
  • Wie oben beschrieben, kann bei der Abwandlung eine Hilfskapazität der durchlässigen Pixelelektrode 24 durch Bereitstellen der gemeinsamen Elektrode 5 hinzugefügt werden, was es möglich macht, eine Lecktoleranz eines elektrischen Anzeigesignalpotentials zu erhöhen, das an die durchlässige Pixelelektrode 24 angelegt wird, zusätzlich zu den Effekten, die dieselben wie diejenigen des fünften Ausführungsbeispiels sind. Dies macht es möglich, Anzeigefehler zu reduzieren, die durch einen Retentionsfehler eines elektrischen Signalpotentials verursacht werden, um eine Flüssigkristallanzeigeanordnung von höherer Qualität zu erhalten.
  • Des Weiteren ist die Zählelektrode 32 an der Unterseite über das erste gemeinsame Elektrodenabschnittkontaktloch 21 und das zweite gemeinsame Elektrodenabschnittkontaktloch 31, die für jeden Pixel vorhanden sind, elektrisch direkt mit der gemeinsamen Elektrode 5 verbunden, so dass ein konstantes gemeinsames elektrisches Potentialsignal sicher jedem Pixel zugeführt wird, was es möglich macht, die Erzeugung eines Anzeigeproblems, wie beispielsweise eines Punktfehlers, zu reduzieren.
  • Statt die Struktur der Zählelektrode 32 für eine unabhängige Struktur für jeden Pixel zu machen, wie in 71 des fünften Ausführungsbeispiels gezeigt, kann die Zählelektrode 32 des Weiteren in einer konsekutiven Form ausgebildet sein, um zwischen zumindest in der Querrichtung benachbarten Pixeln zu schreiten, um ein konstantes gemeinsames elektrisches Potential von einem Randabschnitt (nicht gezeigt) des Anzeigebereichs zuzuführen. In diesem Fall ist ein konstantes gemeinsames elektrisches Potential der Zählelektrode 32 sowohl von der gemeinsamen Elektrode 5 als auch dem Ende des Anzeigebereichs zuzuführen, so dass selbst wenn ein Abtrennproblem in einem von diesem auftritt, das gemeinsame elektrische Potential von dem anderen zugeführt wird, was den Effekt des Verhinderns der Erzeugung eines Anzeigeproblems, wie beispielsweise eines Punktfehlers und eines Linienfehlers, weiter erhöht.
  • Ausbilden der Lichtabschirmschicht der obersten Schicht
  • Obwohl die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 durch Strukturieren der fünften leitfähigen Schicht ausgebildet werden, ist es in dem oben beschriebenen sechsten Fotolithografieschritt ebenso bevorzugt, dass eine Lichtabschirmschicht 33 der obersten Schicht (Unterschicht-Schicht) und eine Lichtabschirmschicht 33b der obersten Schicht (Oberschicht-Schicht), die in Draufsicht den Kanalbereich abdecken, oberhalb des Kanalbereichs des TFT-Abschnitts, wie in 93 und 94 gezeigt, ausgebildet werden kann, durch Ausbilden einer Fotoresiststruktur mit verschiedenen Dicken durch Ausbilden einer leitfähigen Schicht mit Lichtabschirmeigenschaften (sechste leitfähige Schicht) an der fünften leitfähigen Schicht und Durchführen einer Halbbelichtung unter Verwendung einer Halbbelichtungsmaske an der geschichteten Schicht aus der fünften leitfähigen Schicht und der sechsten leitfähigen Schicht, und aufeinanderfolgendes Unterwerfen der geschichteten Schicht aus der fünften leitfähigen Schicht und der sechsten leitfähigen Schicht einem Ätzen unter Verwendung der Fotoresiststruktur.
  • Um genauer zu sein, wird nach der Ausbildung der fünften leitfähigen Schicht (amorphe ITO-Schicht) an der gesamten Oberseite der Zwischenisolierschicht 27 eine AI-Legierungsschicht mit Lichtabschirmeigenschaften als die sechste leitfähige Schicht ausgebildet. Eine Fotoresiststruktur mit verschiedenen Dicken wird daran durch Halbbelichten ausgebildet, und die sechste leitfähige Schicht (AI-Legierungsschicht) und die fünfte leitfähige Schicht (amorphe ITO-Schicht) werden aufeinanderfolgenden einem Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 auszubilden. Des Weiteren werden oberhalb des Kanalbereichs des TFT-Abschnitts die geschichtete Schicht aus der Lichtabschirmschicht 33 der obersten Schicht, die durch eine ITO-Schicht gebildet ist, und der Lichtabschirmschicht 33b der obersten Schicht, die durch eine AI-Legierungsschicht gebildet ist, gleichzeitig ausgebildet. Dies macht es möglich, die Anzahl von Herstellungsprozessen zu reduzieren.
  • In diesem Fall werden an der Fotoresiststruktur mit verschiedenen Dicken, die durch eine Halbbelichtung ausgebildet worden ist, Abschnitte zur Ausbildung der Strukturen der Lichtabschirmschichten 33 und 33b der obersten Schicht durch Zurücklassen der fünften und der sechsten leitfähigen Schicht in ihren Schichtdicke dick gemacht. Es ist anzumerken, dass die sechste leitfähige Schicht in zwei Schritten einem Ätzen unterworfen wird, und der Abschnitt, der durch das zweite Ätzen entfernt wird, wird in der Dicke der Fotoresiststruktur dünn gemacht. Beispielsweise wird die Schichtdicke in den Bereichen dünn gemacht, in denen die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 ausgebildet werden, und bei dem ersten Ätzen wird die sechste leitfähige Schicht in dem Bereich, in dem diese ausgebildet werden, gemacht, um nicht entfernt zu werden.
  • Dann wird die sechste leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung der Fotoresiststruktur als eine Maske unterworfen, um die sechste leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur abgedeckt ist. Bei dem Ätzen der vierten leitfähigen Schicht wird ein Nassätzen unter Verwendung einer chemischen PAN-Lösung verwendet.
  • Danach wird die fünfte leitfähige Schicht einer Strukturierung durch Ätzen unter Verwendung derselben Fotoresiststruktur als eine Maske unterworfen, um die vierte leitfähige Schicht an dem Abschnitt zu entfernen, der nicht mit der Fotoresiststruktur und der sechsten leitfähigen Schicht abgedeckt ist. Bei dem Ätzen der vierten leitfähigen Schicht (amorphes ITO) wird ein Nassätzen verwendet, das eine chemische Oxalsäurenserienlösung aus Oxalsäure 5 Gew.-% + Wasser verwendet.
  • Dann wird das gesamte Substrat 1 auf 150°C erwärmt, was dazu führt, dass die amorphe ITO-Schicht, die die Zählelektrode 32, die Gateanschlusskontaktfläche 34 und die Sourceanschlusskontaktfläche 35 bildet, und die Lichtabschirmschicht 33 der obersten Schicht polykristallisiert werden. Es ist anzumerken, dass die Substrattemperatur nicht auf 150°C eingeschränkt ist, und in dem Fall einer typischen amorphen ITO-Schicht, die ein Mischungsverhältnis aufweist, in dem Indiumoxid (In2O3) nicht weniger als 85 Gew.-% und nicht mehr als 95 Gew.-% beträgt und Zinnoxid (SnO2) nicht weniger als 5 Gew.-% und nicht mehr als 15 Gew.-% beträgt (das Gesamte davon beträgt 100 Gew.-%), ermöglichen nicht weniger als 140°C die Kristallisation. Im Gegensatz dazu kann auf der Hochtemperaturseite die Temperatur in Abhängigkeit der Wärmebeständigkeitstemperatur eines Materials oder dergleichen, das für die Schicht und die Struktur, die an dem TFT-Substrat ausgebildet werden, verwendet wird, festgelegt werden. Beispielsweise sind bei dem Ausführungsbeispiel, da eine organische Kunststoffschicht aus Acryl als die dritte Isolierschicht verwendet wird, nicht mehr als 230°C, das heißt die Wärmebeständigkeitstemperatur des Materials, bevorzugt, jedoch sind beispielsweise in dem Fall der Verwendung eines typischen fotosensitiven Kunststoffs aus Novolacserien für das Fotoresistmaterial nicht mehr als 160°C bevorzugt.
  • Als Nächstes wird durch Sauerstoffveraschung die Schichtdicke der Fotoresiststruktur vollständig reduziert, um die Fotoresiststruktur vollständig zu entfernen, deren Schichtdicke dünn ist. Im Gegensatz dazu wird die Fotoresiststruktur, deren Schichtdicke dick ist, dünn gemacht, um zurückzubleiben.
  • Als Nächstes wird die sechste leitfähige Schicht wieder einem Ätzen unter Verwendung eines Nassätzverfahrens unter Verwendung einer chemischen PAN-Lösung unter Verwendung der zurückgebliebenen Fotoresiststruktur als eine Maske unterworfen. Da die ITO-Schicht, das heißt eine transparente leitfähige Schicht, die die untere Schicht ist, polykristallisiert wird, so dass die ITO-Schicht chemisch sehr stabil ist, ist es in diesem Zusammenhang möglich, eine AI-Legierungsschicht, die nicht mit einer Fotoresiststruktur abgedeckt ist, zu ätzen, beispielsweise die AI-Legierungsschicht an der Zählelektrode 32 und die AI-Legierungsschicht des Gateanschlussabschnitts und des Sourceanschlussabschnitts, praktisch ohne einen Ätzschaden mit Bezug auf die chemische PAN-Lösung zu erleiden (Verschwinden der Schicht oder Verschlechterung von elektrischen Eigenschaften oder optischen Eigenschaften).
  • Dann kann durch Entfernen der Fotoresiststruktur, wie in 93 und 94 gezeigt, ein TFT-Substrat 502 erhalten werden, bei dem die Lichtabschirmschichten 33 und 33b der obersten Schicht, die in Draufsicht den Kanalbereich abdecken, oberhalb des Kanalbereichs des TFT-Abschnitts ausgebildet sind.
  • Bei dem TFT-Substrat 502 ist in Draufsicht der obere Abschnitt der Halbleiterkanalschicht 7 derart aufgebaut, dass Licht perfekt durch die Lichtabschirmschichten der drei Schichten abgeschirmt wird, aufweisend die Lichtabschirmschichten 33 und 33b der obersten Schicht zusätzlich zu den Unterschicht-Lichtabschirmschichten 9a, 9b, 9c und den Oberschicht-Lichtabschirmschichten 22b, 23b, was es möglich macht, eine Verschlechterung (optische Verschlechterung) der Kanalschicht aufgrund von Absorption von Hintergrundlicht während des Betriebs der Flüssigkristallanzeigeanordnung und von externem Licht weiter zu unterdrücken.
  • Obwohl die vorliegende Erfindung im Detail beschrieben worden ist, sind die obigen Beschreibungen in allen Aspekten lediglich Beispiele, so dass die vorliegende Erfindung nicht darauf eingeschränkt ist. Es sei verstanden, dass vielfältige Abwandlungen, die nicht ausgeführt worden sind, angenommen werden können, ohne von dem Rahmen der vorliegenden Erfindung abzuweichen.
  • Es ist anzumerken, dass bei der vorliegenden Erfindung irgendeine Kombination von Ausführungsbeispielen und eine angemessene Abwandlung oder Weglassung von jedem Ausführungsbeispiel innerhalb des Rahmens der Erfindung möglich ist.

Claims (12)

  1. Dünnschichttransistorsubstrat, bei dem eine Vielzahl von Pixeln matrixartig vorhanden ist, wobei • jeder Pixel aufweist: • eine Gateelektrode, die selektiv an einem Substrat vorhanden ist, • eine Gateisolierschicht, die die Gateelektrode abdeckt, • eine Halbleiterkanalschicht, die selektiv an der Gateisolierschicht vorhanden ist, wobei die Halbleiterkanalschicht durch eine Oxid-Halbleiterschicht gebildet ist, • eine schützende Isolierschicht, die an der Halbleiterkanalschicht vorhanden ist, • eine erste Zwischenisolierschicht, die an dem Substrat vorhanden ist, um eine geschichtete Schicht aus der schützenden Isolierschicht und der Halbleiterkanalschicht abzudecken, • eine Sourceelektrode und eine Drainelektrode, die durch eine transparente leitfähige Schicht gebildet sind, wobei die Sourceelektrode und die Drainelektrode voneinander getrennt sind und über jeweilige Kontaktlöcher, die die erste Zwischenisolierschicht und die schützende Isolierschicht durchdringen, direkt in Kontakt mit der Halbleiterkanalschicht stehen, und • eine Pixelelektrode, die sich von der Drainelektrode erstreckt, und wobei • ein Bereich zwischen der Sourceelektrode und der Drainelektrode an der Halbleiterkanalschicht einen Kanalbereich bildet, • eine erste Lichtabschirmschicht an der schützenden Isolierschicht vorhanden ist, um in Draufsicht zumindest den Kanalbereich zu überlappen, und • eine zweite Lichtabschirmschicht an der Sourceelektrode und der Drainelektrode vorhanden ist, um in Draufsicht die Halbleiterkanalschicht und die erste Lichtabschirmschicht zu überlappen.
  2. Dünnschichttransistorsubstrat nach Anspruch 1, wobei die erste Lichtabschirmschicht durch eine leitfähige Schicht mit Lichtabschirmeigenschaften gebildet ist und elektrisch von der Sourceelektrode und der Drainelektrode getrennt ist, um in einem elektrischen Schwebezustand zu sein.
  3. Dünnschichttransistorsubstrat nach Anspruch 1, wobei die erste Lichtabschirmschicht durch eine leitfähige Schicht mit Lichtabschirmeigenschaften gebildet ist und elektrisch direkt mit einer Sourceelektrode und der Drainelektrode verbunden ist.
  4. Dünnschichttransistorsubstrat nach einem der Ansprüche 1 bis 3, wobei die zweite Lichtabschirmschicht vorhanden ist, um Bereiche von Ausbildungsbereichen der Kontaktlöcher zu einem Ausbildungsbereich der ersten Lichtabschirmschicht in Draufsicht abzudecken.
  5. Dünnschichttransistorsubstrat nach Anspruch 2 oder 3, wobei jedes Pixel aufweist eine an dem Substrat vorhandene Gateverdrahtung in derselben Schicht wie die Gateelektrode, und eine Sourceverdrahtung, die an der Gateisolierschicht vorhanden ist, und wobei die Sourceverdrahtung durch eine Unterschicht-Sourceverdrahtung in derselben Schicht wie die erste Lichtabschirmschicht ausgebildet ist, die an einer geschichteten Schicht aus einer Halbleiterschicht in derselben Schicht wie die Halbleiterkanalschicht, einer Isolierschicht in derselben Schicht wie die schützende Isolierschicht und einer Oberschicht-Sourceverdrahtung in derselben Schicht wie die Sourceelektrode ausgebildet ist, und die Oberschicht-Sourceverdrahtung von der Sourceelektrode verlängert ist.
  6. Dünnschichttransistorsubstrat nach Anspruch 5, wobei jedes Pixel weiter aufweist eine gemeinsame Elektrode, die an dem Substrat vorhanden ist, wobei die gemeinsame Elektrode in derselben Schicht wie die Gateelektrode und die Gateverdrahtung ist, und wobei die gemeinsame Elektrode elektrisch von der Gateverdrahtung getrennt ist und parallel zu der Gateverdrahtung vorhanden ist, und die Pixelelektrode vorhanden ist, um der gemeinsamen Elektrode gegenüberzuliegen, um in Draufsicht wenigstens einen Abschnitt der gemeinsamen Elektrode zu überlappen, und eine Hilfskapazität für ein elektrisches Pixelpotential zwischen der Pixelelektrode und der gemeinsamen Elektrode über zumindest die erste Zwischenisolierschicht bildet.
  7. Dünnschichttransistorsubstrat nach Anspruch 5, wobei jedes Pixel aufweist eine zweite Zwischenisolierschicht, die an der ersten Zwischenisolierschicht vorhanden ist, um die Sourceelektrode, die Drainelektrode und die Pixelelektrode abzudecken, eine Zählelektrode, die vorhanden ist, um in Draufsicht der Pixelelektrode gegenüberzuliegen, wobei die Zählelektrode durch eine transparente leitfähige Schicht an der zweiten Zwischenisolierschicht gebildet ist, und eine dritte Lichtabschirmschicht, die an der zweiten Zwischenisolierschicht vorhanden ist, um in Draufsicht zumindest die Halbleiterkanalschicht und die erste und die zweite Lichtabschirmschicht zu überlappen.
  8. Dünnschichttransistorsubstrat nach Anspruch 7, wobei jedes Pixel weiter aufweist eine gemeinsame Elektrode, die an dem Substrat vorhanden ist, wobei die gemeinsame Elektrode in derselben Schicht wie die Gateelektrode und die Gateverdrahtung vorhanden ist, und wobei die gemeinsame Elektrode elektrisch von der Gateverdrahtung getrennt ist und parallel zu der Gateverdrahtung vorhanden ist, und die Pixelelektrode vorhanden ist, um der gemeinsamen Elektrode gegenüberzuliegen, um in Draufsicht zumindest einen Abschnitt der gemeinsamen Elektrode zu überlappen, und eine Hilfskapazität für ein elektrisches Pixelpotential zwischen der Pixelelektrode und der gemeinsamen Elektrode über zumindest die erste Zwischenisolierschicht bildet.
  9. Dünnschichttransistorsubstrat nach Anspruch 8, wobei die Zählelektrode elektrisch über ein Kontaktloch, das die Gateisolierschicht und die erste und die zweite Zwischenisolierschicht durchdringt, mit der gemeinsamen Elektrode verbunden ist.
  10. Dünnschichttransistorsubstrat nach Anspruch 7, wobei die dritte Lichtabschirmschicht eine geschichtete Schicht aus einer Unterschicht-Schicht in derselben Schicht wie die Zählelektrode, die an der zweiten Zwischenisolierschicht vorhanden ist, und einer Oberschicht-Schicht, die durch eine leitfähige Schicht mit Lichtabschirmeigenschaften gebildet ist und an der Unterschicht-Schicht vorhanden ist, aufweist.
  11. Verfahren zum Herstellen eines Dünnschichttransistorsubstrats, aufweisend die Schritte: (a) Ausbilden einer ersten leitfähigen Schicht an einem Substrat und Ausbilden einer Gateelektrode durch Durchführen einer Strukturierung; (b) Ausbilden einer ersten Isolierschicht an dem Substrat, um die Gateelektrode abzudecken, um die Gateisolierschicht zu bilden; (c) Schichten einer Oxid-Halbleiterschicht, einer zweiten Isolierschicht und einer zweiten leitfähigen Schicht mit Lichtabschirmeigenschaften in dieser Reihenfolge an der Isolierschicht, und Ausbilden einer Halbleiterkanalschicht und einer schützenden Isolierschicht durch Ausbilden eines Schichtverbund durch Durchführen einer Strukturierung; (d) Ausbilden einer ersten Lichtabschirmschicht durch Strukturieren der zweiten leitfähigen Schicht, um eine Vielzahl von ersten Kontaktlöchern auszubilden, die die zweite Isolierschicht erreichen; (e) Ausbilden einer dritten Isolierschicht an dem Substrat, das den Schichtverbund aufweist, um eine erste Zwischenisolierschicht zu bilden; (f) Ausbilden einer Vielzahl von zweiten Kontaktlöchern, die die erste Zwischenisolierschicht an jeweiligen Abschnitten, die oberen Abschnitten der Vielzahl von ersten Kontaktlöchern entsprechen, und die schützende Isolierschicht unterhalb der Vielzahl von ersten Kontaktlöchern durchdringen, um die Halbleiterkanalschicht zu erreichen; (g) Ausbilden einer dritten leitfähigen Schicht an der ersten Zwischenisolierschicht, einschließlich an Innenseiten der Vielzahl von zweiten Kontaktlöchern, und Ausbilden einer Sourceelektrode, einer Drainelektrode und einer Pixelelektrode durch Durchführung einer Strukturierung; und (h) Ausbilden einer vierten leitfähigen Schicht mit Lichtabschirmeigenschaften an der Sourceelektrode und der Drainelektrode, und Ausbilden einer zweiten Lichtabschirmschicht durch Durchführen einer Strukturierung, wobei in wenigstens einer von einer Kombination von dem Schritt (c) mit dem Schritt (d) und einer Kombination von dem Schritt (g) und dem Schritt (h) Fotolithografieschritte gemeinsam sind durch Ausbilden einer Fotoresiststruktur, die mit einer Vielzahl von verschiedenen Schichtdicken ausgestattet ist, und Durchführen einer Strukturierung unter Verwendung der Fotoresiststruktur.
  12. Verfahren zum Herstellen eines Dünnschichttransistorsubstrats nach Anspruch 11, aufweisend die Schritte: nach dem Schritt (h), (i) Ausbilden einer zweiten Zwischenisolierschicht durch Ausbilden einer vierten Isolierschicht oberhalb der ersten Zwischenisolierschicht, einschließlich einem Abschnitt an der zweiten Lichtabschirmschicht; (j) Ausbilden einer fünften leitfähigen Schicht an der zweiten Zwischenisolierschicht, und Ausbilden einer Zählelektrode, die in Draufsicht der Pixelelektrode gegenüberliegt, durch Durchführung einer Strukturierung; und (k) Ausbilden einer sechsten leitfähigen Schicht mit Lichtabschirmeigenschaften oberhalb der zweiten Zwischenisolierschicht, und Ausbilden einer dritten Lichtabschirmschicht, die in Draufsicht zumindest die Halbleiterkanalschicht und die erste und die zweite Lichtabschirmschicht überlappt, durch Durchführung einer Strukturierung, wobei der Schritt (j) und der Schritt (k) einen Fotolithografieschritt zum Ausbilden der Zählelektrode und der dritten Lichtabschirmschicht, die durch eine geschichtete Schicht aus der fünften leitfähigen Schicht und der sechsten leitfähigen Schicht durch Schichten der fünften leitfähigen Schicht und der sechsten leitfähigen Schicht an der zweiten Zwischenisolierschicht in dieser Reihenfolge ausgebildet wird, Ausbilden einer Fotoresiststruktur mit einer Vielzahl von verschiedenen Dicken und Durchführen einer Strukturierung unter Verwendung der Fotoresiststruktur gemeinsam haben.
DE112016004099.7T 2015-09-11 2016-09-08 Dünnschichttransistorsubstrat und Verfahren zum Produzieren desselben Withdrawn DE112016004099T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015179767 2015-09-11
JP2015-179767 2015-09-11
PCT/JP2016/076446 WO2017043572A1 (ja) 2015-09-11 2016-09-08 薄膜トランジスタ基板およびその製造方法

Publications (1)

Publication Number Publication Date
DE112016004099T5 true DE112016004099T5 (de) 2018-05-30

Family

ID=58239822

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016004099.7T Withdrawn DE112016004099T5 (de) 2015-09-11 2016-09-08 Dünnschichttransistorsubstrat und Verfahren zum Produzieren desselben

Country Status (5)

Country Link
US (1) US20180190679A1 (de)
JP (1) JP6437126B2 (de)
CN (1) CN108027541B (de)
DE (1) DE112016004099T5 (de)
WO (1) WO2017043572A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102503164B1 (ko) * 2016-04-05 2023-02-24 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
JP2019184669A (ja) * 2018-04-03 2019-10-24 シャープ株式会社 液晶パネルおよび液晶表示装置
CN110596974B (zh) * 2018-06-12 2022-04-15 夏普株式会社 显示面板和显示装置
JP7193731B2 (ja) * 2019-03-29 2022-12-21 東京エレクトロン株式会社 エッチング方法及びエッチング装置
WO2020230328A1 (ja) * 2019-05-16 2020-11-19 三菱電機株式会社 トランジスタ基板、液晶表示装置、および、トランジスタ基板の製造方法
CN110190069B (zh) * 2019-05-22 2021-08-03 武汉华星光电技术有限公司 阵列基板及其制备方法
CN111522181B (zh) * 2020-04-27 2023-05-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板、显示面板及其制备方法
JP2022139567A (ja) * 2021-03-12 2022-09-26 セイコーエプソン株式会社 電気光学装置および電子機器
JP2022139554A (ja) * 2021-03-12 2022-09-26 セイコーエプソン株式会社 電気光学装置および電子機器
JP2024046379A (ja) * 2022-09-22 2024-04-03 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990405A (ja) * 1995-09-21 1997-04-04 Sharp Corp 薄膜トランジスタ
KR100322970B1 (ko) * 1999-12-24 2002-02-02 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시 장치의 제조방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5245333B2 (ja) * 2007-09-10 2013-07-24 セイコーエプソン株式会社 電気光学装置及び電子機器
CN102576739B (zh) * 2009-11-27 2014-10-29 夏普株式会社 薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置
KR101804359B1 (ko) * 2010-12-06 2017-12-05 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
JP2014154702A (ja) * 2013-02-08 2014-08-25 Toppan Printing Co Ltd 薄膜トランジスタ及び画像表示装置
JP6238712B2 (ja) * 2013-12-05 2017-11-29 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN203941365U (zh) * 2014-07-09 2014-11-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN104280951A (zh) * 2014-09-23 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP2016200645A (ja) * 2015-04-07 2016-12-01 株式会社ジャパンディスプレイ 表示装置
KR102397799B1 (ko) * 2015-06-30 2022-05-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
CN108027541A (zh) 2018-05-11
JPWO2017043572A1 (ja) 2017-11-16
WO2017043572A1 (ja) 2017-03-16
JP6437126B2 (ja) 2018-12-12
CN108027541B (zh) 2020-12-15
US20180190679A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
DE112016004099T5 (de) Dünnschichttransistorsubstrat und Verfahren zum Produzieren desselben
DE102015116281B4 (de) Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür
DE102006057773B4 (de) Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE102011088319B4 (de) Substrat für eine Flüssigkristallanzeigevorrichtung mit berührungsempfindlichem Sensor in den Zellen und Herstellungsverfahren für dasselbe
DE69120329T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE102012111587B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE4318028B4 (de) Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE102016225549A1 (de) Flüssigkristall-displayvorrichtung und deren herstellungsverfahren
DE102006061594B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren
DE102014205131B4 (de) Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm
DE102011050113B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung derselben
DE102007027645B4 (de) IPS-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102014116263B4 (de) Organische lichtemittierende Anzeigevorrichtung
DE112012006888B4 (de) Verfahren zur Herstellung eines Flüssigkristallanzeige-Panels
DE102014206153A1 (de) TFT-Array-Substrat, Anzeigebildschirm und Anzeigevorrichtung
DE102018202462B4 (de) Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung
DE102014107983B4 (de) Array-Substrat, dessen Herstellungsverfahren und Flüssigkristalldisplay
DE112016000311B4 (de) Dünnschicht-Transistorsubstrat, Verfahren zur Herstellung eines Dünnschicht-Transistorsubstrats und Flüssigkristallanzeige
DE102015215577A1 (de) Flüssigkristallanzeigefeld und Verfahren zum Herstellen desselben
DE112017004423T5 (de) Aktivmatrixsubstrat und Verfahren zu dessen Herstellung
DE102019135199A1 (de) Flüssigkristallanzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee