DE102006061594B4

DE102006061594B4 - Flüssigkristallanzeigevorrichtung und Herstellungsverfahren

Info

Publication number: DE102006061594B4
Application number: DE102006061594.8A
Authority: DE
Inventors: Hyo-Uk Kim; Byoung-Ho Lim
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2006-05-09
Filing date: 2006-12-27
Publication date: 2017-08-10
Anticipated expiration: 2026-12-28
Also published as: US7825413B2; KR20070109091A; US20070262316A1; CN101071238A; JP2011107713A; TW200743218A; KR101248003B1; JP2007304557A; US7579201B2; US20090278129A1; TWI324395B; DE102006061594A1; JP5235029B2

Abstract

Flüssigkristallanzeigevorrichtung, aufweisend: eine Gateleitung (204) und eine Datenleitung (238), die einander kreuzen, so dass ein Pixelbereich (P) auf einem Substrat (200) gebildet ist; eine mit der Gateleitung (204) gekoppelte Gateelektrode (202); eine Gateisolationsschicht (210) auf der Gateelektrode (202); eine aktive Schicht (220) auf der Gateisolationsschicht (210); Source- und Drainelektroden (234, 236) auf der aktiven Schicht (220), die einen Abstand voneinander aufweisen, wobei die aktive Schicht (220) zwischen den Source- und Drainelektroden (234, 236) als Kanal (CH) wirkt, wobei Innenflächen der Source- und Drainelektroden (234, 236) einander gegenüberliegen, wobei die Sourceelektrode (234) mit der Datenleitung (238) gekoppelt ist, und wobei die Sourceelektrode (234) eine "U"-Form aufweist und die Drainelektrode (236) eine Schienenform aufweist; ohmsche Kontaktschichten (242) zwischen der aktiven Schicht (220) und der Source- bzw. der Drainelektrode (234, 236); eine Abschirmstruktur (222) mit einer "U"-Form, die auf dem Kanal (CH) über allen Strompfaden der aktiven Schicht (220) angeordnet ist und von mindestens einer der Source- und Drainelektroden (234, 236) in einem einen freigelegten Abschnitt (G) der aktiven Schicht (220) definierenden Abstand angeordnet ist, wobei eine Länge der Abschirmstruktur (222) gleich ist zu oder länger ist als eine Breite des Kanals (CH); und eine Pixelelektrode (246), die mit der Drainelektrode (236) gekoppelt ist, in dem Pixelbereich (P).

Description

Die Erfindung betrifft eine Flüssigkristallanzeigevorrichtung und insbesondere eine Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) und ein Herstellungsverfahren derselben.
Bis heute verwendeten Anzeigevorrichtungen typischerweise Kathodenstrahlröhren (CRTs). Gegenwärtig werden viele Anstrengungen unternommen, verschiedene Arten von Flachpaneelanzeigen zu studieren und zu entwickeln, wie zum Beispiel Flüssigkristallanzeigevorrichtung (LCD-Vorrichtungen), Plasmaanzeigepaneele (PDPs), Feldemissionsanzeigen und Elektrolumineszenzanzeigen (ELDs), die CRTs ersetzen. Von diesen Flachpaneelanzeigen weisen die LCD-Vorrichtungen viele Vorteile auf, wie zum Beispiel eine große Auflösung, geringes Gewicht, dünnes Profil, kompakte Größe und günstige Anforderungen an die Stromversorgung, wie zum Beispiel eine niedrige Versorgungsspannung.
Im Allgemeinen weisen LCD-Vorrichtungen zwei Substrate, die voneinander getrennt sind und einander gegenüberliegen, mit einem zwischen den beiden Substraten angeordneten Flüssigkristallmaterial auf. Die beiden Substrate weisen Elektroden auf, die einander gegenüberliegen, so dass eine Spannung, die zwischen den Elektroden angelegt ist, ein elektrisches Feld über das Flüssigkristallmaterial hinweg induziert. Die Ausrichtung der Flüssigkristallmoleküle in dem Flüssigkristallmaterial ändert sich gemäß der Intensität des induzierten elektrischen Felds in einer Richtung des induzierten elektrischen Felds, wodurch die Lichtdurchlässigkeit der LCD-Vorrichtung geändert wird. Folglich zeigt die LCD-Vorrichtung Bilder an, indem die Stärke des induzierten elektrischen Felds geändert wird.
1 ist eine perspektivische Ansicht, die eine LCD-Vorrichtung gemäß dem Stand der Technik darstellt. Unter Bezugnahme auf 1 weist die LCD-Vorrichtung 51 ein Arraysubstrat, ein Farbfiltersubstrat und eine Flüssigkristallschicht zwischen den beiden Substraten auf. Das Farbfiltersubstrat weist eine Schwarzmatrix 6 und rote (R), grüne (G) und blaue (B) Farbfilterstrukturen 7a, 7b und 7c auf einem zweiten Substrat 5 auf. Eine gemeinsame Elektrode 9 ist auf den Farbfilterstrukturen 7a, 7b und 7c angeordnet. Das Arraysubstrat weist eine Gateleitung 14 und eine Datenleitung 26, die einander auf einem ersten Substrat 10 kreuzen, auf, so dass ein Pixelbereich P definiert ist. Ein Dünnschichttransistor T ist in der Nähe eines Kreuzungsabschnitts der Gate- und Datenleitungen 14 und 26 angeordnet. Eine Pixelelektrode 32 ist in dem Pixelbereich P angeordnet und mit dem Dünnschichttransistor T gekoppelt.
Das Arraysubstrat wird durch fünf Maskenprozesse hergestellt. Eine Gateelektrode und die Gateleitung werden in einem ersten Maskenprozess gebildet. Eine Halbleiterschicht wird in einem zweiten Maskenprozess gebildet. Eine Datenleitung, eine Sourceelektrode und eine Drainelektrode werden in einem dritten Maskenprozess gebildet. Eine Passivierungsschicht mit einem Kontaktloch, das die Drainelektrode freilegt, wird in einem vierten Maskenprozess gebildet. Eine Pixelelektrode wird in einem fünften Maskenprozess gebildet.
Da das Arraysubstrat durch den Fünf-Masken-Prozess hergestellt wird, ist die Herstellungsdauer lang und die Herstellungskosten sind hoch. Zum Lösen dieser Probleme wurde ein Herstellungsverfahren eines Arraysubstrats mit vier Maskenprozesse vorgeschlagen. Ein Maskenprozess weniger reduziert sowohl Herstellungsdauer als auch Herstellungskosten.
2 ist eine Draufsicht, die ein Arraysubstrat für eine LCD-Vorrichtung darstellt, das mit vier Maskenprozessen gemäß dem Stand der Technik hergestellt ist. Unter Bezugnahme auf 2 kreuzen eine Gateleitung 62 und eine Datenleitung 98 einander auf einem Substrat, so dass ein Pixelbereich definiert wird. Eine Gateanschlusselektrode 64 ist an einem Ende der Gateleitung 62 angeordnet und eine Datenanschlusselektrode 100 ist an einem Ende der Datenleitung 98 angeordnet. Ein Gateanschlusselektrodenkontakt 114 ist auf der Gateanschlusselektrode 64 angeordnet und ein Datenanschlusselektrodenkontakt 116 ist auf der Gateanschlusselektrode 100 angeordnet.
Ein Dünnschichttransistor T ist in der Nähe einer Kreuzung der Gate- und Datenleitungen 62 bzw. 98 angeordnet. Der Dünnschichttransistor T weist eine Gateelektrode 64, eine erste Halbleiterschicht 90a und Source- und Drainelektroden 94 bzw. 96 auf. Eine Pixelelektrode 112 ist in dem Pixelbereich angeordnet und steht mit der Drainelektrode 96 in Kontakt.
Eine Speicherelektrode 86 überlappt sich mit der Gateleitung 62. Die Speicherelektrode 86, die Gateleitung 62 und eine Gateisolationsschicht dazwischen bilden eine Speicherkapazität Cst. Eine zweite Halbleiterschicht 90b ist unter der Datenleitung 98 angeordnet und eine dritte Halbleiterschicht 90c ist unter der Speicherelektrode 86 angeordnet.
Da Metallstrukturen, wie zum Beispiel die Datenleitung 98, die Speicherelektrode 86 und die Source- und Drainelektroden 94 und 96, und die Halbleiterstrukturen, wie zum Beispiel die erste bis dritte Halbleiterschicht 90a bis 90c in dem gleichen Maskenprozess hergestellt sind, sind die Halbleiterstrukturen unter der Metallstruktur angeordnet. Ein Teil der ersten Halbleiterschicht 90a erstreckt sich außerhalb der Gateelektrode 64. Der erstreckte Teil der ersten Halbleiterschicht 90a ist einer Hintergrundbeleuchtung ausgesetzt und aktiviert.
3 ist eine Querschnittsansicht, die einen Dünnschichttransistor aus 2 darstellt. Unter Bezugnahme auf 3 weist eine erste Halbleiterschicht 90a eine aktive Schicht 92a und eine ohmsche Kontaktschicht 92b aus amorphem Silizium auf. Da die erste Halbleiterschicht 90a entlang von Source- und Drainelektroden 94 und 96 gebildet ist, weist die erste Halbleiterschicht 90a im Wesentlichen den gleichen Umfang auf wie die Source- und Drainelektroden 94 und 96. Folglich erstreckt sich ein Teil der ersten Halbleiterschicht 90a außerhalb einer Gateelektrode 62. Der erstreckte Teil der ersten Halbleiterschicht 90a ist einer Hintergrundbeleuchtung ausgesetzt und somit kann ein Leckstrom auftreten. Der Leckstrom bewirkt, dass eine Spannung, die in einem Pixelbereich geladen ist, anormal am Dünnschichttransistor T anliegt. Folglich sind Kenngrößen des Dünnschichttransistors T verschlechtert. Das ist ein Problem in dem 4-Maskenprozess gemäß dem Stand der Technik.
Wenn amorphes Silizium für die Halbleiterschicht verwendet wird, wird ein invertierter aufgestapelter (staggered) Dünnschichttransistor wie der Dünnschichttransistor aus 3 gebildet. Bei dem invertierten aufgestapelten Dünnschichttransistor T ist ein Kanal CH des Dünnschichttransistors T einer Außenumgebung ausgesetzt, bevor eine Passivierungsschicht 100 gebildet wird. Folglich kann der Kanal CH einen Fehler oder eine Verunreinigung während der nachfolgenden Prozesse aufweisen. Dieses sind andere Probleme des 4-Maskenprozesses gemäß dem Stand der Technik. So ein Fehler oder so eine Verunreinigung können ebenfalls einen Leckstrom in dem Dünnschichttransistor verursachen.
Die 4A bis 4F, 5A bis 5F und 6A bis 6F sind Querschnittsansichten, die entlang der Linien II-II, III-III und IV-IV aus 2 genommen sind, und ein Herstellungsverfahren eines Arraysubstrats für eine LCD-Vorrichtung mit vier Maskenprozessen gemäß dem Stand der Technik darstellen. Unter Bezugnahme auf die 4A, 5A und 6A wird ein metallisches Material auf einem Substrat 60 mit einem Pixelbereich P, einem Schaltbereich S, einem Gatebereich G, einem Datenbereich D und einem Speicherbereich C aufgetragen. Die Schicht aus metallischem Material, d.h. metallische Materialschicht, wird mit einem ersten Maskenprozess strukturiert, so dass eine Gateleitung 62, eine Gateanschlusselektrode 66 und eine Gateelektrode 64 gebildet werden.
Unter Bezugnahme auf die 4B, 5B und 6B werden eine Gateisolationsschicht 68, eine intrinsische amorphe Siliziumschicht 70, eine dotierte amorphe Siliziumschicht 72 und eine metallische Materialschicht 74 auf dem Substrat 60 mit der Gateleitung 62 gebildet. Eine Photoresistschicht wird auf der metallischen Materialschicht 74 gebildet. Die Photoresistschicht wird mit einer zweiten Maske strukturiert, so dass erste bis dritte Photoresiststrukturen 78a bis 78c in dem Schaltbereich S, den Datenbereich D und dem Speicherbereich S gebildet werden. Ein Abschnitt der ersten Photoresiststruktur 78a, der der Gateelektrode 64 entspricht, ist dünner als andere Abschnitte. Die metallische Materialschicht 74, die dotierte amorphe Siliziumschicht 72 und die intrinsische amorphe Siliziumschicht 70 werden mit den ersten bis dritten Photoresiststrukturen 78a bis 78c strukturiert.
Unter Bezugnahme auf die 4C, 5C und 6C werden erste bis dritte Metallstrukturen 80, 82 und 86 unter den ersten bis dritten Photoresiststrukturen 78a bis 78c gebildet. Die ersten bis dritten Halbleiterschichten 90a bis 90c werden unter den ersten bis dritten Metallstrukturen 80, 82 und 86 gebildet. Ein Veraschungsprozess wird auf den ersten bis dritten Photoresiststrukturen 78a bis 78c durchgeführt, so dass der dünnere Abschnitt der ersten Photoresiststruktur 78a entfernt wird. Als Ergebnis des Veraschungsprozesses werden auch die Seiten der ersten bis dritten Photoresiststrukturen 78a bis 78c entfernt. Die ersten bis dritten Metallstrukturen 80, 82 und 86 und die dotierten amorphen Siliziumschichten 72 der ersten bis dritten Halbleiterschichten 90a bis 90c werden mit den veraschten ersten bis dritten Photoresiststrukturen 78a bis 78c strukturiert.
Unter Bezugnahme auf die 4D, 5D und 6D werden Source- und Drainelektroden 94 und 96, eine Datenleitung 98 und eine Gateanschlusselektrode 100 gebildet. Die dritte Metallstruktur 86 wird als Speicherelektrode 86 bezeichnet. Die dotierte amorphe Siliziumschicht 72 der ersten Halbleiterschicht 90a wird als ohmsche Kontaktschicht 92b bezeichnet und die intrinsische amorphe Siliziumschicht 70 der ersten Halbleiterschicht 90a wird als aktive Schicht 92a bezeichnet. Die Speicherelektrode 86 bildet eine Speicherkapazität Cst mit der Gateleitung 62.
Unter Bezugnahme auf die 4E, 5E und 6E wird eine Passivierungsschicht 102 auf dem Substrat 60 mit der Datenleitung 98 gebildet. Die Passivierungsschicht 102 wird mit einem dritten Maskenprozess strukturiert, so dass ein Drain-Kontaktloch 104, das die Drainelektrode 96 freilegt, ein Speicherkontaktloch 106, das die Speicherelektrode 86 freilegt, und ein Datenanschlusskontaktloch 110, das die Datenanschlusselektrode 100 freilegt, gebildet werden. Die Passivierungsschicht 102 und die Gateisolationsschicht 110 werden ebenfalls mit dem dritten Maskenprozess strukturiert, so dass ein Gateanschlusskontaktloch 108 gebildet wird, das die Gateanschlusselektrode 66 freilegt.
Unter Bezugnahme auf die 4F, 5F und 6F werden wird ein transparentes leitfähiges Material auf der Passivierungsschicht 102 abgeschieden und mit einem vierten Maskenprozess strukturiert, so dass eine Pixelelektrode 112, eine Gateanschlusselektrodenkontakt 114 und ein Datenanschlusselektrodenkontakt 116 gebildet werden. Die Pixelelektrode 112 steht mit der Drainelektrode 96 durch das Drain-Kontaktloch 104 in Kontakt und die Speicherelektrode 86 steht damit durch das Speicherkontaktloch 106 in Kontakt. Der Gateanschlusselektrodenkontakt 114 kontaktiert die Gateanschlusselektrode 66 durch das Gateanschlusskontaktloch 108, und der Datenanschlusselektrodenkontakt 116 kontaktiert die Datenanschlusselektrode 100 durch das Datenanschlusskontaktloch 110.
Durch den obigen 4-Maskenprozess wird ein Arraysubstrat hergestellt. Wie oben erklärt ist, kann der Kanal der aktiven Schicht verunreinigt sein, oder er kann Fehler aufweisen, da die Passivierungsschicht nach dem Bilden des Kanals gebildet wird. Die aktive Schicht ist auch nicht von der Gateelektrode bedeckt und an eine Hintergrundbeleuchtung freigelegt, da die aktive Schicht in dem gleichen Maskenprozess gebildet wird wie die Source- und Drainelektroden. Folglich kann ein Leckstrom auftreten, der die Anzeigequalität verschlechtert. Ferner besetzt der Dünnschichttransistor einen Teil des Pixelbereichs, und folglich ist das Öffnungsverhältnis, d.h. Aperturverhältnis, herabgesetzt.
US 5610737 A offenbart einen Dünnschichttransistor für eine Flüssigkristallanzeigevorrichtung mit einer Kanalschutzschicht auf dem Kanalbereich zwischen der Sourceelektrode und der Drainelektrode.
US 5712494 A offenbart einen Dünnschichttransistor für eine Flüssigkristallanzeigevorrichtung, wobei eine Kanalschutzschicht von der Sourceelektrode und/oder der Drainelektrode überlappt ist.
US 2003/0117538 A1 offenbart eine Flüssigkristallanzeigevorrichtung mit Dünnschichttransistoren, wobei Sourceelektroden „U“-Form aufweisen und sich die Drainelektrode in die „U“-Form der Sourceelektrode erstreckt, aber davon getrennt ist.
DE 102004015276 A1 offenbart ein Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung, wobei eine Maske mit halbdurchlässigen Abschnitten verwendet wird.
Folglich sind Ausführungsbeispiele der Erfindung auf eine Flüssigkristallanzeigevorrichtung und ein Herstellungsverfahren derselben gerichtet, die eines oder mehrere Probleme aufgrund von Beschränkungen und Nachteilen des Stand der Technik überwinden.
Ein Ziel der Erfindung ist das Bereitstellen einer Flüssigkristallanzeigevorrichtung und eines Herstellungsverfahrens derselben, die einen Leckstrom verhindern.
Ein weiteres Ziel der Erfindung ist das Bereitstellen einer Flüssigkristallanzeigevorrichtung und eines Herstellungsverfahrens derselben, die das Öffnungsverhältnis verbessern.
Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung erklärt und werden teilweise aus der Beschreibung offensichtlich, oder können durch Anwenden der Erfindung erlernt werden. Die Ziele und andere Vorteile der Erfindung werden durch die Struktur verwirklicht und erreicht, auf die insbesondere in der Beschreibung und Ansprüchen davon hingewiesen ist, sowie den angefügten Zeichnungen.
Zum Erreichen dieser und weiterer Vorteile und in Übereinstimmung mit dem Zweck der Erfindung, wie hier ausgeführt und ausführlich beschrieben ist, wird eine Flüssigkristallanzeigevorrichtung und ein Herstellungsverfahren einer Flüssigkristallanzeigevorrichtung gemäß den unabhängigen Patentansprüchen bereitgestellt.
Vorteilhafte Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.
Es ist verständlich, dass sowohl die vorangegangene allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft sind und der Erklärung dienen und beabsichtigen, ein tieferes Verständnis der beanspruchten Erfindung zu schaffen.
Die begleitenden Zeichnungen, die enthalten sind, um ein tieferes Verständnis der Erfindung zu schaffen und in dieser Beschreibung enthalten sind und einen Teil davon bilden, stellen Ausführungsbeispiele der Erfindung dar, und dienen zusammen mit der Beschreibung zum Erklären der Prinzipien der Erfindung.
1 ist eine perspektivische Ansicht, die eine herkömmliche LCD-Vorrichtung darstellt;
2 ist eine Draufsicht, die ein Arraysubstrat für eine LCD-Vorrichtung darstellt, das mit vier Maskenprozessen gemäß dem Stand der Technik hergestellt ist;
3 ist eine Querschnittsansicht, die einen Dünnschichttransistor aus 2 darstellt;
4A bis 4F, 5A bis 5F und 6A bis 6F sind jeweils Querschnittsansichten, die entlang der Linien II-II, III-III und IV-IV aus 2 genommen sind, und ein Herstellungsverfahren eines Arraysubstrats für eine LCD-Vorrichtung mit vier Maskenprozessen gemäß dem Stand der Technik darstellen;
7 ist eine Draufsicht, die ein Arraysubstrat für eine LCD-Vorrichtung gemäß einem Ausführungsbeispiel der Erfindung darstellt;
8 ist eine Draufsicht, die einen Dünnschichttransistor aus 7 darstellt;
9 ist eine Querschnittsansicht, die entlang der Linie VIII-VIII aus 8 genommen ist;
10 und 11 sind Querschnittsansichten, die andere Beispiele von Abschirmstrukturen gemäß Ausführungsbeispielen der Erfindung darstellen; und
12A bis 12L, 13A bis 13L und 14A bis 14L sind Querschnittsansichten, die jeweils entlang der Linien V-V, VI-VI und VII-VII aus 7 genommen sind, und ein Herstellungsverfahren eines Arraysubstrats für eine LCD-Vorrichtung gemäß einem Ausführungsbeispiel der Erfindung darstellen.
Es wird jetzt im Detail auf die dargestellten Ausführungsbeispiele der Erfindung Bezug genommen, die in den begleitenden Zeichnungen dargestellt sind.
7 ist eine Draufsicht, die ein Arraysubstrat für eine LCD-Vorrichtung gemäß einem Ausführungsbeispiel der Erfindung darstellt. Unter Bezugnahme auf 7 kreuzen einander bei dem Arraysubstrat für die LCD-Vorrichtung gemäß dem Ausführungsbeispiel der Erfindung eine Gateleitung 204 und eine Datenleitung 238 auf einem Substrat 200, so dass ein Pixelbereich P definiert ist. Eine Gateanschlusselektrode 206 ist an einem Ende der Gateleitung 204 angeordnet, und eine Datenanschlusselektrode 240 ist an einem Ende der Datenleitung 238 angeordnet. Ein Gateanschlusselektrodenkontakt 248 ist an der Gateanschlusselektrode 206 angeordnet, und eine Datenanschlusselektrodenkontakt 250 ist an der Datenanschlusselektrode 240 angeordnet. Die Gateleitung 204 weist ein Loch 208 auf, wo sich die Gateleitung 204 und die Datenleitung 238 kreuzen. Das Loch 208 reduziert die Größe des Überlappbereichs zwischen den Gate- und Datenleitungen 204 und 238. Folglich kann eine parasitäre Kapazität zwischen den Gate- und Datenleitungen 204 und 238 reduziert sein.
Ein Dünnschichttransistor T ist in der Nähe einer Kreuzung der Gate- und Datenleitungen 204 und 238 angeordnet. Der Dünnschichttransistor T weist eine Gateelektrode 202, eine Halbleiterschicht mit einer aktiven Schicht 220 und einer ohmschen Kontaktschicht, und Source- und Drainelektroden 234 und 236 auf. Ein Teil der Gateleitung 204 kann als Gateelektrode 202 dienen und der Dünnschichttransistor T kann im wesentlichen innerhalb der Gateleitung 204 gebildet sein. Folglich wird ein von dem Dünnschichttransistor T innerhalb des Pixelbereichs P besetztes Gebiet reduziert, so dass das Öffnungsverhältnis, d.h. Aperturverhältnis, des Pixelbereichs P vergrößert sein kann.
Eine Pixelelektrode 246 ist in dem Pixelbereich P angeordnet und kontaktiert die Drainelektrode 236. Eine Speicherelektrode 244 kontaktiert die Pixelelektrode 246 und überlappt die Gateleitung 204. Die Speicherelektrode 244, die Gateleitung 62 und eine Gateisolationsschicht dazwischen bilden eine Speicherkapazität Cst.
Eine erste Halbleiterstruktur ist unter der Datenleitung 238 und der Datenanschlusselektrode 240 angeordnet und eine zweite Halbleiterstruktur ist unter der Speicherelektrode 242 angeordnet. Die erste und die zweite Halbleiterstruktur sind aus dem gleichen Material wie die ohmsche Kontaktschicht hergestellt.
Die aktive Schicht 220 ist an einem äußeren Umfang der Gateleitung 204 angeordnet und folglich ist die aktive Schicht 220 nicht einer Hintergrundbeleuchtung ausgesetzt. Folglich kann ein Leckstrom aufgrund der Aussetzung an die Hintergrundbeleuchtung reduziert sein. Die aktive Schicht 220 zwischen den Source- und Drainelektroden 234 und 236 wirkt als Kanal. Eine Längenrichtung des Kanals ist eine Richtung, die sich zwischen den Source- und Drainelektroden 234 und 236 erstreckt, und eine Breitenrichtung des Kanals ist eine Richtung, die zur Längenrichtung des Kanals senkrecht ist, d.h. die die Längenrichtung kreuzt.
Eine Abschirmschicht 22 ist auf der aktiven Schicht 220 entlang einer Breitenrichtung des Kanals aufgetragen. Die Abschirmschicht 222 verhindert, dass die aktive Schicht 200 darunter kontaminiert wird oder einen Defekt bekommt. Folglich wird ein Leckstrompfad entlang der Längenrichtung des Kanals von der Abschirmstruktur 222 entlang einer Breitenrichtung des Kanals verhindert.
8 ist eine Draufsicht, die einen Dünnschichttransistor aus 6 darstellt, und 9 ist eine Querschnittsansicht, die entlang der Linie VIII-VIII aus 8 genommen ist. Unter Bezugnahme auf die 8 und 9 weist ein Dünnschichttransistor T eine Gateelektrode 202 als Teil einer Gateleitung 204, eine Halbleiterschicht mit einer aktiven Schicht 220 und einer ohmschen Kontaktschicht 242 und Source- und Drainelektroden 234 und 236 auf. Da die aktive Schicht 220 von der Gateelektrode 202 bedeckt ist, ist die aktive Schicht 220 nicht einer Hintergrundbeleuchtung ausgesetzt.
Eine Abschirmstruktur 222 ist auf einem Kanal CH der aktiven Schicht 220 zwischen den Source- und Drainelektroden 234 und 236 angeordnet. Die Abschirmstruktur 222 erstreckt sich entlang einer Breitenrichtung des Kanals CH. Beide Enden der Abschirmstruktur 222 können außerhalb der aktiven Schicht 220 angeordnet sein, und die Abschirmstruktur 222 kann eine Länge aufweisen, die gleich oder größer ist als die Breite des Kanals CH. Eine Außenfläche der Abschirmstruktur 222 liegt einer Innenfläche der Sourceelektrode 234 gegenüber und ist davon getrennt, d.h. weist einen Abstand dazu auf, und die andere Außenfläche der Abschirmstruktur 222 liegt einer Innenfläche der Drainelektrode 236 gegenüber und ist davon getrennt, d.h. weist einen Abstand dazu auf. Folglich kann die Abschirmstruktur 222 über allen Strompfaden der aktiven Schicht 220 zwischen den Source- und Drainelektroden 234 und 236 angeordnet sein.
Sogar wenn sich Verunreinigungen oder Defekte in Richtung der aktiven Schicht 220 ausbreiten, ist ein Abschnitt der aktiven Schicht 220 unter der Abschirmstruktur 222 von einer Verunreinigung oder Defekten abgeschirmt. Ferner ist die Abschirmstruktur 22 über allen Strompfaden der aktiven Schicht 220 zwischen den Source- und Drainelektroden 234 und 236 angeordnet. Folglich treten Leckstrompfade, die ohne Abschirmstruktur 222 auftreten würden, in dem Abschnitt der aktiven Schicht 220 und der Abschirmstruktur 222 nicht auf.
Das Verhältnis Breite/Länge (W/L) des Kanals CH hat einen Effekt auf elektrische Kenngrößen des Dünnschichttransistors T. Falls zum Beispiel das Breiten/Längen-Verhältnis des Kanals steigt, steigt auch die Stromdurchleitungskapazität des Dünnschichttransistors T. Zum Erhöhen des Breiten/Längen-Verhältnisses des Kanals CH kann die Sourceelektrode 234 "U"-Form aufweisen und die Drainelektrode 236 kann Schienenform, bzw. in anderen Worten Stangenform, aufweisen, die in einem Innenraum der "U"-Form angeordnet ist. Aufgrund der Formen und Anordnung der Source- und Drainelektroden 234 und 236 kann der Kanal CH "U"-Form aufweisen und die Abschirmstruktur 222 kann ebenfalls "U"-Form aufweisen.
Die Abschirmstruktur 222 aus 8 ist zwischen den Source- und Drainelektroden 234 und 236 angeordnet, so dass Leckstrompfade verhindert werden. Die Abschirmstruktur 222 kann an anderen Positionen, als den in 8 gezeigten Positionen, angeordnet sein, und es kann mehr als eine Abschirmstruktur 222 geben.
Die 10 und 11 sind Querschnittsansichten, die andere Beispiele von Abschirmstrukturen gemäß Ausführungsbeispielen der Erfindung darstellen. Unter Bezugnahme auf 10 kann eine Abschirmstruktur 252 in der Nähe von Source- und Drainelektroden 234 und 236 angeordnet sein, zum Beispiel in der Nähe der Drainelektrode 236. Die Abschirmstruktur 252 ist teilweise von der Drainelektrode 236 und einer ohmschen Kontaktschicht 242 unter der Drainelektrode 236 bedeckt. Eine Außenfläche der Abschirmstruktur 252, die der Sourceelektrode 234 gegenüberliegt, ist zwischen Innenflächen der Source- und Drainelektroden 234 und 236 angeordnet. Folglich ist auch die Abschirmstruktur 252 aus 10 über Strompfaden einer aktiven Schicht 220 zwischen den Source- und Drainelektroden 234 und 236 angeordnet.
Unter Bezugnahme auf 11 können zwei Abschirmstrukturen 262a und 262b in der Nähe von sowohl Source- als auch Drainelektroden 234 bzw. 236 angeordnet sein. Jede der Abschirmstrukturen 262a und 262b ist teilweise von jeder der Source- und Drainelektroden 234 und 236 und ohmschen Kontaktschichten 242 unter jeder der Source- und Drainelektroden 234 und 236 bedeckt. Eine Außenfläche der Abschirmstruktur 262b in der Nähe der Drainelektrode 236, die der Sourceelektrode 234 gegenüberliegt, ist zwischen Innenflächen der Source- und Drainelektroden 234 und 236 angeordnet. Eine Außenfläche der Abschirmstruktur 262a ist auch in der Nähe der Sourceelektrode 234, die der Drainelektrode gegenüberliegt, zwischen den Innenflächen der Source- und Drainelektroden 234 und 236 angeordnet. Folglich sind die Abschirmstrukturen 262a und 262b aus 11 auch über Strompfaden einer aktiven Schicht 220 zwischen den Source- und Drainelektroden 234 und 236 angeordnet, so dass Leckströme aufgrund einer Verunreinigung (Kontamination) oder Defekte verhindert werden.
Die 12A bis 12L, 13A bis 13L und 14A bis 14L sind Querschnittsansichten, die jeweils entlang der Linien V-V, VI-VI und VII-VII aus 7 genommen sind, und ein Herstellungsverfahren eines Arraysubstrats für eine LCD-Vorrichtung gemäß einem Ausführungsbeispiel der Erfindung darstellen. Unter Bezugnahme auf die 12A, 13A und 14A wird ein leitfähiges Material auf einem Substrat 200 mit einem Pixelbereich P, einem Schaltbereich S, einem Gatebereich G, einem Datenbereich D und einem Speicherbereich C abgeschieden. Die Schicht aus leitfähigem Material wird mit einem ersten Maskenprozess strukturiert, so dass eine Gateleitung 204, eine Gateanschlusselektrode 206 und eine Gateelektrode 202 gebildet werden. Die Gateleitung 204 und die Gateanschlusselektrode 206 entsprechen dem Gatebereich G. Ferner wird ein Loch 208 in einem Kreuzungsbereich F mit dem ersten Maskenprozess gebildet. Der Kreuzungsbereich F ist dort, wo sich die Gateleitung 204 und eine Datenleitung, die später gebildet wird, kreuzen. Das leitfähige Material kann Aluminium (Al), Aluminiumlegierung (AlNd), Wolfram (W), Chrom (Cr) bzw. Molybdän (Mo) umfassen. Wenigstens eines der leitfähigen Materialien kann für die Gateleitung 204, die Gateanschlusselektrode 206 und die Gateelektrode 202 abgeschieden werden, so dass sie eine Einzelschicht- oder Mehrfachschicht-Struktur aufweisen.
Unter Bezugnahme auf die 12B, 13B und 14B werden eine Gateisolationsschicht 210, eine intrinsische amorphe Siliziumschicht 212 und eine Abschirmschicht 214 auf dem Substrat 200 mit der Gateleitung 204 gebildet. Die Gateisolationsschicht 210 weist ein anorganisches Material wie zum Beispiel Siliziumnitrid (SiNx) bzw. Siliziumoxid (SiO2) auf. Die Abschirmschicht 214 weist ein anorganisches Material wie zum Beispiel Siliziumnitrid (SiNx) bzw. Siliziumoxid (SiO2) auf. Eine Photoresistschicht 216 wird auf der Abschirmschicht 214 gebildet. Zum Beispiel ist die Photoresistschicht 216 ein positiver Typ.
Eine Maske M mit einem durchlässigen Bereich B1, einem halbdurchlässigen Bereich B2 und einem Abschirmbereich B3 wird über der Photoresistschicht 216 positioniert. Der halbdurchlässige Bereich B2 weist eine Schlitzstruktur oder eine halbdurchlässige Schicht auf, so dass die Lichtintensität oder Lichtdurchlässigkeit von Licht durch den halbdurchlässigen Bereich B2 hindurch geringer sein kann wie in dem durchlässigen Bereich B1.
Ein Belichtungsprozess wird für die Photoresistschicht 216 unter Verwendung der Maske M durchgeführt. Der Abschirmbereich B3 ist in dem Schaltbereich S angeordnet, und der halbdurchlässige Abschnitt B2 ist auf beiden Seiten des Abschirmbereichs B3 angeordnet. Der halbdurchlässige Bereich B2 und der Abschirmbereich B3 sind in der Gateelektrode 202 angeordnet. Die Licht ausgesetzte Photoresistschicht 216 wird entwickelt.
Unter Bezugnahme auf die 12C, 13C und 14C wird aufgrund der Belichtung und Entwicklung eine Photoresiststruktur 218 in dem Schaltbereich S gebildet. Ein Abschnitt der Photoresiststruktur 218, der dem Abschirmbereich (B3 aus 12B) entspricht, ist dicker als ein Abschnitt der Photoresiststruktur 218, der dem halbdurchlässigen Abschnitt (B2 aus 12B) entspricht. Die Abschirmschicht 214 und die intrinsische amorphe Siliziumschicht 212 werden unter Verwendung der Photoresiststruktur 218 geätzt.
Unter Bezugnahme auf die 12D, 13D und 14D, bleiben aufgrund des Ätzens die strukturierte intrinsische amorphe Siliziumschicht 212 und die Abschirmschicht 214 unter der Photoresiststruktur 218 stehen. Die intrinsische amorphe Siliziumschicht 212 ist von der Gateelektrode 202 bedeckt. Ein Veraschungsprozess wird für die Photoresiststruktur 218 durchgeführt.
Unter Bezugnahme auf die 12E, 13E und 14E wird der Abschnitt der dünne Photoresiststruktur (212 aus 12D) mit aufgrund der Veraschung entfernt. Die Abschirmschicht 214 wird unter Verwendung der veraschten Photoresiststruktur 212 geätzt.
Unter Bezugnahme auf die 12F, 13F und 14F wird aufgrund des Ätzens eine Abschirmstruktur 222 unter der veraschten Photoresiststruktur 212 gebildet. Die intrinsische amorphe Siliziumschicht (212 aus 12E) wird als aktive Schicht 220 bezeichnet. Die Abschirmstruktur 22 kann verschiedene Formen aufweisen, zum Beispiel eine "U"-Form, so dass ein Kanals (CH aus 9 bis 11) in Längsrichtung gekreuzt wird. Die Anzahl und Position der Abschirmstruktur(en) 222 kann geändert werden, wie in den 10 und 11 gezeigt ist. Die Photoresiststruktur 218 wird dann abgezogen (gestripped). Durch einen in 12B bis 12F, 13B bis 13F und 14B bis 14F gezeigten zweiten Maskenprozess werden die aktive Schicht 220 und die Abschirmstruktur 222 gebildet.
Unter Bezugnahme auf die 12G, 13G und 14G werden eine dotierte amorphe Siliziumschicht 224 und eine Schicht aus leitfähigem Material 226 gebildet. Das leitfähige Material kann Aluminium (Al), Aluminiumlegierung (AlNd), Wolfram (W), Chrom (Cr) bzw. Molybdän (Mo) sein. Wenigstens eines der leitfähigen Materialien kann für eine Einzel- oder Mehrfachschicht-Struktur abgeschieden werden. Die dotierte amorphe Siliziumschicht 224 ist nicht mit einem Abschnitt der aktiven Schicht 220 unter der Abschirmstruktur 222 in Kontakt. Eine Photoresiststruktur 228 wird auf der Schicht aus leitfähigem Material 226 gebildet.
Eine Maske M mit einem durchlässigen Bereich B1, einem halbdurchlässigem Bereich B2 und einem Abschirmbereich B3 wird über der Photoresistschicht 228 positioniert. Der halbdurchlässige Bereich B2 weist eine Schlitzstruktur oder eine halbdurchlässige Schicht auf.
Ein Belichtungsprozess wird für die Photoresiststruktur 228 unter Verwendung der Maske M durchgeführt. Der durchlässige Bereich B1 entspricht einem Teil der Gateanschlusselektrode 206. Der halbdurchlässige Bereich B2 in dem Schaltbereich S entspricht einem Teil der aktiven Schicht 220. Der halbdurchlässige Bereich B2 in dem Schaltbereich S bedeckt die Abschirmstruktur 222. Alternativ kann der halbdurchlässige Bereich B2 in dem Schaltbereich S die Abschirmstruktur 222 überlappen. Der Abschirmbereich B3 ist auf beiden Seiten des halbdurchlässigen Bereichs B3 in dem Schaltbereich S angeordnet. Der Abschirmbereich B3 entspricht dem Datenbereich D und dem Speicherbereich C. Der halbdurchlässige Bereich B2 entspricht auch dem Pixelbereich P. Die Licht ausgesetzte Photoresistschicht 228 wird entwickelt.
Unter Bezugnahme auf die 12H, 13H und 14H wird eine Photoresiststruktur 230 aufgrund der Belichtung und der Entwicklung gebildet. Ein Abschnitt der Photoresiststruktur 230, der dem Abschirmbereich (B3 aus 12G und 14G) entspricht, ist dicker als ein Abschnitt der Photoresiststruktur 230, der dem halbdurchlässigen Bereich (B2 aus 12G, 13G und 14G) entspricht. Ein Abschnitt der Photoresistschicht (228 aus 12G, 13G und 14G) unter dem durchlässigen Abschnitt (B1 aus 13G) wird entfernt.
Unter Bezugnahme auf die 12I, 13I und 14I werden freigelegte Abschnitte der Schicht leitfähigen Materials 226, der dotierten amorphen Siliziumschicht 224 und der Gateisolationsschicht über dem Teil der Gateanschlusselektrode 206 unter Verwendung der Photoresiststruktur 230 geätzt, so dass ein Gateanschlusskontaktloch 206 gebildet wird, das den Teil der Gateanschlusselektrode 206 freilegt. Ein Veraschungsprozess wird für die Photoresiststruktur 230 durchgeführt.
Unter Bezugnahme auf die 12J, 13J und 14J wird der Abschnitt der dünneren Photoresiststruktur (230 aus 12I, 13I und 14I) aufgrund der Veraschung entfernt. Folglich bleibt die veraschte Photoresiststruktur 230 entsprechend dem Schaltbereich S, dem Speicherbereich C und dem Datenbereich D stehen. Die Schicht aus leitfähigem Material 226 und die dotierte amorphe Siliziumschicht 224 werden unter Verwendung der veraschten Photoresiststruktur 230 geätzt.
Unter Bezugnahme auf die 12K, 13K und 14K werden Source- und Drainelektroden 234 und 236 in dem Schaltbereich S aufgrund des Ätzens gebildet. Eine Speicherelektrode 244 wird in dem Speicherbereich C gebildet. Eine Datenleitung 238 und eine Datenanschlusselektrode 240 werden in dem Datenbereich D gebildet. Die strukturierte dotierte amorphe Siliziumschicht unter den Source- und Drainelektroden 234 und 236 wird als ohmsche Kontaktschicht 242 bezeichnet. Die strukturierte dotierte amorphe Siliziumschicht unter der Datenleitung 238 und der Datenanschlusselektrode 240 wird als erste Halbleiterstruktur 243 bezeichnet. Die strukturierte dotierte amorphe Siliziumschicht unter der Speicherelektrode 244 wird als zweite Halbleiterstruktur 245 bezeichnet.
Durch einen dritten Maskenprozess, der in den 12G bis 12K, 13G bis 13K und 14G bis 14K gezeigt ist, werden die Source- und Drainelektroden 234 und 236, die Datenleitung 238, die Datenanschlusselektrode 240, die ohmsche Kontaktschicht 242 und die erste und die zweite Halbleiterstrukturen 243 und 245 gebildet. Während des dritten Maskenprozesses kann die aktive Schicht 220 verunreinigt werden oder einen Defekt aufweisen, da übrigbleibende Partikel oder Verunreinigungsmaterial auf der aktiven Schicht 220 zurückbleiben können. Jedoch auch wenn ein freigelegter Abschnitt G der aktiven Schicht 220 eine Verunreinigung oder einen Defekt aufweisen kann, weist ein Abschnitt der aktiven Schicht 222 unter der Abschirmstruktur 222 keine Verunreinigung bzw. keinen Defekt auf, da die Abschirmstruktur 222 den Abschnitt darunter abschirmt. Die veraschte Photoresiststruktur 230 wird dann abgezogen (gestrippt).
Unter Bezugnahme auf die 12L, 13L und 14L wird ein transparentes leitfähiges Material auf dem Substrat 200 mit der Datenleitung 238 abgeschieden und mit einem vierten Maskenprozess strukturiert, so dass eine Pixelelektrode 246, eine Gateanschlusselektrodenkontakt 248 und ein Datenanschlusselektrodenkontakt 250 gebildet werden. Die Pixelelektrode 246 ist in dem Pixelbereich P gebildet und kontaktiert die Drainelektrode 236 und die Speicherelektrode 244. Der Gateanschlusselektrodenkontakt 248 kontaktiert die Gateanschlusselektrode 206 durch das Gateanschlusskontaktloch 232. Der Datenanschlusselektrodenkontakt 250 kontaktiert die Datenanschlusselektrode 250. Das transparente leitfähige Material umfasst Indiumzinnoxid (ITO), Indiumzinkoxid (IZO) und Indium-Zinn-Zink-Oxid (ITZO).
Durch die oben beschriebenen Prozesse wird das Arraysubstrat für die LCD-Vorrichtung hergestellt. Durch aneinander Befestigen des Arraysubstrats und eines dem Arraysubstrat gegenüberliegenden Substrats, zum Beispiel einem Farbfiltersubstrat, und Dazwischenfügen einer Flüssigkristallschicht zwischen die beiden Substrate wird die LCD-Vorrichtung hergestellt.
Wie oben erklärt ist, wird die aktive Schicht nicht einer Hintergrundbeleuchtung ausgesetzt, da die aktive Schicht von der Gateelektrode bedeckt ist. Folglich kann ein Leckstrom aufgrund der Hintergrundbeleuchtung reduziert werden. Sogar wenn eine Verunreinigung (Kontamination) oder ein Defekt in der aktiven Schicht auftritt, ist der Abschnitt der aktiven Schicht unter der Abschirmstruktur von der Verunreinigung oder dem Defekt abgeschirmt, und die Abschirmstruktur ist über allen Strompfaden der aktiven Schicht zwischen den Source- und Drainelektroden angeordnet. Folglich kann ein Leckstrom aufgrund einer Verunreinigung oder eines Defekts reduziert werden, so dass die Anzeigequalität verbessert wird. Ferner ist der Dünnschichttransistor im wesentlichen über der Gateleitung gebildet, da der Teil der Gateleitung als Gateelektrode verwendet wird, so dass das Öffnungsverhältnis verbessert wird.

Claims

Flüssigkristallanzeigevorrichtung, aufweisend: eine Gateleitung (204) und eine Datenleitung (238), die einander kreuzen, so dass ein Pixelbereich (P) auf einem Substrat (200) gebildet ist; eine mit der Gateleitung (204) gekoppelte Gateelektrode (202); eine Gateisolationsschicht (210) auf der Gateelektrode (202); eine aktive Schicht (220) auf der Gateisolationsschicht (210); Source- und Drainelektroden (234, 236) auf der aktiven Schicht (220), die einen Abstand voneinander aufweisen, wobei die aktive Schicht (220) zwischen den Source- und Drainelektroden (234, 236) als Kanal (CH) wirkt, wobei Innenflächen der Source- und Drainelektroden (234, 236) einander gegenüberliegen, wobei die Sourceelektrode (234) mit der Datenleitung (238) gekoppelt ist, und wobei die Sourceelektrode (234) eine "U"-Form aufweist und die Drainelektrode (236) eine Schienenform aufweist; ohmsche Kontaktschichten (242) zwischen der aktiven Schicht (220) und der Source- bzw. der Drainelektrode (234, 236); eine Abschirmstruktur (222) mit einer "U"-Form, die auf dem Kanal (CH) über allen Strompfaden der aktiven Schicht (220) angeordnet ist und von mindestens einer der Source- und Drainelektroden (234, 236) in einem einen freigelegten Abschnitt (G) der aktiven Schicht (220) definierenden Abstand angeordnet ist, wobei eine Länge der Abschirmstruktur (222) gleich ist zu oder länger ist als eine Breite des Kanals (CH); und eine Pixelelektrode (246), die mit der Drainelektrode (236) gekoppelt ist, in dem Pixelbereich (P).
Vorrichtung gemäß Anspruch 1, wobei die Abschirmstruktur (222) von einer der Source- und Drainelektroden (234, 236) und den ohmschen Kontaktschichten (242) bedeckt ist.
Vorrichtung gemäß Anspruch 1 oder 2, ferner aufweisend eine zweite Abschirmstruktur (222) über der aktiven Schicht (220) und mit Außenflächen, wobei die Außenflächen der Abschirmstrukturen (222) den Innenflächen der Source- und Drainelektroden (234, 236) gegenüberliegen und davon getrennt sind, so dass ein freigelegter Abschnitt (G) der aktiven Schicht (220) ausgebildet ist.
Vorrichtung gemäß einem der Ansprüche 1 bis 3, wobei die aktive Schicht (220) von der Gateelektrode (202) vollständig überlappt ist.
Vorrichtung gemäß einem der Ansprüche 1 bis 4, wobei die Gateelektrode (202) Teil der Gateleitung (204) ist.
Vorrichtung gemäß einem der Ansprüche 1 bis 5, wobei die Gateleitung (204) ein Loch (208) an einer Kreuzung der Gate- und Datenleitungen (204, 238) aufweist.
Vorrichtung gemäß einem der Ansprüche 1 bis 6, ferner aufweisend eine als erste Halbleiterstruktur (243) ausgebildete strukturierte dotierte amorphe Siliziumschicht unter der Datenleitung (238).
Vorrichtung gemäß einem der Ansprüche 1 bis 7, ferner aufweisend eine Speicherelektrode (244), die über der Gateleitung (204) angeordnet ist und die Pixelelektrode (246) kontaktiert, so dass die Speicherelektrode (244), die Gateleitung (204) und eine Gateisolationsschicht (210) dazwischen eine Speicherkapazität (Cst) ausbilden, und eine als zweite Halbleiterstruktur (245) ausgebildete strukturierte dotierte amorphe Siliziumschicht unter der Speicherelektrode (244) und aus dem gleichen Material wie die ohmsche Kontaktschicht (242).
Vorrichtung gemäß einem der Ansprüche 1 bis 8, wobei die Pixelelektrode (246) die Gateisolationsschicht (210) in dem Pixelbereich (P) bedeckt.
Vorrichtung gemäß einem der Ansprüche 1 bis 9, ferner aufweisend eine Gateanschlusselektrode (206) an einem Ende der Gateleitung (204) und eine Datenanschlusselektrode (240) an einem Ende der Datenleitung (238).
Vorrichtung gemäß Anspruch 10, ferner aufweisend einen Gateanschlusselektrodenkontakt (248), der die Gateanschlusselektrode (206) durch ein Gateanschlusskontaktloch (232) der Gateisolationsschicht (210) kontaktiert, und einen Datenanschlusselektrodenkontakt (250), der die Datenanschlusselektrode (240) kontaktiert.
Vorrichtung gemäß einem der Ansprüche 1 bis 11, wobei die aktive Schicht intrinsisches amorphes Silizium (212) aufweist, die ohmsche Kontaktschicht dotiertes amorphes Silizium (226) aufweist und die Abschirmstruktur (222) ein anorganisches Material aufweist.
Herstellungsverfahren einer Flüssigkristallanzeigevorrichtung, aufweisend: einen ersten Maskenprozess, aufweisend: – Bilden einer Gateleitung (204) und einer Gateelektrode (202) auf einem Substrat; einen zweiten Maskenprozess, aufweisend: – Bilden einer Gateisolationsschicht (210) auf der Gateelektrode (202); – Bilden einer aktiven Schicht (220) auf der Gateisolationsschicht (210) und einer Abschirmstruktur (222) mit einer "U"-Form mit Außenflächen auf der aktiven Schicht (220); und – Bilden von ohmschen Kontaktschichten (242) auf der aktiven Schicht (220); einen dritten Maskenprozess, aufweisend: – Bilden einer Datenleitung (238), die die Gateleitung (204) kreuzt, so dass ein Pixelbereich (P) definiert wird; – Bilden von Source- und Drainelektroden (234, 236), die einen Abstand voneinander aufweisen und Innenflächen aufweisen, die einander gegenüberliegen, – wobei die Sourceelektrode (234) eine "U"-Form aufweist und die Drainelektrode (236) eine Schienenform aufweist, die aktive Schicht (220) zwischen den Source- und Drainelektroden (234, 236) als Kanal (CH) wirkt, die Abschirmstruktur (222) auf dem Kanal (CH) über allen Strompfaden der aktiven Schicht (220) angeordnet ist und von wenigstens einer der Source- und Drainelektroden (234, 236) in einem einen freigelegten Abschnitt (G) der aktiven Schicht (220) definierenden Abstand angeordnet ist, und eine Länge der Abschirmstruktur (222) gleich ist zu oder länger ist als eine Breite des Kanals (CH); und einen vierten Maskenprozess, aufweisend: – Bilden einer Pixelelektrode (246) in dem Pixelbereich (P), die mit der Drainelektrode (236) in Kontakt ist.
Verfahren gemäß Anspruch 13, ferner aufweisend eine zweite Abschirmstruktur (222) über der aktiven Schicht (220) und mit Außenflächen, wobei die Außenflächen der Abschirmstrukturen (222) den Innenflächen der Source- und Drainelektroden (234, 236) gegenüberliegen und davon getrennt sind, so dass ein freigelegter Abschnitt (G) der aktiven Schicht (220) ausgebildet wird.
Verfahren gemäß Anspruch 13, wobei die aktive Schicht (220) derart gebildet wird, dass sie von der Gateelektrode (202) vollständig überlappt wird.
Verfahren gemäß Anspruch 13, wobei die Gateelektrode (202) als ein Teil der Gateleitung (204) gebildet wird.
Verfahren gemäß Anspruch 13, wobei das Bilden der Gateleitung (204) und der Gateelektrode (202) Bilden eines Lochs (208) in der Gateleitung (204), wo die Gateleitung (204) die Datenleitung (238) kreuzt, aufweist.
Verfahren gemäß Anspruch 13, wobei das Bilden der aktiven Schicht (220) auf der Gateisolationsschicht (210) und der Abschirmstruktur (222) mit der U-Form im zweiten Maskenprozess aufweist: nacheinander Bilden einer intrinsischen amorphen Siliziumschicht (212) und einer Abschirmschicht (214) auf der Gateisolationsschicht (210); Bilden einer Photoresiststruktur (218) unter Verwendung einer Maske (M), wobei die Photoresiststruktur (218) einen ersten Abschnitt aufweist, der einem Teil der Gateelektrode (202) entspricht, und einen zweiten Abschnitt auf beiden Seiten des ersten Abschnitts, und der zweite Abschnitt dünner ist als der erste Abschnitt; Strukturieren der intrinsischen amorphen Siliziumschicht (212) und der Abschirmschicht (214) unter Verwendung der Photoresiststruktur (218), so dass die aktive Schicht gebildet wird; Veraschen der Photoresiststruktur (218), so dass der zweite Abschnitt entfernt wird; und Strukturieren der strukturierten Abschirmschicht (214) unter Verwendung der veraschten Photoresiststruktur (218), so dass die Abschirmstruktur (222) ausgebildet wird.
Verfahren gemäß Anspruch 18, wobei das Bilden der Photoresiststruktur (218) aufweist: Bilden einer Photoresistschicht (216) auf der Abschirmschicht (214); Belichten der Photoresistschicht (216) unter Verwendung der Maske (M), wobei ein Abschirmbereich (B3) der Maske (M) dem Teil der Gateelektrode (202) und dem ersten Abschnitt entspricht, und ein halbdurchlässiger Abschnitt (B2) der Maske (M) beiden Seiten des Teils der Gateelektrode (202) und dem zweiten Abschnitt entspricht; und Entwickeln der belichteten Photoresiststruktur (218).
Verfahren gemäß Anspruch 13, wobei der erste Maskenprozess ferner aufweist: Bilden einer Gateanschlusselektrode (206) an einem Ende der Gateleitung (204) und wobei der dritte Maskenprozess ferner aufweist: Bilden einer Datenanschlusselektrode (240) an einem Ende der Datenleitung (238).
Verfahren gemäß Anspruch 20, wobei der zweite Maskenprozess ferner aufweist: Bilden einer als erste Halbleiterstruktur (243) ausgebildeten strukturierten dotierten amorphen Siliziumschicht unter der Datenleitung (238) und der Datenanschlusselektrode (240), die sich von der ohmschen Kontaktschicht erstreckt.
Verfahren gemäß Anspruch 21, wobei der dritte Maskenprozess ferner aufweist: Nacheinander Bilden einer dotierten amorphen Siliziumschicht (224) und einer leitfähigen Schicht (226) auf dem Substrat (200) mit der Abschirmstruktur (222); Bilden einer Photoresiststruktur (230) unter Verwendung einer Maske (M), wobei die Photoresiststruktur (230) mehrere erste Abschnitte und mehrere zweite Abschnitte aufweist, und die zweiten Abschnitte dicker sind als die ersten Abschnitte; Strukturieren der leitfähigen Schicht (226) und der dotierten amorphen Siliziumschicht (224) unter Verwendung der Photoresiststruktur (230), so dass ein Gateanschlusskontaktloch (232) gebildet wird, das einen Teil der Gateanschlusselektrode (206) freilegt; Veraschen der Photoresiststruktur (230), so dass die ersten Abschnitte entfernt werden; und Strukturieren der strukturierten leitfähigen Schicht (226) und der strukturierten dotierten amorphen Siliziumschicht (224) unter Verwendung der zweiten Abschnitte der veraschten Photoresiststruktur (230), so dass die Datenleitung (238), die Datenanschlusselektrode (250), die Source- und Drainelektroden (234, 236), die ohmsche Kontaktschicht und die Halbleiterstruktur gebildet werden, wobei die Datenleitung (238) und die Datenanschlusselektrode (250) in dem Datenbereich gebildet werden.
Verfahren gemäß Anspruch 22, wobei das Bilden der Photoresiststruktur (230) aufweist: Bilden einer Photoresistschicht (228) auf der leitfähigen Schicht (226); und Belichten der Photoresistschicht (226) unter Verwendung der Maske (M), wobei ein durchlässiger Bereich (B1) der Maske (M) dem Teil der Gateanschlusselektrode (206) entspricht, ein halbdurchlässiger Bereich (B2) der Maske (M) dem Teil der Gateelektrode (202), dem Pixelbereich (P), den Seiten des Teils der Gateanschlusselektrode (206) und den Seiten des Datenbereichs entspricht, und ein Abschirmbereich (B3) der Maske (M) den beiden Seiten des Teils der Gateelektrode (202) und dem Datenbereich entspricht.
Verfahren gemäß Anspruch 13, wobei der dritte Maskenprozess ferner aufweist: Bilden einer Speicherelektrode (244), die über der Gateelektrode (202) angeordnet ist und die Pixelelektrode (246) kontaktiert, so dass die Speicherelektrode (244), die Gateleitung (204) und die Gateisolationsschicht (210) dazwischen eine Speicherkapazität (Cst) ausbilden, wobei die Speicherelektrode (244) in dem gleichen Prozess wie die Source- und Drainelektroden (234, 236) gebildet wird, und wobei der zweite Maskenprozess ferner aufweist: Bilden einer als zweite Halbleiterstruktur (245) ausgebildeten strukturierten dotierten amorphen Siliziumschicht unter der Speicherelektrode (244), wobei die zweite Halbleiterstruktur (245) in dem gleichen Prozess wie die ohmsche Kontaktschicht (242) gebildet wird.
Verfahren gemäß Anspruch 22, wobei der vierte Maskenprozess ferner aufweist: Bilden eines Gateanschlusselektrodenkontakts (248), der die Gateanschlusselektrode (206) durch das Gateanschlusskontaktloch (232) hindurch kontaktiert, und eines Datenanschlusselektrodenkontakts, der die Datenanschlusselektrode kontaktiert, in dem gleichen Prozess wie die Pixelelektrode (246).
Verfahren gemäß Anspruch 13, wobei die aktive Schicht aus intrinsischem amorphen Silizium, die ohmsche Kontaktschicht aus dotiertem amorphen Silizium und die Abschirmstruktur (222) aus einem anorganischen Material gebildet werden.