JPH0262051A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 液晶駆動用の薄膜トランジスタ（ＴＰＴ）の製造方法に
関し、 自己整合法の利点を失うことなく、しかも、保護膜とソ
ース・ドレイン電極Ｓ、Ｄとの境界上に、隙間をＨＥし
ることのないＴＰＴの製造方法を提供することを目的と
し、 透明絶縁性基板上に所定のパターンを有するゲート電極
と、該ゲート電極上にゲート絶縁膜を介して形成された
半導体活性層と、該半導体活性層上にソース電極とドレ
イン電極が、該半導体活性層の前記ゲート電極直上部に
形成された保護膜を挟んで対向配置された薄膜トランジ
スタを作製するに際し、前記半導体活性層上全面に保護
膜を形成し、該保護膜上にポジ型のレジスト膜を形成し
、該レジスト膜に前記ゲート電極をマスクとする背面露
光を施して、前記保護膜の上にレジスト膜を形成し、次
いで該レジスト膜をマスクとして保護膜の露出部を除去
してゲート電極に位置整合した保護膜を形成する工程と
、該保護膜上を含む前記動作半導体層上にコンタクト層
と透明導電膜を形成する工程と、該透明導電股上にネガ
型のレジスト膜を形成し、前記ゲート電極をマスクとし
て背面露光法により前記レジスト膜に過剰露光を施して
、前記ゲート電極直上部に開口を有するレジスト膜を形
成し、該レジスト膜をマスクとして前記透明導電膜およ
びコンタクト層の露出部を除去する工程とを含む構成と
する。

〔産業上の利用分野〕

本発明は、アクティブマトリクスカラー液晶表示装置に
おける薄膜トランジスタの製造方法に関する。

液晶表示装置は低消費電力、軽量、カラー表示が容易な
どの特徴を有することから、ポケットＴＶやＯＡ端末機
器などの平面表示装置として、広範な市場を得つつある
。特に大容攪で鮮明な階調表示が得られる薄膜トランジ
スタ駆動のアクティブマトリクス型液晶表示装置に関し
ては、一部実用化されるとともに現在盛んに開発・研究
が行われている。

このアクティブマトリクス型液晶表示装置は、各画素に
薄膜トランジスタが付加されている。従ってアクティブ
マトリクス型液晶表示装置を製造するには、数万個から
数十五個に及ぶトランジスタを、無欠陥且つ高歩留で製
造することが必要である。

〔従来の技術〕

従来の自己整合型ＴＰＴの製造方法を、第３図（ａ）〜
（縛により説明する。

図中、Ｇは厚さ約８００人のゲート電極、１は透明絶縁
性基板、２は厚さ約３０００人のＳｔＮ膜のようなゲー
ト絶縁膜、３は厚さ約１０００人のａ−３ｉ層からなる
動作半導体層、４は保護膜としての約１４００人の厚さ
のＳｉＯ□膜、５は約５０人の厚さのａ−３ｉ層からな
る密着層、６はコンタクト層としての約３００人の厚さ
のｎ”ａ−３ｉ層、７はソース・ドレイン電極となる厚
さ約１０００人のＴｉ膜のような導電膜、Ｄはドレイン
電極、Ｓはソース電極である。

〔第３図（ａ）参照］ 透明絶縁性基板１上にゲート電極を形成した後、プラズ
マ化学気相成長（Ｐ−ＣＶＤ）法により、ゲート絶縁膜
２．動作半導体層３．保護膜４並びに密着層５を連続的
に成膜する。

［第３図ら）参照〕 上記密着層５−ヒにポジ型のレジストを塗布し、ゲート
電極Ｇをマスクとして基板裏面より露光を行なった後、
現像処理を行なってゲート電極上にレジスト膜８を形成
する。

〔第３図（Ｃ）参照］ 次いで上記レジスト膜８をマスクとして、その下層の密
着層５と保護膜４の露出部を除去する。

〔第３図（ｄ）参照〕 次いでコンタクト層６及びソース・ドレイン電極材料の
導を膜７を連続成膜する。

〔第３図（ｅ）参照］ リフトオフ法によりレジスト膜８とともにそのとのコン
タクト層６及び導電膜７を除去する。

〔第３図（ｅ）参照〕 ソース・ドレイン電極を形成するためのレジス１−膜９
を形成する。

〔第３図げ）参照〕 このレジスト膜９をマスクとしてコンタクト層６および
導電膜７をエツチングして、ソース電極Ｓ及びドレイン
電極りを形成し、このあと、レジスト膜９を除去し、図
示のようなＴＰＴが完成する。

〔発明が解決しようとする課題〕

以−ト述べたように、従来の自己整合法では第３図（ｄ
）〜（ｇ）に見られるように、保護膜４とソース電極Ｓ
、ドレイン電極りとの境界上に、微細な隙間Ａが生じる
。

これはりフトオフ法でパターニングする場合に一般的に
生じるものであって、この隙間Ａを生じないようにしよ
とすると、今度はリフトオフが困難になる。

このように従来の製造方法では、ソース・ドレイン電極
Ｓ、Ｄと保護膜４との間には隙間Ａが生じるため、透明
絶縁性基板１上に積層された各薄膜のストレスの違い、
或いはＴＰＴ全体を第２の保護膜（ポリイミド）で覆う
場合に、ポリイミドとの密着力の違いによって、隙間Ａ
の部分に力が加わってクランクが生じ易くなり、ソース
、ドレインとゲート間の耐圧低下や短絡が発生する問題
がある。また隙間Ａの部分のａ−３ｉ膜が後工程で侵さ
れることがある。

従来のＴＰＴの製造方法では、上述した如く、隙間Ａが
存在することによって、ＴＰＴの信頼性あるいは歩留を
低下させる問題が生じ、隙間が生じないようにしようと
すると、リフトオフが困難となるため自己整合法を用い
にくい。

本発明は、自己整合法の利点を失うことなく、しかも、
保護膜とソース・ドレイン電極Ｓ、Ｄとの境界トに、隙
間を生じることのないＴＰＴの製造方法を提供すること
を目的とする。

〔課題を解決するための手段〕

第１図（ａ）〜（ｄ）により本発明を説明する。

（第１図（ａ）参照〕 透明絶縁性基板１上に金属よりなるゲート電極Ｇを形成
した後、その上を被覆するゲート絶縁膜２、動作半導体
層３．保護膜４．更に必要ならば密着層５を積層し、そ
の上にポジ型のレジストを塗布し、透明絶縁性基板１背
面よりゲート電極Ｇをマスクとする背面露光を行う。こ
れにより上記レジスト膜のうち、第１図（ａ）に右下が
りのハツチを付して示す未露光部が現像液に非溶解性、
その他の部分が可溶性となる。

従って現像処理を行なって、ゲート電極Ｇに位置整合し
たレジスト膜８を形成し、これをマスクとして保護膜４
の露出部を除去する。密着層５が存在する場合には密着
Ｎ５と保護膜４をエツチングする。

〔第１図（ｂ）参照〕 次いでト、記レジスト膜８を除去し、コンタクト７５６
と透明導電膜（例えばＩＴＯ膜）７を形成する。

〔第１図（Ｃ）参照〕 ネガ型レジストを全面に塗布し、これに対して再びゲー
ト電極Ｇをマスクとして背面露光をオーバー露光気味に
行う。この露光により第１図（Ｃ）に点線のハツチを付
して示す部分が非溶解性、その他の部分が可溶性となる
。

従ってこのレジスト膜に現像処理を施して得られたレジ
スト膜１０は、ゲート電ｉＧ上層部に開口１１が形成さ
れる。そこでこのレジスト膜１０をマスクとして、透明
導電膜７とコンタクト層６の露出部を除去する。

〔第１図（ｄ）参照〕 この後上記レジスト膜１０を除去すれば、図示のように
保護膜４の周縁に端部が重なり合うソース電極Ｓとドレ
イン電極りが得られる。

これ以降は通常の製造方法に従って進めてよい。

〔作　用〕

１記聞口１１は、ネガ型のレジスト膜透明絶縁性基板１
の背面よりオーバー露光して形成したものであるから、
ゲート電極Ｇの端部上への光の廻り込みにより、非露光
部はゲート電極Ｇより小さくなる。そのため、開口１１
はゲート電極Ｇと位置整合しているが、その大きさはマ
スクであるゲート電極Ｇより小さく形成される。従って
これをマスりとして下要の透明導電膜７とコンタクト層
６をエツチングすれば、その除去跡もゲート電極Ｇより
小さい。

保護膜４の大きさはゲート電極Ｇより僅かに小さい程度
なので、透明導電膜７及びコンタクト層６の端部は保護
膜４の周縁部に重なり合い、従来のように両者間に隙間
が生じることはない。

このようなＴＰＴ形態を実現することにより、ソース・
ドレイン電極Ｓ、Ｄは、電極材料そのもののストレスに
よっても、最終保護膜との密着を介してのストレスによ
っても、下地のゲート絶縁膜２及び動作半導体層３に機
械的なダメニジを及ぼすことはないので、これらの層に
クランクを生じることも防止される。

以−ヒの如く本発明によれば、ソース・ドレイン電極と
保護膜との間に、ストレスが集中する隙間が無くなり、
クラックが生じにくくなったため、耐圧の低下等のＴＰ
Ｔ特性の劣化や信頼性の低下がなくなり、且つ、製造歩
留が向上する。

〔実　施　例〕

以下本発明の一実施例を第２図（ａ）〜６）により説明
する。

図中１は透明絶縁性基板としてのガラス基板、ＧはＴｉ
のような非透光性金属よりなるゲート電極、２はゲート
絶縁膜としての厚さ約３０００人の５ｉＮ（窒化シリコ
ン）膜、３は約１０００人の厚さのａ−３ｉ膜からなる
動作半導体層、４は保護膜としての約１４００人の厚さ
のＳ　ｉ　Ｏｔ膜、５は密着層としての約５０人の厚さ
のａ−３ｉ膜、６は厚さ約３００人のｎゝ　ａ−３ｉか
らなるコンタクト層、７はソース・ドレイン電極材料の
導電膜で、厚さ約１０００人のＩＴＯ膜のような透明導
電膜、Ｓはソース電極、Ｄはドレイン電極、８，９．１
０はレジスト膜である。

〔第２図（ａ）参照〕 ガラス基板１上にゲート電極Ｇを形成し、その上層にＳ
ｔＮ膜２．ａ−３ｔ膜３，５ｉＯｚ膜４ａ−３ｔ膜５を
Ｐ−ＣＶＤ法により連続的に成膜する。

〔第２図（ｂ）参照〕 その上にポジ型のレジストを全面に塗布し、ゲート電極
Ｇをマスクとしてガラス基板１裏面より露光した後、現
像処理を施してゲート電極Ｇに位置整合したレジスト膜
８を形成する。

〔第２図（Ｃ）参照〕 次いで上記レジスト膜８をマスクとして、ａ　−３ｉ膜
５．ＳｉＯ□膜４をエツチングして、これらの露出部を
除去した後、レジスト膜８を剥離する。これにより、ゲ
ート電極Ｇのｈｉに位置ずれのない保護膜４が形成され
る。

〔第２図（ｄ）参照〕 次いでａ−３ｉ膜３表面を緩衝弗酸溶液で処理した後、
保護膜としてのＳｉＯ□膜４および密着層としてのａ−
３ｉ膜５の積層膜上から、ａ−３ｉ膜３上全面にｎ″ａ
−３ｔ膜６．ＩＴＯ膜７を連続成膜する。

〔第２図（ｅ）参照〕 次いで上記ＩＴＯ膜７上にネガ型のレジストを全面に塗
布し、再びゲート電極Ｇをマスクとして、ガラス基板ｌ
裏面より上記ネガ型のレジスト膜１０にオーバーぎみに
露光し、本来ならばゲート電極Ｇによって遮光される領
域の端部まで感光させる。

この後現像処理を施して、図示の如くゲート電極Ｇより
小さい開０．１１を有するレジスト膜】Ｏを形成する。

〔第２図げ）参照〕 次いで上記レジスト膜１０をマスクとして、ＳｉＯ□膜
４上のＩＴＯ膜７とｎ″ａ−３ｉ膜６をエツチングして
、ゲート電極Ｇ上部を開孔した後、レジスト膜１０を剥
離する。以上で保護膜４の周縁部に端部が重なり合うソ
ース電極Ｓ及びドレイン電極りが得られる これ以降は通常の製造工程に従って進めてよい。

〔第２図（ｇ）参照］ 即ち、ポジ型のレジスト膜９を全面に塗布し、ソース・
ドレイン電極を形成するための露光および現像処理を施
す。

〔第２図（ｈ）参照〕 一部記レジスト膜９をマスクとして、上記ＩＴＯ膜７．
ｎ”　ａ−３ｉ６．ａ−３ｉ膜５をエツチングして、図
示のように、端部が保護膜の周縁部に重なりを有するソ
ース電極Ｓ、ドレイン電極りを形成する。

以−ヒのようにして得られた本実施例のＴＰＴでは、ソ
ース電極Ｓ及びドレイン電極りの端部が、保護膜４の周
縁上に重なり合い、その間に隙間が生じることがない。

従って、従来の製造方法によって作製した場合のような
、クラックに起因するＴＰＴ特性や信頼性の低下、或い
は製造歩留の低下等の問題発生が防止される。

〔発明の効果〕

以上説明した如く本発明によれば、機械的ストレスが生
じ易い隙間を無くすことができ、クラック等に起因する
耐圧低下や短絡不良を大幅に減少させることができる。

このため、１枚の基板上に数１０万個のＴＰＴを有する
液晶駆動用ＴＦＴマトリクスの製造歩留および信頼性が
大幅に向上する。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の構成説明図、第２図（
ａ）〜（ｈ）は本発明一実施例説明図、第３図（ａ）〜
（ｇ）は従来のＴＰＴの製造方法説明図である。 図において、１は透明絶縁性基板（ガラス基板）、２は
ゲート絶縁膜（ＳｉＮ膜）、３は動作半導体層（ａ−３
ｔ膜）、４は保護膜（Ｓｉｎ、膜）、５は密着層（ａ−
３ｉ膜）、６はコンタクト層（ｎ″ａ−３ｔ膜）、７は
透明導電膜（ＩＴＯ膜）、８．９．１０はレジスト膜、
１１は開口、Ｇはゲート電極、Ｓはソース電極、Ｄはド
レイン電極を示す。 不ネ朝ｉｆ５．’ＦｊζＲ図 第１図 し李ミ≧Ｒぢ日フイーチｒオヂそイ”ｔｒｉｍイＣ７］
第２図（ン／１１） 、ｆ−沁明一笑浩例説明図 第２１１１１（イ＾２） 従訃ＴＦＴ渠遣キ痔免θガ図 第３図（その２）

Claims (1)

1. 【特許請求の範囲】 透明絶縁性基板（１）上に所定のパターンを有するゲー
   ト電極（Ｇ）と、該ゲート電極上にゲート絶縁膜（２）
   を介して形成された半導体活性層（３）と、該半導体活
   性層上にソース電極（Ｓ）とドレイン電極（Ｄ）が、該
   半導体活性層の前記ゲート電極直上部に形成された保護
   膜（４’）を挟んで対向配置された薄膜トランジスタを
   作製するに際し、 前記半導体活性層（１）上全面に保護膜（４）を形成し
   、 該保護膜（４）上にポジ型のレジスト膜を形成し、該レ
   ジスト膜に前記ゲート電極（Ｇ）をマスクとする背面露
   光を施して、前記保護膜の上にレジスト膜（８）を形成
   し、次いで該レジスト膜をマスクとして保護膜の露出部
   を除去してゲート電極に位置整合した保護膜（４）を形
   成する工程と、該保護膜（４）上を含む前記動作半導体
   層（３）上にコンタクト層（６）と透明導電膜（７）を
   形成する工程と、 該透明導電膜（７）上にネガ型のレジスト膜を形成し、
   前記ゲート電極（Ｇ）をマスクとして背面露光法により
   前記レジスト膜に過剰露光を施して、前記ゲート電極直
   上部に開口（１１）を有するレジスト膜（１０）を形成
   し、該レジスト膜をマスクとして前記透明導電膜（７）
   およびコンタクト層（６）の露出部を除去する工程と を含むことを特徴とする薄膜トランジスタの製造方法。