JP2001272698A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JP2001272698A JP2001272698A JP2000087408A JP2000087408A JP2001272698A JP 2001272698 A JP2001272698 A JP 2001272698A JP 2000087408 A JP2000087408 A JP 2000087408A JP 2000087408 A JP2000087408 A JP 2000087408A JP 2001272698 A JP2001272698 A JP 2001272698A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- island
- insulating film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 画素表示電極に段切れが生じて、画素表示電
極に断線が生じることを回避し得る液晶表示装置の製造
方法を提供する。 【解決手段】 画素へのスイッチングのためにソース電
極９ｂ及びドレイン電極１０を備えるＴＦＴ１１を形成
する。その上に保護膜層１２及び樹脂絶縁膜１３を積層
し、樹脂絶縁膜１３にコンタクトホール１５を形成した
後、コンタクトホール１５の下方の保護膜層１２をエッ
チング処理して除去し、コンタクトホール１５の領域に
液晶に電圧を印加するための画素表示電極１４をドレイ
ン電極１０に接触させて液晶表示装置を形成する。コン
タクトホール１５の領域におけるドレイン電極１０に下
層を臨ませる切り欠き部１６を形成する。ＴＦＴ１１を
形成すべくＴＦＴ部島状半導体層８を形成する際に、コ
ンタクトホール１５の領域においてもホール部島状半導
体層２０を形成する。
極に断線が生じることを回避し得る液晶表示装置の製造
方法を提供する。 【解決手段】 画素へのスイッチングのためにソース電
極９ｂ及びドレイン電極１０を備えるＴＦＴ１１を形成
する。その上に保護膜層１２及び樹脂絶縁膜１３を積層
し、樹脂絶縁膜１３にコンタクトホール１５を形成した
後、コンタクトホール１５の下方の保護膜層１２をエッ
チング処理して除去し、コンタクトホール１５の領域に
液晶に電圧を印加するための画素表示電極１４をドレイ
ン電極１０に接触させて液晶表示装置を形成する。コン
タクトホール１５の領域におけるドレイン電極１０に下
層を臨ませる切り欠き部１６を形成する。ＴＦＴ１１を
形成すべくＴＦＴ部島状半導体層８を形成する際に、コ
ンタクトホール１５の領域においてもホール部島状半導
体層２０を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下、「ＴＦＴ：Thin Film Transistor」と呼ぶ。）
を形成したアクティブマトリクス基板を用いて液晶を駆
動する液晶表示装置の製造方法に関するものである。
（以下、「ＴＦＴ：Thin Film Transistor」と呼ぶ。）
を形成したアクティブマトリクス基板を用いて液晶を駆
動する液晶表示装置の製造方法に関するものである。
【０００２】
【従来の技術】従来のＴＦＴを用いた液晶表示装置は、
図９（ａ）（ｂ）に示すように、ガラス等の絶縁性基板
１０１上に、ゲート信号入力端子１０２ａ及びゲート電
極１０２ｂが一体に形成されたゲート配線１０２と、補
助容量配線１０４と、この補助容量配線１０４に接続さ
れる補助容量電極１０４ｂ及び補助容量信号入力端子１
０４ａとが設けられている。
図９（ａ）（ｂ）に示すように、ガラス等の絶縁性基板
１０１上に、ゲート信号入力端子１０２ａ及びゲート電
極１０２ｂが一体に形成されたゲート配線１０２と、補
助容量配線１０４と、この補助容量配線１０４に接続さ
れる補助容量電極１０４ｂ及び補助容量信号入力端子１
０４ａとが設けられている。
【０００３】そして、これらの上層には、ゲート絶縁膜
１０７を介して非晶質シリコン半導体層からなるｉａ−
Ｓｉ層１０８ａと、このｉａ−Ｓｉ層１０８ａとソース
電極１０９ｂ及びドレイン電極１１０間とにオーミック
接続を実現するためにリン（Ｐ）等の不純物を添加した
非晶質シリコン半導体層であるｎ+ ａ−Ｓｉ層１０８ｂ
とを形成する。
１０７を介して非晶質シリコン半導体層からなるｉａ−
Ｓｉ層１０８ａと、このｉａ−Ｓｉ層１０８ａとソース
電極１０９ｂ及びドレイン電極１１０間とにオーミック
接続を実現するためにリン（Ｐ）等の不純物を添加した
非晶質シリコン半導体層であるｎ+ ａ−Ｓｉ層１０８ｂ
とを形成する。
【０００４】次いで、上記の半導体であるｉａ−Ｓｉ層
１０８ａ及びｎ+ ａ−Ｓｉ層１０８ｂの上に図示しない
Ａｌ／Ｔｉ等の多層構造膜を被着した後、ソース電極１
０９ｂ、ドレイン電極１１０、及びそのバス配線である
ソース配線１０９を形成する。さらに、上記ソース配線
１０９、このソース配線１０９と一体のソース電極１０
９ｂとソース信号入力端子１０９ｃ、ドレイン電極１１
０によりＴＦＴ１１１を形成する。
１０８ａ及びｎ+ ａ−Ｓｉ層１０８ｂの上に図示しない
Ａｌ／Ｔｉ等の多層構造膜を被着した後、ソース電極１
０９ｂ、ドレイン電極１１０、及びそのバス配線である
ソース配線１０９を形成する。さらに、上記ソース配線
１０９、このソース配線１０９と一体のソース電極１０
９ｂとソース信号入力端子１０９ｃ、ドレイン電極１１
０によりＴＦＴ１１１を形成する。
【０００５】次いで、ソース配線１０９及びＴＦＴ１１
１を保護するＳｉＮ等の絶縁性膜からなる保護膜層１１
２と、絶縁性のある感光性のアクリル系樹脂等からなる
樹脂絶縁膜１１３を順次積層することによって、２層構
造からなる保護層を形成する。
１を保護するＳｉＮ等の絶縁性膜からなる保護膜層１１
２と、絶縁性のある感光性のアクリル系樹脂等からなる
樹脂絶縁膜１１３を順次積層することによって、２層構
造からなる保護層を形成する。
【０００６】次に、上記感光性のアクリル系樹脂等から
なる樹脂絶縁膜１１３を露光工程にて所定のマスクを使
って感光させ、現像工程を経ることにより樹脂絶縁膜１
１３にコンタクトホール１１５を形成し、このとき同時
に、ソース信号入力端子１０９ｃ、ゲート信号入力端子
１０２ａ、補助容量信号入力端子１０４ａ上の樹脂絶縁
膜１１３を除去する。
なる樹脂絶縁膜１１３を露光工程にて所定のマスクを使
って感光させ、現像工程を経ることにより樹脂絶縁膜１
１３にコンタクトホール１１５を形成し、このとき同時
に、ソース信号入力端子１０９ｃ、ゲート信号入力端子
１０２ａ、補助容量信号入力端子１０４ａ上の樹脂絶縁
膜１１３を除去する。
【０００７】以上のようにパターニングされた樹脂絶縁
膜１１３をエッチング処理時のマスクとして用いること
により、上記コンタクトホール１１５の基底部の保護膜
層１１２と前記ソース信号入力端子１０９ｃ、ゲート信
号入力端子１０２ａ、補助容量信号入力端子１０４ａ上
の保護膜層１１２を同時に除去する。
膜１１３をエッチング処理時のマスクとして用いること
により、上記コンタクトホール１１５の基底部の保護膜
層１１２と前記ソース信号入力端子１０９ｃ、ゲート信
号入力端子１０２ａ、補助容量信号入力端子１０４ａ上
の保護膜層１１２を同時に除去する。
【０００８】続いて、同様にパターニングされた樹脂絶
縁膜１１３をエッチング処理時のマスクとして用いて、
ゲート信号入力端子１０２ａ、補助容量信号入力端子１
０４ａ上のゲート絶縁膜１０７ｂを除去する。
縁膜１１３をエッチング処理時のマスクとして用いて、
ゲート信号入力端子１０２ａ、補助容量信号入力端子１
０４ａ上のゲート絶縁膜１０７ｂを除去する。
【０００９】次に、樹脂絶縁膜１１３に設けられたコン
タクトホール１１５内、及び樹脂絶縁膜１１３の表面に
渡って形成された液晶に電圧を印加するための画素表示
電極１１４が形成され、コンタクトホール１１５の基底
部のドレイン電極１１０に対して電気的接続を行う。
タクトホール１１５内、及び樹脂絶縁膜１１３の表面に
渡って形成された液晶に電圧を印加するための画素表示
電極１１４が形成され、コンタクトホール１１５の基底
部のドレイン電極１１０に対して電気的接続を行う。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示装置の製造方法では、マスクとなる樹脂絶
縁膜１１３と保護膜層１１２とのエッチング速度が、 樹脂絶縁膜１１３のエッチング速度＜保護膜層１１２の
エッチング速度 の関係であり、かつ、ドレイン電極１１０のエッチング
速度が保護膜層１１２の１／１０以下である場合、ゲー
ト信号入力端子１０２ａ及び補助容量信号入力端子１０
４ａ部分のゲート絶縁膜１０７をエッチングしている間
にコンタクトホール１１５内部のエッチングは、下方向
への進行が止まり、横方向へのエッチングが進み、上記
保護膜層１１２が樹脂絶縁膜１１３の裏面側までエッチ
ングされて逆テーパー形状１１７を生じる。
来の液晶表示装置の製造方法では、マスクとなる樹脂絶
縁膜１１３と保護膜層１１２とのエッチング速度が、 樹脂絶縁膜１１３のエッチング速度＜保護膜層１１２の
エッチング速度 の関係であり、かつ、ドレイン電極１１０のエッチング
速度が保護膜層１１２の１／１０以下である場合、ゲー
ト信号入力端子１０２ａ及び補助容量信号入力端子１０
４ａ部分のゲート絶縁膜１０７をエッチングしている間
にコンタクトホール１１５内部のエッチングは、下方向
への進行が止まり、横方向へのエッチングが進み、上記
保護膜層１１２が樹脂絶縁膜１１３の裏面側までエッチ
ングされて逆テーパー形状１１７を生じる。
【００１１】この結果、このような状態では、その後に
形成する画素表示電極１１４が段切れしてしまい、画素
表示電極１１４における電気的な接続ができなくなって
しまうという問題が生じる。
形成する画素表示電極１１４が段切れしてしまい、画素
表示電極１１４における電気的な接続ができなくなって
しまうという問題が生じる。
【００１２】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、画素表示電極に段切れが
生じて、画素表示電極に断線が生じることを回避し得る
液晶表示装置の製造方法を提供することにある。
たものであって、その目的は、画素表示電極に段切れが
生じて、画素表示電極に断線が生じることを回避し得る
液晶表示装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明の液晶表示装置の
製造方法は、上記課題を解決するために、画素へのスイ
ッチングのためにソース電極及びドレイン電極を備える
薄膜トランジスタを形成し、その上に保護膜層及び樹脂
絶縁膜を積層し、この樹脂絶縁膜にコンタクトホールを
形成した後、このコンタクトホールの下方の上記保護膜
層をエッチング処理して除去し、このコンタクトホール
の領域に液晶に電圧を印加するための画素表示電極を上
記ドレイン電極に接触させて形成する液晶表示装置の製
造方法において、上記コンタクトホールの領域における
ドレイン電極に下層を臨ませる貫通孔又は切り欠き部を
形成する一方、上記薄膜トランジスタを形成すべく第一
の島状半導体層を形成する際に、コンタクトホールの領
域においても第二の島状半導体層を形成することを特徴
としている。
製造方法は、上記課題を解決するために、画素へのスイ
ッチングのためにソース電極及びドレイン電極を備える
薄膜トランジスタを形成し、その上に保護膜層及び樹脂
絶縁膜を積層し、この樹脂絶縁膜にコンタクトホールを
形成した後、このコンタクトホールの下方の上記保護膜
層をエッチング処理して除去し、このコンタクトホール
の領域に液晶に電圧を印加するための画素表示電極を上
記ドレイン電極に接触させて形成する液晶表示装置の製
造方法において、上記コンタクトホールの領域における
ドレイン電極に下層を臨ませる貫通孔又は切り欠き部を
形成する一方、上記薄膜トランジスタを形成すべく第一
の島状半導体層を形成する際に、コンタクトホールの領
域においても第二の島状半導体層を形成することを特徴
としている。
【００１４】上記の発明によれば、液晶表示装置の製造
する際には、先ず、画素へのスイッチングのためにソー
ス電極及びドレイン電極を備える薄膜トランジスタを形
成する。次いで、その上に保護膜層及び樹脂絶縁膜を積
層し、この樹脂絶縁膜にコンタクトホールを形成する。
その後、このコンタクトホールの下方の上記保護膜層を
エッチング処理して除去し、このコンタクトホールの領
域に液晶に電圧を印加するための画素表示電極を上記ド
レイン電極に接触させて形成する。
する際には、先ず、画素へのスイッチングのためにソー
ス電極及びドレイン電極を備える薄膜トランジスタを形
成する。次いで、その上に保護膜層及び樹脂絶縁膜を積
層し、この樹脂絶縁膜にコンタクトホールを形成する。
その後、このコンタクトホールの下方の上記保護膜層を
エッチング処理して除去し、このコンタクトホールの領
域に液晶に電圧を印加するための画素表示電極を上記ド
レイン電極に接触させて形成する。
【００１５】ここで、従来においては、コンタクトホー
ルの下方の保護膜層をエッチング処理する際に、その下
側にあるドレイン電極にてエッチングの進行が止まり、
横方向にエッチング方向が移動することにより、保護膜
層がコンタクトホールの領域を越えてエッチングされる
ことになっていた。
ルの下方の保護膜層をエッチング処理する際に、その下
側にあるドレイン電極にてエッチングの進行が止まり、
横方向にエッチング方向が移動することにより、保護膜
層がコンタクトホールの領域を越えてエッチングされる
ことになっていた。
【００１６】そして、その結果、このコンタクトホール
に上から画素表示電極を堆積させた場合に、コンタクト
ホールの基底部において、堆積導電材が保護膜層領域で
分散されるので、画素表示電極に段切れが生じて、画素
表示電極における電気的な接続ができなくなってしまう
という問題点を有していた。
に上から画素表示電極を堆積させた場合に、コンタクト
ホールの基底部において、堆積導電材が保護膜層領域で
分散されるので、画素表示電極に段切れが生じて、画素
表示電極における電気的な接続ができなくなってしまう
という問題点を有していた。
【００１７】しかし、本発明では、コンタクトホールの
領域におけるドレイン電極に下層を臨ませる貫通孔又は
切り欠き部を形成しておく。そして、その後、薄膜トラ
ンジスタを形成すべく第一の島状半導体層を形成する際
に、コンタクトホールの領域においても第二の島状半導
体層を形成する。なお、この第二の島状半導体層は、ダ
ミーとして形成するものである。
領域におけるドレイン電極に下層を臨ませる貫通孔又は
切り欠き部を形成しておく。そして、その後、薄膜トラ
ンジスタを形成すべく第一の島状半導体層を形成する際
に、コンタクトホールの領域においても第二の島状半導
体層を形成する。なお、この第二の島状半導体層は、ダ
ミーとして形成するものである。
【００１８】すなわち、薄膜トランジスタを形成すべく
第一の島状半導体層を形成する際に、コンタクトホール
の領域においても第二の島状半導体層を形成することに
よって、保護膜層をエッチング処理する際に、コンタク
トホール基底部には、上側から順に、保護膜層と、貫通
孔又は切り欠き部が形成されたドレイン電極と、第二の
島状半導体層とが積層されていることになる。
第一の島状半導体層を形成する際に、コンタクトホール
の領域においても第二の島状半導体層を形成することに
よって、保護膜層をエッチング処理する際に、コンタク
トホール基底部には、上側から順に、保護膜層と、貫通
孔又は切り欠き部が形成されたドレイン電極と、第二の
島状半導体層とが積層されていることになる。
【００１９】したがって、保護膜層をエッチング処理す
ると、先ず、保護膜層がエッチングされ、次いで、エッ
チングの方向はエッチングされ易い第二の島状半導体層
に向かうので、保護膜層の横方向へのエッチングが回避
され、順テーパーとなる。
ると、先ず、保護膜層がエッチングされ、次いで、エッ
チングの方向はエッチングされ易い第二の島状半導体層
に向かうので、保護膜層の横方向へのエッチングが回避
され、順テーパーとなる。
【００２０】そのため、エッチング処理した後に、画素
表示電極の導電材を堆積させたときに、導電材が段切れ
することがない。
表示電極の導電材を堆積させたときに、導電材が段切れ
することがない。
【００２１】この結果、画素表示電極に段切れが生じ
て、画素表示電極に断線が生じることを回避し得る液晶
表示装置の製造方法を提供することができる。
て、画素表示電極に断線が生じることを回避し得る液晶
表示装置の製造方法を提供することができる。
【００２２】本発明の液晶表示装置の製造方法は、上記
課題を解決するために、絶縁性基板上に、ゲート線と、
このゲート線に接続されるゲート電極と、補助容量線
と、この補助容量線に接続される補助容量電極とを形成
する工程と、上記ゲート線、ゲート電極、補助容量線及
び補助容量電極の各上にゲート絶縁膜を形成する工程
と、上記ゲート電極の上方にゲート絶縁膜を介してｉａ
−Ｓｉ層とｎ+ ａ−Ｓｉ層とを積層した第一の島状半導
体層を形成するとともに、このとき同時に、補助容量電
極の上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ+ ａ
−Ｓｉ層とを積層した第二の島状半導体層を形成する工
程と、上記ゲート電極上方の第一の島状半導体層に対し
て、各一端がそれぞれ積層されるソース電極及びドレイ
ン電極とこのソース電極に接続されるソース線とを形成
するとともに、このドレイン電極を上記補助容量電極上
方の第二の島状半導体層に対してもその他端が積層され
るように形成しかつそのときその他端には貫通孔又は切
り欠き部を形成する工程と、上記貫通孔又は切り欠き部
を有するドレイン電極をマスクとして、上記補助容量電
極上方の第二の島状半導体層のｎ+ ａ−Ｓｉ層をエッチ
ング処理し除去する工程と、上記補助容量電極上方の第
二の島状半導体層におけるｎ+ ａ−Ｓｉ層のエッチング
処理と同時に、上記ゲート電極上方の第一の島状半導体
層の上に各一端がそれぞれ積層されたソース電極及びド
レイン電極をマスクとして、この第一の島状半導体層の
ｎ+ ａ−Ｓｉ層をエッチング処理し分離する工程と、上
記基板上の全面に保護膜層を形成する工程と、上記保護
膜層上に樹脂絶縁膜を形成する工程と、上記樹脂絶縁膜
に、上記補助容量電極の上方におけるドレイン電極の貫
通孔又は切り欠き部のパターンが横切るようにコンタク
トホールを形成し、このとき同時に、ソース信号入力端
子、ゲート入力信号端子及び補助容量入力端子上の樹脂
絶縁膜を除去する工程と、上記パターンニングされた樹
脂絶縁膜と上記コンタクトホール内におけるドレイン電
極の貫通孔又は切り欠き部のパターンとをエッチングマ
スクとして、上記ソース信号入力端子、ゲート入力信号
端子及び補助容量入力端子上の保護膜層と、コンタクト
ホール基底部の保護膜層とを同時にエッチング除去する
工程と、上記ゲート信号入力端子及び補助容量信号入力
端子上のゲート絶縁膜をエッチングして上記ゲート信号
入力端子上のゲート絶縁膜を除去するとともに、このと
き同時に、上記ドレイン電極の貫通孔又は切り欠き部と
コンタクトホールとによって囲まれる領域に露出した上
記第二の島状半導体層のｉａ−Ｓｉ層を同時にエッチン
グする工程と、からなることを特徴としている。
課題を解決するために、絶縁性基板上に、ゲート線と、
このゲート線に接続されるゲート電極と、補助容量線
と、この補助容量線に接続される補助容量電極とを形成
する工程と、上記ゲート線、ゲート電極、補助容量線及
び補助容量電極の各上にゲート絶縁膜を形成する工程
と、上記ゲート電極の上方にゲート絶縁膜を介してｉａ
−Ｓｉ層とｎ+ ａ−Ｓｉ層とを積層した第一の島状半導
体層を形成するとともに、このとき同時に、補助容量電
極の上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ+ ａ
−Ｓｉ層とを積層した第二の島状半導体層を形成する工
程と、上記ゲート電極上方の第一の島状半導体層に対し
て、各一端がそれぞれ積層されるソース電極及びドレイ
ン電極とこのソース電極に接続されるソース線とを形成
するとともに、このドレイン電極を上記補助容量電極上
方の第二の島状半導体層に対してもその他端が積層され
るように形成しかつそのときその他端には貫通孔又は切
り欠き部を形成する工程と、上記貫通孔又は切り欠き部
を有するドレイン電極をマスクとして、上記補助容量電
極上方の第二の島状半導体層のｎ+ ａ−Ｓｉ層をエッチ
ング処理し除去する工程と、上記補助容量電極上方の第
二の島状半導体層におけるｎ+ ａ−Ｓｉ層のエッチング
処理と同時に、上記ゲート電極上方の第一の島状半導体
層の上に各一端がそれぞれ積層されたソース電極及びド
レイン電極をマスクとして、この第一の島状半導体層の
ｎ+ ａ−Ｓｉ層をエッチング処理し分離する工程と、上
記基板上の全面に保護膜層を形成する工程と、上記保護
膜層上に樹脂絶縁膜を形成する工程と、上記樹脂絶縁膜
に、上記補助容量電極の上方におけるドレイン電極の貫
通孔又は切り欠き部のパターンが横切るようにコンタク
トホールを形成し、このとき同時に、ソース信号入力端
子、ゲート入力信号端子及び補助容量入力端子上の樹脂
絶縁膜を除去する工程と、上記パターンニングされた樹
脂絶縁膜と上記コンタクトホール内におけるドレイン電
極の貫通孔又は切り欠き部のパターンとをエッチングマ
スクとして、上記ソース信号入力端子、ゲート入力信号
端子及び補助容量入力端子上の保護膜層と、コンタクト
ホール基底部の保護膜層とを同時にエッチング除去する
工程と、上記ゲート信号入力端子及び補助容量信号入力
端子上のゲート絶縁膜をエッチングして上記ゲート信号
入力端子上のゲート絶縁膜を除去するとともに、このと
き同時に、上記ドレイン電極の貫通孔又は切り欠き部と
コンタクトホールとによって囲まれる領域に露出した上
記第二の島状半導体層のｉａ−Ｓｉ層を同時にエッチン
グする工程と、からなることを特徴としている。
【００２３】上記の発明によれば、液晶表示装置を製造
する工程は、ゲート線と、このゲート線に接続されるゲ
ート電極と、補助容量線と、この補助容量線に接続され
る補助容量電極とを形成する工程と、上記ゲート線、ゲ
ート電極、補助容量線及び補助容量電極の各上にゲート
絶縁膜を形成する工程と、上記ゲート電極の上方にゲー
ト絶縁膜を介してｉａ−Ｓｉ層とｎ+ ａ−Ｓｉ層とを積
層した第一の島状半導体層を形成するとともに、このと
き同時に、補助容量電極の上方にゲート絶縁膜を介して
ｉａ−Ｓｉ層とｎ+ ａ−Ｓｉ層とを積層した第二の島状
半導体層を形成する工程と、上記ゲート電極上方の第一
の島状半導体層に対して、各一端がそれぞれ積層される
ソース電極及びドレイン電極とこのソース電極に接続さ
れるソース線とを形成するとともに、このドレイン電極
を上記補助容量電極上方の第二の島状半導体層に対して
もその他端が積層されるように形成しかつそのときその
他端には貫通孔又は切り欠き部を形成する工程と、上記
貫通孔又は切り欠き部を有するドレイン電極をマスクと
して、上記補助容量電極上方の第二の島状半導体層のｎ
+ ａ−Ｓｉ層をエッチング処理し除去する工程と、上記
補助容量電極上方の第二の島状半導体層におけるｎ+ ａ
−Ｓｉ層のエッチング処理と同時に、上記ゲート電極上
方の第一の島状半導体層の上に各一端がそれぞれ積層さ
れたソース電極及びドレイン電極をマスクとして、この
第一の島状半導体層のｎ+ ａ−Ｓｉ層をエッチング処理
し分離する工程と、上記基板上の全面に保護膜層を形成
する工程と、上記保護膜層上に樹脂絶縁膜を形成する工
程と、上記樹脂絶縁膜に、上記補助容量電極の上方にお
けるドレイン電極の貫通孔又は切り欠き部のパターンが
横切るようにコンタクトホールを形成し、このとき同時
に、ソース信号入力端子、ゲート入力信号端子及び補助
容量入力端子上の樹脂絶縁膜を除去する工程と、上記パ
ターンニングされた樹脂絶縁膜と上記コンタクトホール
内におけるドレイン電極の貫通孔又は切り欠き部のパタ
ーンとをエッチングマスクとして、上記ソース信号入力
端子、ゲート入力信号端子及び補助容量入力端子上の保
護膜層と、コンタクトホール基底部の保護膜層とを同時
にエッチング除去する工程と、上記ゲート信号入力端子
及び補助容量信号入力端子上のゲート絶縁膜をエッチン
グして上記ゲート信号入力端子上のゲート絶縁膜を除去
するとともに、このとき同時に、上記ドレイン電極の貫
通孔又は切り欠き部とコンタクトホールとによって囲ま
れる領域に露出した上記第二の島状半導体層のｉａ−Ｓ
ｉ層を同時にエッチングする工程とからなっている。
する工程は、ゲート線と、このゲート線に接続されるゲ
ート電極と、補助容量線と、この補助容量線に接続され
る補助容量電極とを形成する工程と、上記ゲート線、ゲ
ート電極、補助容量線及び補助容量電極の各上にゲート
絶縁膜を形成する工程と、上記ゲート電極の上方にゲー
ト絶縁膜を介してｉａ−Ｓｉ層とｎ+ ａ−Ｓｉ層とを積
層した第一の島状半導体層を形成するとともに、このと
き同時に、補助容量電極の上方にゲート絶縁膜を介して
ｉａ−Ｓｉ層とｎ+ ａ−Ｓｉ層とを積層した第二の島状
半導体層を形成する工程と、上記ゲート電極上方の第一
の島状半導体層に対して、各一端がそれぞれ積層される
ソース電極及びドレイン電極とこのソース電極に接続さ
れるソース線とを形成するとともに、このドレイン電極
を上記補助容量電極上方の第二の島状半導体層に対して
もその他端が積層されるように形成しかつそのときその
他端には貫通孔又は切り欠き部を形成する工程と、上記
貫通孔又は切り欠き部を有するドレイン電極をマスクと
して、上記補助容量電極上方の第二の島状半導体層のｎ
+ ａ−Ｓｉ層をエッチング処理し除去する工程と、上記
補助容量電極上方の第二の島状半導体層におけるｎ+ ａ
−Ｓｉ層のエッチング処理と同時に、上記ゲート電極上
方の第一の島状半導体層の上に各一端がそれぞれ積層さ
れたソース電極及びドレイン電極をマスクとして、この
第一の島状半導体層のｎ+ ａ−Ｓｉ層をエッチング処理
し分離する工程と、上記基板上の全面に保護膜層を形成
する工程と、上記保護膜層上に樹脂絶縁膜を形成する工
程と、上記樹脂絶縁膜に、上記補助容量電極の上方にお
けるドレイン電極の貫通孔又は切り欠き部のパターンが
横切るようにコンタクトホールを形成し、このとき同時
に、ソース信号入力端子、ゲート入力信号端子及び補助
容量入力端子上の樹脂絶縁膜を除去する工程と、上記パ
ターンニングされた樹脂絶縁膜と上記コンタクトホール
内におけるドレイン電極の貫通孔又は切り欠き部のパタ
ーンとをエッチングマスクとして、上記ソース信号入力
端子、ゲート入力信号端子及び補助容量入力端子上の保
護膜層と、コンタクトホール基底部の保護膜層とを同時
にエッチング除去する工程と、上記ゲート信号入力端子
及び補助容量信号入力端子上のゲート絶縁膜をエッチン
グして上記ゲート信号入力端子上のゲート絶縁膜を除去
するとともに、このとき同時に、上記ドレイン電極の貫
通孔又は切り欠き部とコンタクトホールとによって囲ま
れる領域に露出した上記第二の島状半導体層のｉａ−Ｓ
ｉ層を同時にエッチングする工程とからなっている。
【００２４】したがって、樹脂絶縁膜のコンタクトホー
ルの内側に、このコンタクトホールを横切るようにドレ
イン電極に貫通孔又は切り欠き部を形成し、ドレイン電
極とその下層のゲート絶縁膜との間に第二の島状半導体
層を形成しておくことによって、この第二の島状半導体
層は、保護膜層とドレイン電極とのエッチング選択性が
中間を性質を有しているので、エッチングは下方の第二
の島状半導体層に進み、横方向に広がることがない。
ルの内側に、このコンタクトホールを横切るようにドレ
イン電極に貫通孔又は切り欠き部を形成し、ドレイン電
極とその下層のゲート絶縁膜との間に第二の島状半導体
層を形成しておくことによって、この第二の島状半導体
層は、保護膜層とドレイン電極とのエッチング選択性が
中間を性質を有しているので、エッチングは下方の第二
の島状半導体層に進み、横方向に広がることがない。
【００２５】このため、エッチング処理によって、コン
タクトホール基底部には、順テーパー形状が得られるの
で、画素表示電極をコンタクトホール内及び樹脂絶縁膜
の表面にかけて形成した場合に、画素表示電極がコンタ
クトホール内で段切れすることが防止できる。
タクトホール基底部には、順テーパー形状が得られるの
で、画素表示電極をコンタクトホール内及び樹脂絶縁膜
の表面にかけて形成した場合に、画素表示電極がコンタ
クトホール内で段切れすることが防止できる。
【００２６】この結果、画素表示電極に段切れが生じ
て、画素表示電極に断線が生じることを回避し得る液晶
表示装置の製造方法を提供することができる。
て、画素表示電極に断線が生じることを回避し得る液晶
表示装置の製造方法を提供することができる。
【００２７】本発明の液晶表示装置の製造方法は、上記
課題を解決するために、上記記載の液晶表示装置の製造
方法において、コンタクトホール内部のドレイン電極に
形成される貫通孔又は切り欠き部は、少なくとも一部が
コンタクトホールの領域よりも側方に延びて形成される
ことを特徴としている。
課題を解決するために、上記記載の液晶表示装置の製造
方法において、コンタクトホール内部のドレイン電極に
形成される貫通孔又は切り欠き部は、少なくとも一部が
コンタクトホールの領域よりも側方に延びて形成される
ことを特徴としている。
【００２８】上記の発明によれば、コンタクトホール内
部のドレイン電極に形成される貫通孔又は切り欠き部
は、少なくとも一部がコンタクトホールの領域よりも側
方に延びて形成される。
部のドレイン電極に形成される貫通孔又は切り欠き部
は、少なくとも一部がコンタクトホールの領域よりも側
方に延びて形成される。
【００２９】このため、ドレイン電極と第二の島状半導
体層との間で逆テーパーのエッチングが発生したとして
も、樹脂絶縁膜と第二の島状半導体層との間に、樹脂絶
縁膜よりも第二の島状半導体層のエッチング速度が遅い
関係が成り立てば、順テーパーが形成され、ここからド
レイン電極と画素表示電極との間の電気的接続が確保さ
れることから、同様に、段切れすることを防止すること
ができる。
体層との間で逆テーパーのエッチングが発生したとして
も、樹脂絶縁膜と第二の島状半導体層との間に、樹脂絶
縁膜よりも第二の島状半導体層のエッチング速度が遅い
関係が成り立てば、順テーパーが形成され、ここからド
レイン電極と画素表示電極との間の電気的接続が確保さ
れることから、同様に、段切れすることを防止すること
ができる。
【００３０】本発明の液晶表示装置の製造方法は、上記
課題を解決するために、上記記載の液晶表示装置の製造
方法において、ドレイン電極の貫通孔又は切り欠き部の
エッジとコンタクトホールのエッジとによって囲まれる
領域に露出した第二の島状半導体層のｉａ−Ｓｉ層と、
ゲート信号入力端子及びソース信号入力端子側領域のゲ
ート絶縁膜とは、各エッチング速度の比と各膜厚との比
が略同じであることを特徴としている。すなわち、（第
二の島状半導体層エッチング速度／ゲート絶縁膜エッチ
ング速度）≒（第二の島状半導体層の膜厚／ゲート絶縁
膜の膜厚）となっていることを特徴としている。
課題を解決するために、上記記載の液晶表示装置の製造
方法において、ドレイン電極の貫通孔又は切り欠き部の
エッジとコンタクトホールのエッジとによって囲まれる
領域に露出した第二の島状半導体層のｉａ−Ｓｉ層と、
ゲート信号入力端子及びソース信号入力端子側領域のゲ
ート絶縁膜とは、各エッチング速度の比と各膜厚との比
が略同じであることを特徴としている。すなわち、（第
二の島状半導体層エッチング速度／ゲート絶縁膜エッチ
ング速度）≒（第二の島状半導体層の膜厚／ゲート絶縁
膜の膜厚）となっていることを特徴としている。
【００３１】上記の発明によれば、ドレイン電極の貫通
孔又は切り欠き部のエッジとコンタクトホールのエッジ
とによって囲まれる領域に露出した第二の島状半導体層
のｉａ−Ｓｉ層と、ゲート信号入力端子及びソース信号
入力端子側領域のゲート絶縁膜とは、各エッチング速度
の比と各膜厚との比が略同じである。すなわち、（第二
の島状半導体層エッチング速度／ゲート絶縁膜エッチン
グ速度）≒（第二の島状半導体層の膜厚／ゲート絶縁膜
の膜厚）となっている。
孔又は切り欠き部のエッジとコンタクトホールのエッジ
とによって囲まれる領域に露出した第二の島状半導体層
のｉａ−Ｓｉ層と、ゲート信号入力端子及びソース信号
入力端子側領域のゲート絶縁膜とは、各エッチング速度
の比と各膜厚との比が略同じである。すなわち、（第二
の島状半導体層エッチング速度／ゲート絶縁膜エッチン
グ速度）≒（第二の島状半導体層の膜厚／ゲート絶縁膜
の膜厚）となっている。
【００３２】この結果、第二の島状半導体層下のゲート
絶縁膜がアンダーエッチングとなるので、ゲート絶縁膜
がエッチングされて画素表示電極と補助容量電極との間
でリークすることによる輝点の発生を防止することがで
きる。
絶縁膜がアンダーエッチングとなるので、ゲート絶縁膜
がエッチングされて画素表示電極と補助容量電極との間
でリークすることによる輝点の発生を防止することがで
きる。
【００３３】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図８に基づいて説明すれば、以下の通りであ
る。
１ないし図８に基づいて説明すれば、以下の通りであ
る。
【００３４】本実施の形態の液晶表示装置は、図１
（ａ）（ｂ）に示すように、画素へのスイッチングのた
めにソース電極９ｂ及びドレイン電極１０を備える薄膜
トランジスタ（以下、「ＴＦＴ：Thin Film Transisto
r」）という）１１を形成し、その上に保護膜層１２及
び樹脂絶縁膜１３を積層し、この樹脂絶縁膜１３にコン
タクトホール１５を形成した後、このコンタクトホール
１５の下方の保護膜層１２をエッチング処理して除去
し、このコンタクトホール１５の領域に液晶に電圧を印
加するための画素表示電極１４を上記ドレイン電極１０
に接触させて形成したものである。
（ａ）（ｂ）に示すように、画素へのスイッチングのた
めにソース電極９ｂ及びドレイン電極１０を備える薄膜
トランジスタ（以下、「ＴＦＴ：Thin Film Transisto
r」）という）１１を形成し、その上に保護膜層１２及
び樹脂絶縁膜１３を積層し、この樹脂絶縁膜１３にコン
タクトホール１５を形成した後、このコンタクトホール
１５の下方の保護膜層１２をエッチング処理して除去
し、このコンタクトホール１５の領域に液晶に電圧を印
加するための画素表示電極１４を上記ドレイン電極１０
に接触させて形成したものである。
【００３５】そして、特に、本実施の形態の液晶表示装
置は、画素表示電極１４の製造時に発生する断線を防止
するために、図２（ａ）（ｂ）にも示すように、上記コ
ンタクトホール１５の領域におけるドレイン電極１０に
下層を臨ませる切り欠き部１６を形成する一方、前記Ｔ
ＦＴ１１を形成すべくＴＦＴ部島状半導体層８を形成す
る際に、コンタクトホール１５の領域においてもダミー
としてホール部島状半導体層２０を形成したものとなっ
ている。
置は、画素表示電極１４の製造時に発生する断線を防止
するために、図２（ａ）（ｂ）にも示すように、上記コ
ンタクトホール１５の領域におけるドレイン電極１０に
下層を臨ませる切り欠き部１６を形成する一方、前記Ｔ
ＦＴ１１を形成すべくＴＦＴ部島状半導体層８を形成す
る際に、コンタクトホール１５の領域においてもダミー
としてホール部島状半導体層２０を形成したものとなっ
ている。
【００３６】上記の液晶表示装置の製造方法について説
明する。
明する。
【００３７】先ず、図３（ａ）（ｂ）（ｃ）（ｄ）に示
すように、先ず、洗浄したガラス等の絶縁性基板１上に
Ｔｉ、Ａｌ、Ｃｒ等の金属薄膜をスパッタリング法等に
て成膜し、これを例えばフォトリソ工程において、レジ
スト塗布工程、露光工程、現像工程を経てレジストパタ
ーンを作製した後、ドライ又はウエットエッチングをす
ることによってパターン形成する。
すように、先ず、洗浄したガラス等の絶縁性基板１上に
Ｔｉ、Ａｌ、Ｃｒ等の金属薄膜をスパッタリング法等に
て成膜し、これを例えばフォトリソ工程において、レジ
スト塗布工程、露光工程、現像工程を経てレジストパタ
ーンを作製した後、ドライ又はウエットエッチングをす
ることによってパターン形成する。
【００３８】次いで、ゲート電極２ｂと、このゲート電
極２ｂに接続されたゲート線としてのゲート配線２（図
１（ａ）参照）と、このゲート配線２に接続されたゲー
ト信号入力端子２ａと、補助容量電極４ｂと、この補助
容量電極４ｂに接続された補助容量線としての補助容量
配線４（図１（ａ）参照）と、この補助容量配線４に接
続された補助容量入力端子としての補助容量信号入力端
子４ａ（図１（ａ）参照）とを形成する。
極２ｂに接続されたゲート線としてのゲート配線２（図
１（ａ）参照）と、このゲート配線２に接続されたゲー
ト信号入力端子２ａと、補助容量電極４ｂと、この補助
容量電極４ｂに接続された補助容量線としての補助容量
配線４（図１（ａ）参照）と、この補助容量配線４に接
続された補助容量入力端子としての補助容量信号入力端
子４ａ（図１（ａ）参照）とを形成する。
【００３９】次に、図４（ａ）（ｂ）（ｃ）（ｄ）に示
すように、Ｐ−ＣＶＤ法でＳｉＨ4、ＮＨ3 、Ｎ2 ガス
を使用し、ＳｉＮx からなるゲート絶縁膜７を絶縁性基
板１上の全面に形成する。
すように、Ｐ−ＣＶＤ法でＳｉＨ4、ＮＨ3 、Ｎ2 ガス
を使用し、ＳｉＮx からなるゲート絶縁膜７を絶縁性基
板１上の全面に形成する。
【００４０】ここで、図４（ａ）（ｂ）及び図１（ａ）
（ｂ）に示すように、に示すように、ゲート絶縁膜７の
端子部域ではゲート絶縁膜端子部７ｂとなる。このた
め、ゲート絶縁膜７は、駆動回路入力端子部域であるゲ
ート信号入力端子２ａ、前記補助容量信号入力端子４
ａ、及び前記ソース信号入力端子９ｃ上にもゲート絶縁
膜端子部７ｂとして残存している。
（ｂ）に示すように、に示すように、ゲート絶縁膜７の
端子部域ではゲート絶縁膜端子部７ｂとなる。このた
め、ゲート絶縁膜７は、駆動回路入力端子部域であるゲ
ート信号入力端子２ａ、前記補助容量信号入力端子４
ａ、及び前記ソース信号入力端子９ｃ上にもゲート絶縁
膜端子部７ｂとして残存している。
【００４１】さらに、図４（ｃ）に示すように、その上
に同じくＰ−ＣＶＤ法にて真性アモルファスシリコンで
あるｉａ−Ｓｉ層としてのｉａ−Ｓｉ膜８ａ、及びオー
ミツクコンタクト層であるリン（Ｐ）をドーピングした
ｎ+ ａ−Ｓｉ層としてのｎ+ａ−Ｓｉ膜８ｂを成膜す
る。
に同じくＰ−ＣＶＤ法にて真性アモルファスシリコンで
あるｉａ−Ｓｉ層としてのｉａ−Ｓｉ膜８ａ、及びオー
ミツクコンタクト層であるリン（Ｐ）をドーピングした
ｎ+ ａ−Ｓｉ層としてのｎ+ａ−Ｓｉ膜８ｂを成膜す
る。
【００４２】このとき、原料ガスとしてｉａ−Ｓｉ膜８
ａは、ＳｉＨ4 又はＨ2 を使用する。一方、ｎ+ ａ−Ｓ
ｉ膜８ｂは、ＰＨ3 ガスが０．５％混在しているＳｉＨ
4 、Ｈ2 ガスを使用する。
ａは、ＳｉＨ4 又はＨ2 を使用する。一方、ｎ+ ａ−Ｓ
ｉ膜８ｂは、ＰＨ3 ガスが０．５％混在しているＳｉＨ
4 、Ｈ2 ガスを使用する。
【００４３】上記のように成膜したｉａ−Ｓｉ膜８ａ及
びｎ+ ａ−Ｓｉ膜８ｂをフォトリソグラフィー法等の方
法で、ゲート電極２ｂと重なるようにｉａ−Ｓｉ膜８ａ
及びｎ+ ａ−Ｓｉ膜８ｂからなる第一の島状半導体層と
してのＴＦＴ部島状半導体層８にパターン形成するのと
同時に、図４（ｄ）に示すように、補助容量電極４ｂ上
にゲート絶縁膜７を介してその一部が重畳するようにア
モルファスシリコンからなる第二の島状半導体層として
のホール部島状半導体層２０を形成する。
びｎ+ ａ−Ｓｉ膜８ｂをフォトリソグラフィー法等の方
法で、ゲート電極２ｂと重なるようにｉａ−Ｓｉ膜８ａ
及びｎ+ ａ−Ｓｉ膜８ｂからなる第一の島状半導体層と
してのＴＦＴ部島状半導体層８にパターン形成するのと
同時に、図４（ｄ）に示すように、補助容量電極４ｂ上
にゲート絶縁膜７を介してその一部が重畳するようにア
モルファスシリコンからなる第二の島状半導体層として
のホール部島状半導体層２０を形成する。
【００４４】次に、図５（ａ）（ｂ）（ｃ）（ｄ）に示
すように、スパッタリング法等によりＴｉ、Ａｌ、Ｃｒ
等の金属薄膜を基板全面に形成し、フォトリソグラフィ
ー法を経て上記ＴＦＴ部島状半導体層８にその一端が重
畳するドレイン電極１０と、ソース電極９ｂと、このソ
ース電極９ｂに接続されるソース配線９と、さらに、こ
のソース配線９に接続されるソース信号入力端子９ｃと
が形成される。これら、ソース配線９、このソース配線
９と一体のソース電極９ｂとソース信号入力端子９ｃ及
びドレイン電極１０によりＴＦＴ１１が形成される。
すように、スパッタリング法等によりＴｉ、Ａｌ、Ｃｒ
等の金属薄膜を基板全面に形成し、フォトリソグラフィ
ー法を経て上記ＴＦＴ部島状半導体層８にその一端が重
畳するドレイン電極１０と、ソース電極９ｂと、このソ
ース電極９ｂに接続されるソース配線９と、さらに、こ
のソース配線９に接続されるソース信号入力端子９ｃと
が形成される。これら、ソース配線９、このソース配線
９と一体のソース電極９ｂとソース信号入力端子９ｃ及
びドレイン電極１０によりＴＦＴ１１が形成される。
【００４５】このとき、図２（ａ）（ｂ）に示すよう
に、ドレイン電極１０はその他端が前記補助容量電極４
ｂ上のホール部島状半導体層２０と重なり、かつドレイ
ン電極１０はホール部島状半導体層２０と重なる部分に
切り欠き部１６が設けられ、ドレイン電極１０は、ホー
ル部島状半導体層２０に一部重なった状態で切り欠き部
１６の形状とすることによりホール部島状半導体層２０
の一部が露出する形状でパターニングされる。なお、本
実施の形態では、ドレイン電極１０には切り欠き部１６
が形成されているが、必ずしもこれに限らず、例えば、
下層を臨める貫通孔にて形成することも可能である。
に、ドレイン電極１０はその他端が前記補助容量電極４
ｂ上のホール部島状半導体層２０と重なり、かつドレイ
ン電極１０はホール部島状半導体層２０と重なる部分に
切り欠き部１６が設けられ、ドレイン電極１０は、ホー
ル部島状半導体層２０に一部重なった状態で切り欠き部
１６の形状とすることによりホール部島状半導体層２０
の一部が露出する形状でパターニングされる。なお、本
実施の形態では、ドレイン電極１０には切り欠き部１６
が形成されているが、必ずしもこれに限らず、例えば、
下層を臨める貫通孔にて形成することも可能である。
【００４６】次に、図５（ａ）（ｂ）（ｃ）（ｄ）に示
すように、補助容量電極４ｂ上の切り欠き部１６又は貫
通孔状パターンを備えたドレイン電極１０から露出した
ホール部島状半導体層２０のｎ+ ａ−Ｓｉ膜８ｂ部分を
エッチング処理して除去するのと同時に、図５（ｄ）に
示すように、補助容量電極４ｂの上方のホール部島状半
導体層２０とその一端が重なり合うように形成されたド
レイン電極１０をマスクとして、ホール部島状半導体層
２０のｎ+ ａ−Ｓｉ膜８ｂをエッチング処理し分離す
る。
すように、補助容量電極４ｂ上の切り欠き部１６又は貫
通孔状パターンを備えたドレイン電極１０から露出した
ホール部島状半導体層２０のｎ+ ａ−Ｓｉ膜８ｂ部分を
エッチング処理して除去するのと同時に、図５（ｄ）に
示すように、補助容量電極４ｂの上方のホール部島状半
導体層２０とその一端が重なり合うように形成されたド
レイン電極１０をマスクとして、ホール部島状半導体層
２０のｎ+ ａ−Ｓｉ膜８ｂをエッチング処理し分離す
る。
【００４７】続いて、図６（ａ）（ｂ）（ｃ）（ｄ）に
示すように、Ｐ−ＣＶＤ法でＳｉＨ 4 、ＮＨ3 、Ｎ2 ガ
スを使用し、ＳｉＮx からなる第１の保護膜である保護
膜層１２を図５（ａ）（ｂ）（ｃ）（ｄ）に示す状態の
基板上の全面に形成する。
示すように、Ｐ−ＣＶＤ法でＳｉＨ 4 、ＮＨ3 、Ｎ2 ガ
スを使用し、ＳｉＮx からなる第１の保護膜である保護
膜層１２を図５（ａ）（ｂ）（ｃ）（ｄ）に示す状態の
基板上の全面に形成する。
【００４８】上記保護膜層１２上には絶縁性のある感光
性アクリル系樹脂からなる樹脂絶縁膜１３がスピンコー
ト法等により全面に塗布された後、露光装置を用いてマ
スクの所定のパターンに応じた領域を感光させ、現像工
程において該感光領域の樹脂絶縁膜１３を除去する。
性アクリル系樹脂からなる樹脂絶縁膜１３がスピンコー
ト法等により全面に塗布された後、露光装置を用いてマ
スクの所定のパターンに応じた領域を感光させ、現像工
程において該感光領域の樹脂絶縁膜１３を除去する。
【００４９】これによって、樹脂絶縁膜１３には、ゲー
ト信号入力端子２ａ、補助容量信号入力端子４ａ、ソー
ス信号入力端子９ｃ及びドレイン電極１０の各上のみが
除去されたパターンであるコンタクトホール１５が形成
され、次いで、図６（ｄ）に示すように、加熱処理等の
処理を行ってこの樹脂絶縁膜１３を硬化させる。
ト信号入力端子２ａ、補助容量信号入力端子４ａ、ソー
ス信号入力端子９ｃ及びドレイン電極１０の各上のみが
除去されたパターンであるコンタクトホール１５が形成
され、次いで、図６（ｄ）に示すように、加熱処理等の
処理を行ってこの樹脂絶縁膜１３を硬化させる。
【００５０】ここで、図２（ａ）に示すように、ドレイ
ン電極１０には、前述した通り、切り欠き部１６が設け
られており、このドレイン電極１０はコンタクトホール
１５を横切るような位置関係に配置される。
ン電極１０には、前述した通り、切り欠き部１６が設け
られており、このドレイン電極１０はコンタクトホール
１５を横切るような位置関係に配置される。
【００５１】また、コンタクトホール１５内の側面とド
レイン電極１０の切り欠き部１６のエッジによって囲ま
れる領域は、ホール部島状半導体層２０が露出した構造
としている。
レイン電極１０の切り欠き部１６のエッジによって囲ま
れる領域は、ホール部島状半導体層２０が露出した構造
としている。
【００５２】さらに、コンタクトホール１５の面積に占
める露出したホール部島状半導体層２０の面積は１／３
〜２／３程度が望ましく、大き過ぎるとドレイン電極１
０は補助容量キャパシターを兼ねているため、ホール部
島状半導体層２０のエッチング後の覆り膜厚のばらつき
により完成した液晶表示装置の表示品位を損なう。
める露出したホール部島状半導体層２０の面積は１／３
〜２／３程度が望ましく、大き過ぎるとドレイン電極１
０は補助容量キャパシターを兼ねているため、ホール部
島状半導体層２０のエッチング後の覆り膜厚のばらつき
により完成した液晶表示装置の表示品位を損なう。
【００５３】また、小さすぎると本来の効果を得ること
ができなくなり、後述する画素表示電極１４で導通をと
る際に、図９（ｂ）に示すように、コンタクトホール１
１５の逆テーパー形状１１７を引き起こし導通不良とい
う問題を生じる。
ができなくなり、後述する画素表示電極１４で導通をと
る際に、図９（ｂ）に示すように、コンタクトホール１
１５の逆テーパー形状１１７を引き起こし導通不良とい
う問題を生じる。
【００５４】以上のような構成において、例えば、ＲＩ
ＥモードのドライエッチャーにてＣＦ4 、Ｏ2 混合ガス
を使用し、図７（ａ）（ｂ）（ｃ）（ｄ）に示すよう
に、ソース配線９のソース信号入力端子９ｃ領域の保護
膜層１２とゲート絶縁膜端子部７ｂを連続的にエッチン
グする。このとき同時に、上記コンタクトホール１５内
もドライエッチングする。
ＥモードのドライエッチャーにてＣＦ4 、Ｏ2 混合ガス
を使用し、図７（ａ）（ｂ）（ｃ）（ｄ）に示すよう
に、ソース配線９のソース信号入力端子９ｃ領域の保護
膜層１２とゲート絶縁膜端子部７ｂを連続的にエッチン
グする。このとき同時に、上記コンタクトホール１５内
もドライエッチングする。
【００５５】上記コンタクトホール１５は、補助容量電
極４ｂの上方にゲート絶縁膜７及びホール部島状半導体
層２０を介して形成されたドレイン電極１０上に設けら
れる。また、ドレイン電極１０は切り欠き部１６を備
え、コンタクトホール１５内の基底部のドレイン電極１
０の切り欠き部１６からその一部が露出したホール部島
状半導体層２０がエッチストッパーとなり、その下のゲ
ート絶縁膜７は残存するが、外部入力端子であるソース
信号入力端子９ｃ上の保護膜層１２はエッチング除去さ
れる。
極４ｂの上方にゲート絶縁膜７及びホール部島状半導体
層２０を介して形成されたドレイン電極１０上に設けら
れる。また、ドレイン電極１０は切り欠き部１６を備
え、コンタクトホール１５内の基底部のドレイン電極１
０の切り欠き部１６からその一部が露出したホール部島
状半導体層２０がエッチストッパーとなり、その下のゲ
ート絶縁膜７は残存するが、外部入力端子であるソース
信号入力端子９ｃ上の保護膜層１２はエッチング除去さ
れる。
【００５６】また、図７（ａ）に示すように、前記ゲー
ト信号入力端子２ａ上のゲート絶縁膜端子部７ｂと保護
膜層１２も同時にエッチング除去される。
ト信号入力端子２ａ上のゲート絶縁膜端子部７ｂと保護
膜層１２も同時にエッチング除去される。
【００５７】以上のように、本実施の形態に用いられる
ＴＦＴアレイ基板においては、図７（ａ）（ｂ）（ｄ）
に示すように、樹脂絶縁膜１３と前記ソース配線９に接
続されるソース信号入力端子９ｃとドレイン電極１０と
が、保護膜層１２と前記ゲート絶縁膜端子部７ｂとをエ
ッチング除去するマスクとなることが大きな特徴の一つ
である。これによって、マスク枚数を少なくすることが
できる。
ＴＦＴアレイ基板においては、図７（ａ）（ｂ）（ｄ）
に示すように、樹脂絶縁膜１３と前記ソース配線９に接
続されるソース信号入力端子９ｃとドレイン電極１０と
が、保護膜層１２と前記ゲート絶縁膜端子部７ｂとをエ
ッチング除去するマスクとなることが大きな特徴の一つ
である。これによって、マスク枚数を少なくすることが
できる。
【００５８】すなわち、樹脂絶縁膜１３をマスクとして
保護膜層１２とゲート絶縁膜端子部７ｂとを同時に、つ
まり同じマスクパターンによるパターニングが可能とな
ることによって、保護膜層１２をエッチングするマクス
パターンとゲート絶縁膜端子部７ｂをエッチングするマ
クスパターンとが不要となる。つまり、従来では、コン
タクトホール１５の画素表示電極１４が段切れするので
実用化ができなかったが、本実施の形態では、樹脂絶縁
膜１３をマスクとして保護膜層１２及びゲート絶縁膜端
子部７ｂの連続エッチングが可能となり、マスク２枚分
の削減を図ることができる。
保護膜層１２とゲート絶縁膜端子部７ｂとを同時に、つ
まり同じマスクパターンによるパターニングが可能とな
ることによって、保護膜層１２をエッチングするマクス
パターンとゲート絶縁膜端子部７ｂをエッチングするマ
クスパターンとが不要となる。つまり、従来では、コン
タクトホール１５の画素表示電極１４が段切れするので
実用化ができなかったが、本実施の形態では、樹脂絶縁
膜１３をマスクとして保護膜層１２及びゲート絶縁膜端
子部７ｂの連続エッチングが可能となり、マスク２枚分
の削減を図ることができる。
【００５９】また、従来は、図９（ａ）に示すように、
コンタクトホール１１５内ではドレイン電極１１０を形
成するソース配線１０９の材料がゲート絶縁膜１０７の
端部領域をエッチングするときに全くエッチングされな
いため、その上の保護膜層１１２が急速にサイドエッチ
ングされてしまい、逆テーパー形状１１７となった。
コンタクトホール１１５内ではドレイン電極１１０を形
成するソース配線１０９の材料がゲート絶縁膜１０７の
端部領域をエッチングするときに全くエッチングされな
いため、その上の保護膜層１１２が急速にサイドエッチ
ングされてしまい、逆テーパー形状１１７となった。
【００６０】しかし、本実施の形態のように、ドレイン
電極１０に設けた切り欠き部１６からホール部島状半導
体層２０を露出させておくと、各入力端子部上層のゲー
ト絶縁膜７をエッチングしている間にもコンタクトホー
ル１５内ではホール部島状半導体層２０がエッチングさ
れるので、図７（ｄ）に示すように、樹脂絶縁膜１３へ
の入り込みは最小に抑えられるため、保護膜層１２が樹
脂絶縁膜１３下で順テーパー形状にエッチングできた。
電極１０に設けた切り欠き部１６からホール部島状半導
体層２０を露出させておくと、各入力端子部上層のゲー
ト絶縁膜７をエッチングしている間にもコンタクトホー
ル１５内ではホール部島状半導体層２０がエッチングさ
れるので、図７（ｄ）に示すように、樹脂絶縁膜１３へ
の入り込みは最小に抑えられるため、保護膜層１２が樹
脂絶縁膜１３下で順テーパー形状にエッチングできた。
【００６１】最後に、図８（ａ）（ｂ）（ｃ）（ｄ）に
示すように、画素表示電極１４となる例えばＩＴＯ（In
dium Tin Oxide：インジウムすず酸化物）等からなる透
明導電膜をスパッタリング法等の方法で成膜し、これを
フォトリソグラフィ法等の方法でパターン形成してドレ
イン電極１０と接続した画素表示電極１４を形成する。
なお、画素表示電極１４を形成する際の透明導電膜は、
必ずしもＩＴＯに限らず、例えば、Ａｌ、Ａｇ等の非光
透過性の導電性膜を用いて反射型の表示電極としても良
い。
示すように、画素表示電極１４となる例えばＩＴＯ（In
dium Tin Oxide：インジウムすず酸化物）等からなる透
明導電膜をスパッタリング法等の方法で成膜し、これを
フォトリソグラフィ法等の方法でパターン形成してドレ
イン電極１０と接続した画素表示電極１４を形成する。
なお、画素表示電極１４を形成する際の透明導電膜は、
必ずしもＩＴＯに限らず、例えば、Ａｌ、Ａｇ等の非光
透過性の導電性膜を用いて反射型の表示電極としても良
い。
【００６２】また、図示しないが、以上のように形成さ
れたアクティブマトリクス基板上に配向膜を成膜し、対
向電極が形成され、該対向電極上に配向膜が形成された
カラーフィルター基板との間に液晶材を挟装する。
れたアクティブマトリクス基板上に配向膜を成膜し、対
向電極が形成され、該対向電極上に配向膜が形成された
カラーフィルター基板との間に液晶材を挟装する。
【００６３】以上の製造方法によって、図１（ｂ）に示
すように、ドレイン電極１０と画素表示電極１４とは、
コンタクトホール１５内の接続部において逆テーパが生
じないことから、段切れせずに接続することができた。
すように、ドレイン電極１０と画素表示電極１４とは、
コンタクトホール１５内の接続部において逆テーパが生
じないことから、段切れせずに接続することができた。
【００６４】また、コンタクトホール１５を横切る形で
切り欠き部１６を設けることにより、ドレイン電極１０
上のコンタクトホール１５の外周部で保護膜層１２が樹
脂絶縁膜１３の内側に入り込んだとしても、切り欠き部
１６から露出したホール部島状半導体層２０上のコンタ
クトホール１５のエッジは、ホール部島状半導体層２０
がゲート絶縁膜端子部７ｂよりもエッチング速度が遅い
（１／３〜１／５）エッチング条件であれば、順テーパ
ー形状となるので、こちらから導通を取ることができる
ので、信頼性は増している。
切り欠き部１６を設けることにより、ドレイン電極１０
上のコンタクトホール１５の外周部で保護膜層１２が樹
脂絶縁膜１３の内側に入り込んだとしても、切り欠き部
１６から露出したホール部島状半導体層２０上のコンタ
クトホール１５のエッジは、ホール部島状半導体層２０
がゲート絶縁膜端子部７ｂよりもエッチング速度が遅い
（１／３〜１／５）エッチング条件であれば、順テーパ
ー形状となるので、こちらから導通を取ることができる
ので、信頼性は増している。
【００６５】さらに、ホール部島状半導体層２０がゲー
ト絶縁膜端子部７ｂよりもエッチング速度が遅いエッチ
ング条件であればその下のゲート絶縁膜７の保護も可能
となる。
ト絶縁膜端子部７ｂよりもエッチング速度が遅いエッチ
ング条件であればその下のゲート絶縁膜７の保護も可能
となる。
【００６６】このように、本実施の形態の液晶表示装置
の製造方法では、液晶表示装置の製造する際には、先
ず、画素へのスイッチングのためにソース電極９ｂ及び
ドレイン電極１０を備えるＴＦＴ１１を形成する。次い
で、その上に保護膜層１２及び樹脂絶縁膜１３を積層
し、この樹脂絶縁膜１３にコンタクトホール１５を形成
する。その後、このコンタクトホール１５の下方の保護
膜層１２をエッチング処理して除去し、このコンタクト
ホール１５の領域に液晶に電圧を印加するための画素表
示電極１４をドレイン電極１０に接触させて形成する。
の製造方法では、液晶表示装置の製造する際には、先
ず、画素へのスイッチングのためにソース電極９ｂ及び
ドレイン電極１０を備えるＴＦＴ１１を形成する。次い
で、その上に保護膜層１２及び樹脂絶縁膜１３を積層
し、この樹脂絶縁膜１３にコンタクトホール１５を形成
する。その後、このコンタクトホール１５の下方の保護
膜層１２をエッチング処理して除去し、このコンタクト
ホール１５の領域に液晶に電圧を印加するための画素表
示電極１４をドレイン電極１０に接触させて形成する。
【００６７】ここで、従来においては、コンタクトホー
ル１５の下方の保護膜層１２をエッチング処理する際
に、その下側にあるドレイン電極１０にてエッチングの
進行が止まり、横方向にエッチング方向が移動すること
により、保護膜層１２がコンタクトホール１５の領域を
越えてエッチングされることになっていた。
ル１５の下方の保護膜層１２をエッチング処理する際
に、その下側にあるドレイン電極１０にてエッチングの
進行が止まり、横方向にエッチング方向が移動すること
により、保護膜層１２がコンタクトホール１５の領域を
越えてエッチングされることになっていた。
【００６８】そして、その結果、このコンタクトホール
１５に上から画素表示電極１４を堆積させた場合に、コ
ンタクトホール１５の基底部において、画素表示電極１
４を形成するための堆積導電材が保護膜層１２の領域で
段差を乗り越えられないので、画素表示電極１４に段切
れが生じて、画素表示電極１４における電気的な接続が
できなくなってしまうという問題点を有していた。
１５に上から画素表示電極１４を堆積させた場合に、コ
ンタクトホール１５の基底部において、画素表示電極１
４を形成するための堆積導電材が保護膜層１２の領域で
段差を乗り越えられないので、画素表示電極１４に段切
れが生じて、画素表示電極１４における電気的な接続が
できなくなってしまうという問題点を有していた。
【００６９】しかし、本実施の形態では、コンタクトホ
ール１５の領域におけるドレイン電極１０に、下層を臨
ませる切り欠き部１６又は貫通孔を形成しておく。そし
て、その後、ＴＦＴ１１を形成すべくＴＦＴ部島状半導
体層８を形成する際に、コンタクトホール１５の領域に
おいてもホール部島状半導体層２０を形成する。なお、
このホール部島状半導体層２０は、ダミーとして形成す
るものである。
ール１５の領域におけるドレイン電極１０に、下層を臨
ませる切り欠き部１６又は貫通孔を形成しておく。そし
て、その後、ＴＦＴ１１を形成すべくＴＦＴ部島状半導
体層８を形成する際に、コンタクトホール１５の領域に
おいてもホール部島状半導体層２０を形成する。なお、
このホール部島状半導体層２０は、ダミーとして形成す
るものである。
【００７０】すなわち、ＴＦＴ１１を形成すべくＴＦＴ
部島状半導体層８を形成する際に、コンタクトホール１
５の領域においてもホール部島状半導体層２０を形成す
ることによって、保護膜層１２をエッチング処理する際
に、コンタクトホール１５の基底部には、上側から順
に、保護膜層１２と、切り欠き部１６が形成されたドレ
イン電極１０と、ホール部島状半導体層２０とが積層さ
れていることになる。
部島状半導体層８を形成する際に、コンタクトホール１
５の領域においてもホール部島状半導体層２０を形成す
ることによって、保護膜層１２をエッチング処理する際
に、コンタクトホール１５の基底部には、上側から順
に、保護膜層１２と、切り欠き部１６が形成されたドレ
イン電極１０と、ホール部島状半導体層２０とが積層さ
れていることになる。
【００７１】したがって、保護膜層１２をエッチング処
理すると、先ず、保護膜層１２がエッチングされ、次い
で、エッチングの方向はエッチングされ易いホール部島
状半導体層２０に向かうので、保護膜層１２の横方向へ
のエッチングが回避され、順テーパーとなる。
理すると、先ず、保護膜層１２がエッチングされ、次い
で、エッチングの方向はエッチングされ易いホール部島
状半導体層２０に向かうので、保護膜層１２の横方向へ
のエッチングが回避され、順テーパーとなる。
【００７２】そのため、エッチング処理した後に、画素
表示電極１４の導電材を堆積させたときに、導電材が段
切れすることがない。
表示電極１４の導電材を堆積させたときに、導電材が段
切れすることがない。
【００７３】この結果、画素表示電極１４に段切れが生
じて、画素表示電極１４に断線が生じることを回避し得
る液晶表示装置の製造方法を提供することができる。
じて、画素表示電極１４に断線が生じることを回避し得
る液晶表示装置の製造方法を提供することができる。
【００７４】また、本実施の形態の液晶表示装置の製造
方法では、液晶表示装置を製造する工程は、ゲート配線
２と、このゲート配線２に接続されるゲート電極２ｂ
と、補助容量配線４と、この補助容量配線４に接続され
る補助容量電極４ｂとを形成する工程と、上記ゲート配
線２、ゲート電極２ｂ、補助容量配線４及び補助容量電
極４ｂの各上にゲート絶縁膜７を形成する工程と、上記
ゲート電極２ｂの上方にゲート絶縁膜７を介してｉａ−
Ｓｉ膜８ａとｎ+ ａ−Ｓｉ膜８ｂとを積層したＴＦＴ部
島状半導体層８を形成するとともに、このとき同時に、
補助容量電極４ｂの上方にゲート絶縁膜７を介してｉａ
−Ｓｉ膜８ａとｎ+ ａ−Ｓｉ膜８ｂとを積層したホール
部島状半導体層２０を形成する工程と、上記ゲート電極
２ｂの上方のＴＦＴ部島状半導体層８に対して、各一端
がそれぞれ積層されるソース電極９ｂ及びドレイン電極
１０とこのソース電極９ｂに接続されるソース線として
のソース配線９とを形成するとともに、このドレイン電
極１０を上記補助容量電極４ｂの上方のホール部島状半
導体層２０に対してもその他端が積層されるように形成
しかつそのときその他端には切り欠き部１６又は貫通孔
を形成する工程と、上記切り欠き部１６又は貫通孔を有
するドレイン電極１０をマスクとして、補助容量電極４
ｂの上方のホール部島状半導体層２０のｎ+ ａ−Ｓｉ膜
８ｂをエッチング処理し除去する工程と、補助容量電極
４ｂの上方のホール部島状半導体層２０におけるｎ+ ａ
−Ｓｉ膜８ｂのエッチング処理と同時に、ゲート電極２
ｂの上方のＴＦＴ部島状半導体層８の上に各一端がそれ
ぞれ積層されたソース電極９ｂ及びドレイン電極１０を
マスクとして、このＴＦＴ部島状半導体層８のｎ+ ａ−
Ｓｉ膜８ｂをエッチング処理し分離する工程と、上記基
板上の全面に保護膜層１２を形成する工程と、上記保護
膜層１２の上に樹脂絶縁膜１３を形成する工程と、上記
樹脂絶縁膜１３に、上記補助容量電極４ｂの上方におけ
るドレイン電極１０の切り欠き部１６又は貫通孔のパタ
ーンが横切るようにコンタクトホール１５を形成し、こ
のとき同時に、ソース信号入力端子９ｃ、ゲート信号入
力端子２ａ及び補助容量信号入力端子４ａ上の樹脂絶縁
膜１３を除去する工程と、上記パターンニングされた樹
脂絶縁膜１３とコンタクトホール１５内におけるドレイ
ン電極１０の切り欠き部１６又は貫通孔のパターンとを
エッチングマスクとして、上記ソース信号入力端子９
ｃ、ゲート信号入力端子２ａ及び補助容量信号入力端子
４ａ上の保護膜層１２と、コンタクトホール１５の基底
部の保護膜層１２とを同時にエッチング除去する工程
と、上記ゲート信号入力端子２ａ及び補助容量信号入力
端子４ａの上のゲート絶縁膜７をエッチングして上記ゲ
ート信号入力端子２ａの上のゲート絶縁膜７を除去する
とともに、このとき同時に、上記ドレイン電極１０の切
り欠き部１６又は貫通孔とコンタクトホール１５とによ
って囲まれる領域に露出したホール部島状半導体層２０
のｉａ−Ｓｉ膜８ａを同時にエッチングする工程とから
なっている。
方法では、液晶表示装置を製造する工程は、ゲート配線
２と、このゲート配線２に接続されるゲート電極２ｂ
と、補助容量配線４と、この補助容量配線４に接続され
る補助容量電極４ｂとを形成する工程と、上記ゲート配
線２、ゲート電極２ｂ、補助容量配線４及び補助容量電
極４ｂの各上にゲート絶縁膜７を形成する工程と、上記
ゲート電極２ｂの上方にゲート絶縁膜７を介してｉａ−
Ｓｉ膜８ａとｎ+ ａ−Ｓｉ膜８ｂとを積層したＴＦＴ部
島状半導体層８を形成するとともに、このとき同時に、
補助容量電極４ｂの上方にゲート絶縁膜７を介してｉａ
−Ｓｉ膜８ａとｎ+ ａ−Ｓｉ膜８ｂとを積層したホール
部島状半導体層２０を形成する工程と、上記ゲート電極
２ｂの上方のＴＦＴ部島状半導体層８に対して、各一端
がそれぞれ積層されるソース電極９ｂ及びドレイン電極
１０とこのソース電極９ｂに接続されるソース線として
のソース配線９とを形成するとともに、このドレイン電
極１０を上記補助容量電極４ｂの上方のホール部島状半
導体層２０に対してもその他端が積層されるように形成
しかつそのときその他端には切り欠き部１６又は貫通孔
を形成する工程と、上記切り欠き部１６又は貫通孔を有
するドレイン電極１０をマスクとして、補助容量電極４
ｂの上方のホール部島状半導体層２０のｎ+ ａ−Ｓｉ膜
８ｂをエッチング処理し除去する工程と、補助容量電極
４ｂの上方のホール部島状半導体層２０におけるｎ+ ａ
−Ｓｉ膜８ｂのエッチング処理と同時に、ゲート電極２
ｂの上方のＴＦＴ部島状半導体層８の上に各一端がそれ
ぞれ積層されたソース電極９ｂ及びドレイン電極１０を
マスクとして、このＴＦＴ部島状半導体層８のｎ+ ａ−
Ｓｉ膜８ｂをエッチング処理し分離する工程と、上記基
板上の全面に保護膜層１２を形成する工程と、上記保護
膜層１２の上に樹脂絶縁膜１３を形成する工程と、上記
樹脂絶縁膜１３に、上記補助容量電極４ｂの上方におけ
るドレイン電極１０の切り欠き部１６又は貫通孔のパタ
ーンが横切るようにコンタクトホール１５を形成し、こ
のとき同時に、ソース信号入力端子９ｃ、ゲート信号入
力端子２ａ及び補助容量信号入力端子４ａ上の樹脂絶縁
膜１３を除去する工程と、上記パターンニングされた樹
脂絶縁膜１３とコンタクトホール１５内におけるドレイ
ン電極１０の切り欠き部１６又は貫通孔のパターンとを
エッチングマスクとして、上記ソース信号入力端子９
ｃ、ゲート信号入力端子２ａ及び補助容量信号入力端子
４ａ上の保護膜層１２と、コンタクトホール１５の基底
部の保護膜層１２とを同時にエッチング除去する工程
と、上記ゲート信号入力端子２ａ及び補助容量信号入力
端子４ａの上のゲート絶縁膜７をエッチングして上記ゲ
ート信号入力端子２ａの上のゲート絶縁膜７を除去する
とともに、このとき同時に、上記ドレイン電極１０の切
り欠き部１６又は貫通孔とコンタクトホール１５とによ
って囲まれる領域に露出したホール部島状半導体層２０
のｉａ−Ｓｉ膜８ａを同時にエッチングする工程とから
なっている。
【００７５】したがって、樹脂絶縁膜１３のコンタクト
ホール１５の内側に、このコンタクトホール１５を横切
るようにドレイン電極１０に切り欠き部１６又は貫通孔
を形成し、ドレイン電極１０とその下層のゲート絶縁膜
７との間にホール部島状半導体層２０を形成しておくこ
とによって、このホール部島状半導体層２０は、保護膜
層１２とドレイン電極１０とのエッチング選択性が中間
を性質を有しているので、エッチングは下方のホール部
島状半導体層２０に進み、横方向に進むことがない。
ホール１５の内側に、このコンタクトホール１５を横切
るようにドレイン電極１０に切り欠き部１６又は貫通孔
を形成し、ドレイン電極１０とその下層のゲート絶縁膜
７との間にホール部島状半導体層２０を形成しておくこ
とによって、このホール部島状半導体層２０は、保護膜
層１２とドレイン電極１０とのエッチング選択性が中間
を性質を有しているので、エッチングは下方のホール部
島状半導体層２０に進み、横方向に進むことがない。
【００７６】このため、エッチング処理によって、コン
タクトホール１５の基底部には、順テーパー形状が得ら
れるので、画素表示電極１４をコンタクトホール１５内
及び樹脂絶縁膜１３の表面にかけて形成した場合に、画
素表示電極１４がコンタクトホール１５内で段切れする
ことが防止できる。
タクトホール１５の基底部には、順テーパー形状が得ら
れるので、画素表示電極１４をコンタクトホール１５内
及び樹脂絶縁膜１３の表面にかけて形成した場合に、画
素表示電極１４がコンタクトホール１５内で段切れする
ことが防止できる。
【００７７】この結果、画素表示電極１４に段切れが生
じて、画素表示電極１４に断線が生じることを回避し得
る液晶表示装置の製造方法を提供することができる。
じて、画素表示電極１４に断線が生じることを回避し得
る液晶表示装置の製造方法を提供することができる。
【００７８】また、従来では、コンタクトホール１５の
画素表示電極１４が段切れするので実用化ができなかっ
たが、本実施の形態では、樹脂絶縁膜１３をマスクとし
て保護膜層１２及びゲート絶縁膜端子部７ｂの連続エッ
チングが可能となり、マスク２枚分の削減を図ることが
できる。
画素表示電極１４が段切れするので実用化ができなかっ
たが、本実施の形態では、樹脂絶縁膜１３をマスクとし
て保護膜層１２及びゲート絶縁膜端子部７ｂの連続エッ
チングが可能となり、マスク２枚分の削減を図ることが
できる。
【００７９】また、本実施の形態の液晶表示装置の製造
方法では、コンタクトホール１５内部のドレイン電極１
０に形成される切り欠き部１６又は貫通孔は、少なくと
も一部がコンタクトホール１５の領域よりも側方に延び
て形成される。
方法では、コンタクトホール１５内部のドレイン電極１
０に形成される切り欠き部１６又は貫通孔は、少なくと
も一部がコンタクトホール１５の領域よりも側方に延び
て形成される。
【００８０】このため、ドレイン電極１０とホール部島
状半導体層２０との間で逆テーパーのエッチングが発生
したとしても、樹脂絶縁膜１３とホール部島状半導体層
２０との間に、樹脂絶縁膜１３よりもホール部島状半導
体層２０のエッチング速度が遅い関係が成り立てば、順
テーパーが形成され、ここからドレイン電極１０と画素
表示電極１４との間の電気的接続が確保されることか
ら、同様に、段切れすることを防止することができる。
状半導体層２０との間で逆テーパーのエッチングが発生
したとしても、樹脂絶縁膜１３とホール部島状半導体層
２０との間に、樹脂絶縁膜１３よりもホール部島状半導
体層２０のエッチング速度が遅い関係が成り立てば、順
テーパーが形成され、ここからドレイン電極１０と画素
表示電極１４との間の電気的接続が確保されることか
ら、同様に、段切れすることを防止することができる。
【００８１】また、本実施の形態の液晶表示装置の製造
方法では、ドレイン電極１０の切り欠き部１６又は貫通
孔のエッジとコンタクトホール１５のエッジとによって
囲まれる領域に露出したホール部島状半導体層２０のｉ
ａ−Ｓｉ膜８ａと、ゲート信号入力端子２ａ及びソース
信号入力端子９ｃ側領域のゲート絶縁膜７とは、各エッ
チング速度の比と各膜厚との比が略同じである。すなわ
ち、（ホール部島状半導体層２０のｉａ−Ｓｉ膜８ａの
エッチング速度／ゲート絶縁膜７のエッチング速度）≒
（ホール部島状半導体層２０のｉａ−Ｓｉ膜８ａ／ゲー
ト絶縁膜７の膜厚）となっている。
方法では、ドレイン電極１０の切り欠き部１６又は貫通
孔のエッジとコンタクトホール１５のエッジとによって
囲まれる領域に露出したホール部島状半導体層２０のｉ
ａ−Ｓｉ膜８ａと、ゲート信号入力端子２ａ及びソース
信号入力端子９ｃ側領域のゲート絶縁膜７とは、各エッ
チング速度の比と各膜厚との比が略同じである。すなわ
ち、（ホール部島状半導体層２０のｉａ−Ｓｉ膜８ａの
エッチング速度／ゲート絶縁膜７のエッチング速度）≒
（ホール部島状半導体層２０のｉａ−Ｓｉ膜８ａ／ゲー
ト絶縁膜７の膜厚）となっている。
【００８２】この結果、ホール部島状半導体層２０の下
のゲート絶縁膜７がアンダーエッチングとなるので、ゲ
ート絶縁膜７がエッチングされて画素表示電極１４と補
助容量電極４ｂとの間でリークすることによる輝点の発
生を防止することができる。
のゲート絶縁膜７がアンダーエッチングとなるので、ゲ
ート絶縁膜７がエッチングされて画素表示電極１４と補
助容量電極４ｂとの間でリークすることによる輝点の発
生を防止することができる。
【００８３】
【発明の効果】本発明の液晶表示装置の製造方法は、以
上のように、コンタクトホールの領域におけるドレイン
電極に下層を臨ませる貫通孔又は切り欠き部を形成する
一方、上記薄膜トランジスタを形成すべく第一の島状半
導体層を形成する際に、コンタクトホールの領域におい
ても第二の島状半導体層を形成する方法である。
上のように、コンタクトホールの領域におけるドレイン
電極に下層を臨ませる貫通孔又は切り欠き部を形成する
一方、上記薄膜トランジスタを形成すべく第一の島状半
導体層を形成する際に、コンタクトホールの領域におい
ても第二の島状半導体層を形成する方法である。
【００８４】それゆえ、薄膜トランジスタを形成すべく
第一の島状半導体層を形成する際に、コンタクトホール
の領域においても第二の島状半導体層を形成することに
よって、保護膜層をエッチング処理する際に、コンタク
トホール基底部には、上側から順に、保護膜層と、貫通
孔又は切り欠き部が形成されたドレイン電極と、第二の
島状半導体層とが積層されていることになる。
第一の島状半導体層を形成する際に、コンタクトホール
の領域においても第二の島状半導体層を形成することに
よって、保護膜層をエッチング処理する際に、コンタク
トホール基底部には、上側から順に、保護膜層と、貫通
孔又は切り欠き部が形成されたドレイン電極と、第二の
島状半導体層とが積層されていることになる。
【００８５】したがって、保護膜層をエッチング処理す
ると、先ず、保護膜層がエッチングされ、次いで、エッ
チングの方向はエッチングされ易い第二の島状半導体層
に向かうので、保護膜層の横方向へのエッチングが回避
され、順テーパーとなる。
ると、先ず、保護膜層がエッチングされ、次いで、エッ
チングの方向はエッチングされ易い第二の島状半導体層
に向かうので、保護膜層の横方向へのエッチングが回避
され、順テーパーとなる。
【００８６】そのため、エッチング処理した後に、画素
表示電極の導電材を堆積させたときに、導電材が段切れ
することがない。
表示電極の導電材を堆積させたときに、導電材が段切れ
することがない。
【００８７】この結果、画素表示電極に段切れが生じ
て、画素表示電極に断線が生じることを回避し得る液晶
表示装置の製造方法を提供することができるという効果
を奏する。
て、画素表示電極に断線が生じることを回避し得る液晶
表示装置の製造方法を提供することができるという効果
を奏する。
【００８８】本発明の液晶表示装置の製造方法は、以上
のように、絶縁性基板上に、ゲート線と、このゲート線
に接続されるゲート電極と、補助容量線と、この補助容
量線に接続される補助容量電極とを形成する工程と、上
記ゲート線、ゲート電極、補助容量線及び補助容量電極
の各上にゲート絶縁膜を形成する工程と、上記ゲート電
極の上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ+ ａ
−Ｓｉ層とを積層した第一の島状半導体層を形成すると
ともに、このとき同時に、補助容量電極の上方にゲート
絶縁膜を介してｉａ−Ｓｉ層とｎ+ ａ−Ｓｉ層とを積層
した第二の島状半導体層を形成する工程と、上記ゲート
電極上方の第一の島状半導体層に対して、各一端がそれ
ぞれ積層されるソース電極及びドレイン電極とこのソー
ス電極に接続されるソース線とを形成するとともに、こ
のドレイン電極を上記補助容量電極上方の第二の島状半
導体層に対してもその他端が積層されるように形成しか
つそのときその他端には貫通孔又は切り欠き部を形成す
る工程と、上記貫通孔又は切り欠き部を有するドレイン
電極をマスクとして、上記補助容量電極上方の第二の島
状半導体層のｎ+ ａ−Ｓｉ層をエッチング処理し除去す
る工程と、上記補助容量電極上方の第二の島状半導体層
におけるｎ+ ａ−Ｓｉ層のエッチング処理と同時に、上
記ゲート電極上方の第一の島状半導体層の上に各一端が
それぞれ積層されたソース電極及びドレイン電極をマス
クとして、この第一の島状半導体層のｎ+ ａ−Ｓｉ層を
エッチング処理し分離する工程と、上記基板上の全面に
保護膜層を形成する工程と、上記保護膜層上に樹脂絶縁
膜を形成する工程と、上記樹脂絶縁膜に、上記補助容量
電極の上方におけるドレイン電極の貫通孔又は切り欠き
部のパターンが横切るようにコンタクトホールを形成
し、このとき同時に、ソース信号入力端子、ゲート入力
信号端子及び補助容量入力端子上の樹脂絶縁膜を除去す
る工程と、上記パターンニングされた樹脂絶縁膜と上記
コンタクトホール内におけるドレイン電極の貫通孔又は
切り欠き部のパターンとをエッチングマスクとして、上
記ソース信号入力端子、ゲート入力信号端子及び補助容
量入力端子上の保護膜層と、コンタクトホール基底部の
保護膜層とを同時にエッチング除去する工程と、上記ゲ
ート信号入力端子及び補助容量信号入力端子上のゲート
絶縁膜をエッチングして上記ゲート信号入力端子上のゲ
ート絶縁膜を除去するとともに、このとき同時に、上記
ドレイン電極の貫通孔又は切り欠き部とコンタクトホー
ルとによって囲まれる領域に露出した上記第二の島状半
導体層のｉａ−Ｓｉ層を同時にエッチングする工程と、
からなる方法である。
のように、絶縁性基板上に、ゲート線と、このゲート線
に接続されるゲート電極と、補助容量線と、この補助容
量線に接続される補助容量電極とを形成する工程と、上
記ゲート線、ゲート電極、補助容量線及び補助容量電極
の各上にゲート絶縁膜を形成する工程と、上記ゲート電
極の上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ+ ａ
−Ｓｉ層とを積層した第一の島状半導体層を形成すると
ともに、このとき同時に、補助容量電極の上方にゲート
絶縁膜を介してｉａ−Ｓｉ層とｎ+ ａ−Ｓｉ層とを積層
した第二の島状半導体層を形成する工程と、上記ゲート
電極上方の第一の島状半導体層に対して、各一端がそれ
ぞれ積層されるソース電極及びドレイン電極とこのソー
ス電極に接続されるソース線とを形成するとともに、こ
のドレイン電極を上記補助容量電極上方の第二の島状半
導体層に対してもその他端が積層されるように形成しか
つそのときその他端には貫通孔又は切り欠き部を形成す
る工程と、上記貫通孔又は切り欠き部を有するドレイン
電極をマスクとして、上記補助容量電極上方の第二の島
状半導体層のｎ+ ａ−Ｓｉ層をエッチング処理し除去す
る工程と、上記補助容量電極上方の第二の島状半導体層
におけるｎ+ ａ−Ｓｉ層のエッチング処理と同時に、上
記ゲート電極上方の第一の島状半導体層の上に各一端が
それぞれ積層されたソース電極及びドレイン電極をマス
クとして、この第一の島状半導体層のｎ+ ａ−Ｓｉ層を
エッチング処理し分離する工程と、上記基板上の全面に
保護膜層を形成する工程と、上記保護膜層上に樹脂絶縁
膜を形成する工程と、上記樹脂絶縁膜に、上記補助容量
電極の上方におけるドレイン電極の貫通孔又は切り欠き
部のパターンが横切るようにコンタクトホールを形成
し、このとき同時に、ソース信号入力端子、ゲート入力
信号端子及び補助容量入力端子上の樹脂絶縁膜を除去す
る工程と、上記パターンニングされた樹脂絶縁膜と上記
コンタクトホール内におけるドレイン電極の貫通孔又は
切り欠き部のパターンとをエッチングマスクとして、上
記ソース信号入力端子、ゲート入力信号端子及び補助容
量入力端子上の保護膜層と、コンタクトホール基底部の
保護膜層とを同時にエッチング除去する工程と、上記ゲ
ート信号入力端子及び補助容量信号入力端子上のゲート
絶縁膜をエッチングして上記ゲート信号入力端子上のゲ
ート絶縁膜を除去するとともに、このとき同時に、上記
ドレイン電極の貫通孔又は切り欠き部とコンタクトホー
ルとによって囲まれる領域に露出した上記第二の島状半
導体層のｉａ−Ｓｉ層を同時にエッチングする工程と、
からなる方法である。
【００８９】それゆえ、樹脂絶縁膜のコンタクトホール
の内側に、このコンタクトホールを横切るようにドレイ
ン電極に貫通孔又は切り欠き部を形成し、ドレイン電極
とその下層のゲート絶縁膜との間に第二の島状半導体層
を形成しておくことによって、この第二の島状半導体層
は、保護膜層とドレイン電極とのエッチング選択性が中
間を性質を有しているので、エッチングは下方の第二の
島状半導体層に進み、横方向に進むことがない。
の内側に、このコンタクトホールを横切るようにドレイ
ン電極に貫通孔又は切り欠き部を形成し、ドレイン電極
とその下層のゲート絶縁膜との間に第二の島状半導体層
を形成しておくことによって、この第二の島状半導体層
は、保護膜層とドレイン電極とのエッチング選択性が中
間を性質を有しているので、エッチングは下方の第二の
島状半導体層に進み、横方向に進むことがない。
【００９０】このため、エッチング処理によって、コン
タクトホール基底部には、順テーパー形状が得られるの
で、画素表示電極をコンタクトホール内及び樹脂絶縁膜
の表面にかけて形成した場合に、画素表示電極がコンタ
クトホール内で段切れすることが防止できる。
タクトホール基底部には、順テーパー形状が得られるの
で、画素表示電極をコンタクトホール内及び樹脂絶縁膜
の表面にかけて形成した場合に、画素表示電極がコンタ
クトホール内で段切れすることが防止できる。
【００９１】この結果、画素表示電極に段切れが生じ
て、画素表示電極に断線が生じることを回避し得る液晶
表示装置の製造方法を提供することができるという効果
を奏する。
て、画素表示電極に断線が生じることを回避し得る液晶
表示装置の製造方法を提供することができるという効果
を奏する。
【００９２】本発明の液晶表示装置の製造方法は、以上
のように、上記記載の液晶表示装置の製造方法におい
て、コンタクトホール内部のドレイン電極に形成される
貫通孔又は切り欠き部は、少なくとも一部がコンタクト
ホールの領域よりも側方に延びて形成される方法であ
る。
のように、上記記載の液晶表示装置の製造方法におい
て、コンタクトホール内部のドレイン電極に形成される
貫通孔又は切り欠き部は、少なくとも一部がコンタクト
ホールの領域よりも側方に延びて形成される方法であ
る。
【００９３】それゆえ、ドレイン電極と第二の島状半導
体層との間で逆テーパーのエッチングが発生したとして
も、樹脂絶縁膜と第二の島状半導体層との間に、樹脂絶
縁膜よりも第二の島状半導体層のエッチング速度が遅い
関係が成り立てば、順テーパーが形成され、ここからド
レイン電極と画素表示電極との間の電気的接続が確保さ
れることから、同様に、段切れすることを防止すること
ができるという効果を奏する。
体層との間で逆テーパーのエッチングが発生したとして
も、樹脂絶縁膜と第二の島状半導体層との間に、樹脂絶
縁膜よりも第二の島状半導体層のエッチング速度が遅い
関係が成り立てば、順テーパーが形成され、ここからド
レイン電極と画素表示電極との間の電気的接続が確保さ
れることから、同様に、段切れすることを防止すること
ができるという効果を奏する。
【００９４】本発明の液晶表示装置の製造方法は、以上
のように、上記記載の液晶表示装置の製造方法におい
て、ドレイン電極の貫通孔又は切り欠き部のエッジとコ
ンタクトホールのエッジとによって囲まれる領域に露出
した第二の島状半導体層のｉａ−Ｓｉ層と、ゲート信号
入力端子及びソース信号入力端子側領域のゲート絶縁膜
とは、各エッチング速度の比と各膜厚との比が略同じで
ある。すなわち、第二の島状半導体層エッチング速度／
ゲート絶縁膜エッチング速度≒第二の島状半導体層の膜
厚／ゲート絶縁膜の膜厚となっている方法である。
のように、上記記載の液晶表示装置の製造方法におい
て、ドレイン電極の貫通孔又は切り欠き部のエッジとコ
ンタクトホールのエッジとによって囲まれる領域に露出
した第二の島状半導体層のｉａ−Ｓｉ層と、ゲート信号
入力端子及びソース信号入力端子側領域のゲート絶縁膜
とは、各エッチング速度の比と各膜厚との比が略同じで
ある。すなわち、第二の島状半導体層エッチング速度／
ゲート絶縁膜エッチング速度≒第二の島状半導体層の膜
厚／ゲート絶縁膜の膜厚となっている方法である。
【００９５】それゆえ、第二の島状半導体層下のゲート
絶縁膜がアンダーエッチングとなるので、ゲート絶縁膜
がエッチングされて画素表示電極と補助容量電極との間
でのリークすることによる輝点の発生を防止することが
できるという効果を奏する。
絶縁膜がアンダーエッチングとなるので、ゲート絶縁膜
がエッチングされて画素表示電極と補助容量電極との間
でのリークすることによる輝点の発生を防止することが
できるという効果を奏する。
【図１】本発明における液晶表示装置の実施の一形態を
示すものであり、（ａ）は平面図、（ｂ）は（ａ）にお
けるＸ−Ｘ′線断面図である。
示すものであり、（ａ）は平面図、（ｂ）は（ａ）にお
けるＸ−Ｘ′線断面図である。
【図２】上記液晶表示装置を示すものであり、（ａ）は
図１のＤ−Ｄ′線近傍の平面図、（ｂ）は（ａ）におけ
るＤ−Ｄ′線断面図である。
図１のＤ−Ｄ′線近傍の平面図、（ｂ）は（ａ）におけ
るＤ−Ｄ′線断面図である。
【図３】上記液晶表示装置の製造方法において、絶縁性
基板にゲート電極を形成する製造工程を示すものであ
り、（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１の
Ｂ−Ｂ′線断面図、（ｃ）は図１のＣ−Ｃ′線断面図、
（ｄ）は図１のＤ−Ｄ′線断面図である。
基板にゲート電極を形成する製造工程を示すものであ
り、（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１の
Ｂ−Ｂ′線断面図、（ｃ）は図１のＣ−Ｃ′線断面図、
（ｄ）は図１のＤ−Ｄ′線断面図である。
【図４】上記液晶表示装置の製造方法において、ＴＦＴ
部島状半導体層及びホール部島状半導体層を形成するま
での製造工程を示すものであり、（ａ）は図１のＡ−
Ａ′線断面図、（ｂ）は図１のＢ−Ｂ′線断面図、
（ｃ）は図１のＣ−Ｃ′線断面図、（ｄ）は図１のＤ−
Ｄ′線断面図である。
部島状半導体層及びホール部島状半導体層を形成するま
での製造工程を示すものであり、（ａ）は図１のＡ−
Ａ′線断面図、（ｂ）は図１のＢ−Ｂ′線断面図、
（ｃ）は図１のＣ−Ｃ′線断面図、（ｄ）は図１のＤ−
Ｄ′線断面図である。
【図５】上記液晶表示装置の製造方法において、ＴＦＴ
を形成するまでの製造工程を示すものであり、（ａ）は
図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−Ｂ′線断
面図、（ｃ）は図１のＣ−Ｃ′線断面図、（ｄ）は図１
のＤ−Ｄ′線断面図である。
を形成するまでの製造工程を示すものであり、（ａ）は
図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−Ｂ′線断
面図、（ｃ）は図１のＣ−Ｃ′線断面図、（ｄ）は図１
のＤ−Ｄ′線断面図である。
【図６】上記液晶表示装置の製造方法において、樹脂絶
縁膜を形成するまでの製造工程を示すものであり、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図、（ｃ）は図１のＣ−Ｃ′線断面図、
（ｄ）は図１のＤ−Ｄ′線断面図である。
縁膜を形成するまでの製造工程を示すものであり、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図、（ｃ）は図１のＣ−Ｃ′線断面図、
（ｄ）は図１のＤ−Ｄ′線断面図である。
【図７】上記液晶表示装置の製造方法において、コンタ
クトホールを形成してエッチング処理するまでの製造工
程を示すものであり、（ａ）は図１のＡ−Ａ′線断面
図、（ｂ）は図１のＢ−Ｂ′線断面図、（ｃ）は図１の
Ｃ−Ｃ′線断面図、（ｄ）は図１のＤ−Ｄ′線断面図で
ある。
クトホールを形成してエッチング処理するまでの製造工
程を示すものであり、（ａ）は図１のＡ−Ａ′線断面
図、（ｂ）は図１のＢ−Ｂ′線断面図、（ｃ）は図１の
Ｃ−Ｃ′線断面図、（ｄ）は図１のＤ−Ｄ′線断面図で
ある。
【図８】上記液晶表示装置の製造方法において、画素表
示電極を形成するまでの製造工程を示すものであり、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図、（ｃ）は図１のＣ−Ｃ′線断面図、
（ｄ）は図１のＤ−Ｄ′線断面図である。
示電極を形成するまでの製造工程を示すものであり、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図、（ｃ）は図１のＣ−Ｃ′線断面図、
（ｄ）は図１のＤ−Ｄ′線断面図である。
【図９】従来の液晶表示装置の実施の一形態を示すもの
であり、（ａ）は平面図、（ｂ）は（ａ）におけるＹ−
Ｙ′線断面図である。
であり、（ａ）は平面図、（ｂ）は（ａ）におけるＹ−
Ｙ′線断面図である。
【符号の説明】 １ 絶縁性基板 ２ ゲート配線（ゲート線） ２ａ ゲート信号入力端子 ２ｂ ゲート電極 ４ 補助容量配線（補助容量線） ４ａ 補助容量信号入力端子（補助容量入力端子） ４ｂ 補助容量電極 ７ ゲート絶縁膜 ７ｂ ゲート絶縁膜端子部 ８ａ ｉａ−Ｓｉ膜（ｉａ−Ｓｉ層） ８ｂ ｎ+ ａ−Ｓｉ膜（ｎ+ ａ−Ｓｉ層） ８ ＴＦＴ部島状半導体層（第一の島状半導体層） ９ ソース配線（ソース線） ９ｂ ソース電極 ９ｃ ソース信号入力端子 １０ ドレイン電極 １１ ＴＦＴ（薄膜トランジスタ） １２ 保護膜層 １３ 樹脂絶縁膜 １５ コンタクトホール １６ 切り欠き部 ２０ ホール部島状半導体層（第二の島状半導体層）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１６Ｔ Ｆターム(参考） 2H092 GA29 HA28 JA24 JA37 JA41 JA46 JA47 JB69 KA05 KB15 LA06 MA05 MA07 MA13 MA17 NA15 NA27 5C094 AA32 AA42 AA43 BA03 BA43 CA19 DA13 DA15 DB01 DB04 EA04 EA05 EA10 FA01 FA02 FB01 FB02 FB12 FB14 FB15 GB10 5F110 AA26 BB01 CC07 DD02 EE03 EE04 EE44 FF03 FF30 GG02 GG15 GG35 GG45 HK03 HK04 HK09 HK16 HK21 HK25 HK33 HK35 HL02 HL03 HL07 HL14 HL23 HM04 HM18 NN02 NN03 NN24 NN27 NN35 NN36 NN73 5G435 AA17 BB12 CC09 HH12 HH13 HH14 KK05
Claims (4)
- 【請求項１】画素へのスイッチングのためにソース電極
及びドレイン電極を備える薄膜トランジスタを形成し、
その上に保護膜層及び樹脂絶縁膜を積層し、この樹脂絶
縁膜にコンタクトホールを形成した後、このコンタクト
ホールの下方の上記保護膜層をエッチング処理して除去
し、このコンタクトホールの領域に液晶に電圧を印加す
るための画素表示電極を上記ドレイン電極に接触させて
形成する液晶表示装置の製造方法において、 上記コンタクトホールの領域におけるドレイン電極に下
層を臨ませる貫通孔又は切り欠き部を形成する一方、 上記薄膜トランジスタを形成すべく第一の島状半導体層
を形成する際に、コンタクトホールの領域においても第
二の島状半導体層を形成することを特徴とする液晶表示
装置の製造方法。 - 【請求項２】絶縁性基板上に、ゲート線と、このゲート
線に接続されるゲート電極と、補助容量線と、この補助
容量線に接続される補助容量電極とを形成する工程と、 上記ゲート線、ゲート電極、補助容量線及び補助容量電
極の各上にゲート絶縁膜を形成する工程と、 上記ゲート電極の上方にゲート絶縁膜を介してｉａ−Ｓ
ｉ層とｎ+ ａ−Ｓｉ層とを積層した第一の島状半導体層
を形成するとともに、このとき同時に、補助容量電極の
上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ+ ａ−Ｓ
ｉ層とを積層した第二の島状半導体層を形成する工程
と、 上記ゲート電極上方の第一の島状半導体層に対して、各
一端がそれぞれ積層されるソース電極及びドレイン電極
とこのソース電極に接続されるソース線とを形成すると
ともに、このドレイン電極を上記補助容量電極上方の第
二の島状半導体層に対してもその他端が積層されるよう
に形成しかつそのときその他端には貫通孔又は切り欠き
部を形成する工程と、 上記貫通孔又は切り欠き部を有するドレイン電極をマス
クとして、上記補助容量電極上方の第二の島状半導体層
のｎ+ ａ−Ｓｉ層をエッチング処理し除去する工程と、 上記補助容量電極上方の第二の島状半導体層におけるｎ
+ ａ−Ｓｉ層のエッチング処理と同時に、上記ゲート電
極上方の第一の島状半導体層の上に各一端がそれぞれ積
層されたソース電極及びドレイン電極をマスクとして、
この第一の島状半導体層のｎ+ ａ−Ｓｉ層をエッチング
処理し分離する工程と、 上記基板上の全面に保護膜層を形成する工程と、 上記保護膜層上に樹脂絶縁膜を形成する工程と、 上記樹脂絶縁膜に、上記補助容量電極の上方におけるド
レイン電極の貫通孔又は切り欠き部のパターンが横切る
ようにコンタクトホールを形成し、このとき同時に、ソ
ース信号入力端子、ゲート入力信号端子及び補助容量入
力端子上の樹脂絶縁膜を除去する工程と、 上記パターンニングされた樹脂絶縁膜と上記コンタクト
ホール内におけるドレイン電極の貫通孔又は切り欠き部
のパターンとをエッチングマスクとして、上記ソース信
号入力端子、ゲート入力信号端子及び補助容量入力端子
上の保護膜層と、コンタクトホール基底部の保護膜層と
を同時にエッチング除去する工程と、 上記ゲート信号入力端子及び補助容量信号入力端子上の
ゲート絶縁膜をエッチングして上記ゲート信号入力端子
上のゲート絶縁膜を除去するとともに、このとき同時
に、上記ドレイン電極の貫通孔又は切り欠き部とコンタ
クトホールとによって囲まれる領域に露出した上記第二
の島状半導体層のｉａ−Ｓｉ層を同時にエッチングする
工程と、からなることを特徴とする液晶表示装置の製造
方法。 - 【請求項３】コンタクトホール内部のドレイン電極に形
成される貫通孔又は切り欠き部は、少なくとも一部がコ
ンタクトホールの領域よりも側方に延びて形成されるこ
とを特徴とする請求項２記載の液晶表示装置の製造方
法。 - 【請求項４】ドレイン電極の貫通孔又は切り欠き部のエ
ッジとコンタクトホールのエッジとによって囲まれる領
域に露出した第二の島状半導体層のｉａ−Ｓｉ層と、ゲ
ート信号入力端子及びソース信号入力端子側領域のゲー
ト絶縁膜とは、各エッチング速度の比と各膜厚との比が
略同じであることを特徴とする請求項２又は３記載の液
晶表示装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087408A JP3600112B2 (ja) | 2000-03-27 | 2000-03-27 | 液晶表示装置の製造方法 |
| TW089126081A TW578028B (en) | 1999-12-16 | 2000-12-07 | Liquid crystal display and manufacturing method thereof |
| US09/737,541 US6771346B2 (en) | 1999-12-16 | 2000-12-15 | Liquid crystal display and manufacturing method thereof |
| KR10-2000-0076852A KR100402702B1 (ko) | 1999-12-16 | 2000-12-15 | 액정 표시 장치 및 그의 제조 방법 |
| CNB001372750A CN1145840C (zh) | 1999-12-16 | 2000-12-16 | 液晶表示装置及其制造方法 |
| KR10-2003-0044933A KR100417214B1 (ko) | 1999-12-16 | 2003-07-03 | 액정 표시 장치 및 그의 제조 방법 |
| US10/730,622 US6862070B1 (en) | 1999-12-16 | 2003-12-05 | Liquid crystal display and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087408A JP3600112B2 (ja) | 2000-03-27 | 2000-03-27 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001272698A true JP2001272698A (ja) | 2001-10-05 |
| JP3600112B2 JP3600112B2 (ja) | 2004-12-08 |
Family
ID=18603421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000087408A Expired - Lifetime JP3600112B2 (ja) | 1999-12-16 | 2000-03-27 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3600112B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007069362A1 (ja) * | 2005-12-15 | 2007-06-21 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| WO2007074556A1 (ja) * | 2005-12-26 | 2007-07-05 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の欠陥修正方法 |
| JP2008275879A (ja) * | 2007-04-27 | 2008-11-13 | Ips Alpha Technology Ltd | 表示装置 |
| WO2011067917A1 (ja) * | 2009-12-01 | 2011-06-09 | シャープ株式会社 | 表示装置用基板、表示装置用基板の製造方法、表示装置、及び表示装置の製造方法 |
| WO2011132353A1 (ja) | 2010-04-19 | 2011-10-27 | シャープ株式会社 | 表示装置及びその製造方法 |
| JP2013084969A (ja) * | 2005-02-03 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | 半導体装置、モジュール、及び電子機器 |
| KR20130072896A (ko) * | 2011-12-22 | 2013-07-02 | 엘지디스플레이 주식회사 | 액정표시장치 어레이 기판 및 그 제조방법 |
| US9188821B2 (en) | 2012-07-27 | 2015-11-17 | Japan Display Inc. | Liquid crystal display device and manufacturing method thereof and electronic device |
| JP2018072537A (ja) * | 2016-10-28 | 2018-05-10 | 株式会社ジャパンディスプレイ | 表示装置及び配線基板 |
-
2000
- 2000-03-27 JP JP2000087408A patent/JP3600112B2/ja not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013084969A (ja) * | 2005-02-03 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | 半導体装置、モジュール、及び電子機器 |
| WO2007069362A1 (ja) * | 2005-12-15 | 2007-06-21 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| JP4668280B2 (ja) * | 2005-12-15 | 2011-04-13 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| JPWO2007069362A1 (ja) * | 2005-12-15 | 2009-05-21 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| JPWO2007074556A1 (ja) * | 2005-12-26 | 2009-06-04 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
| WO2007074556A1 (ja) * | 2005-12-26 | 2007-07-05 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の欠陥修正方法 |
| JP2008275879A (ja) * | 2007-04-27 | 2008-11-13 | Ips Alpha Technology Ltd | 表示装置 |
| WO2011067917A1 (ja) * | 2009-12-01 | 2011-06-09 | シャープ株式会社 | 表示装置用基板、表示装置用基板の製造方法、表示装置、及び表示装置の製造方法 |
| WO2011132353A1 (ja) | 2010-04-19 | 2011-10-27 | シャープ株式会社 | 表示装置及びその製造方法 |
| KR101912940B1 (ko) * | 2011-12-22 | 2018-10-29 | 엘지디스플레이 주식회사 | 액정표시장치 어레이 기판 및 그 제조방법 |
| KR20130072896A (ko) * | 2011-12-22 | 2013-07-02 | 엘지디스플레이 주식회사 | 액정표시장치 어레이 기판 및 그 제조방법 |
| US9188821B2 (en) | 2012-07-27 | 2015-11-17 | Japan Display Inc. | Liquid crystal display device and manufacturing method thereof and electronic device |
| US9482918B2 (en) | 2012-07-27 | 2016-11-01 | Japan Display Inc. | Liquid crystal display device and manufacturing method thereof and electronic device |
| US10108062B2 (en) | 2012-07-27 | 2018-10-23 | Japan Display Inc. | Liquid crystal display device and manufacturing method thereof and electronic device |
| US10303023B2 (en) | 2012-07-27 | 2019-05-28 | Japan Display Inc. | Liquid crystal display device and manufacturing method thereof and electronic device |
| US10754214B2 (en) | 2012-07-27 | 2020-08-25 | Japan Display Inc. | Liquid crystal display device |
| US11429003B2 (en) | 2012-07-27 | 2022-08-30 | Japan Display Inc. | Liquid crystal display device |
| US11860492B2 (en) | 2012-07-27 | 2024-01-02 | Japan Display Inc. | Liquid crystal display device |
| JP2018072537A (ja) * | 2016-10-28 | 2018-05-10 | 株式会社ジャパンディスプレイ | 表示装置及び配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3600112B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6862070B1 (en) | Liquid crystal display and manufacturing method thereof | |
| JP4478077B2 (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
| JP3463006B2 (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| JP4173851B2 (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
| JP3734891B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR100583311B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR101272488B1 (ko) | 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법 | |
| KR100285126B1 (ko) | 액정표시장치및그제조방법 | |
| JPH0990421A (ja) | 液晶表示装置およびその製造方法 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| CN111223815A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| JP2001244473A (ja) | 薄膜トランジスタ、これを利用した液晶表示装置およびそれらの製造方法 | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2002258319A (ja) | 液晶表示装置 | |
| JP3600112B2 (ja) | 液晶表示装置の製造方法 | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| JPH11242241A (ja) | 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法 | |
| JP3436487B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| KR100495793B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 | |
| KR100259611B1 (ko) | 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법 | |
| JP2003156764A (ja) | 薄膜トランジスタアレイ基板の製造方法およびそれを備える液晶表示装置 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| US6462793B1 (en) | Liquid crystal display device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3600112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |