KR100495793B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 Download PDF

Info

Publication number
KR100495793B1
KR100495793B1 KR1019970051334A KR19970051334A KR100495793B1 KR 100495793 B1 KR100495793 B1 KR 100495793B1 KR 1019970051334 A KR1019970051334 A KR 1019970051334A KR 19970051334 A KR19970051334 A KR 19970051334A KR 100495793 B1 KR100495793 B1 KR 100495793B1
Authority
KR
South Korea
Prior art keywords
black matrix
amorphous silicon
silicon layer
gate
thin film
Prior art date
Application number
KR1019970051334A
Other languages
English (en)
Other versions
KR19990030877A (ko
Inventor
장근하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970051334A priority Critical patent/KR100495793B1/ko
Publication of KR19990030877A publication Critical patent/KR19990030877A/ko
Application granted granted Critical
Publication of KR100495793B1 publication Critical patent/KR100495793B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

투명 기판 위에 게이트 패턴을 형성하고 게이트 절연막과 비정질 규소층을 차례로 증착한다. 유기 절연막을 회전 코팅하고, 배선 사이의 빈 공간과 박막 트랜지스터가 형성될 부분에 유기 블랙 매트릭스를 형성한다. 이 때 게이트 전극 상부의 비정질 규소층을 노출시키는 두 개의 접촉 구멍을 형성한다. 다음으로, 저항 접촉층과 금속층을 차례로 증착하고 소스/드레인 전극과 데이터선을 포함하는 데이터 패턴을 형성하고 이 패턴을 마스크로 하여 고농도로 도핑된 n+ 비정질 규소층과 비정질 규소층을 차례로 식각한다. 다음으로 기판의 전면에 보호막을 형성하고 드레인 전극 위에 접촉 구멍을 뚫는다. 마지막으로 게이트선과 데이터선의 교차로 정의되는 화소 영역에 투명 도전막으로 된 화소 전극을 형성한다. 이렇게 하면 비정질 규소층의 상부에 형성된 유기 절연막을 이용해 에치 스토퍼와 블랙 매트릭스 패턴을 동시에 형성할 수 있다.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
본 발명은 액정 표시 장치의 박막 트랜지스터 기판 및 제조 방법에 관한 것이다.
액정 표시 장치에 사용되는 박막 트랜지스터(thin film transistor)의 제조 방법에는 여러 가지가 있으며, 각 방법마다 장단점을 가지고 있다. 그 중에서 에치 스토퍼(etch stopper) 구조를 가지는 박막 트랜지스터를 사용하는 경우 박막 트랜지스터의 반도체층 위에 통상 질화 규소로 된 에치 스토퍼층을 형성한다. 그리고, 최근에는 블랙 매트릭스(black matrix)에 의한 빛의 반사로 발생하는 광유도 전류(photo induced leakage current)를 줄이기 위하여 컬러 필터 기판이 아닌 박막 트랜지스터 기판에 블랙 매트릭스를 형성하는 방법이 많이 사용되고 있다. 이를 블랙 매트릭스 온 박막 트랜지스터(BM on TFT ; black matrix on thin film transistor)라고 한다.
종래 기술에 따른 에치 스토퍼 구조 블랙 매트릭스 온 박막 트랜지스터 방식의 박막 트랜지스터 기판에 대해 도면을 참고로 하여 설명한다.
먼저, 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 1은 종래 기술에 따른 박막 트랜지스터 기판의 단면도를 나타내고 있다.
도 1에 나타난 바와 같이, 투명 기판(1) 위에 게이트(gate) 전극(2) 및 게이트선(3)이 형성되어 있다. 게이트 전극(2)과 게이트선(3) 위에는 게이트 절연막(4)이 형성되어 있다. 게이트 전극(2)에 대응하는 게이트 절연막(4) 위에 비정질 규소(amorphous silicon)층(5)과 에치 스토퍼(etch stopper)층(6)이 형성되어 있다. 에치 스토퍼층(6)은 통상 질화 규소를 이용하여 형성한다. 에치 스토퍼층(6)의 상부에 에치 스토퍼(6)를 사이에 두고 양쪽으로 n+ 비정질 규소층(7)이 형성되어 있다. n+ 비정질 규소층(7) 위에 소스(source) 전극(8)과 드레인(drain) 전극(9)이 형성되어 있으며 소스 전극(8)은 데이터선(도시하지 않음)과 연결되어 있다. 게이트 전극(2), 게이트 절연막(4), 비정질 규소층(5), n+ 비정질 규소층(7), 소스 전극(8) 및 드레인 전극(9)은 박막 트랜지스터를 이룬다. 이러한 박막 트랜지스터와 게이트 절연막(4) 위에 보호막(10)이 형성되어 있고, 드레인 전극(9) 상부의 보호막에는 드레인 전극(9)을 노출시키는 접촉 구멍이 형성되어 있다. 박막 트랜지스터 상부의 보호막(10) 위에 블랙 매트릭스(11)가 형성되어 있으며, 화소 영역에는 보호막(10) 위에 ITO(indium tin oxide)로 이루어진 화소 전극(12)이 형성되어 있고, 이 화소 전극(12)은 보호막에 뚫린 접촉 구멍(contact hole)을 통해 드레인 전극(9)과 연결된다.
다음으로, 도 1에 나타난 박막 트랜지스터 기판의 제조 공정을 설명한다.
먼저, 첫번째 마스크를 이용하여 투명 기판(1) 위에 게이트 전극(2)을 포함하는 게이트 패턴을 형성한다. 다음, 게이트 패턴이 형성된 기판 위에 게이트 절연막(4)으로 쓰이는 질화 규소막과 비정질 규소층 및 에치 스토퍼로 쓰이는 질화 규소막을 차례로 형성한다. 질화 규소막 위에 포토 레지스트를 증착한 후 기판(1)의 전면에서 1차 노광한 후 기판(1)의 후면에서 마스크 없이 2차 노광하여 포토 레지스트 패턴을 형성한다. 상기한 포토 레지스트를 마스크로 질화막을 식각하여 에치 스톱층(6)을 형성하고 포토 레지스트를 제거한다. 기판을 불산으로 세정한 다음, 고농도로 도핑된 n+ 비정질 규소층과 금속층을 잇달아 증착한다. 세번째 마스크를 이용하여 패터닝하고 소스 전극(8) 및 드레인 전극(9)을 포함하는 데이터 패턴을 형성하고, 이를 마스크로 하여 n+ 비정질 규소층과 비정질 규소층을 차례로 식각한다. 다음으로, 기판의 전면에 보호막(10)을 형성하고, 드레인 전극(9) 부분에 화소 전극과 접촉할 수 있도록 접촉 구멍을 형성한다. 이 때 네번째 마스크를 사용한다. 마지막으로, 다섯번째 마스크를 사용하여 데이터선과 게이트선으로 둘러싸인 화소 영역에 투명 도전막으로 이루어진 화소 전극(12)을 형성한다. 화소 전극(12)은 접촉 구멍을 통하여 드레인 전극(9)과 접촉된다.
이렇게 하여 박막 트랜지스터 기판이 완성되고 여기까지의 과정에서 모두 5매의 마스크가 사용된다. 다음으로, 박막 트랜지스터 위에 블랙 매트릭스를 형성하기 위하여 여섯번째의 마스크를 이용하여 패턴을 형성하고 박막 트랜지스터 및 각종 배선의 사이 빈 공간의 위에 블랙 매트릭스(11)를 형성한다.
위와 같은 에치 스토퍼 구조 블랙 매트릭스 온 박막 트랜지스터 방식의 박막 트랜지스터 기판을 제조하기 위하여는 앞서 살펴본 바와 같이 블랙 매트릭스 패턴을 포함하여 최소한 6매의 마스크가 필요하다.
그리고, 게이트선과 데이터선이 교차하는 부분에 절연막인 질화 규소막과 비정질 규소막이 존재하게 되는데, 표시 장치가 대면적, 고정세화함에 따라 게이트선과 데이터선의 교차 면적이 증가하게 되어 이로 인한 게이트선과 데이터선의 RC 지연(RC delay)이 증가하여 크로스톡(crosstalk)을 발생시키는 등의 문제가 있다.
또한 종래 기술에 따른 에치 스토퍼 박막 트랜지스터 기판을 제조할 때는 에치 스토퍼층으로 질화 규소막을 사용하므로 후면 노광 설비가 필요하고, 이 질화 규소막을 습식 식각할 때 화공약품을 사용하므로 원가가 증가하고, 실리카 불량이 생겨 수율이 감소하는 등의 문제가 있다. 반대로 질화 규소막을 건식 식각하게 되면 비정질 규소층과의 선택비 차이가 크지 않아 비정질 규소층이 손상되는 문제점이 있다.
본 발명의 과제는 에치 스토퍼 구조의 블랙 매트릭스 온 박막 트랜지스터 기판의 제조 공정을 단순하게 하는 것이다. 본 발명의 다른 과제는 에치 스토퍼 구조의 블랙 매트릭스 온 박막 트랜지스터 기판의 크로스톡을 줄이는 것이다. 본 발명의 또 다른 과제는 에치 스토퍼 구조의 블랙 매트릭스 온 박막 트랜지스터 기판의 제조 공정에서 생산성을 증가시키고 원가를 절감시키는 것이다.
위와 같은 과제를 달성하기 위하여 본 발명에 따른 박막 트랜지스터 기판에서는 반도체층의 상부에 유기 블랙 매트릭스막을 회전 코팅하고 패터닝하여 에치 스토퍼와 블랙 매트릭스를 동시에 형성한다. 유기 블랙 매트릭스막에는 반도체층을 노출시키는 두 개의 접촉 구멍이 형성되어 있으며, 이 접촉 구멍을 통하여 반도체층은 저항 접촉층과 접촉되고 저항 접촉층은 소스 전극 및 드레인 전극과 접촉된다.
유기 블랙 매트릭스막은 블랙 매트릭스의 역할을 할 수 있도록 빛을 차단할 수 있는 재료를 사용하며, 비저항이 1016이상으로 절연 특성이 좋아야 한다. 유기 블랙 매트릭스막의 두께는 0.5 - 1.0 ㎛로 형성하는 것이 바람직하다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 기판 및 제조 방법에 대해 상세히 설명한다.
먼저, 도 2 내지 도 3을 참고로 하여 박막 트랜지스터 기판의 구조에 대하여 설명한다. 도 2는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 평면도를 나타낸 것이고, 도 3은 도 2의 Ⅲ - Ⅲ'선을 따라 그린 단면도이다.
기판(10) 위에 외부로부터 주사 신호를 전달하는 게이트선(21, 22, 27), 게이트선 연결부(23), 게이트선(22)의 분지(24) 및 게이트 전극(20)을 포함하는 게이트 패턴이 형성되어 있고, 그 위에 게이트 절연층(40)이 형성되어 있다. 게이트 전극(20) 및 게이트선(27) 상부의 게이트 절연층(40) 위에는 비정질 규소층(50)이 형성되어 있다.
비정질 규소층(50)의 상부에는 게이트선(21)과 게이트선(27) 사이, 게이트 전극(20)의 상부 및 게이트선 연결부(23)와 게이트선의 분지(24)의 사이에 유기 블랙 매트릭스막(60)이 형성되어 있고 이 유기 블랙 매트릭스막(60)은 게이트 전극(20) 상부에 두 개의 접촉 구멍(68, 69)을 가지고 있다. 유기 블랙 매트릭스막(60)은 빛을 차단할 수 있는 재료로 되어 블랙 매트릭스의 역할을 할 수 있으며 두 접촉 구멍(68, 69) 사이의 유기 블랙 매트릭스막 부분(62)은 에치 스토퍼로서의 역할을 한다. 또한 이 때 사용되는 유기 블랙 매트릭스막은 비저항이 1016이상으로 절연 특성이 좋아야 한다.
유기 블랙 매트릭스막(60)의 상부에 에치 스토퍼로 사용되는 부분(62)을 사이에 두고 양쪽으로 고농도로 도핑된 n+ 비정질 규소로 된 저항 접촉층(71, 72)이 형성되어 있으며 저항 접촉층(71, 72)은 유기 블랙 매트릭스막에 뚫린 두 개의 접촉 구멍(68, 69)을 통하여 비정질 규소층(50)과 접촉하고 있다. 저항 접촉층(71, 72)의 상부에는 소스 전극(80)과 드레인 전극(90)이 각각 형성되어 있다. 소스 전극(80)은 게이트선(21, 22, 27)과 교차하도록 형성되어 있으며 외부로부터의 화상 신호를 전달하는 데이터선(81)의 분지이다. 소스/드레인 전극(80, 90) 및 데이터선(81)이 형성되어 있는 기판의 전면에 보호막(100)이 형성되어 있고, 보호막(100)은 드레인 전극(90)을 노출시키는 접촉 구멍(109)을 가지고 있다. 데이터선(81)과 게이트선(21, 22, 27)의 교차로 정의되는 화소 영역에는 ITO(indium tin oxide) 등의 투명 도전 물질로 이루어진 화소 전극(121, 122)이 형성되어 있고, 화소 전극(122)은 보호막(100)에 뚫린 접촉 구멍(109)을 통하여 드레인 전극(90)과 연결되어 화상 신호를 인가받아 액정 분자를 구동시킨다.
그러면, 도 2 및 도 3에 도시한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 4 내지 도 11을 참고로 하여 설명한다. 도 4, 도 6, 도 8 및 도 10은 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제조하는 과정 중의 박막 트랜지스터 기판의 평면도이고, 도 5, 도 7, 도 9 및 도 11은 각각 도 4, 도 6, 도 8 및 도 10의 V - V', VII - VII', IX -IX' 및 XI - XI' 선을 따라 도시한 단면도이다.
먼저, 도 4와 도 5를 참고로 설명한다. 첫번째 마스크를 이용하여 투명 기판(10) 위에 게이트선(21, 22, 27), 게이트 패드(도시하지 않음), 게이트선 연결부(23), 게이트선(22)의 분지(24) 및 게이트 전극(20)을 포함하는 게이트 패턴을 형성한다. 게이트 패턴은 알루미늄과 네오디뮴(Nd)의 합금막과 몰리브덴막의 이중막으로 형성할 수도 있고, 몰리브덴, 알루미늄, 크롬, 몰리브덴-텅스텐 등의 단일막으로 형성할 수도 있다. 다음, 게이트 패턴이 형성된 기판 위에 질화 규소로 이루어진 게이트 절연막(20)을 3,000 - 6,000 Å 정도의 두께로 증착하고, 그 위에 수소화된 비정질 규소층(50)을 200 - 3,000 Å 의 두께로 증착한다.
다음, 도 6 및 도 7에 나타난 바와 같이, 기판의 전면에 유기 블랙 매트릭스막을 0.5 - 1.0 ㎛의 두께로 평탄하게 코팅하고 게이트선(21)과 게이트선(27) 사이, 게이트선 연결부(23)와 게이트선(22)의 분지(24) 사이 및 게이트 전극(20) 상부를 제외한 나머지 부분의 유기 블랙 매트릭스막을 제거하고, 게이트 전극(20) 상부의 유기 블랙 매트릭스막(60)에 두 개의 접촉 구멍(68, 69)을 형성한다. 이 때 두번째 마스크를 사용한다. 유기 블랙 매트릭스막(60)을 패터닝한 후에는 불산(HF)을 이용하여 기판을 세정하여 수소화된 비정질 규소층(50) 위의 자연 산화막을 제거한다.
유기 블랙 매트릭스막(60)을 패터닝한 기판 위에 저항 접촉층으로 사용될 n+ 비정질 규소층과 금속층을 잇달아 증착한다. 그리고, 도 8 및 도 9에 나타난 바와 같이, 세번째 마스크를 사용하여 금속층을 패터닝하여 소스 전극(80), 드레인 전극(90) 및 데이터선(81)을 포함하는 데이터 패턴을 형성한다. 데이터 패턴을 이루는 금속으로는 크롬이나 몰리브덴-텅스텐 합금, 몰리브덴 또는 몰리브덴/알루미늄/몰리브덴의 삼중막 등이 쓰인다. 형성된 데이터 패턴을 마스크로 하여 n+ 비정질 규소층과 그 아래의 비정질 규소층을 차례로 식각한다. n+ 비정질 규소층은 유기 블랙 매트릭스막(60)에 뚫린 두 개의 접촉 구멍(68, 69)을 통하여 비정질 규소층과 접촉하게 되고, 두 개의 접촉 구멍(68, 69) 사이에 형성되어 있는 유기 블랙 매트릭스막(62)은 n+ 비정질 규소층과 비정질 규소층을 식각할 때 에치 스토퍼의 역할을 하게 된다.
다음 도 10 및 도 11에 나타난 바와 같이, 기판의 전면에 보호막(100)을 형성하고, 드레인 전극(90)의 일부를 노출시키는 접촉 구멍(109)을 형성한다. 이 때, 보호막으로는 질화 규소를 사용할 수 있고, 평탄화를 위하여 유기 절연막을 사용하여 형성할 수도 있다.
마지막으로, 게이트선과 데이터선의 교차에 의해 정의되는 화소의 표시 영역에 투명 도전 물질로 이루어진 화소 전극(121, 122)을 형성한다. 화소 전극(122)은 보호막(100)에 형성되어 있는 접촉 구멍(109)을 통해 드레인 전극(90)과 전기적으로 접촉된다. 그러면, 도 2 및 도 3에 나타난 바와 같은 박막 트랜지스터 기판이 완성된다.
본 발명에 따르면, 5매의 마스크를 이용하여 에치 스토퍼 구조를 갖는 블랙 매트릭스 온 박막 트랜지스터 방식의 박막 트랜지스터 기판을 제조할 수 있어 제조 공정이 단순화된다. 또한 에치 스토퍼로 질화 규소막을 사용하지 않고, 유기 블랙 매트릭스막을 사용하므로 게이트선과 데이터선의 RC 지연(RC delay)을 감소시킬 수 있고, 따라서 크로스톡(crosstalk)이 줄어든다. 그밖에 에치 스토퍼로 질화 규소막을 사용할 경우와 달리 후면 노광 설비를 필요로 하지 않고, 식각 과정도 더 용이해진다.
도 1은 종래 기술에 따른 박막 트랜지스터 기판의 단면도이고,
도 2는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 평면도이고,
도 3은 도 2에 나타난 박막 트랜지스터 기판의 Ⅲ - Ⅲ'선을 따라 그린 단면도이고,
도 4, 도 6, 도 8 및 도 10은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 과정을 나타낸 단면도이고,
도 5, 도 7, 도 9 및 도 11은 각각 도 4, 도 6, 도 8 및 도 10의 V - V', VII - VII', IX - IX' 및 XI - XI' 선을 따라 그린 단면도이다.

Claims (7)

  1. 투명한 절연 기판,
    상기 기판 위에 형성되어 있는 게이트 전극,
    상기 게이트 전극의 상부에 형성되어 있으며 상기 게이트 전극과 절연되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있으며 유기 재료로 이루어져 있고 상기 게이트 전극 위의 상기 반도체층을 노출시키는 두 개의 접촉 구멍을 가지고 있는 블랙 매트릭스,
    상기 블랙 매트릭스의 상부에 형성되어 있으며 상기 블랙 매트릭스에 형성되어 있는 상기 접촉 구멍을 통해 상기 반도체층과 각각 접촉되는 두 부분으로 이루어진 도핑된 비정질 규소층,
    상기 도핑된 비정질 규소층 위에 각각 형성되어 있는 소스 전극과 드레인 전극,
    상기 소스 전극과 드레인 전극이 형성되어 있는 기판의 상부에 형성되어 있으며 상기 드레인 전극을 노출시키는 접촉 구멍을 갖는 보호막,
    상기 보호막에 형성되어 있는 상기 접촉 구멍을 통해 상기 드레인 전극과 접촉되고 상기 블랙 매트릭스로 둘러싸인 화소 영역에 형성되어 있으며 투명 도전 물질로 이루어진 화소 전극을 포함하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 블랙 매트릭스의 두께는 0.5 - 1.0 ㎛인 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 블랙 매트릭스의 비저항은 1016 Ωㆍcm 이상인 박막 트랜지스터 기판.
  4. 제1항에서,
    상기 비정질 규소층의 두께는 200 - 3,000 Å 인 박막 트랜지스터 기판.
  5. 투명한 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계,
    게이트 절연층 및 반도체층을 차례로 적층하는 단계,
    유기 재료로 이루어지고, 상기 게이트 전극 상부의 상기 반도체층을 노출시키는 두 개의 접촉 구멍을 갖는 블랙 매트릭스를 형성하는 단계,
    상기 블랙 매트릭스의 상부에 도핑된 비정질 규소층과 금속층을 잇달아 적층하는 단계,
    상기 금속층, 도핑된 비정질 규소층 및 반도체층을 차례로 식각하는 단계,
    보호막을 형성하는 단계,
    화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  6. 제5항에서,
    상기 블랙 매트릭스는 0.5 - 1.0 ㎛의 두께로 형성하는 박막 트랜지스터 기판의 제조 방법.
  7. 제5항에서,
    상기 비정질 규소층은 200 - 3,000 Å 의 두께로 형성하는 박막 트랜지스터 기판의 제조 방법.
KR1019970051334A 1997-10-07 1997-10-07 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 KR100495793B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970051334A KR100495793B1 (ko) 1997-10-07 1997-10-07 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970051334A KR100495793B1 (ko) 1997-10-07 1997-10-07 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법

Publications (2)

Publication Number Publication Date
KR19990030877A KR19990030877A (ko) 1999-05-06
KR100495793B1 true KR100495793B1 (ko) 2005-09-02

Family

ID=37304492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051334A KR100495793B1 (ko) 1997-10-07 1997-10-07 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법

Country Status (1)

Country Link
KR (1) KR100495793B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943626A (zh) * 2013-02-04 2014-07-23 上海天马微电子有限公司 一种tft阵列基板、显示面板和显示装置
CN104360529A (zh) * 2014-11-26 2015-02-18 深圳市华星光电技术有限公司 一种tft基板及其制造方法
US20160148956A1 (en) * 2014-11-26 2016-05-26 Shenzhen China Star Optoelectronics Technology Co. Ltd. Tft substrates and the manufacturing method thereof
WO2020113597A1 (zh) * 2018-12-03 2020-06-11 惠科股份有限公司 主动开关及其制作方法、显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720434B1 (ko) 2000-09-27 2007-05-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
WO2003019631A1 (en) 2001-08-24 2003-03-06 Gracel Co., Ltd. Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04348041A (ja) * 1991-02-13 1992-12-03 Stanley Electric Co Ltd 薄膜トランジスタの製造方法
JPH05297408A (ja) * 1992-04-23 1993-11-12 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JPH0933947A (ja) * 1995-07-19 1997-02-07 Sharp Corp アクティブマトリクス基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04348041A (ja) * 1991-02-13 1992-12-03 Stanley Electric Co Ltd 薄膜トランジスタの製造方法
JPH05297408A (ja) * 1992-04-23 1993-11-12 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JPH0933947A (ja) * 1995-07-19 1997-02-07 Sharp Corp アクティブマトリクス基板およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943626A (zh) * 2013-02-04 2014-07-23 上海天马微电子有限公司 一种tft阵列基板、显示面板和显示装置
CN103943626B (zh) * 2013-02-04 2017-04-05 上海天马微电子有限公司 一种tft阵列基板、显示面板和显示装置
CN104360529A (zh) * 2014-11-26 2015-02-18 深圳市华星光电技术有限公司 一种tft基板及其制造方法
US20160148956A1 (en) * 2014-11-26 2016-05-26 Shenzhen China Star Optoelectronics Technology Co. Ltd. Tft substrates and the manufacturing method thereof
WO2016082250A1 (zh) * 2014-11-26 2016-06-02 深圳市华星光电技术有限公司 一种tft基板及其制造方法
US9564458B2 (en) * 2014-11-26 2017-02-07 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT substrates and the manufacturing method thereof
CN104360529B (zh) * 2014-11-26 2017-05-10 深圳市华星光电技术有限公司 一种tft基板及其制造方法
WO2020113597A1 (zh) * 2018-12-03 2020-06-11 惠科股份有限公司 主动开关及其制作方法、显示装置

Also Published As

Publication number Publication date
KR19990030877A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
JP3734891B2 (ja) 液晶表示装置および液晶表示装置の製造方法
KR100223153B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100583311B1 (ko) 액정표시패널 및 그 제조 방법
US6140158A (en) Method of manufacturing thin film transistor-liquid crystal display
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JPH1062818A (ja) 液晶表示装置の製造方法
KR100495793B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
US7345727B2 (en) Substrate for a liquid crystal display device and fabricating method thereof
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP3600112B2 (ja) 液晶表示装置の製造方法
JPH10209463A (ja) 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100338009B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR100190035B1 (ko) 액정표시장치의 제조방법
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR19990008583A (ko) 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법
US20060054889A1 (en) Thin film transistor array panel
KR100508022B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100502813B1 (ko) 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법
KR100483525B1 (ko) 유기절연막을이용한액정표시장치의제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120515

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee