KR20010091686A - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR20010091686A
KR20010091686A KR1020000013632A KR20000013632A KR20010091686A KR 20010091686 A KR20010091686 A KR 20010091686A KR 1020000013632 A KR1020000013632 A KR 1020000013632A KR 20000013632 A KR20000013632 A KR 20000013632A KR 20010091686 A KR20010091686 A KR 20010091686A
Authority
KR
South Korea
Prior art keywords
layer
gate
forming
liquid crystal
contact hole
Prior art date
Application number
KR1020000013632A
Other languages
English (en)
Other versions
KR100646787B1 (ko
Inventor
최준후
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000013632A priority Critical patent/KR100646787B1/ko
Publication of KR20010091686A publication Critical patent/KR20010091686A/ko
Application granted granted Critical
Publication of KR100646787B1 publication Critical patent/KR100646787B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판 위에 게이트 배선을 이중막으로 형성하고 그 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 형성한 후, 그 위에 데이터 배선을 이중막으로 형성한다. 배선의 이중막은 하부의 크롬막과 상부의 알루미늄을 포함하는 도전막으로 한다. 데이터 배선 위에 보호 절연막을 증착한 후 그 위에 감광막 패턴을 형성한다. 감광막 패턴을 마스크로 보호 절연막과 게이트 절연막을 식각하여 게이트 패드, 드레인 전극 및 데이터 패드를 각각 드러내는 접촉 구멍을 형성한 후 감광막 패턴을 리플로우시킨다. 다음, 감광막 패턴을 마스크로 하여 게이트 패드, 드레인 전극 및 데이터 패드의 알루미늄막을 전면 식각한다. 다음, 감광막 패턴을 제거한 후 ITO 또는 IZO 따위의 투명 도전막으로 이루어진 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다. 이때, 알루미늄막을 전면 식각할 때 보호 절연막 하부로 식각되는 언더 컷이 발생하지 않으므로 후속 공정에서 투명 도전막과의 전기적 연결의 신뢰성을 높일 수 있다. 한편, 보호 절연막을 유전율이 작은 유기물로 형성하고 알루미늄막을 전면 식각한 후 보호 절연막을 리플로우시키면 알루미늄막과 투명 도전막과의 접촉을 방지하며 플리커 및 크로스토크를 줄일 수 있다.

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{a manufacturing method of a thin film transistor array panel for a liquid crystal display}
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.
이러한 액정 표시 장치의 한 기판에는 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선 및 외부로부터 신호를 인가받아 게이트선에 전달하는 게이트 패드 등을 포함하는 게이트 배선과 데이터선 및 외부로부터 신호를 인가받아 데이터선으로 전달하는 데이터 패드 등을 포함하는 데이터 배선이 형성되어 있다.
이러한 액정 표시 장치에서는 화면이 커질수록 배선이 길어지게 되고 배선을 통해 전달되는 신호의 지연이 심해진다. 이러한 신호의 지연을 감소시키기 위해 배선의 저항을 줄이는 것이 바람직한데, 이를 위해 알루미늄(Al)막 또는 알루미늄 합금(Al alloy)막을 이용하는 방법이 알려져 있다.
그러나, 알루미늄막 또는 알루미늄 합금막으로 배선을 형성하면 드레인 전극, 게이트 패드 및 데이터 패드의 알루미늄막이 ITO(indium tin oxide) 따위의 투명 도전막과 접촉하는 부분에서 산화 또는 부식되어 접촉 특성이 불량해지는 문제점이 있다. 이러한 문제를 해결하기 위해 데이터 배선을 하부의 크롬막과 상부의 알루미늄막의 이중막으로 형성한 후 알루미늄막과 ITO막의 접촉을 피하기 위해 알루미늄막을 전면 식각하게 되는데, 이때는 알루미늄막의 언더 컷(under-cut)이 발생하여 공백이 형성되어 ITO막과 크롬막의 전기적 연결이 불량하게 된다.
본 발명이 이루고자 하는 기술적 과제는 접촉 구멍을 통한 도전막 간의 전기적 연결의 신뢰성을 높이는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb 선을 따라 잘라 도시한 단면도이고,
도 4a는 도 3a 다음 단계에서의 배치도이고,
도 4b는 도 4a에서 Ⅳb-Ⅳb 선을 따라 잘라 도시한 단면도이고,
도 5a는 도 4a 다음 단계에서의 배치도이고,
도 5b는 도 5a에서 Ⅴb-Ⅴb 선을 따라 잘라 도시한 단면도이고,
도 6a 내지 도 6c는 도 5b 다음 단계에서의 박막 트랜지스터 기판을 그 공정 순서에 따라 도시한 단면도이고,
도 7a는 도 6c 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 7b는 도 7a에서 Ⅶb-Ⅶb 선을 따라 잘라 도시한 단면도이고,
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 9는 도 8에서 Ⅸ-Ⅸ 선을 따라 잘라 도시한 단면도이고,
도 10a 내지 도 10c는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판을 그 공정 순서에 따라 도시한 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 배선을 상부막과 하부막으로 이루어진 이중막으로 형성하고 이를 덮는 보호 절연막에 접촉 구멍을 형성한 후 감광막 패턴을 리플로우시키고 이를 마스크로 하여 상부막을 전면 식각한다.
한편, 보호 절연막을 유전율이 작은 유기 절연막으로 형성하고 접촉 구멍을 통해 상부막을 전면 식각한 후 보호 절연막을 리플로우할 수도 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때, 먼저 절연 기판 위에 게이트 배선을 형성한다. 다음, 게이트 배선을 덮는 게이트 절연막을 형성하고 그 위에 반도체층을 형성한다. 다음, 반도체층 및 게이트 절연막 위에 제1 상부막 및 제1 하부막을 포함하는 이중막으로 이루어진 데이터 배선을 형성한다. 다음, 데이터 배선 위에 보호 절연막을 형성하고 그 위에 감광막 패턴을 형성한다. 다음, 감광막 패턴을 마스크로 보호 절연막 및 게이트 절연막을 식각하여 데이터 배선의 적어도 일부분을 드러내는 접촉 구멍을 형성한다. 다음, 감광막 패턴을 리플로우하여 접촉 구멍을 통하여 노출되어 있는 데이터 배선의 일부를 덮고 접촉 구멍을 통해 드러나 있는 제1 상부막을 식각한다. 다음, 감광막 패턴을 제거하고 보호 절연막 위에 접촉 구멍을 통해 데이터 배선과 연결되는 투명 도전체 패턴을 형성한다. 이때, 데이터 배선에서 접촉 구멍을 통하여 노출되어 있는 부분은 드레인 전극 및 데이터 패드이고, 투명 도전체 패턴은 드레인 전극 및 데이터 패드와 각각 연결되어 있는 화소 전극 및 보조 데이터 패드이다.
여기서, 제1 상부막은 알루미늄을 포함하는 도전막으로 이루어지는 것이 바람직하다.
반도체층과 데이터 배선 사이에는 저항성 접촉층을 더 형성할 수도 있다.
한편, 데이터 배선을 드러내는 접촉 구멍을 형성하는 단계에서 게이트 배선의 일부분을 드러내는 접촉 구멍을 함께 형성하는 것이 바람직하다. 이때, 게이트 배선은 제2 상부막과 제2 하부막을 포함하는 이중막으로 이루어질 수 있으며, 게이트 배선의 접촉 구멍을 통해 드러나는 부분은 게이트 패드이고 데이터 배선의 제1상부막을 식각할 때 게이트 패드의 제2 상부막을 함께 식각하는 것이 바람직하다. 이때, 투명 도전체 패턴은 ITO 또는 IZO로 이루어져 있으며 게이트 패드를 덮는 보조 게이트 패드를 더 포함할 수 있고, 제2 상부막은 알루미늄을 포함하는 도전막으로 이루어지는 것이 바람직하다.
이러한 본 발명의 제조 방법에서는 배선의 상부막인 알루미늄막을 식각한 후 절연막 하부에 공백이 형성되지 않으므로 하부막과 그 위에 형성되는 투명 도전체 패턴의 전기적 연결의 신뢰성을 높일 수 있다.
본 발명의 다른 실시예에 따르면, 데이터 배선을 제1 상부막 및 제1 하부막을 포함하는 이중막으로 형성하고, 그 위에 데이터 배선 중 적어도 일부분을 드러내는 접촉 구멍을 갖는 보호 절연막을 형성한다. 다음, 접촉 구멍을 통해 드러나 있는 제1 상부막을 식각한 후, 보호 절연막을 리플로우하여 접촉 구멍을 통해 드러난 데이터 패드의 제1 하부막에 접촉시킨다. 다음, 보호 절연막 위에 투명 도전체 패턴을 형성한다. 이때, 데이터 배선에서 접촉 구멍을 통하여 노출되어 있는 부분은 드레인 전극 및 데이터 패드이고, 투명 도전체 패턴은 드레인 전극 및 데이터 패드와 각각 연결되어 잇는 화소 전극 및 보조 데이터 패드이다.
이때, 보호 절연막은 4 이하의 유전율을 갖는 유기물로 형성하는 것이 바람직하며 이를 리플로우했을 때 제1 상부막이 보호 절연막으로 덮이게 된다. 이러한 보호 절연막을 사용하면 상판의 화소 전극과 데이터 배선이 보호 절연막을 사이에 두고 형성되는 기생 용량이 작아져 플리커 및 크로스토크의 발생을 줄일 수 있다.
여기서, 화소 전극은 개구부 패턴을 갖는 것이 바람직하며, 보호 절연막은감광성을 지닐 수도 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 내지 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 하부의 크롬막(25)과 상부의 알루미늄막 또는 알루미늄-네오디뮴막 따위의 알루미늄 합금막(26)을 포함하는 이중막으로 이루어진 게이트 배선(20, 21, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(20), 게이트선(20)의 일부인 게이트 전극(21), 게이트선(20)에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(20)으로 전달하는 게이트 패드(23)를 포함한다.
게이트 배선(20, 21, 23) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(20, 21, 23)을 덮고 있다.
게이트 절연막(30) 위에는 비정질규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 n형 불순물이 도핑되어 있는 비정질규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(21)을 중심으로 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(52, 53)과 게이트 절연막(30) 위에는 하부의 크롬막(65)과 상부의 알루미늄막 또는 알루미늄-네오디뮴막 따위의 알루미늄 합금막(66)을 포함하는 이중막으로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(21)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 전달받는 데이터 패드(64)를 포함한다.
여기서, 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)의 알루미늄막(26, 66)은 일부가 제거되어 하부의 크롬막(25, 65)이 드러나 있다.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 보호 절연막(70)이 형성되어 있으며, 보호 절연막(70)은 드레인 전극(63)과 데이터 패드(64)를 각각 드러내는 접촉 구멍(72, 74)을 가지고 있을 뿐만 아니라 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있다. 여기서, 게이트 패드(23)와 드레인 전극(63), 데이터 패드(64)는 각각 접촉 구멍(73, 72, 74)을 통해 하부의 크롬막(25, 65)과 상부의 알루미늄막(26, 66)이 모두 드러나 있으며 계단 모양을 이루고 있다.
보호 절연막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 형성하는 화소 전극(80)이 형성되어 있다. 화소 전극(80)은ITO 또는 IZO(indium zinc oxide) 따위의 투명 도전 물질로 이루어져 있으며, 접촉 구멍(72)을 통해 드레인 전극(63)과 연결되어 화상 신호를 인가받는다. 한편, 게이트 패드(23) 및 데이터 패드(64) 위에는 접촉 구멍(73, 74)을 통해 각각 이들과 연결되는 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있는데, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 7b, 앞서의 도 1 및 도 2를 참조하여 상세히 설명한다.
먼저, 도 3a 및 도 3b에서와 같이 기판(10) 위에 하부의 크롬막(25)과 상부의 알루미늄막 또는 알루미늄 합금막(26)을 스퍼터링 따위의 방법으로 각각 500Å과 2,000Å 내지 2,500Å의 두께로 증착하고 패터닝하여 게이트 배선(20, 21, 23)을 형성한다.
다음, 도 4a 및 도 4b에서와 같이 게이트 절연막(30), 비정질규소층 및 도핑된 비정질규소층을 화학 기상 증착법 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å, 300Å 내지 600Å의 두께로 차례로 증착한 후, 상부의 두 층을 함께 패터닝하여 반도체층(41)과 분리되지 않은 저항성 접촉층(51)을 형성한다.
다음, 도 5a 및 도 5b에서와 같이 저항성 접촉층(51) 및 게이트 절연막(30) 위에 크롬막(65)과 알루미늄막 또는 알루미늄 합금막(66)을 스퍼터링 따위의 방법으로 각각 500Å과 2,000Å 내지 2,500Å의 두께로 차례로 증착하고 패터닝하여 데이터 배선(61, 62, 63, 64)을 형성한다.
다음, 도 6a에서와 같이 질화규소를 화학 기상 증착법 따위를 이용하여 1,500Å 내지 4,000Å의 두께로 증착하여 보호 절연막(70)을 형성하고 그 위에 감광막을 도포한 후 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64) 위의 보호 절연막(70)을 드러내는 감광막 패턴(90)을 형성한다. 다음, 감광막 패턴(90)을 마스크로 하여 보호 절연막(70)과 게이트 절연막(30)을 함께 식각함으로써 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)의 알루미늄막(26, 66)을 각각 드러내는 접촉 구멍(73, 72, 74)을 형성한다.
다음, 도 6b에서와 같이 감광막 패턴(90)을 리플로우하여 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)의 알루미늄막(26, 66)의 일부를 덮는 새로운 감광막 패턴(91)을 형성한다.
다음, 도 6c에서와 같이 감광막 패턴(91)을 마스크로 하여 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)의 드러난 알루미늄막(26, 66)을 전면 식각한다. 이때, 리플로우를 통해 감광막 패턴(91)이 알루미늄막(26, 66)을 덮는 정도를 조절하여 전면 식각 시에 알루미늄막(26, 66)이 보호 절연막(70) 하부로 과도 식각되지 않도록 하는 것이 바람직하다.
다음, 남아 있는 감광막 패턴(91)을 제거하면 도 7a 및 도 7b에서와 같이 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)의 크롬막(25, 65)을 드러내며 알루미늄막(26, 66)의 일부도 드러내는 계단 모양의 접촉 구멍(73, 72, 74)이 형성된다.
다음, 앞의 도 1 및 도 2에서와 같이 ITO 또는 IZO 따위의 투명 도전 물질을 증착하고 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
이와 같이, 보호 절연막(70)에 접촉 구멍(73, 72, 74)을 형성한 후 그 위의 감광막 패턴(90)을 리플로우시켜 알루미늄막(26, 66)을 전면 식각하면 알루미늄막(26, 66)이 보호 절연막(70) 하부로 식각되는 언더 컷이 발생하지 않게 되어 그 위에 투명 도전 물질이 형성되었을 때 공백이 형성되지 않는다.
한편, 보호 절연막(70)을 유전율이 작은 유기물로 형성할 수도 있는데, 이에 대하여 도 8 내지 도 10c를 참조하여 본 발명의 제2 실시예로 설명한다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 9는 도 8에서 Ⅸ-Ⅸ 선을 따라 잘라 도시한 단면도이다. 도 10a 내지 도 10c는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판을 그 공정 순서에 따라 도시한 단면도로서, 본 발명의 제2 실시예에 따라 데이터 배선(61, 62, 63, 64)을 형성한 이후의 공정을 차례로 도시한 것이다.
도 8 및 도 9에서와 같이, 본 발명의 제2 실시예에 따라 제조된 박막 트랜지스터 기판은 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64) 부분이 본 발명의 제1 실시예와 다르다. 보호 절연막(70)에 형성되어 있는 접촉 구멍(73, 72, 74)을 통해 각각 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)의 알루미늄막(26, 66)이 제거되어 크롬막(25, 65)이 드러나 있고, 보호 절연막(70)이 알루미늄막(26, 66)의 측면을 덮고 있다. 따라서, ITO 또는 IZO와 같은 투명 도전 물질로 이루어진 보조 게이트 패드(83), 화소 전극(80) 및 보조 데이터 패드(84)와 알루미늄막(26, 66)이 접촉하는 부분이 없으므로 알루미늄막(26, 66)의 측면이 산화되는 것을 방지할 수 있다.
그러면, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 간략히 설명한다.
먼저, 도 10a에서와 같이 게이트 절연막(30) 및 데이터 배선(61, 62, 63, 64) 위에 유전율이 작은 유기물로 보호 절연막(70)을 형성한 후, 그 위에 감광막 패턴(도시하지 않음)을 형성하고 건식 식각을 실시하여 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)를 각각 드러내는 접촉 구멍(73, 72, 74)을 형성한다. 한편, 보호 절연막(70)을 감광성을 지닌 유기물로 형성하는 경우에는 접촉 구멍(73, 72, 74)을 형성하기 위해 감광막 패턴을 따로 형성하지 않고 노광한 후 현상하면 된다.
다음, 도 10b에서와 같이 접촉 구멍(73, 72, 74)을 통해 드러난 알루미늄막(26, 66)을 전면 식각한다. 이렇게 하면 게이트 절연막(30) 및 보호 절연막(70) 하부로 알루미늄막(26, 66)이 과도 식각되어 빈 공간이 만들어진다.
다음, 도 10c에서와 같이 보호 절연막(70)을 리플로우시켜 게이트 절연막(30) 및 보호 절연막(70) 하부에 생긴 빈 공간을 보호 절연막(70)으로 채운다. 이때, 보호 절연막(70)은 알루미늄막(26, 66)의 측면에서 1㎛ 이상 덮이는 것이 바람직하다.
다음, 앞서의 도 8 및 도 9에서와 같이 ITO 또는 IZO와 같은 투명 도전 물질을 증착하고 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
이와 같이 하면 알루미늄막(26, 66)이 투명 도전 물질과 직접 접촉하여 접촉 저항이 커지는 문제점을 방지할 수 있다.
또한, 화면이 대형화되면서 발생하는 플리커 및 크로스토크 현상에 의해 화질이 불량해지는 문제점을 해결할 수 있다. 이에 대하여 다음에서 설명한다.
박막 트랜지스터 기판에 대응하는 상판(도시하지 않음)에는 화소 전극(80)에 대응하는 영역에 색 필터(도시하지 않음)가 형성되어 있고 색 필터 사이에는 블랙 매트릭스(도시하지 않음)가 형성되어 있으며, 그 위 전면에는 ITO와 같은 투명 도전 물질로 이루어진 공통 전극(도시하지 않음)이 형성되어 있다. 이와 같이 색 필터가 형성되어 있는 상판, 즉 색 필터 기판과 박막 트랜지스터 기판 사이에는 액정(도시하지 않음)이 주입되어 있다. 여기서, 화면이 대형화되면서 색 필터 기판의 크기도 커지는데, 이에 따라 공통 전극의 저항이 증가하게 되어 플리커 및 크로스토크 현상이 심해져 화질이 불량해진다. 이러한 문제점을 해결하기 위해 보호 절연막(70)을 유전율이 작은 유기물로 형성함으로써, 데이터 배선(61, 62, 63, 64)과 공통 전극이 액정 및 보호 절연막(70)을 사이에 두고 각각 이루는 액정 용량과 기생 용량의 커플링이 작아져 플리커 및 크로스토크를 감소시킬 수 있다. 이때, 유기물의 유전율은 4 이하인 것이 바람직하다.
이와 같이 접촉 구멍을 통해 알루미늄막과 투명 도전막이 직접 접촉하지 않는 구조는 광시야각 액정 표시 장치에도 적용될 수 있다. 광시야각 액정 표시 장치에서는 화소 전극 및 공통 전극에 개구부 패턴이 형성되어 있고 이들에 의해 형성되는 프린지 필드(fringe field)에 의해 액정 분자가 사방으로 배열되는 다중 영역(multi-domain)이 형성되어 시야각이 개선되며, 개구부 패턴은 다양한 모양으로 형성될 수 있다.
이와 같이 본 발명에서는 게이트 배선 및 데이터 배선을 하부의 크롬막과 상부의 알루미늄막으로 이루어진 이중막으로 형성하고 보호 절연막에 게이트 패드, 드레인 전극 및 데이터 패드를 드러내는 접촉 구멍을 형성한 후 감광막 패턴을 리플로우시켜 상부막의 일부를 덮게 한 후 드러난 상부막을 전면 식각한다. 이렇게 하면 상부막이 보호 절연막 아래로 식각되는 언더 컷이 발생하지 않으므로 그 위에 형성되는 투명 도전막과의 전기적 연결의 신뢰성을 높일 수 있다. 한편, 보호 절연막을 유전율이 작은 유기물로 형성하고 접촉 구멍을 통해 상부막을 전면 식각한 후 보호 절연막을 리플로우시키면 상부막과 투명 도전막의 접촉을 방지하며 플리커 및 크로스토크 현상을 줄일 수 있다.

Claims (23)

  1. 절연 기판 위에 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 및 상기 게이트 절연막 위에 제1 상부막 및 제1 하부막을 포함하는 이중막으로 이루어진 데이터 배선을 형성하는 단계,
    상기 데이터 배선 위에 보호 절연막을 형성하는 단계,
    상기 보호 절연막 위에 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 보호 절연막 및 상기 게이트 절연막을 식각하여 상기 데이터 배선의 적어도 일부분을 드러내는 접촉 구멍을 형성하는 단계,
    상기 감광막 패턴을 리플로우하여 접촉 구멍을 통하여 노출되어 있는 상기 데이터 배선의 일부를 덮는 단계,
    상기 접촉 구멍을 통해 드러나 있는 상기 제1 상부막을 식각하는 단계,
    상기 감광막 패턴을 제거하는 단계,
    상기 보호 절연막 위에 상기 접촉 구멍을 통해 상기 데이터 배선과 연결되는 투명 도전체 패턴을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 데이터 배선에서 상기 접촉 구멍을 통하여 노출되어 있는 부분은 드레인 전극 및 데이터 패드이고,
    상기 투명 도전체 패턴은 상기 드레인 전극 및 상기 데이터 패드와 각각 연결되어 있는 화소 전극 및 보조 데이터 패드인
    액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제1항에서,
    상기 제1 상부막은 알루미늄을 포함하는 도전막으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제1항에서,
    상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제1항에서,
    상기 데이터 배선을 드러내는 접촉 구멍을 형성하는 단계에서 상기 게이트 배선의 일부분을 드러내는 접촉 구멍을 함께 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제5항에서,
    상기 게이트 배선은 제2 상부막과 제2 하부막을 포함하는 이중막으로 이루어지며,
    상기 게이트 배선의 접촉 구멍을 통해 드러나는 부분은 게이트 패드이고,
    상기 데이터 배선의 상기 제1 상부막을 식각할 때 상기 게이트 패드의 상기 제2 상부막을 함께 식각하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에서,
    상기 투명 도전체 패턴은 상기 게이트 패드를 덮는 보조 게이트 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제6항에서,
    상기 제2 상부막은 알루미늄을 포함하는 도전막으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제1항에서,
    상기 투명 도전체 패턴은 ITO로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제1항에서,
    상기 투명 도전체 패턴은 IZO로 이루어진 액정 표시 장치용 박막 트랜지스터기판의 제조 방법.
  11. 기판 위에 게이트 배선을 형성하는 단계,
    게이트 절연막을 형성하는 단계,
    반도체층을 형성하는 단계,
    제1 상부막 및 제1 하부막을 포함하는 이중막으로 이루어져 있는 데이터 배선을 형성하는 단계,
    상기 데이터 배선 중 적어도 일부분을 드러내는 접촉 구멍을 갖는 보호 절연막을 형성하는 단계,
    상기 접촉 구멍을 통해 드러나 있는 상기 제1 상부막을 식각하는 단계,
    상기 보호 절연막을 리플로우하여 상기 접촉 구멍을 통해 드러난 상기 데이터 배선의 제1 하부막에 접촉시키는 단계,
    상기 보호 절연막 위에 투명 도전체 패턴을 형성하는 단계를 포함하며,
    상기 보호 절연막은 유전율이 작은 유기물로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에서,
    상기 보호 절연막의 유전율은 4 이하인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제11항에서,
    상기 데이터 배선에서 상기 접촉 구멍을 통하여 노출되어 있는 부분은 드레인 전극 및 데이터 패드이고,
    상기 투명 도전체 패턴은 상기 드레인 전극 및 상기 데이터 패드와 각각 연결되어 있는 화소 전극 및 보조 데이터 패드인
    액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제13항에서,
    상기 화소 전극은 개구부 패턴을 갖는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 제11항에서,
    상기 투명 도전체 패턴은 ITO로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  16. 제11항에서,
    상기 투명 도전체 패턴은 IZO로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  17. 제11항에서,
    상기 보호 절연막은 감광성을 지닌 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  18. 제11항에서,
    상기 제1 상부막은 알루미늄을 포함하는 도전막으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  19. 제11항에서,
    상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  20. 제11항에서,
    상기 데이터 배선을 드러내는 접촉 구멍을 형성하는 단계에서 상기 게이트 배선의 일부를 드러내는 접촉 구멍을 함께 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  21. 제11항에서,
    상기 게이트 배선은 제2 하부막과 제2 상부막을 포함하는 이중막으로 이루어지며,
    상기 게이트 배선의 접촉 구멍을 통해 드러나는 부분은 게이트 패드이고,
    상기 데이터 배선의 상기 제1 상부막을 식각할 때 상기 게이트 패드의 상기 제2 상부막을 함께 식각하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  22. 제21항에서,
    상기 투명 도전체 패턴은 상기 게이트 패드를 덮는 보조 게이트 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  23. 제21항에서,
    상기 제2 상부막은 알루미늄을 포함하는 도전막으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020000013632A 2000-03-17 2000-03-17 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 KR100646787B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000013632A KR100646787B1 (ko) 2000-03-17 2000-03-17 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000013632A KR100646787B1 (ko) 2000-03-17 2000-03-17 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010091686A true KR20010091686A (ko) 2001-10-23
KR100646787B1 KR100646787B1 (ko) 2006-11-17

Family

ID=19656199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000013632A KR100646787B1 (ko) 2000-03-17 2000-03-17 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR100646787B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683526B1 (ko) * 2000-12-29 2007-02-15 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
KR100945576B1 (ko) * 2002-11-27 2010-03-08 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법
US8530268B2 (en) 2010-08-24 2013-09-10 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
US9443879B2 (en) 2013-08-21 2016-09-13 Samsung Display Co., Ltd. Display substrate and method of manufacturing the display substrate
CN110828487A (zh) * 2019-11-19 2020-02-21 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101972431B1 (ko) 2011-12-12 2019-04-26 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216069A (ja) * 1991-12-09 1993-08-27 Oki Electric Ind Co Ltd アクティブマトリックス液晶ディスプレイの下基板の製造方法
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
KR100325668B1 (ko) * 1999-09-17 2002-03-06 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100695295B1 (ko) * 2000-02-29 2007-03-14 삼성전자주식회사 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683526B1 (ko) * 2000-12-29 2007-02-15 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
KR100945576B1 (ko) * 2002-11-27 2010-03-08 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법
US8530268B2 (en) 2010-08-24 2013-09-10 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
US9443879B2 (en) 2013-08-21 2016-09-13 Samsung Display Co., Ltd. Display substrate and method of manufacturing the display substrate
CN110828487A (zh) * 2019-11-19 2020-02-21 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110828487B (zh) * 2019-11-19 2022-05-20 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
KR100646787B1 (ko) 2006-11-17

Similar Documents

Publication Publication Date Title
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
KR100321925B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR20040018784A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100348995B1 (ko) 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자
KR100646787B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100325668B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100859521B1 (ko) 박막 트랜지스터 어레이 기판
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100580398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100646781B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100552297B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100268105B1 (ko) 박막트랜지스터기판및그제조방법
KR100612993B1 (ko) 광시야각 액정 표시 장치 및 그에 사용되는 기판
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR100508022B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100333984B1 (ko) 액정 표시 장치 및 그 제조 방법
KR19990050745A (ko) 액정 표시 장치용 기판 및 그 제조 방법
KR100623976B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100552289B1 (ko) 반사형액정표시장치및그제조방법
KR100315922B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR100816334B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111017

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee