KR100315922B1 - 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 - Google Patents

4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 Download PDF

Info

Publication number
KR100315922B1
KR100315922B1 KR1019980056011A KR19980056011A KR100315922B1 KR 100315922 B1 KR100315922 B1 KR 100315922B1 KR 1019980056011 A KR1019980056011 A KR 1019980056011A KR 19980056011 A KR19980056011 A KR 19980056011A KR 100315922 B1 KR100315922 B1 KR 100315922B1
Authority
KR
South Korea
Prior art keywords
layer
gate
electrode
line
pixel
Prior art date
Application number
KR1019980056011A
Other languages
English (en)
Other versions
KR20000040380A (ko
Inventor
이경남
이창훈
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1019980056011A priority Critical patent/KR100315922B1/ko
Publication of KR20000040380A publication Critical patent/KR20000040380A/ko
Application granted granted Critical
Publication of KR100315922B1 publication Critical patent/KR100315922B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

기판에 크롬의 하부막과 알루미늄의 상부막으로 이루어진 게이트선 및 게이트 전극을 포함하는 게이트 배선, 공통 신호선 및 공통 전극을 포함하는 공통 배선 및 화소 전극을 형성한 다음, 이들을 덮는 게이트 절연막과 그 위에 비정질 규소층 및 도핑된 비정질 규소층을 차례로 형성한다. 게이트선과 서로 교차하는 데이터선과 소스 및 드레인 전극을 포함하는 데이터 배선과 드레인 전극과 연결되어 있으며 화소 전극과 인접한 화소 신호선을 형성한 다음, 기판의 전면에 보호막을 형성한다. 이어, 보호막을 비정질 규소층 및 게이트 절연막과 함께 패터닝하여 화소에 화소 신호선, 공통 배선 및 화소 전극을 드러내는 개구부를 형성한다. 이때, 게이트 배선과 유비 배선 사이 및 데이터선과 이에 인접한 공통 전극 사이에 기판을 드러내는 트랜치 구조를 형성하고 보호막에 데이터선을 드러내는 접촉구를 형성한다. 마지막으로, 화소 전극과 화소 신호선을 연결하는 화소 연결부와 접촉구를 통하여 데이터선과 연결되는 용장 데이터선을 형성한다.

Description

4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용 박막 트랜지스터 기판
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 4장의 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 시야각을 개선하기 위하여 액정 분자를 구동하기 위한 두 전극이 하나의 기판에 형성되어 있고, 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치가 개발되었으며, 박막 트랜지스터는 두 기판 중 전극이 형성되어 있는 기판에 형성되어 있는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 현재는 통상 5장 또는 6장의 마스크가 사용되고 있다.
본 발명이 이루고자 하는 기술적 과제는 생산비용을 줄이기 위하여 4장의 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 새로운 방법을 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,
도 3a, 4a, 5a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도로서 제조 순서에 따라 차례로 나타낸 것이고,
도 3b, 4b 및 4c, 5b는 각각 도 3a, 4a, 5a에서 IIIb-IIIb, IVb-IVb, Vb-Vb 선을 따라 잘라 도시한 단면도이다.
위와 같은 기술적 과제를 해결하기 위하여, 본 발명에서는 화소 전극과 공통 전극을 한 번에 형성하고, 보호막, 반도체층 및 게이트 절연막을 한 번에 패터닝한다.
이러한 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는, 기판 위에 가로의 게이트선, 게이트선의 분지인 게이트 전극을 포함하는 게이트 배선과 가로의 공통 신호선, 화소에 공통 신호선과 연결되어 있는 세로의 공통 전극을 포함하는 공통 배선과 화소에 공통 전극과 평행한 화소 전극을 형성하고, 게이트 배선과 공통 배선과 화소 전극 위에 게이트 절연막, 반도체층, 저항 접촉층을 적층한다. 다음, 제1 도전층으로 게이트선과 교차하여 화소를 정의하는 데이터선, 데이터선과 연결된 소스 전극 및 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 배선과 드레인 전극과 연결되어 있는 화소 신호선을 형성한다. 이어, 데이터 배선 위에 보호막을 형성하고, 보호막, 반도체층 및 게이트 절연막을 한 번에 패터닝하여 화소에 공통 배선, 화소 전극 및 화소 신호선을 드러낸다. 이어 제2 도전층으로 화소 신호선과 화소 전극을 연결하는 화소 연결부를 형성한다.
여기서, 보호막에 접촉 구멍을 형성하고 화소 연결부를 형성할 때 상기 접촉 구멍을 통하여 데이터선과 연결되는 용장 데이터선을 추가로 형성할 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치 및 그 제조 방법의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
우선, 본 발명의 실시예에 따른 액정 표시 장치의 단위 화소의 구조에 대해 상세히 설명한다. 도 1은 본 발명의 실시예에 따른 액정 표시 장치의 한 화소를 나타낸 배치도이고, 도 2는 도 1에서 II - II 선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 나타난 바와 같이, 투명한 절연 기판(100) 위에 게이트 배선 및 공통 배선 및 화소 전극(28)이 형성되어 있다. 게이트 배선은 가로 방향으로 형성되어 있는 게이트선(20), 게이트선(20)의 분지인 게이트 전극(21)으로 이루어져 있으며, 공통 배선은 게이트선(20)과 평행하게 형성되어 있는 공통 신호선(10) 및 화소 영역 내에 공통 신호선(10)과 연결되어 세로 방향으로 서로 평행하게 형성되어 있는 다수의 공통 전극(11)으로 이루어져 있다. 여기서, 게이트 배선은 게이트선(20)의 끝에 연결되어 있는 게이트 패드를 더 포함할 수 있으며, 도 2에서 보는 바와 같이 게이트 전극(21)과 공통 신호선(10)의 일부는 크롬 또는 몰리브덴 또는 몰리브덴 합금으로 이루어진 하부막(211, 101)과 알루미늄 또는 알루미늄 합금으로 이루어진 상부막(212, 102)으로 이루어져 있다. 도면으로는 나타나지 않았지만 게이트선(20)과 게이트 전극(21)과 마찬가지로 하부막과 상부막으로 이루어져 있다.
게이트 배선(20, 21)과 공통 배선(10, 11) 일부는 서로 동일한 모양으로 형성되어 있으며, 질화 규소 등으로 이루어진 게이트 절연막(30)과 반도체인 비정질 규소로 이루어진 반도체층(40)으로 덮여 있다.
게이트 전극(21) 위의 비정질 규소층(40) 위에는 인(P) 등으로 고농도 도핑된 비정질 규소로 이루어진 저항 접촉층(51, 52)이 게이트 전극(21)을 중심으로 양쪽으로 형성되어 있으며, 세로 방향으로도 저항 접촉층(50)이 형성되어 있다.
저항 접촉층(51, 52) 위에는 각각 금속으로 이루어진 소스 전극(61)과 드레인 전극(62) 및 화소 신호선(63)이 형성되어 있는데, 소스 전극(61)은 저항접촉층(50) 위에 세로 방향으로 형성되어 게이트선(20)과 함께 화소를 정의하는 데이터선(60)의 일부이며, 도면으로 나타나지는 않았지만 데이터선(60)은 외부로부터 화상 신호를 전달받는 데이터 패드(도시하지 않음)를 더 포함할 수 있다. 여기서, 데이터 배선(60, 61, 62, 63)은 크롬 또는 몰리브덴 또는 몰리브덴 합금의 단일막으로 이루어져 있다.
여기서 게이트 전극(21), 게이트 절연막(30), 게이트 전극(21) 상부의 비정질 규소층(40), 저항 접촉층(51, 52), 소스 및 드레인 전극(61, 62)은 박막 트랜지스터를 이룬다.
박막 트랜지스터와 나머지 데이터 배선(60, 63)을 덮으며 질화 규소 등으로 이루어진 보호막(70)이 반도체층(40) 및 게이트 절연막(30)과 유사한 모양으로 형성되어 있다.
보호막(70)에는 데이터선(60)을 드러내는 접촉 구멍(71)이 형성되어 있으며, 반도체층(40) 및 게이트 절연막(30)과 함께 화소, 게이트선(20)의 양쪽 옆 및 데이터선(60)의 양쪽 옆을 각각 드러내는 개구부(72, 73, 74)가 각각 형성되어 있다.
도 2에서 보는 바와 같이, 공통 배선(10, 11) 중에서 화소의 개구부(72)를 통하여 드러난 부분은 하부막(101, 111)으로만 형성되어 있다.
보호막(70) 위에는 데이터선(60)과 같은 형태로 알루미늄 또는 알루미늄 합금 등으로 이루어져 있으며 보호막(70)에 형성되어 있는 접촉 구멍(71)을 통해 데이터(60)와 연결되어 있는 용장(redundancy) 데이터선(80)이 형성되어 있다. 또한, 용장 데이터선(80)과 동일한 층의 화소에는 화소 신호선(63)과 화소 전극(28)을 연결하는 화소 연결부(82)가 형성되어 있다.
이제, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 대해 설명한다. 도 3a 내지 도 5b는 도 1 및 도 2에 나타난 바와 같은 액정 표시 장치용 박막 트랜지스터 기판의 제조 과정을 나타내는 도면이다. 본 발명의 실시예에 따른 제조 방법은 4매의 마스크를 이용한 제조 방법이다.
먼저, 도 3a 내지 도 3b에 나타난 바와 같이, 유리와 같은 투명한 절연 기판(100) 위에 500Å 정도의 크롬막과 2500Å 정도의 알루미늄막을 차례로 적층하고 첫 번째 마스크를 이용하여 패터닝하여 크롬의 하부막(211, 101, 111, 281)과 알루미늄의 상부막(212, 102, 112, 282)으로 이루어진 게이트 전극(21), 공통 신호선(10), 공통 전극(11), 화소 전극(28)을 형성한다. 이때, 도면으로 나타나지는 않았지만 게이트선(20, 도 1 참조)도 크롬의 하부막과 알루미늄의 상부막으로 형성한다. 게이트 배선용 금속으로는 여러 가지 도전 물질이 이용될 수 있으며 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 ITO(indium tin oxide)의 단일막 또는 이러한 단일막을 하부막으로 하고 알루미늄 또는 알루미늄 합금을 상부막으로 하는 이중막으로 형성할 수도 있다. 게이트 배선에 알루미늄 계열의 금속을 적용함으로써 대화면 고정세의 액정 표시 장치에서도 신호의 지연을 방지할 수 있다.
다음, 도 4a 및 도 4b에 나타난 바와 같이, 기판의 전면에 질화 규소 또는 유기 절연막 등 절연성 게이트 절연막(30)을 3,000∼5,000Å의 두께로 형성하고, 약 500∼2,000Å 두께의 비정질 규소층(40)과 약 500Å의 두께의 인등의 불순물로 고농도 도핑된 비정질 규소층(55)과 1000~2000Å 정도의 크롬막을 차례로 증착한다. 두 번째 마스크를 이용하여 크롬막을 패터닝하여 게이트선(20)과 교차하여 화소를 정의하는 데이터선(60), 데이터선(60)의 분지인 소스 전극(61) 및 드레인 전극(62)으로 이루어진 데이터 배선 및 화소 신호선(63)을 형성한다. 이어, 도 4c에서 보는 바와 같이 마스크를 사용하지 않고 데이터 배선(60, 61, 62) 및 화소 신호선(63)으로 가리지 않는 도핑된 비정질 규소층(55)을 식각하여 저항 접촉층(50, 51, 52)을 형성한다.
도 5a 및 5b에 나타난 바와 같이, 기판(100)의 전면에 질화 규소 또는 유기 절연막으로 1,500∼2,500Å 두께의 보호막(70)을 형성하고, 세 번째 마스크를 이용하여 게이트 절연막(30) 및 반도체층(40)과 함께 패터닝하여 데이터선(60)을 드러내는 접촉 구멍(71)과 화소의 공통 배선(10, 11), 화소 전극(28) 및 기판, 게이트선(20) 및 데이터선(60)의 양쪽 옆의 기판(100)을 드러내는 개구부(72, 73, 74)를 형성한다. 여기서, 기판(100)을 드러내는 개구부(73, 74)를 게이트선(20)과 공통 신호선(10)의 사이와 데이터선(60)과 공통 전극(11) 사이에 형성하여 트랜치 구조를 적용함으로써 게이트선(20)과 공통 신호선(10) 사이 및 데이터선(60)과 공통 전극(11) 사이에서 잔류하는 비정질 규소를 완전히 제거하여 반도체인 비정질 규소로 인하여 발생할 수 있는 누설 전류를 최소화할 수 있다.
여기서, 개구부(72)의 경계를 공통 배선(10, 11)의 상부에 두는 것이 바람직하다. 왜냐하면, 개구부(72)의 경계 부분에서는 단차가 심하게 발생하기 때문에, 이 부분에서는 액정 분자가 불균일하게 배향되어 빛샘 현상이 발생할 수 있어 개구부(72)의 경계 부분을 공통 배선(10, 11)이 가리도록 하여 누설되는 빛을 차단하기위한 것이다.
다음, 도 1 및 도 2에서 보는 바와 같이, 알루미늄 또는 알루미늄 합금을 적층하고 네 번째 마스크를 이용하여 패터닝하여 접촉 구멍(71)을 통하여 데이터선(60)과 연결되는 용장 데이터선(80)을 형성하는 동시에 화소에 화소 신호선(63)과 화소 전극(28)을 형성한다. 용장 데이터선(80)을 저저항을 가지는 알루미늄 계열의 금속을 적용함으로써 고정세 대화면의 액정 표시 장치에서도 신호의 지연을 방지할 수 있는 동시에 데이터선(60)의 단선을 방지할 수 있다. 이때, 공통 배선(10, 11) 및 화소 전극(28)의 상부막(102, 112, 282)은 알루미늄 또는 알루미늄 합금이기 때문에 도 2에서 보는 바와 같이 개구부(72)를 통하여 드러나는 부분에는 500Å 정도의 두께를 가지는 크롬의 하부막(101, 111, 281)만이 남게 된다. 따라서, 화소에서 단차로 인하여 발생하는 러빙의 불균일을 최소화하여 빛샘 현상을 줄일 수 있으며, 또한 공통 전극(11) 및 화소 전극(28)의 상부에는 절연막(30, 70) 또는 반도체층(40)이 제거되어 있어 액정 분자를 구동하는 구동 전압을 최소화할 수 있는 동시에 잔상을 줄일 수 있다.
여기서, 하부막(101, 111, 281)을 ITO로 형성하는 경우에는 크롬 대신 ITO가 노출된다. 이때, ITO는 투명한 도전성 물질이므로 개구율을 향상시킬 수 있다.
이러한 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 4매 마스크를 이용하므로써 생산비용을 줄일 수 있는 동시에 배선을 저저항을 가지는 알루미늄 계열의 금속으로 형성하여 대화면, 고정세에서도 신호 지연을 방지할 수 있다. 또한, 배선의 단선을 방지할 수 있으며, 화소의 단차를 최소화하여 빛샘 현상을 줄일 수 있으며, 액정 분자를 구동하는 구동 전압을 최소화할 수 있는 동시에 잔상을 줄일 수 있으며, 배선 및 전극 사이에 트랜치 구조를 적용함으로써 누설 전류를 최소화할 수 있다.

Claims (13)

  1. 첫째 마스크를 이용하여 절연 기판 위에 게이트선과 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선, 공통 신호선과 상기 공통 신호선에 연결되어 있는 공통 전극을 포함하는 공통 배선 및 상기 공통 배선과 교대로 평행한 화소 전극을 형성하는 단계,
    상기 기판 위에 상기 게이트 배선, 상기 공통 배선 및 상기 화소 전극을 덮는 게이트 절연막, 반도체층, 도핑된 비정질 규소층 및 데이터 도체층을 차례로 적층하는 단계,
    둘째 마스크를 이용하여 상기 데이터 도체층을 패터닝하여, 상기 게이트선과 교차하는 데이터선과 상기 데이터선에 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극과 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선 및 상기 드레인 전극과 연결되어 있으며 상기 화소 전극에 인접한 화소 신호선을 형성하는 단계,
    상기 데이터 배선으로 가리지 않는 상기 도핑된 비정질 규소층을 식각하는 단계,
    상기 데이터 배선 및 상기 반도체층 상부에 보호막을 적층하는 단계,
    셋째 마스크를 이용하여 상기 보호막, 상기 반도체층 및 상기 게이트 절연막을 패터닝하여 상기 화소 신호선, 상기 공통 배선 및 상기 화소 전극을 드러내는 개구부를 형성하는 단계,
    상기 기판의 상부에 도전층을 적층하는 단계,
    넷째 마스크를 이용하여 상기 도전층을 패터닝하여 상기 화소 신호선과 상기 화소 전극을 연결하는 화소 연결부를 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 개구부 형성 단계에서, 상기 게이트 배선과 상기 공통 배선 사이 및 상기 데이터선과 상기 데이터선에 인접한 상기 공통 전극 사이에 상기 기판을 드러내는 트랜치 구조를 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제1항에서,
    상기 개구부 형성 단계에서, 상기 데이터선을 드러내는 접촉구를 형성하는 단계, 그리고
    상기 화소 연결부 형성 단계에서, 상기 접촉구를 통하여 상기 데이터선과 연결되는 보조 데이터선을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제1항에서,
    상기 개구부의 경계부분은 상기 공통 배선의 상부에 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제1항에서,
    상기 게이트 배선은 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 ITO(indium tin oxide)의 단일막 또는 상기 단일막을 하부막으로 하고 알루미늄 또는 알루미늄 합금을 상부막으로 하는 이중막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제5항에서,
    상기 데이터 배선은 상기 이중막의 상부막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 절연 기판 위에 형성되어 있으며, 제1 방향으로 뻗어 있는 게이트선과 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선, 상기 제1 방향으로 뻗어 있는 공통 신호선과 상기 공통 신호선에 연결되어 화소에 제2 방향으로 뻗어 있는 공통 전극을 포함하는 공통 배선 및 상기 공통 전극과 교대로 평행하게 형성되어 있는 화소 전극,
    상기 기판 상부에 형성되어 있으며, 상기 게이트 배선 및 상기 공통 배선 일부를 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 상부에 형성되어 있는 접촉층,
    상기 접촉층 위에 상기 접촉층과 동일한 모양으로 형성되어 있으며, 상기 게이트선과 교차하는 데이터선과 상기 게이트 전극에 인접한 소스 전극과 상기 데이터선 및 소스 전극과 분리되어 있으며 상기 게이트 전극에 대하여 상기 소스 전극의 반대쪽에 위치하는 드레인 전극을 포함하는 데이터 배선 및 상기 드레인 전극과 연결되어 있으며 상기 화소 전극에 인접한 화소 신호선,
    상기 데이터 배선을 덮고 있으며, 상기 화소 신호선을 드러내며 상기 반도체층 및 상기 게이트 절연막과 함께 상기 화소 전극 및 상기 공통 배선을 드러내는 개구부를 가지는 보호막,
    상기 화소 신호선 및 상기 화소 전극을 연결하는 화소 연결부
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  8. 제7항에서,
    상기 게이트 배선과 상기 공통 배선 사이 및 상기 데이터선과 상기 데이터선에 인접한 상기 공통 전극 사이에 상기 기판을 드러내는 트랜치 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판.
  9. 제7항에서,
    상기 보호막은 상기 데이터선을 드러내는 접촉구를 가지며,
    상기 보호막 위에 상기 접촉구를 통하여 상기 데이터선과 연결되는 보조 데이터선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  10. 제7항에서,
    상기 개구부의 경계부분은 상기 공통 배선의 상부에만 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  11. 제7항에서,
    상기 게이트 배선은 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 ITO(indium tin oxide)의 단일막 또는 상기 단일막을 하부막으로 하고 알루미늄 또는 알루미늄 합금을 상부막으로 하는 이중막으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  12. 제11항에서,
    상기 데이터 배선은 상기 이중막의 상부막으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  13. 제12항에서,
    상기 개구부를 통하여 드러난 상기 화소 전극 및 상기 공통 배선은 상기 하부막으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
KR1019980056011A 1998-12-18 1998-12-18 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 KR100315922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056011A KR100315922B1 (ko) 1998-12-18 1998-12-18 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056011A KR100315922B1 (ko) 1998-12-18 1998-12-18 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판

Publications (2)

Publication Number Publication Date
KR20000040380A KR20000040380A (ko) 2000-07-05
KR100315922B1 true KR100315922B1 (ko) 2002-12-26

Family

ID=19563611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056011A KR100315922B1 (ko) 1998-12-18 1998-12-18 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판

Country Status (1)

Country Link
KR (1) KR100315922B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590245B1 (ko) * 2000-09-20 2006-06-15 삼성에스디아이 주식회사 반사형 액정표시장치의 전극구조

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05203988A (ja) * 1992-01-29 1993-08-13 Sharp Corp アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法
JPH06310533A (ja) * 1992-10-15 1994-11-04 Fujitsu Ltd 薄膜トランジスタ・マトリクスの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05203988A (ja) * 1992-01-29 1993-08-13 Sharp Corp アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法
JPH06310533A (ja) * 1992-10-15 1994-11-04 Fujitsu Ltd 薄膜トランジスタ・マトリクスの製造方法

Also Published As

Publication number Publication date
KR20000040380A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
KR100333983B1 (ko) 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
KR100321925B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
US20100245735A1 (en) Array substrate and manufacturing method thereof
KR20040043864A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100288771B1 (ko) 평면구동방식의액정표시장치
KR100623974B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100303440B1 (ko) 평면구동방식의액정표시장치
KR100552298B1 (ko) 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100318534B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100312756B1 (ko) 액정 표시 장치
US6621536B1 (en) Matrix wiring substrate having an auxiliary line connected to a bundling line
KR100729783B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100315922B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
JPH09101541A (ja) 表示装置用アレイ基板及びその製造方法
KR100646787B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20020074056A (ko) 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
JP2003177417A (ja) 液晶表示装置
KR100318536B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100543037B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100318535B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100277501B1 (ko) 액정표시장치및그제조방법
KR100502813B1 (ko) 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법
KR20000065687A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071029

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee