CN110828487B - 一种显示基板及其制作方法、显示装置 - Google Patents
一种显示基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN110828487B CN110828487B CN201911135979.2A CN201911135979A CN110828487B CN 110828487 B CN110828487 B CN 110828487B CN 201911135979 A CN201911135979 A CN 201911135979A CN 110828487 B CN110828487 B CN 110828487B
- Authority
- CN
- China
- Prior art keywords
- substrate
- conductive pattern
- insulating layer
- via hole
- orthographic projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 193
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims description 11
- 229920001296 polysiloxane Polymers 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 3
- 241001391944 Commicarpus scandens Species 0.000 abstract description 6
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 190
- 238000005530 etching Methods 0.000 description 29
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 239000010408 film Substances 0.000 description 11
- 239000002184 metal Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 239000002355 dual-layer Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- -1 region Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示基板及其制作方法、显示装置,涉及显示技术领域,为解决通过过孔连接双层走线时,容易出现位于顶层的走线在过孔中断裂的问题。所述显示基板包括:沿远离基底的方向,依次层叠设置在基底上的第一导电图形和第二导电图形;位于第一导电图形和第二导电图形之间的第一绝缘层和第二绝缘层,第一绝缘层位于第一导电图形和第二绝缘层之间,第一绝缘层上设置有第一过孔,第二绝缘层上设置有第二过孔,第一过孔在基底上的正投影被第二过孔在基底上的正投影包围,第二过孔在基底上的正投影位于第一导电图形在基底上的正投影的内部,第二导电图形通过第二过孔和第一过孔与第一导电图形耦接。本发明提供的显示基板用于显示画面。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
随着显示需求的日益增长,高精度显示技术受到了人们的广泛重视。相关技术中,高精度的显示器件一般设置较厚的电极走线,同时为了减小电极走线在传输信号时产生的电压降,会将电极走线设置为双层走线,并将该双层走线通过设置在双层走线之间的绝缘层上的过孔电连接,以降低电极走线的阻抗,减小回路上的电压降,进而降低功耗。但是,相关技术中,在通过过孔连接双层走线时,容易出现位于顶层的走线在过孔中断裂的问题。
发明内容
本发明的目的在于提供一种显示基板及其制作方法、显示装置,用于解决通过过孔连接双层走线时,容易出现位于顶层的走线在过孔中断裂的问题。
为了实现上述目的,本发明提供如下技术方案:
本发明的第一方面提供一种显示基板,包括:
基底,
第一信号线,所述第一信号线包括:沿远离所述基底的方向,依次层叠设置在所述基底上的第一导电图形和第二导电图形;
位于所述第一导电图形和所述第二导电图形之间的至少两层绝缘层,所述至少两层绝缘层包括第一绝缘层和第二绝缘层,所述第一绝缘层位于所述第一导电图形和所述第二绝缘层之间,所述第一绝缘层上设置有第一过孔,所述第二绝缘层上设置有第二过孔,所述第一过孔在所述基底上的正投影被所述第二过孔在所述基底上的正投影包围,所述第二过孔在所述基底上的正投影位于所述第一导电图形在所述基底上的正投影的内部,所述第二导电图形通过所述第二过孔和所述第一过孔与所述第一导电图形耦接。
可选的,所述显示基板还包括第二信号线,所述第二信号线位于所述第一导电图形与所述基底之间,所述第二信号线在所述基底上的正投影与所述第一导电图形在所述基底上的正投影存在第一交叠区域,所述第一交叠区域与所述第二过孔在所述基底上的正投影不交叠。
可选的,所述第一交叠区域靠近所述第二过孔的边界,与所述第二过孔在所述基底上的正投影之间的最小距离大于0.5μm。
可选的,所述第一信号线包括负电源信号线,所述第二信号线包括栅线。
可选的,所述第二过孔在所述基底上的正投影的边界,与所述第一导电图形在所述基底上的正投影的边界之间的最小距离大于阈值。
可选的,所述阈值在0.5μm~0.8μm之间。
可选的,所述第一绝缘层包括钝化层,所述第二绝缘层包括有机硅平坦层。
在一些实施例中,本发明的第二方面提供一种显示装置,包括上述显示基板。
在一些实施例中,本发明的第三方面提供一种显示基板的制作方法,包括在基底上制作第一信号线和至少两层绝缘层的步骤,该步骤具体包括:
在基底上制作第一导电图形;
在所述第一导电图形背向所述基底的一侧制作第一绝缘层;
在所述第一绝缘层背向所述基底的一侧制作第二绝缘层,在所述第二绝缘层上形成第二过孔,所述第二过孔暴露部分所述第一绝缘层,所述第二过孔在所述基底上的正投影位于所述第一导电图形在所述基底上的正投影的内部;
在暴露的部分所述第一绝缘层上形成第一过孔,所述第一过孔暴露部分所述第一导电图形,所述第一过孔在所述基底上的正投影被所述第二过孔在所述基底上的正投影包围;
在所述第二绝缘层背向所述基底的表面制作第二导电图形,所述第二导电图形通过所述第二过孔和所述第一过孔与所述第一导电图形耦接。
可选的,所述制作方法还包括:
在制作所述第一导电图形之前,在所述基底上形成第二信号线,所述第二信号线在所述基底上的正投影与所述第一导电图形在所述基底上的正投影存在第一交叠区域,所述第一交叠区域与所述第二过孔在所述基底上的正投影不交叠。
本发明提供的技术方案中,设置第二绝缘层上的第二过孔在所述基底上的正投影,位于所述第一导电图形在所述基底上的正投影的内部,使得所形成的第二过孔的底部边缘与所述第一绝缘层之间不会形成段差,这样在刻蚀形成所述第二过孔时,不会在第二过孔的边缘出现反应离子富集区,使得第二过孔的边缘处的刻蚀速度与第二过孔的其它位置的刻蚀速度相同,从而避免了在第二过孔的边缘处产生沟槽,使得在完成所述第一过孔的制作后,在形成第二导电图形时,第二导电图形不容易发生断裂。而且,本发明提供的技术方案中,由于不会在第二过孔的边缘处产生沟槽,避免了在沟槽处刻蚀时,容易产生的对第二绝缘层或其下方的绝缘层过刻蚀现象,进而避免了由于对绝缘层过刻蚀导致的绝缘层被其下方覆盖的金属导电图形击穿,出现短路的问题,更好的保证了显示基板的良率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为相关技术中过孔的俯视示意图;
图2为图1中沿A1A2方向的截面示意图;
图3为图1中沿B1B2方向的截面示意图;
图4为本发明实施例提供的过孔的俯视示意图;
图5为图4中沿C1C2方向的截面示意图;
图6为图4中沿D1D2方向的截面示意图。
附图标记:
10-底层走线, 11-顶层过孔,
12-底层过孔, 20-第二绝缘层
21-第二过孔, 30-第一绝缘层,
31-第一过孔, 40-第二信号线,
50-第一导电图形, 60-沟槽,
70-基底, 80-层间绝缘层。
具体实施方式
为了进一步说明本发明实施例提供的一种显示基板及其制作方法、显示装置,下面结合说明书附图进行详细描述。
基于背景技术存在的问题,本发明的发明人经研究发现,相关技术中,在通过过孔连接双层走线时,容易出现位于顶层的走线在过孔中断裂的问题的原因如下:
如图1和图2所示,以双层走线之间包括两层绝缘层(图1中未示出)为例,相关技术中在该两层绝缘层上制作过孔的工艺流程包括:先在第二绝缘层20上制作顶层过孔11,顶层过孔11在显示器件的基底70上的正投影中包括的两条相对的边界,与底层走线10在所述基底70上的正投影不交叠;然后在顶层过孔11暴露的第一绝缘层30上继续形成底层过孔12,以将底层走线10暴露出来;最后在第二绝缘层20上形成顶层走线,使顶层走线通过顶层过孔11和底层过孔12与底层走线10电连接。
上述过程中,由于顶层过孔11在显示器件的基底70上的正投影中包括的两条相对的边界,与底层走线10在所述基底70上的正投影不交叠,使得所形成的顶层过孔11的底部边缘与第一绝缘层30之间形成段差,导致刻蚀形成顶层过孔11时,会在顶层过孔11的边缘出现一个反应离子富集区,使得顶层过孔11的边缘处的刻蚀速度加快,在顶层过孔11的边缘处产生沟槽60,而制作的底层过孔12在基底70上的正投影又被顶层过孔11在所述基底70上的正投影包围,使得在完成底层过孔12的制作后,该沟槽60依然存在,这样在形成顶层走线时,顶层走线在沟槽60处容易发生断裂。
基于上述发现,本发明的发明人考虑通过改变顶层过孔11的尺寸,来避免上述沟槽60的产生,从而解决上述问题。
请参阅图4和图5,本发明实施例提供了一种显示基板,包括:基底70、第一信号线和至少两层绝缘层;所述第一信号线包括:沿远离所述基底70的方向,依次层叠设置在所述基底70上的第一导电图形50和第二导电图形;所述至少两层绝缘层位于所述第一导电图形50和所述第二导电图形之间,所述至少两层绝缘层包括第一绝缘层30和第二绝缘层20,所述第一绝缘层30位于所述第一导电图形50和所述第二绝缘层20之间,所述第一绝缘层30上设置有第一过孔31,所述第二绝缘层20上设置有第二过孔21,所述第一过孔31在所述基底70上的正投影被所述第二过孔21在所述基底70上的正投影包围,所述第二过孔21在所述基底70上的正投影位于所述第一导电图形50在所述基底70上的正投影的内部,所述第二导电图形通过所述第二过孔21和所述第一过孔31与所述第一导电图形50耦接。
具体地,所述第一导电图形50和所述第二导电图形可均选用金属材料制作,且可以具有相同的延伸方向,但不仅限于此。
所述第二过孔21在所述基底70上的正投影位于所述第一导电图形50在所述基底70上的正投影的内部包括:所述第二过孔21在所述基底70上的正投影被所述第一导电图形50在所述基底70上的正投影包围;或者,所述第二过孔21在所述基底70上的正投影中的一部分边界,位于所述第一导电图形50在所述基底70上的正投影的边界围城的区域内,所述第二过孔21在所述基底70上的正投影中的另一部分边界,与所述第一导电图形50在所述基底70上的正投影中的部分边界重合。
值得注意,所述至少两层绝缘层除了包括所述第一绝缘层30和所述第二绝缘层20之外,还可以包括其它绝缘层,在这种情况下,在形成贯穿全部绝缘层的过孔时,要保证在形成全部绝缘层中最远离所述基底70的绝缘层上的过孔时,该过孔在基底70上的正投影要位于所述第一导电图形50在所述基底70上的正投影的内部。
在制作上述显示基板时,可先在基底70上制作第一导电图形50,然后在所述第一导电图形50背向所述基底70的一侧,依次形成层叠设置的第一绝缘层30和第二绝缘层20,接着在该第二绝缘层20上形成第二过孔21,所述第二过孔21能够暴露部分所述第一绝缘层30,且所述第二过孔21在所述基底70上的正投影位于所述第一导电图形50在所述基底70上的正投影的内部;然后在暴露的部分所述第一绝缘层30上形成第一过孔31,该第一过孔31能够暴露部分所述第一导电图形50,且该第一过孔31在所述基底70上的正投影能够被所述第二过孔21在所述基底70上的正投影包围;最后在所述第二绝缘层20背向所述基底70的表面制作第二导电图形,所述第二导电图形通过所述第二过孔21和所述第一过孔31与所述第一导电图形50耦接。
根据上述显示基板的具体结构和制作过程可知,本发明实施例提供的显示基板中,设置第二绝缘层20上的第二过孔21在所述基底70上的正投影,位于所述第一导电图形50在所述基底70上的正投影的内部,使得所形成的第二过孔21的底部边缘与所述第一绝缘层30之间不会形成段差,这样在刻蚀形成所述第二过孔21时,不会在第二过孔21的边缘出现反应离子富集区,使得第二过孔21的边缘处的刻蚀速度与第二过孔21的其它位置的刻蚀速度相同,从而避免了在第二过孔21的边缘处产生沟槽60,使得在完成所述第一过孔31的制作后,在形成第二导电图形时,第二导电图形不容易发生断裂。
而且,本发明实施例提供的显示基板中,由于不会在第二过孔21的边缘处产生沟槽60,避免了在沟槽60处刻蚀时,容易产生的对第二绝缘层20或其下方的绝缘层过刻蚀现象,进而避免了由于对绝缘层过刻蚀导致的绝缘层被其下方覆盖的金属导电图形击穿,出现短路的问题,更好的保证了显示基板的良率。
如图4和图6所示,在一些实施例中,所述显示基板还包括第二信号线40,所述第二信号线40位于所述第一导电图形50与所述基底70之间,所述第二信号线40在所述基底70上的正投影与所述第一导电图形50在所述基底70上的正投影存在第一交叠区域,所述第一交叠区域与所述第二过孔21在所述基底70上的正投影不交叠。
具体地,所述第二信号线40的延伸方向可与所述第一信号线的延伸方向相交,示例性的,所述第二信号线40的延伸方向与所述第一信号线的延伸方向垂直,但不仅限于此。
所述第二信号线40的设置位置多种多样,例如:所述第二信号线40位于所述第一导电图形50与所述基底70之间,所述第二信号线40与所述第一导电图形50之间还设置有层间绝缘层80。
如图6所示,由于所述第二信号线40位于所述第一导电图形50与所述基底70之间,且所述第二信号线40与所述第一信号线交叠,因此,所述第一导电图形50在所述第一交叠区域的边缘会形成段差,即在垂直于所述基底70的方向上,所述第一导电图形50位于所述第二信号线40上的部分,会高于所述第一导电图形50没有位于所述第二信号线40上的部分;进而使得形成在所述第一导电图形50上的第一绝缘层30也存在段差,导致了形成在第一绝缘层30上的第二绝缘层20,以及在形成第一过孔31时需要在第一绝缘层30上形成的第一光刻胶,在段差附近的膜厚都会不均匀,且在存在段差的位置附近膜层厚度较薄。示例性的,在垂直于所述基底70的方向上,所述第一绝缘层30中远离段差的部分的厚度为580nm,所述第一绝缘层30中靠近段差的部分的厚度为350nm。
在这种情况下,若设置所述第二过孔21在所述基底70上的正投影与所述第一交叠区域交叠,则在形成所述第二过孔21的过程中,可能会对段差附近的第二绝缘层20和/或第一光刻胶层过刻,导致段差附近的第一导电图形50损伤(如图3中的X),出现第一导电图形50金属氧化,阻抗增加等问题,进而影响了第一导电图形50的电连接性能,影响了显示基板中与该第一导电图形50电连接的薄膜晶体管的电学特性,以及显示基板的品质。
上述实施例提供的显示基板中,通过设置所述第一交叠区域与所述第二过孔21在所述基底70上的正投影不交叠,使得在垂直于所述基底70的方向上,所述第二过孔21和所述第一过孔31均不会与由所述第二信号线40导致的段差交叠,这样在所述第二过孔21的形成区域中,各膜层的厚度均匀,在形成所述第二过孔21的过程中,就不会对第二绝缘层20和/或第一光刻胶层过刻蚀,从而避免了由于过刻蚀导致的第一导电图形50损伤,出现金属氧化,阻抗增加等问题,保证了第一导电图形50的电连接性能,显示基板中与该第一导电图形50电连接的薄膜晶体管的电学特性,以及显示基板的品质。
如图4所示,在一些实施例中,所述第一交叠区域靠近所述第二过孔21的边界,与所述第二过孔21在所述基底70上的正投影之间的最小距离(如图4中的d3)大于0.5μm。
具体地,上述将所述第一交叠区域靠近所述第一过孔31的边界,与所述第二过孔21在所述基底70上的正投影之间的最小距离大于0.5μm,能够更好的保证在所述第二过孔21的形成区域中,各膜层的厚度均匀,在形成所述第二过孔21的过程中,不会对第二绝缘层20和/或第一光刻胶层过刻蚀,从而更好的避免了由于过刻蚀导致的第一导电图形50损伤,出现金属氧化,阻抗增加等问题,保证了第一导电图形50的电连接性能,显示基板中与该第一导电图形50电连接的薄膜晶体管的电学特性和稳定性,以及显示基板的良率和品质。
在一些实施例中,所述第一信号线包括负电源信号线,所述第二信号线40包括栅线。
具体地,所述第一信号线和所述第二信号线40的具体类型多种多样,示例性的,所述第一信号线包括负电源信号线,所述第二信号线40包括栅线,所述负电源信号线包括的第一导电图形50沿第一方向延伸,所述第二信号线40沿第二方向延伸,所述第一方向与所述第二方向垂直。
如图4所示,在一些实施例中,所述第二过孔21在所述基底70上的正投影的边界,与所述第一导电图形50在所述基底70上的正投影的边界之间的最小距离(如图4中的d1或d2)大于阈值。
具体地,上述设置第二绝缘层20上的第二过孔21在所述基底70上的正投影,位于所述第一导电图形50在所述基底70上的正投影的内部,并设置所述第二过孔21在所述基底70上的正投影的边界,与所述第一导电图形50在所述基底70上的正投影的边界之间的最小距离大于阈值,更好的保证了所形成的第二过孔21的底部边缘与所述第一绝缘层30之间不会形成段差,这样在刻蚀形成所述第二过孔21时,不会在第二过孔21的边缘出现反应离子富集区,使得第二过孔21的边缘处的刻蚀速度与第二过孔21的其它位置的刻蚀速度相同,从而避免了在第二过孔21的边缘处产生沟槽60,使得在完成所述第一过孔31的制作后,在形成第二导电图形时,第二导电图形不容易发生断裂。
而且,由于不会在第二过孔21的边缘处产生沟槽60,避免了在沟槽60处刻蚀时,容易产生的对第二绝缘层20或其下方的绝缘层过刻蚀现象,进而避免了由于对绝缘层过刻蚀导致的绝缘层被其下方覆盖的金属导电图形击穿,出现短路的问题,更好的保证了显示基板的良率。
上述阈值的具体取值可根据实际需要设置,示例性的,设置所述阈值在0.5μm~0.8μm之间;这种设置方式不仅能够避免在第二过孔21的边缘处产生沟槽60,而且保证了所述第二过孔21的孔径尺寸足够大,进而能够保证后续形成的第一过孔31的孔径尺寸足够大,使得所述第一导电图形50与所述第二导电图形之间具有良好的电连接性能。
需要说明,在垂直于所述基底的方向上,当所述第一导电图形和所述第二信号线的厚度在300nm~1000nm之间(包括端点值)时,d1、d2和d3可均大于或等于0.5μm~1.5μm之间的任意值;所述第一导电图形和所述第二信号线的厚度不同,对应d1、d2和d3的要求不同,在实际制备时,d1、d2和d3可不完全一样,示例性的,所述第一导电图形和所述第二信号线的厚度为600nm时,可设置d1=0.8μm,d2=1.2μm,d3=1.0μm。
在一些实施例中,可设置所述第一绝缘层30包括钝化层,所述第二绝缘层20包括有机硅平坦层(SOG)。
具体地,所述有机硅平坦层能够将其覆盖的段差平坦化,使得所述有机硅平坦层背向所述基底70的表面平坦。
本发明实施例还提供了一种显示装置,包括上述实施例提供的显示基板。
由于上述实施例提供的显示基板中,设置第二绝缘层20上的第二过孔21在所述基底70上的正投影,位于所述第一导电图形50在所述基底70上的正投影的内部,使得所形成的第二过孔21的底部边缘与所述第一绝缘层30之间不会形成段差,这样在刻蚀形成所述第二过孔21时,不会在第二过孔21的边缘出现反应离子富集区,使得第二过孔21的边缘处的刻蚀速度与第二过孔21的其它位置的刻蚀速度相同,从而避免了在第二过孔21的边缘处产生沟槽60,使得在完成所述第一过孔31的制作后,在形成第二导电图形时,第二导电图形不容易发生断裂。而且,上述实施例提供的显示基板中,由于不会在第二过孔21的边缘处产生沟槽60,避免了在沟槽60处刻蚀时,容易产生的对第二绝缘层20或其下方的绝缘层过刻蚀现象,进而避免了由于对绝缘层过刻蚀导致的绝缘层被其下方覆盖的金属导电图形击穿,出现短路的问题,更好的保证了显示基板的良率。
另外,上述实施例提供的显示基板中,通过设置所述第一交叠区域与所述第二过孔21在所述基底70上的正投影不交叠,使得在垂直于所述基底70的方向上,所述第二过孔21和所述第一过孔31均不会与由所述第二信号线40导致的段差交叠,这样在所述第二过孔21的形成区域中,各膜层的厚度均匀,在形成所述第二过孔21的过程中,就不会对第二绝缘层20和/或第一光刻胶层过刻蚀,从而避免了由于过刻蚀导致的第一导电图形50损伤,出现金属氧化,阻抗增加等问题,保证了第一导电图形50的电连接性能,显示基板中与该第一导电图形50电连接的薄膜晶体管的电学特性,以及显示基板的品质。
因此,本发明实施例提供的显示装置在包括上述实施例提供的显示基板时,同样具有上述有益效果,此处不再赘述。
需要说明的是,所述显示装置可以为:电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明实施例还提供了一种显示基板的制作方法,用于制作上述实施例提供的显示基板,所述制作方法包括在基底70上制作第一信号线和至少两层绝缘层的步骤,该步骤具体包括:
在基底70上制作第一导电图形50;
在所述第一导电图形50背向所述基底70的一侧制作第一绝缘层30;
在所述第一绝缘层30背向所述基底70的一侧制作第二绝缘层20,在所述第二绝缘层20上形成第二过孔21,所述第二过孔21暴露部分所述第一绝缘层30,所述第二过孔21在所述基底70上的正投影位于所述第一导电图形50在所述基底70上的正投影的内部;
在暴露的部分所述第一绝缘层30上形成第一过孔31,所述第一过孔31暴露部分所述第一导电图形50,所述第一过孔31在所述基底70上的正投影被所述第二过孔21在所述基底70上的正投影包围;
在所述第二绝缘层20背向所述基底70的表面制作第二导电图形,所述第二导电图形通过所述第二过孔21和所述第一过孔31与所述第一导电图形50耦接。
具体地,利用金属材料在基底70上形成第一导电膜层,利用构图工艺对所述第一导电膜层进行构图,形成所述第一导电图形50;然后在所述第一导电图形50背向所述基底70的一侧制作第一绝缘层30,在所述第一绝缘层30背向所述基底70的一侧制作第二绝缘层20;接着在所述第二绝缘层20背向所述基底70的表面形成第二光刻胶层,对所述第二光刻胶层进行曝光、显影,形成第二光刻胶层去除区域和第二光刻胶层保留区域,其中所述第二光刻胶去除区域对应所述第二过孔21所在区域,所述第二光刻胶保留区域对应除所述第二过孔21所在区域之外的其它区域,刻蚀位于第二光刻胶层去除区域的第二绝缘层20,将位于第二光刻胶层去除区域的第二绝缘层20去除,形成第二过孔21;然后继续形成能够覆盖剩余的所述第二绝缘层20和第二过孔21的第一光刻胶层,并对所述第一光刻胶层进行曝光、显影,形成第一光刻胶层保留区域和第一光刻胶层去除区域,其中所述第一光刻胶层去除区域对应所述第一过孔31所在区域,所述第一光刻胶层保留区域对应除所述第一过孔31所在区域之外的其它区域,接着刻蚀位于所述第一光刻胶层去除区域的第一绝缘层30,以将位于所述第一光刻胶层去除区域的第一绝缘层30去除,形成所述第一过孔31;最后形成能够覆盖剩余的所述第二绝缘层20、所述第二过孔21和所述第一过孔31的第二导电膜层,并利用构图工艺对所述第二导电膜层进行构图,形成所述第二导电图形,所述第二导电图形通过所述第二过孔21和所述第一过孔31与所述第一导电图形50电连接。
采用本发明实施例提供的制作方法制作的显示基板中,设置了第二绝缘层20上的第二过孔21在所述基底70上的正投影,位于所述第一导电图形50在所述基底70上的正投影的内部,使得所形成的第二过孔21的底部边缘与所述第一绝缘层30之间不会形成段差,这样在刻蚀形成所述第二过孔21时,不会在第二过孔21的边缘出现反应离子富集区,使得第二过孔21的边缘处的刻蚀速度与第二过孔21的其它位置的刻蚀速度相同,从而避免了在第二过孔21的边缘处产生沟槽60,使得在完成所述第一过孔31的制作后,在形成第二导电图形时,第二导电图形不容易发生断裂。
而且,采用本发明实施例提供的制作方法制作的显示基板中,由于不会在第二过孔21的边缘处产生沟槽60,避免了在沟槽60处刻蚀时,容易产生的对第二绝缘层20或其下方的绝缘层过刻蚀现象,进而避免了由于对绝缘层过刻蚀导致的绝缘层被其下方覆盖的金属导电图形击穿,出现短路的问题,更好的保证了显示基板的良率。
在一些实施例中,上述实施例提供的制作方法还包括:
在制作所述第一导电图形50之前,在所述基底70上形成第二信号线40,所述第二信号线40在所述基底70上的正投影与所述第一导电图形50在所述基底70上的正投影存在第一交叠区域,所述第一交叠区域与所述第二过孔21在所述基底70上的正投影不交叠。
采用上述实施例提供的制作方法制作的显示基板中,通过设置所述第一交叠区域与所述第二过孔21在所述基底70上的正投影不交叠,使得在垂直于所述基底70的方向上,所述第二过孔21和所述第一过孔31均不会与由所述第二信号线40导致的段差交叠,这样在所述第二过孔21的形成区域中,各膜层的厚度均匀,在形成所述第二过孔21的过程中,就不会对第二绝缘层20和/或第一光刻胶层过刻蚀,从而避免了由于过刻蚀导致的第一导电图形50损伤,出现金属氧化,阻抗增加等问题,保证了第一导电图形50的电连接性能,显示基板中与该第一导电图形50电连接的薄膜晶体管的电学特性,以及显示基板的品质。
需要说明,本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于方法实施例而言,由于其基本相似于产品实施例,所以描述得比较简单,相关之处参见产品实施例的部分说明即可。
除非另外定义,本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。
在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种显示基板,其特征在于,包括:
基底,
第一信号线,所述第一信号线包括:沿远离所述基底的方向,依次层叠设置在所述基底上的第一导电图形和第二导电图形;
位于所述第一导电图形和所述第二导电图形之间的至少两层绝缘层,所述至少两层绝缘层包括第一绝缘层和第二绝缘层,所述第一绝缘层位于所述第一导电图形和所述第二绝缘层之间,所述第一绝缘层上设置有第一过孔,所述第二绝缘层上设置有第二过孔,所述第一过孔在所述基底上的正投影被所述第二过孔在所述基底上的正投影包围,所述第二过孔在所述基底上的正投影位于所述第一导电图形在所述基底上的正投影的内部,所述第二导电图形通过所述第二过孔和所述第一过孔与所述第一导电图形耦接。
2.根据权利要求1所述的显示基板,其特征在于,所述显示基板还包括第二信号线,所述第二信号线位于所述第一导电图形与所述基底之间,所述第二信号线在所述基底上的正投影与所述第一导电图形在所述基底上的正投影存在第一交叠区域,所述第一交叠区域与所述第二过孔在所述基底上的正投影不交叠。
3.根据权利要求2所述的显示基板,其特征在于,所述第一交叠区域靠近所述第二过孔的边界,与所述第二过孔在所述基底上的正投影之间的最小距离大于0.5μm。
4.根据权利要求2所述的显示基板,其特征在于,所述第一信号线包括负电源信号线,所述第二信号线包括栅线。
5.根据权利要求1所述的显示基板,其特征在于,所述第二过孔在所述基底上的正投影的边界,与所述第一导电图形在所述基底上的正投影的边界之间的最小距离大于阈值;所述阈值在0.5μm~0.8μm之间。
6.根据权利要求1所述的显示基板,其特征在于,所述第一绝缘层包括钝化层,所述第二绝缘层包括有机硅平坦层。
7.一种显示装置,其特征在于,包括如权利要求1~6中任一项所述的显示基板。
8.一种显示基板的制作方法,其特征在于,包括在基底上制作第一信号线和至少两层绝缘层的步骤,所述第一信号线包括:沿远离所述基底的方向,依次层叠设置在所述基底上的第一导电图形和第二导电图形;该步骤具体包括:
在基底上制作第一导电图形;
在所述第一导电图形背向所述基底的一侧制作第一绝缘层;
在所述第一绝缘层背向所述基底的一侧制作第二绝缘层,在所述第二绝缘层上形成第二过孔,所述第二过孔暴露部分所述第一绝缘层,所述第二过孔在所述基底上的正投影位于所述第一导电图形在所述基底上的正投影的内部;
在暴露的部分所述第一绝缘层上形成第一过孔,所述第一过孔暴露部分所述第一导电图形,所述第一过孔在所述基底上的正投影被所述第二过孔在所述基底上的正投影包围;
在所述第二绝缘层背向所述基底的表面制作第二导电图形,所述第二导电图形通过所述第二过孔和所述第一过孔与所述第一导电图形耦接。
9.根据权利要求8所述的显示基板的制作方法,其特征在于,所述制作方法还包括:
在制作所述第一导电图形之前,在所述基底上形成第二信号线,所述第二信号线在所述基底上的正投影与所述第一导电图形在所述基底上的正投影存在第一交叠区域,所述第一交叠区域与所述第二过孔在所述基底上的正投影不交叠。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911135979.2A CN110828487B (zh) | 2019-11-19 | 2019-11-19 | 一种显示基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911135979.2A CN110828487B (zh) | 2019-11-19 | 2019-11-19 | 一种显示基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110828487A CN110828487A (zh) | 2020-02-21 |
CN110828487B true CN110828487B (zh) | 2022-05-20 |
Family
ID=69556866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911135979.2A Active CN110828487B (zh) | 2019-11-19 | 2019-11-19 | 一种显示基板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110828487B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111666000B (zh) * | 2020-07-30 | 2023-07-18 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010091686A (ko) * | 2000-03-17 | 2001-10-23 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
CN1992291A (zh) * | 2005-12-30 | 2007-07-04 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管基板及其制造方法 |
CN102610563A (zh) * | 2012-04-06 | 2012-07-25 | 上海集成电路研发中心有限公司 | 制备铜双大马士革结构的方法 |
CN103824864A (zh) * | 2014-02-12 | 2014-05-28 | 北京京东方显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN104777687A (zh) * | 2015-04-29 | 2015-07-15 | 深圳市华星光电技术有限公司 | 阵列基板及具有该阵列基板的显示装置 |
CN107065332A (zh) * | 2017-02-14 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种扇出线结构、显示面板及其制造方法 |
CN107482012A (zh) * | 2017-08-31 | 2017-12-15 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
CN108470715A (zh) * | 2018-04-04 | 2018-08-31 | 华越微电子有限公司 | 一种双层布线平坦化加工工艺 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7482208B2 (en) * | 2003-09-18 | 2009-01-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
-
2019
- 2019-11-19 CN CN201911135979.2A patent/CN110828487B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010091686A (ko) * | 2000-03-17 | 2001-10-23 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
CN1992291A (zh) * | 2005-12-30 | 2007-07-04 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管基板及其制造方法 |
CN102610563A (zh) * | 2012-04-06 | 2012-07-25 | 上海集成电路研发中心有限公司 | 制备铜双大马士革结构的方法 |
CN103824864A (zh) * | 2014-02-12 | 2014-05-28 | 北京京东方显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN104777687A (zh) * | 2015-04-29 | 2015-07-15 | 深圳市华星光电技术有限公司 | 阵列基板及具有该阵列基板的显示装置 |
CN107065332A (zh) * | 2017-02-14 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种扇出线结构、显示面板及其制造方法 |
CN107482012A (zh) * | 2017-08-31 | 2017-12-15 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
CN108470715A (zh) * | 2018-04-04 | 2018-08-31 | 华越微电子有限公司 | 一种双层布线平坦化加工工艺 |
Also Published As
Publication number | Publication date |
---|---|
CN110828487A (zh) | 2020-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230230983A1 (en) | Method of fabricating array substrate, array substrate and display device | |
WO2016141709A1 (zh) | 阵列基板及其制作方法、显示装置 | |
TWI704677B (zh) | 記憶體結構及其形成方法 | |
TWI441198B (zh) | 面板及其製法 | |
JP2008192986A (ja) | 半導体装置とその製造方法 | |
TW200919705A (en) | Stack capacitor in semiconductor device and method for fabricating the same | |
KR20150062540A (ko) | 어레이 기판 및 이의 제조방법 | |
WO2017202188A1 (zh) | 显示基板的制作方法、显示基板和显示装置 | |
CN110854175B (zh) | 阵列基板及其制备方法、显示面板 | |
CN110828487B (zh) | 一种显示基板及其制作方法、显示装置 | |
CN109585452B (zh) | 一种存储器及其制作方法 | |
US20080048191A1 (en) | Organic light emitting display device and method of fabricating the same | |
KR100668957B1 (ko) | 엠아이엠 캐패시터 제조 방법 | |
WO2017190567A1 (zh) | 阵列基板及其制造方法和显示装置 | |
US6621117B2 (en) | Semiconductor device having memory cell and peripheral circuitry with dummy electrode | |
JP2005354046A (ja) | 半導体装置の製造方法 | |
WO2022142346A1 (zh) | 存储器件、半导体结构及其形成方法 | |
KR101997155B1 (ko) | 반도체 소자의 제조 방법 | |
JPH1027799A (ja) | 半導体装置及びその製造方法 | |
KR100310470B1 (ko) | 양면반도체메모리소자및그제조방법 | |
JP2023545142A (ja) | 表示パネル及びその製造方法並びに表示装置 | |
JP2001339048A (ja) | 半導体装置およびその製造方法 | |
JPWO2015001662A1 (ja) | 半導体装置およびその製造方法 | |
CN112951096B (zh) | 显示面板及其制备方法 | |
KR20110026757A (ko) | 반도체 소자 및 그의 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |