JPH1027799A

JPH1027799A - 半導体装置及びその製造方法

Info

Publication number: JPH1027799A
Application number: JP9210497A
Authority: JP
Inventors: Masaaki Kinugawa; 正明衣川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-04-22
Filing date: 1997-04-10
Publication date: 1998-01-27

Abstract

(57)【要約】【課題】半導体装置の高速化、高集積化が急速に進め
られており、配線の高集積化による配線容量の増大が、
半導体装置の高速化を妨げる主要な原因となりつつあ
る。多層配線構造を有する半導体装置にダミーパターン
を形成しようとするときは、多層配線構造の全配線容量
を増加させないようにすることが極めて重要な課題とな
っている。【解決手段】多層配線構造の最上層を除く少なくとも
１の配線パターンに、電気的に接続されることなく形成
されたダミーパターンと、前記多層配線構造に形成され
た配線パターンとの間に、半導体装置の要求性能に応じ
て、ダミーパターンを所定の規則に従って配置すること
により、多層配線構造にダミーパターンを配置する際、
全配線容量の増加を最小限に抑える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置とその製造方法に関し、特に、層間絶縁
膜の平坦化のためにダミーパターンを形成する工程と、
ＣＭＰ（ChemicalMechanical Polish）法により層間絶
縁膜を平坦化する工程を含んで形成された半導体装置と
その製造方法に関する。

【０００２】

【従来の技術】図５は、半導体基板上に形成された層間
絶縁膜を、ＣＭＰ法により平坦化する様子を説明するた
めの半導体装置の断面図である。半導体基板１上には、
不純物のイオン注入や拡散を行って形成された図示せぬ
素子、その表面上に形成された一層目層間絶縁膜６、素
子との接続のために層間絶縁膜６に形成された図示せぬ
コンタクトホール、層間絶縁膜６表面上に形成された一
層目のＡｌ配線パターン７ａ、７ｂ、及び二層目の層間
絶縁膜９を有している。

【０００３】図示するように、二層目の層間絶縁膜９の
下地には膜厚の厚い一層目のＡｌ配線パターン７ａ、７
ｂが存在するために、層間絶縁膜９の表面は凹凸を有し
た形状となる。この凹凸を有した形状の層間絶縁膜９表
面上にそのまま二層目のＡｌ配線を形成しようとすれ
ば、そのパターニングの際のリソグラフィーの加工精度
が低下し、この結果、配線歩留まりの低下やエレクトロ
マイグレーションの低下、物理的な歪みに弱い等の問題
が生じる。

【０００４】この問題が生じるのを避けるため、二層目
のＡｌ配線パターンを形成するためのＡｌ膜を堆積する
前に、ＣＭＰ法を用いて層間絶縁膜９表面を研磨布１６
により研磨し、平坦化する工程を行うことが望ましい。
この場合、配線パターン７ａ周囲の配線パターンが疎に
形成された領域を覆う層間絶縁膜９の表面と、配線パタ
ーン７ｂ周囲の配線パターンが密に形成された領域を覆
う層間絶縁膜９の表面とが、同時に研磨されることにな
る。

【０００５】しかし、研磨布１６と配線パターン７ａを
覆う層間絶縁膜９表面との接触面積が、研磨布１６と配
線パターン７ｂを覆う層間絶縁膜９の表面との接触面積
に比べ大きくなり、配線パターン７ａを覆う層間絶縁膜
９表面に研磨布１６の圧力が大きくかかり、この部分の
ポリッシュレートが大きくなる。このため、層間絶縁膜
９表面の平坦性が逆に損なわれるという問題点がある。

【０００６】また、配線パターン７ａ、７ｂのパターニ
ングは、反応性イオンエッチング法により行うが、この
際、配線パターンが密に設計された領域における配線材
料のエッチングレートが、配線パターンが疎に設計され
た領域における配線材料のエッチングレートに比べ大き
くなる。これは、エッチング時に用いられるエッチング
イオンの密度が単位面積当たり全て等しく、配線パター
ンが疎に設計された領域では、配線パターンが密に設計
された領域に比べ、より多くの配線材料をエッチング除
去する必要があるからである。この結果、配線パターン
の疎密がエッチングレートの不均一を生ずるという問題
点がある。

【０００７】上記の２つの問題点を解決するため、配線
パターンが疎に形成された配線パターン７ａの周辺領域
に配線パターンや他の素子とは電気的には接続されてい
ない状態でダミーパターンを配置し、配線パターン上部
に形成される層間絶縁膜の平坦性の向上と、配線パター
ンの加工精度の改善を図る技術が知られている。

【０００８】図６（ａ）、（ｂ）にダミーパターンを配
置した従来の半導体装置の平面図及び断面図を示す。図
示するように、ダミーパターン８は配線パターンが疎の
領域に形成された２つの一層目Ａｌ配線パターン７ａ、
７ｂの間に配置される。ダミーパターン８が配置された
ことにより、二層目の層間絶縁膜９表面は平坦化され、
その表面上に二層目Ａｌ配線パターン１０を高精度で微
細に加工することが可能となる。また配線パターンが密
に設計された領域とほぼ同程度の密度で配線パターン７
ａ、７ｂ及びダミーパターン８を形成すれば、反応性イ
オンエッチング法においてエッチングレートの不均一を
生じることも無く、配線パターン７ａ、７ｂを精度よく
加工することもできる。

【０００９】尚、二層目Ａｌ配線パターンのパッシベー
ション用絶縁膜１１上には配線パターンを設けないの
で、その表面を平坦化する必要はない。ところで近年、
半導体装置の高速化、高集積化が急速に進められてい
る。この場合、配線の高集積化による配線容量の増大
が、半導体装置の高速化を妨げる主要な原因となりつつ
ある。従って、前述のように多層配線構造を有する半導
体装置にダミーパターンを形成しようとするときは、多
層配線構造の全配線容量を増加させないようにすること
が極めて重要な課題となっている。

【００１０】ここで、図６に示す構造における配線間容
量及び基板間容量について考察する。例えば、図７
（ａ）に示すように、一般に、容量を形成する対向する
電極２０ａ、２０ｂの間に、厚さＴ１の絶縁層１９のみ
が存在する場合と、図７（ｂ）に示すように、絶縁層１
９内に厚さＴ２の導電層２１が存在する場合とを比べれ
ば、後者の容量値は前者のＴ１／（Ｔ１−Ｔ２）倍とな
る。換言すれば、絶縁層内に導電層を介在させたときの
容量の値は、絶縁層の厚さから、導電層の厚さを差し引
いた厚さをみかけの絶縁層の厚さとした場合の容量値と
実質的に等しくなる。

【００１１】従って、図７（ｂ）の電気的に接続された
対向する２つの電極２０ａと２０ｂと絶縁層内の導電層
２１を、それぞれ、図６に示す同一配線パターンに形成
された２つの配線パターン７ａ、７ｂの端面と、電気的
に接続されないダミーパターン８とみなせば、配線間容
量１８に対するダミーパターンの影響を、図７により等
価的に求めることができる。また同様に２つの電極２０
ａと２０ｂと絶縁層内の導電層２１を、それぞれ、二層
目配線パターン１０の底面と基板１表面及び、電気的に
接続されないダミーパターン８とみなせば、基板間容量
１７に対するダミーパターンの影響を、図７により等価
的に求めることができる。

【００１２】すなわちダミーパターン８の配線間容量１
８に対する影響を考慮する場合には、２つの配線パター
ン７ａ、７ｂの端面の間隔から、２つの配線パターン内
部にあるダミーパターン８の幅を差し引いた値が、配線
間にダミーパターンが存在する場合の、２つの配線パタ
ーン間の容量に対応する絶縁膜のみかけの厚さとみなす
ことができる。さらに２つの配線パターンの内部に幅の
異なる複数のダミーパターンが形成される場合には、２
つの配線パターンの端面の間隔からダミーパターンの幅
の和を差し引いた値が、２つの配線パターン間の容量に
対応する絶縁膜のみかけの厚さとみなすことができる。

【００１３】同様にダミーパターン８の基板間容量１７
に対する影響を考慮する場合には、基板１表面と配線パ
ターン１０との間に形成される層間絶縁膜６、９の膜厚
の和からその内部にあるダミーパターン８の膜厚を差し
引いた値が、配線と基板間にダミーパターンが存在する
場合の、基板間容量に対応する絶縁膜のみかけの厚さと
みなすことができる。

【００１４】よって図６に示すように、単に配線パター
ンが疎に形成された領域にダミーパターンを設けた場合
では、配線パターン１０と半導体基板１との間にダミー
パターン８が存在することとなるため、ダミーパターン
上の二層目の配線パターンと基板１との基板間容量１７
の値が増加することになる。また配線パターン７ａと７
ｂとの間にダミーパターン８が存在することとなるた
め、配線パターン７ａと７ｂとの間の配線間容量１８の
値も増加することになる。

【００１５】尚、上記の説明においては半導体基板１上
に形成される素子分離絶縁膜の影響を考慮していない。
素子分離絶縁膜が形成されている領域では、配線１０と
基板１との間に形成される基板間容量１７は、素子分離
絶縁膜の膜厚分だけ低下することになるが、素子分離絶
縁膜は配線１０下部の全領域において形成されるもので
はなく、また、設計基準を厳しくする立場から、素子分
離絶縁膜を考慮しないのは妥当な評価方法である。

【００１６】さらに、二層以上の多層配線において、中
間層にダミーパターンを配置したときの影響は厳密には
上下に隣り合う配線パターン以外にも及ぶのであるが、
このとき、複数の厚い層間絶縁膜が介在するので、その
影響は無視することができる。

【００１７】

【発明が解決しようとする課題】上記のように半導体装
置の高速化、高集積化が急速に進められており、配線の
高集積化による配線容量の増大が、半導体装置の高速化
を妨げる主要な原因となりつつある。従って、多層配線
構造を有する半導体装置にダミーパターンを形成しよう
とするときは、多層配線構造の全配線容量を増加させな
いようにすることが極めて重要な課題となっている。

【００１８】本発明は多層配線構造の層間絶縁膜をＣＭ
Ｐ法により研磨する際に、ダミーパターンを用いること
により平坦性を確保し、配線パターンの加工精度を保つ
とともに、前記多層配線構造の全配線容量を大きく増加
することなく、半導体装置の高速化と高集積化を達成す
ることのできる半導体装置及びその製造方法を提供する
ことを目的とする。

【００１９】

【課題を解決するための手段】上記の目的を達成するた
め本発明の多層配線構造を有する半導体装置の第一の実
施形態は、半導体基板上に第一の膜厚を有して形成され
た第一層間絶縁膜と、前記第一層間膜表面上に形成され
た複数の第一配線パターンと、前記第一層間絶縁膜表面
上の前記第一配線パターン間に電気的に絶縁されて形成
されたダミーパターンと、前記第一層間絶縁膜、前記第
一配線パターン、前記ダミーパターン表面上に前記第一
層間絶縁膜から第二の膜厚を有して形成された第二層間
絶縁膜と、前記第二層間絶縁膜表面上に形成された二層
目配線パターンとを有し、前記ダミーパターンと前記二
層目配線パターンとは平面的に離間していることを特徴
とする。

【００２０】また本発明の第二の実施形態の半導体装置
は、半導体基板上に形成された層間絶縁膜と、前記層間
絶縁膜表面上に第一間隔をもって形成された少なくとも
２つの第一配線パターンと、前記層間絶縁膜表面上に最
小間隔をもって形成された少なくとも２つの二層目配線
パターンと、前記第一配線パターン間の少なくとも１つ
の領域に電気的に絶縁されて形成されたダミーパターン
とを有し、前記第一間隔から前記ダミーパターンの幅を
差し引いた距離が、前記最小間隔に比べて大きいことを
特徴とする。

【００２１】また本発明の第一の実施形態に対応した半
導体装置の製造方法は、半導体基板表面上に第一の膜厚
で第一の層間絶縁膜を形成する工程と、前記第一の層間
絶縁膜表面上に第一の導電膜を形成する工程と、前記第
一の導電膜をパターニングし、少なくとも２つの第一配
線パターンと、この２つの第一配線パターンの間にダミ
ーパターンを形成する工程と、前記第一層間絶縁膜、前
記第一配線パターン、前記ダミーパターン表面上に前記
第一層間絶縁膜から第二の膜厚で二層目の層間絶縁膜を
形成する工程と、前記二層目の層間絶縁膜表面上に第二
の導電膜を形成する工程と、前記第二の導電膜を前記ダ
ミーパターンと平面的に離間するようにパターニング
し、第二の配線パターンを形成する工程とを有すること
を特徴とする。

【００２２】また本発明の第二の実施形態に対応した半
導体装置の製造方法は、半導体基板上に層間絶縁膜を形
成する工程と、前記層間絶縁膜表面上に第一導電膜を形
成する工程と、前記第一導電膜をパターニングし、第一
間隔をもって少なくとも２つの第一配線パターンを形成
し、最小間隔をもって少なくとも２つの二層目配線パタ
ーンを形成し、前記第一配線パターンの間にダミーパタ
ーンを形成する工程とを有し、前記第一間隔から前記ダ
ミーパターンの幅を差し引いた距離が、前記最小間隔に
比べて大きくなるように前記ダミーパターンを形成する
ことを特徴とする。

【００２３】以上のような半導体装置及びその製造方法
を適用することにより、多層配線構造の最上層を除く少
なくとも１の配線パターンに、電気的に接続されること
なく形成されたダミーパターンと、前記多層配線構造に
形成された配線パターンとの間に、半導体装置の要求性
能に応じて、上記ダミーパターン配置の規則の一つ、ま
たはその組み合わせを適用することにより、前記多層配
線構造にダミーパターンを配置する際、全配線容量の増
加を最小限に抑えることができる。

【００２４】また、ＣＭＰ研磨を用いて多層配線構造の
平坦化が達成されると同時に、配線パターンの寄生容量
の増大と半導体装置の動作速度の低下が最小限に抑制さ
れるので、リソグラフィー工程における製造歩留まりの
向上と、高機能、高性能でかつ信頼性に優れた半導体装
置とその製造方法を得ることができる。

【００２５】

【発明の実施の形態】本発明の第一の実施形態を図１
（ａ）、（ｂ）の平面図及び断面図を参照して説明す
る。製造方法を以下に示す。はじめに半導体基板１表面
上にＣＶＤ法などにより層間絶縁膜６を堆積する。次
に、層間絶縁膜６表面上にＡｌやポリシリコン等の配線
材料を堆積し、リソグラフィ工程により配線材料をパタ
ーニングし、第一配線パターン７ａ、７ｂ及びダミーパ
ターン８を形成する。次に配線パターン、ダミーパター
ン、層間絶縁膜６表面上にＣＶＤ法などにより層間絶縁
膜９を堆積し、その表面上をＣＭＰ法により平坦化す
る。次に、平坦化された層間絶縁膜９表面上にＡｌやポ
リシリコン等の配線材料を堆積し、これをリソグラフィ
工程によりパターニングし二層目配線パターン１０を形
成する。そして最後に配線パターン１０、層間絶縁膜９
表面上にパッシベーション膜１１を堆積する。

【００２６】尚、ダミーパターン８は、配線パターンが
疎に設計された領域に形成されるため、層間絶縁膜９表
面の平坦性の向上と、配線パターン７ａ、７ｂの加工精
度の向上に寄与している。またダミーパターン８は、基
板１や配線パターン７ａ、７ｂ、１０等とは電気的には
接続されておらず、またその高さは配線パターン７ａ、
７ｂと同様である。

【００２７】本発明の第一の実施形態が特徴とするとこ
ろは、一層目のダミーパターン８と、二層目配線パター
ン１０とが、平面的には重複部分を生じないようにダミ
ーパターン８或いは二層目配線パターン１０を形成した
点にある。すなわちダミーパターン８の上部（または二
層目配線パターン１０下部）に、二層目配線パターン１
０（またはダミーパターン８）が存在しないように、ダ
ミーパターン８及び二層目配線パターン１０を形成す
る。尚、本明細書中では、上記のようなダミーパターン
８と二層目配線パターンとの関係を平面的に重複しな
い、または平面的に距離を有するという表現で示す。

【００２８】従来では、その上部に二層目配線パターン
を形成するしないに関わらず、一層目配線パターンが疎
に形成される領域には、二層目配線パターンと基板との
間に形成される基板間容量等を考慮せずダミーパターン
を形成していた。このため、図７を参照して説明したよ
うに、基板間容量は二層目配線パターンと基板間に形成
されたダミーパターンの膜厚に対応した分だけ増加する
という問題点があった。しかし、本発明の第一実施形態
では、二層目Ａｌ配線パターンと基板間には、ダミーパ
ターン８を形成することがないため、ダミーパターン８
の形成によって基板間容量が大幅に増加することはな
い。

【００２９】次に本発明の第一の実施形態の更に望まし
い形態について図２（ａ）、図２（ｂ）の平面図及び断
面図を参照して説明する。尚、前述の第一の実施形態と
同様の構成については同一の符号を記し、その説明は省
略する。

【００３０】前述の説明では、ダミーパターン８と二層
目配線パターン１０とを平面的に重複しないように形成
することを述べたが、重複部分を生じない場合であって
も、二層目配線パターンのフリンジング効果が生じてお
り、基板間容量のダミーパターンの影響による増加を完
全に防ぐことはできない。

【００３１】すなわち二層目配線パターンのフリンジン
グ効果を低減させるためには、ダミーパターン８及び二
層目配線パターン１０との平面的な距離をさらなる距離
を有して形成することが望ましい。すなわち、フリンジ
ング効果の影響をほとんど無視するためには、ダミーパ
ターン８と二層目配線パターン１０との平面的な距離Ｓ
を二層目の層間絶縁膜９の膜厚Ｔ２以上離間させること
が望ましい。これにより、二層目配線パターン１０のフ
リンジング効果によるダミーパターン８の形成による基
板間容量の増加を無視し得るほど小さくすることができ
る。

【００３２】尚、上記の説明では、二層目配線パターン
のフリンジング効果が無視し得るほどの範囲として、二
層目配線パターンの膜厚Ｔ２を基準としたが、ダミーパ
ターン８と二層目配線パターンの平面的な距離Ｓをさら
に離間させることにより、さらにダミーパターン８の形
成による基板間容量の増加を小さくすることができるの
は勿論である。例えば、ダミーパターン８と二層目配線
パターンの平面的な距離Ｓを一層目の層間絶縁膜の膜厚
Ｔ１とＴ２との和以上で離間させることにより、さらに
効果が期待できる。但し、ダミーパターンはあくまでも
上部に形成される層間絶縁膜の平坦性の向上と、配線パ
ターンの加工精度の向上のために形成するので、これら
効果を得ることができる範囲で、ダミーパターンを形成
する必要がある。また、ダミーパターン８と二層目配線
パターンの平面的な距離Ｓを二層目の層間絶縁膜の膜厚
Ｔ２未満とした場合でも、ダミーパターン８の形成によ
る基板間容量の増加を抑制することはできる。

【００３３】尚、上記の第一の実施形態では、二層配線
の場合について説明したが、同様の規則は三層以上の多
層配線構造に対しても適用することができる。例えば三
層以上の多層配線構造で、その中間の層にダミーパター
ンを形成する場合、その中間の層の上下に形成される配
線パターン間の配線間容量について考慮する場合も、ダ
ミーパターンをその直上に位置する配線パターンと平面
的に重複しないように形成することにより、その直上の
配線パターンとその直下の配線パターンとの間で形成さ
れる配線間容量のダミーパターン形成による増加を抑制
することができる。また更に望ましくは、ダミーパター
ン８と直上の配線パターンとの平面的な距離を、ダミー
パターン８と直上の配線パターンとの間に形成されてい
る層間絶縁膜の膜厚以上の距離で離間させることが望ま
しい。また更に望ましくは、その配線パターンの下部に
形成されている層間絶縁膜の膜厚だけ、ダミーパターン
を配線パターンの平面的な距離を離間することが望まし
い。

【００３４】続いて本発明の第二の実施形態を図３
（ａ）、（ｂ）の平面図及び断面図を参照して説明す
る。尚、前述の第一の実施形態と同様の構成については
同一の符号を記し、その説明は省略する。

【００３５】図６（ａ）、（ｂ）で説明した従来例で
は、一層目配線パターン７ａ、７ｂを設け、その間に複
数のダミーパターン８を形成している。このため配線パ
ターン７ａ、７ｂとの間に生じる配線間容量は、配線パ
ターン７ａ、７ｂとの間に形成される層間絶縁膜の距離
から、ダミーパターンの幅を差し引いた値に対応して増
加する。

【００３６】この問題を避けるためには、一層目配線パ
ターン７ａ、７ｂとの間の距離から、その間に設けたダ
ミーパターン８の幅（ダミーパターンを複数個設けた場
合にはその幅の和）を差し引いた値Ｌ（またはＬ１＋…
＋Ｌ４）が、その配線パターンの配線パターン間の最小
間隔である規定値Ｓmin より大きくなるように形成すれ
ばよい。すなわち半導体装置の設計においては、例えば
配線パターン間の距離をある一定以上取らなければなら
ないといったデザインルールが存在し、このルールに基
づいて、素子の設計が行われる。すなわちこのデザイン
ルールでは同一の配線層における配線パターンの最小の
配線間距離はＳmin として定められ、配線間容量はこの
最小の配線間距離Ｓmin による値が既定値Ｃmax とな
る。従って値ＬがこのＳmin 以上になるように設計を行
えば、この既定値Ｃmax を超えることなく、全ての配線
間容量の和に対するダミーパターンの形成による配線間
容量の増加の影響を小さくすることが可能となる。

【００３７】またダミーパターンの配置による配線間容
量への影響を更に小さくするためには、上記のように値
Ｌを最小の配線間距離Ｓmin 以上となる条件を満すと同
時に、一層目の層間絶縁膜の膜厚をＴ１とした場合、値
ＬがＴ１以上となる条件を満すよう形成することが望ま
しい。

【００３８】この場合、配線パターン７ａ、７ｂとの間
に形成される配線間容量を、配線７ａ或いは７ｂと基板
との間に形成される基板間容量の値に比べ、十分に小さ
くすることができる。従って、配線間容量と基板間容量
の和からなる全配線容量に対するダミーパターンを形成
したことによる容量の増加の影響を無視し得る程度に小
さくすることが可能となる。尚、上記の説明において、
配線層と基板間の容量について述べたが、配線パターン
７ａ、７ｂの下層に他の配線パターンが形成されている
場合には、基板間容量の代りに、上層配線と下層配線と
の間に形成される配線間容量についても上記と同様のこ
とがいえる。

【００３９】尚、上記の第一の実施形態、第二の実施形
態は併用して用いることが可能である。すなわち、上記
２つの実施形態を併用した場合には、ダミーパターンの
形成による二層目配線パターンと基板との間の基板間容
量の増加の抑制、及びダミーパターンが形成される層の
配線間容量、及び基板間容量の増加の抑制を行うことが
できる。

【００４０】続いて本発明の第一、第二の実施形態の具
体例を第三の実施形態として図４を参照して説明する。
図４は、一層ポリシリコン配線と二層Ａｌ配線からなる
多層配線構造を有する半導体装置の断面を示す略図であ
る。製造方法を以下に示す。まず膜厚６５０μｍのｐ型
シリコン基板１上に、ＳＴＩ（Shallow Trench Isolati
on）法を用いて、深さ０．４μｍの溝に酸化膜を埋め込
んだ素子分離領域２を形成する。尚、ＳＴＩ法によれ
ば、シリコン基板１表面と同一の平坦な素子分離絶縁膜
２を形成することができる。勿論、素子分離絶縁膜２は
ＬＯＣＯＳ（Local Oxidation of Silicon）法によって
形成してもよい。

【００４１】次にシリコン基板１上に形成するＭＯＳＦ
ＥＴのしきい値電圧を合わせるためのイオン注入を行
う。次に熱酸化法により膜厚１０ｎｍのゲート絶縁膜を
形成する。さらにゲート絶縁膜上に、ＬＰ−ＣＶＤ（Lo
w Pressure-Chemical Vapor Deposition）法により、膜
厚４００ｎｍのポリシリコン膜を堆積し、リン拡散によ
りｎ⁺ 型にドーピングする。次にフォトレジストとＲＩ
Ｅ法によるリソグラフィ工程を行い、ＭＯＳＦＥＴのゲ
ート電極３、ポリシリコン配線４、ダミーパターン５を
形成する。ダミーパターン５の形成位置及び寸法等につ
いては後述する。

【００４２】次にゲート電極３、素子分離絶縁膜２等を
マスクとして、ＭＯＳＦＥＴのソース、ドレイン領域に
通常の方法でＡｓ等のイオン注入と活性化熱処理を行な
い、ｎ⁺ 層を形成する。次に、ゲート電極３、ポリシリ
コン配線４、ダミーパターン５からなる第一ポリシリコ
ン配線層上にＣＶＤ法により絶縁膜を堆積し、ＣＭＰ法
で平坦化することにより、膜厚０．８μｍの層間絶縁膜
６を形成する。次に層間絶縁膜６に図示せぬコンタクト
ホールを開口した後、層間絶縁膜６上に一層目Ａｌ配線
を形成するため、膜厚４００ｎｍのＡｌ層をスパッタ法
を用いて堆積する。次に、レジストとＲＩＥ法を用いた
リソグラフィー工程を経て、一層目Ａｌ配線パターン
７、７ａ、７ｂとダミーパターン８を形成する。ダミー
パターン８の形成位置、寸法などは後述する。

【００４３】次に一層目Ａｌ配線パターン７、７ａ、７
ｂと、第一Ａｌ層を用いたダミーパターン８からなる一
層目Ａｌ配線パターン上に絶縁膜を形成し、ＣＭＰ法を
用いて平坦化し、膜厚０．８μｍの層間絶縁膜９を形成
する。

【００４４】層間絶縁膜９に図示せぬコンタクトホール
を開口した後、その上にスパッタ法を用いてＡｌ層を堆
積する。その後、レジストとＲＩＥ法を用いたリソグラ
フィー工程を経て、二層目Ａｌ配線パターン１０を形成
し、パッシベーション用絶縁膜１１を堆積した後、図示
せぬボンディングパッド等を形成して半導体装置を完成
する。

【００４５】次に本発明の特徴的な構成であるダミーパ
ターンの形成位置及びその寸法について説明する。ダミ
ーパターン５は、層間絶縁膜６表面の平坦性の向上と、
ゲート電極３や配線パターン４の加工精度の向上のため
に形成される。この際、配線パターンによる基板間容量
の増加を極力抑制するため、第一及び第二の実施形態で
説明した規則に従い、上位配線パターン上に形成する配
線パターンとの相互関係を考慮してその配置を決定す
る。

【００４６】すなわち、図４の破線部分１２に示すよう
に、ポリシリコン層からなるダミーパターン５の上部に
一層目のＡｌ配線パターン７が存在する場合には、第一
の実施形態で説明した規則を適用し、ダミーパターン５
によるＡｌ配線パターン７の基板間容量の増加を抑制す
る。本実施の形態においては、第一の実施形態の後半に
述べた抑制効果の大きい規則を適用し、Ａｌ配線パター
ン７とダミーパターン５との平面的な距離を、一層目の
層間絶縁膜の膜厚である０．８μｍと等しくなるよう
に、ダミーパターン５を配置する。

【００４７】尚、図４の破線部分１３に示すように、シ
リコン基板にＳＴＩ素子分離領域の埋め込み絶縁層２が
形成されているので、厳密にいえば一層目Ａｌ配線パタ
ーンの示す基板間容量にはその影響が含まれることにな
るが、実際上は一層目Ａｌ配線パターン７と基板１との
間には、厚い層間絶縁膜６が介在し、また素子分離絶縁
膜は、配線パターン下部の全領域において形成されてい
るものではなく、素子分離絶縁膜の基板間容量に対する
影響は小さい。また設計基準をより厳しくする立場から
妥当な評価方法とする。

【００４８】尚、最下位のポリシリコン配線パターン４
のように、ＳＴＩ素子分離領域の埋め込み絶縁層２の上
にゲートと配線を兼ねるポリシリコン配線パターン４を
形成し、これにダミーパターン５を隣接する場合には、
第二の実施形態の後半に述べた規則を適用する。すなわ
ち、図４の破線部分１３に示すように、配線パターン４
間の端面の距離からダミーパターン５の幅の和を差し引
いた値が、素子分離絶縁膜の膜厚である０．４μｍ以上
となるようにダミーパターン５を配置する。本実施例で
は配線パターン４とダミーパターン５との間隔を０．４
μｍとしているのでこの条件はすでに満たされている。

【００４９】またダミーパターン８はダミーパターン５
と同様に、層間絶縁膜９表面の平坦性の向上と、配線パ
ターン７ａ、７ｂの加工精度の向上のために形成され
る。この際、配線パターンの寄生容量の増加を極力抑制
するため、第一及び第二の実施形態で説明した規則に従
い、上位配線パターン上に形成する配線パターンとの相
互関係を考慮してその配置を決定する。

【００５０】すなわち図４の破線部分１４に示すよう
に、第一層Ａｌからなるダミーパターン８の上位に第二
層のＡｌ配線パターン１０が存在するので、第一の実施
形態の後半に述べた規則を適用して、二層目Ａｌ配線パ
ターン１０の基板間容量が、第一層Ａｌダミーパターン
８の存在により増加するのを抑制する。すなわち、二層
目Ａｌ配線パターン１０と第一層Ａｌダミーパターン８
との平面的な距離が、ダミーパターン８の上部に形成さ
れる層間絶縁膜９の膜厚以上である０．８μｍとなるよ
うに、ダミーパターン８を設置する。

【００５１】図４の破線部分１４に示す例では、シリコ
ン基板に素子分離領域の埋め込み絶縁層２が形成されて
いるので、厳密にいえば二層目Ａｌ配線パターン１０の
示す基板間容量にはその影響が含まれることになるが、
実際上は二層目Ａｌ配線パターン１０とシリコン基板１
との間に、厚い二層の層間絶縁膜６と９が介在するの
で、ＳＴＩ埋め込み絶縁層の影響は、図４の破線部分１
２と同様に無視することができる。

【００５２】また第一層Ａｌダミーパターン８の形成に
よる一層目Ａｌ配線パターン７ａと７ｂ相互間の配線間
容量を増加させないために、第二の実施形態の後半に述
べた規則を適用する。すなわち、図４の破線部分１５に
示すように、一層目Ａｌ配線パターン７ａと７ｂとの間
に、２つのダミーパターン８を配置するとき、一層目Ａ
ｌ配線パターン７ａと７ｂの端面の間隔から、２つのダ
ミーパターン８の幅の和を差し引いた値が、第一層Ａｌ
の下面からシリコン基板表面までの絶縁膜の厚さ０．８
μｍよりも大きくなるように、前記第一層Ａｌのダミー
パターンを配置する。図２の破線部分１５に示す場合に
は、２つのダミーパターンの間隔が１．６μｍ以上であ
るから、この条件はすでに満たされている。

【００５３】本発明は、上記の実施の形態に限定される
ものではなく、ＣＭＰ研磨のほかパターン依存性のある
全てのエッチバック工程に対して適用することができ
る。また上記の説明は、一層ポリシリコン、二層Ａｌ配
線の場合までについて述べたが任意の材料からなる多層
配線について適用することが可能である。

【００５４】

【発明の効果】本発明の半導体装置によれば、従来に比
べ配線容量や基板容量を抑制して、その多層配線構造に
ダミーパターンを配置することができる。このため半導
体装置の高速性を損なうことなく、多層配線構造に対し
て、各配線パターン毎にＣＭＰ法による平坦化を行うこ
とが可能となり、リソグラフィー工程における製造歩留
まりが向上し、高集積密度でかつ信頼性の高い半導体装
置を製造することが可能となる。

【００５５】また、本発明のダミーパターン配置の規則
を、多層配線構造を有する半導体装置の自動配置、配線
プログラムに組み込むことにより、高速で高機能な半導
体装置の設計を、従来と同様に、短いターンアラウンド
時間で経済的に完了することができる。

【図面の簡単な説明】

【図１】本発明の第一の実施形態を説明するための半導
体装置の上面図及び断面図。

【図２】本発明の第一の実施形態の更に望ましい形態を
説明するための半導体装置の上面図及び断面図。

【図３】本発明の第二の実施形態を説明するための半導
体装置の上面図及び断面図。

【図４】本発明の第三の実施形態を説明するための半導
体装置の断面図。

【図５】従来のＣＭＰ法を用いた層間絶縁膜の平坦化工
程における状況を説明するための断面図。

【図６】従来の半導体装置のダミーパターンが形成され
ている領域付近の上面図及び断面図。

【図７】ダミーパターンの形成による容量の増加の説明
するための平板コンデンサーでモデル化した際の断面
図。

【符号の説明】

１半導体基板２素子分離絶縁膜３ゲート電極４ポリシリコン配線５ダミーパターン５６層間絶縁膜７第一配線パターン８ダミーパターン９層間絶縁膜１０二層目配線パターン１１パッシベーション膜１２、１３、１４、１５破線部分１６研磨布１７基板間容量１８配線間容量１９絶縁膜２０電極２１導電層

Claims

【特許請求の範囲】

【請求項１】半導体基板上に第一の膜厚を有して形成
された第一層間絶縁膜と、前記第一層間膜表面上に形成された複数の第一配線パタ
ーンと、前記第一層間絶縁膜表面上の前記第一配線パターン間に
電気的に絶縁されて形成されたダミーパターンと、前記第一層間絶縁膜、前記第一配線パターン、前記ダミ
ーパターン表面上に前記第一層間絶縁膜から第二の膜厚
を有して形成された第二層間絶縁膜と、前記第二層間絶縁膜表面上に形成された第二配線パター
ンとを有し、前記ダミーパターンと前記第二配線パターンとは平面的
に離間していることを特徴とする半導体装置。
【請求項２】前記ダミーパターンと前記第二配線パタ
ーンとは平面的に少なくとも前記第二層間絶縁膜の第二
の膜厚以上の距離を有して形成されることを特徴とする
請求項１記載の半導体装置。
【請求項３】前記ダミーパターンと前記第二配線パタ
ーンとは平面的に少なくとも前記第一層間絶縁膜の第一
の膜厚と前記第二層間絶縁膜の第二の膜厚との和以上の
距離を有して形成されることを特徴とする請求項１記載
の半導体装置。
【請求項４】前記ダミーパターンと前記第二配線パタ
ーンとは平面的に少なくとも前記半導体基板表面と第二
層間絶縁膜の下部表面との距離以上の距離を有して形成
されることを特徴とする請求項１記載の半導体装置。
【請求項５】前記第一配線パターンと前記ダミーパタ
ーンとは同一の材料により形成されることを特徴とする
請求項１記載の半導体装置。
【請求項６】前記第一配線パターンと前記ダミーパタ
ーンとは導電性を有するポリシリコンにより形成される
ことを特徴とする請求項５記載の半導体装置。
【請求項７】半導体基板上に形成された層間絶縁膜
と、前記層間絶縁膜表面上に第一間隔をもって形成された少
なくとも２つの第一配線パターンと、前記層間絶縁膜表面上に最小間隔をもって形成された少
なくとも２つの第二配線パターンと、前記第一配線パターン間の少なくとも１つの領域に電気
的に絶縁されて形成されたダミーパターンとを有し、前記第一間隔から前記ダミーパターンの幅を差し引いた
距離が、前記最小間隔に比べて大きいことを特徴とする
半導体装置。
【請求項８】前記第一配線パターン間の少なくとも１
つの領域には前記ダミーパターンが複数形成され、前記
第一間隔から複数の前記ダミーパターンの幅の和を差し
引いた距離が、前記最小間隔に比べて大きいことを特徴
とする請求項７記載の半導体装置。
【請求項９】前記第一間隔から前記ダミーパターンの
幅を差し引いた距離が、前記層間絶縁膜の膜厚に比べて
大きいことを特徴とする請求項７記載の半導体装置。
【請求項１０】前記第一間隔から複数の前記ダミーパ
ターンの幅の和を差し引いた距離が、前記層間絶縁膜の
膜厚に比べて大きいことを特徴とする請求項８記載の半
導体装置。
【請求項１１】前記第一、第二配線パターンと前記ダ
ミーパターンとは同一の材料により形成されることを特
徴とする請求項７記載の半導体装置。
【請求項１２】前記第一、第二配線パターンと前記ダ
ミーパターンとは導電性を有するポリシリコンにより形
成されることを特徴とする請求項１１記載の半導体装
置。
【請求項１３】半導体基板上に第一の膜厚を有して形
成された第一層間絶縁膜と、前記第一層間絶縁膜表面上に第一間隔をもって形成され
た少なくとも２つの第一配線パターンと、前記第一層間絶縁膜表面上に最小間隔をもって形成され
た少なくとも２つの第二配線パターンと、前記第一層間絶縁膜表面上の前記第一配線パターン間に
電気的に絶縁されて形成されたダミーパターンと、前記第一層間絶縁膜、前記第一、第二配線パターン、前
記ダミーパターン表面上に前記第一層間絶縁膜から第二
の膜厚を有して形成された第二層間絶縁膜と、前記第二
層間絶縁膜表面上に形成された第三配線パターンとを有
し、前記ダミーパターンと前記第三配線パターンとは平面的
に離間し、かつ前記第一間隔から前記ダミーパターンの
幅を差し引いた距離が、前記最小間隔より大きいことを
特徴とする半導体装置。
【請求項１４】半導体基板表面上に第一の膜厚で第一
層間絶縁膜を形成する工程と、前記第一層間絶縁膜表面上に第一導電膜を形成する工程
と、前記第一導電膜をパターニングし、少なくとも２つの第
一配線パターンと、この２つの第一配線パターンの間に
ダミーパターンを形成する工程と、前記第一層間絶縁膜、前記第一配線パターン、前記ダミ
ーパターン表面上に前記第一層間絶縁膜から第二の膜厚
で第二の層間絶縁膜を形成する工程と、前記第二の層間絶縁膜表面上に第二導電膜を形成する工
程と、前記第二導電膜を前記ダミーパターンと平面的に離間す
るようにパターニングし、第二配線パターンを形成する
工程とを有することを特徴とする半導体装置の製造方
法。
【請求項１５】前記ダミーパターンと前記第二配線パ
ターンとは平面的に少なくとも前記第二層間絶縁膜の第
二の膜厚以上の距離を有して形成することを特徴とする
請求項１４記載の半導体装置の製造方法。
【請求項１６】前記ダミーパターンと前記第二配線パ
ターンとは平面的に少なくとも前記第一層間絶縁膜の第
一の膜厚と前記第二層間絶縁膜の第二の膜厚との和以上
の距離を有して形成することを特徴とする請求項１４記
載の半導体装置の製造方法。
【請求項１７】前記ダミーパターンと前記第二配線パ
ターンとは平面的に少なくとも前記半導体基板表面と第
二層間絶縁膜の下部表面との距離以上の距離を有して形
成することを特徴とする請求項１４記載の半導体装置の
製造方法。
【請求項１８】半導体基板上に層間絶縁膜を形成する
工程と、前記層間絶縁膜表面上に第一導電膜を形成する工程と、前記第一導電膜をパターニングし、第一間隔をもって少
なくとも２つの第一配線パターンを形成し、最小間隔を
もって少なくとも２つの第二配線パターンを形成し、前
記第一配線パターンの間にダミーパターンを形成する工
程とを有し、前記第一間隔から前記ダミーパターンの幅
を差し引いた距離が、前記最小間隔に比べて大きくなる
ように前記ダミーパターンを形成することを特徴とする
半導体装置の製造方法。
【請求項１９】前記第一配線パターン間の少なくとも
１つの領域には前記ダミーパターンが複数形成され、前
記第一間隔から複数の前記ダミーパターンの幅の和を差
し引いた距離が、前記最小間隔に比べて大きく形成され
ること特徴とする請求項１８記載の半導体装置の製造方
法。
【請求項２０】前記第一間隔から前記ダミーパターン
の幅を差し引いた距離が、前記層間絶縁膜の膜厚に比べ
て大きいことを特徴とする請求項１８記載の半導体装置
の製造方法。
【請求項２１】前記第一間隔から複数の前記ダミーパ
ターンの幅の和を差し引いた距離が、前記層間絶縁膜の
膜厚に比べて大きく形成されることを特徴とする請求項
１９記載の半導体装置の製造方法。