JP5582154B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5582154B2 JP5582154B2 JP2012036588A JP2012036588A JP5582154B2 JP 5582154 B2 JP5582154 B2 JP 5582154B2 JP 2012036588 A JP2012036588 A JP 2012036588A JP 2012036588 A JP2012036588 A JP 2012036588A JP 5582154 B2 JP5582154 B2 JP 5582154B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- resistance element
- semiconductor device
- resistance
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
実施の形態1.
図1はこの発明の実施の形態1である半導体装置を示す模式図であって、図1(a)は実施の形態1の半導体装置の平面構成を示す平面図であり、図1(b)は図1(a)の一点鎖線I−Iに沿った断面を示す概略断面図である。
(コンタクト層6の1個の抵抗値)/(コンタクト層6の数)≦許容率×(抵抗素子4の抵抗値)
図2はこの発明の実施の形態2である半導体装置を示す模式図であって、図2(a)は実施の形態2の半導体装置の平面構成を示す平面図であり、図2(b)は図2(a)の一点鎖線II−IIに沿った断面を示す概略断面図である。
図10はこの発明の実施の形態3である半導体装置を示す模式図であって、半導体装置の平面構成を示す平面図である。この半導体装置は、図1の半導体装置の素子活性領域3に不純物を導入して、抵抗素子として機能する拡散層10を形成したものである。各拡散層10の両端はコンタクト層12を介して上層の配線層11と接続されている。
図12はこの発明の実施の形態4である半導体装置を示す平面図である。図12の半導体装置は、図2の半導体装置と同様に抵抗素子4の両側に隣接する素子活性領域3にダミーゲート電極7を形成したものであり、抵抗素子4の更に上層に層間絶縁膜を介して配線層13が形成したものである。
Claims (18)
- 半導体基板と、前記半導体基板の主面に配置された活性領域と、前記活性領域内に配置された複数の分離領域と、それぞれの分離領域上に一つずつ配置された抵抗素子と、を備え、前記分離領域は、前記活性領域に完全に囲まれており、さらに
前記抵抗素子の下側に絶縁膜を備え、前記絶縁膜の幅は前記絶縁膜の幅に起因する前記抵抗素子の抵抗値のシフト量に基づいて規定されていることを特徴とする半導体装置。 - 前記分離領域は、前記半導体基板の主面に配置された溝内に埋まった酸化膜からなることを特徴とする請求項1に記載の半導体装置。
- 前記複数の分離領域は、その分離領域の長手方向と垂直な方向に、互いに平行に配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記抵抗素子は、一定の長さと幅と膜厚で均等に配置されていることを特徴とする請求項1に記載の半導体装置。
- 半導体基板と、前記半導体基板の主面に配置された複数の分離領域と、それぞれの分離領域上に一つずつ配置された抵抗素子と、前記分離領域を完全に囲むように配置された活性領域と、を備え、前記分離領域は、互いに近接して配置されており、さらに
前記抵抗素子の下側に絶縁膜を備え、前記絶縁膜の幅は前記絶縁膜の幅に起因する前記抵抗素子の抵抗値のシフト量に基づいて規定されていることを特徴とする半導体装置。 - 前記分離領域は、前記半導体基板の主面に配置された溝内に埋まった酸化膜からなることを特徴とする請求項5に記載の半導体装置。
- 前記複数の分離領域は、その分離領域の長手方向と垂直な方向に、互いに平行に配置されていることを特徴とする請求項5に記載の半導体装置。
- 前記抵抗素子は、一定の長さと幅と膜厚で均等に配置されていることを特徴とする請求項5に記載の半導体装置。
- 半導体基板の表面に形成された所定領域の絶縁膜上に抵抗素子が形成された半導体装置であって、
前記抵抗素子と近接する位置に活性領域を設け、
前記絶縁膜上の前記抵抗素子の下側の前記絶縁膜が前記活性領域によって所定幅に規定されており、さらに
前記抵抗素子の下側の前記絶縁膜の幅は前記絶縁膜の幅に起因する前記抵抗素子の抵抗値のシフト量に基づいて規定されていることを特徴とする半導体装置。 - 前記絶縁膜は、前記半導体基板の主面に配置された溝内に埋まった酸化膜からなることを特徴とする請求項9に記載の半導体装置。
- 前記活性領域によって所定幅に規定されている前記絶縁膜の領域は、その領域の長手方向と垂直な方向に、互いに平行に複数配置されていることを特徴とする請求項9に記載の半導体装置。
- 前記抵抗素子は、一定の長さと幅と膜厚で均等に配置されていることを特徴とする請求項9に記載の半導体装置。
- 前記抵抗素子は複数である請求項9に記載の半導体装置。
- 前記抵抗素子は前記絶縁膜の内側に形成されている請求項9に記載の半導体装置。
- 前記抵抗素子の下側の前記絶縁膜を所定幅に規定する前記活性領域は、前記絶縁膜の所定幅の両側において前記絶縁膜と接している請求項9に記載の半導体装置。
- 半導体基板上の所定領域において、並べられた複数の矩形領域の内部をエッチングにより除去して溝を配置する第1の工程と、
前記半導体基板上に絶縁膜を配置して前記溝を埋め込む第2の工程と、
前記絶縁膜の表面を研磨して、前記溝以外の領域における前記絶縁膜を除去して前記溝上の前記絶縁膜の表面を平坦化し、前記絶縁膜を取囲む領域を活性領域として画定する第3の工程と、
前記半導体基板上に所定の抵抗値を有する材料からなる導電膜を配置する第4の工程と、
前記導電膜を前記絶縁膜上でパターニングして抵抗素子を配置する第5の工程とからなり、
隣接する前記活性領域間の間隔を前記第5の工程で配置する抵抗素子の抵抗値の許容範囲に基づいて設定することを特徴とする半導体装置の製造方法。 - 前記第5の工程において、隣接する前記活性領域間において複数の前記抵抗素子を配置することを特徴とする請求項16記載の半導体装置の製造方法。
- 半導体基板と、
前記半導体基板の主面に配置された活性領域と、
前記活性領域内に配置され前記活性領域に完全に囲まれている複数の絶縁膜と、
前記絶縁膜の上にそれぞれ配置された複数の抵抗素子を備え、
前記各抵抗素子は互いに並べて配置され、前記抵抗素子の下層の前記絶縁膜の幅が前記活性領域によって所定幅に規定されており、
前記抵抗素子の下側の前記絶縁膜の幅は前記絶縁膜の幅に起因する前記抵抗素子の抵抗値のシフト量に基づいて規定されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012036588A JP5582154B2 (ja) | 2012-02-22 | 2012-02-22 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012036588A JP5582154B2 (ja) | 2012-02-22 | 2012-02-22 | 半導体装置及び半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001059948A Division JP4982921B2 (ja) | 2001-03-05 | 2001-03-05 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014107143A Division JP2014187377A (ja) | 2014-05-23 | 2014-05-23 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012124526A JP2012124526A (ja) | 2012-06-28 |
JP2012124526A5 JP2012124526A5 (ja) | 2013-05-02 |
JP5582154B2 true JP5582154B2 (ja) | 2014-09-03 |
Family
ID=46505581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012036588A Expired - Fee Related JP5582154B2 (ja) | 2012-02-22 | 2012-02-22 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5582154B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6035555A (ja) * | 1984-05-30 | 1985-02-23 | Nec Corp | 半導体集積回路装置 |
JPS6126237A (ja) * | 1984-07-16 | 1986-02-05 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JPH0821629B2 (ja) * | 1988-11-08 | 1996-03-04 | ヤマハ株式会社 | 集積回路装置の製法 |
JPH07161940A (ja) * | 1993-12-10 | 1995-06-23 | Ricoh Co Ltd | 半導体装置の製造方法 |
JP3604482B2 (ja) * | 1995-12-25 | 2004-12-22 | 松下電器産業株式会社 | 半導体装置および半導体装置の製造方法 |
JPH1116999A (ja) * | 1997-06-27 | 1999-01-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびにその設計方法 |
JP2000031264A (ja) * | 1998-07-08 | 2000-01-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2000150807A (ja) * | 1998-11-16 | 2000-05-30 | Denso Corp | 半導体装置及びその製造方法 |
JP3348070B2 (ja) * | 1999-04-21 | 2002-11-20 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP4982921B2 (ja) * | 2001-03-05 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
-
2012
- 2012-02-22 JP JP2012036588A patent/JP5582154B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012124526A (ja) | 2012-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4982921B2 (ja) | 半導体装置及びその製造方法 | |
KR101286644B1 (ko) | 더미 게이트부를 포함한 반도체 소자 및 그 제조방법 | |
KR100680415B1 (ko) | 반도체 소자의 제조 방법 | |
JP4836304B2 (ja) | 半導体装置 | |
JP5606388B2 (ja) | パターン形成方法 | |
US9070694B2 (en) | Manufacturing of electronic devices in a wafer of semiconductor material having trenches with different directions | |
US20100244257A1 (en) | Method of fabricating semiconductor device and the semiconductor device | |
KR100272166B1 (ko) | 소자분리영역에 형성된 더미 도전층을 갖춘반도체소자 및 그제조방법 | |
JP2007207878A (ja) | 半導体装置 | |
CN110739314B (zh) | 多晶硅电阻结构及其制作方法 | |
JP2006253648A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6094023B2 (ja) | 半導体装置の製造方法 | |
JP2008109042A (ja) | 半導体記憶装置及びその製造方法 | |
TW201740506A (zh) | 半導體裝置之製造方法及半導體裝置 | |
JP5582154B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6036896B2 (ja) | 半導体装置及びその製造方法 | |
US20050224884A1 (en) | Double-gate MOS transistor, double-gate CMOS transistor, and method for manufacturing the same | |
JP2014187377A (ja) | 半導体装置及びその製造方法 | |
JPH1027799A (ja) | 半導体装置及びその製造方法 | |
TWI451533B (zh) | 嵌入式快閃記憶體的製造方法 | |
JP4218926B2 (ja) | 半導体装置及びその製造方法 | |
JP4786697B2 (ja) | 半導体装置 | |
US8692379B2 (en) | Integrated circuit connector access region | |
JP2013135157A (ja) | 半導体装置の製造方法 | |
JP2010225993A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131018 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5582154 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |