JPH05102149A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05102149A
JPH05102149A JP25751791A JP25751791A JPH05102149A JP H05102149 A JPH05102149 A JP H05102149A JP 25751791 A JP25751791 A JP 25751791A JP 25751791 A JP25751791 A JP 25751791A JP H05102149 A JPH05102149 A JP H05102149A
Authority
JP
Japan
Prior art keywords
film
insulating film
substrate
interlayer insulating
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25751791A
Other languages
English (en)
Inventor
Tomoyuki Hikita
智之 疋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25751791A priority Critical patent/JPH05102149A/ja
Publication of JPH05102149A publication Critical patent/JPH05102149A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 下地に段差がある場合であっても、簡単かつ
安定に多層配線を形成できる半導体装置の製造方法を提
供する。 【構成】 基板面に形成された下地絶縁膜24上に下層
配線用のアルミニウム膜25を設ける。アルミニウム膜
25上に、タングステン膜を所定の厚さに堆積する。フ
ォトリソグラフィを行って、上記タングステン膜をパタ
ーン加工してアルミニウム膜25上に配線接続用の柱2
6aを形成する。基板21上に、層間絶縁膜27を柱2
6aの高さを越える厚さに堆積する。基板21の層間絶
縁膜27側の面を研磨して、層間絶縁膜27の表面27
aを平坦化するとともに柱26aの上部を露出させる。基
板21上に上層配線用のアルミニウム膜を設ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、より詳しくは、基板上に多層配線を形成する
方法に関する。
【0002】
【従来の技術】従来、半導体装置の多層配線形成方法と
しては、図4乃至図5に示すものが知られている(特開
平2−137355号公報)。この方法では、まず、図
4(a)に示すように、シリコン基板1の表面に形成され
た酸化膜2上に、第1層配線用アルミニウム膜3と、タ
ングステン膜4と、シリコン膜5を順に形成する。次
に、同図(b)に示すように、フォトリソグラフィを行っ
て所定パターンのレジスト15を設け、このレジスト1
5をマスクとして上記シリコン膜5,タングステン膜4
およびアルミニウム膜3を順にエッチングする。レジス
ト15を除去した後、同図(c)に示すように、フォトリ
ソグラフィを行ってシリコン膜5上にレジスト15′を
設け、このレジスト15′をマスクとしてシリコン膜
5,タングステン膜4を順にエッチングする。これによ
り、タングステン膜4の一部からなる配線接続用柱4a
をアルミニウム膜3上に形成する。レジスト15′を除
去した後、同図(d)に示すように、ポリイミド膜6を塗
布して焼成する。このとき、ポリイミド膜6の表面は平
坦な状態に仕上がる。次に、図5(e)に示すように、反
応性イオンエッチングを行って全面エッチバックし、上
記柱4a上に残っているシリコン膜5aを露出させる。こ
のとき、シリコン膜5aはエッチング量のばらつきを吸
収する働きをする。続いて、同図(f)に示すように、シ
リコン膜5aを除去して、第2層配線用アルミニウム膜
7と、タングステン膜8と、シリコン膜9を順に形成す
る。そして、上に述べた工程を繰り返して行い、多層配
線を形成する。この方法によれば、配線接続用のパター
ン幅(柱4aの幅)が微細なものであっても、確実に下層
配線と上層配線とを接続することができる。
【0003】
【発明が解決しようとする課題】ところで、多層配線は
主に半導体集積回路に適用されるが、半導体集積回路の
配線の下地には段差があるのが一般的である。例えば、
図6に示すように、シリコン基板1の表面が局所的に酸
化され、酸化膜2の膜厚によって活性領域(薄い酸化膜
2aの領域)と素子分離領域(厚い酸化膜2bの領域)が設
けられる。このような場合、上記従来の多層配線形成方
法では、ポリイミド膜6をエッチバックしたとき、段差
の上側、すなわち厚い酸化膜2b上に設けられた柱4aだ
けがポリイミド膜6の表面に突出する。このため、ウエ
ハ表面を平坦化できず、これ以上工程を進めることがで
きない。すなわち、従来の多層配線形成方法は、下地に
段差がある場合に適用できないという問題がある。
【0004】そこで、この発明の目的は、下地に段差が
ある場合であっても、簡単かつ安定に多層配線を形成で
きる半導体装置の製造方法を提供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、この発明の半導体装置の製造方法は、基板面に形成
された下地絶縁膜上に下層配線用の第1の導電膜を設け
る工程と、上記第1の導電膜上に、この導電膜と選択的
にエッチング可能な材料からなる第2の導電膜を所定の
厚さに堆積する工程と、フォトリソグラフィを行って、
上記第2の導電膜をパターン加工して上記第1の導電膜
上に配線接続用の柱を形成する工程と、上記基板上に、
層間絶縁膜を上記柱の高さを越える厚さに堆積する工程
と、上記基板の上記層間絶縁膜側の面を研磨して、上記
層間絶縁膜の表面を平坦化するとともに上記柱の上部を
露出させる工程と、上記基板上に上層配線用の第3の導
電膜を設ける工程を有することを特徴としている。
【0006】また、上記柱の上部を露出させる工程の
後、上記第3の導電膜を設ける工程の前に、上記柱の材
料に対して選択的に上記層間絶縁膜を所定の厚さ分だけ
エッチングするのが望ましい。
【0007】
【作用】この発明によれば、配線接続用の柱の上部は層
間絶縁膜とともに研磨され、これにより基板の層間絶縁
膜側の面が平坦化される。すなわち、下地(下地絶縁膜
の表面)に段差がある場合であっても、段差の上側に設
けられた柱だけが層間絶縁膜の表面に突出するようなこ
とがない。したがって、下地に段差がある場合であって
も安定に多層配線が形成される。また、このように層間
絶縁膜表面と柱の上部とを研磨しているので、エッチバ
ックを行う従来法と異なり、上記柱の上部にエッチング
量のばらつきを吸収するための膜を設ける必要がない。
したがって、簡単な工程でもって多層配線が形成され
る。
【0008】また、上記柱の上部を露出させる工程の
後、上記第3の導電膜を設ける工程の前に、上記柱の材
料に対して選択的に上記層間絶縁膜を所定の厚さ分だけ
エッチングする場合、上記柱の上部が均等に突出して第
3の導電膜と十分に接触するので、下層配線と上層配線
との導通状態が向上する。
【0009】
【実施例】以下、この発明の半導体装置の製造方法を実
施例により詳細に説明する。
【0010】図1(a)に示すように、配線の下地に段差
がある場合に多層配線を形成する方法について説明する
ものとする。すなわち、シリコン基板21の表面が局所
的に厚く酸化され、酸化膜22の膜厚によって活性領域
(薄い酸化膜22aの領域)と素子分離領域(厚い酸化膜2
2bの領域)が設けられている。ポリシリコンからなるゲ
ート電極23が酸化膜22上に所定のパターンに形成さ
れ、この上に全面に下地絶縁膜24が設けられている。
この下地絶縁膜24の表面には、上記活性領域と素子分
離領域を反映した段差が形成されている。
【0011】この上に多層配線を形成する場合、同図
(a)に示すように、まず、下地絶縁膜24上に下層配線
用のアルミニウム膜(第1の導電膜)25を設け、フォト
リソグラフィを行って、上記アルミニウム膜25を所定
のパターンに加工する。
【0012】次に、同図(b)に示すように、この基板2
1上に、タングステン膜(第2の導電膜)26を堆積す
る。このタングステン膜26の厚さは下地絶縁膜24の
段差を十分に越える厚さとする。
【0013】次に、同図(c)に示すように、フォトリソ
グラフィを行って、上記タングステン膜26をパターン
加工して上記アルミニウム膜25上に配線接続用の柱2
6aを形成する。
【0014】次に、図2(d)に示すように、基板21上
に層間絶縁膜27を堆積する。この層間絶縁膜27の厚
さは、上記柱26aの高さを越えるものとする。すなわ
ち、活性領域の柱26aの上部が層間絶縁膜27の表面
よりも下側になるようにする。
【0015】次に、この基板21の層間絶縁膜27側の
面を研磨して、層間絶縁膜27の表面を平坦化するとと
もに上記柱26a,26aの上部を露出させる。
【0016】次に、図3(f)に示すように、層間絶縁膜
27を、柱26aの材料に対して選択的に、かつアルミ
ニウム膜25が露出しない範囲でエッチングする。これ
により、柱26a,26aを層間絶縁膜27の表面27aか
ら均等に突出させる。
【0017】最後に、基板21上に上層配線用のアルミ
ニウム膜(第3の導電膜)28を設ける。柱26a,26a
の上部が均等に突出しているので、アルミニウム膜28
と良好に導通する。したがって、下層配線25と上層配
線28との良好に導通状態を向上させることができる。
【0018】このように、この工程では、配線接続用の
柱26aの上部を層間絶縁膜27とともに研磨して、基
板21の層間絶縁膜27側の面を平坦化している。した
がって、下地(下地絶縁膜22の表面)に段差がある場合
であっても、段差の上側の柱26aだけが層間絶縁膜2
7の表面に突出するようなことがない。したがって、下
地に段差がある場合であっても安定に多層配線を形成す
ることができる。また、このように層間絶縁膜27表面
と柱26aの上部とを研磨しているので、エッチバック
を行う従来法と異なり、上記柱26aの上部にエッチン
グ量のばらつきを吸収するための膜を設ける必要がな
い。したがって、多層配線を簡単な工程でもって形成す
るこができる。
【0019】
【発明の効果】以上より明らかなように、この発明の半
導体装置の製造方法は、配線接続用の柱の上部を層間絶
縁膜とともに研磨しいるので、基板の層間絶縁膜側の面
を平坦化することができる。したがって、下地に段差が
ある場合であっても安定に多層配線を形成することがで
きる。また、このように層間絶縁膜表面と柱の上部とを
研磨しているので、エッチバックを行う従来法と異な
り、上記柱の上部にエッチング量のばらつきを吸収する
ための膜を設ける必要がない。したがって、多層配線を
簡単な工程でもって形成することができる。
【0020】また、上記柱の上部を露出させる工程の
後、上記第3の導電膜を設ける工程の前に、柱の材料に
対して選択的に層間絶縁膜を所定の厚さ分だけエッチン
グする場合、柱の上部を均等に突出させて第3の導電膜
と十分に接触させることができる。したがって、下層配
線と上層配線との導通状態を向上させることができる。
【図面の簡単な説明】
【図1】 この発明の一実施例の多層配線形成方法を説
明する図である。
【図2】 この発明の一実施例の多層配線形成方法を説
明する図である。
【図3】 この発明の一実施例の多層配線形成方法を説
明する図である。
【図4】 従来の多層配線形成方法を説明する図であ
る。
【図5】 従来の多層配線形成方法を説明する図であ
る。
【図6】 上記従来の多層配線形成方法を下地に段差が
ある場合に適用した状態を示す図である。
【符号の説明】
21 シリコン基板 22 酸化膜 22a 薄い酸化膜 22b 厚い
酸化膜 23 ゲート電極 24 下地絶
縁膜 25 アルミニウム膜 26 タング
ステン膜 26a 配線接続用の柱 27 層間絶
縁膜 28 アルミニウム膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板面に形成された下地絶縁膜上に下層
    配線用の第1の導電膜を設ける工程と、 上記第1の導電膜上に、この導電膜と選択的にエッチン
    グ可能な材料からなる第2の導電膜を所定の厚さに堆積
    する工程と、 フォトリソグラフィを行って、上記第2の導電膜をパタ
    ーン加工して上記第1の導電膜上に配線接続用の柱を形
    成する工程と、 上記基板上に、層間絶縁膜を上記柱の高さを越える厚さ
    に堆積する工程と、 上記基板の上記層間絶縁膜側の面を研磨して、上記層間
    絶縁膜の表面を平坦化するとともに上記柱の上部を露出
    させる工程と、 上記基板上に上層配線用の第3の導電膜を設ける工程を
    有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 上記柱の上部を露出させる工程の後、上
    記第3の導電膜を設ける工程の前に、上記柱の材料に対
    して選択的に上記層間絶縁膜を所定の厚さ分だけエッチ
    ングすることを特徴とする半導体装置の製造方法。
JP25751791A 1991-10-04 1991-10-04 半導体装置の製造方法 Pending JPH05102149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25751791A JPH05102149A (ja) 1991-10-04 1991-10-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25751791A JPH05102149A (ja) 1991-10-04 1991-10-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05102149A true JPH05102149A (ja) 1993-04-23

Family

ID=17307401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25751791A Pending JPH05102149A (ja) 1991-10-04 1991-10-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05102149A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398046B1 (ko) * 2001-08-08 2003-09-19 한국전자통신연구원 반도체 소자의 금속배선 형성 방법
US20130133190A1 (en) * 2007-09-18 2013-05-30 Olympus Corporation Stacked mounting structure and method of manufacturing stacked mounting structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398046B1 (ko) * 2001-08-08 2003-09-19 한국전자통신연구원 반도체 소자의 금속배선 형성 방법
US20130133190A1 (en) * 2007-09-18 2013-05-30 Olympus Corporation Stacked mounting structure and method of manufacturing stacked mounting structure
US10244639B2 (en) * 2007-09-18 2019-03-26 Olympus Corporation Method of manufacturing stacked mounting structure

Similar Documents

Publication Publication Date Title
KR920001036B1 (ko) 높이가 고르지 않은 기판상에서 금속필라를 평탄화시키는 방법
US5384483A (en) Planarizing glass layer spaced from via holes
US6268279B1 (en) Trench and via formation in insulating films utilizing a patterned etching stopper film
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPH05102149A (ja) 半導体装置の製造方法
JPH1027799A (ja) 半導体装置及びその製造方法
JPH06120211A (ja) 半導体装置の製造方法
KR100313604B1 (ko) 반도체장치의 절연층 평탄화 방법
JPH01313959A (ja) 半導体装置
JPH04303943A (ja) 半導体装置の製造方法
KR100524917B1 (ko) 반도체 소자의 금속 배선간 절연막 및 그 형성방법
JPH0645456A (ja) コンタクト形成方法
JP3505584B2 (ja) 半導体装置の製造方法
JPH08186174A (ja) 配線構造およびその形成方法
JPS6239027A (ja) 半導体装置の製造方法
KR0167604B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH0474430A (ja) 半導体装置
JPH0936222A (ja) 半導体装置及びその製造方法
JPH04307939A (ja) 半導体装置の製造方法
JPS62281328A (ja) 半導体装置の製造方法
JPS63312657A (ja) 半導体集積回路装置の製造方法
JPH0645332A (ja) 半導体装置の製造方法
JPH04162626A (ja) 多層配線構造半導体装置の製造方法
JPS60175440A (ja) 半導体装置の製造方法
JPH02177439A (ja) 半導体装置の製造方法