JPS63312657A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS63312657A JPS63312657A JP14973787A JP14973787A JPS63312657A JP S63312657 A JPS63312657 A JP S63312657A JP 14973787 A JP14973787 A JP 14973787A JP 14973787 A JP14973787 A JP 14973787A JP S63312657 A JPS63312657 A JP S63312657A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- forming
- wiring
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はＩＣやＬＳＩなどの半導体集積回路装置（以下
ＩＣ等という）のＩ２造方法に関し、特に平坦化された
多層配線をもつＩＣ等の製造方法に関するものである６ （従来技術） 多層配線の例として、第２図に従来の二層配線の例を示
す。
ＩＣ等という）のＩ２造方法に関し、特に平坦化された
多層配線をもつＩＣ等の製造方法に関するものである６ （従来技術） 多層配線の例として、第２図に従来の二層配線の例を示
す。
シリコン基板２上に絶縁膜４を介して一層目の配線６が
形成されている。配線６とシリコン基板のトランジスタ
などの領域とは絶縁膜４のスルーホールを経て接続され
ている。配線６上には層間絶縁膜８が形成され、層間絶
縁膜８にスルーホールが形成された後、第２層［」の配
線ｌＯが形成される。
形成されている。配線６とシリコン基板のトランジスタ
などの領域とは絶縁膜４のスルーホールを経て接続され
ている。配線６上には層間絶縁膜８が形成され、層間絶
縁膜８にスルーホールが形成された後、第２層［」の配
線ｌＯが形成される。
さらに３層、４層と配線を積み重ねるときは、上層の配
線上に層間絶縁膜を形成し、スルーホールを形成した後
、さらに上層の配線を形成するという工程を繰り返して
いく。
線上に層間絶縁膜を形成し、スルーホールを形成した後
、さらに上層の配線を形成するという工程を繰り返して
いく。
従来の多層配線では下層の配線」二に層間絶縁膜が形成
され、その−にに上層の配線が形成されるので、下）ｊ
りの配線の段差がそのまま層間絶縁膜に浅リ、上層の配
線を形成したときに下層の配線の段差部で断線が生じる
虞れがある。
され、その−にに上層の配線が形成されるので、下）ｊ
りの配線の段差がそのまま層間絶縁膜に浅リ、上層の配
線を形成したときに下層の配線の段差部で断線が生じる
虞れがある。
そのため、多層配線においては上層の配線を形成する面
が平坦になるようにする平坦化手法がいくつか試みられ
ている。
が平坦になるようにする平坦化手法がいくつか試みられ
ている。
（目的）
本発明は多層配線において下層を平坦化する１つの方法
を提供することを目的とするものである。
を提供することを目的とするものである。
（構成）
本発明は次の（Ａ）〜（Ｆ）の工程を含んでいる。
（Ａ）下層配線を被う層間絶縁膜上にレジスト膜を形成
する工程、 （Ｂ）そのレジスト膜にスルーホール用のパターン化を
施こす工程、 （Ｃ）パターン化された前記レジスト膜をマスクとして
層間絶縁膜にスルーホールを形成する工程、（Ｄ）前記
レジストを残存させたままで導電膜を形成する工程、 （Ｅ）前記レジスト及びその上の導電膜を除去する工程
、 （Ｆ）上層配線用膜を形成してパターン化する工程。
する工程、 （Ｂ）そのレジスト膜にスルーホール用のパターン化を
施こす工程、 （Ｃ）パターン化された前記レジスト膜をマスクとして
層間絶縁膜にスルーホールを形成する工程、（Ｄ）前記
レジストを残存させたままで導電膜を形成する工程、 （Ｅ）前記レジスト及びその上の導電膜を除去する工程
、 （Ｆ）上層配線用膜を形成してパターン化する工程。
以下、実施例について第１図（Ａ）ないし同図（Ｆ）を
参照して具体的に説明する。
参照して具体的に説明する。
第１図（Ａ）に示されるように、半導体基板である例え
ばシリコン基板にトランジスタなどの素子を形成してそ
の表面を絶縁膜で被覆し、所定の部分にスルーホールを
設けてなる下地基板１２上に１通常の方法によりアルミ
ニウム膜をパターン化して第１層目の配線１４を形成す
る。
ばシリコン基板にトランジスタなどの素子を形成してそ
の表面を絶縁膜で被覆し、所定の部分にスルーホールを
設けてなる下地基板１２上に１通常の方法によりアルミ
ニウム膜をパターン化して第１層目の配線１４を形成す
る。
配線１４を被うように層間絶縁膜１６を形成し、層間絶
縁膜１６上にスルーホールを設けるためのレジスト膜１
８を形成する。レジスト膜１８にはスルーホールを設け
るためのパターンをフォ１−リソグラフィ一工程によっ
て形成する。
縁膜１６上にスルーホールを設けるためのレジスト膜１
８を形成する。レジスト膜１８にはスルーホールを設け
るためのパターンをフォ１−リソグラフィ一工程によっ
て形成する。
次に同図（Ｂ）示されるように、レジスト膜１８をマス
クにしてＲＩＥ（反応性イオンエツチング）法により層
間絶縁膜１６をエツチングし、層間絶縁膜１６にスルー
ホール２０を形成する。
クにしてＲＩＥ（反応性イオンエツチング）法により層
間絶縁膜１６をエツチングし、層間絶縁膜１６にスルー
ホール２０を形成する。
次に同図（Ｃ）に示されるように、レジスト膜１８を残
したままで全面にバイアススパッタ法によりアルミニウ
ム膜２２を形成する。
したままで全面にバイアススパッタ法によりアルミニウ
ム膜２２を形成する。
第１層目のアルミニウムパターン１４が存在しているた
めに、バイアススパッタの進行につれて、同図（Ｄ）に
示されるように５表面が高くなっているレジスト膜１８
上のスルーホールパターンの角部でのアルミニウム膜２
２ａの堆積厚さが極めて薄くなり、そのスルーホールパ
ータン角部ではレジスト１１８が露出した状態となるが
、反対にスルーホール部分の凹部での堆積膜２２ｂの厚
さが厚くなる。
めに、バイアススパッタの進行につれて、同図（Ｄ）に
示されるように５表面が高くなっているレジスト膜１８
上のスルーホールパターンの角部でのアルミニウム膜２
２ａの堆積厚さが極めて薄くなり、そのスルーホールパ
ータン角部ではレジスト１１８が露出した状態となるが
、反対にスルーホール部分の凹部での堆積膜２２ｂの厚
さが厚くなる。
その後、レジスト膜１８を薬液により溶解させるとレジ
スト膜１８上に形成されていたアルミニウム膜２２ａも
同時に除去される。その結果、同図（Ｅ）に示されるよ
うにスルーホールにアルミニウム膜２２ｂが埋め込まれ
た状態となり、スルーホール部分での段差が解消されて
基板の最も外側の表面で平坦化がなされた状態となる。
スト膜１８上に形成されていたアルミニウム膜２２ａも
同時に除去される。その結果、同図（Ｅ）に示されるよ
うにスルーホールにアルミニウム膜２２ｂが埋め込まれ
た状態となり、スルーホール部分での段差が解消されて
基板の最も外側の表面で平坦化がなされた状態となる。
次に同図（Ｆ）に示されるように、その上から第２層配
線のためのアルミニウム膜２４を形成すると、スルーホ
ールでの段差が解消されたアルミニウム膜２４が得られ
る。アルミニウム膜２４をパターン化して第２層目の配
線を形成する。
線のためのアルミニウム膜２４を形成すると、スルーホ
ールでの段差が解消されたアルミニウム膜２４が得られ
る。アルミニウム膜２４をパターン化して第２層目の配
線を形成する。
さらに多層の配線を積み上げる場合は、第１図（Δ）か
ら同図（Ｆ）に示される工程を操り返えせばよい。
ら同図（Ｆ）に示される工程を操り返えせばよい。
（効果）
本発明では層間絶縁膜にスルーホールを形成した後、そ
のスルーホール形成に用いたレジストを残して導電膜を
形成し、リフトオフによってレジスト膜を除去してスル
ーホールに導電膜を埋め込んで表面を平坦化し、その後
、上層の配線膜を形成するようにしたので、二層以上に
形成される配線の表面の段差が解消され、従来の多層配
線で問題であった段差部での断線などの問題がなくなる
。
のスルーホール形成に用いたレジストを残して導電膜を
形成し、リフトオフによってレジスト膜を除去してスル
ーホールに導電膜を埋め込んで表面を平坦化し、その後
、上層の配線膜を形成するようにしたので、二層以上に
形成される配線の表面の段差が解消され、従来の多層配
線で問題であった段差部での断線などの問題がなくなる
。
第１図（Ａ）から同図（Ｆ）は一実施例を工程順に示す
断面図、第２図は従来の方法で形成される二層配線を示
す断面図である。 １２・・・・・・下地基板、 Ｉ４・・・・・・第１層目の配線、 １６・・・・・・層間絶縁膜、 １８・・・・・・レジスト、 ２０・・・・・・スルーホール、 ２２・・・・・・導電膜、 ２４・・・・・・第２層目の配線。
断面図、第２図は従来の方法で形成される二層配線を示
す断面図である。 １２・・・・・・下地基板、 Ｉ４・・・・・・第１層目の配線、 １６・・・・・・層間絶縁膜、 １８・・・・・・レジスト、 ２０・・・・・・スルーホール、 ２２・・・・・・導電膜、 ２４・・・・・・第２層目の配線。
Claims (1)
- （１）多層配線をもつ半導体集積回路装置の製造方法に
おいて、 （Ａ）下層配線を被う層間絶縁膜上にレジスト膜を形成
し、 （Ｂ）前記レジスト膜にスルーホール用のパターン化を
施こし、 （Ｃ）パターン化された前記レジスト膜をマスクとして
層間絶縁膜にスルーホールを形成し、 （Ｄ）前記レジストを残存させたままで導電膜を形成し
、 （Ｅ）前記レジスト及びその上の導電膜を除去し、 （Ｆ）上層配線用膜を形成してパターン化する工程を含
む半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14973787A JPS63312657A (ja) | 1987-06-15 | 1987-06-15 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14973787A JPS63312657A (ja) | 1987-06-15 | 1987-06-15 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63312657A true JPS63312657A (ja) | 1988-12-21 |
Family
ID=15481704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14973787A Pending JPS63312657A (ja) | 1987-06-15 | 1987-06-15 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63312657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267475A (ja) * | 1992-03-18 | 1993-10-15 | Yamaha Corp | 配線形成法 |
-
1987
- 1987-06-15 JP JP14973787A patent/JPS63312657A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267475A (ja) * | 1992-03-18 | 1993-10-15 | Yamaha Corp | 配線形成法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04313232A (ja) | 高密度多層金属配線パターンをもつ集積回路構造及びその製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JPH05267448A (ja) | 半導体装置の素子分離方法 | |
| JPS63271958A (ja) | 多層配線形成方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JPH0587973B2 (ja) | ||
| JPH0794490A (ja) | エッチング方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| KR960006963B1 (ko) | 반도체 장치의 이중 금속배선 형성방법 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05102149A (ja) | 半導体装置の製造方法 | |
| JPH0228324A (ja) | 半導体装置の製造方法 | |
| JPH01313959A (ja) | 半導体装置 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JP2000182988A (ja) | 容量コンタクトホールを有する半導体装置の製造方法 | |
| JPH0567687A (ja) | 半導体装置及びその製造方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPH06112198A (ja) | 半導体装置の製造方法 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPS60175440A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 |