JPH0794490A - エッチング方法 - Google Patents
エッチング方法Info
- Publication number
- JPH0794490A JPH0794490A JP25893593A JP25893593A JPH0794490A JP H0794490 A JPH0794490 A JP H0794490A JP 25893593 A JP25893593 A JP 25893593A JP 25893593 A JP25893593 A JP 25893593A JP H0794490 A JPH0794490 A JP H0794490A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- insulating film
- gas
- layer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 層間絶縁膜中への良好なコンタクトホールを
歩留まり良く形成する。 【構成】 下地配線２を形成した下地基板１上に層間絶
縁膜３を堆積する工程と、この層間絶縁膜３上にエッチ
ングガスに対する被エッチングレートが層間絶縁膜３の
それよりも小さいメタル薄膜４を堆積する工程と、この
メタル薄膜４上にフォトレジスト５を塗布する工程と、
このフォトレジスト５をマスクとしてフロン系ガス６な
どにてパターン化し、このパターンをメタル薄膜４にド
ライエッチングにより転写する工程と、転写されたパタ
ーンをメタル薄膜４をマスクとして層間絶縁膜３にリア
クティブに反応するエッチングガス（Ｏ2 ）に不活性の
ガス（Ｈｅ）を混合したＯ2 ／Ｈｅガスを用いて反応性
イオンエッチング加工を施し、層間絶縁膜３にスルーホ
ール７を形成する工程とにより底部に残渣８のない良好
なスルーホール７が形成される。
歩留まり良く形成する。 【構成】 下地配線２を形成した下地基板１上に層間絶
縁膜３を堆積する工程と、この層間絶縁膜３上にエッチ
ングガスに対する被エッチングレートが層間絶縁膜３の
それよりも小さいメタル薄膜４を堆積する工程と、この
メタル薄膜４上にフォトレジスト５を塗布する工程と、
このフォトレジスト５をマスクとしてフロン系ガス６な
どにてパターン化し、このパターンをメタル薄膜４にド
ライエッチングにより転写する工程と、転写されたパタ
ーンをメタル薄膜４をマスクとして層間絶縁膜３にリア
クティブに反応するエッチングガス（Ｏ2 ）に不活性の
ガス（Ｈｅ）を混合したＯ2 ／Ｈｅガスを用いて反応性
イオンエッチング加工を施し、層間絶縁膜３にスルーホ
ール７を形成する工程とにより底部に残渣８のない良好
なスルーホール７が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、通信用混成ＩＣなどの
半導体集積回路，ＧａＡｓ系集積回路の配線の形成に適
用されるエッチング方法に関するものである。
半導体集積回路，ＧａＡｓ系集積回路の配線の形成に適
用されるエッチング方法に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路の高集積化の向上
とともに配線の多層化が重要となってきており、この
際、上層配線と下層配線とを電気的に接続するコンタク
トを低抵抗で歩留まり良く形成することが重要となる。
このため、両配線層間を電気的に分離する層間絶縁膜に
微細で良好なスルーホールを形成する技術が必要とな
る。層間絶縁膜に微細な孔パターンを形成するためにそ
のドライエッチングにいわゆる多層レジストを用い、エ
ッチング選択比の小さいマスク材料（例えばポリイミド
層間膜に対してＷ系，Ｔｉなどのメタルマスク）を最終
マスクとして用いることが良く行われる。
とともに配線の多層化が重要となってきており、この
際、上層配線と下層配線とを電気的に接続するコンタク
トを低抵抗で歩留まり良く形成することが重要となる。
このため、両配線層間を電気的に分離する層間絶縁膜に
微細で良好なスルーホールを形成する技術が必要とな
る。層間絶縁膜に微細な孔パターンを形成するためにそ
のドライエッチングにいわゆる多層レジストを用い、エ
ッチング選択比の小さいマスク材料（例えばポリイミド
層間膜に対してＷ系，Ｔｉなどのメタルマスク）を最終
マスクとして用いることが良く行われる。
【０００３】
【発明が解決しようとする課題】しかしながら、前述し
た従来のエッチング方法では、ドライエッチング後に孔
パターン内にマスク材による残渣が生じ、良好な接触抵
抗を有するコンタクトを歩留まり良く形成することがで
きないという問題があった。
た従来のエッチング方法では、ドライエッチング後に孔
パターン内にマスク材による残渣が生じ、良好な接触抵
抗を有するコンタクトを歩留まり良く形成することがで
きないという問題があった。
【０００４】したがって、本発明は、前述した従来の課
題を解決するためになされたものであり、その目的は、
層間絶縁膜中への良好なコンタクトホールを歩留まり良
く形成することができるエッチング方法を提供すること
にある。
題を解決するためになされたものであり、その目的は、
層間絶縁膜中への良好なコンタクトホールを歩留まり良
く形成することができるエッチング方法を提供すること
にある。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために本発明によるエッチング方法は、多層配線を形
成する基板上に第１の膜を堆積する工程と、この第１の
膜上にエッチングガスに対する被エッチングレートが第
１の膜のそれよりも小さい第２の膜を堆積する工程と、
この第２の膜上に感光性樹脂を塗布する工程と、この感
光性樹脂をフォトリソグラグラフィ技術によりパターン
化し、このパターンを第２の膜にドライエッチングによ
り転写する工程と、パターンが転写された第２の膜をマ
スクとして第１の膜にリアクティブに反応するエッチン
グガスに不活性のガスを混合して反応性イオンエッチン
グ加工を施し、第１の膜にスルーホールを形成する工程
とを有している。
るために本発明によるエッチング方法は、多層配線を形
成する基板上に第１の膜を堆積する工程と、この第１の
膜上にエッチングガスに対する被エッチングレートが第
１の膜のそれよりも小さい第２の膜を堆積する工程と、
この第２の膜上に感光性樹脂を塗布する工程と、この感
光性樹脂をフォトリソグラグラフィ技術によりパターン
化し、このパターンを第２の膜にドライエッチングによ
り転写する工程と、パターンが転写された第２の膜をマ
スクとして第１の膜にリアクティブに反応するエッチン
グガスに不活性のガスを混合して反応性イオンエッチン
グ加工を施し、第１の膜にスルーホールを形成する工程
とを有している。
【０００６】
【作用】本発明においては、不活性ガスを混入すること
により、スルーホール内のエッチング残渣が機械的に除
去され、エッチングの残渣の生じない微細な配線用コン
タクトホールが第１の膜中に形成される。
により、スルーホール内のエッチング残渣が機械的に除
去され、エッチングの残渣の生じない微細な配線用コン
タクトホールが第１の膜中に形成される。
【０００７】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１（ａ）〜図１（ｅ）は本発明によるエッ
チング方法の一実施例を説明するための工程の断面図で
ある。同図において、まず、図１（ａ）に示すように下
地基板１上に形成された下層配線２上に例えばポリイミ
ドなどからなる層間絶縁膜３を形成する。
説明する。図１（ａ）〜図１（ｅ）は本発明によるエッ
チング方法の一実施例を説明するための工程の断面図で
ある。同図において、まず、図１（ａ）に示すように下
地基板１上に形成された下層配線２上に例えばポリイミ
ドなどからなる層間絶縁膜３を形成する。
【０００８】次に図１（ｂ）に示すようにこの層間絶縁
膜３上に酸素（Ｏ2 ）によりエッチングされ難い例えば
ＷＳｉＮ4 などのメタル薄膜４を堆積する。この場合、
このメタル薄膜４は、エッチングガスに対する被エッチ
ングレートが層間絶縁膜３のそれよりも小さい。次にこ
のメタル薄膜４上に感光性フォトレジストを塗布し、フ
ォトリソグラフィ技術によりパターン化し、このフォト
レジスト膜５をマスクとしてフロン系ガス６などにてこ
のメタル薄膜４をＲＩＥ（反応性イオンエッチング）で
パターン化する。
膜３上に酸素（Ｏ2 ）によりエッチングされ難い例えば
ＷＳｉＮ4 などのメタル薄膜４を堆積する。この場合、
このメタル薄膜４は、エッチングガスに対する被エッチ
ングレートが層間絶縁膜３のそれよりも小さい。次にこ
のメタル薄膜４上に感光性フォトレジストを塗布し、フ
ォトリソグラフィ技術によりパターン化し、このフォト
レジスト膜５をマスクとしてフロン系ガス６などにてこ
のメタル薄膜４をＲＩＥ（反応性イオンエッチング）で
パターン化する。
【０００９】次に図１（ｃ）に示すようにパターン化さ
れたメタル薄膜４をマスクとしてＲＩＥにて層間絶縁膜
３をエッチングする。この場合、Ｏ2 ガスのみでＲＩＥ
加工を行うと、図２に示すようにこのＲＩＥ加工により
形成されるコンタクトホール７の底部にマスク材である
Ｗ系メタルなどがエッチング残渣８として残り、コンタ
クト形成の支障またはコンタクト不良の原因となる。
れたメタル薄膜４をマスクとしてＲＩＥにて層間絶縁膜
３をエッチングする。この場合、Ｏ2 ガスのみでＲＩＥ
加工を行うと、図２に示すようにこのＲＩＥ加工により
形成されるコンタクトホール７の底部にマスク材である
Ｗ系メタルなどがエッチング残渣８として残り、コンタ
クト形成の支障またはコンタクト不良の原因となる。
【００１０】このため、図１（ｃ）でのエッチングガス
にＨｅなどの不活性ガスを混入したＯ2 ／Ｈｅガス９に
て層間絶縁膜３をＲＩＥ加工すると、図１（ｄ）に示す
ようにコンタクトホール７の底部に生じる残渣８にＨｅ
ガスが当たり、飛散され、残渣８が機械的に除去されて
底部が清浄化された良好なコンタクトホール７が形成さ
れる。
にＨｅなどの不活性ガスを混入したＯ2 ／Ｈｅガス９に
て層間絶縁膜３をＲＩＥ加工すると、図１（ｄ）に示す
ようにコンタクトホール７の底部に生じる残渣８にＨｅ
ガスが当たり、飛散され、残渣８が機械的に除去されて
底部が清浄化された良好なコンタクトホール７が形成さ
れる。
【００１１】次に図１（ｅ）に示すようにこのコンタク
トホール７を含むメタル薄膜４上に上層配線１０を形成
することによって下層配線２と上層配線１０との良好な
コンタクトが形成できる。
トホール７を含むメタル薄膜４上に上層配線１０を形成
することによって下層配線２と上層配線１０との良好な
コンタクトが形成できる。
【００１２】
【発明の効果】以上、説明したように本発明によれば、
多層配線における層間接続に必要なコンタクトホールの
エッチングを、マスクに第２の膜を用いた場合にエッチ
ングガスとして活性ガスに不活性ガスを混入することに
より、底部にエッチング残渣が生じない良好なコンタク
トホールが形成できるという極めて優れた効果が得られ
る。
多層配線における層間接続に必要なコンタクトホールの
エッチングを、マスクに第２の膜を用いた場合にエッチ
ングガスとして活性ガスに不活性ガスを混入することに
より、底部にエッチング残渣が生じない良好なコンタク
トホールが形成できるという極めて優れた効果が得られ
る。
【図１】（ａ）〜（ｅ）は本発明によるエッチング方法
の一実施例を説明する工程の断面図である。
の一実施例を説明する工程の断面図である。
【図２】ＲＩＥ時にコンタクトホール底部にＷメタルな
どの残渣が発生する状態を示す断面図である。
どの残渣が発生する状態を示す断面図である。
【符号の説明】 １ 下地基板 ２ 下層配線 ３ 層間絶縁膜 ４ メタル薄膜 ５ フォトレジスト膜 ６ フロン系ガス ７ コンタクトホール ８ 残渣 ９ Ｏ2／Ｈｅガス １０ 上層配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｄ
Claims (1)
- 【請求項１】 多層配線を形成する基板上に第１の膜を
堆積する工程と、 前記第１の膜上にエッチングガスに対する被エッチング
レートが前記第１の膜のそれよりも小さい第２の膜を堆
積する工程と、 前記第２の膜上に感光性樹脂を塗布する工程と、 前記感光性樹脂をフォトリソグラグラフィ技術によりパ
ターン化し、このパターンを前記第２の膜にドライエッ
チングにより転写する工程と、 前記第２の膜をマスクとして前記第１の膜にリアクティ
ブに反応するエッチングガスに不活性のガスを混合して
反応性イオンエッチング加工を施し、前記第１の膜にス
ルーホールを形成する工程と、 を有することを特徴とするエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25893593A JPH0794490A (ja) | 1993-09-24 | 1993-09-24 | エッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25893593A JPH0794490A (ja) | 1993-09-24 | 1993-09-24 | エッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794490A true JPH0794490A (ja) | 1995-04-07 |
Family
ID=17327092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25893593A Pending JPH0794490A (ja) | 1993-09-24 | 1993-09-24 | エッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794490A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001734A (en) * | 1996-09-20 | 1999-12-14 | Nec Corporation | Formation method of contact/ through hole |
| US6468898B1 (en) | 1999-09-29 | 2002-10-22 | Nec Corporation | Method of manufacturing semiconductor device |
| CN103107085A (zh) * | 2013-01-31 | 2013-05-15 | 电子科技大学 | 一种NiCr薄膜的干法刻蚀工艺 |
-
1993
- 1993-09-24 JP JP25893593A patent/JPH0794490A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001734A (en) * | 1996-09-20 | 1999-12-14 | Nec Corporation | Formation method of contact/ through hole |
| US6468898B1 (en) | 1999-09-29 | 2002-10-22 | Nec Corporation | Method of manufacturing semiconductor device |
| CN103107085A (zh) * | 2013-01-31 | 2013-05-15 | 电子科技大学 | 一种NiCr薄膜的干法刻蚀工艺 |
| CN103107085B (zh) * | 2013-01-31 | 2016-02-10 | 电子科技大学 | 一种NiCr薄膜的干法刻蚀工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5759914A (en) | Method for forming interconnection in semiconductor device | |
| US4855252A (en) | Process for making self-aligned contacts | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| EP0613177A2 (en) | Method for fabricating tungsten local interconnections in high density CMOS circuits | |
| JPH0794490A (ja) | エッチング方法 | |
| JPH04290249A (ja) | 半導体装置の製造方法 | |
| JPH0750694B2 (ja) | 導電層形成方法 | |
| JPH09129732A (ja) | 半導体装置の製造方法 | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JP2001250861A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH08148499A (ja) | 多層配線形成方法 | |
| JPH0570301B2 (ja) | ||
| JPH04260328A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JPH11176935A (ja) | 半導体装置の製造方法 | |
| JP3028279B2 (ja) | 半導体素子のビアコンタクト形成方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0425157A (ja) | 半導体装置の製造方法 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0794481A (ja) | 半導体装置の製造方法 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 |