JPH08148499A - 多層配線形成方法 - Google Patents

多層配線形成方法

Info

Publication number
JPH08148499A
JPH08148499A JP30998894A JP30998894A JPH08148499A JP H08148499 A JPH08148499 A JP H08148499A JP 30998894 A JP30998894 A JP 30998894A JP 30998894 A JP30998894 A JP 30998894A JP H08148499 A JPH08148499 A JP H08148499A
Authority
JP
Japan
Prior art keywords
insulating film
wiring layer
layer
lower wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30998894A
Other languages
English (en)
Inventor
Saburo Tsukada
三郎 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30998894A priority Critical patent/JPH08148499A/ja
Publication of JPH08148499A publication Critical patent/JPH08148499A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 コンタクトホールを有する多層配線の形成に
おいて、下層配線の集積度を向上させるために、下層配
線にコンタクトパッドを形成することなく、下層配線と
上層配線との断線を防止する。 【構成】 下層配線層2上に、下地絶縁膜3を形成し、
下層配線層2が露出するまで平坦化する。その上に中間
絶縁膜4、続いて層間絶縁膜5を順次積層し、その層間
絶縁膜5上にコンタクトホール用ビアホールパターンV
hPを有するレジスト層を形成する。次いで、中間絶縁
膜4に対し選択比20以上で且つ中間絶縁膜をエッチン
グストッパーとして層間絶縁膜5をエッチングしてビア
ホールVhを形成し、さらに下地絶縁膜3に対し選択比
10以上でビアホールVh底部の中間絶縁膜4をエッチ
ングして下層配線層2を露出させることによりコンタク
トホール用ビアホールを形成する。レジスト層6を除去
した後、上層配線層7を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、シリコン基板上で、層
間絶縁膜の上下の上層配線層と下層配線層とをコンタク
トホールを介して電気的に接続する多層配線形成方法に
関する。より詳しくは、コンタクトホールの形成工程に
おいて、下層配線層にコンタクトパッドの形成を不要と
することにより、集積度を向上させることができる多層
配線形成方法に関する。
【0002】
【従来の技術】従来より、シリコン集積回路分野におい
ては、集積度を上げるために多層配線を行っている。こ
のような多層配線は、通常、図2に示すように形成され
ている。即ち、先ず、図2(a)に示すように、シリコ
ン基板21の表面に酸化膜22を形成する。
【0003】次に、酸化膜22上に、アルミニウム系合
金をスパッタ法などにより堆積させ、さらにフォトリソ
グラフ技術を利用してパターニングして下層配線層23
を形成する(図2(b))。
【0004】続いて、表面に熱CVD法などによりSi
2 を堆積させて層間絶縁膜24を形成する(図2
(c))。
【0005】次に層間絶縁膜24にコンタクトホール用
ビアホールを形成するために、ビアホールに対応する開
口部VhPを有するレジスト層25を、層間絶縁膜24
上に形成する(図2(d))。
【0006】レジスト層25をエッチングマスクとして
層間絶縁膜24を、下層配線層23が露出するまでエッ
チングし、コンタクトホール用ビアホールVhを形成す
る(図2(e))。
【0007】次に、レジスト層25を除去した後に、上
層配線層とするアルミニウム系合金26を、コンタクト
ホール用ビアホールVh内部にも堆積させながらスパッ
タ法などにより堆積させ(図2(f))、さらにフォト
リソグラフ技術を利用して上層配線層26をパターニン
グする。これにより、下層配線層23と上層配線層26
とがコンタクトホールChで接続された多層配線構造が
形成される。
【0008】しかしながら、このように多層配線を形成
した場合には、下層配線層23のパターンとレジスト層
25のパターンとがずれることがあり、その場合には、
図3に示すように、コンタクトホール用ビアホールVh
が下層配線層23より最大で0.1μm程度はみ出てし
まい、下層配線層23の周囲の層間絶縁膜部分24aが
100nm以上の深さに大きく掘削されてしまうという
問題があった。従って、図4に示すように、上層配線層
26を形成した場合に、下層配線層23の端部23aに
おいて上層配線層26と下層配線層23とが断線すると
いう問題があった。
【0009】このため、図3に示したように下層配線層
23のパターンとレジスト層25のパターンとがずれた
場合でも、下層配線層23と上層配線層26との接続を
確実とするために、図5に示すように、層間絶縁膜24
のコンタクトホール用ビアホールVhの所期の平面パタ
ーンVhaの周囲に約0.15〜0.2μm程度はりだ
させたオーバーラップ部分27を有するコンタクトパッ
ド23bを下層配線層23に形成することが行われてい
る。
【0010】
【発明が解決しようとする課題】しかしながら、コンタ
クトホール用ビアホールの平面パターンVhaよりも大
きなコンタクトパッド23bを下層配線層23に形成す
ることは、下層配線の集積度を低下させ、従って上層配
線の集積度も、下層配線の低下した集積度に拘束されて
しまうという問題があった。
【0011】本発明は、以上のような従来技術の課題を
解決しようとするものであり、多層配線を形成する場合
に、下層配線の集積度を向上させるために下層配線にコ
ンタクトパッドの形成を省略しても、下層配線と上層配
線との断線が生じないようにすることを目的とする。
【0012】
【課題を解決するための手段】本発明者は、図3に示す
ように層間絶縁膜24のコンタクトホール用ビアホール
Vhが下層配線層23よりはみ出た場合でも、下層配線
層23の周囲の層間絶縁膜部分24aが深く掘削されな
いようにすれば断線を生じないようにできること、それ
を実現するためには特定の多層配線用の積層体、即ち、
下層配線層上にまず下地絶縁膜としてSiO2 膜を形成
し、次いで平坦化処理して下層配線層を露出させ、その
上にSi3 4 膜などからなる中間絶縁膜、更にSiO
2 膜などからなる層間絶縁膜を積層して得られる多層配
線用の積層体を形成し、そして、その積層体の中間絶縁
膜をエッチングストッパーとして層間絶縁膜にビアホー
ルを形成し、続いて、この中間絶縁膜を下地絶縁膜より
もエッチングされやすい条件で高い選択性を保ちながら
下層配線層が露出するまでエッチングすることにより、
下層配線層23の周囲の層間絶縁膜部分24aの掘削量
を大きく低減できることを見出し、本発明を完成させる
に至った。
【0013】即ち、本発明は、下層配線層上の層間絶縁
膜にコンタクトホール用ビアホールを設け、その上に導
電材料を堆積させることによりコンタクトホール用ビア
ホールに導電材料を埋め込んでコンタクトホールを形成
すると共に上層配線層を形成する多層配線形成方法にお
いて: (a)下層配線層上に、下地絶縁膜を形成する工程; (b)下地絶縁膜を、下層配線層が露出するまで平坦化
する工程; (c)下層配線層の露出後、その上に中間絶縁膜、続い
て層間絶縁膜を順次積層する工程; (d)層間絶縁膜上に、コンタクトホール用ビアホール
パターンを有するレジスト層を形成する工程; (e)該レジスト層をエッチングマスクとして使用し、
中間絶縁膜に対し選択比20以上で且つ中間絶縁膜をエ
ッチングストッパーとして層間絶縁膜をエッチングし、
層間絶縁膜にビアホールを形成する工程;及び (f)下地絶縁膜に対し選択比10以上で、工程(e)
で形成したビアホール底部の中間絶縁膜をエッチング
し、下層配線層を露出させることによりコンタクトホー
ル用ビアホールを形成する工程を含んでなることを特徴
とする多層配線形成方法を提供する。
【0014】以下、本発明を詳細に説明する。
【0015】本発明において、基板1としては、多層配
線構造体の基板として従来より用いられているものを使
用することができ、例えば、シリコン基板、ガリウムヒ
素基板などを使用することができる。また、絶縁膜1a
としては特に限定はないが、基板1としてシリコン基板
を使用した場合には、熱酸化により形成されるSiO2
酸化膜を好ましく使用することができる。
【0016】下層配線層2としては、通常、形成コスト
や導電率などの点からアルミニウムもしくはアルミニウ
ム系合金の薄膜から形成することが好ましい。なお、ア
ルミニウムもしくはアルミニウム系合金の薄膜の形成に
先立って、基板1側に、Ti層、TiN層などのバリヤ
メタル層を順次配しておいてもよい。下層配線層2の層
厚は、適宜選択することができるが、通常、400〜6
00nmとすることが好ましい。
【0017】下層配線層2の形成は、下層配線層2用導
電材料をスパッタ法などにより堆積させ、フォトリソグ
ラフ法などにより所定の形状にパターニングすることに
より形成することができる。
【0018】下地絶縁膜3としては、プラズマCVD法
又は熱CVD法により形成できるSiO2 膜を好ましく
使用することができる。下地絶縁膜3の層厚は、適宜選
択することができるが、通常、約700nm以上とする
ことが好ましい。
【0019】工程(b)次に、下地絶縁膜3を、下層配
線層2が露出するまで平坦化する(図1(b))。下地
絶縁膜3の平坦化は、通常、CMP(化学的機械研磨)
法あるいはレジストエッチバック法により行う。
【0020】工程(c)下層配線層2の露出後、その上
に中間絶縁膜4、続いて層間絶縁膜5を順次積層する
(図1(c))。
【0021】中間絶縁膜4としては、低温で成膜可能な
点からプラズマCVD法で積層したSi3 4 膜を使用
することが好ましい。その膜厚は、通常、150〜20
0nmとする。
【0022】また、層間絶縁膜5としては、成膜コスト
の点からプラズマCVD法もしくは熱CVD法で積層し
たSiO2 膜を使用することが好ましい。その膜厚は、
通常、500〜1000nmとすることが好ましい。
【0023】工程(d)次に、層間絶縁膜5上に、コン
タクトホール用ビアホールパターンVhPを有するレジ
スト層6を形成する(図1(d))。ビアホールパター
ンVhPの形成は、フォトリソグラフ法により行うこと
ができる。また、レジスト層6は、公知のポジ型もしく
はネガ型のフォトレジストを使用して形成することがで
きる。
【0024】なお、レジスト層6のビアホールパターン
VhPと下層配線層2との平面方向での重なりがずれな
いことが好ましいが、同図に示すように、両者がわずか
にずれる場合がある。この場合には、後述するように、
ビアホールVhと下層配線層2とがずれることとなる。
【0025】工程(e)次に、レジスト層6をエッチン
グマスクとして層間絶縁膜5をエッチングし、ビアホー
ルVhを形成する(図1(e))。この場合、エッチン
グ条件としては、層間絶縁膜5が中間絶縁膜4に対し選
択比20以上でエッチングされるようにする。これによ
り、中間絶縁膜4をエッチングストッパーとして使用
し、下層配線層2を露出させないようにすることができ
る。
【0026】本工程において、層間絶縁膜5を、中間絶
縁膜4に対し選択比20以上でエッチングする方法とし
ては、例えば、反応性イオンエッチング方法により行う
ことができる。特に、反応ガスとしてフッ化炭素を使用
することが好ましく、中でも、エッチング選択性の点か
らC4 8 とCOとの混合ガスを使用することが好まし
い。
【0027】工程(f)次に、ビアホールVh底部の中
間絶縁膜4をエッチングし、下層配線層2を露出させ、
コンタクトホール用ビアホールの形成を完了する(図1
(f))。この場合、エッチング条件としては、中間絶
縁膜4が下地絶縁膜3に対し選択比10以上でエッチン
グされるようにする。これにより、下層配線層2を露出
させるために中間絶縁膜4をオーバエッチングしたとき
に、下層配線層2の周囲の下地絶縁膜3の掘削の程度を
著しく小さくする(例えば20nm未満にする)ことが
できる。したがって、下層配線層2と後述する上層配線
層7との断線を防止することができる。よって、下層配
線層2にコンタクトホールよりも大きなコンタクトパッ
ドを形成しなくても、下層配線層2と上層配線層7とを
断線させずに接続することができるようになる。
【0028】工程(g)次に、層間絶縁膜5上のレジス
ト層6を除去する(図1(g))。除去の方法として
は、公知の酸素プラズマアッシング法により好ましく行
うことができる。
【0029】工程(h)最後に、層間絶縁膜5上に上層
配線層7を形成する。このとき、コンタクトホール用バ
イアホールVhに上層配線層7用の導電材料が埋め込め
れてコンタクトホールChが形成されて、下層配線層2
と上層配線層7とが接続される(図1(h))。
【0030】上層配線層7としては、通常、形成コスト
や導電率などの点からアルミニウムもしくはアルミニウ
ム系合金の薄膜から形成することが好ましい。アルミニ
ウムもしくはアルミニウム系合金の薄膜の形成に先立っ
て、層間絶縁膜5側に、Ti層などのバリヤメタル層を
配してもよい。上層配線層7の層厚は、適宜選択するこ
とができるが、通常、900〜1000nmとすること
が好ましい。
【0031】上層配線層の形成は、上層配線層7用導電
材料をスパッタ法などにより堆積させ、フォトリソグラ
フ法などにより所定の形状にパターニングすることによ
り形成することができる。
【0032】
【作用】本発明の多層配線形成方法においては、下層配
線層上にまずのSiO2 膜などの下地絶縁膜を形成し、
次いで平坦化処理して下層配線層を露出させ、その上に
Si3 4 膜などの中間絶縁膜、更にSiO2 膜などの
層間絶縁膜を積層した多層配線用の積層体を作製する。
そして、その積層体の中間絶縁膜をエッチングストッパ
ーとして層間絶縁膜にコンタクトホール用バイアホール
を形成し、続いて、この中間絶縁膜を下地絶縁膜よりも
エッチングされやすい条件で高い選択性を保ちながら下
層配線層が露出するまでエッチングする。従って、下層
配線層の周囲の層間絶縁膜部分の掘削量を大きく低減さ
せることが可能となる。よって、下層配線層のコンタク
トパッドを省略しても、下層配線層と上層配線層とを断
線させずに高い信頼性で接続することが可能となる。し
かも、コンタクトパッドが不要となるので、下層配線層
の配線密度を高めることが可能となる。
【0033】
【実施例】以下、図1を参照しながら実施例により本発
明を具体的に説明する。
【0034】実施例1 まず、シリコン基板上に絶縁膜として熱CVD法により
厚さ400nmの酸化膜を形成し、その酸化膜上に、T
i30nm/TiN70nm/AlCu500nmの薄
膜を順次スパッタ法により積層し、フォトリソグラフ法
とプラズマエッチング法とを利用してパターニングして
幅400nmの下層配線層を形成した。更に、SiH4
とO2 との混合ガスをソースガスとする熱CVD法によ
り、下地絶縁膜として700nm厚のSiO2 膜を形成
した(図1(a))。
【0035】次に、下地絶縁膜を、CMP法により、下
層配線層が露出するまで平坦化した(図1(b))。
【0036】その上に、プラズマCVD法により100
nm厚の窒化膜(Si3 4 )を中間絶縁膜として積層
し、更にSiH4 もしくはTEOSとO2 との混合ガス
を用いる熱CVD法により層間絶縁膜として500nm
厚のSiO2 薄膜を形成した(図1(c))。 次に、
層間絶縁膜上に、レジストインク(OFPR800、東
京応化社製)を用いて直径400nmのコンタクトホー
ル用ビアホールパターンを有する厚さ1100nmのレ
ジスト層を形成した(図1(d))。
【0037】次に、得られた積層体を有磁場平行平板型
RIE装置のエッチングチャンバーに設置し、エッチン
グガスとしてC4 8 (流量20sccm)とCO(流
量50sccm)とを圧力5paで導入し、13.56
MHzのRF(出力500W)を印加して層間絶縁膜を
エッチングした。このときの層間絶縁膜のエッチレート
は約600nm/分であり、窒化膜のエッチレートは約
25nm/分であった。従って、層間絶縁膜は窒化膜に
対し選択比20以上でエッチングすることができた。こ
のとき、窒化膜がエッチングストッパーとして機能した
(図1(e))。
【0038】次に、導入ガスとしてCH3 F(流量30
sccm)を圧力6Paで使用し、13.56MHzの
RF(出力400W)を印加して窒化膜をエッチングし
た。(図1(f))。このときの窒化膜のエッチレート
は約100nm/分であり、下地絶縁膜のエッチレート
は約8nm/分であった。従って、窒化膜は下地絶縁膜
に対し選択比10以上でエッチングすることができた。
これにより、下層配線層の端部の周囲の下地絶縁膜の掘
削量を20nm以下とすることができた。
【0039】次に、レジスト層を酸素プラズマアッシン
グ法に除去した(図1(g)。
【0040】最後に、層間絶縁膜上に、Ti30nm/
AlCu900nmの薄膜を順次スパッタ法により積層
し、フォトリソグラフ法とプラズマエッチング法とを利
用してパターニングして上層配線層を形成した(図1
(h))。これにより、多層配線構造体が得られた。
【0041】
【発明の効果】本発明の多層配線形成方法によれば、下
層配線層にコンタクトホールより大きなコンタクトパッ
ドを設けずとも、高い接続信頼性の配線を行うことが可
能となる。
【図面の簡単な説明】
【図1】本発明の多層配線形成方法の工程説明図であ
る。
【図2】従来の多層配線形成方法の工程説明図である。
【図3】下層配線層とコンタクトホールとがずれた場合
の説明図である。
【図4】下層配線層と上層配線層とが断線した場合の説
明図である。
【図5】下層配線層のコンタクトパッドの平面説明図で
ある。
【符号の説明】
1 基板 2 下層配線層 3 下地絶縁膜 4 中間絶縁膜 5 層間絶縁膜 6 レジスト層 7 上層配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 B M

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 下層配線層上の層間絶縁膜にコンタクト
    ホール用ビアホールを設け、その上に導電材料を堆積さ
    せることによりコンタクトホール用ビアホールに導電材
    料を埋め込んでコンタクトホールを形成すると共に上層
    配線層を形成する多層配線形成方法において: (a)下層配線層上に、下地絶縁膜を形成する工程; (b)下地絶縁膜を、下層配線層が露出するまで平坦化
    する工程; (c)下層配線層の露出後、その上に中間絶縁膜、続い
    て層間絶縁膜を順次積層する工程; (d)層間絶縁膜上に、コンタクトホール用ビアホール
    パターンを有するレジスト層を形成する工程; (e)該レジスト層をエッチングマスクとして使用し、
    中間絶縁膜に対し選択比20以上で且つ中間絶縁膜をエ
    ッチングストッパーとして層間絶縁膜をエッチングし、
    層間絶縁膜にビアホールを形成する工程;及び (f)下地絶縁膜に対し選択比10以上で、工程(e)
    で形成したビアホール底部の中間絶縁膜をエッチング
    し、下層配線層を露出させることによりコンタクトホー
    ル用ビアホールを形成する工程を含んでなることを特徴
    とする多層配線形成方法。
  2. 【請求項2】 下地絶縁膜及び層間絶縁膜がSiO2
    であり、中間絶縁膜がSi3 4 膜である請求項1記載
    の多層配線形成方法。
  3. 【請求項3】 工程(e)及び(f)におけるエッチン
    グを、反応性イオンエッチング方法により行う請求項1
    又は2記載の多層配線形成方法。
  4. 【請求項4】 工程(e)のエッチングガスとしてC4
    8 とCOとの混合ガスを使用し、工程(f)のエッチ
    ングガスとしてCH3 Fを使用する請求項3記載の多層
    配線形成方法。
JP30998894A 1994-11-17 1994-11-17 多層配線形成方法 Pending JPH08148499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30998894A JPH08148499A (ja) 1994-11-17 1994-11-17 多層配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30998894A JPH08148499A (ja) 1994-11-17 1994-11-17 多層配線形成方法

Publications (1)

Publication Number Publication Date
JPH08148499A true JPH08148499A (ja) 1996-06-07

Family

ID=17999792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30998894A Pending JPH08148499A (ja) 1994-11-17 1994-11-17 多層配線形成方法

Country Status (1)

Country Link
JP (1) JPH08148499A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278274B1 (ko) * 1997-12-30 2001-03-02 김영환 반도체장치의스택콘택형성방법
KR100289672B1 (ko) * 1997-04-25 2001-05-15 로버트 에이치. 씨. 챠오 자기배열된언랜디드비아의금속화방법
US6340844B1 (en) 2000-01-12 2002-01-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having improved contact hole structure, and method of manufacturing the same
JP2010118696A (ja) * 1999-05-12 2010-05-27 Renesas Technology Corp 半導体集積回路装置
JP2021111757A (ja) * 2020-01-15 2021-08-02 株式会社アルバック 金属配線の形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289672B1 (ko) * 1997-04-25 2001-05-15 로버트 에이치. 씨. 챠오 자기배열된언랜디드비아의금속화방법
KR100278274B1 (ko) * 1997-12-30 2001-03-02 김영환 반도체장치의스택콘택형성방법
JP2010118696A (ja) * 1999-05-12 2010-05-27 Renesas Technology Corp 半導体集積回路装置
US6340844B1 (en) 2000-01-12 2002-01-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having improved contact hole structure, and method of manufacturing the same
US6686269B2 (en) 2000-01-12 2004-02-03 Renesas Technology Corp. Semiconductor device having improved contact hole structure, and method of manufacturing the same
JP2021111757A (ja) * 2020-01-15 2021-08-02 株式会社アルバック 金属配線の形成方法

Similar Documents

Publication Publication Date Title
US5801094A (en) Dual damascene process
US6323118B1 (en) Borderless dual damascene contact
JP2785768B2 (ja) 半導体装置の製造方法
JPH09321138A (ja) 半導体装置の製造方法
JPH11150114A (ja) 半導体装置及びその製造方法
JP2537467B2 (ja) 半導体装置の製造方法
JPH08148499A (ja) 多層配線形成方法
JP3525788B2 (ja) 半導体装置の製造方法
JP2003110108A (ja) 半導体装置の製造方法及びその構造
JP3317279B2 (ja) 半導体装置の製造方法
JPH10209276A (ja) 配線形成方法
KR100435262B1 (ko) 다층 배선 구조를 갖는 반도체 소자 및 그 제조방법
JP3099813B2 (ja) 半導体装置の製造方法
KR100439477B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
JPH1074837A (ja) 半導体装置及びその製造方法
JP2001284354A (ja) 半導体装置の製造方法
KR100246101B1 (ko) 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법
JPH06204345A (ja) 半導体装置
JP3481060B2 (ja) 半導体装置とその製造方法
JPH0945765A (ja) 多層配線構造を有する半導体装置の製造方法
JPH098007A (ja) 絶縁膜の平坦化方法
JPH0794490A (ja) エッチング方法
JPH05335307A (ja) 半導体集積回路装置およびその製造方法
JPH0846034A (ja) 積層配線間接続部の形成方法
JPH04369853A (ja) 半導体装置