JPH098007A - 絶縁膜の平坦化方法 - Google Patents
絶縁膜の平坦化方法Info
- Publication number
- JPH098007A JPH098007A JP17416595A JP17416595A JPH098007A JP H098007 A JPH098007 A JP H098007A JP 17416595 A JP17416595 A JP 17416595A JP 17416595 A JP17416595 A JP 17416595A JP H098007 A JPH098007 A JP H098007A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- resist film
- film
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 従来のエッチバック法による平坦化方法に比
べてウェハ面全面にわたりより一層均一に絶縁膜を平坦
化できる方法を提供する。 【構成】 本発明方法は、基板２０上のＡl 配線層２２
上に層間絶縁膜２４を形成する。次いで、層間絶縁膜上
に第１層レジスト膜２６を形成する。その際、Ａl 配線
層間の層間絶縁膜の凹部状領域２８では、第１層レジス
ト膜の表面が、凸部状領域３０の層間絶縁膜の表面とほ
ぼ同じ位置に来るように第１層レジスト膜を形成する。
Ａl 配線層間の層間絶縁膜の凹部状領域を埋めるような
形状の第１層レジスト膜のパターンを形成する。基板全
面に第２層レジスト膜３２を平坦に形成する。凸部領域
の層間絶縁膜が露出するまで、レジスト膜をエッチバッ
クする。凸部領域の層間絶縁膜及び凹部状領域のレジス
ト膜を同時にエッチバックする。凹部状領域に残存する
レジスト膜を除去した後、基板全面に層間絶縁膜を成膜
する。
べてウェハ面全面にわたりより一層均一に絶縁膜を平坦
化できる方法を提供する。 【構成】 本発明方法は、基板２０上のＡl 配線層２２
上に層間絶縁膜２４を形成する。次いで、層間絶縁膜上
に第１層レジスト膜２６を形成する。その際、Ａl 配線
層間の層間絶縁膜の凹部状領域２８では、第１層レジス
ト膜の表面が、凸部状領域３０の層間絶縁膜の表面とほ
ぼ同じ位置に来るように第１層レジスト膜を形成する。
Ａl 配線層間の層間絶縁膜の凹部状領域を埋めるような
形状の第１層レジスト膜のパターンを形成する。基板全
面に第２層レジスト膜３２を平坦に形成する。凸部領域
の層間絶縁膜が露出するまで、レジスト膜をエッチバッ
クする。凸部領域の層間絶縁膜及び凹部状領域のレジス
ト膜を同時にエッチバックする。凹部状領域に残存する
レジスト膜を除去した後、基板全面に層間絶縁膜を成膜
する。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁膜の平坦化方法に
関し、従来のエッチバック法による平坦化方法に比べて
ウェハ面全面にわたりより一層均一に絶縁膜を平坦化で
きる方法に関するものである。
関し、従来のエッチバック法による平坦化方法に比べて
ウェハ面全面にわたりより一層均一に絶縁膜を平坦化で
きる方法に関するものである。
【０００２】
【従来の技術】半導体装置の高密度、大規模化に伴い、
多層配線技術の重要性が増大している。多層配線におい
ては、下地の素子形成時における凹凸に加え、何層もの
配線層（主として、Ａl 配線層）や層間絶縁膜が積層さ
れるために、基板表面の凹凸は益々増幅される。素子が
微細化されると、横方向の寸法は縮小されるが、配線層
及び層間絶縁膜の厚さは、所定の電気抵抗を維持し、ま
た静電容量の増大を避けるために薄くできない。そのた
め、凹凸の段差は、増幅されて段々急峻となり、配線や
スルーホールのアスペクト比は大きくなる。表面の凹凸
は、配線の断線・短絡、スルーホールを介した配線層と
配線層との接触不良、更にはホトリソグラフィの解像度
低下を招く。そこで、配線層の平坦化並びに層間絶縁膜
の平坦化が必要となる。
多層配線技術の重要性が増大している。多層配線におい
ては、下地の素子形成時における凹凸に加え、何層もの
配線層（主として、Ａl 配線層）や層間絶縁膜が積層さ
れるために、基板表面の凹凸は益々増幅される。素子が
微細化されると、横方向の寸法は縮小されるが、配線層
及び層間絶縁膜の厚さは、所定の電気抵抗を維持し、ま
た静電容量の増大を避けるために薄くできない。そのた
め、凹凸の段差は、増幅されて段々急峻となり、配線や
スルーホールのアスペクト比は大きくなる。表面の凹凸
は、配線の断線・短絡、スルーホールを介した配線層と
配線層との接触不良、更にはホトリソグラフィの解像度
低下を招く。そこで、配線層の平坦化並びに層間絶縁膜
の平坦化が必要となる。
【０００３】層間絶縁膜の平坦化方法の一つとして、従
来からエッチバック法と言う手法が使用されている。従
来のエッチバック法は、図４（ａ）に示すように、配線
層、例えばＡl 配線層１２上に成膜された層間絶縁膜１
４上に平坦化用レジスト膜１６を塗布する。尚、１０は
基板を示す。次いで、図４（ｂ）に示すように、プラズ
マエッチング或いは反応性イオンエッチングにより、レ
ジスト膜１６と層間絶縁膜１４の凸部１８をエッチング
する。その際、レジスト膜１６のエッチングレートと層
間絶縁膜１４のエッチングレートがほぼ同じになるよう
なエッチング条件を設定する。
来からエッチバック法と言う手法が使用されている。従
来のエッチバック法は、図４（ａ）に示すように、配線
層、例えばＡl 配線層１２上に成膜された層間絶縁膜１
４上に平坦化用レジスト膜１６を塗布する。尚、１０は
基板を示す。次いで、図４（ｂ）に示すように、プラズ
マエッチング或いは反応性イオンエッチングにより、レ
ジスト膜１６と層間絶縁膜１４の凸部１８をエッチング
する。その際、レジスト膜１６のエッチングレートと層
間絶縁膜１４のエッチングレートがほぼ同じになるよう
なエッチング条件を設定する。
【０００４】
【発明が解決しようとする課題】上述の方法で、問題と
なるのは、塗布した平坦化用レジスト膜１６の厚さの分
布である。図４（ａ）に示すように、広い凸部状の領域
（図４（ａ）で左側）のレジスト膜の厚さをＴ1 と、狭
い凸部状の領域（図４（ａ）で中央）のレジスト膜の厚
さをＴ2 、広い凹部状の領域（図４（ａ）で右側）のレ
ジスト膜の厚さをＴ3 とすると、高い流動性によりレジ
スト材が流動して、レジスト膜１６は、Ｔ1 とＴ3 とが
ほぼ同じ厚さになる。この状態で、レジスト膜１６をエ
ッチバックすると、図４（ｂ）に示すように、広い凹部
状の領域と狭い凸部状の領域との間では段差は解消する
が、広い凸部状の領域と広い凹部状の領域との間では段
差は解消しない。
なるのは、塗布した平坦化用レジスト膜１６の厚さの分
布である。図４（ａ）に示すように、広い凸部状の領域
（図４（ａ）で左側）のレジスト膜の厚さをＴ1 と、狭
い凸部状の領域（図４（ａ）で中央）のレジスト膜の厚
さをＴ2 、広い凹部状の領域（図４（ａ）で右側）のレ
ジスト膜の厚さをＴ3 とすると、高い流動性によりレジ
スト材が流動して、レジスト膜１６は、Ｔ1 とＴ3 とが
ほぼ同じ厚さになる。この状態で、レジスト膜１６をエ
ッチバックすると、図４（ｂ）に示すように、広い凹部
状の領域と狭い凸部状の領域との間では段差は解消する
が、広い凸部状の領域と広い凹部状の領域との間では段
差は解消しない。
【０００５】そこで、本発明の目的は、従来のエッチバ
ック法による平坦化方法に比べてウェハ面全面にわたり
より一層均一に絶縁膜を平坦化できる方法を提供するこ
とである。
ック法による平坦化方法に比べてウェハ面全面にわたり
より一層均一に絶縁膜を平坦化できる方法を提供するこ
とである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る絶縁膜の平坦化方法は、基板上に形成
された配線層上に絶縁膜を成膜する工程と、配線層と配
線層との間の絶縁膜の凹部状領域では、第１層レジスト
膜の表面が、配線層上の凸部状領域の絶縁膜の表面と同
じ位置に来るように、絶縁膜上に第１層レジスト膜を形
成する工程と、配線層と配線層との間の絶縁膜の凹部状
領域を埋めるような形状のパターンを形成するように第
１層レジスト膜をパターニングする工程と、基板面全面
に第２層レジスト膜を平坦に形成する工程と、凸部状領
域の絶縁膜が露出するまで、基板全面にわたり第２層レ
ジスト膜をエッチバックする工程と、更に、絶縁膜の凹
部状領域上のレジスト膜及び露出した凸部状領域の絶縁
膜を基板面に直交する方向に所定深さまで平坦にエッチ
バックする工程と、絶縁膜の凹部状領域に残存するレジ
スト膜を除去する工程と、及び絶縁膜が配線層上の凸部
状領域で所定の膜厚になるように、基板面全面に第２層
目の絶縁膜を平坦に成膜する工程とを備えることを特徴
としている。
に、本発明に係る絶縁膜の平坦化方法は、基板上に形成
された配線層上に絶縁膜を成膜する工程と、配線層と配
線層との間の絶縁膜の凹部状領域では、第１層レジスト
膜の表面が、配線層上の凸部状領域の絶縁膜の表面と同
じ位置に来るように、絶縁膜上に第１層レジスト膜を形
成する工程と、配線層と配線層との間の絶縁膜の凹部状
領域を埋めるような形状のパターンを形成するように第
１層レジスト膜をパターニングする工程と、基板面全面
に第２層レジスト膜を平坦に形成する工程と、凸部状領
域の絶縁膜が露出するまで、基板全面にわたり第２層レ
ジスト膜をエッチバックする工程と、更に、絶縁膜の凹
部状領域上のレジスト膜及び露出した凸部状領域の絶縁
膜を基板面に直交する方向に所定深さまで平坦にエッチ
バックする工程と、絶縁膜の凹部状領域に残存するレジ
スト膜を除去する工程と、及び絶縁膜が配線層上の凸部
状領域で所定の膜厚になるように、基板面全面に第２層
目の絶縁膜を平坦に成膜する工程とを備えることを特徴
としている。
【０００７】本発明方法では、第１層レジスト膜は配線
層と配線層との間の絶縁膜の凹部状領域を埋めるような
形状のパターンを形成するために成膜され、第２層レジ
スト膜はエッチバックのために成膜される。第１層レジ
スト膜の材料は、感光性と流動性とを有するレジスト材
料であって、ホトリソグラフィ法で通常使用しているレ
ジスト材料を使用でき、また第２層レジスト膜の材料
は、感光性を必要とせず、絶縁膜の平坦化方法で従来か
ら使用しているレジスト材料を使用しても良く、またホ
トリソグラフィ法で使用しているレジスト材料を使用し
ても良い。第１層レジスト膜及び第２層レジスト膜とも
スピンコート法により形成することができる。第１層レ
ジスト膜のパターニングは、通常のホトリソグラフィ法
により施され、絶縁膜の材料及び成膜方法も、特に限定
はない。本発明方法は、層間絶縁膜のみならず他の絶縁
膜、例えば保護膜の平坦化にも適用できる。
層と配線層との間の絶縁膜の凹部状領域を埋めるような
形状のパターンを形成するために成膜され、第２層レジ
スト膜はエッチバックのために成膜される。第１層レジ
スト膜の材料は、感光性と流動性とを有するレジスト材
料であって、ホトリソグラフィ法で通常使用しているレ
ジスト材料を使用でき、また第２層レジスト膜の材料
は、感光性を必要とせず、絶縁膜の平坦化方法で従来か
ら使用しているレジスト材料を使用しても良く、またホ
トリソグラフィ法で使用しているレジスト材料を使用し
ても良い。第１層レジスト膜及び第２層レジスト膜とも
スピンコート法により形成することができる。第１層レ
ジスト膜のパターニングは、通常のホトリソグラフィ法
により施され、絶縁膜の材料及び成膜方法も、特に限定
はない。本発明方法は、層間絶縁膜のみならず他の絶縁
膜、例えば保護膜の平坦化にも適用できる。
【０００８】第２層レジスト膜及び絶縁膜のエッチング
方法も特に限定はないが、良好な方向性エッチングが可
能な反応性イオンエッチング法により行う。即ち、好適
には、凸部状領域の絶縁膜が露出するまで、基板全面に
わたり第２層レジスト膜をエッチバックする工程では、
エッチングガスとして酸素ガスとアルゴンガスの混合ガ
スを使用して反応性イオンエッチング法によりレジスト
膜をエッチバックし、絶縁膜の凹部状領域上のレジスト
膜及び露出した凸部状領域の絶縁膜を基板面に直交する
方向に所定深さまで平坦にエッチバックする工程では、
フッ素系のガスとアルゴンガスとの混合ガスを使用して
同じく反応性イオンエッチング法により絶縁膜及びレジ
スト膜をエッチングすることを特徴としている。レジス
ト膜と絶縁膜とを同時にエッチバックする工程を実施す
る際には、レジスト膜のエッチングレートと、絶縁膜の
エッチングレートとが同じ大きさになるようにエッチン
グ条件を設定する。
方法も特に限定はないが、良好な方向性エッチングが可
能な反応性イオンエッチング法により行う。即ち、好適
には、凸部状領域の絶縁膜が露出するまで、基板全面に
わたり第２層レジスト膜をエッチバックする工程では、
エッチングガスとして酸素ガスとアルゴンガスの混合ガ
スを使用して反応性イオンエッチング法によりレジスト
膜をエッチバックし、絶縁膜の凹部状領域上のレジスト
膜及び露出した凸部状領域の絶縁膜を基板面に直交する
方向に所定深さまで平坦にエッチバックする工程では、
フッ素系のガスとアルゴンガスとの混合ガスを使用して
同じく反応性イオンエッチング法により絶縁膜及びレジ
スト膜をエッチングすることを特徴としている。レジス
ト膜と絶縁膜とを同時にエッチバックする工程を実施す
る際には、レジスト膜のエッチングレートと、絶縁膜の
エッチングレートとが同じ大きさになるようにエッチン
グ条件を設定する。
【０００９】本発明の好適な実施態様は、絶縁膜の凹部
状領域に残存するレジスト膜を除去する工程において、
酸素ガスを使用したプラズマアッシング法により、残存
するレジスト膜を除去していることを特徴としている。
状領域に残存するレジスト膜を除去する工程において、
酸素ガスを使用したプラズマアッシング法により、残存
するレジスト膜を除去していることを特徴としている。
【００１０】
【実施例】以下、添付図面を参照し、実施例に基づいて
本発明方法をより詳細に説明する。図１（ａ）から
（ｃ）は本発明方法を実施する際の各工程毎の層構造を
示す基板断面図、図２（ｄ）から（ｆ）は図１（ｃ）に
続く各工程毎の層構造を示す基板断面図である。先ず、
図１（ａ）に示すように、シリコン半導体基板２０上に
形成された厚さ約６００ｎｍのＡl 配線層２２上にＳｉ
Ｏ2 からなる厚さ約８００ｎｍの層間絶縁膜２４をＣＶ
Ｄ法により形成した。
本発明方法をより詳細に説明する。図１（ａ）から
（ｃ）は本発明方法を実施する際の各工程毎の層構造を
示す基板断面図、図２（ｄ）から（ｆ）は図１（ｃ）に
続く各工程毎の層構造を示す基板断面図である。先ず、
図１（ａ）に示すように、シリコン半導体基板２０上に
形成された厚さ約６００ｎｍのＡl 配線層２２上にＳｉ
Ｏ2 からなる厚さ約８００ｎｍの層間絶縁膜２４をＣＶ
Ｄ法により形成した。
【００１１】次いで、図１（ｂ）に示すように、層間絶
縁膜２４上に第１層レジスト膜２６をパターン形成用の
レジスト膜として成膜した。その際、Ａl 配線層２２Ａ
とＡl 配線層２２Ｂとの間の層間絶縁膜２４の凹部状領
域２８では、第１層レジスト膜２６の表面が、Ａl 配線
層２２Ａ上の凸部状領域３０の層間絶縁膜２４の表面と
ほぼ同じ位置に来るように、層間絶縁膜２４上に第１層
レジスト膜２６を形成する。尚、第１層レジスト膜の高
さは、段差に対して±２５％の厚さでコントロールす
る。本実施例では、通常のホトリソグラフィ法で使用す
るレジスト粘度８cpの感光性レジストを回転数３０００
〜４０００rpm でスピンコートし、約６００ｎｍの膜厚
のレジスト膜２６を形成した。
縁膜２４上に第１層レジスト膜２６をパターン形成用の
レジスト膜として成膜した。その際、Ａl 配線層２２Ａ
とＡl 配線層２２Ｂとの間の層間絶縁膜２４の凹部状領
域２８では、第１層レジスト膜２６の表面が、Ａl 配線
層２２Ａ上の凸部状領域３０の層間絶縁膜２４の表面と
ほぼ同じ位置に来るように、層間絶縁膜２４上に第１層
レジスト膜２６を形成する。尚、第１層レジスト膜の高
さは、段差に対して±２５％の厚さでコントロールす
る。本実施例では、通常のホトリソグラフィ法で使用す
るレジスト粘度８cpの感光性レジストを回転数３０００
〜４０００rpm でスピンコートし、約６００ｎｍの膜厚
のレジスト膜２６を形成した。
【００１２】続いて、図１（ｃ）に示すように、Ａl 配
線層２２ＡとＡl 配線層２２Ｂとの間の層間絶縁膜２４
の凹部状領域２８を埋めるような形状のパターンを形成
するように第１層レジスト膜２６をホトリソグラフィ法
によりパターニングした。次に、図２（ｄ）に示すよう
に、基板全面に第２層レジスト膜３２をエッチバック用
レジスト膜として平坦に形成した。本実施例では、レジ
スト膜２６と同じレジスト材料を使用して、回転数３０
００〜４０００rpm でスピンコートし、約３５０ｎｍの
膜厚の第２層レジスト膜３２を形成した。
線層２２ＡとＡl 配線層２２Ｂとの間の層間絶縁膜２４
の凹部状領域２８を埋めるような形状のパターンを形成
するように第１層レジスト膜２６をホトリソグラフィ法
によりパターニングした。次に、図２（ｄ）に示すよう
に、基板全面に第２層レジスト膜３２をエッチバック用
レジスト膜として平坦に形成した。本実施例では、レジ
スト膜２６と同じレジスト材料を使用して、回転数３０
００〜４０００rpm でスピンコートし、約３５０ｎｍの
膜厚の第２層レジスト膜３２を形成した。
【００１３】平行平板型反応性イオンエッチング装置を
使用して、 圧力：２２９Pa エッチングガス：Ｏ2/Ar＝５０sccm/ ７５sccm ＲＦ出力：１５０Ｗ の条件で、凸部領域の層間絶縁膜２４が露出するまで、
レジスト膜３２をエッチバックした。
使用して、 圧力：２２９Pa エッチングガス：Ｏ2/Ar＝５０sccm/ ７５sccm ＲＦ出力：１５０Ｗ の条件で、凸部領域の層間絶縁膜２４が露出するまで、
レジスト膜３２をエッチバックした。
【００１４】次いで、平行平板型反応性イオンエッチン
グ装置を使用して、 圧力：３０７Pa エッチングガス：CHF3/CF4/Ar ＝４０sccm/ ６５sccm/
９００sccm ＲＦ出力：９００Ｗ の条件で、凸部領域３０の層間絶縁膜２４及び凹部状領
域２８の第２層レジスト膜３２及び第１層レジスト膜２
６を同時にエッチバックし、凸部領域３０の層間絶縁膜
２４を約７００ｎｍエッチバックした段階で停止した。
従って、この段階で層間絶縁膜２４の厚さは、約１００
ｎｍであった。これにより、基板の層構造は、図２
（ｅ）に示すように、層間絶縁膜２４の凸部領域３０が
エッチングされて低くなり、かつレジスト膜３２のパタ
ーン及び層間絶縁膜２４とレジスト膜３２のパターンと
を埋める第２層レジスト膜３６の表面がほぼ同じ位置に
なる。
グ装置を使用して、 圧力：３０７Pa エッチングガス：CHF3/CF4/Ar ＝４０sccm/ ６５sccm/
９００sccm ＲＦ出力：９００Ｗ の条件で、凸部領域３０の層間絶縁膜２４及び凹部状領
域２８の第２層レジスト膜３２及び第１層レジスト膜２
６を同時にエッチバックし、凸部領域３０の層間絶縁膜
２４を約７００ｎｍエッチバックした段階で停止した。
従って、この段階で層間絶縁膜２４の厚さは、約１００
ｎｍであった。これにより、基板の層構造は、図２
（ｅ）に示すように、層間絶縁膜２４の凸部領域３０が
エッチングされて低くなり、かつレジスト膜３２のパタ
ーン及び層間絶縁膜２４とレジスト膜３２のパターンと
を埋める第２層レジスト膜３６の表面がほぼ同じ位置に
なる。
【００１５】次いで、酸素ガスを用いたプラズマアッシ
ング法により、凹部状領域２８に残存する第２層レジス
ト膜３２及び第１層レジスト膜２６を除去した。Ａl 配
線層２２上の層間絶縁膜２４が薄くなっているので、所
定の耐圧を確保するために、図２（ｆ）に示すように、
基板全面に膜厚約３００ｎｍの層間絶縁膜３６を第２層
目の補充層間絶縁膜として層間絶縁膜２４と同じ材料で
ＣＶＤ法により成膜した。
ング法により、凹部状領域２８に残存する第２層レジス
ト膜３２及び第１層レジスト膜２６を除去した。Ａl 配
線層２２上の層間絶縁膜２４が薄くなっているので、所
定の耐圧を確保するために、図２（ｆ）に示すように、
基板全面に膜厚約３００ｎｍの層間絶縁膜３６を第２層
目の補充層間絶縁膜として層間絶縁膜２４と同じ材料で
ＣＶＤ法により成膜した。
【００１６】以上の実施例では、層間絶縁膜２４を成膜
した段階で約８００ｎｍあった段差が約１００ｎｍの段
差に改善できた。比率で示すと、段差を８７．５％低減
することができた。
した段階で約８００ｎｍあった段差が約１００ｎｍの段
差に改善できた。比率で示すと、段差を８７．５％低減
することができた。
【００１７】図３は、凹部領域２８の層間絶縁膜２４上
に形成した第１層レジスト膜が厚い場合の問題点を示
す。層間絶縁膜の狭い凸部領域４０（孤立パターンと言
う）では、両側の高い第１層レジスト膜４２上に塗布し
た第２層レジスト膜４４のレジストが狭い凸部領域４０
に流れ込み、そこの第２層レジスト膜の厚さＴ4 が第１
層レジスト膜４２上の第２層レジスト膜４４の厚さＴ5
より厚くなる。そのため、エッチバック工程で、凸部領
域４０の層間絶縁膜２４がエッチバックされずに、高い
段差となって残る。このため、層間絶縁膜を平坦化する
ことが難しくなる。
に形成した第１層レジスト膜が厚い場合の問題点を示
す。層間絶縁膜の狭い凸部領域４０（孤立パターンと言
う）では、両側の高い第１層レジスト膜４２上に塗布し
た第２層レジスト膜４４のレジストが狭い凸部領域４０
に流れ込み、そこの第２層レジスト膜の厚さＴ4 が第１
層レジスト膜４２上の第２層レジスト膜４４の厚さＴ5
より厚くなる。そのため、エッチバック工程で、凸部領
域４０の層間絶縁膜２４がエッチバックされずに、高い
段差となって残る。このため、層間絶縁膜を平坦化する
ことが難しくなる。
【００１８】
【発明の効果】本発明方法の構成によれば、従来のエッ
チバック法に比べて、広い凸部領域と広い凹部領域の間
で生じていた絶縁膜の段差及び孤立パターンでの絶縁膜
の段差をより一層低減することができる。また、従来の
エッチバック法に比べて第２層レジスト膜の厚さを薄く
できるので、エッチバックに要する時間が短くなり、こ
れによってエッチバックで生じるバラツキを低減できる
ので、一層平坦化が向上する。よって、従来のエッチバ
ック法に比べて、ウェハ面全面にわたり絶縁膜の平坦化
を一層向上させることができる。
チバック法に比べて、広い凸部領域と広い凹部領域の間
で生じていた絶縁膜の段差及び孤立パターンでの絶縁膜
の段差をより一層低減することができる。また、従来の
エッチバック法に比べて第２層レジスト膜の厚さを薄く
できるので、エッチバックに要する時間が短くなり、こ
れによってエッチバックで生じるバラツキを低減できる
ので、一層平坦化が向上する。よって、従来のエッチバ
ック法に比べて、ウェハ面全面にわたり絶縁膜の平坦化
を一層向上させることができる。
【図１】図１（ａ）から（ｃ）は本発明方法を実施する
際の各工程毎の層構造を示す基板断面図である。
際の各工程毎の層構造を示す基板断面図である。
【図２】図２（ｄ）から（ｆ）は図１（ｃ）に続く各工
程毎の層構造を示す基板断面図である。
程毎の層構造を示す基板断面図である。
【図３】第１層レジスト膜が厚い場合の問題点を示すた
めの基板断面図である。
めの基板断面図である。
【図４】図４（ａ）及び（ｂ）は、従来のエッチバック
法による層間絶縁膜の平坦化方法の各工程毎の層構造を
示す基板断面図である。
法による層間絶縁膜の平坦化方法の各工程毎の層構造を
示す基板断面図である。
１０ 基板 １２ Ａl 配線層 １４ 層間絶縁膜 １６ 平坦化用レジスト膜 １８ 層間絶縁膜の凸部 ２０ 基板 ２２ Ａl 配線層 ２４ 層間絶縁膜 ２６ 第１層レジスト膜 ２８ 凹部状領域 ３０ 凸部状領域 ３２ 第２層レジスト膜 ３６ 層間絶縁膜 ４０ 狭い凸部領域 ４２ 両側の高い第１層レジスト膜 ４４ 第２層レジスト膜のレジスト
Claims (3)
- 【請求項１】 基板上に形成された配線層上に絶縁膜を
成膜する工程と、 配線層と配線層との間の絶縁膜の凹部状領域では、第１
層レジスト膜の表面が、配線層上の凸部状領域の絶縁膜
の表面と同じ位置に来るように、絶縁膜上に第１層レジ
スト膜を形成する工程と、 配線層と配線層との間の絶縁膜の凹部状領域を埋めるよ
うな形状のパターンを形成するように第１層レジスト膜
をパターニングする工程と、 基板面全面に第２層レジスト膜を平坦に形成する工程
と、 凸部状領域の絶縁膜が露出するまで、基板全面にわたり
第２層レジスト膜をエッチバックする工程と、 更に、絶縁膜の凹部状領域上のレジスト膜及び露出した
凸部状領域の絶縁膜を基板面に直交する方向に所定深さ
まで平坦にエッチバックする工程と、 絶縁膜の凹部状領域に残存するレジスト膜を除去する工
程と、及び絶縁膜が配線層上の凸部状領域で所定の膜厚
になるように、基板面全面に第２層目の絶縁膜を平坦に
成膜する工程とを備えることを特徴とする絶縁膜の平坦
化方法。 - 【請求項２】 凸部状領域の絶縁膜が露出するまで、基
板全面にわたり第２層レジスト膜をエッチバックする工
程では、エッチングガスとして酸素ガスとアルゴンガス
の混合ガスを使用して反応性イオンエッチング法により
レジスト膜をエッチバックし、 絶縁膜の凹部状領域上のレジスト膜及び露出した凸部状
領域の絶縁膜を基板面に直交する方向に所定深さまで平
坦にエッチバックする工程では、 フッ素系のガスとアルゴンガスとの混合ガスを使用して
同じく反応性イオンエッチング法により絶縁膜及びレジ
スト膜をエッチングすることを特徴とする請求項１に記
載の絶縁膜の平坦化方法。 - 【請求項３】 絶縁膜の凹部状領域に残存するレジスト
膜を除去する工程において、 酸素ガスを使用したプラズマアッシング法により、残存
するレジスト膜を除去していることを特徴とする請求項
１に記載の絶縁膜の平坦化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17416595A JPH098007A (ja) | 1995-06-16 | 1995-06-16 | 絶縁膜の平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17416595A JPH098007A (ja) | 1995-06-16 | 1995-06-16 | 絶縁膜の平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098007A true JPH098007A (ja) | 1997-01-10 |
Family
ID=15973845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17416595A Pending JPH098007A (ja) | 1995-06-16 | 1995-06-16 | 絶縁膜の平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098007A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8759849B2 (en) | 2011-12-14 | 2014-06-24 | Sony Corporation | Driving substrate and display device |
| JP2017045785A (ja) * | 2015-08-25 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN106941075A (zh) * | 2017-03-08 | 2017-07-11 | 扬州国宇电子有限公司 | 半导体芯片的沟槽肖特基表面平坦化加工工艺 |
-
1995
- 1995-06-16 JP JP17416595A patent/JPH098007A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8759849B2 (en) | 2011-12-14 | 2014-06-24 | Sony Corporation | Driving substrate and display device |
| US9054049B2 (en) | 2011-12-14 | 2015-06-09 | Sony Corporation | Driving substrate and display device |
| JP2017045785A (ja) * | 2015-08-25 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN106941075A (zh) * | 2017-03-08 | 2017-07-11 | 扬州国宇电子有限公司 | 半导体芯片的沟槽肖特基表面平坦化加工工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4470874A (en) | Planarization of multi-level interconnected metallization system | |
| JPH0834772B2 (ja) | 半導体素子の製造方法 | |
| JPH0799237A (ja) | 集積回路の製造方法 | |
| JPH04229627A (ja) | 電気中継部構造およびその形成方法 | |
| KR20000018646A (ko) | 반도체 소자의 다층 배선 형성방법 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH11150114A (ja) | 半導体装置及びその製造方法 | |
| JPH06124948A (ja) | 配線形成方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JP2000012538A (ja) | 半導体装置の製造方法 | |
| KR20030050790A (ko) | 반도체 패드 영역 및 퓨즈 영역 형성방법 | |
| JPH10150103A (ja) | 半導体装置の製造方法 | |
| JP2768294B2 (ja) | 半導体装置の製造方法 | |
| JP2000357743A (ja) | 半導体装置およびその製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH04299846A (ja) | 半導体装置の製造方法 | |
| JPH0653189A (ja) | 成膜層の平坦化方法 | |
| JP2547845B2 (ja) | 半導体装置の製造方法 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| KR100549261B1 (ko) | 금속층의 평탄화 방법 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| KR20000039692A (ko) | 반도체장치의 비어홀 형성방법 | |
| JPS6258662A (ja) | 半導体装置の製造方法 |